KR870006571A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR870006571A KR870006571A KR1019860005469A KR860005469A KR870006571A KR 870006571 A KR870006571 A KR 870006571A KR 1019860005469 A KR1019860005469 A KR 1019860005469A KR 860005469 A KR860005469 A KR 860005469A KR 870006571 A KR870006571 A KR 870006571A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor memory
- switch
- memory device
- resistor
- power supply
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예에 의한 반도체 기억장치를 나타내는 회로도.
제2도는 페이지 모우드와 니블모우드 변환이 가능한 반도체 기억장치의 구성블록도.
제3도는 그 외부 RAS, 피부 CAS,RAS,CASN, øD, CAS의 각 신호파형도이다.
*도면의 주요부분에 대한 부호의 설명
1 : CASN버퍼회로(제1의 CAS버퍼회로)
2 : CAS퍼버회로(제2의 CAS버퍼회로) 101,102 : 제1, 제2의 저항체
103 : 제1의 MOS트랜지스터 104,105 : 제2, 제1의 휴우즈
107 : 스위치 108 : AND회로
109 : 전압원
Claims (5)
- 페이지 모우드와 니블 모우드의 기능이 동일 칩에서 스위치의 변환에 의해 선택적으로 실현되도록 구성된 반도체 기억장치에서 상기 스위치가 제1, 제2의 2매의 휴우즈(104)(105)로 구성되어 있는 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서 외부 CAS신호에 의해 제어되는 그 외부 CAS신호와 동시에 내부신호를 발생하는 제1의 CAS버퍼회로와 상기 스위치회로 및 그 스위치 회로의 출력과 외부 CAS신호와의 AND를 취하는 AND회로에 의해 형성되어 외부 CAS신호에 따라 제어 되는 제2의 CAS버퍼회로를 갖는 것을 특징으로 하는 반도체 기억장치.
- 제2항에 있어서 상기 스위치는 제2의 휴우즈를 접단하지 않을 때는 접지 전압이 상기 제2의 휴우즈를 절단하였을 때는 전원전압이 되도록 구성된 전압원과 게이트에 상기 전압원의 출력이 입력되어 소오스 끝이 제1의 휴우즈를 거쳐서 전원전압에 접속된 제1의 MOS트랜지스터에 의해서 구성되는 것을 특징으로 하는 반도체 기억장치.
- 제3항에 있어서 상기 전압원은 전원과 접지사이에 직렬로 접속된 제1, 제2의 저항체 및 제2의 휴우즈로 되고 전원 끝에 접속되는 제1의 저항체의 저항치가 접지측에 접속되는 제2의 저항체의 저항치보다 충분히 크게 설정되어 있는 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서, 상기 제1및 제2의 휴즈는 레이저광에 의해 절단되는 것을 특징으로 하는 반도체 기억장치.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60278509A JPS62139198A (ja) | 1985-12-11 | 1985-12-11 | 半導体記憶装置 |
JP60-278509 | 1985-12-11 | ||
JP278509 | 1985-12-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870006571A true KR870006571A (ko) | 1987-07-13 |
KR900001775B1 KR900001775B1 (ko) | 1990-03-24 |
Family
ID=17598293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860005469A KR900001775B1 (ko) | 1985-12-11 | 1986-07-07 | 반도체 기억장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4789966A (ko) |
JP (1) | JPS62139198A (ko) |
KR (1) | KR900001775B1 (ko) |
DE (1) | DE3637336A1 (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS634492A (ja) * | 1986-06-23 | 1988-01-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5276846A (en) * | 1986-09-15 | 1994-01-04 | International Business Machines Corporation | Fast access memory structure |
JPH01278744A (ja) * | 1988-05-02 | 1989-11-09 | Nec Corp | ダイナミック・ランダム・アクセス・メモリ |
JPH02168496A (ja) * | 1988-09-14 | 1990-06-28 | Kawasaki Steel Corp | 半導体メモリ回路 |
US5161124A (en) * | 1988-10-27 | 1992-11-03 | Texas Instruments Incorporated | Bond programmable integrated circuit |
EP0388175B1 (en) * | 1989-03-15 | 1995-11-02 | Matsushita Electronics Corporation | Semiconductor memory device |
DE4105027C1 (ko) * | 1991-02-19 | 1992-04-16 | Mercedes-Benz Aktiengesellschaft, 7000 Stuttgart, De | |
KR930001215A (ko) * | 1991-06-03 | 1993-01-16 | 프레데릭 얀 스미트 | 프로그램 가능한 셀을 포함하는 전자 회로 |
US5303180A (en) * | 1991-08-29 | 1994-04-12 | Texas Instruments Incorporated | Pin programmable dram that allows customer to program option desired |
US5353250A (en) * | 1991-12-09 | 1994-10-04 | Texas Instruments Inc. | Pin programmable dram that provides customer option programmability |
JP3344494B2 (ja) * | 1993-03-23 | 2002-11-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ページモードを有するシングルクロックメモリ |
US5392239A (en) * | 1993-05-06 | 1995-02-21 | S3, Incorporated | Burst-mode DRAM |
US5808943A (en) * | 1993-12-28 | 1998-09-15 | Nippon Steel Corporation | Semiconductor memory and method of manufacturing the same |
KR0160182B1 (ko) * | 1993-12-28 | 1998-12-01 | 다나까 미노루 | 반도체 기억 장치 및 그 제조방법 |
US5557219A (en) * | 1994-01-31 | 1996-09-17 | Texas Instruments Incorporated | Interface level programmability |
KR100416695B1 (ko) * | 2000-06-30 | 2004-02-05 | 주식회사 하이닉스반도체 | 노이즈 제어가 가능한 지연고정루프 |
US20080120761A1 (en) * | 2006-08-31 | 2008-05-29 | Kaiyuan Yang | Thermal Moderating Donnable Elastic Articles |
FR2987960B1 (fr) * | 2012-03-08 | 2015-05-15 | Thales Sa | Dispositif de circuit logique comprenant au moins une entree numerique |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4207556A (en) * | 1976-12-14 | 1980-06-10 | Nippon Telegraph And Telephone Public Corporation | Programmable logic array arrangement |
US4238839A (en) * | 1979-04-19 | 1980-12-09 | National Semiconductor Corporation | Laser programmable read only memory |
US4446534A (en) * | 1980-12-08 | 1984-05-01 | National Semiconductor Corporation | Programmable fuse circuit |
US4586167A (en) * | 1983-01-24 | 1986-04-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
JPH0799616B2 (ja) * | 1984-08-30 | 1995-10-25 | 三菱電機株式会社 | 半導体記憶装置 |
-
1985
- 1985-12-11 JP JP60278509A patent/JPS62139198A/ja active Pending
-
1986
- 1986-07-07 KR KR1019860005469A patent/KR900001775B1/ko not_active IP Right Cessation
- 1986-11-03 DE DE19863637336 patent/DE3637336A1/de active Granted
- 1986-11-24 US US06/933,806 patent/US4789966A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62139198A (ja) | 1987-06-22 |
DE3637336C2 (ko) | 1990-04-26 |
US4789966A (en) | 1988-12-06 |
DE3637336A1 (de) | 1987-06-19 |
KR900001775B1 (ko) | 1990-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870006571A (ko) | 반도체 기억장치 | |
KR920010900A (ko) | 반도체지연회로 | |
KR880012008A (ko) | 전원절환회로 | |
KR910019334A (ko) | 기준 발생기 | |
KR930003558A (ko) | 출력회로 | |
KR870005393A (ko) | 반도체 메모리 | |
KR840008097A (ko) | 기판 바이어스 전압제어회로 및 방법 | |
KR880001108A (ko) | Cmos 입력회로 | |
KR880011809A (ko) | 불휘발성 반도체기억장치 | |
KR860000659A (ko) | M0s 스태틱형 ram | |
KR880001109A (ko) | 집적논리회로 | |
KR900002457A (ko) | 출력버퍼회로 | |
KR900002552A (ko) | 출력회로 | |
KR910008863A (ko) | 반도체 집적회로 | |
KR900001026A (ko) | 반도체회로 및 그것을 사용한 신호처리 시스템 | |
KR860004380A (ko) | 반도체 메모리 장치 | |
KR890017877A (ko) | Mosfet전력 스위치 장치 | |
KR880011805A (ko) | 반도체 집적회로 | |
KR930020847A (ko) | 기준전류 발생회로 | |
KR970024162A (ko) | 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance) | |
KR940020669A (ko) | 바이어스 회로(bias circuit) | |
KR960036330A (ko) | 논리 게이트 회로 및 디지털 집적회로 | |
KR900019367A (ko) | 펄스형 신호 발생 회로 | |
KR900012422A (ko) | Mos 테크놀러지로 집적된 트랜지스터 회로 | |
KR910016008A (ko) | 메모리 소자의 저소비 전력 리던던시(Redundancy) 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060313 Year of fee payment: 17 |
|
EXPY | Expiration of term |