KR900008519A - 매트릭스 상호 접속시스템 - Google Patents

매트릭스 상호 접속시스템 Download PDF

Info

Publication number
KR900008519A
KR900008519A KR1019890015699A KR890015699A KR900008519A KR 900008519 A KR900008519 A KR 900008519A KR 1019890015699 A KR1019890015699 A KR 1019890015699A KR 890015699 A KR890015699 A KR 890015699A KR 900008519 A KR900008519 A KR 900008519A
Authority
KR
South Korea
Prior art keywords
array
units
memory array
bus
conductors
Prior art date
Application number
KR1019890015699A
Other languages
English (en)
Other versions
KR0146291B1 (ko
Inventor
디. 차일더스 짐미에
피. 맥아담스 휴
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23011756&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR900008519(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR900008519A publication Critical patent/KR900008519A/ko
Application granted granted Critical
Publication of KR0146291B1 publication Critical patent/KR0146291B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

매트릭스 상호 접속시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 2개의 다이나믹 등속 호출 메모리 어레이의 대략적인 레이아웃을 도시란 블럭도,
제2도는 본 발명의 한 실시예인 상호접속 체계를 포함하는 제1도의 일부분의 메모리를 도시하는 상세한 배치도.

Claims (12)

  1. 선형 방식으로 배열된 최소한 한 그룹의 유니트들, 한쪽 또는 양쪽의 단부에서 공통 전기 신호에 접속되고, 상기 그룹의 유니트의 선형 배열에 수직으로 배열된 다수의 평행 전기 도전체들, 및 각각의 상기 전기 도전체가 상기 버스 리드선에 전기적으로 접속된 상기 유니트들의 상기 선형 배열에 평행하게 배열된 버스 리드선을 포함하는 것을 특징으로 하는 어레이.
  2. 제1항에 있어서, 상기 어레이가 메모리 어레이인 것을 특징으로 하는 어레이.
  3. 제2항에 있어서. 상기 메모리 어레이가 다이나믹 등속 호출 메모리 어레이인 것을 특징으로 하는 어레이.
  4. 제2항에 있어서, 상기 유니트가 감지 증폭기인 것을 특징으로 하는 어레이.
  5. 선형 방식으로 배열된 최소한 한 그룹의 유니트들, 도전체가 삽입된 도전체의 셋트들을 포함하고 한 셋트내의 각각의 도전체가 한쪽 또는 양쪽의 단부에서 공통 전기 신호에 접속되는 상기 그룹의 유니트의 선형 배열에 수직으로 배열된 다수의 평행 전기 도전체, 및 버스 리드선들중 최소한 1개의 리드선이 각각의 상기 도전체 셋트용이고, 다수의 버스 리드선들중 1개 이상의 선택된 버스 리드선이 상기 셋트들 중 1개의 셋트내의 전기 도전체에 접속되는 상기 유니트들의 상기 선형 배열에 평행하게 배열된 다수의 버스 리드선을 포함하는 것을 특징으로 하는 어레이.
  6. 제5항에 있어서, 상기 어레이가 메모리 어레이인 것을 특징으로 하는 어레이.
  7. 제6항에 있어서, 상기 메모리 어레이가 다이나믹 등속 호출 메모리 어레이인 것을 특징으로 하는 어레이.
  8. 제6항에 있어서, 상기 유니트들이 감지 증폭기인 것을 특징으로 하는 어레이.
  9. 각각의 유니트그룹이 선형 방식으로 배열된 다수의 유니트 그룹, 도전체가 한쪽 또는 양쪽의 단부에서 공통 전기신호에 접속되는 상기 유니트그룹의 선형 배열에 대해 수직으로 배열된 다수의 평행 전기 도전체, 상기 버스 리드선들 중 최소한 1개의 버스 리드선이 각각의 상기 유니트 그룹에 근접하여 배열되고, 각각의 상기 전기 도전체들이 상기 버스 리드선들에 전기적으로 접속되는, 상기 유니트들의 상기 선형 배열에 평행하게 배열된 다수의 버스 리드선을 포함하는 것을 특징으로 하는 어레이.
  10. 제9항에 있어서, 상기 어레이가 메모리 어레이인 것을 특징으로 하는 어레이.
  11. 제10합에 있어서, 상기 메모리 어레이가 다이나믹 등속 호출 메모리 어레이인 것을 특징으로 하는 어레이.
  12. 제10항에 있어서, 상기 유니트들이 감지 증폭기인 것을 특징으로 하는 어레이.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890015699A 1988-11-01 1989-10-31 매트릭스 상호접속 시스템 KR0146291B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07265750 US4975874B1 (en) 1988-11-01 1988-11-01 Metrix interconnection system with different width conductors
US265750 1988-11-01
US265,750 1988-11-01

Publications (2)

Publication Number Publication Date
KR900008519A true KR900008519A (ko) 1990-06-04
KR0146291B1 KR0146291B1 (ko) 1998-11-02

Family

ID=23011756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890015699A KR0146291B1 (ko) 1988-11-01 1989-10-31 매트릭스 상호접속 시스템

Country Status (5)

Country Link
US (1) US4975874B1 (ko)
EP (1) EP0367138B1 (ko)
JP (1) JPH02284368A (ko)
KR (1) KR0146291B1 (ko)
DE (1) DE68922692T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512257B2 (en) 1995-11-09 2003-01-28 Hitachi, Inc. System with meshed power and signal buses on cell array
JP3869045B2 (ja) * 1995-11-09 2007-01-17 株式会社日立製作所 半導体記憶装置
US6831317B2 (en) * 1995-11-09 2004-12-14 Hitachi, Ltd. System with meshed power and signal buses on cell array
US5649126A (en) * 1995-12-04 1997-07-15 Sun Microsystems, Inc. Parallel signal bus with reduced miller effect capacitance
US5847986A (en) * 1997-12-17 1998-12-08 Siemens Aktiengesellschaft Memory array with reduced charging current

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4045783A (en) * 1976-04-12 1977-08-30 Standard Microsystems Corporation Mos one transistor cell ram having divided and balanced bit lines, coupled by regenerative flip-flop sense amplifiers, and balanced access circuitry
US4239993A (en) * 1978-09-22 1980-12-16 Texas Instruments Incorporated High performance dynamic sense amplifier with active loads
JPS60234295A (ja) * 1984-05-04 1985-11-20 Fujitsu Ltd 半導体記憶装置
JPS61199297A (ja) * 1985-02-28 1986-09-03 Toshiba Corp 半導体記憶装置
US4807191A (en) * 1988-01-04 1989-02-21 Motorola, Inc. Redundancy for a block-architecture memory

Also Published As

Publication number Publication date
DE68922692D1 (de) 1995-06-22
EP0367138A3 (en) 1991-02-27
EP0367138B1 (en) 1995-05-17
US4975874A (en) 1990-12-04
KR0146291B1 (ko) 1998-11-02
JPH057828B2 (ko) 1993-01-29
DE68922692T2 (de) 1995-09-14
JPH02284368A (ja) 1990-11-21
EP0367138A2 (en) 1990-05-09
US4975874B1 (en) 1997-09-23

Similar Documents

Publication Publication Date Title
KR910013266A (ko) 반도체 메모리 어레이의 구성방법
KR900016883A (ko) 방사형·병렬·시스템버스
KR890001090A (ko) 메모리 집적회로
KR870006470A (ko) 인접 어드레스 공간을 제공하는 메모리 시스템
KR880010422A (ko) 반도체 기억장치
KR860003556A (ko) 인터럽트 제어 시스템
KR960019737A (ko) 반도체 기억장치
KR900010998A (ko) 반도체 집적회로 장치
KR850008062A (ko) 장비 유니트를 어드레싱하기 위한 버스배열 및 방법
KR870008316A (ko) 반도체 기억장치
KR880011797A (ko) 반도체 기억장치
KR880009376A (ko) 반도체 기억장치
KR980004968A (ko) 반도체 메모리 소자의 뱅크 분산 방법
KR910008836A (ko) 반도체기억장치
KR900008519A (ko) 매트릭스 상호 접속시스템
KR880003492A (ko) 버스의 전기적 특성이 일정한 전자시스템
KR930001212A (ko) 반도체 기억장치
KR960038978A (ko) 다수개의 뱅크들을 가지는 반도체 메모리 장치
PT82494A (pt) Dispositivo para ampliar a capacidade de memoria
KR920017101A (ko) 반도체 메모리 장치의 워드라인 드라이버단 배치방법
KR880010420A (ko) 분할된 비트 부하와 데이타 버스 라인을 갖는 반도체 메모리
KR900006972A (ko) 반도체 기억장치
KR920017119A (ko) 집적회로 메모리 어레이용 공통 라인 접속부
KR860007666A (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치
KR920022286A (ko) 고속의 어드레스버스 및 선택적인 전원 제어회로를 구비한 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O122 Withdrawal of opposition [patent]
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 15

EXPY Expiration of term