KR920003502A - 폴리게이트 프로세스용 규화물/금속캐패시터 및 그 제조방법 - Google Patents
폴리게이트 프로세스용 규화물/금속캐패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR920003502A KR920003502A KR1019910011533A KR910011533A KR920003502A KR 920003502 A KR920003502 A KR 920003502A KR 1019910011533 A KR1019910011533 A KR 1019910011533A KR 910011533 A KR910011533 A KR 910011533A KR 920003502 A KR920003502 A KR 920003502A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- dielectric
- forming
- disposed
- layer
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 title 1
- 238000003672 processing method Methods 0.000 title 1
- 238000009792 diffusion process Methods 0.000 claims 16
- 229910021332 silicide Inorganic materials 0.000 claims 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 12
- 229910052751 metal Inorganic materials 0.000 claims 10
- 239000002184 metal Substances 0.000 claims 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 8
- 238000000034 method Methods 0.000 claims 8
- 239000004065 semiconductor Substances 0.000 claims 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- 235000012239 silicon dioxide Nutrition 0.000 claims 4
- 239000000377 silicon dioxide Substances 0.000 claims 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- 239000010936 titanium Substances 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000007373 indentation Methods 0.000 claims 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 양호한 실시예에 따라 제조된 캐패시터의 단면도,
제2a도 내지 제2j도는 제1도의 캐패시터 형성의 여러 단계를 도시하는 단면도.
Claims (15)
- 반도체 본체 표면에 형성된 부동 게이트 트랜지스터에 있어서, 필드 유전체에 의해 피복되지 않는 모트 영역을 정하기 위한 상기 표면의 필드 유전체; 상기 모트 영역의 제1부분에서의 소스 확산부; 상기 모트 영역의 제2부분에서의 드레인 확산부; 다결정 실리콘을 포함하고, 상기 필드 유전체 위에 배치된 케패시터 하부 평탄부를 가지며 상기 필드 유전체 외부로 연장되고 상기 소스 및 드레인 확산부 사이에 배치된 게이트 부분을 갖는 부동게이트;상기 캐패시터 하부 평판부로 부터 떨어진 상기 반도체 본체 표면위에 배치되는 다중평면 유전체; 상기 캐패시터 하부 평판부의 상부 표면의 일부분에만 배치되는 규화물 막; 상기 캐패시터 하부 평판 부의 상기 규화물 막 위에 배치되어 접촉하고, 상기 캐패시터 하부 평판부로 부터 떨어진 상기 다중평면 유전체 위에 배치되는 캐피시터유전체 층; 및 상기 캐패시터 하부 평판부의 상기 캐패시터 유전체 층 위에 접촉하여 배치되는 제어 게이트를포함하는 제1부분, 및 상기 소스 확산부 및 상기 드레인 확산부를 중 적어도 1개의 확산부 위에 접촉하여 직접배치되는 제2부분을 갖는 금속 층을 포함하는 패턴화도체 층을 포함하는 것을 특징으로 하는 부동 게이트 트랜지스터.
- 제1항에 있어서, 상기 제어 게이트가 티타늄 및 텅스텐을 포함하고 상기 캐패시터 유전체와 접촉하는 제1금속 층 ; 및 상기 제1금속 층과 접촉하는 제2금속 층을 포함하는 것을 특징으로 하는 부동 게이트 트랜지스터.
- 제1항에 있어서, 상기 캐패시터 유전체가 이산화실리콘 및 질화실리콘을 포함하는 것을 특징으로 하는 부동게이트 트랜지스터.
- 제1항에 있어서, 상기 규화물 막이 상기 모트 영역의 전체는 아니지만 일부분 상에 배치되는 것을 특징으로 하는 부동 게이트 트랜지스터.
- 제4항에 있어서, 상기 모트 영역내의 상기 규화물 막이, 상기 패턴화 도체 층이 상기 소스 확산부 및 상기 드레인 확산부를 중 적어도 1개의 확산부와 접촉하는 것을 특징으로 하는 부동 게이트 트랜지스터.
- 제3항에 있어서, 상기 질화실리콘 층이 상기 이산화실리콘 층의 상부에 있는 것을 특징으로 하는 부동 게이트 트랜지스터.
- 반도체 본체의 표면에서 부동 게이트 트랜지스터를 제조하기 위한 방법에 있엇, 필드 유전체 구조물에 의해 피복되지 않은 모트 영역을 정하기 위해 상기 표면에 상기 필드 유전체 구조물을 형성하는 단계; 소스 확산부 및 드레인 확산부를 상기 모트 영역에 형성하는 단계; 다결정 실리콘을 포함하고 상기 필드 유전체 구조물 위에 배치되는 캐패시터하부 평판부를 갖고, 상기 필드 유전체의 외부로 연장되며 상기 소스와 드레인확산부 사이에 배치되는 게이트부를 갖는 상기 부동 게이트를 포함하는 부동 게이트를 형성하는 단계; 전체에 다중평면 유전체층의입부를 제거하는 단계; 그 일부를 노출시키기 위해 상기 캐패시터 하부 평판부 위의 상기 다중평면 유전체 층의 일부를 제거하는 단계; 상기 캐패시터 하부 평판부의 상기 노출부 상에 배치되는 규화물 막을 형성하는 단계; 전체에 캐피시터 유전체를 형성하는 단계; 그 일부를 노출하기 위해 상기 모트 영역 위의 상기 캐패시터 유전체 및 상기 다중평면 유전체 층의 일부를 제거하는 단계; 및 상기 캐패시터 하부 평판부의 상기 캐패시터 유전체층의 위에 접촉하여 배치되고 상부평판을 포함하는 제1부분, 및 상기 소스 확산부와 상기 드레인 확산부를 증 적어도 1개의 확산부 위에 배치되는 제2부분을 갖는 금속 층을 포함하는 패턴화 도체 층을 형성하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
- 제7항에 있어서, 상기 상부 평판을 형성하는 상기 단계가, 상기 모트 영역 위의 상기 다중평면 유전체 층의 일부를 제거하는 단계에 앞서 사이기 캐패시터 유전체와 접촉하여 제1 금속층을 형성하는 단계; 및 상기 모트 영역 위에서 상기 다중평면 유전체 층의 일부를 제거하는 상기 단계 후에 상기 제1 금속 층과 접촉하고 상기 모트 영역의 상기 노출 부분과 직접 접촉하는 제2 금속 층을 형성하는 단계를 포함하는 것을 특징으로 하는 제조방법.
- 제8항에 있어서, 상기 제1 금속 층이 티타늄 및 텅스텐을 포함하는 것을 특징으로 하는 제조 방법.
- 제7항에 있어서, 캐패시터 유전체를 형성하는 단계가, 전체에 이산화실리콘 층을 형성하는 단계; 및 상기 이산화실리콘 층 위에 질화실리콘 층을 형성하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
- 제7항에 있어서, 상기 피착 단계가 저압 화학 증착에 의해 수행되는 것을 특징으로 하는 제조방법.
- 제7항에 있어서, 그 일부를 노출시키기 위해 상기 캐패시터 하부 평판부 위의 상기 다중평면 유전체 층의 일부를 제거하는 상기 단계가 상기 소스 또는 드레인 확산부 위의 상기 다중평면 유전체 층의 부분들을 또한 노출시키고, 상기 캐패시터 하부 평판 부의 상기 노출부 상에 배치된 규화물 막을 형성하는 상기 단계가 상기 소스 또는 드레인 확산부의 노출부 상에 규화물 막을 또한 형성하는 것을 특징으로 하는 제조방법.
- 반도체 본체 표면의 선정된 위치에 형성된 캐패시터에 있어서, 표면의 필드 유전체 구조물; 상기 필드 유전체 구조물 위에 배치되는 다결정 실리콘을 포함하는 하부 평판; 상기 캐패시터의 위치로 부터 떨어진 상기 표면위에 배치되는 다중평면 유전체; 상기 하부 평판의 표면의 일부분에만 배치되는 규화물 막; 상기 캐패시터의 위치로 부터 떨어진 상기 다중평면 유전체 위에 배치되는 캐패시터 유전체 층; 및 상기 캐패시터 위치의 상기 캐패시터 유전체 층 위에 접촉하여 배치되는 금속 층을 포함하는 상부 평판을 포함하는 것을 특징으로 하는 캐패시터.
- 반도체 본체의 표면에 캐패시터를 제조하기 위한 방법에 있어서, 필드 유전체 구조물에 의해 피복되지 않은 모트 영역을 정하기 위해 상기 표면에 상기 필드 유전체 구조물을 형성하는 단계; 상기 필드 유전체 구조물 상부의 다결정 실리콘을 포함하는 하부 평판을 형성하는 단계; 전체에 다중평면 유전체 층을 형성하는 단계; 그 일부를 노출시키기 위해 상기 하부 평판 위의 상기 다중평면 유전체 층의 일부를 제거하는 단계; 상기 하부평편의 상기 노출부에서 규화물막을 형성하는 단계; 상기 규화물막 위에 캐패시터 유전체를 형성하는단계; 및 상기 하부 평판 위에서 상기 캐패시터 유전체와 접촉하는 금속층을 포함하는 상부 평판을 형성하는 단계를 포함하는 것을 특징으로 하는 제조방법.
- 제14항에 있어서, 그 일부를 노출시키기 위해 상기 캐패시터 하부 평판부 위의 상기 다중평면 유전체 층의 일부를 제거하는 상기 단계가 상기 소스 또는 드레인 확산부 위의 상기 다중평면 유전체 층의 부분들을 또한 노출시키고 상기 캐패시터 하부 평판부의 상기 노출부 상에 배치된 규화물 막을 형성하는 상기 단계가 상기 소스 또는 드레인 확산부의 노출부 상에 규화물 막을 또한 형성하는 것을 특징으로 하는 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/549,862 US5057447A (en) | 1990-07-09 | 1990-07-09 | Silicide/metal floating gate process |
US549,862 | 1990-07-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920003502A true KR920003502A (ko) | 1992-02-29 |
KR100208846B1 KR100208846B1 (ko) | 1999-07-15 |
Family
ID=24194660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910011533A KR100208846B1 (ko) | 1990-07-09 | 1991-07-08 | 폴리게이트 프로세스용규화물/금속캐패시터 및 그 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5057447A (ko) |
EP (1) | EP0466016B1 (ko) |
JP (1) | JPH04233279A (ko) |
KR (1) | KR100208846B1 (ko) |
DE (1) | DE69123295T2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100431814B1 (ko) * | 2002-05-30 | 2004-05-17 | 주식회사 하이닉스반도체 | 메모리 소자의 제조 방법 |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04155835A (ja) * | 1990-10-18 | 1992-05-28 | Mitsubishi Electric Corp | 集積回路装置の製造方法 |
JP2601022B2 (ja) * | 1990-11-30 | 1997-04-16 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH04242970A (ja) * | 1991-01-01 | 1992-08-31 | Tadahiro Omi | ダイナミック型半導体メモリ |
JP3118785B2 (ja) * | 1991-05-23 | 2000-12-18 | ソニー株式会社 | バリヤメタル構造の形成方法 |
JPH04359557A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | 半導体装置の製造方法 |
US5641703A (en) * | 1991-07-25 | 1997-06-24 | Massachusetts Institute Of Technology | Voltage programmable links for integrated circuits |
US5208170A (en) * | 1991-09-18 | 1993-05-04 | International Business Machines Corporation | Method for fabricating bipolar and CMOS devices in integrated circuits using contact metallization for local interconnect and via landing |
US5674771A (en) * | 1992-04-20 | 1997-10-07 | Nippon Telegraph And Telephone Corporation | Capacitor and method of manufacturing the same |
US5232874A (en) * | 1992-06-22 | 1993-08-03 | Micron Technology, Inc. | Method for producing a semiconductor wafer having shallow and deep buried contacts |
US5312768A (en) * | 1993-03-09 | 1994-05-17 | Micron Technology, Inc. | Integrated process for fabricating raised, source/drain, short-channel transistors |
US5425392A (en) * | 1993-05-26 | 1995-06-20 | Micron Semiconductor, Inc. | Method DRAM polycide rowline formation |
US5716862A (en) * | 1993-05-26 | 1998-02-10 | Micron Technology, Inc. | High performance PMOSFET using split-polysilicon CMOS process incorporating advanced stacked capacitior cells for fabricating multi-megabit DRAMS |
JP3025733B2 (ja) * | 1993-07-22 | 2000-03-27 | 三洋電機株式会社 | 半導体集積回路装置 |
US5747375A (en) * | 1993-07-22 | 1998-05-05 | Sanyo Electric Co., Ltd. | Method of manufacturing a semiconductor integrated circuit device |
US5338701A (en) * | 1993-11-03 | 1994-08-16 | Taiwan Semiconductor Manufacturing Company | Method for fabrication of w-polycide-to-poly capacitors with high linearity |
US5498558A (en) * | 1994-05-06 | 1996-03-12 | Lsi Logic Corporation | Integrated circuit structure having floating electrode with discontinuous phase of metal silicide formed on a surface thereof and process for making same |
US5661081A (en) * | 1994-09-30 | 1997-08-26 | United Microelectronics Corporation | Method of bonding an aluminum wire to an intergrated circuit bond pad |
US5576240A (en) * | 1994-12-09 | 1996-11-19 | Lucent Technologies Inc. | Method for making a metal to metal capacitor |
JPH08222648A (ja) * | 1995-02-14 | 1996-08-30 | Canon Inc | 記憶装置 |
US5703408A (en) * | 1995-04-10 | 1997-12-30 | United Microelectronics Corporation | Bonding pad structure and method thereof |
US5665625A (en) * | 1995-05-19 | 1997-09-09 | Micron Technology, Inc. | Method of forming capacitors having an amorphous electrically conductive layer |
US5663088A (en) * | 1995-05-19 | 1997-09-02 | Micron Technology, Inc. | Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer |
US5707894A (en) * | 1995-10-27 | 1998-01-13 | United Microelectronics Corporation | Bonding pad structure and method thereof |
US5754390A (en) * | 1996-01-23 | 1998-05-19 | Micron Technology, Inc. | Integrated capacitor bottom electrode for use with conformal dielectric |
US6115233A (en) * | 1996-06-28 | 2000-09-05 | Lsi Logic Corporation | Integrated circuit device having a capacitor with the dielectric peripheral region being greater than the dielectric central region |
KR100267087B1 (en) * | 1997-01-07 | 2000-10-02 | Samsung Electronics Co Ltd | Manufacturing method of capacitor device |
US5876788A (en) * | 1997-01-16 | 1999-03-02 | International Business Machines Corporation | High dielectric TiO2 -SiN composite films for memory applications |
JPH11150195A (ja) * | 1997-11-19 | 1999-06-02 | Nec Corp | 半導体装置及びその製造方法 |
US6090656A (en) * | 1998-05-08 | 2000-07-18 | Lsi Logic | Linear capacitor and process for making same |
TW503568B (en) * | 1999-04-07 | 2002-09-21 | Taiwan Semiconductor Mfg | Manufacture method of capacitor with low voltage coefficient |
US6086951A (en) * | 1999-06-14 | 2000-07-11 | United Microelectronics Corp. | Method for forming metallic capacitor |
DE10219116A1 (de) * | 2002-04-29 | 2003-11-13 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren |
US7101813B2 (en) * | 2002-12-04 | 2006-09-05 | Micron Technology Inc. | Atomic layer deposited Zr-Sn-Ti-O films |
EP1713926B1 (en) | 2004-02-06 | 2012-08-01 | Bayer HealthCare, LLC | Oxidizable species as an internal reference for biosensors and method of use |
US7235501B2 (en) | 2004-12-13 | 2007-06-26 | Micron Technology, Inc. | Lanthanum hafnium oxide dielectrics |
MX2008000836A (es) | 2005-07-20 | 2008-03-26 | Bayer Healthcare Llc | Amperimetria regulada. |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
AU2006297572B2 (en) | 2005-09-30 | 2012-11-15 | Ascensia Diabetes Care Holdings Ag | Gated Voltammetry |
US7345915B2 (en) * | 2005-10-31 | 2008-03-18 | Hewlett-Packard Development Company, L.P. | Modified-layer EPROM cell |
US7592251B2 (en) | 2005-12-08 | 2009-09-22 | Micron Technology, Inc. | Hafnium tantalum titanium oxide films |
US7972974B2 (en) | 2006-01-10 | 2011-07-05 | Micron Technology, Inc. | Gallium lanthanide oxide films |
US7365387B2 (en) * | 2006-02-23 | 2008-04-29 | Hewlett-Packard Development Company, L.P. | Gate-coupled EPROM cell for printhead |
US7759747B2 (en) | 2006-08-31 | 2010-07-20 | Micron Technology, Inc. | Tantalum aluminum oxynitride high-κ dielectric |
MX2009004400A (es) | 2006-10-24 | 2009-05-11 | Bayer Healthcare Llc | Amperimetria de decadencia transitoria. |
US11092567B2 (en) * | 2017-03-21 | 2021-08-17 | International Business Machines Corporation | Biosensor electrode having three-dimensional structured sensing surfaces |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4288256A (en) * | 1977-12-23 | 1981-09-08 | International Business Machines Corporation | Method of making FET containing stacked gates |
US4198693A (en) * | 1978-03-20 | 1980-04-15 | Texas Instruments Incorporated | VMOS Read only memory |
US4203125A (en) * | 1978-07-03 | 1980-05-13 | Texas Instruments Incorporated | Buried storage punch through dynamic ram cell |
US4410867A (en) * | 1978-12-28 | 1983-10-18 | Western Electric Company, Inc. | Alpha tantalum thin film circuit device |
JPS57159055A (en) * | 1981-03-25 | 1982-10-01 | Toshiba Corp | Manufacture of semiconductor device |
US4472726A (en) * | 1981-05-06 | 1984-09-18 | The United States Of America As Represented By The Secretary Of The Air Force | Two carrier dual injector apparatus |
US4419812A (en) * | 1982-08-23 | 1983-12-13 | Ncr Corporation | Method of fabricating an integrated circuit voltage multiplier containing a parallel plate capacitor |
JPS5955071A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Micro Comput Eng Ltd | 不揮発性半導体装置 |
JPS59105351A (ja) * | 1982-12-08 | 1984-06-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US4613956A (en) * | 1983-02-23 | 1986-09-23 | Texas Instruments Incorporated | Floating gate memory with improved dielectric |
US4466177A (en) * | 1983-06-30 | 1984-08-21 | International Business Machines Corporation | Storage capacitor optimization for one device FET dynamic RAM cell |
JPS6022355A (ja) * | 1983-07-19 | 1985-02-04 | Nec Corp | シリコンゲ−トmos集積回路装置及びその製造方法 |
JPS60148168A (ja) * | 1984-01-13 | 1985-08-05 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリ |
US4606114A (en) * | 1984-08-29 | 1986-08-19 | Texas Instruments Incorporated | Multilevel oxide as diffusion source |
US4589056A (en) * | 1984-10-15 | 1986-05-13 | National Semiconductor Corporation | Tantalum silicide capacitor |
JPS61136274A (ja) * | 1984-12-07 | 1986-06-24 | Toshiba Corp | 半導体装置 |
US4635347A (en) * | 1985-03-29 | 1987-01-13 | Advanced Micro Devices, Inc. | Method of fabricating titanium silicide gate electrodes and interconnections |
JPH0682783B2 (ja) * | 1985-03-29 | 1994-10-19 | 三菱電機株式会社 | 容量およびその製造方法 |
US4686000A (en) * | 1985-04-02 | 1987-08-11 | Heath Barbara A | Self-aligned contact process |
US4597060A (en) * | 1985-05-01 | 1986-06-24 | Texas Instruments Incorporated | EPROM array and method for fabricating |
US4811076A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Device and process with doubled capacitors |
JPS621262A (ja) * | 1985-06-26 | 1987-01-07 | Matsushita Electronics Corp | 半導体記憶装置 |
US4628405A (en) * | 1985-08-19 | 1986-12-09 | National Semiconductor Corporation | Integrated circuit precision capacitor |
US4619887A (en) * | 1985-09-13 | 1986-10-28 | Texas Instruments Incorporated | Method of plating an interconnect metal onto a metal in VLSI devices |
US4683554A (en) * | 1985-09-13 | 1987-07-28 | Ncr Corporation | Direct write nonvolatile memory cells |
US4638400A (en) * | 1985-10-24 | 1987-01-20 | General Electric Company | Refractory metal capacitor structures, particularly for analog integrated circuit devices |
US4799992A (en) * | 1985-10-31 | 1989-01-24 | Texas Instruments Incorporated | Interlevel dielectric fabrication process |
JPS62163376A (ja) * | 1986-01-14 | 1987-07-20 | Fujitsu Ltd | 半導体記憶装置の製造方法 |
US4825271A (en) * | 1986-05-20 | 1989-04-25 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
JP2518617B2 (ja) * | 1986-07-10 | 1996-07-24 | セイコー電子工業株式会社 | 不揮発性メモリおよびその製造方法 |
JPS6394664A (ja) * | 1986-10-08 | 1988-04-25 | Sony Corp | 半導体装置 |
US4760034A (en) * | 1987-06-15 | 1988-07-26 | Motorola, Inc. | Method of forming edge-sealed multi-layer structure while protecting adjacent region by screen oxide layer |
US5008212A (en) * | 1988-12-12 | 1991-04-16 | Chen Teh Yi J | Selective asperity definition technique suitable for use in fabricating floating-gate transistor |
-
1990
- 1990-07-09 US US07/549,862 patent/US5057447A/en not_active Expired - Lifetime
-
1991
- 1991-07-03 DE DE69123295T patent/DE69123295T2/de not_active Expired - Fee Related
- 1991-07-03 EP EP91111041A patent/EP0466016B1/en not_active Expired - Lifetime
- 1991-07-08 JP JP3166862A patent/JPH04233279A/ja active Pending
- 1991-07-08 KR KR1019910011533A patent/KR100208846B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100431814B1 (ko) * | 2002-05-30 | 2004-05-17 | 주식회사 하이닉스반도체 | 메모리 소자의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP0466016A2 (en) | 1992-01-15 |
JPH04233279A (ja) | 1992-08-21 |
EP0466016B1 (en) | 1996-11-27 |
KR100208846B1 (ko) | 1999-07-15 |
US5057447A (en) | 1991-10-15 |
EP0466016A3 (en) | 1993-09-15 |
DE69123295T2 (de) | 1997-04-24 |
DE69123295D1 (de) | 1997-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920003502A (ko) | 폴리게이트 프로세스용 규화물/금속캐패시터 및 그 제조방법 | |
KR890017734A (ko) | 금속판 캐패시터 및 이의 제조방법 | |
KR960019784A (ko) | 반도체장치 및 그의 제조방법 | |
KR920001754A (ko) | Mos 트랜지스터용 다층 게이트 전극을 제조하는 방법 | |
KR900019264A (ko) | 분리 금속 플레이트 캐패시터 및 이의 제조방법 | |
KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
KR920015622A (ko) | 집적 회로의 제조방법 | |
KR900019236A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
KR910010718A (ko) | 반도체 기억 장치 및 그 제조방법 | |
KR960035905A (ko) | 드레인 오프셋 구조의 박막 트랜지스터 제조 방법 | |
KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
KR940016920A (ko) | 저부게이트 박막트랜지스터 제조방법 | |
KR970054155A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR930011235A (ko) | 표면적이 증대된 전하저장전극 제조방법 | |
KR910013508A (ko) | 텅스텐 실리사이드를 이용한 접속영역 형성방법 | |
KR950021647A (ko) | 디램셀 형성방법 | |
KR900005555A (ko) | 반도체 메모리 소자의 제조방법 | |
KR920003545A (ko) | 반도체장치 | |
KR900001044A (ko) | 반도체 장치의 제조방법 | |
KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
KR950027898A (ko) | 금속 콘택 방법 | |
KR960026788A (ko) | 모스 트랜지스터 제조 방법 | |
KR980006255A (ko) | 반도체 메모리 장치의 전하저장전극 형성방법 | |
KR970053800A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110330 Year of fee payment: 13 |
|
EXPY | Expiration of term |