KR890013784A - 바이폴라반도체 스윗칭장치와 그의 제조방법 - Google Patents
바이폴라반도체 스윗칭장치와 그의 제조방법 Download PDFInfo
- Publication number
- KR890013784A KR890013784A KR1019890001992A KR890001992A KR890013784A KR 890013784 A KR890013784 A KR 890013784A KR 1019890001992 A KR1019890001992 A KR 1019890001992A KR 890001992 A KR890001992 A KR 890001992A KR 890013784 A KR890013784 A KR 890013784A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- main electrode
- semiconductor substrate
- conductive
- switching device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 16
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims 10
- 239000012535 impurity Substances 0.000 claims 3
- 230000006698 induction Effects 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일 실시예에 따른 SI 사이리스터의 구조를 표시하는 단면도.
제4도는 버퍼영역의 개방부분의 확대도.
제5A도에서 제5D도까지는 개방부분의 넓이와 깊이 사이의 비율에 관하여 공핍층의 연장구성의 편차를 열린부분으로 표시하는 도면.
Claims (7)
- 첫째와 둘째 주요표면을 가지는 첫째 도전형 반도체기판 ; 상기 반도체 기판의 상기 첫째 주요표면에 형성된 첫째 도전형의 첫째 주전극영역 ; 소정의 깊이와 소정의 폭의 열린부분을 가지는 상기 버퍼영역, 상기 반도체 기판의 상기 둘째 주요표면에 형성되는 비교적 고 불순물 집중을 가지는 첫째도전형 버퍼영역 ; 상기 버퍼영역의 상기 열린부분을 통하여 상기 반도체 기판과 접촉하는 둘째 도전형의 둘재 주전극영역 ; 상기 버퍼영역과 상기 둘째 주전극영역이 서로가 전기적으로 연결하기 위한 연결영역 ; 상기 첫째와 둘째 주전극 영역 사이에 흐르는 전류를 제어하기 위한 제어영역으로 이루어지는 바이폴라 반도체 스윗칭 장치.
- 제1항에 있어서 상기 버퍼영역은 상기 둘째 주전극 영역의 부분을 덮는 부분을 포함하여 이루어지는 바이폴라 반도체 스윗칭 장치.
- 제2항에 있어서 상기 덮는 부분은 소정의 불순물 집중분포를 가지고 이루어지는 바이폴라 반도체 스윗칭장치.
- 제1항에 있어서, 상기 장치는 정전유도 사이리스터를 포함하고 그리고 상기 제어영역은 상기 게이트 영역에 의해 에워싸인 채널영역과 상기 반도체 기판에 형성되는 둘째 도전형 게이트 영역으로 형성하는 바이폴라 반도체 스윗칭 장치.
- 제1항에 있어서, 상기 장치는 절연 게이트 바이폴라 트랜지스터를 포함하고 그리고 상기 제어영역은 상기 반도체 기판과 상기 첫째 주전극 영역 사이의 상기 웰영역의 표면부분이 채널영역을 형성하고 거기의 절연 게이트 영역이 상기 채널영역상에 제공되고 상기 첫째주전극 영역을 에워싸는 둘째 도전형의 웰영역으로 이루어지는 바이폴라 반도체 스윗칭장치.
- 제1항에 있어서 상기 장치는 게이트 턴-오프 사이리스터를 포함하고 그리고 상기 제어영역은 상기 첫째 주전극 영역을 에워싸는 둘째 도전형 게이트 영역으로 이루어지는 바이폴라 반도체 스윗칭 장치.
- 첫째와 둘째 주요표면을 가지는 첫째 도전형 반도체 기판을 구비하고 ; 상기 반도체기판의 상기 첫째 주요 표면에 첫째 도전형 첫째 주전극 영역을 형성하고 ; 소정 깊이와 소정폭의 열린부분을 가지는 상기 버펴영역, 상기 반도체 기판의 상기 둘째 주요표면에 비교적 고불순물 집중을 가지는 첫째 도전형 버퍼영역을 형성하고 ; 상기 버퍼영역의 상기 열린부분을 통하여 상기 반도체 기판과 접촉하는 둘째 도전형 둘째 주전극을 형성하고 ; 상기 둘째 주전극 영역과 상기 버퍼영역을 전기적으로 연결하기 위해 연결영역을 형성하고, 그리고 상기 첫째와 둘째 주전극 영역 사이에 흐르는 전류를 제어하기 위한 제어 영역을 형성의 단계로 이루어지는 바이폴라 반도체 스윗칭 장치를 제조하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63-45115 | 1988-02-26 | ||
JP63045115A JPH07109882B2 (ja) | 1988-02-26 | 1988-02-26 | バイポーラ型半導体スイッチング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890013784A true KR890013784A (ko) | 1989-09-26 |
KR920003704B1 KR920003704B1 (ko) | 1992-05-09 |
Family
ID=12710266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890001992A KR920003704B1 (ko) | 1988-02-26 | 1989-02-20 | 바이폴라 반도체 스윗칭장치와 그의 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5086330A (ko) |
JP (1) | JPH07109882B2 (ko) |
KR (1) | KR920003704B1 (ko) |
DE (1) | DE3905434C2 (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3939324A1 (de) * | 1989-11-28 | 1991-05-29 | Eupec Gmbh & Co Kg | Leistungs-halbleiterbauelement mit emitterkurzschluessen |
JPH03236280A (ja) * | 1990-02-14 | 1991-10-22 | Hitachi Ltd | 半導体装置 |
US5291050A (en) * | 1990-10-31 | 1994-03-01 | Fuji Electric Co., Ltd. | MOS device having reduced gate-to-drain capacitance |
JP2509127B2 (ja) * | 1992-03-04 | 1996-06-19 | 財団法人半導体研究振興会 | 静電誘導デバイス |
JPH0793426B2 (ja) * | 1992-04-07 | 1995-10-09 | 東洋電機製造株式会社 | 静電誘導バッファ構造を有する半導体素子 |
DE4236557C2 (de) * | 1992-10-29 | 2002-08-01 | Semikron Elektronik Gmbh | Leistungs- Halbleiterbauelement |
JP2801127B2 (ja) * | 1993-07-28 | 1998-09-21 | 日本碍子株式会社 | 半導体装置およびその製造方法 |
US5648665A (en) * | 1994-04-28 | 1997-07-15 | Ngk Insulators, Ltd. | Semiconductor device having a plurality of cavity defined gating regions and a fabrication method therefor |
DE19648041B4 (de) * | 1996-11-20 | 2010-07-15 | Robert Bosch Gmbh | Integriertes vertikales Halbleiterbauelement |
GB2327295A (en) * | 1997-07-11 | 1999-01-20 | Plessey Semiconductors Ltd | MOS controllable power semiconductor device |
US7485920B2 (en) * | 2000-06-14 | 2009-02-03 | International Rectifier Corporation | Process to create buried heavy metal at selected depth |
JP4122775B2 (ja) * | 2002-01-11 | 2008-07-23 | 住友電気工業株式会社 | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 |
US7262467B2 (en) * | 2003-09-10 | 2007-08-28 | Ixys Corporation | Over charge protection device |
KR20110094066A (ko) * | 2008-12-15 | 2011-08-19 | 에이비비 테크놀로지 아게 | 바이폴러 펀치-스루 반도체 디바이스 및 이러한 반도체 디바이스를 제조하는 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54111790A (en) * | 1978-02-22 | 1979-09-01 | Hitachi Ltd | Semiconductor switchgear |
JPS5933272B2 (ja) * | 1978-06-19 | 1984-08-14 | 株式会社日立製作所 | 半導体装置 |
JPS5595363A (en) * | 1979-01-11 | 1980-07-19 | Nec Corp | Thyristor |
DE3145610A1 (de) * | 1981-11-17 | 1983-05-26 | Siemens AG, 1000 Berlin und 8000 München | "verfahren zum herstellen von kontaktauflageflaechen" |
JPS5940303A (ja) * | 1982-08-31 | 1984-03-06 | Sony Corp | 磁性体着磁用磁気ヘツド装置 |
JPS6144463A (ja) * | 1984-08-08 | 1986-03-04 | Toyo Electric Mfg Co Ltd | サイリスタのエミツタ短絡構造 |
DE3628857A1 (de) * | 1985-08-27 | 1987-03-12 | Mitsubishi Electric Corp | Halbleitereinrichtung |
JPS62219668A (ja) * | 1986-03-20 | 1987-09-26 | Fujitsu Ltd | 縦型mos電界効果トランジスタ |
JPS631757A (ja) * | 1986-06-19 | 1988-01-06 | Kubota Ltd | エンジンの燃料噴射装置駆動構造 |
-
1988
- 1988-02-26 JP JP63045115A patent/JPH07109882B2/ja not_active Expired - Fee Related
-
1989
- 1989-02-20 KR KR1019890001992A patent/KR920003704B1/ko not_active IP Right Cessation
- 1989-02-22 DE DE3905434A patent/DE3905434C2/de not_active Expired - Fee Related
- 1989-12-06 US US07/445,163 patent/US5086330A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07109882B2 (ja) | 1995-11-22 |
DE3905434A1 (de) | 1989-08-31 |
DE3905434C2 (de) | 1995-06-29 |
JPH01218067A (ja) | 1989-08-31 |
KR920003704B1 (ko) | 1992-05-09 |
US5086330A (en) | 1992-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100652449B1 (ko) | 횡형 박막 실리콘-온-절연체 jfet 디바이스 | |
KR930024156A (ko) | 반도체 장치 및 그 제조 방법 | |
KR920005513B1 (ko) | 기생트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법 | |
US4686551A (en) | MOS transistor | |
KR950034767A (ko) | Mis형 반도체장치 | |
EP0335750A3 (en) | Vertical power mosfet having high withstand voltage and high switching speed | |
KR100194661B1 (ko) | 전력용 트랜지스터 | |
JPH0330310B2 (ko) | ||
KR890013784A (ko) | 바이폴라반도체 스윗칭장치와 그의 제조방법 | |
KR950034836A (ko) | 절연 게이트 전계 효과 트랜지스터와 그 제조 방법 | |
KR920015577A (ko) | 반도체장치 | |
KR950034769A (ko) | 절연 게이트형 전계 효과 트랜지스터 제조 방법 및 절연 게이트형 반도체 소자 | |
KR970054375A (ko) | 전력용 절연 게이트 바이폴라 트랜지스터 | |
JPH0732249B2 (ja) | 高速スイツチング横形絶縁ゲ−トトランジスタ | |
KR910003836A (ko) | 동작 특성이 개선된 fet, igbt 및 mct 장치 | |
KR930020738A (ko) | 고전압 전력 트랜지스터 및 그 제조 방법 | |
JPH07202205A (ja) | 高い表面破壊電圧を有する半導体素子 | |
US5034790A (en) | MOS transistor with semi-insulating field plate and surface-adjoining top layer | |
KR0152345B1 (ko) | 혼성 쇼트키 주입 전계 효과 트랜지스터 | |
JPS63224260A (ja) | 導電変調型mosfet | |
KR100523118B1 (ko) | 반도체소자 | |
EP0115098A1 (en) | Lateral DMOS transistor device having an injector region | |
US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
KR930009112A (ko) | 반도체장치 | |
KR860008625A (ko) | 절연게이트 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |