KR890001188A - 집적회로 보호 장치 및 제조방법 - Google Patents

집적회로 보호 장치 및 제조방법 Download PDF

Info

Publication number
KR890001188A
KR890001188A KR1019880007520A KR880007520A KR890001188A KR 890001188 A KR890001188 A KR 890001188A KR 1019880007520 A KR1019880007520 A KR 1019880007520A KR 880007520 A KR880007520 A KR 880007520A KR 890001188 A KR890001188 A KR 890001188A
Authority
KR
South Korea
Prior art keywords
diode
type
integrated circuit
supply
region
Prior art date
Application number
KR1019880007520A
Other languages
English (en)
Other versions
KR970004453B1 (ko
Inventor
더글라스 맥 윌리암
헨리 레인 리챠드
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890001188A publication Critical patent/KR890001188A/ko
Application granted granted Critical
Publication of KR970004453B1 publication Critical patent/KR970004453B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08126—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transitor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

내용 없음

Description

집적회로 보호 장치 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 보호장치를 갖는 IC가 인체에 의해 발생된 ESD모델을 형성하는 회로와 어떻게 상호 작용하는가를 도시하는 회로 및 블록선도.
제3도는 본 발명에 따른 보조 다이오드로 형성된 보호 장치를 이용하는 IC의 회로 및 블록선도.
제4a도 및 4b도는 제3도의 장치에서 이용될 수 있는 표면 다이오드의 측단면구조도.

Claims (26)

  1. 제1공급 전압을 수신하기 위한 제1공급 단자와, 상기 제1공급 전압마다 큰 제2공급전압을 수신하기 위한 제2공급단자와, 상기 공급단자들에 결합되어 회로부품의 전자 소자가 배치되는 상부표면을 가진 반도체 보디의 일부로부터 형성된 보호회로 부품 및, 상기 부품에 결합되어 상기 부품과 의부 주위사이에 정보를 전달하기 위한 정보단자를 구비하여, 제1다이오드가 상기 제1 및 제2다이오드가 상기 정보단지와 상기 제2공급단자에 각각 결합된 양극 및 음극을 가지는 그런 상기 반도체 본체의 일부로부터 형성된 제1 및 제2다이오드를 포함하는 보호장치를 가진 집적회로에 있어서, 상부 표면을 따라 서로로부터 상기 반도체 본체의 활성 반도체 부분 그룹을 측방으로 분히하는 상부 표면 아래의 상기 반도체 보디내로 리세스된 유전체 절연 메카니즘을 구비하며, 상기 각각의 다이오드의 양극과 음극이, 상기 표면 아래에 전체가 놓여있는 PN접합을 형성하도록 상기 상부표면으로부터 아래로 한쌍의 활성 부분내로 각각 뻗은 P형 영역과 N형 영역을 각각 포함하되, 각각의 다이오드에 대한 최소한 하나의 영역은 그 영역에 대한 활성부분을 통해 수직으로, 절연 메카니즘 아래의 반도체보디 물질내로 뻗어있는 것을 특징으로 하는 보호장치를 가진 집적회로.
  2. 제1항에 있어서, 상기 PN접합중 최소한 접합의 전체 주변이 상기 절연 메카니즘에 인접하여 있는 것을 특징으로 하는 보호장치를 가진 직접회로.
  3. 제1항에 있어서, 각각의 영역이 상부표면 아래에 놓인 매립지역과 상기 상부표면으로부터 그 매립지역을 향한 영역에 대한 활성부분내로 뻗은 접속지역을 포함하되, 각각의 다이오드에 대한 상기 매립지역이 그 PN 접합 형성에 부합하는 것을 특징으로 하는 보호장치를 가진 직접회로.
  4. 제3항에 있어서, 매립지역보다 가볍게 도우프되고 선택된 도전형으로 이루어진 물질이 상기 다이오드중 지정된 다이오드에 대한 두 매립지역의 하부표면에 인접하고 있는 것을 특징으로 하는 보호장치를 가진 집적회로.
  5. 제4항에 있어서, 상기 지정된 다이오드가 제1다이오드이며, 상기 선택된 도전형은 P형인 것을 특징으로 하는 보호장치를 가진 직접회로.
  6. 제3항에 있어서, 상기 선택된 도전형의 물질이 상기 절연 메카니즘까지 상기 다이오드중 지정된 다이오드에 대한 매립지역중 한 지역을 에워싸고 있으며, 상기 매립지역은 상기 선택된 도전형과 반대의 도전형으로 이루어진 것을 특징으로 하는 보호장치를 가진 집적회로.
  7. 제6항에 있어서, 상기 지정된 다이오드가 제2다이오드리고, 선택된 도전형이 P형인 것을 특징으로하는 보호장치를 가진 직접회로.
  8. 제6항에 있어서, 상기 매립지역보다 가볍게 도우프되고 상기 선택된 도전형으로 이루어진 물질이 잔여 다이오드에 대한 두 매립지역의 하부 단부에 인접하고 있는 것을 특징으로 하는 보호장치를 가진 직접회로.
  9. 제8항에 있어서, 상기 지정된 다이오드와 잔여 다이오드는 각각 제2 및 제1다이오드이며, 선택된 도전형은 P형인 것을 특징으로 하는 보호장치를 가진 집적회로.
  10. 제1항에 있어서, 상기 보호장치가 제1 및 제2 공급단자에 각각 결합된 양극 및 음극을 가진 분류기 다이오드를 포함하며, 상기 분류기다이오드의 양극과 음극은 각각, 전부 상부표면 아래에 놓인 PN접합을 형성하도록 상부표면으로부터 아래로 한쌍의 활성부분내로 각각 뻗은 P형 영역과 N형영역을 각각 포함하며, 상기 분류기 다이오드의 최소한 한 영역이 그 영역에 대한 활성부분을 통해 수직으로 상기 절연 메카니즘 아래 반도체 보디의 물질내로 뻗어있는 것을 특징으로 하는 보호장치를 가진 직접회로.
  11. 제1항에 잇어서, 상기 직접회로가, 다른 제1공급전압을 수신하기 위한 다른 제1공급단자와, 상기 다른 제1공급 전압보다 큰 다른 제2공급전압을 수신하기 위한 다른 제2공급 단자와 상기 다른 공급단자들에 결합되어 있으며 보디의 일부로부터 형성된 다른 보호회로 부품과, 상기 다른 회로부품에 결합되어 상기 부품과 외주 주변사이에 정보를 전달하기 위한 다른 정보 단자를 포함하며, 상기 보호장치는, 다른 제1 다이오드가 상기 다른 제1공급단자와 상기 다른 정보단자에 각각 결합된 양극 및 음극을 가지며, 다른제2다이오드가 상기 다른 정보단자와 상기 다른 제2공급단자에 각각 결합된 양극 및 음극을 가지는, 상기보디?? 일부로부터 형성된 다른 제1 및 제2다이오드를 포함하는 것을 특징으로 하는 보호장치를 가진 직접회로.
  12. 제11항에 있어서, 각각의 다른 다이오드의 양극과 음극이, 전부 상부표면 아래에 놓인 PN 접합을 형성하도록 상부표면으로부터 한상의 활성부분내로 뻗은 P형 영역 및 N형 영역을 포함하되, 각각의 다른 다이오드에 대한 최소한 한 영역이 그 영역에 대한 활성부분을 통해 수직으로 절연 메카니즘 아래의 보디 물질내로 뻗어있는 것을 특징으로 하는 보호장치를 가진 직접회로.
  13. 제12항에 있어서, 상기 보호장치와 상기 제1공급단자들 사이에 반대방향으로 병렬로 결합된 한쌍의 횡단-공급 다이오드와, 상기 제2공급단자들 사이에 반대방향으로 병렬로 결합된 한쌍의 횡단-공급 다이오드를 포함하는 것을 특징으로 하는 보호장치를 가진 직접회로.
  14. 제13항에 있어서, 각각의 횡단-공급 다이오드의 양극 및 음극이, 전부 상부표면 아래에 놓인 PN접합을 형성하도록 상기 상부표면으로부터 한쌍의 활성부분내로 뻗은 P형 영역 및 N형 영역을 포함하되, 각각의 횡단-공급 다이오드에 대한 최소한 한 영역이 그 영역에 대한 활성부분을 통해 수직으로 절연 메카니즘 아래의 보디물질내로 뻗어있는 것을 특징으로 하는 보호장치를 가진 직접회로.
  15. 상기 직접회로가 그것과 외부 주변 사이의 최소한 하나의 추가정보 단자를 포함하며, 상기 보호장치가 각각의 추가정보 단자에 대해 상기 보디의 일부로부터 형성된 대응하는 한싸의 추가 제1 및 제2다이오드를 포함하고, 각각의 추가 제1다이오드가 상기 제1공급 단자와 대응하는 추가 정보 단자에 각각 결합된 양극 및 음극을 가지며, 각각의 추가 제2다이오드가 상기 대응하는 정보단자와 상기 제2공급단자에 각각 결합된 양극 및 음극을 가지는 제1항에서 청구된 바와같은 보호장치를 가지는 직접회로에 있어서, 상기 각각의 추가 다이오드의 양극 및 음극이 전부 상부표면 아래에 놓인 PN접합을 형성하도록 상기 상부표면으로부터 한쌍의 활성부분내로 뻗은 P형 영역을 포함하되, 각각의 상기 추가 다이오드에 대한 최소한 한 영역이 그 영역에 대한 활성부분을 통해 수직으로 상기 절연 메카니즘 아래의 상기 물질내로 뻗어있는 것을 특징으로 하는 보호장치를 가진 직접회로.보디의
  16. 제15항에 있어서, 상기 제1공급 단자와 제1링 모양 부분을 가진 제1공급 라인에 접속되며, 상기 제2공급단자가 상기 제1부분과 크기는 다르지만 거의 동일한 비율의 제2링 모양 부분을 가지는 제2공급 라인에 접속되며, 상기 두 부분은 한 부분이 다른 부분내에 놓이도록 상기 보디 위에 같은 중심으로 배치되고, 상기 정보단자가 상기 두 개의 부분 사이에 놓여 있으며, 각각의 제1다이오드가 부분적으로 제1부분 아래에 놓여 있으며, 각각의 제2다이오드가 상기 두 다이오드에 대한 정보단자 아래에 놓인 물질에 의해 대응하는 제1 다이오드로부터 제2부분 아래에 부분적으로 놓여있는 것을 특징으로 하는 보호장치를 가진 집적회로.
  17. 접적회로가 제1공급전압을 수신하기 위한 제1공급 전압보다 큰 제2공급전압을 수신하기 위한 제2공급단자와, 회로 부품의 전자소자가 배치되는 상부 표면을 가진 반도체 보디의 일부로부터 형성되어 상기 공급단자에 결합된 보호회로 부품과, 상기 회로부품에 결합되어 상기 회로 부품과 의부 주변사이에 정보를 전달하기 위한 정보 단자를 가지며, 보호장치가, 상기 제1공급단자와 상기 정보단자에 각각 결합된 양극 및 음극을 갖거나 또는 상기 단자와 상기 제2공급단자 사이에 각각 결합된 양극 및 음극을 가지는 상기 보디의 일부로부터 형성된 다이오드를 포함하는 집적회로용 보호장치에 있어서, 반도체 보디의 활성 반도체 부분 그룹을 상부표면을 따라 서로로부터 측방으로 분리하는, 상기 상기표면 아래의 보디내로 리세스된 절연 메카니즘을 구비하며, 상기 절연 메카니즘은 거의 최소한 상기 절연 메카니즘이 보디 물질에 인접해 있는 유전체 물질로 이루어지며, 상기 양극과 음극이 전부 상부표면 아래에 놓인 PN접합을 형성하도록 상기 상부표면으로부터 한싸의 활성부분내로 각각 뻗은 P형 영역 및 N형 영역을 포함하되, 상기 영역중 최소한 한 영역이 그 영역에 대한 활성부분을 통해 수직으로 상기 절연 메카니즘 아래의 보디물질내로 뻗어있는 것을 특징으로 하는 집적회로용 보호장치.
  18. 제17항에 있어서, 상기 PN접합의 전체 주변이 절연 메카니즘에 인접해 있는 것을 특징으로 하는 직접회로용 보호장치.
  19. 직접회로가, 제1공급전압을 수신하기 위한 제1공급단자와, 상기 제1공급전압 보다 큰 제2공급전압을 수신하기 위한 제2공급단자와, 상기 공급단자들 사이에 결합된 보호회로 부품과, 상기 회로부품 사이에 결합되어 상기 부품과 외부 주변사이에 정보를 전달하기 위한 정보를 전달하기 위한 정보단자를 포함하며, 보호장치가, 상기 제1공급 단자와, 상기 정보단자에 각각 결합된 양극 및 음극을 가진 제1다이오드와 상기 정보단자와 상기 제2공급단자 사이에 각각 결합된 양극 및 음극 가진 제2 다이오드를 포함하는 그런 보호장치를 가진 집적회로에 있어서, 한쌍의 분리된 위치에서 그 상부표면을 통해 선택된 도전형의 반도체 기판내로 (1)N형 도펀트를 도입하고, 한쌍의 분리된 위치에서 그 상부표면을 통해 상기 기판내로(2)P형 도펀트를 도입하는 단계와, 상기 기판과 에피텍셜층을 포함하는 반도체 보디를 형성하기 위해 상기 기판의 상부표면상에 에피텍셜 반도체층을 성장시키는 단계와, 상기 보디의 활성부분 그룹을 서로 측방으로 분리하기 위해 그 상부표면 아래의 상기 보디내로 리세스된 유전체 절연 메카니즘을 만들고, 상기 보디의 상부표면으로부터 각각 한쌍의 활성부분내로 뻗은 (1)한쌍의 N형 접속지역을 설정하고 상기 보디의 상부표면으로부터 각각 다른 쌍의 활성부분내로 뻗은 (1)한쌍의 P형 접속지역을 설정하는 단계와, N형 매립지역은 각각 음극을 형성하도록 N형 접속지역과 마주하며 P형 매립지역은 양극을 형성하도록 P형 지역과 각각 마주하며, 상기 보디의 상부표면 아래에 전부 놓인 한쌍의 분리된 PN접합을 한정하도록 N형 매립지역과 각각 마주하는 (1)한쌍의 N형 매립지역과 (2)한쌍의 P형 매립지역을 형성하기 위해 최소한 상기 단계동안에 상기 도펀트가 상기 보디내로 확산하도록 야기하는 단계를 구비하는 것을 특징으로 하는 보호장치를 가진 집적회로 제조방법.
  20. 제19항에 있어서, 최소한 하나의 상기 PN접합의 전체 주변이 상기 절연 메카니즘에 인접해 있는 것을 특징으로 하는 보호장치를 가진 집적회로 제조방법.
  21. 제19항에 있어서, 상기 도펀트를 도입하는 단계가 순차적으로, N형 도펀트를 기판내로 도입하는 단계와, 상기 기판내로 N형 도펀트가 더 확산되도록 야기하기 위해 고온에서 상기 기판을 가열냉각시키는 단계와, P형 도펀트를 상기 기판내로 도입하는 단계를 포함하는 것을 특징으로 하는 보호장치를 가진 집적회로 제조방법.
  22. 직접회로가, 제1공급전압을 수신하기 위한 제1공급단자와, 상기 제1공급전압보다 큰 제2 공급전압을 수신하기 위한 제2공급단자와, 상기 공급 단자들에 결합된 보호회로 부품과, 상기 부품에 결합되어 상기 부품과 외부주변 사이에 정보를 전달하기 위한 정보단자를 포함하며, 보호장치가, 상기 제1공급단자와 상기 정보단자에 각각 결합된 양극 및 음극을 갖거나 또는 상기 정보단자와 상기 제2공급단자에 각각 결합된 양극 및 음극을 가지는 다이오드를 포함하는 보호장치를 가진 집적회로 제조방법에 있어서, 그 상부 표면을 통해 일부위 P형 반도체 기판내로 N형 도펀트를 도입하는 단계와, 상기 기판의 상부표면을 따라 N형부분을 형성하기 위해 N형 도펀트가 상기 기판내로 더 확산되도록 야기하기 위해 상기 기판을 가영냉각시키는 단계와, 상기 기판의 상부표면까지 N형 부분에 의해 최소한 부분적으로 둘러싸여지는 일부의 기판내로 P형 도펀트를 도입하는 단계와, 기판과 에피텍셜층을 포함하는 반도체 보디를 형성하기 위해 상기 기판의 상부표면상에 에피텍실 반도체층을 성장시키는 단계와, 상기 보디의 활성부분 그룹을 서로 측방으로 분리하기위해 상부 표면아래의 상기 보디내로 리세스된 유전체 절연 메카니즘을 만들고, 상부표면으로부터 각각 한쌍의 활성부분내로 뻗은 N형 접속지역 설정하는 단계와, N형 지역들과 P형 지역들이 각각 서로 마주하며, 다이오드가 상기 지역들을 포함하고, 외부 주변이 상부 표면 아래의 절연 메카니즘에 인접한 PN접합을 한정하도록 마주하는 무겁게 도우프된 N형 매립지역과 무겁게 도우프된 P형 매립지역을 형성하기 위해 상기 가열냉각 단계 이후의 단계동안에 상기 도펀트가 상기 보디내로 더 확산되도록 야기되는 단계를 구비하는 것을 특징으로 하는 보호장치를 가진 집적회로 제조방법.
  23. 제22항에 있어서, 상기 N형 도펀트가 안티몬인 것을 특징으로 하는 보호장치를 가진 집적회로 제조방법.
  24. 제23항에 있어서, 상기 가열냉각 단계가 최소한 1100℃의 온도에서 수행되는 것을 특징으로 하는 보호장치를 가진 직접회로 제조방법.
  25. 제24항에 있어서, 상기가열냉각 단계가 최소한 60분동안 수행되는 것을 특징으로 하는 보호장치를 가진 집적회로 제조방법.
  26. 제25항에 있어서, 상기 절연 메카니즘을 만드는 단계가 상기 기판의 하부분과 에피텍실층의 선택적 부분을 상화시키는 단계를 포함하는 것을 특징으로 하는 보호장치를 가진 집적회로 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880007520A 1987-06-23 1988-06-22 집적회로 보호장치 및 제조방법 KR970004453B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US065,450 1987-06-23
US065.450 1987-06-23
US07/065,450 US4736271A (en) 1987-06-23 1987-06-23 Protection device utilizing one or more subsurface diodes and associated method of manufacture

Publications (2)

Publication Number Publication Date
KR890001188A true KR890001188A (ko) 1989-03-18
KR970004453B1 KR970004453B1 (ko) 1997-03-27

Family

ID=22062791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007520A KR970004453B1 (ko) 1987-06-23 1988-06-22 집적회로 보호장치 및 제조방법

Country Status (5)

Country Link
US (1) US4736271A (ko)
EP (1) EP0296675B1 (ko)
JP (1) JPH0732233B2 (ko)
KR (1) KR970004453B1 (ko)
DE (1) DE3851475T2 (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104394B2 (ja) * 1986-06-11 1994-12-21 株式会社東芝 携帯可能記憶媒体
JPH0693497B2 (ja) * 1986-07-30 1994-11-16 日本電気株式会社 相補型ｍｉｓ集積回路
IT1215131B (it) * 1986-12-03 1990-01-31 Sgs Microelettronica Spa Protezione dei circuiti integrati contro scariche elettrostatiche
JPH0758734B2 (ja) * 1987-02-23 1995-06-21 株式会社東芝 絶縁ゲ−ト型セミカスタム集積回路
JPH0748652B2 (ja) * 1987-07-23 1995-05-24 三菱電機株式会社 半導体回路装置の入力保護装置
EP0397780A4 (en) * 1988-02-02 1991-09-18 Analog Devices, Incorporated Ic with means for reducing esd damage
US5182621A (en) * 1988-06-14 1993-01-26 Nec Corporation Input protection circuit for analog/digital converting semiconductor
JPH02113623A (ja) * 1988-10-21 1990-04-25 Sharp Corp 集積回路の静電気保護回路
US4990802A (en) * 1988-11-22 1991-02-05 At&T Bell Laboratories ESD protection for output buffers
US5189588A (en) * 1989-03-15 1993-02-23 Matsushita Electric Industrial Co., Ltd. Surge protection apparatus
US5200876A (en) * 1989-04-10 1993-04-06 Matsushita Electric Industrial Co., Ltd. Electrostatic breakdown protection circuit
US5019002A (en) * 1989-07-12 1991-05-28 Honeywell, Inc. Method of manufacturing flat panel backplanes including electrostatic discharge prevention and displays made thereby
US5124877A (en) * 1989-07-18 1992-06-23 Gazelle Microcircuits, Inc. Structure for providing electrostatic discharge protection
WO1991002408A1 (en) * 1989-07-28 1991-02-21 Dallas Semiconductor Corporation Line-powered integrated circuit transceiver
US5032742A (en) * 1989-07-28 1991-07-16 Dallas Semiconductor Corporation ESD circuit for input which exceeds power supplies in normal operation
JP2542706B2 (ja) * 1989-10-05 1996-10-09 株式会社東芝 ダイナミックｒａｍ
IT1237666B (it) * 1989-10-31 1993-06-15 Sgs Thomson Microelectronics Processo per la fabbricazione di un componente limitatore della tensione di programmazione e stabilizzatore di tensione incorporato inun dispositivo elettrico con celle di memoria eeprom
US5045733A (en) * 1989-11-28 1991-09-03 Thomson Consumer Electronics, Inc. Switching apparatus with cascaded switch sections
US5124578A (en) * 1990-10-01 1992-06-23 Rockwell International Corporation Receiver designed with large output drive and having unique input protection circuit
US5117129A (en) * 1990-10-16 1992-05-26 International Business Machines Corporation Cmos off chip driver for fault tolerant cold sparing
US5138413A (en) * 1990-10-22 1992-08-11 Harris Corporation Piso electrostatic discharge protection device
US5341114A (en) * 1990-11-02 1994-08-23 Ail Systems, Inc. Integrated limiter and amplifying devices
US5359211A (en) * 1991-07-18 1994-10-25 Harris Corporation High voltage protection using SCRs
JP2748747B2 (ja) * 1991-10-22 1998-05-13 株式会社デンソー 電源電圧補償装置
US5276582A (en) * 1992-08-12 1994-01-04 National Semiconductor Corporation ESD protection using npn bipolar transistor
GB2273831B (en) * 1992-12-24 1997-03-26 Motorola Semiconducteurs Voltage protection circuit
JP2589938B2 (ja) * 1993-10-04 1997-03-12 日本モトローラ株式会社 半導体集積回路装置の静電破壊保護回路
EP0606667A1 (en) * 1993-01-13 1994-07-20 Koninklijke Philips Electronics N.V. Semiconductor device with an integrated circuit provided with over voltage protection means
DE69326543T2 (de) * 1993-04-28 2000-01-05 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Monolithisch integrierte Struktur einer elektronischen Vorrichtung mit einer bestimmten unidirektionalen Konduktionsschwellenspannung
EP0657933B1 (en) * 1993-12-13 2000-06-28 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Integrated structure active clamp for the protection of power semiconductor devices against overvoltages
CA2115230A1 (en) * 1994-02-08 1995-08-09 Jonathan H. Orchard-Webb Esd protection circuit
FR2717308B1 (fr) * 1994-03-14 1996-07-26 Sgs Thomson Microelectronics Dispositif de protection contre des surtensions dans des circuits intégrés.
US5530612A (en) * 1994-03-28 1996-06-25 Intel Corporation Electrostatic discharge protection circuits using biased and terminated PNP transistor chains
US5597758A (en) * 1994-08-01 1997-01-28 Motorola, Inc. Method for forming an electrostatic discharge protection device
JPH08139528A (ja) * 1994-09-14 1996-05-31 Oki Electric Ind Co Ltd トランジスタ保護回路
DE69622465T2 (de) * 1995-04-24 2003-05-08 Conexant Systems, Inc. Verfahren und Apparat zum Koppeln verschiedener, unabhängiger on-Chip-Vdd-Busse an eine ESD-Klemme
US5656967A (en) * 1995-08-07 1997-08-12 Micron Technology, Inc. Two-stage fusible electrostatic discharge protection circuit
US5706163A (en) * 1995-11-28 1998-01-06 California Micro Devices Corporation ESD-protected thin film capacitor structures
US5708289A (en) * 1996-02-29 1998-01-13 Sgs-Thomson Microelectronics, Inc. Pad protection diode structure
US5719737A (en) * 1996-03-21 1998-02-17 Intel Corporation Voltage-tolerant electrostatic discharge protection device for integrated circuit power supplies
US6064093A (en) * 1996-03-29 2000-05-16 Citizen Watch Co., Ltd. Protection circuit with clamping feature for semiconductor device
US5875089A (en) * 1996-04-22 1999-02-23 Mitsubishi Denki Kabushiki Kaisha Input protection circuit device
US6147564A (en) * 1996-12-04 2000-11-14 Seiko Epson Corporation Oscillation circuit having electrostatic protective circuit
JP3536561B2 (ja) * 1996-12-04 2004-06-14 セイコーエプソン株式会社 発振回路、電子回路、これらを備えた半導体装置、時計および電子機器
US6025746A (en) * 1996-12-23 2000-02-15 Stmicroelectronics, Inc. ESD protection circuits
US6014052A (en) * 1997-09-29 2000-01-11 Lsi Logic Corporation Implementation of serial fusible links
GB2334633B (en) * 1998-02-21 2002-09-25 Mitel Corp Low leakage electrostatic discharge protection system
ITMI991387A1 (it) * 1999-06-22 2000-12-22 St Microelectronics Srl Struttura circuitale e relativo metodo di inhibit compatibile a massaper circuiti integrati su un substrato svincolato dal potenziale di ma
US6777996B2 (en) * 2000-02-09 2004-08-17 Raytheon Company Radio frequency clamping circuit
US7948725B2 (en) * 2001-09-06 2011-05-24 Fuji Electric Systems Co., Ltd. Composite integrated semiconductor device
DE10241086B4 (de) * 2001-09-06 2016-02-18 Fuji Electric Co., Ltd Zusammengesetztes integriertes Halbleiterbauteil
US7384854B2 (en) * 2002-03-08 2008-06-10 International Business Machines Corporation Method of forming low capacitance ESD robust diodes
US6683334B2 (en) * 2002-03-12 2004-01-27 Microsemi Corporation Compound semiconductor protection device for low voltage and high speed data lines
JP2004050637A (ja) * 2002-07-19 2004-02-19 Canon Inc インクジェットヘッド用基板、インクジェットヘッド及び該インクジェットヘッドを備えたインクジェット記録装置
US7705349B2 (en) * 2002-08-29 2010-04-27 Micron Technology, Inc. Test inserts and interconnects with electrostatic discharge structures
US7250668B2 (en) * 2005-01-20 2007-07-31 Diodes, Inc. Integrated circuit including power diode
DE102005019305B4 (de) 2005-04-26 2010-04-22 Infineon Technologies Ag ESD-Schutzstruktur mit Diodenreihenschaltung und Halbleiterschaltung mit derselben
US7700977B2 (en) * 2007-06-21 2010-04-20 Intersil Americas Inc. Integrated circuit with a subsurface diode
US8164154B1 (en) 2010-12-17 2012-04-24 Aram Tanielian Low profile Schottky barrier diode for solar cells and solar panels and method of fabrication thereof
US9012997B2 (en) * 2012-10-26 2015-04-21 International Business Machines Corporation Semiconductor device including ESD protection device
JP2017216325A (ja) * 2016-05-31 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置
CN106449634B (zh) 2016-09-23 2019-06-14 矽力杰半导体技术(杭州)有限公司 瞬态电压抑制器及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3673428A (en) * 1970-09-18 1972-06-27 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
US3967295A (en) * 1975-04-03 1976-06-29 Rca Corporation Input transient protection for integrated circuit element
US4136349A (en) * 1977-05-27 1979-01-23 Analog Devices, Inc. Ic chip with buried zener diode
US4602267A (en) * 1981-02-17 1986-07-22 Fujitsu Limited Protection element for semiconductor device
JPS6066049U (ja) * 1983-10-12 1985-05-10 日本電気株式会社 Ｃ−ｍｏｓ型電界効果トランジスタ
US4605980A (en) * 1984-03-02 1986-08-12 Zilog, Inc. Integrated circuit high voltage protection
JPS61242060A (ja) * 1985-04-19 1986-10-28 Matsushita Electronics Corp 半導体集積回路
US4651178A (en) * 1985-05-31 1987-03-17 Rca Corporation Dual inverse zener diode with buried junctions

Also Published As

Publication number Publication date
JPH0732233B2 (ja) 1995-04-10
DE3851475D1 (de) 1994-10-20
EP0296675A2 (en) 1988-12-28
EP0296675A3 (en) 1989-12-06
DE3851475T2 (de) 1995-04-13
EP0296675B1 (en) 1994-09-14
JPS6433957A (en) 1989-02-03
KR970004453B1 (ko) 1997-03-27
US4736271A (en) 1988-04-05

Similar Documents

Publication Publication Date Title
KR890001188A (ko) 집적회로 보호 장치 및 제조방법
EP0632503B1 (en) Integrated edge structure for high voltage semiconductor devices and related manufacturing process
US2721965A (en) Power transistor
KR880008428A (ko) 전기적 활성 트렌치 사용 병합 바이폴라/cmos 기술을 사용하는 반도체 구조물 및 그 제조 방법
US3244949A (en) Voltage regulator
GB945734A (en) Miniature semiconductor devices and methods of producing same
KR100208632B1 (ko) 반도체 집적 회로 및 그 제조 방법
US3488564A (en) Planar epitaxial resistors
US4051506A (en) Complementary semiconductor device
US4829344A (en) Electronic semiconductor device for protecting integrated circuits against electrostatic discharges
DK157468B (da) Diode til monolitisk integreret kreds
US9453977B2 (en) Assembly of integrated circuit chips having an overvoltage protection component
KR890013764A (ko) 샌드위치된 산화 실리콘층과 질화실리콘 층을 갖는 프로그램 가능 접속패드
US6441446B1 (en) Device with integrated bipolar and MOSFET transistors in an emitter switching configuration
KR20010102013A (ko) 집적 회로의 정전기 방전 보호
GB1531394A (en) Semiconductor components
US3585465A (en) Microwave power transistor with a base region having low-and-high-conductivity portions
US4068255A (en) Mesa-type high voltage switching integrated circuit
KR950005470B1 (ko) 정전기특성이 개선된 반도체장치
US4958210A (en) High voltage integrated circuits
KR900001035A (ko) 분리식 수직형 수퍼베타 바이폴라 트랜지스터를 제조하기 위한 방법
KR930014954A (ko) 싱글칩으로 구성된 4단자 혼성소자 및 그 제조방법
JPS604250A (ja) 半導体集積回路装置
KR100300674B1 (ko) 리서프확산을가진반도체소자의경사농도에피텍셜기판
KR940005739B1 (ko) 기준전압발생용 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100719

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee