JPH02113623A - 集積回路の静電気保護回路 - Google Patents
集積回路の静電気保護回路Info
- Publication number
- JPH02113623A JPH02113623A JP63266430A JP26643088A JPH02113623A JP H02113623 A JPH02113623 A JP H02113623A JP 63266430 A JP63266430 A JP 63266430A JP 26643088 A JP26643088 A JP 26643088A JP H02113623 A JPH02113623 A JP H02113623A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminal
- static electricity
- circuit
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005611 electricity Effects 0.000 title claims abstract description 53
- 230000003068 static effect Effects 0.000 title claims abstract description 53
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Elimination Of Static Electricity (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数系統の電源を有するＬＳＩ等の集積回路
において、静電気による内部回路の破損を防止する静電
気保護回路に関するものである。
において、静電気による内部回路の破損を防止する静電
気保護回路に関するものである。
ＬＳＩ等の集積回路では、静電気による内部回路の破損
を防止するために、入出力端子に静電気保護回路を設け
ている。そして、複数系統の電源を有するＬＳＩにおい
ても、従来は、１系統の場合と同じ静電気保護回路を各
電源系統ごとに独立して設けていた。
を防止するために、入出力端子に静電気保護回路を設け
ている。そして、複数系統の電源を有するＬＳＩにおい
ても、従来は、１系統の場合と同じ静電気保護回路を各
電源系統ごとに独立して設けていた。
ここで、２系統の電源を有するＬＳＩにおける従来の静
電気保護回路の−・例を第３図に基づいて説明する。
電気保護回路の−・例を第３図に基づいて説明する。
ＬＳＩの内部回路は、内部回路Ａと内部回路Ｂとに分離
されている。内部回路Ａには、一方の電源系統である電
源端子ＶｃｃＡと接地端子ＧＮＤＡとが接続され、この
電源端子Ｖ ＣＣＡと接地端子ＧＮ Ｄ Ａとの間を接
続する適当な電流経路を形成している。また、内部回路
Ｂには、他方の電源系統である電源端子Ｖ ｃｃＢと接
地端子ＧＮＤ、とが接続され、この電源端子Ｖ ｃｃ、
と接地端子ＧＮＤ。
されている。内部回路Ａには、一方の電源系統である電
源端子ＶｃｃＡと接地端子ＧＮＤＡとが接続され、この
電源端子Ｖ ＣＣＡと接地端子ＧＮ Ｄ Ａとの間を接
続する適当な電流経路を形成している。また、内部回路
Ｂには、他方の電源系統である電源端子Ｖ ｃｃＢと接
地端子ＧＮＤ、とが接続され、この電源端子Ｖ ｃｃ、
と接地端子ＧＮＤ。
との間を接続する適当な電流経路を形成している。そし
て、内部回路Ａと内部回路Ｂとの間は、信号の授受のみ
が行われるようになっている。従って、これらの電源端
子ＶＣＣＡと電源端子■ＣＣＲ及び接地端子ＧＮＤＡと
接地端子Ｇ Ｎ Ｄ ｎは、互いに電気的に分離されて
いる。内部回路Ａと内部回路Ｂとで電源電圧が異なる場
合には、このように電源系統を分離する必要がある。ま
た、電源電圧が同一の場合であっても、いずれか一方の
内部回路Ａ又は内部回路Ｂで発生した電源ノイズやＧＮ
Ｄノイズが他方の内部回路Ｂ又は内部回路Ａに伝播する
のを防止するために、このように電源系統を分離するこ
とがある。
て、内部回路Ａと内部回路Ｂとの間は、信号の授受のみ
が行われるようになっている。従って、これらの電源端
子ＶＣＣＡと電源端子■ＣＣＲ及び接地端子ＧＮＤＡと
接地端子Ｇ Ｎ Ｄ ｎは、互いに電気的に分離されて
いる。内部回路Ａと内部回路Ｂとで電源電圧が異なる場
合には、このように電源系統を分離する必要がある。ま
た、電源電圧が同一の場合であっても、いずれか一方の
内部回路Ａ又は内部回路Ｂで発生した電源ノイズやＧＮ
Ｄノイズが他方の内部回路Ｂ又は内部回路Ａに伝播する
のを防止するために、このように電源系統を分離するこ
とがある。
この内部回路Ａには、ｎ個の入力端子ＩＮ、〜ＩＮｆｉ
がそれぞれ接続されている。そして、これらの入力端子
ＩＮ、〜ＩＮアには、静電気保護回路ＥＣＡ、〜ＥＣ，
，，がそれぞれ設けられている。また、内部回路Ｂには
、ｍ個の出力端子ＯＵＴ、〜ＯＵＴ、がそれぞれ接続さ
れている。そして、これらの出力端子ＯＵＴ、〜ＯＵＴ
、にも、静電気保護回路ＥＣ，、〜ＥＣ，，がそれぞれ
設けられている。
がそれぞれ接続されている。そして、これらの入力端子
ＩＮ、〜ＩＮアには、静電気保護回路ＥＣＡ、〜ＥＣ，
，，がそれぞれ設けられている。また、内部回路Ｂには
、ｍ個の出力端子ＯＵＴ、〜ＯＵＴ、がそれぞれ接続さ
れている。そして、これらの出力端子ＯＵＴ、〜ＯＵＴ
、にも、静電気保護回路ＥＣ，、〜ＥＣ，，がそれぞれ
設けられている。
各静電気保護回路ＥＣＡ、（ここで、ｉば、１乃至ｎの
いずれかの整数を示す）は、入力端子ＩＮ。
いずれかの整数を示す）は、入力端子ＩＮ。
と内部回路へとの間に抵抗ＲＡｉを介在させている。そ
して、この抵抗ＲＡ ｉの内部回路Ａ側の端子をそれぞ
れ逆方向のダイオードＤＡｉｌ及びダイオードＤＡｉ２
を介して電源端子ＶＣＣＡ及び接地端子ＧＮ Ｄ Ａに
接続している。また、各静電気保護回路ＥＣＢｊ（ここ
で、ｊは、１乃至ｍのいずれかの整数を示す）は、出力
端子ＯＵＴ、と内部回路Ｂとの間に抵抗ＲＢＡを介在さ
せている。そして、この抵抗ＲＢＪの内部回路Ｂ側の端
子をそれぞれ逆方向のダイオードＤ ！＋ ｊ ＋及び
ダイオードＤ Ｂｊ２を介して電源端子ＶｃｃＢ及び接
地端子Ｇ Ｎ Ｄ ａに接続している。
して、この抵抗ＲＡ ｉの内部回路Ａ側の端子をそれぞ
れ逆方向のダイオードＤＡｉｌ及びダイオードＤＡｉ２
を介して電源端子ＶＣＣＡ及び接地端子ＧＮ Ｄ Ａに
接続している。また、各静電気保護回路ＥＣＢｊ（ここ
で、ｊは、１乃至ｍのいずれかの整数を示す）は、出力
端子ＯＵＴ、と内部回路Ｂとの間に抵抗ＲＢＡを介在さ
せている。そして、この抵抗ＲＢＪの内部回路Ｂ側の端
子をそれぞれ逆方向のダイオードＤ ！＋ ｊ ＋及び
ダイオードＤ Ｂｊ２を介して電源端子ＶｃｃＢ及び接
地端子Ｇ Ｎ Ｄ ａに接続している。
Ｌ記ＬＳＩにおいて、いずれかの入力端子ＩＮ。
に、電源端子■ｃｃＡ又は接地端子ＧＮＤＡを基準とし
た正電荷の静電気が印加されると、静電気保護回路Ｅ
Ｃｐ、 ｔにおける抵抗ＲＡｉとダイオードＩ）Ａｉと
を介した電源端子■ｃｃＡへの電流経路が形成される。
た正電荷の静電気が印加されると、静電気保護回路Ｅ
Ｃｐ、 ｔにおける抵抗ＲＡｉとダイオードＩ）Ａｉと
を介した電源端子■ｃｃＡへの電流経路が形成される。
また、いずれかの入力端子ＩＮ、に、電源端子ＶＣＣＡ
又は接地端子ＧＮＤＡを基準とした負電荷の静電気が印
加された場合には、静電気保護回路ＥＣＡ１における抵
抗ＲＡｉとダイオードＤＡ＋２とを介した接地端子ＧＮ
Ｄ、からの電流経路が形成される。従って、静電気保護
回路ＥＣＡ、は、入力端子ＩＮ、に印加されるこれらの
静電気から内部回路Ａを保護することができる。
又は接地端子ＧＮＤＡを基準とした負電荷の静電気が印
加された場合には、静電気保護回路ＥＣＡ１における抵
抗ＲＡｉとダイオードＤＡ＋２とを介した接地端子ＧＮ
Ｄ、からの電流経路が形成される。従って、静電気保護
回路ＥＣＡ、は、入力端子ＩＮ、に印加されるこれらの
静電気から内部回路Ａを保護することができる。
さらに、いずれかの出力端子ＯＵＴ、に、電源端子Ｖｃ
ｃＢ又は接地端子ＧＮＤ、を基準とした正電荷の静電気
が印加されると、静電気保護回路ＥＣＢＪにおける抵抗
ＲＥ、ｉとダイオードＤ Ｒｊ ＋ とを介した電源端
子ＶＣＣＲへの電流経路が形成される。
ｃＢ又は接地端子ＧＮＤ、を基準とした正電荷の静電気
が印加されると、静電気保護回路ＥＣＢＪにおける抵抗
ＲＥ、ｉとダイオードＤ Ｒｊ ＋ とを介した電源端
子ＶＣＣＲへの電流経路が形成される。
また、いずれかの出力端子ＯＵＴ、に、電源端子Ｖｃｃ
、又は接地端子ＧＮＤＢを基準とした負電荷の静電気が
印加された場合には、静電気保護回路ＥＣＢ、、におけ
る抵抗ＲＢ ｊとダイオードＤＢＪ２とを介した接地端
子ＧＮＤ、がらの電流通路が形成される。従って、静電
気保護回路ＥＣ□は、出力端子ＯＵＴ、に印加されるこ
れらの静電気から内部回路Ｂを保護することができる。
、又は接地端子ＧＮＤＢを基準とした負電荷の静電気が
印加された場合には、静電気保護回路ＥＣＢ、、におけ
る抵抗ＲＢ ｊとダイオードＤＢＪ２とを介した接地端
子ＧＮＤ、がらの電流通路が形成される。従って、静電
気保護回路ＥＣ□は、出力端子ＯＵＴ、に印加されるこ
れらの静電気から内部回路Ｂを保護することができる。
ところが、上記静電気保護回路ＥＣＡ１及び静電気保護
回路Ｅ ＣＢ ３は、それぞれ電源が１系統の場合の静
電気保護回路と同様の構成であり、各系統の電源ごとに
独立して設けられているにすぎない。このため、複数系
統の電源を有するＬＳＩの場合、このような従来の静電
気保護回路では、各系統の電源が分離されているために
、静電気に対する内部回路の保護が不十分であるという
ｌ′ｉＪ１題点が生じていた。
回路Ｅ ＣＢ ３は、それぞれ電源が１系統の場合の静
電気保護回路と同様の構成であり、各系統の電源ごとに
独立して設けられているにすぎない。このため、複数系
統の電源を有するＬＳＩの場合、このような従来の静電
気保護回路では、各系統の電源が分離されているために
、静電気に対する内部回路の保護が不十分であるという
ｌ′ｉＪ１題点が生じていた。
即ち、第３図の例で、いずれかの入力端子ＩＮ。
に、内部回路Ｂ側の電源端子ＶｃｃＢ又は接地端子Ｇ
Ｎ Ｄ Ｅを基準とした静電気が印加された場合、この
入力端子ＩＮ、から電源端子ＶｃｃＢ又は接地端子ＧＮ
Ｄ、に至る電流経路を形成することができない。また、
いずれかの出力端子ＯＵＴ、に、内部回路Ａ側の電源端
子■ｃｃＡ又は接地端子ＧＮＤＡを基準とした静電気が
印加された場合に、この出力端子０ＵＴＪから電源端子
ＶＣＣＡ又は接地端子ＧＮＤＡに至る電流経路を形成す
ることができない。従って、このような静電気が入力端
子ＩＮ、や出力端子ＯＵＴ、、に印加されると、静電気
保護回路Ｅ ＣＡ 、□・ＥＣ，、ｔで吸収することが
できず、内部回路Ａ−Ｂを破損するおそれが生しる。
Ｎ Ｄ Ｅを基準とした静電気が印加された場合、この
入力端子ＩＮ、から電源端子ＶｃｃＢ又は接地端子ＧＮ
Ｄ、に至る電流経路を形成することができない。また、
いずれかの出力端子ＯＵＴ、に、内部回路Ａ側の電源端
子■ｃｃＡ又は接地端子ＧＮＤＡを基準とした静電気が
印加された場合に、この出力端子０ＵＴＪから電源端子
ＶＣＣＡ又は接地端子ＧＮＤＡに至る電流経路を形成す
ることができない。従って、このような静電気が入力端
子ＩＮ、や出力端子ＯＵＴ、、に印加されると、静電気
保護回路Ｅ ＣＡ 、□・ＥＣ，、ｔで吸収することが
できず、内部回路Ａ−Ｂを破損するおそれが生しる。
本発明に係る集積回路の静電気保護回路は、上記課題を
解決するために、複数の内部回路のための複数系統の電
源を有し、各内部回路の入出力端子にそれぞれの電源系
統ごとに独立した静電気保護回路を設けた集積回路にお
いて、複数系統の電源ノイスれか２系統の電源について
、エンハンスメント型のＦＥＴにおけるドレイン側とゲ
ート側を一方の電源系統に接続し、ソース側を他方の電
源系統に接続したことを特徴としている。
解決するために、複数の内部回路のための複数系統の電
源を有し、各内部回路の入出力端子にそれぞれの電源系
統ごとに独立した静電気保護回路を設けた集積回路にお
いて、複数系統の電源ノイスれか２系統の電源について
、エンハンスメント型のＦＥＴにおけるドレイン側とゲ
ート側を一方の電源系統に接続し、ソース側を他方の電
源系統に接続したことを特徴としている。
本発明の基本構成例を第２図に基づいて説明する。なお
、説明の便宜上、前記第３図に示した従来例と同一の機
能を有する構成部材には、同じ符号を付記する。
、説明の便宜上、前記第３図に示した従来例と同一の機
能を有する構成部材には、同じ符号を付記する。
電源端子ＶＣＣＡ及び接地端子ＧＮＤ、と電源端子Ｖｃ
ｃＢ及び接地端子ＧＮＤＲとを、複数系統の電源を有す
る集積回路におけるいずれか２系統の電源に接続される
端子であるとすると、この電源端子ＶＣＣＡと接地端子
ＧＮＤＡとがこれに対応する内部回路Ａに接続され、電
源端子ＶＣＣＢと接地端子ＧＮＤ、とがこれに対応する
内部回路Ｂに接続されることになる。また、内部回路Ａ
に接続された図示しない入出力端子には、この内部回路
Ａの電源系統である電源端子■ｃｃＡと接地端子ＧＮＴ
）Ａとの間に従来からの静電気保護回路が設けられてい
る。内部回路Ｂに接続された図示しない入出力端子につ
いても同様に、この内部回路Ｂの電源系統である電源端
子Ｖｃｃ＋＋と接地端子ＧＮＤＢとの間に従来からの静
電気保護回路が設けられている。
ｃＢ及び接地端子ＧＮＤＲとを、複数系統の電源を有す
る集積回路におけるいずれか２系統の電源に接続される
端子であるとすると、この電源端子ＶＣＣＡと接地端子
ＧＮＤＡとがこれに対応する内部回路Ａに接続され、電
源端子ＶＣＣＢと接地端子ＧＮＤ、とがこれに対応する
内部回路Ｂに接続されることになる。また、内部回路Ａ
に接続された図示しない入出力端子には、この内部回路
Ａの電源系統である電源端子■ｃｃＡと接地端子ＧＮＴ
）Ａとの間に従来からの静電気保護回路が設けられてい
る。内部回路Ｂに接続された図示しない入出力端子につ
いても同様に、この内部回路Ｂの電源系統である電源端
子Ｖｃｃ＋＋と接地端子ＧＮＤＢとの間に従来からの静
電気保護回路が設けられている。
そして、本発明の静電気保護回路ＥＶにおけるエンハン
スメント型のＦＢＴＶは、電源端子ＶｃｃＡと電源端子
■ｃｃＢとの間に配置され、静電気保護回路ＥＣにおけ
るエンハンスメント型のＦ Ｅ Ｔ ｃは、接地端子Ｇ
ＮＤＡと接地端子ＧＮＤＢとの間に配置されている。こ
の際、ＦＢＴＶにおけるドレインＤとゲートＧは、それ
ぞれ抵抗ＲＶ、と抵抗ＲＶ３とを介して共に電源端子Ｖ
ｃｃ、に接続され、ソースＳは、抵抗Ｒｖ□を介して電
源端子ＶＣＣＲに接続される。また、ＦＥＴ、における
ドレインＤとゲートＧは、それぞれ抵抗Ｒｃｌと抵抗Ｒ
Ｇ３とを介して共に接地端子ＧＮＤＡに接続され、ソー
スＳは、抵抗ＲＧ２を介して接地端子ＧＮＤ、に接続さ
れる。
スメント型のＦＢＴＶは、電源端子ＶｃｃＡと電源端子
■ｃｃＢとの間に配置され、静電気保護回路ＥＣにおけ
るエンハンスメント型のＦ Ｅ Ｔ ｃは、接地端子Ｇ
ＮＤＡと接地端子ＧＮＤＢとの間に配置されている。こ
の際、ＦＢＴＶにおけるドレインＤとゲートＧは、それ
ぞれ抵抗ＲＶ、と抵抗ＲＶ３とを介して共に電源端子Ｖ
ｃｃ、に接続され、ソースＳは、抵抗Ｒｖ□を介して電
源端子ＶＣＣＲに接続される。また、ＦＥＴ、における
ドレインＤとゲートＧは、それぞれ抵抗Ｒｃｌと抵抗Ｒ
Ｇ３とを介して共に接地端子ＧＮＤＡに接続され、ソー
スＳは、抵抗ＲＧ２を介して接地端子ＧＮＤ、に接続さ
れる。
上記静電気保護回路ＥＶ及び静電気保護回路ＥＧにおけ
るＦＥＴｖ及びＦＥＴＧは、エンハンスメント型である
ことがらゲー１− ＧとソースＳ間が闇値電圧ＶＴＩ（
を超えない定常動作時にはしゃ断されている。従って、
一方の内部回路Ａ又は内部回路Ｂで発生した電源ノイズ
やＧＮＤノイズが他方の内部回路Ｂ又は内部回路Ａに伝
播することはない。
るＦＥＴｖ及びＦＥＴＧは、エンハンスメント型である
ことがらゲー１− ＧとソースＳ間が闇値電圧ＶＴＩ（
を超えない定常動作時にはしゃ断されている。従って、
一方の内部回路Ａ又は内部回路Ｂで発生した電源ノイズ
やＧＮＤノイズが他方の内部回路Ｂ又は内部回路Ａに伝
播することはない。
ここで、内部回路Ａの入出力端子に、内部回路Ｂ側の電
源端子ＶＣＣ，又は接地端子ＧＮＤＲを基準とした正電
荷の静電気が印加されると、ゲートＧとソースＳ間が闇
値電圧■Ｔｌｌを超えてＦ Ｅ Ｔｖが導通する。つま
り、この入出力端子から、従来の静電気保護回路を介し
、本発明の静電気保護回路ＥＶにおける抵抗ＲＶＩ、Ｆ
ＥＴｖ及び抵抗Ｒｖ□を通じて電源端子ＶｃｃＢへの電
流通路が形成されることになる。また、同じ内部回路Ａ
の入出力端子に、内部回路Ｂ側の電源端子Ｖｃｃ、又は
接地端子ＧＮＤＲを基準とした負電荷の静電気が印加さ
れた場合にば、パンチスルー［ｐｕｎｃｈ ｔｈｒｏｕ
ｇｈコによってＦＥＴ、に電流が流れるようになる。つ
まり、接地端子Ｇ Ｎ Ｄ ｓから、本発明の静電気保
護回路ＥＧにおける抵抗ＲＧ２、ＦＥＴＧ及び抵抗ＲＧ
Ｉを通じ、従来の静電気保護回路を介して、この入出力
端子に電流通路が形成されることになる。従って、内部
回路Ａは、これら他方の系統の電源を基準とした静電気
から保護されることになる。
源端子ＶＣＣ，又は接地端子ＧＮＤＲを基準とした正電
荷の静電気が印加されると、ゲートＧとソースＳ間が闇
値電圧■Ｔｌｌを超えてＦ Ｅ Ｔｖが導通する。つま
り、この入出力端子から、従来の静電気保護回路を介し
、本発明の静電気保護回路ＥＶにおける抵抗ＲＶＩ、Ｆ
ＥＴｖ及び抵抗Ｒｖ□を通じて電源端子ＶｃｃＢへの電
流通路が形成されることになる。また、同じ内部回路Ａ
の入出力端子に、内部回路Ｂ側の電源端子Ｖｃｃ、又は
接地端子ＧＮＤＲを基準とした負電荷の静電気が印加さ
れた場合にば、パンチスルー［ｐｕｎｃｈ ｔｈｒｏｕ
ｇｈコによってＦＥＴ、に電流が流れるようになる。つ
まり、接地端子Ｇ Ｎ Ｄ ｓから、本発明の静電気保
護回路ＥＧにおける抵抗ＲＧ２、ＦＥＴＧ及び抵抗ＲＧ
Ｉを通じ、従来の静電気保護回路を介して、この入出力
端子に電流通路が形成されることになる。従って、内部
回路Ａは、これら他方の系統の電源を基準とした静電気
から保護されることになる。
さらに、内部回路Ｂの入出力端子に、内部回路Ａ側の電
源端子Ｖ ＣＣＡ又は接地端子ＧＮＤＡを基準とした正
電荷の静電気が印加されると、パンチスルーによってＦ
ＥＴｖに電流が流れるようになる。つまり、この人出カ
端子から、従来の静電気保護回路を介し、本発明の静電
気保護回路ＥＶにおける抵抗Ｒｖ□、ＦＥＴｖ及び抵抗
Ｒｖｌを通じて電源端子ＶＣＣＡに至る電流通路が形成
されることになる。また、同じ内部回路Ｂの入出力端子
に、内部回路Ａ側の電源端子ＶｃｃＡ又は接地端子ＧＮ
Ｄ、を基準とした負電荷の静電気が印加された場合には
、ゲートＧとソースＳ間が闇値電圧■１□を超えてＦＥ
Ｔｃが導通する。つまり、接地端子ＧＮＤＡから、本発
明の静電気保護回路ＥＣにおける抵抗Ｒ，，，ＦＥＴ、
及び抵抗ＲＧ□を通じ、従来の静電気保護回路を介して
、この入出力端子に電流通路が形成されることになる。
源端子Ｖ ＣＣＡ又は接地端子ＧＮＤＡを基準とした正
電荷の静電気が印加されると、パンチスルーによってＦ
ＥＴｖに電流が流れるようになる。つまり、この人出カ
端子から、従来の静電気保護回路を介し、本発明の静電
気保護回路ＥＶにおける抵抗Ｒｖ□、ＦＥＴｖ及び抵抗
Ｒｖｌを通じて電源端子ＶＣＣＡに至る電流通路が形成
されることになる。また、同じ内部回路Ｂの入出力端子
に、内部回路Ａ側の電源端子ＶｃｃＡ又は接地端子ＧＮ
Ｄ、を基準とした負電荷の静電気が印加された場合には
、ゲートＧとソースＳ間が闇値電圧■１□を超えてＦＥ
Ｔｃが導通する。つまり、接地端子ＧＮＤＡから、本発
明の静電気保護回路ＥＣにおける抵抗Ｒ，，，ＦＥＴ、
及び抵抗ＲＧ□を通じ、従来の静電気保護回路を介して
、この入出力端子に電流通路が形成されることになる。
従って、内部回路Ｂも、これら他方の系統の電源を基準
とした静電気から保護されることになる。
とした静電気から保護されることになる。
上記基本構成例におけるＦＢＴＶ及びＦＥＴ。
は、ｎチャンネル又はｐチャンネルのいずれのＦＥＴで
もよい。また、これらＦ Ｅ Ｔ ｖ及びＦＥＴ。
もよい。また、これらＦ Ｅ Ｔ ｖ及びＦＥＴ。
の各端子に接続される抵抗Ｒｖ、 −Ｒｖ□・ＲＶ３及
び抵抗Ｒ，，−ＲＧ２・ＲＧ３は、適宜いずれかを１個
以上を除去することができる。
び抵抗Ｒ，，−ＲＧ２・ＲＧ３は、適宜いずれかを１個
以上を除去することができる。
また、３系統以上の電源を有する集積回路の場合には、
２系統ずつの各組合せごとに上記本発明の静電気保護回
路を設けることにより、全ての内部回路を保護すること
ができるようになる。
２系統ずつの各組合せごとに上記本発明の静電気保護回
路を設けることにより、全ての内部回路を保護すること
ができるようになる。
なお、組み合わせた２系統の電源電圧が異なる場合には
、第２図における電源端子ｖｃｃＡ側が電源端子Ｖｃｃ
、に比較して高電圧となるようにすることにより、定常
動作時において電源端子■ｃｃＡから電源端子ＶｃｃＢ
に流れる電流をしゃ断することができる。
、第２図における電源端子ｖｃｃＡ側が電源端子Ｖｃｃ
、に比較して高電圧となるようにすることにより、定常
動作時において電源端子■ｃｃＡから電源端子ＶｃｃＢ
に流れる電流をしゃ断することができる。
本発明の一実施例を第１図の記載に基づいて説明すれば
、以下の通りである。
、以下の通りである。
本実施例は、２系統の電源を有するＬＳＩにおける静電
気保護回路の一例を示す。なお、説明の便宜上、前記第
３図に示した従来例及び前記第２図に示した本発明の基
本構成例と同一の機能を有する構成部材には、同し符号
を付記する。
気保護回路の一例を示す。なお、説明の便宜上、前記第
３図に示した従来例及び前記第２図に示した本発明の基
本構成例と同一の機能を有する構成部材には、同し符号
を付記する。
ＬＳＩの内部回路は、内部回路Ａと内部回路Ｂとに分離
されている。内部回路Ａには、一方の電源系統である電
源端子Ｖ ＣＣＡと接地端子ＧＮＤ。
されている。内部回路Ａには、一方の電源系統である電
源端子Ｖ ＣＣＡと接地端子ＧＮＤ。
とが接続され、この電源端子Ｖｃｃ、と接地端子ＧＮＤ
Ａとの間を接続する適当な電流経路を形成している。ま
た、内部回路Ｂには、他方の電源系統である電源端子Ｖ
ＣＣＢと接地端子ＧＮＤｌｌとが接続され、この電源端
子Ｖｃｃ、と接地端子ＧＮＤＲとの間を接続する適当な
電流経路を形成している。そして、内部回路Ａと内部回
路Ｂとの間は、信号の授受のみが行われるようになって
いる。従って、これらの電源端子Ｖｃｃ、と電源端子Ｖ
ｃｃＢ及び接地端子ＧＮＤＡと接地端子ＧＮＤＡは、
互いに電気的に分離されている。
Ａとの間を接続する適当な電流経路を形成している。ま
た、内部回路Ｂには、他方の電源系統である電源端子Ｖ
ＣＣＢと接地端子ＧＮＤｌｌとが接続され、この電源端
子Ｖｃｃ、と接地端子ＧＮＤＲとの間を接続する適当な
電流経路を形成している。そして、内部回路Ａと内部回
路Ｂとの間は、信号の授受のみが行われるようになって
いる。従って、これらの電源端子Ｖｃｃ、と電源端子Ｖ
ｃｃＢ及び接地端子ＧＮＤＡと接地端子ＧＮＤＡは、
互いに電気的に分離されている。
この内部回路Ａには、ｎ個の入力端子ＩＮ、〜■Ｎ＋１
がそれぞれ接続されている。そして、これらの入力端子
ＩＮ、〜ＩＮｎには、従来と同様にこの内部回路Ａの電
源系統だけの静電気保護回路Ｅ ＣＡ＋＝Ｅ ＣＡｆｉ
がそれぞれ設けられている。また、内部回路Ｂには、ｍ
個の出方端子ＯＵ Ｔ ＋〜ＯＵＴ、がそれぞれ接続さ
れている。そして、これらの出力端子ＯＵＴ、〜ＯＵＴ
、にも、従来と同様にこの内部回路Ｂの電源系統だけの
静電気保護回路ＥＣ，、−ＥＣ，□がそれぞれ設けられ
ている。
がそれぞれ接続されている。そして、これらの入力端子
ＩＮ、〜ＩＮｎには、従来と同様にこの内部回路Ａの電
源系統だけの静電気保護回路Ｅ ＣＡ＋＝Ｅ ＣＡｆｉ
がそれぞれ設けられている。また、内部回路Ｂには、ｍ
個の出方端子ＯＵ Ｔ ＋〜ＯＵＴ、がそれぞれ接続さ
れている。そして、これらの出力端子ＯＵＴ、〜ＯＵＴ
、にも、従来と同様にこの内部回路Ｂの電源系統だけの
静電気保護回路ＥＣ，、−ＥＣ，□がそれぞれ設けられ
ている。
各静電気保護回路ＥＣＡ１は、入力端子ＩＮ、と内部回
路Ａとの間に抵抗ＲＡｉを介在させている。
路Ａとの間に抵抗ＲＡｉを介在させている。
そして、この抵抗ＲＡ ｉの内部回路Ａ側の端子をそれ
ぞれ逆方向のダイオードＤＡｆ＋及びダイオードＤ□２
を介して電源端子ＶＣＣＡ及び接地端子ＧＮＤＡに接続
している。従って、入力端子ＩＮ、に入力された信号は
、この静電気保護回路ＥＣＡ１における抵抗ＲＡｉを介
して内部回路Ａに送られることになる。また、各静電気
保護回路ＥＣＢｊは、出力端子０ＵＴＪと内部回路Ｂと
の間に抵抗ＲＢ ｊを介在させている。そして、この抵
抗Ｒ１１Ｊの内部回路Ｂ側の端子をそれぞれ逆方向のダ
イオードＤ、ｊ。
ぞれ逆方向のダイオードＤＡｆ＋及びダイオードＤ□２
を介して電源端子ＶＣＣＡ及び接地端子ＧＮＤＡに接続
している。従って、入力端子ＩＮ、に入力された信号は
、この静電気保護回路ＥＣＡ１における抵抗ＲＡｉを介
して内部回路Ａに送られることになる。また、各静電気
保護回路ＥＣＢｊは、出力端子０ＵＴＪと内部回路Ｂと
の間に抵抗ＲＢ ｊを介在させている。そして、この抵
抗Ｒ１１Ｊの内部回路Ｂ側の端子をそれぞれ逆方向のダ
イオードＤ、ｊ。
及びダイオードＤ８，２を介して電源端子■ｃｃｌ＋及
び接地端子ＧＮＤ、に接続している。従って、出力端子
０ＵＴＪは、この静電気保護回路ＥＣ□における抵抗Ｒ
□を介して内部回路Ｂからの信号を受は取り出力するこ
とになる。
び接地端子ＧＮＤ、に接続している。従って、出力端子
０ＵＴＪは、この静電気保護回路ＥＣ□における抵抗Ｒ
□を介して内部回路Ｂからの信号を受は取り出力するこ
とになる。
上記電源端子Ｖ ＣＣＡと電源端子Ｖ ｃｃＢとの間に
は、静電気保護回路ＥＶが接続されている。この静電気
保護回路ＥＶば、エンハンスメント型のＦＥ”Ｆｖと３
個の抵抗Ｒｖ＋ ’ Ｒｖｚ ’ ＲＶ３とで構成され
ている。そして、Ｆ Ｆ、 Ｔ ｖにおけるドレインＤ
とゲー１− Ｇは、それぞれ抵抗Ｒｖｌと抵抗ＲＶ３と
を介して共に電源端子Ｖｃｃ、に接続されている。また
、このＦ Ｅ Ｔ ｖにおけるソースＳば、抵抗Ｒｖ□
を介して電源端子ＶｃｃＢに接続されている。
は、静電気保護回路ＥＶが接続されている。この静電気
保護回路ＥＶば、エンハンスメント型のＦＥ”Ｆｖと３
個の抵抗Ｒｖ＋ ’ Ｒｖｚ ’ ＲＶ３とで構成され
ている。そして、Ｆ Ｆ、 Ｔ ｖにおけるドレインＤ
とゲー１− Ｇは、それぞれ抵抗Ｒｖｌと抵抗ＲＶ３と
を介して共に電源端子Ｖｃｃ、に接続されている。また
、このＦ Ｅ Ｔ ｖにおけるソースＳば、抵抗Ｒｖ□
を介して電源端子ＶｃｃＢに接続されている。
また、接地端子ＧＮＤＡと接地端子Ｇ Ｎ Ｄ、との間
には、静電気保護回路ＥＧが接続されている。この静電
気保護回路ＥＣも、エンハンスメント型のＦＥＴ、と３
個の抵抗ＲＧＩ・ＲＧＺ・ＲＧ３とで構成されている。
には、静電気保護回路ＥＧが接続されている。この静電
気保護回路ＥＣも、エンハンスメント型のＦＥＴ、と３
個の抵抗ＲＧＩ・ＲＧＺ・ＲＧ３とで構成されている。
そして、ＦＥＴ、におけるドレインＤとゲー１− Ｇは
、それぞれ抵抗ＲＧ、と抵抗ＲＧ３とを介して共に接地
端子ＧＮＤＡに接続されている。また、このＦＥＴＧに
おけるソースＳは、抵抗Ｒ，Ｇ２を介して接地端子ＧＮ
ＤＢに接続されている。
、それぞれ抵抗ＲＧ、と抵抗ＲＧ３とを介して共に接地
端子ＧＮＤＡに接続されている。また、このＦＥＴＧに
おけるソースＳは、抵抗Ｒ，Ｇ２を介して接地端子ＧＮ
ＤＢに接続されている。
に記構酸の静電気保護回路の動作を説明する。
まず、従来と同様の構成である各静電気保護回路ＥＣ，
，と各静電気保護回路ＥＣ□の動作を簡単に説明する。
，と各静電気保護回路ＥＣ□の動作を簡単に説明する。
いずれかの入力端子ＸＮ、に、電ＦＡ＠子ＶＣＣＡ又は
接地端子ＧＮＤ、を基準とした静電気が印加されると、
静電気保護回路ＥＣＡ１における抵抗ＲＡｉ及びダイオ
ードＤ９１．又はダイオードＤＡｉ２を介した電源端子
Ｖｃｃａ又は接地端子Ｇ Ｎ Ｄ Ａとの間の電流経路
が形成される。従って、静電気保護回路ＥＣＡ、は、従
来と同様に入力端子ＩＮ、に印加される同じ電源系統を
基準とした静電気から内部回路Ａを保護することができ
る。
接地端子ＧＮＤ、を基準とした静電気が印加されると、
静電気保護回路ＥＣＡ１における抵抗ＲＡｉ及びダイオ
ードＤ９１．又はダイオードＤＡｉ２を介した電源端子
Ｖｃｃａ又は接地端子Ｇ Ｎ Ｄ Ａとの間の電流経路
が形成される。従って、静電気保護回路ＥＣＡ、は、従
来と同様に入力端子ＩＮ、に印加される同じ電源系統を
基準とした静電気から内部回路Ａを保護することができ
る。
また、いずれかの出力端子０ＵＴＪに、電源端子Ｖｃｃ
Ｂ又は接地端子ＧＮＤ、ｌを基準とした静電気が印加さ
れると、静電気保護回路ＥＣＢＪにおける抵抗ＲＢ、、
及びダイオードＤ Ｂ ｊ ＋又はダイオードｒ−’１
１ｊ２を介した電源端子Ｖｃｃ、又は接地端子ＧＮＤＲ
との間の電流経路が形成される。従って、静電気保護回
路ＥＣ□も、従来と同様に出力端子ＯＵ Ｔ 、に印加
される同じ電源系統を基準とした静電気から内部回路Ｂ
を保護することができる。
Ｂ又は接地端子ＧＮＤ、ｌを基準とした静電気が印加さ
れると、静電気保護回路ＥＣＢＪにおける抵抗ＲＢ、、
及びダイオードＤ Ｂ ｊ ＋又はダイオードｒ−’１
１ｊ２を介した電源端子Ｖｃｃ、又は接地端子ＧＮＤＲ
との間の電流経路が形成される。従って、静電気保護回
路ＥＣ□も、従来と同様に出力端子ＯＵ Ｔ 、に印加
される同じ電源系統を基準とした静電気から内部回路Ｂ
を保護することができる。
次に、静電気保護回路ＥＶと静電気保護回路ＥＧの動作
を説明する。
を説明する。
これら静電気保護回路Ｅ Ｖ及び静電気保護回路ＥＣに
おけるＦＢＴＶ及びＦＥＴ、は、Ｊンハンスメント型で
あることがらゲートＧとソースＳ間が閾値電圧■１１．
を超えない定常動作時にはしゃ断されている。従って、
このような静電気保護回路ＥＶや静電気保護回路ＥＣを
設りない従来の場合と同様に、一方の内部回路Ａ又は内
部回路Ｂで発生した電源ノイズやＧＮＤノイズが他方の
内部回路Ｂ又は内部回路Ａに伝播することはない。
おけるＦＢＴＶ及びＦＥＴ、は、Ｊンハンスメント型で
あることがらゲートＧとソースＳ間が閾値電圧■１１．
を超えない定常動作時にはしゃ断されている。従って、
このような静電気保護回路ＥＶや静電気保護回路ＥＣを
設りない従来の場合と同様に、一方の内部回路Ａ又は内
部回路Ｂで発生した電源ノイズやＧＮＤノイズが他方の
内部回路Ｂ又は内部回路Ａに伝播することはない。
ところが、いずれかの入力端子ＩＮ、！こ、内部回路Ｂ
側の電源端子Ｖ ｃｃＢ又は接地端子ＧＮＤＢを基準と
した正電荷の静電気が印加されると、ゲートＧとソース
Ｓ間が闇値電圧■、１．を超えてＦ １−ＥＴｖが導通
する。つまり、この入力端子ＩＮ、がら、前記静電気保
護回路ＥＣＡ１におＬＪる抵抗Ｒ９゜及びダイオードＤ
Ａ ｉ ＋を介し、静電気保護回路ＥＶにおける抵抗
ＲＶ、、ＦＥＴｖ及び抵抗Ｒｖ２を通して電源端子Ｖｃ
ｃＢ−，の電流通路が形成されることになる。また、同
じ入力端子ＩＮ、に、内部回路Ｂ側の電源端子ＶＣＣＢ
又は接地端子Ｇ Ｎ Ｄ ｎを基準とした負電荷の静電
気が印加された場合には、バンチスルーによってＦＥＴ
６に電流が流れるようになる。つまり、接地端子Ｇ Ｎ
Ｄ Ｂから、静電気保護回路ＥＧにおける抵抗ＲＧ□
、ＦＥＴ、及び抵抗Ｒｒ、ｌを通じ、前記静電気保護回
路ＥＣＡ、におけるダイオードＤＡｉ□及び抵抗ＲＡｉ
を介して、入力端子ＩＮ、に電流通路が形成されること
になる。従って、静電気保護回路ＥＶ及び静電気保護回
路ＥＧは、これら異なる系統の電源を基準とした静電気
から内部回路Ａを保護することができる。
側の電源端子Ｖ ｃｃＢ又は接地端子ＧＮＤＢを基準と
した正電荷の静電気が印加されると、ゲートＧとソース
Ｓ間が闇値電圧■、１．を超えてＦ １−ＥＴｖが導通
する。つまり、この入力端子ＩＮ、がら、前記静電気保
護回路ＥＣＡ１におＬＪる抵抗Ｒ９゜及びダイオードＤ
Ａ ｉ ＋を介し、静電気保護回路ＥＶにおける抵抗
ＲＶ、、ＦＥＴｖ及び抵抗Ｒｖ２を通して電源端子Ｖｃ
ｃＢ−，の電流通路が形成されることになる。また、同
じ入力端子ＩＮ、に、内部回路Ｂ側の電源端子ＶＣＣＢ
又は接地端子Ｇ Ｎ Ｄ ｎを基準とした負電荷の静電
気が印加された場合には、バンチスルーによってＦＥＴ
６に電流が流れるようになる。つまり、接地端子Ｇ Ｎ
Ｄ Ｂから、静電気保護回路ＥＧにおける抵抗ＲＧ□
、ＦＥＴ、及び抵抗Ｒｒ、ｌを通じ、前記静電気保護回
路ＥＣＡ、におけるダイオードＤＡｉ□及び抵抗ＲＡｉ
を介して、入力端子ＩＮ、に電流通路が形成されること
になる。従って、静電気保護回路ＥＶ及び静電気保護回
路ＥＧは、これら異なる系統の電源を基準とした静電気
から内部回路Ａを保護することができる。
さらに、いずれかの出力端子ＯＵＴ、に、内部回路Ａ側
の電源端子Ｖｃｃ、又は接地端子ＧＮＤＡを基準とした
正電荷の静電気が印加されると、バンチスルーによって
ＦＥＴｖに電流が流れるようになる。つまり、この出力
端子ＯＵＴ、から、前記静電気保護回路Ｅ ＣＢ＝にお
ける抵抗Ｒ，，，及びダイオードＤ０１を介し、静電気
保護回路ＥＶにおける抵抗Ｒｖ□、ＦＥＴｖ及び抵抗Ｒ
ＶＩを通じて電］ ７ 源端子ＶＣＣＡへの電流通路が形成されることになる。
の電源端子Ｖｃｃ、又は接地端子ＧＮＤＡを基準とした
正電荷の静電気が印加されると、バンチスルーによって
ＦＥＴｖに電流が流れるようになる。つまり、この出力
端子ＯＵＴ、から、前記静電気保護回路Ｅ ＣＢ＝にお
ける抵抗Ｒ，，，及びダイオードＤ０１を介し、静電気
保護回路ＥＶにおける抵抗Ｒｖ□、ＦＥＴｖ及び抵抗Ｒ
ＶＩを通じて電］ ７ 源端子ＶＣＣＡへの電流通路が形成されることになる。
また、同じ出力端子０ＵＴｊに、内部回路Ａ側の電源端
子ＶＣＣＡ又は接地端子ＧＮＤＡを基準とした負電荷の
静電気が印加された場合には、ゲートＧとソースＳ間が
閾値電圧ＶＴＩ＋を超えてＦＥＴＧが導通する。つまり
、接地端子Ｇ Ｎ Ｄ Ａから、静電気保護回路ＥＣに
おける抵抗ＲＧｌ、ＦＥＴ。
子ＶＣＣＡ又は接地端子ＧＮＤＡを基準とした負電荷の
静電気が印加された場合には、ゲートＧとソースＳ間が
閾値電圧ＶＴＩ＋を超えてＦＥＴＧが導通する。つまり
、接地端子Ｇ Ｎ Ｄ Ａから、静電気保護回路ＥＣに
おける抵抗ＲＧｌ、ＦＥＴ。
及び抵抗ＲＧ２を通じ、静電気保護回路ＥＣ，ｊにおけ
るダイオードＤ ＢＪｚ及び抵抗ＲＢＪを介して、この
出力端子ＯＵＴ、に電流通路が形成されることになる。
るダイオードＤ ＢＪｚ及び抵抗ＲＢＪを介して、この
出力端子ＯＵＴ、に電流通路が形成されることになる。
従って、静電気保護回路ＥＶ及び静電気保護回路ＥＧは
、これら異なる系統の電源を基準とした静電気から内部
回路Ｂも保護することができる。
、これら異なる系統の電源を基準とした静電気から内部
回路Ｂも保護することができる。
なお、３系統以上の電源を有するＬＳＩの場合には、２
系統ずつの各組合せごとに上記静電気保護回路ＥＶ及び
静電気保護回路ＥＣを設けることにより、全ての内部回
路を保護することができるようになる。
系統ずつの各組合せごとに上記静電気保護回路ＥＶ及び
静電気保護回路ＥＣを設けることにより、全ての内部回
路を保護することができるようになる。
本発明に係る集積回路の静電気保護回路は、以上のよう
に、複数の内部回路のための複数系統の電源を有し、各
内部回路の入出力端子にそれぞれの電源系統ごとに独立
した静電気保護回路を設けた集積回路において、複数系
統の電源のいずれか２系統の電源について、エンハンス
メント型のＦＥＴにおけるドレイン側とデー１−側を一
方の電源系統に接続し、ソース側を他方の電源系統に接
続した構成をなしている。
に、複数の内部回路のための複数系統の電源を有し、各
内部回路の入出力端子にそれぞれの電源系統ごとに独立
した静電気保護回路を設けた集積回路において、複数系
統の電源のいずれか２系統の電源について、エンハンス
メント型のＦＥＴにおけるドレイン側とデー１−側を一
方の電源系統に接続し、ソース側を他方の電源系統に接
続した構成をなしている。
これにより、各電源系統が接続する内部回路を、他系統
の電源を基準とした静電気から保護することができる。
の電源を基準とした静電気から保護することができる。
従って、本発明の静電気保護回路は、複数系統の電源を
有する集積回路における各内部回路を静電気から完全に
保護することができるという効果を奏する。
有する集積回路における各内部回路を静電気から完全に
保護することができるという効果を奏する。
第１図は本発明の一実施例を示すものであって、集積回
路の要部回路図である。第２図は本発明の静電気保護回
路の基本構成例を示す集積回路の要部回路図である。第
３回は従来例を示すものであって、集積回路の要部回路
図である。 Ａ−Ｂは内部回路、ＶｃｃＡＨＶｃｃｌｌは電源端子（
電源）、ＧＮＤＡ −ＧＮＤ、は接地端子（電源）、Ｉ
Ｎ、は入力端子、０ＵＴＪば出力端子、ＥＣＡ１− Ｅ
Ｃ，Ｊは静電気保護回路（電源系統ごとに独立した静
電気保護回路）、ＥＶ・ＥＣは静電気保護回路（異なる
電源系統間を接続した静電気保護回路） 、ＦＢＴＶ
−ＦＥＴ、はＦＥＴ、Ｄはドレイン、Ｇはゲート、Ｓは
ソースである。 特許出願人 シャープ 株式会社否） 十 騙
路の要部回路図である。第２図は本発明の静電気保護回
路の基本構成例を示す集積回路の要部回路図である。第
３回は従来例を示すものであって、集積回路の要部回路
図である。 Ａ−Ｂは内部回路、ＶｃｃＡＨＶｃｃｌｌは電源端子（
電源）、ＧＮＤＡ −ＧＮＤ、は接地端子（電源）、Ｉ
Ｎ、は入力端子、０ＵＴＪば出力端子、ＥＣＡ１− Ｅ
Ｃ，Ｊは静電気保護回路（電源系統ごとに独立した静
電気保護回路）、ＥＶ・ＥＣは静電気保護回路（異なる
電源系統間を接続した静電気保護回路） 、ＦＢＴＶ
−ＦＥＴ、はＦＥＴ、Ｄはドレイン、Ｇはゲート、Ｓは
ソースである。 特許出願人 シャープ 株式会社否） 十 騙
Claims (1)
- 【特許請求の範囲】 １、複数の内部回路のための複数系統の電源を有し、各
内部回路の入出力端子にそれぞれの電源系統ごとに独立
した静電気保護回路を設けた集積回路において、 複数系統の電源のいずれか２系統の電源について、エン
ハンスメント型のＦＥＴにおけるドレイン側とゲート側
を一方の電源系統に接続し、ソース側を他方の電源系統
に接続したことを特徴とする集積回路の静電気保護回路
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266430A JPH02113623A (ja) | 1988-10-21 | 1988-10-21 | 集積回路の静電気保護回路 |
| US07/424,332 US5034845A (en) | 1988-10-21 | 1989-10-19 | Integrated circuit apparatus including static electricity protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266430A JPH02113623A (ja) | 1988-10-21 | 1988-10-21 | 集積回路の静電気保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02113623A true JPH02113623A (ja) | 1990-04-25 |
Family
ID=17430827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63266430A Pending JPH02113623A (ja) | 1988-10-21 | 1988-10-21 | 集積回路の静電気保護回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5034845A (ja) |
| JP (1) | JPH02113623A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0494568A (ja) * | 1990-08-10 | 1992-03-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| JP2009124672A (ja) * | 2007-11-12 | 2009-06-04 | Hynix Semiconductor Inc | 半導体集積回路 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124877A (en) * | 1989-07-18 | 1992-06-23 | Gazelle Microcircuits, Inc. | Structure for providing electrostatic discharge protection |
| US5196981A (en) * | 1990-12-28 | 1993-03-23 | National Semiconductor Corporation | ESD protection scheme |
| JP2958202B2 (ja) * | 1992-12-01 | 1999-10-06 | シャープ株式会社 | 半導体装置 |
| JP2589938B2 (ja) * | 1993-10-04 | 1997-03-12 | 日本モトローラ株式会社 | 半導体集積回路装置の静電破壊保護回路 |
| US5381105A (en) * | 1993-02-12 | 1995-01-10 | Motorola, Inc. | Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit |
| FR2708788B1 (fr) * | 1993-08-06 | 1995-10-27 | Sgs Thomson Microelectronics | Protection d'un circuit intégré à l'encontre de surcharges électrostatiques. |
| FI98255C (fi) * | 1994-04-14 | 1997-05-12 | Kone Oy | Ylijännitesuojaus |
| DE69622465T2 (de) * | 1995-04-24 | 2003-05-08 | Conexant Systems Inc | Verfahren und Apparat zum Koppeln verschiedener, unabhängiger on-Chip-Vdd-Busse an eine ESD-Klemme |
| US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
| KR0166509B1 (ko) * | 1995-12-29 | 1999-01-15 | 김주용 | 정전기 보호 회로 |
| US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
| US5715127A (en) * | 1996-05-06 | 1998-02-03 | Winbond Electronics Corp. | Method for preventing electrostatic discharge failure in an integrated circuit package |
| US5712753A (en) * | 1996-05-06 | 1998-01-27 | Winbond Electronics Corp. | Method for preventing electrostatic discharge failure in an integrated circuit package |
| JPH09321225A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 半導体集積回路装置 |
| US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
| US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
| US6025746A (en) * | 1996-12-23 | 2000-02-15 | Stmicroelectronics, Inc. | ESD protection circuits |
| JP3044117U (ja) * | 1997-06-06 | 1997-12-16 | 株式会社バンダイ | 通信端子を有するゲーム機 |
| EP0932202B1 (en) * | 1997-12-31 | 2006-09-20 | STMicroelectronics S.r.l. | ESD protection network on semiconductor circuit structures |
| US6724603B2 (en) * | 2002-08-09 | 2004-04-20 | Motorola, Inc. | Electrostatic discharge protection circuitry and method of operation |
| JP3794368B2 (ja) * | 2002-10-29 | 2006-07-05 | セイコーエプソン株式会社 | Ｅｌ表示装置 |
| US6970336B2 (en) * | 2003-10-10 | 2005-11-29 | Freescale Semiconductor, Inc. | Electrostatic discharge protection circuit and method of operation |
| US7446990B2 (en) * | 2005-02-11 | 2008-11-04 | Freescale Semiconductor, Inc. | I/O cell ESD system |
| US7301741B2 (en) * | 2005-05-17 | 2007-11-27 | Freescale Semiconductor, Inc. | Integrated circuit with multiple independent gate field effect transistor (MIGFET) rail clamp circuit |
| US7593202B2 (en) * | 2005-11-01 | 2009-09-22 | Freescale Semiconductor, Inc. | Electrostatic discharge (ESD) protection circuit for multiple power domain integrated circuit |
| US7808117B2 (en) * | 2006-05-16 | 2010-10-05 | Freescale Semiconductor, Inc. | Integrated circuit having pads and input/output (I/O) cells |
| US7589945B2 (en) * | 2006-08-31 | 2009-09-15 | Freescale Semiconductor, Inc. | Distributed electrostatic discharge protection circuit with varying clamp size |
| US7777998B2 (en) | 2007-09-10 | 2010-08-17 | Freescale Semiconductor, Inc. | Electrostatic discharge circuit and method therefor |
| US7817387B2 (en) * | 2008-01-09 | 2010-10-19 | Freescale Semiconductor, Inc. | MIGFET circuit with ESD protection |
| EP2238686A1 (en) * | 2008-01-29 | 2010-10-13 | Nxp B.V. | Electronic clamps for integrated circuits and methods of use |
| US8018002B2 (en) | 2009-06-24 | 2011-09-13 | Globalfoundries Inc. | Field effect resistor for ESD protection |
| US9659924B2 (en) * | 2014-05-25 | 2017-05-23 | Mediatek Inc. | Signal receiving circuit and signal transceiving circuit |
| US20230009631A1 (en) * | 2021-07-09 | 2023-01-12 | Changxin Memory Technologies, Inc. | Electrostatic discharge protection network for chip |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622464A (ja) * | 1985-06-26 | 1987-01-08 | Sumitomo Electric Ind Ltd | レドツクスフロ−電池の電解液 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758734B2 (ja) * | 1987-02-23 | 1995-06-21 | 株式会社東芝 | 絶縁ゲ−ト型セミカスタム集積回路 |
| US4736271A (en) * | 1987-06-23 | 1988-04-05 | Signetics Corporation | Protection device utilizing one or more subsurface diodes and associated method of manufacture |
-
1988
- 1988-10-21 JP JP63266430A patent/JPH02113623A/ja active Pending
-
1989
- 1989-10-19 US US07/424,332 patent/US5034845A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622464A (ja) * | 1985-06-26 | 1987-01-08 | Sumitomo Electric Ind Ltd | レドツクスフロ−電池の電解液 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0494568A (ja) * | 1990-08-10 | 1992-03-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| JP2009124672A (ja) * | 2007-11-12 | 2009-06-04 | Hynix Semiconductor Inc | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5034845A (en) | 1991-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02113623A (ja) | 集積回路の静電気保護回路 | |
| JPS60112320A (ja) | トライステ−トゲ−トの保護方式 | |
| US6353521B1 (en) | Device and method for protecting an integrated circuit during an ESD event | |
| JPS5999930A (ja) | 電源システム | |
| JPH0428088A (ja) | 半導体集積回路チップ | |
| GB2308741A (en) | Electrostatic discharge protection circuit | |
| US20020070751A1 (en) | Failsafe interface circuit with extended drain services | |
| US6414515B1 (en) | Failsafe interface circuit with extended drain devices | |
| EP0810708A2 (en) | Semiconductor device having individual power supply lines shared between function blocks for discharging surge without propagation of noise | |
| JPH0379120A (ja) | 入力保護回路 | |
| US6169312B1 (en) | Static protection circuit for use in a semiconductor integrated circuit device | |
| US6777975B1 (en) | Input-output bus interface to bridge different process technologies | |
| JPH0659028B2 (ja) | 論理回路 | |
| JP3141472B2 (ja) | 切替制御方式 | |
| JP2003519853A (ja) | 電圧レベル変換回路 | |
| JPH02253651A (ja) | 半導体集積回路の入力保護回路 | |
| EP1182748A3 (en) | Multiple configuration loudspeaker terminals | |
| JP3349984B2 (ja) | 逆接続保護回路 | |
| JPH1056138A (ja) | 半導体入出力回路 | |
| JP2884938B2 (ja) | 半導体装置 | |
| JPH04348559A (ja) | 保護回路 | |
| JP3218914B2 (ja) | 信号線の終端回路 | |
| JP3664820B2 (ja) | 伝送装置間インタフェースにおけるフェイルセーフ回路 | |
| JPS589445B2 (ja) | 二重化バス回路 | |
| JPS6031264A (ja) | Ｉｃ及びｌｓｉのラッチアップ防止回路 |