KR870010547A - 부 비트선을 가지는 반도체 기억장치 - Google Patents

부 비트선을 가지는 반도체 기억장치 Download PDF

Info

Publication number
KR870010547A
KR870010547A KR870003953A KR870003953A KR870010547A KR 870010547 A KR870010547 A KR 870010547A KR 870003953 A KR870003953 A KR 870003953A KR 870003953 A KR870003953 A KR 870003953A KR 870010547 A KR870010547 A KR 870010547A
Authority
KR
South Korea
Prior art keywords
memory cell
cell array
bit lines
bit
sub
Prior art date
Application number
KR870003953A
Other languages
English (en)
Other versions
KR900008937B1 (ko
Inventor
도시오 야마다
미찌히로 이노우에
Original Assignee
다니이 아끼오
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니이 아끼오, 마쯔시다덴기산교 가부시기가이샤 filed Critical 다니이 아끼오
Publication of KR870010547A publication Critical patent/KR870010547A/ko
Application granted granted Critical
Publication of KR900008937B1 publication Critical patent/KR900008937B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

부 비트선을 가지는 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명 제1실시예의 반도체 기억장치의 설계를 도시한 예시도.
제6도는 제5도 반도체 기억장치의 개략블록도.
제7a도 및 제7b도는 다중 비트데이타를 만드는 방법을 도시한 예시도이며,
제7a도는 종래 방법
제7b도는 본 발명 방법.

Claims (7)

  1. 메모리셀어레이는 평행하게 배열된 다수의 비트선이 있으며, 다수의 워드선이 상기 비트선에 직각으로 교차하면서 평행하게 배열되어 있으며, 다수의 메모리셀은 데이터를 저장하기 위하여 상기 비트와 워드선 사이에 저장되어 있으며, 다수의 감지증폭기는 홀수번의 감지증폭기를 상기 메모리셀어레이의 한쪽에 배열하고, 짝수번의 감지증폭기를 상기 메모리셀어레이의 다른쪽에 배열하는 방법으로 상기 메모리셀어레이의 양측면에 배열하고, 상기 홀수번 감지 증폭기는 짝수번 비트선에 연결되며, 상기 감지증폭기를 연결하기 위한 다수의 부비트선은 상기 메모리셀어레이의 양측에 배열되며, 다수의 중간 증폭기는 상부 부비트선에 연결되고, 한쌍의 데이터버스는 상기 중간증폭기에 연결되어 이루어지는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서,
    한쌍의 부비트선은 두쌍의 비트선당 제공되는 것을 특정으로 하는 반도체 기억장치.
  3. 제1항에 있어서,
    상기 감지증폭기 및 비트선은 접는 비트선형 다이나믹 등속 호출 기억장을 형성하는 것을 특징으로 하는 반도체 기억장치.
  4. 제1항에 있어서,
    한쌍의 부비트선은 4쌍의 비트선당 제공되는 것을 특징으로 하는 반도체 기억장치.
  5. 제1항에 있어서,
    상기 감지증폭기 및 비트선은 개방비트선형 다이나믹 등속호출 기억장을 형성하는 것을 특징으로 하는 반도체 기억장치.
  6. 메모리셀어레이는 다수의 블록이 없으며, 각 블록은 메모리셀 부 어레이가 있으며, 감지증폭기는 상기 메모리셀부 어레이의 양측에 배열되며, 다수의 부비트선은 상기 다수의 블록위에 배열되고, 각 블록내의 상기 감지증폭기에 결합되며, 중간증폭기 유닛은 상기 메모리셀어레이의 한쪽 끝에 배열되고, 상기 부비트선에 결합되며, 한쌍의 데이터버스는 상기 중간증폭기 유닛에 결합되고, 컬럼해석기 유닛은 상기 메모리셀어레이의 한쪽 끝에 배열되고, 로우해석기 유닛은 상기 메모리셀어레이의 다른 끝에 배열되어 있는 것을 특징으로 하는 반도체 기억장치.
  7. 제6항에 있어서,
    상기 부비트선은 상기 중간증폭기와 판독 트랜지스터를 통하여 상기 데이타버스에 결합되어 있는 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870003953A 1986-04-24 1987-04-24 부 비트선을 가지는 반도체 기억장치 KR900008937B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95364 1985-04-24
JP9536486 1986-04-24

Publications (2)

Publication Number Publication Date
KR870010547A true KR870010547A (ko) 1987-11-30
KR900008937B1 KR900008937B1 (ko) 1990-12-13

Family

ID=14135572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870003953A KR900008937B1 (ko) 1986-04-24 1987-04-24 부 비트선을 가지는 반도체 기억장치

Country Status (3)

Country Link
US (1) US4807194A (ko)
JP (1) JPS6346696A (ko)
KR (1) KR900008937B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715674B2 (ja) * 1986-01-20 1995-02-22 日本電気株式会社 マイクロコンピユ−タ
US5140550A (en) * 1987-03-16 1992-08-18 Hitachi Ltd. Semiconductor memory device
JPH01241093A (ja) * 1988-03-22 1989-09-26 Fujitsu Ltd 半導体記憶装置
JPH07109702B2 (ja) * 1988-09-12 1995-11-22 株式会社東芝 ダイナミック型メモリ
JP2837682B2 (ja) * 1989-01-13 1998-12-16 株式会社日立製作所 半導体記憶装置
JPH0696582A (ja) * 1990-09-17 1994-04-08 Texas Instr Inc <Ti> メモリアレイアーキテクチャ
DE69121503T2 (de) * 1990-09-29 1997-02-13 Nippon Electric Co Halbleiterspeicheranordnung mit einer rauscharmen Abfühlstruktur
JPH04271086A (ja) * 1991-02-27 1992-09-28 Nec Corp 半導体集積回路
KR940007639B1 (ko) * 1991-07-23 1994-08-22 삼성전자 주식회사 분할된 입출력 라인을 갖는 데이타 전송회로
US5475642A (en) * 1992-06-23 1995-12-12 Taylor; David L. Dynamic random access memory with bit line preamp/driver
KR970004460B1 (ko) * 1992-06-30 1997-03-27 니뽄 덴끼 가부시끼가이샤 반도체 메모리 회로
US5715189A (en) * 1993-04-13 1998-02-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having hierarchical bit line arrangement
US5555203A (en) * 1993-12-28 1996-09-10 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device
US5742544A (en) 1994-04-11 1998-04-21 Mosaid Technologies Incorporated Wide databus architecture
US5675529A (en) * 1995-07-07 1997-10-07 Sun Microsystems, Inc. Fast access memory array
JP3759648B2 (ja) * 1996-03-04 2006-03-29 株式会社ルネサステクノロジ 半導体記憶装置
JP3453552B2 (ja) 2000-08-31 2003-10-06 松下電器産業株式会社 半導体記憶装置
KR100663368B1 (ko) * 2005-12-07 2007-01-02 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
US7952184B2 (en) 2006-08-31 2011-05-31 Micron Technology, Inc. Distributed semiconductor device methods, apparatus, and systems
US7754532B2 (en) 2006-10-19 2010-07-13 Micron Technology, Inc. High density chip packages, methods of forming, and systems including same
KR101997153B1 (ko) 2013-04-01 2019-07-05 삼성전자주식회사 밸런싱 커패시터를 갖는 반도체 소자 및 그 형성 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5542344A (en) * 1978-09-21 1980-03-25 Toshiba Corp Mos type dynamic memory unit
JPS56130887A (en) * 1980-03-18 1981-10-14 Nec Corp Semiconductor memory device
JPS5951074B2 (ja) * 1980-03-28 1984-12-12 富士通株式会社 半導体記憶装置
JPS5951075B2 (ja) * 1980-03-31 1984-12-12 富士通株式会社 半導体記憶装置
JPS5958689A (ja) * 1982-09-28 1984-04-04 Fujitsu Ltd 半導体記憶装置
JPS6134792A (ja) * 1984-07-25 1986-02-19 Toshiba Corp 半導体記憶装置
US4700328A (en) * 1985-07-11 1987-10-13 Intel Corporation High speed and high efficiency layout for dram circuits

Also Published As

Publication number Publication date
US4807194A (en) 1989-02-21
KR900008937B1 (ko) 1990-12-13
JPH0437514B2 (ko) 1992-06-19
JPS6346696A (ja) 1988-02-27

Similar Documents

Publication Publication Date Title
KR870010547A (ko) 부 비트선을 가지는 반도체 기억장치
US7609573B2 (en) Embedded memory databus architecture
KR890002886A (ko) 반도체 기억장치
KR910003663A (ko) 다이나믹형 반도체메모리장치
KR930005030A (ko) 반도체 메모리
EP0929077A3 (en) Semiconductor memory with built-in parallel bit test mode
US4581720A (en) Semiconductor memory device
KR880010421A (ko) 오픈 비트선 구조를 가지는 다이나믹형 랜덤 억세스 메모리
IE810717L (en) Semiconductor memory device
KR880000968A (ko) 반도체 기억장치
KR950020732A (ko) 다이나믹 반도체 기억장치
KR880013169A (ko) 반도체 메모리장치
KR900005465A (ko) 다이나믹 랜덤억세스 메모리장치(dynamic random access memory device)
KR960030408A (ko) 반도체 기억장치
KR840006098A (ko) 듀얼 포오트형 반도체 기억장치
KR860007738A (ko) 반도체 메모리(memory) 장치
KR860006790A (ko) 반도체 기억장치
KR920020499A (ko) 반도체 기억 장치
US5307307A (en) Semiconductor memory device having improved bit line arrangement
KR850008026A (ko) 분할된 비트라인들을 갖는 블록분할 반도체 메모리장치
KR980006294A (ko) 반도체 기억장치
KR860002156A (ko) 반도체 장치
KR880013171A (ko) 부 비트선을 가지는 반도체 기억장치
JPS63225993A (ja) 半導体記憶装置
EP0180054A3 (en) Dual ended adaptive folded bitline scheme

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 17

EXPY Expiration of term