KR20230043298A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20230043298A
KR20230043298A KR1020210125861A KR20210125861A KR20230043298A KR 20230043298 A KR20230043298 A KR 20230043298A KR 1020210125861 A KR1020210125861 A KR 1020210125861A KR 20210125861 A KR20210125861 A KR 20210125861A KR 20230043298 A KR20230043298 A KR 20230043298A
Authority
KR
South Korea
Prior art keywords
scan
period
gate
signal
line
Prior art date
Application number
KR1020210125861A
Other languages
English (en)
Inventor
진자경
김유철
김지혜
염성오
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210125861A priority Critical patent/KR20230043298A/ko
Priority to US17/859,555 priority patent/US11694630B2/en
Priority to CN202211125648.2A priority patent/CN115862545A/zh
Publication of KR20230043298A publication Critical patent/KR20230043298A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 표시 장치는, 제1 주사 라인, 제2 주사 라인, 제3 주사 라인, 발광 제어 라인 및 데이터 라인에 연결되는 화소를 포함하는 표시 패널, 제1 주사 라인에 제1 주사 신호를 공급하고, 제2 주사 라인에 제2 주사 신호를 공급하며, 제3 주사 라인에 제3 주사 신호를 공급하고, 제4 주사 라인에 제4 주사 신호를 공급하는 주사 구동부, 발광 제어 라인에 발광 제어 신호를 공급하는 발광 구동부, 데이터 라인으로 데이터 신호를 공급하는 데이터 구동부, 및 주사 구동부, 발광 구동부, 및 데이터 구동부의 구동을 제어하는 타이밍 제어부를 포함한다. 제2 주사 신호와 제3 주사 신호는, 한 프레임 중 적어도 일부 구간에서 게이트 온 레벨을 가지며, 한 프레임 중 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지된다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것이다.
표시 장치는 복수의 화소들을 포함한다. 화소들 각각은 복수의 트랜지스터들, 트랜지스터들에 전기적으로 연결된 발광 소자 및 커패시터를 포함한다. 트랜지스터들은 배선을 통해 제공되는 신호들에 각각 응답하여 턴 온되고, 이에 의해 소정의 구동 전류가 생성된다. 발광 소자는 이러한 구동 전류에 대응하여 발광한다.
최근에는 표시 장치의 구동 효율 향상 및 소비 전력을 최소화하기 위하여 표시 장치를 저주파로 구동하는 방법이 사용된다. 따라서, 표시 장치가 저주파로 구동될 때 표시 품질을 향상시킬 수 있는 방법이 요구된다.
본 발명의 일 목적은 휘도 편차를 최소화할 수 있는 표시 장치를 제공하는 데 있다.
본 발명의 실시예들에 의한 표시 장치는, 제1 주사 라인, 제2 주사 라인, 제3 주사 라인, 발광 제어 라인 및 데이터 라인에 연결되는 화소를 포함하는 표시 패널, 상기 제1 주사 라인에 제1 주사 신호를 공급하고, 상기 제2 주사 라인에 제2 주사 신호를 공급하며, 상기 제3 주사 라인에 제3 주사 신호를 공급하고, 상기 제4 주사 라인에 제4 주사 신호를 공급하는 주사 구동부, 상기 발광 제어 라인에 발광 제어 신호를 공급하는 발광 구동부, 상기 데이터 라인으로 데이터 신호를 공급하는 데이터 구동부; 및 상기 주사 구동부, 상기 발광 구동부, 및 상기 데이터 구동부의 구동을 제어하는 타이밍 제어부를 포함할 수 있다. 상기 제2 주사 신호와 상기 제3 주사 신호는, 한 프레임(frame) 중 적어도 일부 구간에서 게이트 온 레벨을 가지며, 상기 한 프레임 중 상기 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지될 수 있다.
일 실시예에서, 상기 주사 구동부는, 상기 제1 주사 라인에 상기 화소의 영상 리프레시 레이트(refresh rate)에 대응하는 제2 주파수로 상기 제1 주사 신호를 공급하는 제1 주사 구동부, 상기 제2 주사 라인에 상기 제2 주파수로 상기 제2 주사 신호를 공급하는 제2 주사 구동부, 상기 제3 주사 라인에 상기 제2 주파수로 상기 제3 주사 신호를 공급하는 제3 주사 구동부, 및 상기 제4 주사 라인에 상기 제2 주파수와 상이한 제1 주파수로 상기 제4 주사 신호를 공급하는 제4 주사 구동부를 포함할 수 있다. 상기 발광 구동부는 상기 발광 제어 라인에 상기 제1 주파수로 상기 발광 제어 신호를 공급하며, 상기 데이터 구동부는, 상기 제2 주파수에 따라 상기 데이터 라인으로 상기 데이터 신호를 공급할 수 있다.
일 실시예에서, 상기 한 프레임은 표시 주사 기간 및 적어도 하나의 자가 주사 기간을 포함할 수 있다. 상기 제2 주사 신호는 상기 표시 주사 기간 중 제1 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제1 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되고, 상기 제3 주사 신호는 상기 표시 주사 기간 중 제2 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제2 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지될 수 있다.
일 실시예에서, 상기 표시 주사 기간 내에서 상기 제1 구간과 상기 제2 구간은 연속될 수 있다.
일 실시예에서, 상기 제1 구간과 상기 제2 구간은 3 수평기간(horizontal period)에 대응할 수 있다.
일 실시예에서, 상기 제4 주사 신호는, 상기 표시 주사 기간 중 제3 구간의 적어도 일부 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제3 구간의 상기 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지될 수 있다.
일 실시예에서, 상기 제1 구간과 상기 제3 구간은 중첩할 수 있다.
일 실시예에서, 상기 제2 구간과 상기 제3 구간은 중첩할 수 있다.
일 실시예에서, 상기 제3 구간은 제1 서브 구간, 제2 서브 구간, 및 제3 서브 구간을 포함하고, 상기 제4 주사 신호는, 상기 제1 내지 제3 서브 구간들에서 게이트 온 레벨을 가지며, 상기 제3 구간 중 상기 제1 내지 제3 서브 구간들을 제외한 나머지 구간에서 게이트 오프 레벨을 가질 수 있다.
일 실시예에서, 상기 제1 주사 신호는 상기 표시 주사 기간 중 제4 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제4 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되며, 상기 표시 주사 기간 동안, 상기 데이터 신호가 상기 화소로 기입될 수 있다.
일 실시예에서, 상기 제2 주사 신호와 상기 제3 주사 신호는 상기 자가 주사 기간 동안 게이트 오프 레벨로 유지될 수 있다.
일 실시예에서, 상기 제4 주사 신호는, 상기 자가 주사 기간 중 제6 구간의 적어도 일부 구간에서 게이트 온 레벨을 가지며, 상기 자가 주사 기간 중 상기 제6 구간의 상기 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지될 수 있다.
일 실시예에서, 상기 제2 주파수는 상기 제1 주파수의 약수에 대응할 수 있다.
일 실시예에서, 상기 자가 주사 기간의 개수가 증가함에 따라, 상기 영상 리프레시 레이트가 감소할 수 있다.
일 실시예에서, 상기 화소는, 제1 노드에 연결되는 게이트 전극, 제1 전원 라인에 연결되는 제1 전극, 및 제3 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터, 상기 제1 전원 라인 및 제2 노드 사이에 형성되는 제1 커패시터, 상기 제1 노드 및 상기 제2 노드 사이에 연결되는 제2 커패시터, 상기 데이터 라인에 연결되는 제1 전극, 상기 제2 노드에 연결되는 제2 전극, 및 상기 제1 주사 라인에 연결되는 게이트 전극을 포함하는 제2 트랜지스터, 상기 제1 노드에 연결되는 제1 전극, 상기 제3 노드에 연결되는 제2 전극, 및 상기 제2 주사 라인에 연결되는 게이트 전극을 포함하는 제3 트랜지스터, 상기 제1 노드에 연결되는 제1 전극, 초기화 전원 라인에 연결되는 제2 전극, 및 상기 제3 주사 라인에 연결되는 게이트 전극을 포함하는 제4 트랜지스터, 상기 제2 노드에 연결되는 제1 전극, 기준 전원 라인에 연결되는 제2 전극, 및 상기 제2 주사 라인에 연결되는 게이트 전극을 포함하는 제5 트랜지스터, 상기 제3 노드에 연결되는 제1 전극, 및 상기 발광 제어 라인에 연결되는 게이트 전극을 포함하는 제6 트랜지스터, 상기 초기화 전원 라인에 연결되는 제1 전극, 및 상기 제4 주사 라인에 연결되는 게이트 전극을 포함하는 제7 트랜지스터, 및 상기 제6 트랜지스터의 제2 전극과 상기 제7 트랜지스터의 제2 전극에 연결되는 제1 전극 및 제2 전원 라인에 연결되는 제2 전극을 포함하는 발광 소자를 포함할 수 있다.
본 발명의 실시예들에 의한 표시 장치의 구동 방법은, 제1 주사 라인에 제1 주사 신호를 공급하는 단계, 제2 주사 라인에 제2 주사 신호를 공급하는 단계, 제3 주사 라인에 제3 주사 신호를 공급하는 단계, 제4 주사 라인에 제4 주사 신호를 공급하는 단계, 발광 제어 라인에 발광 제어 신호를 공급하는 단계, 데이터 라인을 통해 화소로 데이터 신호를 공급하는 단계를 포함할 수 있다. 상기 제2 주사 신호와 상기 제3 주사 신호는, 한 프레임(frame) 중 적어도 일부 구간에서 게이트 온 레벨을 가지며, 상기 한 프레임 중 상기 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지될 수 있다.
일 실시예에서, 상기 제1 주사 신호를 공급하는 단계는, 상기 제1 주사 라인에 상기 화소의 영상 리프레시 레이트(refresh rate)에 대응하는 제2 주파수로 상기 제1 주사 신호를 공급하며, 상기 제2 주사 신호를 공급하는 단계는, 상기 제2 주사 라인에 상기 제2 주파수로 상기 제2 주사 신호를 공급하고, 상기 제3 주사 신호를 공급하는 단계는, 상기 제3 주사 라인에 상기 제2 주파수로 상기 제3 주사 신호를 공급하며, 상기 제4 주사 신호를 공급하는 단계는, 상기 제4 주사 라인에 상기 제2 주파수와 상이한 제1 주파수로 상기 제4 주사 신호를 공급할 수 있다. 상기 발광 제어 신호를 공급하는 단계는, 상기 발광 제어 라인에 상기 제1 주파수로 상기 발광 제어 신호를 공급하며, 상기 데이터 신호를 공급하는 단계는, 상기 제2 주파수에 따라 상기 데이터 라인으로 상기 데이터 신호를 공급할 수 있다.
일 실시예에서, 상기 한 프레임은 표시 주사 기간 및 적어도 하나의 자가 주사 기간을 포함하며, 상기 제2 주사 신호는 상기 표시 주사 기간 중 제1 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제1 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되고, 상기 제3 주사 신호는 상기 표시 주사 기간 중 제2 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제2 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지될 수 있다.
일 실시예에서, 상기 제1 구간과 상기 제2 구간은 3 수평기간(horizontal period)에 대응할 수 있다.
일 실시예에서, 상기 제4 주사 신호는, 상기 표시 주사 기간 중 제3 구간의 적어도 일부 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제3 구간의 상기 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되고, 상기 제1 구간과 상기 제3 구간은 중첩하며, 상기 제2 구간과 상기 제3 구간은 중첩할 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 한 프레임의 표시 주사 기간에서 초기화 동작 내지 보상 동작을 수행하기 위한 구간의 길이를 최소화함으로써, 표시 주사 기간과 자가 주사 기간의 휘도 편차 및 영상 리프레시 레이트에 따른 휘도 편차를 최소화할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2a는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 2b는 도 1의 표시 장치에 포함되는 화소의 다른 일 예를 나타내는 회로도이다.
도 3은 표시 주사 기간에서 도 2a의 화소의 동작의 일 예를 설명하기 위한 파형도이다.
도 4는 자가 주사 기간에서 도 2a의 화소의 동작의 일 예를 설명하기 위한 파형도이다.
도 5a 및 도 5b는 표시 주사 기간에서 도 2a의 화소의 동작의 비교 예를 설명하기 위한 파형도들이다.
도 6a는 영상 리프레시 레이트에 따른 표시 장치의 구동 방법의 일 예를 설명하기 위한 개념도이다.
도 6b는 영상 리프레시 레이트에 따른 표시 장치의 구동 방법을 설명하기 위한 도면이다.
도 7a 및 도 7b는 도 2a의 화소에 포함된 제1 트랜지스터의 특성을 설명하기 위한 그래프들이다.
도 8a 및 도 8b는 도 2a의 화소의 시간 대비 휘도를 설명하기 위한 그래프들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 주사 구동부(200, 300, 400, 500), 발광 구동부(600), 데이터 구동부(700), 및 타이밍 제어부(800)를 포함할 수 있다.
주사 구동부(200, 300, 400, 500)는 제1 주사 구동부(200), 제2 주사 구동부(300), 제3 주사 구동부(400), 및 제4 주사 구동부(500)의 구성 및 동작으로 구분될 수 있다. 다만, 상기 주사 구동부의 구분은 설명의 편의를 위한 것이며, 설계에 따라 주사 구동부들 중 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수 있다.
일 실시예에서, 표시 장치(1000)는 제1 전원(VDD)의 전압, 제2 전원(VSS)의 전압, 제3 전원(VREF)(또는, 기준 전원), 및 제4 전원(VINT)(또는, 초기화 전원)의 전압을 표시 패널(100)에 공급하기 위하여 전원 공급부를 더 포함할 수 있다. 전원 공급부는 주사 신호, 제어 신호 및/또는 발광 제어 신호의 게이트 온(gate-on) 레벨 및 게이트 오프(gate-off) 레벨을 결정하는 로우(low) 전원(또는, 저전원) 및 하이(high) 전원(또는, 고전원)을 주사 구동부(200, 300, 400, 500), 및/또는 발광 구동부(600)에 공급할 수 있다. 여기서, 로우 전원은 하이 전원보다 낮은 전압 레벨을 가질 수 있다. 다만, 이는 예시적인 것으로서, 제1 전원(VDD), 제2 전원(VSS), 초기화 전원(VINT), 기준 전원(VREF), 로우 전원, 및 하이 전원 중 적어도 하나는 타이밍 제어부(800) 또는 데이터 구동부(700)로부터 공급될 수도 있다.
실시예에 따라, 제1 전원(VDD)과 제2 전원(VSS)은 발광 소자의 구동을 위한 전압들을 생성할 수 있다. 일 실시예에서, 제2 전원(VSS)의 전압 레벨은 제1 전원(VDD)의 전압 레벨보다 낮을 수 있다. 예를 들어, 제1 전원(VDD)의 전압은 양(positive)의 전압이고, 제2 전원(VSS)의 전압은 음(negative)의 전압일 수 있다.
기준 전원(VREF)은 화소(PX)를 초기화하는 전원일 수 있다. 예를 들어, 기준 전원(VREF)의 전압에 의해 화소(PX)에 포함되는 커패시터 및/또는 트랜지스터가 초기화될 수 있다. 기준 전원(VREF)은 양의 전압일 수 있다. 예를 들어, 기준 전원(VREF)은 제1 전원(VDD)의 전압 레벨과 같은 전압 레벨을 가지거나, 특정 전압 레벨을 가지는 직류 전압일 수 있다.
초기화 전원(VINT)은 화소(PX)를 초기화하는 전원일 수 있다. 예를 들어, 초기화 전원(VINT)의 전압에 의해 화소(PX)에 포함되는 구동 트랜지스터 및/또는 발광 소자가 초기화될 수 있다. 초기화 전원(VINT)은 음의 전압일 수 있다. 예를 들어, 초기화 전원(VINT)은 데이터 신호의 전압 레벨보다 낮은 전압 레벨을 가질 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 영상 리프레시 레이트(refresh rate, 구동 주파수, 또는 화면 재생률)로 영상을 표시할 수 있다. 영상 리프레시 레이트는 화소(PX)의 구동 트랜지스터(제1 트랜지스터)에 실질적으로 데이터 신호가 기입되는 빈도수이다. 예를 들어, 영상 리프레시 레이트는 화면 주사율, 화면 재생 빈도수라도고 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낼 수 있다.
일 실시예에서, 영상 리프레시 레이트에 대응하여, 하나의 수평 라인(또는, 화소행)에 대한 데이터 구동부(700)의 출력 주파수 및/또는 기입 주사 신호를 출력하는 제1 주사 구동부(200)의 출력 주파수가 결정될 수 있다. 예를 들어, 동영상 구동을 위한 리프레시 레이트는 약 60Hz 이상(예를 들어, 120Hz, 240Hz 등)의 주파수일 수 있다.
일 실시예에서, 표시 장치(1000)는 구동 조건에 따라, 하나의 수평 라인(또는, 화소행)에 대한 주사 구동부(200, 300, 400, 500)의 출력 주파수 및 이에 대응하는 데이터 구동부(700)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 240Hz의 다양한 영상 리프레시 레이트들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 240Hz 이상의 영상 리프레시 레이트(예를 들어, 480Hz)로도 영상을 표시할 수 있다.
표시 패널(100)은 데이터 라인(DL)들, 주사 라인들(SL1, SL2, SL3, SL4), 및 발광 제어 라인(EL)들과 각각 연결되는 화소(PX)들을 포함할 수 있다. 화소(PX)들은 외부로부터 제1 전원(VDD), 제2 전원(VSS), 초기화 전원(VINT), 및 기준 전원(VREF)의 전압들을 공급받을 수 있다. 일 실시예에서, 제i 행, 제j(단, i, j는 자연수) 열에 배치되는 화소(PX)는 제i 화소행에 대응하는 주사 라인들(SL1i, SL2i, SL3i, SL4i), 제i 화소행에 대응하는 발광 제어 라인(ELi), 및 제j 화소열에 대응하는 데이터 라인(DLj)에 연결될 수 있다.
본 발명의 실시예에서는 화소(PX)의 회로 구조에 대응하여 화소(PX)에 연결되는 신호선들(SL1, SL2, SL3, SL4, EL, DL)은 다양하게 설정될 수 있다.
타이밍 제어부(800)는 외부로부터 공급되는 동기 신호들에 대응하여 제1 구동 제어 신호(SCS1), 제2 구동 제어 신호(SCS2), 제3 구동 제어 신호(SCS3), 제4 구동 제어 신호(SCS4), 제5 구동 제어 신호(ECS), 및 제6 구동 제어 신호(DCS)를 생성할 수 있다. 제1 구동 제어 신호(SCS1)는 제1 주사 구동부(200)로 공급되고, 제2 구동 제어 신호(SCS2)는 제2 주사 구동부(300)로 공급되며, 제3 구동 제어 신호(SCS3)는 제3 주사 구동부(400)로 공급되고, 제4 구동 제어 신호(SCS4)는 제4 주사 구동부(500)로 공급되며, 제5 구동 제어 신호(ECS)는 발광 구동부(600)로 공급되고, 제6 구동 제어 신호(DCS)는 데이터 구동부(700)로 공급될 수 있다. 또한, 타이밍 제어부(800)는 외부로부터 공급되는 입력 영상 데이터를 영상 데이터(RGB)로 재정렬하여 데이터 구동부(700)에 공급할 수 있다.
제1 구동 제어 신호(SCS1)에는 제1 주사 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 제1 주사 스타트 펄스는 제1 주사 구동부(200)로부터 출력되는 주사 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제1 주사 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제2 구동 제어 신호(SCS2)에는 제2 주사 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 제2 주사 스타트 펄스는 제2 주사 구동부(300)로부터 출력되는 주사 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제2 주사 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제3 구동 제어 신호(SCS3)에는 제3 주사 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 제3 주사 스타트 펄스는 제3 주사 구동부(400)로부터 출력되는 주사 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제3 주사 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제4 구동 제어 신호(SCS4)에는 제4 주사 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 제4 주사 스타트 펄스는 제4 주사 구동부(500)로부터 출력되는 주사 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제4 주사 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제5 구동 제어 신호(ECS)에는 발광 제어 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 발광 제어 스타트 펄스는 발광 구동부(600)로부터 출력되는 발광 제어 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 발광 제어 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제6 구동 제어 신호(DCS)에는 소스 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어할 수 있다. 클럭 신호들은 샘플링 동작을 제어하기 위하여 이용될 수 있다.
제1 주사 구동부(200)는 타이밍 제어부(800)로부터 제1 구동 제어 신호(SCS1)를 수신하고, 제1 구동 제어 신호(SCS1)에 기초하여 제1 주사 라인(SL1)들로 주사 신호(예를 들어, 제1 주사 신호)를 공급할 수 있다. 예를 들어, 제1 주사 구동부(200)는 제1 주사 라인(SL1)들로 제1 주사 신호를 순차적으로 공급할 수 있다. 제1 주사 신호가 순차적으로 공급되면, 화소(PX)들은 수평 라인 단위(또는, 화소행 단위)로 선택되며, 데이터 신호가 화소(PX)들에 공급될 수 있다. 즉, 제1 주사 신호는 데이터 기입에 이용되는 신호일 수 있다.
제1 주사 신호는 게이트 온 레벨(예를 들어, 로우 레벨)로 설정될 수 있다. 화소(PX)에 포함되며 제1 주사 신호를 수신하는 트랜지스터는 제1 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다.
일 실시예에서, 제1 주사 라인(SL1)들 중 하나의 주사 라인(예를 들어, 제1 주사 라인(SL1i))에 대응하여, 제1 주사 구동부(200)는 표시 장치(1000)의 영상 리프레시 레이트와 동일한 주파수(예를 들어, 제2 주파수)로 주사 신호(예를 들어, 제1 주사 신호)를 제1 주사 라인(SL1i)으로 공급할 수 있다. 제2 주파수는 발광 구동부(600)를 구동하는 제1 주파수의 약수로 설정될 수 있다.
제1 주사 구동부(200)는 한 프레임의 표시 주사 기간에 제1 주사 라인(SL1)들로 주사 신호를 공급할 수 있다. 일례로, 제1 주사 구동부(200)는 표시 주사 기간 동안 제1 주사 라인(SL1)들 각각으로 적어도 하나의 주사 신호를 공급할 수 있다.
제2 주사 구동부(300)는 타이밍 제어부(800)로부터 제2 구동 제어 신호(SCS2)를 수신하고, 제2 구동 제어 신호(SCS2)에 기초하여 제2 주사 라인(SL2)들로 주사 신호(예를 들어, 제2 주사 신호)를 공급할 수 있다. 예를 들어, 제2 주사 구동부(300)는 제2 주사 라인(SL2)들로 제2 주사 신호를 순차적으로 공급할 수 있다. 제2 주사 신호는 화소(PX)들의 초기화 및/또는 문턱 전압(threshold voltage; Vth)의 샘플링 내지 보상을 위해 공급될 수 있다. 제2 주사 신호가 공급되면, 화소(PX)들은 문턱 전압의 샘플링(또는, 보상) 및/또는 초기화 동작을 수행할 수 있다.
제2 주사 신호는 게이트 온 레벨(예를 들어, 로우 레벨)로 설정될 수 있다. 화소(PX)에 포함되며 제2 주사 신호를 수신하는 트랜지스터는 제2 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다.
일 실시예에서, 제2 주사 라인(SL2)들 중 하나의 주사 라인(예를 들어, 제2 주사 라인(SL2i))에 대응하여, 제2 주사 구동부(300)는 제1 주사 구동부(200)의 출력과 동일한 주파수(예를 들어, 제2 주파수)로 주사 신호(예를 들어, 제2 주사 신호)를 제2 주사 라인(SL2i)으로 공급할 수 있다.
제2 주사 구동부(300)는 한 프레임의 표시 주사 기간 동안 제2 주사 라인(SL2)들로 주사 신호를 공급할 수 있다. 일례로, 제2 주사 구동부(300)는 표시 주사 기간 동안 제2 주사 라인(SL2)들 각각으로 적어도 하나의 주사 신호를 공급할 수 있다.
일 실시예에서, 제2 주사 구동부(300)는 한 프레임의 적어도 일부 구간(예를 들어, 한 프레임의 표시 주사 기간 중 적어도 일부 구간)에 대응하여 게이트 온 레벨(예를 들어, 로우 레벨)의 제2 주사 신호를 공급하고, 한 프레임의 상기 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨(예를 들어, 하이 레벨)의 제2 주사 신호를 공급할 수 있다. 즉, 제2 주사 라인(SL2)들로 제공되는 제2 주사 신호는 한 프레임의 표시 주사 기간 중 적어도 일부 구간을 제외하고는 게이트 오프 레벨로 유지될 수 있다.
제3 주사 구동부(400)는 타이밍 제어부(800)로부터 제3 구동 제어 신호(SCS3)를 수신하고, 제3 구동 제어 신호(SCS3)에 기초하여 제3 주사 라인(SL3)들로 주사 신호(예를 들어, 제3 주사 신호)를 공급할 수 있다. 예를 들어, 제3 주사 구동부(400)는 제3 주사 라인(SL3)들로 제3 주사 신호를 순차적으로 공급할 수 있다. 제3 주사 신호는 화소(PX)들의 초기화를 위해 공급될 수 있다. 제3 주사 신호가 공급되면, 화소(PX)들은 초기화 동작을 수행할 수 있다.
제3 주사 신호는 게이트 온 레벨(예를 들어, 로우 레벨)로 설정될 수 있다. 화소(PX)에 포함되며 제3 주사 신호를 수신하는 트랜지스터는 제3 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다.
일 실시예에서, 제3 주사 라인(SL3)들 중 하나의 주사 라인(예를 들어, 제3 주사 라인(SL3i))에 대응하여, 제3 주사 구동부(400)는 제1 주사 구동부(200)의 출력과 동일한 주파수(예를 들어, 제2 주파수)로 주사 신호(예를 들어, 제3 주사 신호)를 제3 주사 라인(SL3i)으로 공급할 수 있다.
제3 주사 구동부(400)는 한 프레임의 표시 주사 기간 동안 제3 주사 라인(SL3)들로 주사 신호를 공급할 수 있다. 일례로, 제3 주사 구동부(400)는 표시 주사 기간 동안 제3 주사 라인(SL3)들 각각으로 적어도 하나의 주사 신호를 공급할 수 있다.
일 실시예에서, 제3 주사 구동부(400)는 한 프레임의 적어도 일부 구간(예를 들어, 한 프레임의 표시 주사 기간 중 적어도 일부 구간)에 대응하여 게이트 온 레벨(예를 들어, 로우 레벨)의 제3 주사 신호를 공급하고, 한 프레임의 상기 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨(예를 들어, 하이 레벨)의 제3 주사 신호를 공급할 수 있다. 즉, 제3 주사 라인(SL3)들로 제공되는 제3 주사 신호는 한 프레임의 표시 주사 기간 중 적어도 일부 구간을 제외하고는 게이트 오프 레벨로 유지될 수 있다.
제4 주사 구동부(500)는 타이밍 제어부(800)로부터 제4 구동 제어 신호(SCS4)를 수신하고, 제4 구동 제어 신호(SCS4)에 기초하여 제4 주사 라인(SL4)들로 주사 신호(예를 들어, 제4 주사 신호)를 공급할 수 있다. 예를 들어, 제4 주사 구동부(500)는 제4 주사 라인(SL4)들로 제4 주사 신호를 순차적으로 공급할 수 있다. 제4 주사 신호는 화소(PX)들에 포함되는 발광 소자의 초기화를 위해 공급될 수 있다. 제4 주사 신호가 공급되면, 화소(PX)들은 발광 소자의 초기화 동작을 수행할 수 있다.
제4 주사 신호는 게이트 온 레벨(예를 들어, 로우 레벨)로 설정될 수 있다. 화소(PX)에 포함되며 제4 주사 신호를 수신하는 트랜지스터는 제4 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다.
일 실시예에서, 제4 주사 라인(SL4)들 중 하나의 주사 라인(예를 들어, 제4 주사 라인(SL4i))에 대응하여, 제4 주사 구동부(500)는 표시 장치(1000)의 영상 리프레시 레이트의 주파수와 관계없이 항상 일정한 주파수(예를 들어, 제1 주파수)로 주사 신호(예를 들어, 제4 주사 신호)를 제4 주사 라인(SL4i)으로 공급할 수 있다.
또한, 제4 주사 구동부(500)가 주사 신호를 공급하는 제1 주파수는 제2 주파수보다 크게 설정될 수 있다. 일 실시예에서, 영상 리프레시 레이트의 주파수(및 제2 주파수)는 제1 주파수의 약수로 설정될 수 있다.
예를 들어, 표시 장치(1000)가 구동 가능한 모든 구동 주파수들에서, 제4 주사 구동부(500)는 표시 주사 기간 동안 스캐닝을 1회 수행하며, 자가 주사 기간 동안 영상 리프레시 레이트에 따라 스캐닝을 적어도 1회 수행할 수 있다.
즉, 표시 주사 기간 동안 제4 주사 라인(SL4)들 각각으로 주사 신호가 순차적으로 1회 출력되고, 자가 주사 기간 동안 제4 주사 라인(SL4)들 각각으로 주사 신호가 순차적으로 1회 이상 출력될 수 있다.
또한, 영상 리프레시 레이트가 감소되는 경우, 하나의 프레임 기간 내에서 제4 주사 구동부(500)가 제4 주사 라인(SL4)들 각각으로 주사 신호를 공급하는 동작의 반복 횟수가 증가될 수 있다.
일 실시예에서, 제4 주사 구동부(500)는 제2 주사 구동부(300)가 게이트 온 레벨의 제2 주사 신호를 공급하는 구간과 중첩하는 구간에서, 게이트 온 레벨(예를 들어, 로우 레벨)의 제4 주사 신호를 공급할 수 있다. 또한, 제4 주사 구동부(500)는 제3 주사 구동부(400)가 게이트 온 레벨의 제3 주사 신호를 공급하는 구간과 중첩하는 구간에서, 게이트 온 레벨(예를 들어, 로우 레벨)의 제4 주사 신호를 공급할 수 있다.
발광 구동부(600)는 타이밍 제어부(800)로부터 제5 구동 제어 신호(ECS)를 수신하고, 제5 구동 제어 신호(ECS)에 기초하여 발광 제어 라인(EL)들로 발광 제어 신호를 공급할 수 있다. 예를 들어, 발광 구동부(600)는 발광 제어 라인(EL)들로 발광 제어 신호를 순차적으로 공급할 수 있다.
발광 제어 신호가 공급되면, 화소(PX)들이 수평 라인 단위(또는, 화소행 단위)로 비발광될 수 있다. 이를 위해, 발광 제어 신호는 화소(PX)들에 포함되는 트랜지스터가 턴-오프될 수 있도록 게이트 오프 레벨(예를 들어, 하이 레벨)로 설정될 수 있다. 화소(PX)에 포함되며 발광 제어 신호를 수신하는 트랜지스터는 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정될 수 있다.
발광 제어 신호는 화소(PX)들의 발광 시간을 제어하기 위하여 사용될 수 있다. 이를 위하여, 발광 제어 신호는 주사 신호보다 넓은 폭으로 설정될 수 있다.
일 실시예에서, 제4 주사 구동부(500)와 마찬가지로, 발광 제어 라인(EL)들 중 하나의 발광 제어 라인(예를 들어, 발광 제어 라인(ELi))에 대응하여, 발광 구동부(600)는 제1 주파수로 발광 제어 신호를 발광 제어 라인(ELi)으로 공급할 수 있다. 따라서, 한 프레임 기간 내에서, 발광 제어 라인(EL)들로 공급되는 발광 제어 신호들은 소정 주기마다 반복적으로 공급될 수 있다.
이에 따라, 영상 리프레시 레이트가 감소되는 경우, 하나의 프레임 기간 내에서 발광 구동부(600)가 발광 제어 라인(EL)들 각각으로 발광 제어 신호를 공급하는 동작의 반복 횟수가 증가될 수 있다.
데이터 구동부(700)는 타이밍 제어부(800)로부터 제6 구동 제어 신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(700)는 제6 구동 제어 신호(DCS)에 대응하여 데이터 라인(DL)들로 데이터 신호를 공급할 수 있다. 데이터 라인(DL)들로 공급된 데이터 신호는 주사 신호(예를 들어, 제1 주사 신호)에 의하여 선택된 화소(PX)들로 공급될 수 있다. 이를 위하여, 데이터 구동부(700)는 주사 신호와 동기되도록 데이터 라인(DL)들로 데이터 신호를 공급할 수 있다.
일 실시예에서, 데이터 구동부(700)는 영상 리프레시 레이트에 대응하여 한 프레임 기간 동안 데이터 라인(DL)들로 데이터 신호를 공급할 수 있다. 예를 들어, 데이터 구동부(700)는 제1 주사 라인(SL1)들로 공급되는 주사 신호와 동기되도록 데이터 신호를 공급될 수 있다.
도 2a는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다. 도 2b는 도 1의 표시 장치에 포함되는 화소의 다른 일 예를 나타내는 회로도이다. 도 2a 및 도 2b에는 i번째 화소행 및 j번째 화소열에 위치하는 화소(PX)가 예시적으로 도시되었다.
먼저 도 2a를 참조하면, 화소(PX)는 발광 소자(LD) 및 발광 소자(LD)에 흐르는 전류량을 제어하는 화소 회로(또는, 화소 구동 회로)를 포함할 수 있다.
발광 소자(LD)는 제1 전원(VDD)과 제2 전원(VSS) 사이에 연결될 수 있다. 예를 들어, 발광 소자(LD)의 제1 전극(예를 들어, 애노드 전극)은 화소 회로를 경유하여 제1 전원(VDD)의 전압이 인가되는 제1 전원 라인(PL1)에 연결되고, 발광 소자(LD)의 제2 전극(예를 들어, 캐소드 전극)은 제2 전원(VSS)이 인가되는 제2 전원 라인(PL2)에 연결될 수 있다. 발광 소자(LD)는 화소 회로로부터 제공되는 구동 전류에 대응하는 휘도로 발광할 수 있다.
제1 전원(VDD)의 전압과 제2 전원(VSS)의 전압은 발광 소자(LD)가 발광할 수 있도록 하는 전위 차를 가질 수 있다. 예를 들어, 제1 전원(VDD)은 고전위 화소 전원일 수 있고, 제2 전원(VSS)은 제1 전원(VDD)보다 발광 소자(LD)의 문턱 전압 이상 낮은 전위를 가지는 저전위 화소 전원일 수 있다.
발광 소자(LD)는 유기 발광 다이오드(organic light emitting diode)로 선택될 수 있다. 또한, 발광 소자(LD)는 마이크로 LED(light emitting diode), 양자점 발광 다이오드(quantum dot light emitting diode)와 같은 무기 발광 다이오드(inorganic light emitting diode)로 선택될 수 있다. 또한, 발광 소자(LD)는 유기물과 무기물이 복합적으로 구성된 소자일 수도 있다. 도 2a에서는 화소(PX)가 단일(single) 발광 소자(LD)를 포함하는 것을 도시되어 있으나, 다른 실시예에서 화소(PX)는 복수의 발광 소자들을 포함하며, 복수의 발광 소자들은 상호 직렬, 병렬, 또는, 직병렬로 연결될 수 있다.
화소 회로는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 화소 회로는 제1 트랜지스터(T1)(또는, 구동 트랜지스터), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6)(또는, 발광 트랜지스터), 제7 트랜지스터(T7)(또는, 초기화 트랜지스터), 제1 커패시터(C1)(또는, 스토리지 커패시터), 및 제2 커패시터(C2)를 포함할 수 있다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7) 각각은 P형 트랜지스터(예를 들어, P-type MOSFET)일 수 있다. 다만, 이에 한정되는 것은 아니며, 트랜지스터들 중 적어도 하나의 트랜지스터는 N형 트랜지스터일 수도 있다.
제1 트랜지스터(T1)는 제1 전원 라인(PL1)에 연결되는 제1 전극, 제3 노드(N3)에 연결되는 제2 전극, 및 제1 노드(N1)에 연결되는 게이트 전극을 포함할 수 있다. 제1 전원 라인(PL1)에는 제1 전원(VDD)의 전압이 인가될 수 있다. 제1 트랜지스터(T1)는 소스-게이트 전압(즉, 제1 전극 및 게이트 전극 간의 전압)에 응답하여, 발광 소자(LD)에 흐르는 구동 전류의 전류량을 제어할 수 있다.
제1 커패시터(C1)는 제1 전원 라인(PL1) 및 제2 노드(N2) 사이에 연결되거나 형성될 수 있다. 제1 커패시터(C1)는 제2 노드(N2)에 제공되는 전압을 저장하고, 제2 노드(N2)의 전압을 안정화시킬 수 있다. 제2 커패시터(C2)는 제1 노드(N1) 및 제2 노드(N2) 사이에 연결될 수 있다. 제2 커패시터(C2)는 제1 노드(N1) 및 제2 노드(N2)에 제공되는 전압을 저장할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLj)에 연결되는 제1 전극, 제2 노드(N2)에 연결되는 제2 전극, 및 제1 주사 라인(SL1i)에 연결되는 게이트 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 제1 주사 라인(SL1i)을 통해 제공되는 게이트 온 레벨(예를 들어, 로우 레벨)의 제1 주사 신호(GW)에 응답하여 턴-온되고, 데이터 라인(DLj)에 인가되는 데이터 신호(DATA)를 제2 노드(N2)에 제공할 수 있다.
제3 트랜지스터(T3)는 제1 노드(N1)에 연결되는 제1 전극, 제3 노드(N3)에 연결되는 제2 전극, 및 제2 주사 라인(SL2i)에 연결되는 게이트 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 제2 주사 라인(SL2i)을 통해 제공되는 게이트 온 레벨(예를 들어, 로우 레벨)의 제2 주사 신호(GC)에 응답하여 턴-온되고, 제1 노드(N1) 및 제3 노드(N3)를 연결할 수 있다. 즉, 제3 트랜지스터(T3)에 의해 제1 트랜지스터(T1)는 다이오드 형태로 연결될 수 있다. 이 경우, 제1 노드(N1)에 제1 전원(VDD)의 전압 및 제1 트랜지스터(T1)의 문턱 전압간의 차이에 대응하는 전압이 샘플링될 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)에 연결되는 제1 전극, 제4 전원 라인(PL4)(또는, 초기화 전원 라인)에 연결되는 제2 전극, 및 제3 주사 라인(SL3i)에 연결되는 게이트 전극을 포함할 수 있다. 제4 전원 라인(PL4)에는 초기화 전원(VINT)의 전압이 인가될 수 있다. 제4 트랜지스터(T4)는 제3 주사 라인(SL3i)을 통해 제공되는 게이트 온 레벨(예를 들어, 로우 레벨)의 제3 주사 신호(GI)(또는, 제1 초기화 제어 신호)에 응답하여 턴-온되고, 제1 노드(N1)에 초기화 전원(VINT)의 전압을 제공할 수 있다. 초기화 전원(VINT)은 데이터 신호(DATA)의 전압 레벨보다 낮은 전압 레벨을 가지며, 예를 들어, 초기화 전원(VINT)의 전압 레벨은 데이터 신호(DATA)의 최저 전압 레벨보다 낮게 설정될 수 있다. 즉, 제4 트랜지스터(T4)는 제1 노드(N1)를 초기화 전원(VINT)의 전압으로 초기화시킬 수 있다.
제5 트랜지스터(T5)는 제2 노드(N2)에 연결되는 제1 전극, 제3 전원 라인(PL3)(또는, 기준 전원 라인)에 연결되는 제2 전극, 및 제2 주사 라인(SL2i)에 연결되는 게이트 전극을 포함할 수 있다. 제3 전원 라인(PL3)에는 기준 전원(VREF)의 전압이 인가될 수 있다. 제5 트랜지스터(T5)는 제2 주사 라인(SL2i)을 통해 제공되는 게이트 온 레벨(예를 들어, 로우 레벨)의 제2 주사 신호(GC)에 응답하여 턴-온되고, 제2 노드(N2)에 기준 전원(VREF)의 전압을 제공할 수 있다. 여기서, 기준 전원(VREF)은 제1 전원(VDD)의 전압 레벨과 같은 전압 레벨을 가지거나, 특정 전압 레벨의 직류 전압일 수 있다. 즉, 제5 트랜지스터(T5)는 제2 노드(N2)는 기준 전원(VREF)의 전압으로 초기화시킬 수 있다.
제6 트랜지스터(T6)는 제3 노드(N3)에 연결되는 제1 전극, 발광 소자(LD)의 제1 전극(애노드 전극)에 연결되는 제2 전극, 및 발광 제어 라인(ELi)에 연결되는 게이트 전극을 포함할 수 있다. 제6 트랜지스터(T6)는 발광 제어 라인(ELi)을 통해 제공되는 게이트 온 레벨(또는, 로우 레벨)의 발광 제어 신호(EM)에 응답하여 턴-온 되고, 제3 노드(N3) 및 발광 소자(LD) 사이에 전류 이동 경로를 형성할 수 있다. 즉, 제6 트랜지스터(T6)가 턴-온되는 경우, 구동 전류가 발광 소자(LD)에 제공되고, 발광 소자(LD)는 구동 전류에 대응하는 휘도로 발광할 수 있다. 반대로, 제6 트랜지스터(T6)의 턴-오프되는 경우, 구동 전류의 전류 이동 경로가 차단되며, 발광 소자(LD)는 비발광할 수 있다.
제7 트랜지스터(T7)는 제4 전원 라인(PL4)에 연결되는 제1 전극, 발광 소자(LD)의 제1 전극(애노드 전극)에 연결되는 제2 전극, 및 제4 주사 라인(SL4i)에 연결되는 게이트 전극을 포함할 수 있다. 제7 트랜지스터(T7)는 제4 주사 라인(SL4i)을 통해 제공되는 게이트 온 레벨(또는, 로우 레벨)의 제4 주사 신호(GB)(또는, 제2 초기화 제어 신호)에 응답하여 턴-온되고, 초기화 전원(VINT)의 전압을 발광 소자(LD)의 제1 전극(애노드 전극)에 제공할 수 있다. 이 경우, 발광 소자(LD)에 형성된 기생 커패시터(즉, 발광 소자(LD)의 구조상 발생하는 기생 커패시터)에 충전된 전하가 초기화 전원(VINT)의 전압에 의해 초기화될 수 있다. 제7 트랜지스터(T7)가, 발광 소자(LD)가 발광하는 발광 구간에 앞서, 발광 소자(LD)의 제1 전극(애노드 전극)에 초기화 전원(VINT)의 전압을 전달하는 경우, 화소(PX)는 데이터 신호(DATA)에 대응하여 보다 균일한 휘도 특성을 나타낼 수 있다.
일 실시예에서, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 제7 트랜지스터(T7)는 상호 유사한 구조 및 크기의 트랜지스터들로 형성될 수 있다. 다른 실시예에서, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 제7 트랜지스터(T7) 중 적어도 하나는 나머지 트랜지스터들과 상이한 구조 및 크기의 트랜지스터로 형성될 수도 있다.
일 실시예에서, 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 제5 트랜지스터(T5) 중 적어도 하나는 듀얼-게이트 트랜지스터(dual-gate transistor)(또는, 직렬 연결된 복수의 서브 트랜지스터들을 포함하는 트랜지스터)로 구현될 수 있다. 예를 들어, 도 2b에 도시된 바와 같이, 화소(PX')에 포함되는 제2 트랜지스터(T2'), 제3 트랜지스터(T3'), 제4 트랜지스터(T4') 및 제5 트랜지스터(T5') 각각은 듀얼-게이트 트랜지스터로 구현되고, 상호 직렬 연결된 2개의 서브 트랜지스터들을 포함할 수 있다. 이 경우, 제3 트랜지스터(T3') 및 제4 트랜지스터(T4') 각각의 턴-오프 상태에서, 제3 트랜지스터(T3') 및 제4 트랜지스터(T4')를 통해 흐르는 누설 전류가 저감될 수 있다. 또한, 제2 트랜지스터(T2') 및 제5 트랜지스터(T5')를 통해 흐르는 누설전류가 저감되고, 제2 노드(N2) 및 제1 노드(N1)(즉, 제2 노드(N2)에 커패시터 커플링된 제1 노드(N1)) 각각의 전압 변동이 감소될 수 있다.
도 3은 표시 주사 기간에서 도 2a의 화소의 동작의 일 예를 설명하기 위한 파형도이다.
도 2a 및 도 3을 참조하면, 도 3에는 발광 제어 신호(EM), 제1 주사 신호(GW), 제2 주사 신호(GC), 제3 주사 신호(GI)(또는, 제1 초기화 제어 신호), 및 제4 주사 신호(GB)(또는, 제2 초기화 제어 신호)가 도시되어 있다. 도 2a를 참조하여 설명한 바와 같이, 발광 제어 신호(EM)는 발광 제어 라인(ELi)을 통해 제공되며, 제1 주사 신호(GW)는 제1 주사 라인(SL1i)을 통해 제공되고, 제2 주사 신호(GC)는 제2 주사 라인(SL2i)을 통해 제공되며, 제3 주사 신호(GI)는 제3 주사 라인(SL3i)을 통해 제공되고, 제4 주사 신호(GB)는 제4 주사 라인(SL4i)을 통해 제공될 수 있다.
화소(PX)는 표시 주사 기간(DSP) 동안 영상 표시를 위한 신호들을 공급받을 수 있다. 표시 주사 기간(DSP)은 출력 영상에 실제로 대응하는 데이터 신호(DATA)가 기입되는 기간을 포함할 수 있다.
표시 주사 기간(DSP)에서, 발광 제어 신호(EM)가 게이트 오프 레벨(또는, 하이 레벨(H))을 가지는 구간(즉, 화소(PX)의 비발광 구간)은, 제1 구간(P1), 제2 구간(P2), 제3 구간(P3), 및 제4 구간(P4)을 포함할 수 있다. 또한, 발광 제어 신호(EM)가 게이트 온 레벨(또는, 로우 레벨(L))을 가지는 구간(즉, 화소(PX)의 발광 구간)은, 제5 구간(P5)을 포함할 수 있다. 제1 구간(P1), 제2 구간(P2), 제3 구간(P3), 제4 구간(P4), 및 제5 구간(P5)은 하나의 프레임(또는, 하나의 프레임 구간)의 표시 주사 기간(DSP)에 포함될 수 있다.
제1 구간(P1) 동안, 제3 주사 신호(GI)는 게이트 온 레벨(또는, 로우 레벨(L))을 가질 수 있다. 즉, 제1 구간(P1)에서 제3 주사 신호(GI)는 게이트 온 레벨(또는, 로우 레벨(L))의 펄스를 가질 수 있다.
한편, 제1 구간(P1)에서, 제1 주사 신호(GW)와 제2 주사 신호(GC)는 게이트 오프 레벨(또는, 하이 레벨(H))을 가질 수 있다.
게이트 온 레벨의 제3 주사 신호(GI)에 응답하여 제4 트랜지스터(T4)가 턴-온되고, 초기화 전원(VINT)의 전압이 제1 노드(N1)에 제공될 수 있다. 즉, 제1 노드(N1)가 초기화 전원(VINT)의 전압으로 초기화 되고, 제1 노드(N1)의 전압(또는, 제1 트랜지스터(T1)의 게이트 전극의 전압)은 초기화 전원(VINT)의 전압과 같아질 수 있다.
제1 트랜지스터(T1)의 제1 전극(또는, 소스 전극)은 제1 전원 라인(PL1)에 연결되므로, 제1 트랜지스터(T1)의 소스 전극의 전압은 제1 전원(VDD)의 전압과 같을 수 있다.
한편, 제2 노드(N2)의 전압은, 제1 커패시터(C1)에 의해, 이전 데이터 신호(즉, 이전 프레임의 데이터 신호)의 전압을 가질 수 있다.
즉, 제1 구간(P1)에서 제1 노드(N1)(또는, 제1 트랜지스터(T1)의 게이트 전극)가 초기화 전원(VINT)의 전압에 의해 초기화될 수 있다.
일 실시예에서, 제3 주사 신호(GI)가 게이트 온 레벨을 가지는 제1 구간(P1)은 3 수평기간(horizontal period)(즉, 3ⅹ1 수평기간(1H))에 대응할 수 있다. 여기서, 3 수평기간은 게이트 온 레벨의 제3 주사 신호(GI)에 대응하여 제1 노드(N1)(또는, 제1 트랜지스터(T1)의 게이트 전극)가 초기화되기 위한 기간에 대응할 수 있다. 1 수평기간(1H)은 하나의 화소행에 데이터 신호를 인가하기 위해 할당된 시간에 해당하며, 예를 들어, 표시 장치(1000, 도 1 참조)의 영상 리프레시 레이트가 240Hz인 경우, 1 수평기간(1H)은 약 1.84μs 이하일 수 있다.
제2 구간(P2) 동안, 제2 주사 신호(GC)는 게이트 온 레벨(또는, 로우 레벨(L))을 가질 수 있다. 즉, 제2 구간(P2)에서 제2 주사 신호(GC)는 게이트 온 레벨(또는, 로우 레벨(L))의 펄스를 가질 수 있다.
한편, 제2 구간(P2)에서, 제1 주사 신호(GW)와 제3 주사 신호(GI)는 게이트 오프 레벨(또는, 하이 레벨(H))을 가질 수 있다.
게이트 온 레벨의 제2 주사 신호(GC)에 응답하여 제5 트랜지스터(T5)가 턴-온되고, 기준 전원(VREF)의 전압이 제2 노드(N2)에 제공될 수 있다. 즉, 제2 노드(N2)가 기준 전원(VREF)의 전압으로 초기화 되고, 제2 노드(N2)의 전압은 기준 전원(VREF)의 전압과 같아지도록 변화할 수 있다.
또한, 게이트 온 레벨의 제2 주사 신호(GC)에 응답하여 제3 트랜지스터(T3)가 턴-온되고, 제1 트랜지스터(T1)의 게이트 전극 및 드레인 전극(또는, 제2 전극)이 연결될 수 있다. 즉, 제1 트랜지스터(T1)가 다이오드 연결될 수 있다. 이 경우, 제1 노드(N1)에는 제1 전원(VDD)의 전압 및 제1 트랜지스터(T1)의 문턱 전압 간의 차이(또는, 전압 차)에 대응하는 전압이 샘플링될 수 있다. 제1 노드(N1)의 전압은 제1 전원(VDD)의 전압 및 제1 트랜지스터(T1)의 문턱 전압 간의 차이에 대응하는 전압과 유사하나, 제1 전원(VDD)의 전압 및 제1 트랜지스터(T1)의 문턱 전압 간의 차이와 다를 수 있다. 예를 들어, 제1 노드(N1)의 전압은 "VDD - Vth + α"로 표현되며, 여기서, VDD는 제1 전원(VDD)의 전압이고, Vth는 제1 트랜지스터(T1)의 문턱 전압이며, α는 제2 커패시터(C2)의 커패시터 커플링에 의한 이전 데이터 신호의 전압 성분일 수 있다.
제2 노드(N2)의 전압이 이전 데이터 신호로부터 기준 전원(VREF)의 전압으로 변화하므로, 제2 노드(N2)의 전압의 변화량이 제2 커패시터(C2)의 커패시터 커플링을 통해 제1 노드(N1)로 전달될 수 있다. 따라서, 제1 노드(N1)의 전압은 이상적인 샘플링 전압(예를 들어, "VDD -Vth")과 다르게, 이전 데이터 신호의 전압 성분(즉, 제2 노드(N2)의 전압의 변화량)을 더 포함할 수 있다.
한편, 제2 주사 신호(GC)가 3 수평기간인 경우, 제1 트랜지스터(T1)의 문턱 전압이 보다 정확하게 샘플링되고, 데이터 신호(DATA)에 제1 트랜지스터(T1)의 문턱 전압이 정확하게 반영될 수 있다.
실시예에 따라, 제2 주사 신호(GC)는 제3 주사 신호(GI)가 제1 구간(P1)(예를 들어, 3 수평기간)만큼 시프트된 파형을 가질 수 있다. 따라서, 제2 주사 신호(GC)의 게이트 온 레벨의 펄스폭은, 제3 주사 신호(GI)의 게이트 온 레벨의 펄스폭과 동일하게, 3 수평기간에 대응할 수 있다.
한편, 제1 구간(P1) 및/또는 제2 구간(P2)이 4 수평기간 이상인 경우, 즉, 제2 주사 신호(GC) 및/또는 제3 주사 신호(GI)가 게이트 온 레벨(또는 로우 레벨)로 유지되는 구간이 4 수평기간 이상인 경우, 초기화 동작 구간의 길이가 길어짐에 따라, 초기화 동작을 위한 신호 공급, 예를 들어, 게이트 온 레벨의 제2 주사 신호(GC) 및 게이트 온 레벨의 제3 주사 신호(GI)에 대응하여 화소(PX)에 공급되는 초기화 전원(VINT) 및 기준 전원(VREF)의 전압에 따라, 제1 트랜지스터(T1)에 대한 바이어스(bias) 영향(예를 들어, 온-바이어스(on-bias) 영향)이 커질 수 있다. 이에 따라, 제1 트랜지스터(T1)의 문턱 전압 시프트 현상이 심해지므로, 표시 주사 기간과 자가 주사 기간에서의 휘도 편차 및/또는 영상 리프레시 레이트에 따른 휘도 편차가 심화될 수 있다. 이에 대해서는, 도 7a, 도 7b, 도 8a, 및 도 8b를 참조하여 구체적으로 설명하기로 한다.
제3 구간(P3) 중 적어도 일부 구간에서, 제4 주사 신호(GB)는 게이트 온 레벨(또는, 로우 레벨(L))을 가질 수 있다. 즉, 제3 구간(P3) 중 적어도 일부 구간에서 제4 주사 신호(GB)는 게이트 온 레벨(또는, 로우 레벨(L))의 펄스를 가질 수 있다.
한편, 제3 구간(P3)에서, 제1 주사 신호(GW)는 게이트-오프 전압 레벨(또는, 하이 레벨(H))을 가질 수 있다.
게이트 온 레벨의 제4 주사 신호(GB)에 응답하여 제7 트랜지스터(T7)가 턴-온되고, 초기화 전원(VINT)의 전압이 발광 소자(LD)의 제1 전극(애노드 전극)에 제공될 수 있다. 이 경우, 발광 소자(LD)에 형성된 기생 커패시터(즉, 발광 소자(LD)의 구조상 발생하는 기생 커패시터)에 충전된 전하가 초기화 전원(VINT)의 전압에 의해 초기화되고, 화소(PX)는 보다 균일한 휘도 특성을 나타낼 수 있다.
일 실시예에서, 제4 주사 신호(GB)는 복수의 게이트 온 레벨의 펄스들을 가질 수 있다. 예를 들어, 제3 구간(P3) 중 제1 내지 제3 서브 구간들(P3a, P3b, P3c)에서, 제4 주사 신호(GB)는 게이트 온 레벨의 펄스들을 가질 수 있다. 즉, 제4 주사 신호(GB)는 제1 내지 제3 서브 구간들(P3a, P3b, P3c)에 대응하여 제3 구간(P3)에서 3개의 게이트 온 레벨의 펄스(또는, 로우 레벨(L)의 펄스)들을 가질 수 있다. 다만, 이는 예시적인 것으로, 본 발명의 실시예가 이에 제한되는 것은 아니다. 예를 들어, 제4 주사 신호(GB)는 1개, 2개, 또는 4개 이상의 게이트 온 레벨의 펄스들을 가질 수도 있다.
실시예들에 따라, 제4 주사 신호(GB)의 게이트 온 레벨의 펄스폭들 각각은, 1 수평기간에 대응할 수 있다. 다만, 이는 예시적인 것으로, 제4 주사 신호(GB)의 게이트 온 레벨의 펄스폭들 각각은 다양하게 설정될 수 있다.
일 실시예에서, 제3 구간(P3)의 적어도 일부는 제1 구간(P1)과 중첩할 수 있다. 예를 들어, 제3 구간(P3)의 제1 서브 구간(P3a)은 제1 구간(P1)과 중첩할 수 있다. 이에 따라, 제3 주사 신호(GI)가 게이트 온 레벨을 가지는 제1 구간(P1)의 일부 구간(예를 들어, 제1 구간(P1)과 제1 서브 구간(P3a)이 중첩하는 구간)에서, 제4 주사 신호(GB)가 게이트 온 레벨(또는, 로우 레벨(ㅔL))을 가질 수 있다.
일 실시예에서, 제3 구간(P3)의 적어도 일부는 제2 구간(P2)과 중첩할 수 있다. 예를 들어, 제3 구간(P3)의 제2 서브 구간(P3b) 및 제3 서브 구간(P3c)은 제2 구간(P2)과 중첩할 수 있다. 이에 따라, 제2 주사 신호(GC)가 게이트 온 레벨을 가지는 제2 구간(P2)의 일부 구간(예를 들어, 제2 구간(P2)이 제2 서브 구간(P3b) 또는 제3 서브 구간(P3c)과 중첩하는 구간)에서, 제4 주사 신호(GB)가 게이트 온 레벨(또는, 로우 레벨(L))을 가질 수 있다.
제3 구간(P3)의 적어도 일부 구간이 제1 구간(P1) 및/또는 제2 구간(P2)과 중첩함에 따라, 제3 구간(P3)에서의 초기화 동작은 제1 구간(P1)에서의 초기화 동작 및/또는 제2 구간(P2)에서의 초기화 동작과 동시에 이루어질 수 있다. 이에 따라, 비발광 구간 내에서 화소(PX)의 초기화 동작 구간의 길이가 축소될 수 있다.
다만, 이는 예시적인 것으로, 제3 구간(P3)이 중첩하는 구간이 이에 제한되는 것은 아니다. 예를 들어, 제3 구간(P3)은, 제1 구간(P1)과 중첩하지 않고 제2 구간(P2)과만 중첩할 수도 있고, 제2 구간(P2)과 중첩하지 않고 제1 구간(P1)과만 중첩할 수도 있으며, 제1 구간(P1) 및 제2 구간(P2) 모두에 중첩하지 않을 수도 있다.
제4 구간(P4) 동안, 제1 주사 신호(GW)는 게이트 온 레벨(또는, 로우 레벨(L))을 가질 수 있다. 즉, 제4 구간(P4)에서 제1 주사 신호(GW)는 게이트 온 레벨의 펄스를 가질 수 있다. 제1 주사 신호(GW)의 펄스폭(또는, 제5 구간(P5)의 폭)은 1 수평기간일 수 있다. 제1 주사 신호(GW)의 펄스폭이 1 수평기간임에 따라, 표시 장치(1000, 도 1 참조)는 구조적 변화(예를 들어, 데이터 라인의 추가) 없이, 보다 높은 해상도를 가지거나, 높은 구동 주파수로 동작할 수 있다.
한편, 제4 구간(P4)에서, 제2 주사 신호(GC), 제3 주사 신호(GI), 및 제4 주사 신호(GB)는 게이트 오프 레벨(또는, 하이 레벨(H))을 가질 수 있다.
게이트 온 레벨의 제1 주사 신호(GW)에 응답하여 제2 트랜지스터(T2)가 턴-온되고, 데이터 신호(DATA)가 제2 노드(N2)에 제공될 수 있다. 이 경우, 제2 노드(N2)의 전압은 데이터 신호(DATA)에 대응하는 전압으로 변경될 수 있다.
제1 노드(N1)는 제2 커패시터(C2)에 의해 제2 노드(N2)와 연결되므로, 제1 노드(N1)에는 제2 노드(N2)의 전압의 변화량(즉, "DATA - VREF")이 반영될 수 있다. 따라서, 제1 노드(N1)의 전압은 "VDD - Vth + (DATA - VREF)"로 변할 수 있다.
제5 구간(P5)에서, 발광 제어 신호(EM)는 게이트 온 레벨(또는, 로우 레벨(L))을 가지고, 제1 주사 신호(GW), 제2 주사 신호(GC), 제3 주사 신호(GI), 및 제4 주사 신호(GB)는 게이트 오프 레벨(또는, 하이 레벨(H))을 가질 수 있다.
게이트 온 레벨의 발광 제어 신호(EM)에 응답하여 제6 트랜지스터(T6)가 턴-온되고, 제3 노드(N3) 및 발광 소자(LD) 사이에 전류 이동 경로를 형성할 수 있다. 이 경우, 구동 전류가 발광 소자(LD)에 제공되고, 발광 소자(LD)는 구동 전류에 대응하는 휘도로 발광할 수 있다. 즉, 제5 구간(P5)은 발광 구간(또는, 제1 발광 구간)일 수 있다.
도 4는 자가 주사 기간에서 도 2a의 화소의 동작의 일 예를 설명하기 위한 파형도이다.
도 2a, 도 3, 및 도 4를 참조하면, 도 4에는 발광 제어 신호(EM), 제1 주사 신호(GW), 제2 주사 신호(GC), 제3 주사 신호(GI)(또는, 제1 초기화 제어 신호), 및 제4 주사 신호(GB)(또는, 제2 초기화 제어 신호)가 도시되어 있다. 도 2a를 참조하여 설명한 바와 같이, 발광 제어 신호(EM)는 발광 제어 라인(ELi)을 통해 제공되며, 제1 주사 신호(GW)는 제1 주사 라인(SL1i)을 통해 제공되고, 제2 주사 신호(GC)는 제2 주사 라인(SL2i)을 통해 제공되며, 제3 주사 신호(GI)는 제3 주사 라인(SL3i)을 통해 제공되고, 제4 주사 신호(GB)는 제4 주사 라인(SL4i)을 통해 제공될 수 있다.
표시 주사 기간(DSP)에서 출력되는 영상의 휘도를 유지하기 위해, 자가 주사 기간(SSP)에 발광 소자(LD)에 대한 초기화 동작이 수행될 수 있다.
영상 프레임 레이트에 따라 한 프레임은 적어도 하나의 자가 주사 기간(SSP)을 포함할 수 있다. 자가 주사 기간(SSP)은 제6 구간(P6) 및 제7 구간(P7)을 포함할 수 있다. 또한, 도 4의 자가 주사 기간(SSP)의 동작은 도 3의 제1 구간(P1)에서의 초기화 동작을 위한 신호 공급, 제2 구간(P2)에서의 초기화 동작을 위한 신호 공급, 및 제4 구간(P4)에서의 데이터 신호 기입을 위한 신호 공급을 제외하면, 도 3의 표시 주사 기간(DSP)의 동작과 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다.
일 실시예에서, 자가 주사 기간(SSP)에는 제1 주사 신호(GW), 제2 주사 신호(GC), 및 제3 주사 신호(GI)는 게이트 오프 레벨(또는, 하이 레벨(H))로 유지될 수 있다. 이에 따라, 화소(PX)에 포함되는 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 및 제5 트랜지스터(T5)는 턴-오프 상태를 유지할 수 있다.
한편, 자가 주사 기간(SSP)에서 제3 트랜지스터(T3)는 턴-오프 상태를 유지하므로, 제1 트랜지스터(T1)의 게이트 전극(즉, 제1 노드(N1))의 전압은 자가 주사 기간(SSP)의 구동에 의한 영향을 받지 않는다.
자가 주사 기간(SSP)에서, 발광 제어 신호(EM)가 게이트 오프 레벨(또는, 하이 레벨(H))을 가지는 구간(즉, 화소(PX)의 비발광 구간)은, 제6 구간(P6)을 포함할 수 있다. 또한, 발광 제어 신호(EM)가 게이트 온 레벨(또는, 로우 레벨(L))을 가지는 구간(즉, 화소(PX)의 발광 구간)은, 제7 구간(P7)을 포함할 수 있다. 제6 구간(P6)과 제7 구간(P7)은 하나의 프레임(또는, 하나의 프레임 구간)의 자가 주사 기간(SSP)에 포함될 수 있다.
제6 구간(P6) 중 적어도 일부 구간에서, 제4 주사 신호(GB)는 게이트 온 레벨(또는, 로우 레벨(L))을 가질 수 있다. 즉, 제6 구간(P6) 중 적어도 일부 구간에서 제4 주사 신호(GB)는 게이트 온 레벨(또는, 로우 레벨(L))의 펄스를 가질 수 있다. 자가 주사 기간(SSP)의 제6 구간(P6)에서 화소(PX)의 동작은 도 3을 참조하여 설명한 표시 주사 기간(DSP)의 제3 구간(P3)에서 화소(PX)의 동작과 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다.
제7 구간(P7)에서, 발광 제어 신호(EM)는 게이트 온 레벨(또는, 로우 레벨(L))을 가지고, 제1 주사 신호(GW), 제2 주사 신호(GC), 제3 주사 신호(GI), 및 제4 주사 신호(GB)는 게이트 오프 레벨(또는, 하이 레벨(H))을 가질 수 있다.
게이트 온 레벨의 발광 제어 신호(EM)에 응답하여 제6 트랜지스터(T6)가 턴-온되고, 제3 노드(N3) 및 발광 소자(LD) 사이에 전류 이동 경로를 형성할 수 있다. 이 경우, 구동 전류가 발광 소자(LD)에 제공되고, 발광 소자(LD)는 구동 전류에 대응하는 휘도로 발광할 수 있다. 즉, 제7 구간(P7)은 발광 구간(또는, 제2 발광 구간)일 수 있다.
여기서, 제4 주사 신호(GB)와 발광 제어 신호(EM)는 영상 리프레시 레이트과 무관하게 제1 주파수로 공급될 수 있다. 따라서, 영상 리프레시 레이트가 변하는 경우에도, 발광 소자(LD)의 초기화 동작(예를 들어, 도 3의 제3 구간(P3)에서의 초기화 동작 및/또는 도 4의 제6 구간(P6)에서의 초기화 동작)은 항상 주기적으로 수행될 수 있다. 따라서, 다양한 영상 리프레시 레이트(특히, 저주파수 구동)에 대응하여, 발광 소자(LD)에 형성된 기생 커패시터에 대한 초기화 동작이 주기적으로 수행됨에 따라 화소(PX)는 보다 표시 주사 기간(DSP)과 자가 주사 기간(SSP)에서 균일한 휘도 특성을 나타낼 수 있다.
한편, 자가 주사 기간(SSP)에서 데이터 구동부(700, 도 1 참조)는 화소(PX)에 데이터 신호를 공급하지 않을 수 있다. 따라서, 소비 전력이 더욱 저감될 수 있다.
도 5a 및 도 5b는 표시 주사 기간에서 도 2a의 화소의 동작의 비교 예를 설명하기 위한 파형도들이다.
먼저, 도 2, 도 3 및 도 5a를 참조하면, 도 3의 표시 주사 기간(DSP)과 비교하여 도 5a의 표시 주사 기간(DSP_1)에서, 제3 주사 신호(GI)가 게이트 온 레벨을 가지는 제1 구간(P1)과 제2 주사 신호(GC)가 게이트 온 레벨을 가지는 제2 구간(P2)은 4 수평기간에 대응할 수 있다. 즉, 제2 주사 신호(GC)와 제3 주사 신호(GI)는 각각 4 수평기간에 대응하여 게이트 온 레벨(또는, 로우 레벨(L))을 가질 수 있다.
도 3을 참조하여 설명한 바와 같이, 제3 주사 신호(GI)가 게이트 온 레벨을 가지는 제1 구간(P1)과 제2 주사 신호(GC)가 게이트 온 레벨을 가지는 제2 구간(P2)이 각각 3 수평기간에 대응하는 구간을 확보하는 경우, 화소(PX)의 초기화 동작이 충분히 수행될 수 있다. 즉, 제1 구간(P1)이 3 수평기간에 대응하는 구간을 확보하는 경우, 제1 노드(N1)(또는, 제1 트랜지스터(T1)의 게이트 전극)를 초기화 전원(VINT)의 전압으로 초기화하는 동작이 충분히 수행되며, 제2 구간(P2)이 3 수평기간에 대응하는 구간을 확보하는 경우, 제2 노드(N2)를 기준 전원(VREF)의 전압으로 초기화하는 동작 및 제1 트랜지스터(T1)의 문턱 전압 샘플링 내지 보상 동작이 충분히 수행될 수 있다.
이에 반해, 제1 구간(P1)과 제2 구간(P2)이 4 수평기간 이상인 경우, 도 3을 참조하여 설명한 바와 같이, 초기화 동작 구간의 길이가 길어짐에 따라, 제1 트랜지스터(T1)에 대한 바이어스 영향이 커질 수 있다. 이에 따라, 제1 트랜지스터(T1)의 문턱 전압 시프트 현상이 심해지므로, 표시 주사 기간(DSP)과 자가 주사 기간(SSP)에서의 휘도 편차 및/또는 영상 리프레시 레이트에 따른 휘도 편차가 심화될 수 있다. 이에 대해서는, 도 7a, 도 7b, 도 8a, 및 도 8b를 참조하여 구체적으로 설명하기로 한다.
다음으로, 도 2, 도 3 및 도 5b를 참조하면, 도 3의 표시 주사 기간(DSP)과 비교하여 도 5b의 표시 주사 기간(DSP_2)은 제3 주사 신호(GI)가 게이트 온 레벨을 가지는 제8 구간(P8)과 제2 주사 신호(GC)가 게이트 온 레벨을 가지는 제9 구간(P9)을 더 포함할 수 있다. 즉, 제3 주사 신호(GI)는 제8 구간(P8)에서 게이트 온 레벨(또는, 로우 레벨(L))을 가지며, 제2 주사 신호(GC)는 제9 구간(P9)에서 게이트 온 레벨(또는, 로우 레벨(L))을 가질 수 있다. 한편, 도 5b의 표시 주사 기간(DSP_2)의 제8 구간(P8)에서 화소(PX)의 동작 및 제9 구간(P9)에서 화소(PX)의 동작은 각각 도 3을 참조하여 설명한 표시 주사 기간(DSP)의 제1 구간(P1)에서 화소(PX)의 동작 및 제2 구간(P2)에서 화소(PX)의 동작과 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다.
이와 같이, 도 5b의 표시 주사 기간(DSP_2)은 도 5a의 표시 주사 기간(DSP_1)과 마찬가지로 초기화 동작 구간의 길이가 상대적으로 길 수 있다. 예를 들어, 도 5b의 표시 주사 기간(DSP_2)은 제1 노드(N1)(또는, 제1 트랜지스터(T1)의 게이트 전극)를 초기화 전원(VINT)의 전압으로 초기화하기 위한 제8 구간(P8) 및 제2 노드(N2)를 기준 전원(VREF)의 전압으로 초기화하는 동작 및 제1 트랜지스터(T1)의 문턱 전압 샘플링 내지 보상하기 위한 제9 구간(P9)에 의해, 초기화 동작 구간의 길이가 상대적으로 길어질 수 있다. 이에 따라, 초기화 동작을 위한 신호 공급, 예를 들어, 게이트 온 레벨의 제2 주사 신호(GC) 및 제3 주사 신호(GI)에 대응하여 화소(PX)에 공급되는 초기화 전원(VINT) 및 기준 전원(VREF)의 전압에 따라, 제1 트랜지스터(T1)에 대한 온-바이어스 영향이 커질 수 있다. 따라서, 도 5a를 참조하여 설명한 것과 유사하게, 표시 주사 기간(DSP)과 자가 주사 기간(SSP)에서의 휘도 편차 및/또는 영상 리프레시 레이트에 따른 휘도 편차가 심화될 수 있다. 이에 대해서는, 도 7a, 도 7b, 도 8a, 및 도 8b를 참조하여 구체적으로 설명하기로 한다.
도 6a는 영상 리프레시 레이트에 따른 표시 장치의 구동 방법의 일 예를 설명하기 위한 개념도이다. 도 6b는 영상 리프레시 레이트에 따른 표시 장치의 구동 방법을 설명하기 위한 도면이다.
도 1, 도 2a, 도 3, 도 4 및 도 6a를 참조하면, 화소(PX)는, 표시 주사 기간(DSP)에서 도 3을 참조하여 설명한 화소(PX)의 동작을 수행하고, 자가 주사 기간(SSP)에 도 4를 참조하여 설명한 화소(PX)의 동작을 수행할 수 있다.
일 실시예에서, 영상 리프레시 레이트(RR)에 따라, 제1 주사 신호(GW), 제2 주사 신호(GC), 및 제3 주사 신호(GI)의 출력 주파수가 달라질 수 있다. 예를 들어, 제1 주사 신호(GW), 제2 주사 신호(GC), 및 제3 주사 신호(GI)는 영상 리프레시 레이트(RR)와 동일한 주파수(제2 주파수)로 출력될 수 있다.
일 실시예에서, 영상 리프레시 레이트(RR)와 무관하게, 제4 주사 신호(GB) 및 발광 제어 신호(EM)는 일정한 주파수(제1 주파수)로 출력될 수 있다. 예를 들어, 제4 주사 신호(GB) 및 발광 제어 신호(EM)의 출력 주파수는 표시 장치(1000)의 최대 리프레시 레이트의 2배로 설정될 수 있다.
일 실시예에서, 표시 주사 기간(DSP)과 자가 주사 기간(SSP)의 길이는 실질적으로 동일할 수 있다. 다만, 한 프레임 기간에 포함되는 자가 주사 기간(SSP)들의 개수는 영상 리프레시 레이트(RR)에 따라 결정될 수 있다.
도 6a에 도시된 바와 같이, 표시 장치(1000)가 120Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사 기간(DSP) 및 하나의 자가 주사 기간(SSP)을 포함할 수 있다. 이에 따라, 표시 장치(1000)가 120Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 화소(PX)들은 각각 발광 및 비발광을 교번하여 2회씩 반복할 수 있다.
또한, 표시 장치(1000)가 80Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사 기간(DSP)과 연속된 두 개의 자가 주사 기간(SSP)을 포함할 수 있다. 이에 따라, 표시 장치(1000)가 80Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 화소(PX)들은 각각 발광 및 비발광을 교번하여 3회씩 반복할 수 있다.
상기와 유사한 방식으로 표시 장치(1000)는 한 프레임 기간에 포함되는 자가 주사 기간(SSP)의 개수를 조절함으로써 60Hz, 48Hz, 30Hz, 24Hz, 1Hz 등의 구동 주파수로 구동될 수 있다. 다시 말하면, 표시 장치(1000)는 제1 주파수의 약수에 해당하는 주파수들로 다양한 영상 리프레시 레이트(RR)들을 지원할 수 있다.
또한, 구동 주파수가 감소할수록 자가 주사 기간(SSP)의 개수가 증가됨으로써, 화소(PX)들 각각에 포함되는 발광 소자(LD)들 각각에 대한 초기화 동작이 수행될 수 있다. 이에 따라, 화소(PX)는 보다 균일한 휘도 특성을 나타낼 수 있다.
한편, 도 6b에 도시된 바와 같이, 표시 장치(1000)는 영상 리프레시 레이트(RR)에 따라 상이한 스타트 펄스(FLM1, FLM2)를 이용하여 영상을 표시할 수 있다. 예를 들어, 표시 장치(1000)가 80Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 표시 장치(1000)는 제1 스타트 펄스(FLM1)를 이용하여 영상을 표시하고, 표시 장치(1000)가 60Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 표시 장치(1000)는 제2 스타트 펄스(FLM2)를 이용하여 영상을 표시할 수 있다. 이 때, 영상 리프레시 레이트(RR)에 따라 제1 주사 구동부(200), 제2 주사 구동부(300), 및 제3 주사 구동부(400)가 상이한 주파수(또는, 제2 주파수)로 구동되므로, 제1 스타트 펄스(FLM1)와 제2 스타트 펄스(FLM2)는 상호 상이한 제1 주사 스타트 펄스 및 제2 주사 스타트 펄스를 포함할 수 있다.
도 7a 및 도 7b는 도 2a의 화소에 포함된 제1 트랜지스터의 특성을 설명하기 위한 그래프들이다. 도 8a 및 도 8b는 도 2a의 화소의 시간 대비 휘도를 설명하기 위한 그래프들이다.
한편, 도 8a에는 표시 장치(1000, 도 1 참조)가 한 프레임에서 도 5a의 비교 예에 따른 표시 주사 기간(DSP_1) 또는 도 5b의 비교 예에 따른 표시 주사 기간(DSP_2)에 따라 화소(PX, 도 2a 참조)를 구동하는 경우의 화소(PX, 도 2a 참조)의 시간 대비 휘도 그래프가 도시되어 있으며, 도 8b에는 표시 장치(1000, 도 1 참조)가 한 프레임에서 도 3의 본 발명의 실시예에 따른 표시 주사 기간(DSP)에 따라 화소(PX, 도 2a 참조)를 구동하는 경우의 화소(PX, 도 2a 참조)의 시간 대비 휘도 그래프가 도시되어 있다.
또한, 도 8a 및 도 8b에는 각각 영상 리프레시 레이트가 제1 구동 주파수(FR1)인 경우의 휘도 그래프 및 영상 리프레시 레이트가 제2 구동 주파수(FR2)인 경우의 휘도 그래프가 도시되어 있다. 여기서, 제1 구동 주파수(FR1)는 제2 구동 주파수(FR2) 보다 클 수 있다. 예를 들어, 제1 구동 주파수(FR1)는 120Hz일 수 있으며, 제2 구동 주파수(FR2)는 60Hz일 수 있다. 제1 구동 주파수(FR1)가 120Hz인 경우, 제1 리프레시 구간(RP1)과 제3 리프레시 구간(RP3)은 표시 장치(1000, 도 1 참조)가 제1 구동 주파수(FR1)로 구동되는 경우의 표시 주사 기간(DSP, DSP_1, DSP_2)에 대응하며, 제2 리프레시 구간(RP2)과 제4 리프레시 구간(RP4)은 표시 장치(1000, 도 1 참조)가 제1 구동 주파수(FR1)로 구동되는 경우의 자가 주사 기간(SSP)에 대응할 수 있다. 이 경우, 제1 및 제2 리프레시 구간들(RP1, RP2)이 하나의 프레임을 구성하고, 제3 및 제4 리프레시 구간들(RP3, RP4)이 하나의 프레임을 구성할 수 있다. 이와 유사하게, 제2 구동 주파수(FR2)가 60Hz인 경우, 제1 리프레시 구간(RP1)은 표시 장치(1000, 도 1 참조)가 제2 구동 주파수(FR2)로 구동되는 경우의 표시 주사 기간(DSP, DSP_1, DSP_2)에 대응하며 제2 내지 제4 리프레시 구간들(RP2, RP3, RP4)은 각각 표시 장치(1000, 도 1 참조)가 제2 구동 주파수(FR2)로 구동되는 경우의 자가 주사 기간(SSP)에 대응할 수 있다. 즉, 이 경우 리프레시 구간들(RP1, RP2, RP3, RP4)은 하나의 프레임을 구성할 수 있다.
먼저, 도 2a, 도 3, 도 4, 도 5a, 도 5b 및 도 7a를 참조하면, 제1 전류 곡선(CIV1)은 이상적인 제1 트랜지스터(T1)의 전압-전류 특성(즉, 제1 트랜지스터(T1)의 게이트 전극 및 소스 전극 사이에 걸리는 게이트-소스 전압(Vgs)에 따른 구동 전류(Ids) 간의 관계)을 나타낸다.
제2 전류 곡선(CIV2)은 표시 주사 기간(DSP, DSP_1, DSP_2)에서 초기화 동작을 위한 신호 공급에 따른 바이어스 영향에 의해 문턱 전압이 시프트된(shifted) 제1 트랜지스터(T1)의 전압-전류 특성을 나타낸다. 이때 문턱 전압이 시프트됨에 따라, 동일한 게이트-소스 전압(Vgs)에 대한 구동 전류(Ids)의 값이 변할 수 있다. 예를 들어, 제1 전류 곡선(CIV1)에 따른 제1 트랜지스터(T1)의 전압-전류 특성에 따르면 특정 전압(V)의 게이트-소스 전압(Vgs)에 대한 구동 전류(Ids)는 제1 전류 값(I1)을 가지는 반면, 제2 전류 곡선(CIV2)에 따른 제1 트랜지스터(T1)의 전압-전류 특성에 따르면 특정 전압(V)의 게이트-소스 전압(Vgs)에 대한 구동 전류(Ids)는 제1 전류 값(I1) 보다 작은 제2 전류 값(I2)을 가질 수 있다. 이와 같이, 바이어스 영향에 따라 문턱 전압이 시프트되는 경우, 구동 전류(Ids)의 크기가 작아지므로 휘도가 감소할 수 있다.
한편, 도 3, 도 5a, 및 도 5b를 참조하여 설명한 바와 같이, 표시 주사 기간(DSP, DSP_1, DSP_2)에서 초기화 동작을 위한 신호 공급, 예를 들어, 게이트 온 레벨의 제2 주사 신호(GC) 및 제3 주사 신호(GI)에 대응하여 화소(PX)에 공급되는 초기화 전원(VINT) 및 기준 전원(VREF)의 전압에 따라, 제1 트랜지스터(T1)에 대한 바이어스 영향(예를 들어, 온-바이어스 영향)이 커질 수 있다. 이때, 제2 주사 신호(GC) 및/또는 제3 주사 신호(GI)가 게이트 온 레벨로 유지되는 구간의 길이가 길어질수록, 상술한 바이어스 영향에 의한 문턱 전압 시프트 현상이 심해질 수 있다.
예를 들어, 도 5a를 참조하여 설명한 바와 같이 제1 구간(P1) 및/또는 제2 구간(P2)의 길이가 길어지는 경우 또는 도 5b를 참조하여 설명한 바와 같이 표시 주사 기간(DSP_2)이 초기화 동작 내지 보상 동작 수행을 위한 제8 구간(P8) 및 제9 구간(P9)을 더 포함하는 경우, 바이어스 영향에 의한 문턱 전압 시프트 현상이 심해질 수 있다. 이 경우, 문턱 전압 시프트에 따른 휘도의 감소 정도는 상대적으로 더 심해질 수 있다.
일 예로, 도 5a 내지 도 5b의 비교 예에 따른 표시 주사 기간(DSP_1, DSP_2)에 따라 제1 구동 주파수(FR1)로 표시 장치(1000, 도 1 참조)가 화소(PX)를 구동하는 경우, 도 8a에 도시된 바와 같이, 제1 리프레시 구간(RP1)(즉, 표시 주사 기간(DSP_1, DSP_2))에서 피크 휘도는 이상적인 휘도 값보다 상대적으로 작은 제1 휘도 값(L1)을 가질 수 있다.
이와 다르게, 도 3의 본 발명의 실시예에 따른 표시 주사 기간(DSP)에 따라 제1 구동 주파수(FR1)로 표시 장치(1000, 도 1 참조)가 화소(PX)를 구동하는 경우, 도 8b에 도시된 바와 같이, 제1 리프레시 구간(RP1)(즉, 표시 주사 기간(DSP))에서 피크 휘도는 이상적인 휘도 값과 상대적으로 차이가 적은 제1 휘도 값(L1')을 가질 수 있다. 즉, 상술한 바와 같이, 도 3의 본 발명의 실시예에 따른 표시 주사 기간(DSP)에 따라 화소(PX)를 구동하는 경우, 도 5a 내지 도 5b의 비교 예에 따른 표시 주사 기간(DSP_1, DSP_2)에 따라 화소(PX)를 구동하는 경우에 비해 바이어스 영향에 따른 문턱 전압 시프트가 상대적으로 적으므로, 표시 주사 기간(DSP)에서의 휘도 편차(예를 들어, 이상적인 휘도 값과의 휘도 편차)가 최소화될 수 있다.
다음으로, 도 7b를 더 참조하면, 제3 전류 곡선(CIV3)은 표시 주사 기간(DSP, DSP_1, DSP_2)에서 발광 구간(또는, 제1 발광 구간) 또는 자가 주사 기간(SSP)에서의 발광 구간(또는, 제2 발광 구간) 이후 제1 트랜지스터(T1)에 구동 전류(Ids)가 흐르게 되어 발생하는 역바이어스(back bias) 영향에 따라, 문턱 전압이 역시프트된 제1 트랜지스터(T1)의 전압-전류 특성을 나타낸다. 이때 문턱 전압이 역시프트됨에 따라, 동일한 게이트-소스 전압(Vgs)에 대한 구동 전류(Ids)의 값이 변할 수 있다. 예를 들어, 제2 전류 곡선(CIV2)에 따른 제1 트랜지스터(T1)의 전압-전류 특성에 따르면 특정 전압(V)의 게이트-소스 전압(Vgs)에 대한 구동 전류(Ids)는 제2 전류 값(I2)을 가지는 반면, 제3 전류 곡선(CIV3)에 따른 제1 트랜지스터(T1)의 전압-전류 특성에 따르면 특정 전압(V)의 게이트-소스 전압(Vgs)에 대한 구동 전류(Ids)는 제2 전류 값(I2) 보다 큰 제3 전류 값(I3)을 가질 수 있다. 한편, 문턱 전압이 역시프트됨에 따라, 제1 트랜지스터(T1)의 전압-전류 특성(예를 들어, 제3 전류 곡선(CIV3)에 따른 전압-전류 특성)은 이상적인 제1 트랜지스터(T1)의 전압-전류 특성(예를 들어, 제1 전류 곡선(CIV3)에 따른 전압-전류 특성)에 근접하게 된다.
여기서, 표시 장치(1000, 도 1 참조)의 영상 리프레시 레이트에 따라 한 프레임이 하나의 표시 주사 기간(DSP, DSP_1, DSP_2) 및 적어도 하나의 자가 주사 기간(SSP)을 포함하는 경우, 자가 주사 기간(SSP)에서는 제1 노드(N1)(또는, 제1 트랜지스터(T1)의 게이트 전극)에 대한 초기화 동작을 위한 구간(예를 들어, 제1 구간(P1)) 및 제2 노드(N2)의 초기화 동작과 문턱 전압 샘플링 내지 보상 동작을 위한 구간(예를 들어, 제2 구간(P2))을 포함하지 않고 발광 구간(예를 들어, 제7 구간(P7))만을 포함하므로, 자가 주사 기간(SSP)에서는 상술한 문턱 전압의 역시프트 현상이 발생할 수 있다. 이에 따라, 표시 주사 기간(DSP, DSP_1, DSP_2)와 자가 주사 기간(SSP)에서의 휘도 편차가 발생할 수 있으며, 영상 리프레시 레이트에 따른 휘도 편차가 발생할 수 있다.
예를 들어, 도 5a 내지 도 5b의 비교 예에 따른 표시 주사 기간(DSP_1, DSP_2)에 따라 제1 구동 주파수(FR1)로 표시 장치(1000, 도 1 참조)가 화소(PX)를 구동하는 경우, 도 8a에 도시된 바와 같이 제1 리프레시 구간(RP1)(즉, 표시 주사 기간(DSP_1, DSP_2))에서 피크 휘도는 제1 휘도 값(L1)을 가지며, 제2 리프레시 구간(RP2)(즉, 자가 주사 기간(SSP))에서 피크 휘도의 값은 상술한 문턱 전압의 역시프트 현상에 의해 제1 휘도 값(L1) 보다 높은 제2 휘도 값(L2)을 가질 수 있다. 이 경우, 표시 주사 기간(DSP_1, DSP_2)(또는, 제1 리프레시 구간(RP1))과 자가 주사 기간(SSP)(또는, 제2 리프레시 구간(RP2))에서의 휘도 편차는 상대적으로 큰 제1 차이값(GA1)을 가질 수 있다.
이와 다르게, 도 3의 본 발명의 실시예에 따른 표시 주사 기간(DSP)에 따라 제1 구동 주파수(FR1)로 표시 장치(1000, 도 1 참조)가 화소(PX)를 구동하는 경우, 도 8b에 도시된 바와 같이 제1 리프레시 구간(RP1)(즉, 표시 주사 기간(DSP))에서 피크 휘도는 제1 휘도 값(L1')을 가지며, 제2 리프레시 구간(RP2)(즉, 자가 주사 기간(SSP))에서 피크 휘도의 값은 상술한 문턱 전압의 역시프트 현상에 의해 제1 휘도 값(L1') 보다 높은 제2 휘도 값(L2')을 가질 수 있다. 여기서, 도 7a 및 도 8a를 참조하여 설명한 바와 같이, 제1 휘도 값(L1')은 이상적인 휘도 값과 상대적으로 차이가 적으며, 이 경우, 표시 주사 기간(DSP)(또는, 제1 리프레시 구간(RP1))과 자가 주사 기간(SSP)(또는, 제2 리프레시 구간(RP2))에서의 휘도 편차는 도 8a의 제1 차이값(GA1)보다 상대적으로 작은 제1 차이값(GA1')을 가질 수 있다. 즉, 상술한 바와 같이, 도 3의 본 발명의 실시예에 따른 표시 주사 기간(DSP)에 따라 화소(PX)를 구동하는 경우, 도 5a 내지 도 5b의 비교 예에 따른 표시 주사 기간(DSP_1, DSP_2)에 따라 화소(PX)를 구동하는 경우에 비해 표시 주사 기간에서 바이어스 영향에 따른 문턱 전압 시프트가 상대적으로 적으므로, 표시 주사 기간(DSP)과 자가 주사 기간(SSP)에서의 휘도 편차가 최소화될 수 있다.
또한, 도 5a 내지 도 5b의 비교 예에 따른 표시 주사 기간(DSP_1, DSP_2)에 따라 제1 구동 주파수(FR1)로 표시 장치(1000, 도 1 참조)가 화소(PX)를 구동하는 경우, 도 8a에 도시된 바와 같이, 표시 주사 기간(DSP_1, DSP_2)으로 구동되는 제3 리프레시 구간(RP3)에서, 표시 주사 기간(DSP_1, DSP_2)에서의 바이어스 영향에 따른 문턱 전압 시프트에 의해 제3 휘도 값(L3)을 가질 수 있다. 그리고, 도 5a 내지 도 5b의 비교 예에 따른 표시 주사 기간(DSP_1, DSP_2)에 따라 제2 구동 주파수(FR2)로 표시 장치(1000, 도 1 참조)가 화소(PX)를 구동하는 경우, 도 8a에 도시된 바와 같이, 자가 주사 기간(SSP)으로 구동되는 제3 리프레시 구간(RP3)에서 역바이어스 영향에 따른 문턱 전압 역시프트에 의해 제4 휘도 값(L4)을 가질 수 있다. 이 경우, 상술한 바와 같이 도 5a 내지 도 5b의 비교 예에 따르면 바이어스 영향에 따른 문턱 전압 시프트가 상대적으로 크기 때문에, 제1 구동 주파수(FR1)와 제2 구동 주파수(FR2) 간의 제3 리프레시 구간(RP3)에서의 휘도 편차(예를 들어, 제2 차이값(GA2))가 상대적으로 클 수 있다.
이와 다르게, 도 3의 본 발명의 실시예에 따른 표시 주사 기간(DSP)에 따라 제1 구동 주파수(FR1)로 표시 장치(1000, 도 1 참조)가 화소(PX)를 구동하는 경우, 도 8b에 도시된 바와 같이, 표시 주사 기간(DSP)으로 구동되는 제3 리프레시 구간(RP3)에서는 표시 주사 기간(DSP)에서의 바이어스 영향에 따른 문턱 전압 시프트가 최소화에 의해 제3 휘도 값(L3')을 가질 수 있다. 여기서, 도 3의 표시 주사 기간(DSP)에 따른 구동으로 문턱 전압 시프트가 최소화되므로, 도 8b의 제3 휘도 값(L3')은 도 8a의 제3 휘도 값(L3)보다 큰 값을 가질 수 있다(즉, 제3 휘도 값(L3')은 이상적인 휘도 값과의 차이가 상대적으로 작을 수 있다). 그리고, 도 3의 본 발명의 실시예 따른 표시 주사 기간(DSP)에 따라 제2 구동 주파수(FR2)로 표시 장치(1000, 도 1 참조)가 화소(PX)를 구동하는 경우, 도 8b에 도시된 바와 같이, 자가 주사 기간(SSP)으로 구동되는 제3 리프레시 구간(RP3)에서 역바이어스 영향에 따른 문턱 전압 역시프트에 의해 제4 휘도 값(L4')을 가질 수 있다. 이 경우, 상술한 바와 같이 도 3의 본 발명의 실시예에 따르면 바이어스 영향에 따른 문턱 전압 시프트가 최소화되기 때문에, 제1 구동 주파수(FR1)와 제2 구동 주파수(FR2) 간의 제3 리프레시 구간(RP3)에서의 휘도 편차(예를 들어, 제2 차이값(GA2'))이 최소화될 수 있다.
도 1 내지 도 3, 도 4, 도 5a, 도 5b, 도 7a, 도 7b, 도 8a, 및 도 8b를 참조하여 설명한 바와 같이, 본 발명의 실시예에 따른 표시 장치(1000)는 도 3의 표시 주사 기간(DSP)에 따른 구동에 따라 화소(PX)의 초기화 동작 내지 보상 동작을 수행하기 위한 구간의 길이를 최소화함으로써, 표시 주사 기간(DSP)과 자가 주사 기간(SSP)에서의 휘도 편차 및/또는 영상 리프레시 레이트에 따른 휘도 편차를 최소화할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널
200, 300, 400, 500: 주사 구동부
600: 발광 구동부
700: 데이터 구동부
800: 타이밍 제어부
1000: 표시 장치
C1, C2: 커패시터
PX: 화소
T1~T7: 트랜지스터

Claims (20)

  1. 제1 주사 라인, 제2 주사 라인, 제3 주사 라인, 제4 주사 라인, 발광 제어 라인 및 데이터 라인에 연결되는 화소를 포함하는 표시 패널;
    상기 제1 주사 라인에 제1 주사 신호를 공급하고, 상기 제2 주사 라인에 제2 주사 신호를 공급하며, 상기 제3 주사 라인에 제3 주사 신호를 공급하고, 상기 제4 주사 라인에 제4 주사 신호를 공급하는 주사 구동부;
    상기 발광 제어 라인에 발광 제어 신호를 공급하는 발광 구동부;
    상기 데이터 라인으로 데이터 신호를 공급하는 데이터 구동부; 및
    상기 주사 구동부, 상기 발광 구동부, 및 상기 데이터 구동부의 구동을 제어하는 타이밍 제어부를 포함하며,
    상기 제2 주사 신호와 상기 제3 주사 신호는, 한 프레임(frame) 중 적어도 일부 구간에서 게이트 온 레벨을 가지며, 상기 한 프레임 중 상기 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되는, 표시 장치.
  2. 제1 항에 있어서, 상기 주사 구동부는, 상기 제1 주사 라인에 상기 화소의 영상 리프레시 레이트(refresh rate)에 대응하는 제2 주파수로 상기 제1 주사 신호를 공급하는 제1 주사 구동부, 상기 제2 주사 라인에 상기 제2 주파수로 상기 제2 주사 신호를 공급하는 제2 주사 구동부, 상기 제3 주사 라인에 상기 제2 주파수로 상기 제3 주사 신호를 공급하는 제3 주사 구동부, 및 상기 제4 주사 라인에 상기 제2 주파수와 상이한 제1 주파수로 상기 제4 주사 신호를 공급하는 제4 주사 구동부를 포함하고,
    상기 발광 구동부는 상기 발광 제어 라인에 상기 제1 주파수로 상기 발광 제어 신호를 공급하며,
    상기 데이터 구동부는, 상기 제2 주파수에 따라 상기 데이터 라인으로 상기 데이터 신호를 공급하는, 표시 장치.
  3. 제2 항에 있어서, 상기 한 프레임은 표시 주사 기간 및 적어도 하나의 자가 주사 기간을 포함하며,
    상기 제2 주사 신호는 상기 표시 주사 기간 중 제1 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제1 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되고,
    상기 제3 주사 신호는 상기 표시 주사 기간 중 제2 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제2 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되는, 표시 장치.
  4. 제3 항에 있어서, 상기 표시 주사 기간 내에서 상기 제1 구간과 상기 제2 구간은 연속되는, 표시 장치.
  5. 제3 항에 있어서, 상기 제1 구간과 상기 제2 구간은 3 수평기간(horizontal period)에 대응하는, 표시 장치.
  6. 제3 항에 있어서, 상기 제4 주사 신호는, 상기 표시 주사 기간 중 제3 구간의 적어도 일부 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제3 구간의 상기 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되는, 표시 장치.
  7. 제6 항에 있어서, 상기 제1 구간과 상기 제3 구간은 중첩하는, 표시 장치.
  8. 제6 항에 있어서, 상기 제2 구간과 상기 제3 구간은 중첩하는, 표시 장치.
  9. 제6 항에 있어서, 상기 제3 구간은 제1 서브 구간, 제2 서브 구간, 및 제3 서브 구간을 포함하고,
    상기 제4 주사 신호는, 상기 제1 내지 제3 서브 구간들에서 게이트 온 레벨을 가지며, 상기 제3 구간 중 상기 제1 내지 제3 서브 구간들을 제외한 나머지 구간에서 게이트 오프 레벨을 가지는, 표시 장치.
  10. 제3 항에 있어서, 상기 제1 주사 신호는 상기 표시 주사 기간 중 제4 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제4 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되며,
    상기 표시 주사 기간 동안, 상기 데이터 신호가 상기 화소로 기입되는, 표시 장치.
  11. 제3 항에 있어서, 상기 제2 주사 신호와 상기 제3 주사 신호는 상기 자가 주사 기간 동안 게이트 오프 레벨로 유지되는, 표시 장치.
  12. 제6 항에 있어서, 상기 제4 주사 신호는, 상기 자가 주사 기간 중 제6 구간의 적어도 일부 구간에서 게이트 온 레벨을 가지며, 상기 자가 주사 기간 중 상기 제6 구간의 상기 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되는, 표시 장치.
  13. 제2 항에 있어서, 상기 제2 주파수는 상기 제1 주파수의 약수에 대응하는, 표시 장치.
  14. 제3 항에 있어서, 상기 자가 주사 기간의 개수가 증가함에 따라, 상기 영상 리프레시 레이트가 감소하는, 표시 장치.
  15. 제1 항에 있어서, 상기 화소는,
    제1 노드에 연결되는 게이트 전극, 제1 전원 라인에 연결되는 제1 전극, 및 제3 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터;
    상기 제1 전원 라인 및 제2 노드 사이에 형성되는 제1 커패시터;
    상기 제1 노드 및 상기 제2 노드 사이에 연결되는 제2 커패시터;
    상기 데이터 라인에 연결되는 제1 전극, 상기 제2 노드에 연결되는 제2 전극, 및 상기 제1 주사 라인에 연결되는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 노드에 연결되는 제1 전극, 상기 제3 노드에 연결되는 제2 전극, 및 상기 제2 주사 라인에 연결되는 게이트 전극을 포함하는 제3 트랜지스터;
    상기 제1 노드에 연결되는 제1 전극, 초기화 전원 라인에 연결되는 제2 전극, 및 상기 제3 주사 라인에 연결되는 게이트 전극을 포함하는 제4 트랜지스터;
    상기 제2 노드에 연결되는 제1 전극, 기준 전원 라인에 연결되는 제2 전극, 및 상기 제2 주사 라인에 연결되는 게이트 전극을 포함하는 제5 트랜지스터;
    상기 제3 노드에 연결되는 제1 전극, 및 상기 발광 제어 라인에 연결되는 게이트 전극을 포함하는 제6 트랜지스터;
    상기 초기화 전원 라인에 연결되는 제1 전극, 및 상기 제4 주사 라인에 연결되는 게이트 전극을 포함하는 제7 트랜지스터; 및
    상기 제6 트랜지스터의 제2 전극과 상기 제7 트랜지스터의 제2 전극에 연결되는 제1 전극 및 제2 전원 라인에 연결되는 제2 전극을 포함하는 발광 소자를 포함하는, 표시 장치.
  16. 제1 주사 라인에 제1 주사 신호를 공급하는 단계;
    제2 주사 라인에 제2 주사 신호를 공급하는 단계;
    제3 주사 라인에 제3 주사 신호를 공급하는 단계;
    제4 주사 라인에 제4 주사 신호를 공급하는 단계;
    발광 제어 라인에 발광 제어 신호를 공급하는 단계;
    데이터 라인을 통해 화소로 데이터 신호를 공급하는 단계를 포함하며,
    상기 제2 주사 신호와 상기 제3 주사 신호는, 한 프레임(frame) 중 적어도 일부 구간에서 게이트 온 레벨을 가지며, 상기 한 프레임 중 상기 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되는, 표시 장치의 구동 방법.
  17. 제16 항에 있어서, 상기 제1 주사 신호를 공급하는 단계는, 상기 제1 주사 라인에 상기 화소의 영상 리프레시 레이트(refresh rate)에 대응하는 제2 주파수로 상기 제1 주사 신호를 공급하며,
    상기 제2 주사 신호를 공급하는 단계는, 상기 제2 주사 라인에 상기 제2 주파수로 상기 제2 주사 신호를 공급하고,
    상기 제3 주사 신호를 공급하는 단계는, 상기 제3 주사 라인에 상기 제2 주파수로 상기 제3 주사 신호를 공급하며,
    상기 제4 주사 신호를 공급하는 단계는, 상기 제4 주사 라인에 상기 제2 주파수와 상이한 제1 주파수로 상기 제4 주사 신호를 공급하고,
    상기 발광 제어 신호를 공급하는 단계는, 상기 발광 제어 라인에 상기 제1 주파수로 상기 발광 제어 신호를 공급하며,
    상기 데이터 신호를 공급하는 단계는, 상기 제2 주파수에 따라 상기 데이터 라인으로 상기 데이터 신호를 공급하는, 표시 장치의 구동 방법.
  18. 제17 항에 있어서, 상기 한 프레임은 표시 주사 기간 및 적어도 하나의 자가 주사 기간을 포함하며,
    상기 제2 주사 신호는 상기 표시 주사 기간 중 제1 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제1 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되고,
    상기 제3 주사 신호는 상기 표시 주사 기간 중 제2 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제2 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되는, 표시 장치의 구동 방법.
  19. 제18 항에 있어서, 상기 제1 구간과 상기 제2 구간은 3 수평기간(horizontal period)에 대응하는, 표시 장치의 구동 방법.
  20. 제18 항에 있어서, 상기 제4 주사 신호는, 상기 표시 주사 기간 중 제3 구간의 적어도 일부 구간에서 게이트 온 레벨을 가지며, 상기 표시 주사 기간 중 상기 제3 구간의 상기 적어도 일부 구간을 제외한 나머지 구간에서 게이트 오프 레벨로 유지되고,
    상기 제1 구간과 상기 제3 구간은 중첩하며,
    상기 제2 구간과 상기 제3 구간은 중첩하는, 표시 장치의 구동 방법.
KR1020210125861A 2021-09-23 2021-09-23 표시 장치 및 이의 구동 방법 KR20230043298A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210125861A KR20230043298A (ko) 2021-09-23 2021-09-23 표시 장치 및 이의 구동 방법
US17/859,555 US11694630B2 (en) 2021-09-23 2022-07-07 Display device and method of driving the same
CN202211125648.2A CN115862545A (zh) 2021-09-23 2022-09-16 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210125861A KR20230043298A (ko) 2021-09-23 2021-09-23 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20230043298A true KR20230043298A (ko) 2023-03-31

Family

ID=85572287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210125861A KR20230043298A (ko) 2021-09-23 2021-09-23 표시 장치 및 이의 구동 방법

Country Status (3)

Country Link
US (1) US11694630B2 (ko)
KR (1) KR20230043298A (ko)
CN (1) CN115862545A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115331626A (zh) * 2022-09-07 2022-11-11 上海天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509795B1 (ko) * 2018-05-03 2023-03-15 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102544572B1 (ko) * 2018-07-18 2023-06-19 삼성디스플레이 주식회사 표시 장치
KR102665185B1 (ko) * 2019-06-12 2024-05-16 삼성디스플레이 주식회사 표시 장치
KR20210013509A (ko) * 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치
KR102668850B1 (ko) * 2019-08-12 2024-05-24 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동 방법
KR20210124599A (ko) * 2020-04-06 2021-10-15 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230088642A1 (en) 2023-03-23
US11694630B2 (en) 2023-07-04
CN115862545A (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
KR100606416B1 (ko) 유기전계발광 다이오드의 구동 장치 및 구동방법
KR102591507B1 (ko) 화소 및 이를 포함하는 표시 장치
KR20210013509A (ko) 표시 장치
US11404003B2 (en) Pixel and a display device having the same
KR102657133B1 (ko) 화소 및 이를 포함하는 표시 장치
KR20210050050A (ko) 화소 및 이를 포함하는 표시 장치
KR20210054114A (ko) 표시 장치
KR102527847B1 (ko) 표시 장치
KR20200142160A (ko) 표시 장치 및 이의 구동 방법
KR20110091293A (ko) 화소, 이를 이용한 표시 장치 및 그 구동 방법
KR20210100785A (ko) 표시 장치 및 그의 구동 방법
KR20200142645A (ko) 표시 장치
KR20210086801A (ko) 표시 장치
KR20210092870A (ko) 화소 및 이를 포함하는 표시 장치
KR20230043298A (ko) 표시 장치 및 이의 구동 방법
US11610541B1 (en) Pixel of display device
KR100595108B1 (ko) 화소와 발광 표시장치 및 그의 구동방법
KR100592645B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
KR100602070B1 (ko) 유기전계발광 표시장치 및 구동방법
US11961474B2 (en) Display device
KR20140041046A (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법
KR20230167267A (ko) 화소 및 이를 구비하는 표시 장치
KR20240074105A (ko) 표시 장치 및 이의 구동 방법
KR20240034939A (ko) 표시 장치 및 그의 구동방법
KR20230064708A (ko) 화소 및 이를 포함하는 표시 장치