KR20210054114A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210054114A
KR20210054114A KR1020190139750A KR20190139750A KR20210054114A KR 20210054114 A KR20210054114 A KR 20210054114A KR 1020190139750 A KR1020190139750 A KR 1020190139750A KR 20190139750 A KR20190139750 A KR 20190139750A KR 20210054114 A KR20210054114 A KR 20210054114A
Authority
KR
South Korea
Prior art keywords
scan
period
transistor
display device
lines
Prior art date
Application number
KR1020190139750A
Other languages
English (en)
Inventor
인해정
엄기명
오경환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190139750A priority Critical patent/KR20210054114A/ko
Priority to US16/897,436 priority patent/US11217149B2/en
Priority to CN202010927769.3A priority patent/CN112785956A/zh
Publication of KR20210054114A publication Critical patent/KR20210054114A/ko
Priority to US17/567,827 priority patent/US11869412B2/en
Priority to US18/531,708 priority patent/US20240105100A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는, 제1 주사선들, 제2 주사선들, 제3 주사선들, 발광 제어선들, 및 데이터선들에 접속되는 화소들; 제1 기간에 제1 주사선들 각각으로 제1 주사 신호를 공급하는 제1 주사 구동부; 제1 기간에 제2 주사선들 각각으로 제2 주사 신호를 공급하는 제2 주사 구동부; 제1 기간 및 제2 기간에 제3 주사선들 각각으로 제3 주사 신호를 공급하는 제3 주사 구동부; 제1 기간 및 제2 기간에 발광 제어선들로 발광 제어 신호를 공급하는 발광 구동부; 및 제1 기간에 데이터선들로 데이터 신호를 공급하는 데이터 구동부를 포함한다. 제2 주사 신호의 폭은 제1 주사 신호의 폭보다 크다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 전자 기기에 관한 것으로서, 더욱 상세하게는 표시 장치에 관한 것이다.
표시 장치는 외부에서 인가되는 제어 신호들을 이용하여 표시 패널에 영상을 표시한다.
표시 장치는 복수의 화소들을 포함한다. 화소들 각각은 복수의 트랜지스터들, 트랜지스터들에 전기적으로 연결된 발광 소자 및 커패시터를 포함한다. 트랜지스터들은 배선을 통해 제공되는 신호들에 각각 응답하여 턴-온되어 구동 전류를 생성하고, 발광 소자가 구동 전류에 대응하여 발광한다.
최근에는 고해상도 구동, 저전력 구동, 입체 영상 구동 등을 위한 다양한 구동 주파수(또는, 영상 리프레시 레이트)에 대응하는 표시 장치에 대한 필요성이 대두되고 있다. 이에 따라, 폴리 실리콘 반도체 트랜지스터와 산화물 반도체 트랜지스터의 장점을 모두 이용하기 위해, 이들을 하나의 화소에 조합하여 포함하는 화소 구조에 대한 연구가 진행 중이다.
본 발명의 일 목적은 화소의 제1 트랜지스터의 문턱 전압 보상 시간을 확보하고, 상기 제1 트랜지스터에 주기적으로 바이어스 전압을 인가하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 제1 주사선들, 제2 주사선들, 제3 주사선들, 발광 제어선들, 및 데이터선들에 접속되는 화소들; 제1 기간에 상기 제1 주사선들 각각으로 제1 주사 신호를 공급하는 제1 주사 구동부; 상기 제1 기간에 상기 제2 주사선들 각각으로 제2 주사 신호를 공급하는 제2 주사 구동부; 상기 제1 기간 및 제2 기간에 상기 제3 주사선들 각각으로 제3 주사 신호를 공급하는 제3 주사 구동부; 상기 제1 기간 및 상기 제2 기간에 상기 발광 제어선들로 발광 제어 신호를 공급하는 발광 구동부; 및 상기 제1 기간에 상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다. 상기 제2 주사 신호의 폭은 상기 제1 주사 신호의 폭보다 클 수 있다.
일 실시예에 의하면, 상기 제1 주사 구동부는 상기 제1 주사 신호를 상기 제1 주사선들 각각에 순차적으로 공급하고, 상기 제2 주사 구동부는 상기 제2 주사 신호를 상기 제2 주사선들 중 적어도 두 개에 동시에 공급할 수 있다.
일 실시예에 의하면, 상기 제3 주사 구동부는 상기 제3 주사 신호를 상기 제3 주사선들 중 적어도 두 개에 동시에 공급할 수 있다.
일 실시예에 의하면, 영상 리프레시 레이트(refresh rate)가 제1 주파수인 경우, 상기 제1 기간이 반복될 수 있다. 상기 영상 리프레시 레이트가 상기 제1 주파수보다 작은 경우, 상기 제1 기간 직후에 상기 제2 기간이 적어도 한번 활성화될 수 있다.
일 실시예에 의하면, 상기 화소들 중 i(단, i는 자연수)번째 수평라인에 위치하는 화소는, 발광 소자; 제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터; 상기 데이터선들 중 하나와 상기 제1 노드 사이에 접속되며, i번째 제1 주사선으로 공급되는 상기 제1 주사 신호에 의해 턴-온되는 제2 트랜지스터; 상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, i번째 제2 주사선으로 공급되는 상기 제2 주사 신호에 의해 턴-온되는 제3 트랜지스터; 및 상기 i번째 제3 주사선으로 공급되는 상기 제3 주사 신호에 의해 턴-온되어 상기 제1 노드에 바이어스 전압을 공급하는 제4 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 i번째 수평라인에 위치하는 화소는, 상기 제1 전원과 상기 제1 노드 사이에 접속되며, i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 의해 턴-오프되는 제5 트랜지스터; 상기 제3 노드와 상기 발광 소자의 상기 제1 전극 사이에 접속되며, 상기 발광 제어 신호에 의해 턴-오프되는 제6 트랜지스터; 및 상기 제1 전원과 상기 제2 노드 사이에 접속되는 스토리지 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 i번째 수평라인에 위치하는 화소는, 상기 제3 노드와 제1 초기화 전원 사이에 접속되며, i-1번째 제1 주사선으로 공급되는 상기 제1 주사 신호에 의해 턴-온되는 제7 트랜지스터; 및 상기 발광 소자의 상기 제1 전극과 제2 초기화 전원 사이에 접속되며, 상기 i번째 제3 주사선으로 공급되는 상기 제3 주사 신호에 의해 턴-온되는 제8 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제3 트랜지스터가 턴-온된 상태에서 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 순차적으로 턴-온될 수 있다.
일 실시예에 의하면, 상기 제3 트랜지스터가 턴-온된 상태에서, i+1번째 수평라인에 위치하는 화소의 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 순차적으로 턴-온될 수 있다.
일 실시예에 의하면, 상기 제3 트랜지스터의 턴-온 기간과 상기 제4 트랜지스터의 턴-온 기간은 중첩하지 않을 수 있다.
일 실시예에 의하면, 상기 제2 주사 구동부는 상기 제1 기간에 상기 제2 주사 신호를 상기 i번째 제2 주사선에 복수 회 공급할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 바이어스 전압에 상응하는 바이어스 전원 및 상기 제1 및 제2 초기화 전원들을 상기 화소들에 공급하는 전원 공급부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 전원 공급부는, 상기 제1 기간에 제1 전압 레벨의 상기 바이어스 전원을 공급하고, 상기 제2 기간에 상기 제1 전압 레벨과 다른 제2 전압 레벨의 상기 바이어스 전원을 공급할 수 있다.
일 실시예에 의하면, 상기 전원 공급부는, 상기 제1 기간에 제1 전압 레벨의 상기 제1 초기화 전원을 공급하고, 상기 제2 기간에 상기 제1 전압 레벨과 다른 제2 전압 레벨의 상기 제1 초기화 전원을 공급할 수 있다.
일 실시예에 의하면, 상기 제2 기간이 복수 회 반복되는 경우, 상기 전원 공급부는, 상기 제1 초기화 전원, 상기 제2 초기화 전원, 및 바이어스 전원 중 적어도 하나의 전압 레벨을 단계적으로 변화시킬 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터는, 상기 제1 노드와 상기 i번째 발광 제어선 사이에 접속될 수 있다.
일 실시예에 의하면, 상기 발광 구동부는, 상기 제1 기간에 공급되는 상기 발광 제어 신호의 하이 레벨과 상기 제2 기간에 공급되는 상기 발광 제어 신호의 상기 하이 레벨을 서로 다른 전압 레벨들로 공급할 수 있다.
일 실시예에 의하면, 상기 제2 트랜지스터 및 상기 제4 트랜지스터는 폴리실리콘 반도체 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 제3 트랜지스터는 산화물 반도체 트랜지스터일 수 있다.
본 발명의 실시예들에 따른 화소를 포함하는 표시 장치는 초기화 및 데이터 기입 전후에 제1 트랜지스터에 안정적인 DC 온-바이어스를 인가함으로써 제1 트랜지스터의 히스테리시스 특성에 의한 영상 플리커, 잔상 등이 개선될 수 있다. 또한, 120Hz 이상의 구속 구동에 대응하여 제3 트랜지스터가 비교적 장시간(예를 들어, 5수평주기 또는 5us 이상) 동안 턴-온되므로, 문턱 전압 보상을 위한 시간이 충분히 확보될 수 있으며, 영상 품질이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 3은 도 2의 화소의 동작의 일 예를 나타내는 타이밍도이다.
도 4는 도 2의 화소의 동작의 다른 일 예를 나타내는 타이밍도이다.
도 5a는 도 1의 표시 장치에 포함되는 화소들과 신호선들의 연결의 일 예를 나타내는 도면이다.
도 5b는 도 1의 표시 장치에 포함되는 화소들과 신호선들의 연결의 다른 일 예를 나타내는 도면이다.
도 6a 및 도 6b는 도 2의 화소의 동작의 또 다른 일 예들을 나타내는 타이밍도들이다.
도 7은 도 2의 화소의 동작의 또 다른 일 예를 나타내는 타이밍도이다.
도 8은 도 2의 화소의 동작의 또 다른 일 예를 나타내는 타이밍도이다.
도 9는 도 1의 표시 장치에 포함되는 화소의 다른 일 예를 나타내는 회로도이다.
도 10은 도 1의 표시 장치에 포함되는 화소의 또 다른 일 예를 나타내는 회로도이다.
도 11 도 1의 표시 장치에 포함되는 화소의 또 다른 일 예를 나타내는 회로도이다.
도 12는 도 11의 화소의 동작의 일 예를 나타내는 타이밍도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 주사 구동부(200, 300, 400), 발광 구동부(500), 데이터 구동부(600), 및 타이밍 제어부(700)를 포함할 수 있다. 표시 장치(1000)는 전원 공급부(800)를 더 포함할 수 있다.
일 실시예에서, 주사 구동부(200, 300, 400)는 제1 주사 구동부(200), 제2 주사 구동부(300), 및 제3 주사 구동부(400)의 구성 및 동작으로 구분될 수 있다. 다만, 주사 구동부(200, 300, 400)의 구분은 설명의 편의를 위한 것이며, 설계에 따라 주사 구동부들의 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 구동 주파수(또는, 영상 리프레시 레이트, 화면 재생률)로 영상을 표시할 수 있다. 구동 주파수는 화소(PX)의 구동 트랜지스터에 실질적으로 데이터 신호가 기입되는 빈도수이다. 예를 들어, 구동 주파수는 화면 주사율, 화면 재생 빈도수라고도 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낸다.
일 실시예에서, 영상 리프레시 레이트는 데이터 구동부(600) 및/또는 제1 주사 구동부(200)의 출력 주파수이다. 예를 들어, 동영상 구동을 위한 리프레시 레이트는 약 60Hz 이상(예를 들어, 120Hz)의 주파수일 수 있다.
일 실시예에서, 표시 장치(1000)는, 구동 조건에 따라 제1 및 제2 주사 구동부들(200, 300)의 출력 주파수 및 이에 대응하는 데이터 구동부(600)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 120Hz의 다양한 영상 리프레시 레이트들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 120Hz 이상의 영상 리프레시 레이트(예를 들어, 240Hz, 480Hz)로도 영상을 표시할 수 있다.
화소부(100)는 데이터선(D)들, 주사선들(S1, S2, S3), 및 발광 제어선(E)들에 접속되도록 위치되는 화소(PX)들을 구비한다. 화소(PX)들은 외부로부터 제1 전원(VDD), 제2 전원(VSS), 및 초기화 전원(Vint)의 전압들을 공급받을 수 있다. 일 실시예에서, 화소(PX)들은 외부로부터 바이어스 전원(Vbs)의 전압을 더 공급받을 수 있다.
타이밍 제어부(700)는 외부로부터 공급되는 동기 신호들에 대응하여 제1 주사 구동 제어 신호(SCS1), 제2 주사 구동 제어 신호(SCS2), 제3 주사 구동 제어 신호(SCS3), 발광 구동 제어 신호(ECS), 및 데이터 구동 제어 신호(DCS)를 생성할 수 있다. 제1 주사 구동 제어 신호(SCS1)는 제1 주사 구동부(200)로 공급되고, 제2 주사 구동 제어 신호(SCS2)는 제2 주사 구동부(300)로 공급되며, 제3 주사 구동 제어 신호(SCS3)는 제3 주사 구동부(400)로 공급될 수 있다. 또한, 발광 구동 제어 신호(ECS)는 발광 구동부(500)로 공급되고, 데이터 구동 제어 신호(DCS)는 데이터 구동부(600)로 공급될 수 있다. 그리고, 타이밍 제어부(700)는 외부로부터 공급되는 영상 데이터를 재정렬하여 데이터 구동부(600)에 공급할 수 있다.
제1 주사 구동 제어 신호(SCS1)에는 제1 주사 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 제1 주사 스타트 펄스는 제1 주사 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제1 주사 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제2 주사 구동 제어 신호(SCS2)에는 제2 주사 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 제2 주사 스타트 펄스는 제2 주사 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제2 주사 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제3 주사 구동 제어 신호(SCS3)에는 제3 주사 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 제3 주사 스타트 펄스는 제3 주사 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제3 주사 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
일 실시예에서, 제1 내지 제3 주사 스타트 펄스들 중 적어도 하나의 펄스폭이 상이할 수 있다. 따라서, 이에 대응하는 주사 신호들의 폭도 달라질 수 있다.
발광 구동 제어 신호(ECS)에는 발광 제어 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 발광 제어 스타트 펄스는 발광 제어 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 발광 제어 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
데이터 구동 제어 신호(DCS)에는 소스 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용될 수 있다.
실시예에 따라, 타이밍 제어부(700)는 전원 공급부(800)의 구동을 제어하기 위한 전원 제어 신호(PCS)를 생성할 수 있다. 전원 제어 신호(PCS)는 제1 전원(VDD), 제2 전원(VSS), 초기화 전원(Vint), 및 바이어스 전원(Vbs) 중 적어도 하나의 공급 타이밍 및/또는 전압 레벨을 제어할 수 있다.
데이터 구동부(600)는 재정렬된 영상 데이터(RGB)를 아날로그 형식의 데이터 신호로 변환할 수 있다. 데이터 구동부(600)는 데이터 구동 제어 신호(DCS)에 대응하여 데이터선(D)들로 데이터 신호를 공급한다.
데이터 구동부(600)는 영상 리프레시 레이트에 대응하여 한 프레임 기간 동안 데이터선(D)들로 데이터 신호를 공급한다. 예를 들어, 데이터 구동부(600)는 영상 리프레시 레이트와 동일한 주파수로 데이터선(D)들로 데이터 신호를 공급한다. 이때, 데이터선(D)들로 공급되는 데이터 신호는 제1 주사선(S1)들로 공급되는 주사 신호와 동기되도록 공급될 수 있다.
제1 주사 구동부(200)는 제1 주사 구동 제어 신호(SCS1)에 기초하여 제1 주사선(S1)들로 주사 신호를 공급한다. 일례로, 제1 주사 구동부(200)는 제1 주사선(S1)들로 제1 주사 신호를 순차적으로 공급할 수 있다. 여기서, 제1 주사 신호는 화소(PX)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정된다.
일 실시예에서, 제1 주사 구동부(200)는 제1 기간에 제1 주사 신호를 제1 주사선(S1)들로 공급할 수 있다. 제1 기간은 표시 장치(1000)의 영상 리프레시 레이트와 동일한 주파수(예를 들어, 제1 주파수)로 반복될 수 있다. 따라서, 제1 주사 구동부(200)는 영상 리프레시 레이트와 동일한 주파수로 제1 주사 신호를 공급할 수 있다. 예를 들어, 제1 주파수가 120Hz인 경우, 제1 기간은 120Hz로 반복될 수 있다.
제1 기간은 발광 기간과 비발광 기간을 포함하며, 화소(PX)들에 영상에 상응하는 데이터 신호가 기입되는 기간일 수 있다. 이에 따라, 제1 기간은 데이터 프로그래밍 서브-프레임(data programming sub-frame)으로도 정의될 수 있다.
제2 주사 구동부(300)는 제2 주사 구동 제어 신호(SCS2)에 기초하여 제2 주사선(S2)들로 주사 신호를 공급한다. 일례로, 제2 주사 구동부(300)는 제2 주사선(S2)들로 제2 주사 신호를 순차적으로 공급할 수 있다. 여기서, 제2 주사 신호는 화소(PX)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정된다.
일 실시예에서, 제2 주사 구동부(300)는 제1 기간에 제2 주사 신호를 제2 주사선(S2)들로 공급할 수 있다. 따라서, 제2 주사 구동부(300)는 영상 리프레시 레이트와 동일한 주파수로 제2 주사 신호를 제2 주사선(S2)들로 공급할 수 있다.
제3 주사 구동부(400)는 제3 주사 구동 제어 신호(SCS3)에 기초하여 제3 주사선(S3)들로 주사 신호를 공급한다. 일례로, 제3 주사 구동부(400)는 제3 주사선(S3)들로 제3 주사 신호를 순차적으로 공급할 수 있다. 여기서, 제3 주사 신호는 화소(PX)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압으로 설정된다.
제1 내지 제3 주사 신호들 중 P형 트랜지스터에 공급되는 주사 신호의 게이트 온 전압은 로우 레벨(또는, 논리 로우 레벨)이고, N형 트랜지스터에 공급되는 주사 신호의 게이트 온 전압은 하이 레벨(또는, 놀리 하이 레벨)일 수 있다.
일 실시예에서, 제3 주사 구동부(400)는 제1 기간 및 제2 기간에 제3 주사 신호를 제3 주사선(S3)들로 공급할 수 있다. 따라서, 제3 주사 구동부(400)는 영상 리프레시 레이트와 무관하게 제3 주사 신호를 제3 주사선(S3)들로 공급할 수 있다.
제2 기간은 표시 장치(1000)의 저주파 구동 시 활성화될 수 있다. 예를 들어, 영상 리프레시 레이트가 상기 제1 주파수보다 작은 경우, 제1 기간 직후에 제2 기간이 적어도 한 번 활성화될 수 있다.
예를 들어, 제2 기간은 발광 기간과 비발광 기간을 포함하며, 제3 주사 신호에 의해 화소(PX)들에 바이어스가 인가되는 바이어스 기간일 수 있다. 일 예로, 제3 주사 신호에 응답하여 화소(PX)의 구동 트랜지스터의 소스 전극 및/또는 드레인 전극에 소정의 바이어스 전압이 인가되고, 구동 트랜지스터는 온-바이어스될 수 있다. 제2 기간은 저주파 구동에 적용되는 구동 기간이며, 제1 기간에 프로그램된 영상을 유지하는 기간이므로, 유지 서브-프레임(holding sub-frame)으로 정의될 수 있다.
영상 리프레시 레이트에 따라 제2 기간이 연속적으로 반복되는 횟수(또는, 연속되는 제2 기간들의 총 길이)가 달라질 수 있다.
발광 구동부(500)는 타이밍 제어부(700)로부터 발광 구동 제어 신호(ECS)를 수신하고, 발광 구동 제어 신호(ECS)에 기초하여 발광 제어선(E)들로 발광 제어 신호를 공급할 수 있다. 예를 들어, 발광 구동부(500)는 발광 제어선(E)들로 발광 제어 신호를 순차적으로 공급할 수 있다.
발광 제어선(E1)들로 발광 제어 신호가 순차적으로 공급되면 화소(PX)들이 수평라인 단위로 비발광된다. 이를 위하여 발광 제어 신호는 화소(PX)들에 포함된 일부 트랜지스터(예를 들어, P형 트랜지스터)가 턴-오프될 수 있도록 게이트 오프 전압(예를 들어, 하이 레벨)으로 설정된다.
발광 제어 신호는 화소(PX)들의 발광 시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어 신호는 제1 내지 제3 주사 신호들보다 넓은 폭으로 설정될 수 있다.
발광 구동부(500)는 제1 기간 및 제2 기간에 발광 제어 신호를 발광 제어선(E)들로 공급할 수 있다. 다시 말하면, 발광 구동부(500)는 영상 리프레시 레이트(예를 들어, 제1 주파수)와 무관하게 제2 주파수로 발광 제어 신호를 출력할 수 있다.
예를 들어, 제2 주파수(즉, 발광 제어 신호의 출력 주파수)가 120Hz이고 제1 주파수(즉, 영상 리프레시 레이트)가 60Hz인 경우, 제1 기간과 하나의 제2 기간이 서로 교번하여 반복될 수 있다. 제2 주파수가 120H이고 제1 주파수가 30Hz인 경우, 제1 기간과 두 번의 제2 기간이 반복될 수 있다.
일 실시예에서, 제1 주파수와 제2 주파수가 동일하면, 제1 기간만이 반복될 수 있다.
여기서, 주사 구동부(200, 300, 400) 및 발광 구동부(500)는 각각 주사 신호 및 발광 제어 신호를 종속적으로 시프트시키는 복수의 스테이지들을 포함할 수 있다.
전원 공급부(800)는 전원 제어 신호(PCS)에 기초하여 제1 전원(VDD), 제2 전원(VSS), 초기화 전원(Vint), 및 바이어스 전원(Vbs) 중 적어도 하나를 화소부(100)에 공급할 수 있다.
또한, 화소(PX)들의 회로 구조에 대응하여 현재 수평 라인(또는 현재 화소행)에 위치된 화소(PX)들은 이전 수평 라인(또는 이전 화소행)에 위치된 주사 라인 및/또는 이후 수평 라인(또는 이후 화소행)에 위치된 주사 라인과 추가로 접속될 수 있다. 이를 위하여, 화소부(100)에는 도시되지 않은 더미 주사 라인들 및/또는 더미 발광 제어 라인들이 추가로 형성될 수 있다.
한편, 고해상도 또는 입체 영상 등의 구현을 위해 표시 장치(1000)의 고속 구동이 요구되고 있다. 또한, 고속 구동 하에서 일정 수준 이상의 영상 품질을 보장하기 위해, 구동 트랜지스터의 문턱 전압을 보상하는 시간이 충분히 확보되어야 한다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 2에서는 설명의 편의를 위하여 i번째 수평라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소를 도시하기로 한다.
도 2를 참조하면, 화소(10)는 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(애노드 전극 또는 캐소드 전극)은 제4 노드(N4)에 접속되고 제2 전극(캐소드 전극 또는 애노드 전극)은 제2 전원(VSS)에 접속된다. 발광 소자(LD)는 제1 트랜지스터(M1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 또는 발광 소자(LD)는 복수의 무기 발광 소자들이 제2 전원(VSS)과 제4 노드(N4) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
제1 트랜지스터(M1)(또는 구동 트랜지스터)의 제1 전극은 제1 노드(N1)에 접속되고, 제2 전극은 제3 노드(N3)에 접속된다. 제1 트랜지스터(M1)의 게이트 전극은 제2 노드(N2)에 접속된다. 제1 트랜지스터(M1)는 제2 노드(N2)의 전압에 대응하여 제1 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 전원(VSS)으로 흐르는 전류량을 제어할 수 있다. 이를 위하여, 제1 전원(VDD)은 제2 전원(VSS)보다 높은 전압으로 설정될 수 있다.
제2 트랜지스터(M2)는 데이터선(Dj)과 제1 노드(N1) 사이에 접속된다. 제2 트랜지스터(M2)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속된다. 제2 트랜지스터(M2)는 i번째 제1 주사선(S1i)으로 제1 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)과 제1 노드(N1)를 전기적으로 접속시킨다.
제3 트랜지스터(M3)는 제1 트랜지스터(M1)의 제2 전극(즉, 제3 노드(N3))과 제2 노드(N2) 사이에 접속된다. 제3 트랜지스터(M3)의 게이트 전극은 i번째 제2 주사선(S2i)에 접속된다. 제3 트랜지스터(M3)는 i번째 제2 주사선(S2i)으로 제2 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(M1)의 제2 전극과 제2 노드(N2)를 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(M3)가 턴-온되면 제1 트랜지스터(M1)는 다이오드 형태로 접속된다.
일 실시예에서, 제3 트랜지스터(M3)는 산화물 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제3 트랜지스터(M3)는 N형 산화물 반도체 트랜지스터일 수 있고, 액티브층으로서 산화물 반도체층을 포함할 수 있다. 이에 따라, 제3 트랜지스터(M3)를 턴-온시키는 게이트 온 전압은 하이 레벨일 수 있다.
산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리실리콘 반도체 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 즉, 산화물 반도체 트랜지스터는 오프 전류 특성이 우수하다. 따라서, 제3 트랜지스터(M3)를 산화물 반도체 트랜지스터로 형성하면 제2 노드(N2)로부터의 누설전류를 최소화할 수 있고, 이에 따라 표시품질을 향상시킬 수 있다.
제4 트랜지스터(M4)는 i번째 제3 주사선(S3i)으로 공급되는 제3 주사 신호에 의해 턴-온되어 제1 노드(NI)에 바이어스 전압을 공급할 수 있다. 일 실시예에서, 제4 트랜지스터(M4)는 제1 노드(N1)와 바이어스 전원(Vbs) 사이에 접속될 수 있다. 제4 트랜지스터(M4)의 게이트 전극은 i번째 제3 주사선(S3i)에 접속될 수 있다.
제5 트랜지스터(M5)는 제1 전원(VDD)과 제1 노드(N1) 사이에 접속될 수 있다. 제5 트랜지스터(M5)의 게이트 전극은 i번째 발광 제어선(Ei)에 접속될 수 있다. 제5 트랜지스터(M5)는 i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(M6)는 제1 트랜지스터(M1)의 제2 전극(즉, 제3 노드(N3))과 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4)) 사이에 접속될 수 있다. 제6 트랜지스터(M6)의 게이트 전극은 i번째 발광 제어선(Ei)에 접속될 수 있다. 제6 트랜지스터(M6)는 i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
일 실시예에서, 제5 및 제6 트랜지스터들(M5, M6)은 P형 폴리 실리콘 반도체 트랜지스터일 수 있다.
제7 트랜지스터(M7)는 제3 노드(N3)와 초기화 전원(Vint) 사이에 접속될 수 있다. 제7 트랜지스터(M7)의 게이트 전극은 i-1번째 제1 주사선(S1i-1)에 접속된다. 제7 트랜지스터(M7)는 i-1번째 제1 주사선(S1i-1)으로 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제3 노드(N3)로 공급한다.
한편, 제7 트랜지스터(M7)는 제3 트랜지스터(M3)가 턴-온된 상태에서 턴-온될 수 있다. 따라서, 초기화 전원(Vint)의 전압은 제3 노드(N3)를 통해 제2 노드(N2)에 공급될 수 있다.
일 실시예에서, 초기화 전원(Vint)의 전압은 데이터선(Dj)으로 공급되는 데이터 신호보다 낮은 전압으로 설정된다. 이에 따라, 제7 트랜지스터(M7)의 턴-온에 의해 제1 트랜지스터(M1)의 게이트 전압이 초기화 전원(Vint)의 전압으로 초기화될 수 있다.
제8 트랜지스터(M8)는 초기화 전원(Vint)과 제4 노드(N4) 사이에 접속될 수 있다. 일 실시예에서, 제8 트랜지스터(M8)의 게이트 전극은 i번째 제3 주사선(S3i)에 접속될 수 있다.
제8 트랜지스터(M8)는 제3 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 소자(LD)의 제1 전극으로 공급한다. 발광 소자(LD)의 제1 전극으로 초기화 전원(Vint)의 전압이 공급되면, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다. 기생 커패시터에 충전된 잔류 전압이 방전(제거)됨에 따라 의도치 않은 미세 발광이 방지될 수 있다. 따라서, 화소(10)의 블랙 표현 능력이 향상될 수 있다.
일 실시예에서, 제3 트랜지스터(M3)를 제외한 나머지 트랜지스터들(M1, M2, M4, M5, M6, M7)은 폴리 실리콘 트랜지스터로 형성되고, 액티브층(채널)으로서 폴리 실리콘 반도체층을 포함할 수 있다. 예를 들어, 액티브층은 저온 폴리 실리콘 공정(예를 들어, LTPS(low-temperature poly-silicon) 공정)을 통해 형성될 수 있다. 예를 들어, 트랜지스터들(M1, M2, M4, M5, M6, M7)은 P형 폴리실리콘 트랜지스터일 수 있다.
폴리실리콘 반도체 트랜지스터는 빠른 응답 속도의 장점이 있으므로, 빠른 스위칭이 요구되는 스위칭 소자에 적용될 수 있다.
다만, 이는 예시적인 것으로서, 제1 내지 제8 트랜지스터들(M1 내지 M8)의 적어도 일부는 산화물 반도체 트랜지스터이고, 나머지 일부는 폴리 실리콘 트랜지스터일 수 있다.
도 3은 도 2의 화소의 동작의 일 예를 나타내는 타이밍도이다.
도 1 내지 도 3을 참조하면, 화소(10)는 제1 기간 동안 영상 표시를 위한 신호들을 공급받을 수 있다. 제1 기간은 출력 영상에 실제로 대응하는 데이터 신호(DS)가 기입되는 기간을 포함할 수 있다.
이하, 설명의 편의를 위해, i번째 발광 제어선(Ei)은 각각 발광 제어선(Ei)으로, i번째 주사선들(S1i, S2i, S3i)은 각각 제1 주사선(S1i), 제2 주사선(S2i), 및 제3 주사선(S3i)으로 혼용되어 설명될 수 있다.
화소(10) 및 표시 장치(1000)는 발광 기간(EP)과 비발광 기간(NEP)으로 구분되어 동작할 수 있다.
도 3은 제1 기간 동안의 화소(10)의 동작을 보여준다. 예를 들어, 표시 장치(1000)는 제1 주파수로 영상을 표시하는 제1 모드로 구동될 수 있다.
표시 장치(1000)가 제1 모드로 구동되는 경우, 화소(10)는 제1 주파수로 제1 주사 신호 및 제2 주사 신호를 공급받을 수 있다. 제3 주사 신호 및 발광 제어 신호 또한 제1 주파수로 공급될 수 있다.
i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급되는 기간(즉, 하이 레벨의 발광 제어 신호가 공급되는 기간)은 화소(10)의 비발광 기간(NEP)이다. i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급되지 않는 기간(즉, 로우 레벨의 발광 제어 신호가 공급되는 기간)은 화소(10)의 발광 기간(EP)이다.
비발광 기간(NEP)에는 발광 제어 신호에 의해 제5 및 제6 트랜지스터들(M5, M6)이 턴-오프되어 화소(10)가 발광하지 않는다.
한편, 비발광 기간(NEP)은 제1 바이어스 기간(BP1), 초기화 기간(IP), 기입 기간(WP), 보상 기간(CP), 및 제2 바이어스 기간(BP2)을 포함할 수 있다. 여기서, 제2 주사 신호는 초기화 기간(IP), 기입 기간(WP), 및 보상 기간(CP) 동안 유지될 수 있다. 제3 주사 신호는 제1 및 제2 바이어스 기간들(BP1, BP2)에 공급된다.
일 실시예에서, 초기화 기간(IP) 및 기입 기간(WP)은 각각 제1 주사 신호가 공급되는 기간이며, 약 1수평주기에 상응할 수 있다.
발광 제어선(Ei)으로 발광 제어 신호가 공급된 후, 제1 바이어스 기간(BP1) 동안 제3 주사 신호가 제3 주사선(S3i)으로 공급될 수 있다. 제3 주사 신호는 P형 트랜지스터들을 제어하는 신호로써 로우 레벨을 갖는다.
도 3에서 제3 주사 신호의 펄스 폭은 3수평주기 이상인 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 제3 주사 신호의 펄스 폭은 1수평주기 이상일 수 있다.
제1 바이어스 기간(BP1)에 제3 주사 신호에 응답하여 제4 트랜지스터(M4) 및 제8 트랜지스터(M8)가 턴-온될 수 있다. 제4 트랜지스터(M4)가 턴-온되면, 바이어스 전원(Vbs)의 전압이 제1 노드(N1)에 공급되고, 제1 트랜지스터(M1)는 온-바이어스(on-bias) 상태를 가질 수 있다(즉, 온-바이어스 됨). 이에 따라, 일정한 크기의 바이어스 전원(Vbs)의 전압이 공급되므로, 제1 트랜지스터(M1)의 히스테리시스 특성이 개선될 수 있다. 여기서, 바이어스 전원(Vbs)의 전압은 약 5V 이상일 수 있다. 예를 들어, 바이어스 전원(Vbs)의 전압은 약 5~8V일 수 있다. 표시 장치(1000)의 구동 조건에 따라 바이어스 전원(VEH)의 전압 레벨은 용이하게 조절될 수 있다. 또한, 바이어스 전원(VEH)은 DC 전압원으로 구현됨으로써, 화소들 각각의 제1 트랜지스터(M1)들의 바이어스 차이가 감소될 수 있다.
또한, 제8 트랜지스터(M8)가 턴-온되면, 초기화 전원(Vint)의 전압이 발광 소자(LD)의 제1 전극으로 공급될 수 있다. 발광 소자(LD)의 제1 전극으로 초기화 전원(Vint)의 전압이 공급되면, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다.
제1 바이어스 기간(BP1)이 종료되고, 제2 주사선(S2i)으로 제2 주사 신호가 공급될 수 있다. 제2 주사선(S2i)으로 제2 주사 신호가 공급되면 제3 트랜지스터(M3)가 턴-온될 수 있다. 제2 주사 신호는 4수평주기 이상의 펄스 폭을 가질 수 있다. 따라서, 제3 트랜지스터(M3)는 장시간 턴-온 상태를 유지한다.
또한, i+1번째 제1 주사선(S1i+1) 및 i+2번째 제1 주사선(S1i+2)으로 공급되는 제1 주사 신호들 또한 제2 주사선(S2i)으로 공급되는 제2 주사 신호에 중첩할 수 있다. 일 실시예에서, i+1번째 수평라인의 화소 및 i+2번째 수평라인의 화소는 제2 주사선(S2i)으로 공급되는 제2 주사 신호를 공급받을 수 있다.
제3 주사 신호는 N형 트랜지스터를 제어하는 신호로써 하이 레벨을 갖는다.
제3 트랜지스터(M3)가 턴-온된 상태에서 초기화 기간(IP) 및 기입 기간(WP)이 진행될 수 있다.
초기화 기간(IP)에 이전 제1 주사선(S1i-1)으로 제1 주사 신호가 공급된다. 이전 제1 주사선(S1i-1)으로 제1 주사 신호가 공급되면, 제7 트랜지스터(M7)가 턴-온될 수 있다. 제3 트랜지스터(M3)가 턴-온된 상태이므로, 제7 트랜지스터(M7) 및 제3 트랜지스터(M3)를 통해 초기화 전원(Vint)의 전압이 제2 노드(N2)로 공급될 수 있다. 따라서, 제1 트랜지스터(M1)의 게이트 전압이 초기화될 수 있다.
실시예에 따라, 초기화 전원(Vint)의 전압 레벨을 조절함으로써 제1 트랜지스터의 온-바이어스 정도를 제어할 수 있다.
기입 기간(WP)에 제1 주사선(S1i)으로 제1 주사 신호가 공급된다. 제1 주사선(S1i)으로 제1 주사 신호가 공급되면, 제2 트랜지스터(M2)가 턴-온될 수 있다. 제2 트랜지스터(M2)가 턴-온되면 제1 노드(N1)로 데이터 신호(DS)가 공급될 수 있다.
제3 트랜지스터(M3)가 턴-온된 상태이므로, 제1 트랜지스터(M1)는 다이오드 형태로 접속되고, 제1 트랜지스터(M1)의 문턱전압이 보상될 수 있다. 예를 들어, 보상 기간(CP)은 기입 기간(WP)을 포함할 수 있다.
이후, 제2 주사 신호의 공급이 중단될 때까지 문턱전압 보상 구동이 유지될 수 있다.
표시 장치의 고속 구동의 경우, 1수평주기의 시간이 짧아져 충분한 문턱전압 보상이 이루어지지 못한다. 그러나, 본 발명의 실시예에 따른 표시 장치(1000)에서는, 제3 트랜지스터(M3)가 5수평주기 이상의 시간 동안 턴-온 상태를 유지하므로, 문턱전압 보상 시간이 충분히 확보될 수 있다. 따라서, 제1 트랜지스터(M1)의 문턱전압 편차에 따른 영상 편차가 개선될 수 있다.
보상 기간(CP)이 종료되고, 제2 바이어스 기간(BP2) 동안 제3 주사 신호가 제3 주사선(S3i)으로 다시 공급될 수 있다. 제2 바이어스 기간(BP2)에 제3 주사 신호에 응답하여 제4 트랜지스터(M4) 및 제8 트랜지스터(M8)가 턴-온될 수 있다. 제2 바이어스 기간(BP2)의 동작은 제1 바이어스 기간(BP1)의 동작과 실질적으로 동일하므로, 중복되는 내용의 설명은 생략하기로 한다.
일 실시예에서, 바이어스 기간들(BP1, BP2)과 제2 주사 신호가 제2 주사선(S2i)으로 공급되는 기간은 중첩하지 않는다. 즉, 제3 트랜지스터(M3)의 턴-온 기간과 제4 트랜지스터(M4)의 턴-온 기간은 중첩하지 않는다.
이후, 발광 제어선(Ei)으로 발광 제어 신호의 공급이 중단된다. 발광 제어선(Ei)으로 발광 제어 신호의 공급이 중단되면, 제5 및 제6 트랜지스터들(M5, M6)가 턴-온된다. 이때, 제1 트랜지스터(M1)는 제2 노드(N2)의 전압에 대응하여 발광 소자(LD)로 흐르는 구동 전류를 제어한다. 그러면, 발광 기간(EP) 동안 발광 소자(LD)는 전류량에 대응하는 휘도의 빛을 생성한다.
상술한 바와 같이, 본 발명의 실시예들에 따른 화소(10) 및 이를 포함하는 표시 장치(1000)는 초기화 및 데이터 기입 전후에 제1 트랜지스터(M1)에 비교적 안정적인 온-바이어스를 인가함으로써 제1 트랜지스터(M1)의 히스테리시스 특성에 의한 영상 플리커, 잔상 등이 개선될 수 있다. 또한, 120Hz 이상의 구속 구동에 대응하여 제3 트랜지스터(M3)가 비교적 장시간(예를 들어, 5수평주기 또는 5us 이상) 동안 턴-온되므로, 문턱 전압 보상을 위한 시간이 충분히 확보될 수 있으며, 영상 품질이 개선될 수 있다.
도 4는 도 2의 화소의 동작의 다른 일 예를 나타내는 타이밍도이다.
도 1 내지 도 4를 참조하면, 화소(10)는 제1 기간(P1) 동안 영상 표시를 위한 신호들을 공급받아 영상을 표시하고, 제2 기간(P2) 동안 제1 기간(P1)에 표시되는 영상을 유지할 수 있다.
도 4는 표시 장치(1000)의 저주파 구동의 일 예를 보여준다. 예를 들어, 표시 장치(1000)는 저주파수 구동으로 영상을 표시하는 제2 모드로 구동될 수 있다.
화소(10)는 영상 리프레시 레이트에 대응하는 주파수로 제1 주사 신호 및 제2 주사 신호를 공급받을 수 있다. 제3 주사 신호 및 발광 제어 신호는 영상 리프레시 레이트와 무관하게 도 3의 주사 신호 및 발광 제어 신호의 공급 타이밍과 동일하게 화소(10)로 공급될 수 있다.
제1 기간(P1)의 동작은 도 3의 화소(10)의 동작과 실질적으로 동일하다.
제2 기간(P2)은 제1 기간(P1)과 동일한 발광 제어 신호가 공급될 수 있다. 즉, 제2 기간(P2)은 발광 기간(EP)과 비발광 기간(NEP)을 포함할 수 있다. 유지 서브-프레임인 제2 기간(P2)에는 제1 주사 신호 및 제2 주사 신호가 공급되지 않는다.
일 실시예에서, 제2 기간(P2) 동안 표시하려는 영상에 상응하는 데이터 신호(DS)가 공급되지 않을 수도 있다. 예를 들어, 제2 기간(P2) 동안 임의의 데이터 신호(DS)가 공급되거나, 데이터 신호(DS)는 전력 소모를 최소화하기 위한 상태를 가질 수도 있다.
제2 기간(P2)의 비발광 기간(NEP)은 제3 바이어스 기간(BP3)을 포함할 수 있다. 제3 바이어스 기간(BP3) 동안 제3 주사선(S3i)으로 제3 주사 신호가 공급될 수 있다. 도 4에는 제2 기간(P2)에 공급되는 제3 주사 신호의 길이가 제1 기간(P1)에 공급되는 제3 주사 신호의 길이보다 긴 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 제3 바이어스 기간(BP3)에 공급되는 제3 주사 신호의 펄스 폭은 1수평주기 이상일 수 있다.
제3 주사선(S3i)으로 제3 주사 신호가 공급되면 제4 트랜지스터(M4) 및 제8 트랜지스터(M8)가 턴-온될 수 있다. 제4 트랜지스터(M4)가 턴-온되면, 바이어스 전원(Vbs)의 전압이 제1 노드(N1)에 공급되고, 제1 트랜지스터(M1)는 온-바이어스(on-bias) 상태를 가질 수 있다(즉, 온-바이어스 됨). 제8 트랜지스터(M8)가 턴-온되면, 초기화 전원(Vint)의 전압이 발광 소자(LD)의 제1 전극으로 공급될 수 있다.
이에 따라, 영상을 유지하기 위한 제2 기간(P2)에 제1 트랜지스터(M1)에 온-바이어스가 인가되므로, 저주파 구동 시 제1 트랜지스터(M1)의 히스테리시스 특성에 의한 영상 플리커 및 잔상이 개선될 수 있다.
한편, 영상 리프레시 레이트에 따라 제2 기간(P2)이 연속적으로 반복되는 횟수는 달라질 수 있다.
도 5a는 도 1의 표시 장치에 포함되는 화소들과 신호선들의 연결의 일 예를 나타내는 도면이다.
도 1, 도 2, 및 도 5a를 참조하면, 화소들(PXi, PXi+1, PXi+2) 각각에는 제1 내지 제3 주사선들 및 발광 제어선들이 연결될 수 있다.
제1 주사 구동부(200)는 제1 주사선들(S1i-1 내지 S1i+2)에 순차적으로 제1 주사 신호를 공급할 수 있다. 제2 주사 구동부(300)는 제2 주사선들(S2i 내지 S2i+2)에 순차적으로 제2 주사 신호를 공급할 수 있다. 제3 주사 구동부(400)는 제3 주사선들(S3i 내지 S3i+2)에 순차적으로 제3 주사 신호를 공급할 수 있다.
도 2를 참조하여 설명한 바와 같이, i번째 화소(PXi)는 i-1번째 제1 주사선(S1i-1), i번째 제1 주사선(S1i), i번째 제2 주사선(S2i), i번째 제3 주사선(S3i), 및 i번째 발광 제어선(Ei)에 접속될 수 있다.
i+1번째 화소(PXi+1)는 i번째 제1 주사선(S1i), i+1번째 제1 주사선(S1i+1), i+1번째 제2 주사선(S2i+1), i+1번째 제3 주사선(S3i+1), 및 i+1번째 발광 제어선(Ei+1)에 접속될 수 있다.
i+2번째 화소(PXi+2)는 i+1번째 제1 주사선(S1i+1), i+2번째 제1 주사선(S1i+2), i+2번째 제2 주사선(S2i+2), i+2번째 제3 주사선(S3i+2), 및 i+2번째 발광 제어선(Ei+2)에 접속될 수 있다.
이와 같이, 각각의 수평라인(또는, 화소행)에 대응하는 화소들(PXi, PXi+1, PXi+2)을 구동하기 위해 제1 내지 제3 주사 구동부들(200, 300, 400) 및 발광 구동부(500)는 수평라인들 각각에 대응하는 스테이지들을 포함할 수 있다. 따라서, 서로 다른 신호선들에는 서로 다른 타이밍의 신호들이 공급될 수 있다.
도 5b는 도 1의 표시 장치에 포함되는 화소들과 신호선들의 연결의 다른 일 예를 나타내는 도면이다.
도 5b에서는 도 5a를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 5b의 화소들은 제2 및 제3 주사선들을 제외하면, 도 5a의 화소들과 신호선들의 연결과 실질적으로 동일하거나 유사할 수 있다.
도 1, 도 2, 및 도 5b를 참조하면, 화소들(PXi, PXi+1, PXi+2) 각각에는 제1 내지 제3 주사선들 및 발광 제어선들이 연결될 수 있다.
일 실시예에서, i번째 제2 주사선(S2i), i+1번째 제2 주사선(S2i+1), 및 i+2번째 제2 주사선(S2i+2)은 k번째(단, k는 i 이하의 자연수) 제2 주사 신호(SS2k)를 공통으로 수신할 수 있다. 즉, i번째 제2 주사선(S2i), i+1번째 제2 주사선(S2i+1), 및 i+2번째 제2 주사선(S2i+2)은 k번째 제2 주사 신호(SS2k)를 공유한다.
따라서, i번째 화소(PXi), i+1번째 화소(PXi+1), 및 i+2번째 화소(PXi+2)에는 동일한 제2 주사 신호(즉, SS2k)가 동시에 공급될 수 있다.
도 3 및 도 4에 도시된 바와 같이, 제2 주사 신호의 펄스 폭은 복수의 제1 주사 신호들(예를 들어, 6개 이상의 제1 주사 신호들)에 중첩할 수 있다. 따라서, 공통의 제2 주사 신호(즉, SS2k)가 i번째 화소(PXi), i+1번째 화소(PXi+1), 및 i+2번째 화소(PXi+2)에 공급되더라도, i번째 화소(PXi), i+1번째 화소(PXi+1), 및 i+2번째 화소(PXi+2) 각각의 초기화, 기입, 및 보상 동작이 오류 없이 수행될 수 있다.
이에 따라, 제2 주사 신호 출력을 위한 제2 주사 구동부(300)에 포함되는 스테이지들의 개수는 도 5a의 실시예보다 1/3이하로 감소될 수 있다. 따라서, 제조 비용, 데드 스페이스, 및 소비 전력이 절감될 수 있다.
마찬가지로, i번째 제3 주사선(S3i), i+1번째 제3 주사선(S3i+1), 및 i+2번째 제3 주사선(S3i+2)은 k번째 제3 주사 신호(즉, SS3k)를 공통으로 수신할 수 있다. 즉, i번째 제3 주사선(S3i), i+1번째 제3 주사선(S3i+1), 및 i+2번째 제3 주사선(S3i+2)은 k번째 제3 주사 신호(즉, SS3k)를 공유한다.
따라서, i번째 화소(PXi), i+1번째 화소(PXi+1), 및 i+2번째 화소(PXi+2)에는 동일한 제3 주사 신호(즉, SS3k)가 동시에 공급될 수 있다.
이에 따라, i번째 화소(PXi), i+1번째 화소(PXi+1), 및 i+2번째 화소(PXi+2)는 동일한 시점에 제1 내지 제3 바이어스 기간(BP1 내지 BP3)을 가질 수 있다.
또한, 제3 주사 구동부(400)에 포함되는 스테이지들의 개수는 도 5a의 실시예보다 1/3이하로 감소될 수 있다. 따라서, 제조 비용, 데드 스페이스, 및 소비 전력이 절감될 수 있다.
다만, 이는 예시적인 것으로서, 제2 주사 신호를 공유하는 제2 주사선들의 개수 및 제3 주사 신호를 공유하는 제2 주사선들의 개수가 이에 한정되는 것은 아니다. 예를 들어, 2개의 제2 주사선들 단위로 제2 주사 신호가 공유되고, 6개의 제3 주사선들 단위로 제3 주사 신호가 공유될 수 있다.
도 6a 및 도 6b는 도 2의 화소의 동작의 또 다른 일 예들을 나타내는 타이밍도들이다.
도 6a 및 도 6b를 참조하면, 제1 기간(P1) 동안 바이어스 기간들(BP1, BP2)의 시점 및 길이는 자유롭게 제어될 수 있다.
일 실시예에서, 도 6a에 도시된 바와 같이, 제1 기간(P1)에서 바이어스 기간(BP1)은 초기화 기간(IP) 전에 활성화될 수 있다. 즉, 제1 기간(P1)에서 제3 주사 신호가 제3 주사선(S3i)으로 공급된 후에 i-1번째 제1 주사선(S1i-1)으로 제1 주사 신호가 공급될 수 있다. 바이어스 기간(BP1)의 길이는 1수평주기 이상일 수 있다.
일 실시예에서, 도 6b에 도시된 바와 같이, 바이어스 기간(BP2)은 보상 기간(CP) 후에 활성화될 수 있다. 즉, 제2 주사 신호가 제2 주사선(S2i)으로 공급된 후에 제3 주사 신호가 제3 주사선(S3i)으로 공급될 수 있다. 바이어스 기간(BP2)의 길이는 1수평주기 이상일 수 있다.
이와 같이, 비발광 기간 중 최적의 기간에 제1 트랜지스터(M1)에 바이어스 전원(Vbs)의 전압을 공급함으로써 제1 트랜지스터(M1)의 히스테리시스 특성에 의한 영상 플리커, 잔상 등이 개선될 수 있다.
도 7은 도 2의 화소의 동작의 또 다른 일 예를 나타내는 타이밍도이다.
도 7에서는 도 3 및 도 4를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 7의 화소 및 표시 장치의 동작은 초기화 전원 및 바이어스 전원을 제외하면, 도 3 및 도 4의 동작과 실질적으로 동일하거나 유사할 수 있다.
도 1, 도 2, 및 도 7을 참조하면, 화소(10)는 제1 기간(P1) 동안 영상 표시를 위한 신호들을 공급받아 영상을 표시하고, 제2 기간(P2) 동안 제1 기간(P1)에 표시되는 영상을 유지할 수 있다.
일 실시예에서, 전원 공급부(800)는 제1 기간(P1)과 제2 기간(P2)에 서로 다른 전압 레벨의 바이어스 전원(Vbs)을 공급할 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 제1 기간(P1)에 공급되는 바이어스 전원(Vbs)의 제1 전압 레벨보다 제2 기간(P2)에 공급되는 바이어스 전원(Vbs)의 제2 전압 레벨이 더 낮을 수 있다.
즉, 제1 기간(P1)에서 제2 기간(P2)보다 더 강한 온-바이어스가 제1 트랜지스터(M1)에 인가될 수 있다. 다만, 이는 예시적인 것으로서, 제2 전압 레벨이 제1 전압 레벨보다 높을 수 있다. 즉, 제2 기간(P2)에서 제1 기간(P1)보다 더 강한 온-바이어스가 제1 트랜지스터(M1)에 인가될 수 있다.
일 실시예에서, 초기화 전원(Vint)의 전압 레벨 또한 제1 기간(P1)과 제2 기간(P2)에서 다를 수 있다. 예를 들어, 제2 기간(P2)에 제1 기간(P1)보다 발광 소자(LD) 및 제1 트랜지스터(M1)의 게이트 전극에 더 낮은 초기화 전압이 인가될 수 있다.
예를 들어, 초기화 전원(Vint)의 전압 레벨은 약 -1~5V의 범위에서 변경될 수 있다.
이와 같이, 바이어스 전원(Vbs) 및/또는 초기화 전원(Vint)의 전압 레벨이 제1 및 제2 기간들(P1, P2)에 대응하여 적응적으로 조절될 수 있다. 따라서, 저주파 구동에서의 영상 품질이 더욱 개선될 수 있다.
도 8은 도 2의 화소의 동작의 또 다른 일 예를 나타내는 타이밍도이다.
도 8에서는 도 3, 도 4, 및 도 7을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 8의 화소 및 표시 장치의 동작은 초기화 전원 및 바이어스 전원을 제외하면, 도 3 및 도 4의 동작과 실질적으로 동일하거나 유사할 수 있다.
도 1, 도 2, 도 7, 및 도 8을 참조하면, 화소(10)는 제1 기간(P1) 동안 영상 표시를 위한 신호들을 공급받아 영상을 표시하고, 제2 기간(P2) 동안 제1 기간(P1)에 표시되는 영상을 유지할 수 있다.
영상 리프레시 레이트가 낮아질수록(즉, 구동 주파수가 낮아질수록) 제2 기간(P2)이 반복되는 횟수가 증가할 수 있다.
일 실시예에서, 전원 공급부는 제2 기간(P2) 동안에 바이어스 전원(Vbs)의 전압 레벨을 단계적으로 변화시킬 수 있다.
일 실시예에서, 제2 기간(P2)의 반복에 대응하여 바이어스 전원(Vbs)의 전압 레벨이 증가될 수 있다. 따라서, 하나의 프레임 기간 내에서 시간이 경과함에 따라 제1 트랜지스터(M1)에 더 강한 온-바이어스가 인가될 수 있다.
한편, 바이어스 전원(Vbs)의 전압 레벨은 제1 기간(P1)에 다시 가장 낮게 설정된 값으로 복귀한다.
일 실시예에서, 전원 공급부는 제2 기간(P2) 동안에 초기화 전원(Vint)의 전압 레벨을 단계적으로 변화시킬 수 있다. 예를 들어, 제2 기간(P2)의 반복에 대응하여 초기화 전원(Vint)의 전압 레벨이 감소될 수 있다. 따라서, 하나의 프레임 기간 내에서 시간이 경과함에 따라 발광 소자(LD)에 더 낮은 초기화 전압이 인가될 수 있다.
한편, 초기화 전원(Vint)의 전압 레벨은 제1 기간(P1)에 다시 가장 높게 설정된 값으로 복귀한다.
도 8에 도시된 바와 같이, 일 실시예에서, 바이어스 전원(Vbs)의 전압 레벨의 변화 주기와 초기화 전원(Vint)의 전압 레벨의 변화 주기는 서로 상이할 수도 있다.
이와 같이, 바이어스 전원(Vbs) 및/또는 제1 초기화 전원(Vint)의 전압 레벨이 제1 및 제2 기간들(P1, P2)에 대응하여 적응적으로 조절될 수 있다. 따라서, 저주파 구동에서의 영상 품질이 더욱 개선될 수 있다.
도 9는 도 1의 표시 장치에 포함되는 화소의 다른 일 예를 나타내는 회로도이다.
도 9에서는 도 2를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 9의 화소는 제1 및 제2 초기화 전원을 제외하면, 도 2의 화소와 실질적으로 동일하거나 유사할 수 있다.
도 1 및 도 9를 참조하면, 화소(11)는 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
일 실시예에서, 제7 트랜지스터(M7)는 제3 노드(N3)와 제1 초기화 전원(Vint1) 사이에 접속되고, 제8 트랜지스터(M8)는 제4 노드(N4)와 제2 초기화 전원(Vint2) 사이에 접속될 수 있다.
다시 말하면, 전원 공급부(800)는 제2 노드(N2)에 공급되는 전압에 상응하는 제1 초기화 전원(Vint1) 및 제4 노드(N4)에 공급되는 전압에 상응하는 제2 초기화 전원(Vint2)을 생성할 수 있다.
한 프레임 기간의 길이가 길어지는 저주파 구동에서, 제2 노드(N2)로 공급되는 제1 초기화 전원(Vint1)의 전압이 지나치게 낮은 경우, 해당 프레임 기간에서의 제1 트랜지스터(M1)의 히스테리시스 변화가 심해진다. 이러한 히스테리시스는 저주파 구동에서 플리커 현상을 야기할 수 있다. 따라서, 저주파 구동의 표시 장치에서는 제2 전원(VSS)의 전압보다 높은 제1 초기화 전원(Vint1)의 전압이 요구될 수 있다.
한편, 제4 노드(N4)에 공급되는 제2 초기화 전원(Vint2)의 전압에 의한 발광 소자(LD)의 기생 커패시터의 전압의 충전을 방지하기 위해 제2 초기화 전원(Vint2)의 소정의 기준보다 낮은 전압을 가질 수 있다. 예를 들어, 제2 초기화 전원(Vint2)의 전압은 제2 전원(VSS)의 전압과 유사한 전압을 가질 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치의 구동 조건에 따라 제2 초기화 전원(Vint2)의 전압은 제2 전원(VSS)의 전압보다 높을 수도 있다.
따라서, 표시 장치(1000)의 영상 품질이 개선될 수 있다.
도 10은 도 1의 표시 장치에 포함되는 화소의 또 다른 일 예를 나타내는 회로도이다.
도 10에서는 도 9를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 10의 화소는 제3 트랜지스터를 제외하면, 도 9의 화소와 실질적으로 동일하거나 유사할 수 있다.
도 10을 참조하면, 화소(12)는 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
일 실시예에서, 제3 트랜지스터(M3)는 P형 폴리실리콘 반도체 트랜지스터일 수 있다. 이 경우, 제2 주사선(S2i)으로 공급되는 제2 주사 신호의 게이트 온 전압은 로우 전압일 수 있다.
도 10의 화소(12)에 포함되는 트랜지스터들(M1 내지 M8)은 모두 LTPS 공정을 통해 형성되므로, 공정이 단순화되고, 제조 비용이 절감될 수 있다.
도 11 도 1의 표시 장치에 포함되는 화소의 또 다른 일 예를 나타내는 회로도이다.
도 11에서는 도 9를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 11의 화소는 제4 트랜지스터를 제외하면, 도 9의 화소와 실질적으로 동일하거나 유사할 수 있다.
도 11을 참조하면, 화소(13)는 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
일 실시예에서, 제4 트랜지스터(M4)는 제1 노드와 i번째 발광 제어선(Ei) 사이에 접속될 수 있다. i번째 제3 주사선(S3i)으로 제3 주사 신호가 공급되면 제4 트랜지스터(M4)가 턴-온될 수 있다. 제4 트랜지스터(M4)가 턴-온되면 발광 제어 신호의 하이 레벨이 제1 노드(N1)에 공급될 수 있다. 제1 트랜지스터(M1)는 발광 제어 신호의 하이 레벨에 의해 온-바이어스될 수 있다.
이에 따라, 바이어스 전원 생성을 위한 구성이 생략될 수 있으므로, 제조 비용 및 소비 전력이 절감될 수 있다.
도 12는 도 11의 화소의 동작의 일 예를 나타내는 타이밍도이다.
도 12에서는 도 3 및 도 4를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 12의 표시 장치의 동작은 발광 제어 신호를 제외하면, 도 3 및 도 4의 동작과 실질적으로 동일하거나 유사할 수 있다.
도 1, 도 11, 및 도 12를 참조하면, 화소(13)는 제1 기간(P1) 동안 영상 표시를 위한 신호들을 공급받아 영상을 표시하고, 제2 기간(P2) 동안 제1 기간(P1)에 표시되는 영상을 유지할 수 있다.
일 실시예에서, 발광 구동부(500)는 제1 기간(P1)에 공급되는 발광 제어 신호의 하이 레벨과 제2 기간(P2)에 공급되는 발광 제어 신호의 상기 하이 레벨을 서로 다른 전압 레벨들로 공급할 수 있다. 예를 들어, 제2 기간(P2)에 공급되는 발광 제어 신호의 하이 레벨이 제1 기간(P1)에 공급되는 발광 제어 신호의 하이 레벨보다 낮을 수 있다. 이에 따라, 제2 기간(P2)에 상대적으로 더 낮은(약한) 온-바이어스가 인가될 수 있다.
다만, 이는 예시적인 것으로서, 적용되는 조건에 따라, 제2 기간(P2)에 공급되는 발광 제어 신호의 하이 레벨이 제1 기간(P1)에 공급되는 발광 제어 신호의 하이 레벨보다 높을 수도 있다. 이 경우, 제2 기간(P2)에 상대적으로 더 강한 온-바이어스가 인가될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 화소를 포함하는 표시 장치는 초기화 및 데이터 기입 전후에 제1 트랜지스터에 안정적인 DC 온-바이어스를 인가함으로써 제1 트랜지스터의 히스테리시스 특성에 의한 영상 플리커, 잔상 등이 개선될 수 있다. 또한, 120Hz 이상의 구속 구동에 대응하여 제3 트랜지스터가 비교적 장시간(예를 들어, 5수평주기 또는 5us 이상) 동안 턴-온되므로, 문턱 전압 보상을 위한 시간이 충분히 확보될 수 있으며, 영상 품질이 개선될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 11, 12, 13: 화소 100: 화소부
200: 제1 주사 구동부 300: 제2 주사 구동부
400: 제3 주사 구동부 500: 발광 구동부
600: 데이터 구동부 700: 타이밍 제어부
800: 전원 공급부 1000: 표시 장치
M1~M8: 트랜지스터 S1: 제1 주사선
S2: 제2 주사선 S3: 제3 주사선
E: 발광 제어선

Claims (19)

  1. 제1 주사선들, 제2 주사선들, 제3 주사선들, 발광 제어선들, 및 데이터선들에 접속되는 화소들;
    제1 기간에 상기 제1 주사선들 각각으로 제1 주사 신호를 공급하는 제1 주사 구동부;
    상기 제1 기간에 상기 제2 주사선들 각각으로 제2 주사 신호를 공급하는 제2 주사 구동부;
    상기 제1 기간 및 제2 기간에 상기 제3 주사선들 각각으로 제3 주사 신호를 공급하는 제3 주사 구동부;
    상기 제1 기간 및 상기 제2 기간에 상기 발광 제어선들로 발광 제어 신호를 공급하는 발광 구동부; 및
    상기 제1 기간에 상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부를 포함하고,
    상기 제2 주사 신호의 폭은 상기 제1 주사 신호의 폭보다 큰, 표시 장치.
  2. 제 1 항에 있어서, 상기 제1 주사 구동부는 상기 제1 주사 신호를 상기 제1 주사선들 각각에 순차적으로 공급하고,
    상기 제2 주사 구동부는 상기 제2 주사 신호를 상기 제2 주사선들 중 적어도 두 개에 동시에 공급하는, 표시 장치.
  3. 제 2 항에 있어서, 상기 제3 주사 구동부는 상기 제3 주사 신호를 상기 제3 주사선들 중 적어도 두 개에 동시에 공급하는, 표시 장치.
  4. 제 1 항에 있어서, 영상 리프레시 레이트(refresh rate)가 제1 주파수인 경우, 상기 제1 기간이 반복되고,
    상기 영상 리프레시 레이트가 상기 제1 주파수보다 작은 경우, 상기 제1 기간 직후에 상기 제2 기간이 적어도 한번 활성화되는, 표시 장치.
  5. 제 1 항에 있어서, 상기 화소들 중 i(단, i는 자연수)번째 수평라인에 위치하는 화소는,
    발광 소자;
    제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터;
    상기 데이터선들 중 하나와 상기 제1 노드 사이에 접속되며, i번째 제1 주사선으로 공급되는 상기 제1 주사 신호에 의해 턴-온되는 제2 트랜지스터;
    상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, i번째 제2 주사선으로 공급되는 상기 제2 주사 신호에 의해 턴-온되는 제3 트랜지스터; 및
    상기 i번째 제3 주사선으로 공급되는 상기 제3 주사 신호에 의해 턴-온되어 상기 제1 노드에 바이어스 전압을 공급하는 제4 트랜지스터를 포함하는, 표시 장치.
  6. 제 5 항에 있어서, 상기 i번째 수평라인에 위치하는 화소는,
    상기 제1 전원과 상기 제1 노드 사이에 접속되며, i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 의해 턴-오프되는 제5 트랜지스터;
    상기 제3 노드와 상기 발광 소자의 상기 제1 전극 사이에 접속되며, 상기 발광 제어 신호에 의해 턴-오프되는 제6 트랜지스터; 및
    상기 제1 전원과 상기 제2 노드 사이에 접속되는 스토리지 커패시터를 더 포함하는, 표시 장치.
  7. 제 6 항에 있어서, 상기 i번째 수평라인에 위치하는 화소는,
    상기 제3 노드와 제1 초기화 전원 사이에 접속되며, i-1번째 제1 주사선으로 공급되는 상기 제1 주사 신호에 의해 턴-온되는 제7 트랜지스터; 및
    상기 발광 소자의 상기 제1 전극과 제2 초기화 전원 사이에 접속되며, 상기 i번째 제3 주사선으로 공급되는 상기 제3 주사 신호에 의해 턴-온되는 제8 트랜지스터를 더 포함하는, 표시 장치.
  8. 제 7 항에 있어서, 상기 제3 트랜지스터가 턴-온된 상태에서 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 순차적으로 턴-온되는, 표시 장치.
  9. 제 8 항에 있어서, 상기 제3 트랜지스터가 턴-온된 상태에서, i+1번째 수평라인에 위치하는 화소의 상기 제2 트랜지스터 및 상기 제3 트랜지스터가 순차적으로 턴-온되는, 표시 장치.
  10. 제 8 항에 있어서, 상기 제3 트랜지스터의 턴-온 기간과 상기 제4 트랜지스터의 턴-온 기간은 중첩하지 않는, 표시 장치.
  11. 제 7 항에 있어서, 상기 제2 주사 구동부는 상기 제1 기간에 상기 제2 주사 신호를 상기 i번째 제2 주사선에 복수 회 공급하는, 표시 장치.
  12. 제 7 항에 있어서,
    상기 바이어스 전압에 상응하는 바이어스 전원 및 상기 제1 및 제2 초기화 전원들을 상기 화소들에 공급하는 전원 공급부를 더 포함하는, 표시 장치.
  13. 제 12 항에 있어서, 상기 전원 공급부는, 상기 제1 기간에 제1 전압 레벨의 상기 바이어스 전원을 공급하고, 상기 제2 기간에 상기 제1 전압 레벨과 다른 제2 전압 레벨의 상기 바이어스 전원을 공급하는, 표시 장치.
  14. 제 12 항에 있어서, 상기 전원 공급부는, 상기 제1 기간에 제1 전압 레벨의 상기 제1 초기화 전원을 공급하고, 상기 제2 기간에 상기 제1 전압 레벨과 다른 제2 전압 레벨의 상기 제1 초기화 전원을 공급하는, 표시 장치.
  15. 제 13 항에 있어서, 상기 제2 기간이 복수 회 반복되는 경우, 상기 전원 공급부는, 상기 제1 초기화 전원, 상기 제2 초기화 전원, 및 바이어스 전원 중 적어도 하나의 전압 레벨을 단계적으로 변화시키는, 표시 장치.
  16. 제 7 항에 있어서, 상기 제4 트랜지스터는, 상기 제1 노드와 상기 i번째 발광 제어선 사이에 접속되는, 표시 장치.
  17. 제 16 항에 있어서, 상기 발광 구동부는, 상기 제1 기간에 공급되는 상기 발광 제어 신호의 하이 레벨과 상기 제2 기간에 공급되는 상기 발광 제어 신호의 상기 하이 레벨을 서로 다른 전압 레벨들로 공급하는, 표시 장치.
  18. 제 7 항에 있어서, 상기 제2 트랜지스터 및 상기 제4 트랜지스터는 폴리실리콘 반도체 트랜지스터인 것을 특징으로 하는, 표시 장치.
  19. 제 18 항에 있어서, 상기 제3 트랜지스터는 산화물 반도체 트랜지스터인 것을 특징으로 하는, 표시 장치.
KR1020190139750A 2019-11-04 2019-11-04 표시 장치 KR20210054114A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190139750A KR20210054114A (ko) 2019-11-04 2019-11-04 표시 장치
US16/897,436 US11217149B2 (en) 2019-11-04 2020-06-10 Display device
CN202010927769.3A CN112785956A (zh) 2019-11-04 2020-09-07 显示装置
US17/567,827 US11869412B2 (en) 2019-11-04 2022-01-03 Display device
US18/531,708 US20240105100A1 (en) 2019-11-04 2023-12-07 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190139750A KR20210054114A (ko) 2019-11-04 2019-11-04 표시 장치

Publications (1)

Publication Number Publication Date
KR20210054114A true KR20210054114A (ko) 2021-05-13

Family

ID=75687601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190139750A KR20210054114A (ko) 2019-11-04 2019-11-04 표시 장치

Country Status (3)

Country Link
US (3) US11217149B2 (ko)
KR (1) KR20210054114A (ko)
CN (1) CN112785956A (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11232741B2 (en) 2020-01-16 2022-01-25 Samsung Display Co., Ltd. Pixel and display device having the same
US11257422B2 (en) 2019-12-30 2022-02-22 Samsung Display Co., Ltd. Display device having a plurality of initialization power sources
US11295673B2 (en) 2020-02-19 2022-04-05 Samsung Display Co., Ltd. Display device
WO2023038234A1 (ko) * 2021-09-08 2023-03-16 삼성전자주식회사 디스플레이 패널 및 그 동작 방법
US11640794B2 (en) 2020-02-06 2023-05-02 Samsung Display Co., Ltd. Display device and method of driving the same
US11922866B1 (en) 2022-09-20 2024-03-05 Samsung Display Co., Ltd. Pixel, display device, and driving method of the display device
US11961474B2 (en) 2022-03-25 2024-04-16 Samsung Display Co., Ltd. Display device
US11996049B2 (en) 2022-05-16 2024-05-28 Samsung Display Co., Ltd. Pixel and display apparatus including the same
US12027110B2 (en) 2022-09-16 2024-07-02 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117198203A (zh) * 2020-10-15 2023-12-08 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
KR102668816B1 (ko) * 2020-12-22 2024-05-22 엘지디스플레이 주식회사 표시 장치 및 이의 저휘도 전원 제공 방법
CN113160740A (zh) * 2021-04-28 2021-07-23 厦门天马微电子有限公司 显示面板和显示装置
KR20230017970A (ko) * 2021-07-28 2023-02-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US20240177657A1 (en) * 2021-09-17 2024-05-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display apparatus
CN114038383B (zh) * 2021-11-30 2024-03-08 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN114120881A (zh) * 2021-12-13 2022-03-01 武汉华星光电半导体显示技术有限公司 像素电路、显示装置及其驱动方法
CN114582289B (zh) * 2022-04-21 2023-07-28 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN114927101B (zh) 2022-05-26 2023-05-09 武汉天马微电子有限公司 一种显示装置及其驱动方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873074B1 (ko) 2007-03-02 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR101040806B1 (ko) 2009-12-31 2011-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20140013586A (ko) 2012-07-25 2014-02-05 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102218606B1 (ko) * 2014-06-05 2021-02-23 삼성디스플레이 주식회사 표시 패널 모듈, 이를 구비하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
KR102491117B1 (ko) 2015-07-07 2023-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102556883B1 (ko) 2016-08-23 2023-07-20 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR20180066330A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR20180066327A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
US10916191B2 (en) * 2017-02-13 2021-02-09 Samsung Display Co., Ltd. Display device and method of driving the same
KR102339821B1 (ko) * 2017-03-13 2021-12-16 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102462008B1 (ko) * 2017-09-22 2022-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102592012B1 (ko) 2017-12-20 2023-10-24 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
KR20210086801A (ko) 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시 장치
KR20210092870A (ko) 2020-01-16 2021-07-27 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257422B2 (en) 2019-12-30 2022-02-22 Samsung Display Co., Ltd. Display device having a plurality of initialization power sources
US11741885B2 (en) 2019-12-30 2023-08-29 Samsung Display Co., Ltd. Display device having plurality of initialization power sources
US11232741B2 (en) 2020-01-16 2022-01-25 Samsung Display Co., Ltd. Pixel and display device having the same
US11640794B2 (en) 2020-02-06 2023-05-02 Samsung Display Co., Ltd. Display device and method of driving the same
US11295673B2 (en) 2020-02-19 2022-04-05 Samsung Display Co., Ltd. Display device
WO2023038234A1 (ko) * 2021-09-08 2023-03-16 삼성전자주식회사 디스플레이 패널 및 그 동작 방법
US11996046B2 (en) 2021-09-08 2024-05-28 Samsung Electronics Co., Ltd. Display panel and operation method thereof
US11961474B2 (en) 2022-03-25 2024-04-16 Samsung Display Co., Ltd. Display device
US11996049B2 (en) 2022-05-16 2024-05-28 Samsung Display Co., Ltd. Pixel and display apparatus including the same
US12027110B2 (en) 2022-09-16 2024-07-02 Samsung Display Co., Ltd. Display apparatus and method of driving the same
US11922866B1 (en) 2022-09-20 2024-03-05 Samsung Display Co., Ltd. Pixel, display device, and driving method of the display device

Also Published As

Publication number Publication date
US11869412B2 (en) 2024-01-09
US20220301484A1 (en) 2022-09-22
US20240105100A1 (en) 2024-03-28
US20210134210A1 (en) 2021-05-06
US11217149B2 (en) 2022-01-04
CN112785956A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
KR20210054114A (ko) 표시 장치
US11056049B2 (en) Display device
CN112086062A (zh) 显示装置
KR20210050050A (ko) 화소 및 이를 포함하는 표시 장치
KR102514242B1 (ko) 픽셀 및 이를 포함하는 유기전계발광 표시장치
KR102591507B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102527847B1 (ko) 표시 장치
US11257422B2 (en) Display device having a plurality of initialization power sources
KR20210124599A (ko) 표시 장치
KR20210148475A (ko) 표시 장치
KR20200142645A (ko) 표시 장치
US11232741B2 (en) Pixel and display device having the same
KR102423662B1 (ko) 표시패널
KR20180085121A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
JP2021192093A (ja) 表示パネルを制御するための装置及び方法
KR20230148891A (ko) 화소 및 이를 포함하는 표시 장치
KR100836431B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US11842685B2 (en) Pixel and display device including the same
US11790841B2 (en) Pixel and display device including the same
US12033567B2 (en) Display device
US20240221682A1 (en) Gate driver and display device including same
KR20230148892A (ko) 화소 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right