KR20110091293A - 화소, 이를 이용한 표시 장치 및 그 구동 방법 - Google Patents

화소, 이를 이용한 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20110091293A
KR20110091293A KR1020100011060A KR20100011060A KR20110091293A KR 20110091293 A KR20110091293 A KR 20110091293A KR 1020100011060 A KR1020100011060 A KR 1020100011060A KR 20100011060 A KR20100011060 A KR 20100011060A KR 20110091293 A KR20110091293 A KR 20110091293A
Authority
KR
South Korea
Prior art keywords
signal
switch
threshold voltage
transistor
initialization
Prior art date
Application number
KR1020100011060A
Other languages
English (en)
Other versions
KR101125571B1 (ko
Inventor
한삼일
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100011060A priority Critical patent/KR101125571B1/ko
Priority to US12/882,105 priority patent/US8780102B2/en
Publication of KR20110091293A publication Critical patent/KR20110091293A/ko
Application granted granted Critical
Publication of KR101125571B1 publication Critical patent/KR101125571B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 화소, 및 이를 이용한 표시 장치와 그 구동 방법에 관한 것으로서, 구체적으로 본 발명의 일 실시예에 따른 표시 장치에 포함된 복수의 화소 각각은, 유기 발광 다이오드; 상기 유기 발광 다이오드에 상기 전달된 데이터 신호에 따른 구동 전류를 전달하는 구동 트랜지스터; 주사 신호에 따라 상기 구동 트랜지스터로 상기 데이터 신호를 전달하는 제1 트랜지스터; 및 상기 제1 트랜지스터에 연결되는 제1 전극 및 상기 구동 트랜지스터의 게이트 전극에 연결되는 제2 전극을 포함하는 제1 커패시터를 포함하고, 상기 구동 트랜지스터의 문턱 전압을 보상하기 위한 문턱 전압 보상 기간 동안 상기 구동 트랜지스터는 대응하는 문턱 전압 보상 신호에 의해 다이오드 연결되고, 상기 대응하는 문턱 전압 보상 신호는 적어도 2 개의 펄스를 포함하는 화소이다.

Description

화소, 이를 이용한 표시 장치 및 그 구동 방법 {PIXEL, DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 화소, 및 이를 이용한 표시 장치 및 그의 구동 방법에 관한 것으로, 더욱 상세하게는 구동 트랜지스터의 문턱 전압을 보상함에 있어 고해상도와 고주파수 구동에서도 충분한 문턱 전압 보상 신호를 확보할 수 있는 화소와 이를 이용한 표시 장치 및 그 구동 방법에 관한 것이다.
근래에 와서, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display: LCD), 전계 방출 표시 장치(Field Emission Display: FED), 플라즈마 표시패널(Plasma Display Panel: PDP) 및 표시 장치(Organic Light Emitting Display: OLED) 등이 있다.
평판 표시 장치 중 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로서, 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되고 발광효율, 휘도 및 시야각이 뛰어난 장점이 있어 주목받고 있다.
통상적으로, 유기 전계 발광 표시 장치(OLED)는 유기 발광 다이오드를 구동하는 방식에 따라 패시브 매트릭스형 OLED(PMOLED)와 액티브 매트릭스형 OLED(AMOLED)로 분류된다.
이 중 해상도, 콘트라스트, 동작속도의 관점에서 단위 화소마다 선택하여 점등하는 액티브 매트릭스형 OLED(AMOLED)가 주류가 되고 있다.
액티브 매트릭스형 OLED의 한 화소는 유기 발광 다이오드, 유기 발광 다이오드에 공급되는 전류량을 제어하는 구동 트랜지스터, 및 구동 트랜지스터로 유기 발광 다이오드의 발광량을 제어하는 데이터 신호를 전달하는 스위칭 트랜지스터를 포함한다.
액티브 매트릭스형 OLED의 화소의 구동 트랜지스터는 자체 문턱 전압의 편차 혹은 각 화소에 전달되는 전원 전압의 편차로 인해 유기 발광 다이오드로 흐르는 전류에 차이가 발생하여 유기 발광 다이오드의 휘도 편차가 발생하게 된다.
특히, 최근 들어 표시 장치의 고화질을 구현하기 위하여 화소의 구동 회로에 구동 타이밍을 적용할 때 고주파수 구동을 적용하는데 그럴 경우 화소의 구동 트랜지스터의 문턱 전압이 충분히 보상되는 시간을 확보하지 못하게 되어 화질이 저하될 염려가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 표시 장치의 각 화소를 고해상도와 고주파수 구동 방식으로 구동함에 있어 구동 트랜지스터의 문턱 전압을 보상하기 위해 충분한 시간을 제공하여 고화질을 구현할 수 있는 구동 회로와 이를 포함하는 화소, 및 표시 장치를 제공하고 상기 회로를 구동하는 방법을 제공하는데 그 목적이 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는, 복수의 주사 신호 및 복수의 문턱 전압 보상 신호가 각각 전달되는 복수의 주사선 및 복수의 문턱 전압 보상선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 및 복수의 발광 제어 신호가 전달되는 복수의 발광 제어선에 각각 연결된 복수의 화소를 포함하는 표시부; 및 상기 복수의 주사 신호 및 복수의 문턱 전압 보상 신호를 전달하는 주사 구동부, 상기 복수의 데이터 신호를 전달하는 데이터 구동부, 및 상기 복수의 발광 제어 신호를 전달하는 발광 제어 구동부를 포함하고, 상기 복수의 화소 각각은, 유기 발광 다이오드; 상기 유기 발광 다이오드에 상기 전달된 데이터 신호에 따른 구동 전류를 전달하는 구동 트랜지스터; 주사 신호에 따라 상기 구동 트랜지스터로 상기 데이터 신호를 전달하는 제1 트랜지스터; 및 상기 제1 트랜지스터에 연결되는 제1 전극 및 상기 구동 트랜지스터의 게이트 전극에 연결되는 제2 전극을 포함하는 제1 커패시터를 포함하고, 상기 구동 트랜지스터의 문턱 전압을 보상하기 위한 문턱 전압 보상 기간 동안 상기 구동 트랜지스터는 대응하는 문턱 전압 보상 신호에 의해 다이오드 연결되고, 상기 대응하는 문턱 전압 보상 신호는 적어도 2 개의 펄스를 포함한다.
상기 실시예에 따른 본 발명의 상기 복수의 화소 각각은, 상기 복수의 문턱 전압 보상 신호 중 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치를 더 포함할 수 있다.
상기 실시예에 따른 본 발명의 상기 복수의 화소 각각은, 상기 구동 트랜지스터의 게이트 전극 전압을 초기화시키는 초기화 기간 동안 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하는데, 이 때 상기 초기화 기간은 상기 문턱 전압 보상 기간 전이다.
상기 실시예에 따른 본 발명의 상기 복수의 화소 각각은, 상기 복수의 문턱 전압 보상 신호 중 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치; 상기 초기화 기간 동안, 상기 구동 트랜지스터의 게이트 전극에 상기 초기화 전압을 전달하는 스위치; 및 상기 대응하는 문턱 전압 보상 신호에 따라 상기 제1 커패시터의 제1 전극에 보조 전압을 전달하는 스위치를 포함할 수 있다.
본 발명의 다른 일 실시예로서 상기 복수의 화소 각각은, 상기 복수의 문턱 전압 보상 신호 중 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치를 더 포함하고, 상기 제1 트랜지스터에 전달되는 주사 신호는 상기 대응하는 문턱 전압 보상 신호이고, 마지막 펄스가 전달되는 때에 대응하는 데이터 신호에 따라 유기 발광 다이오드가 발광한다.
이 때 상기 복수의 화소 각각은, 상기 구동 트랜지스터를 다이오드 연결시키는 스위치; 상기 구동 트랜지스터의 게이트 전극 전압을 초기화시키는 초기화 기간 동안 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하는 스위치; 및 상기 초기화 기간 동안 대응하는 화소 배열 라인의 다음 화소 배열 라인의 발광 제어 신호에 따라 제1 커패시터의 제1 전극에 보조 전압을 전달하는 스위치를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 상기 주사 구동부는, 적어도 2 이상의 펄스로 이루어지는 시작 신호, 제1 클럭 신호, 상기 제1 클럭 신호와 반 주기만큼 위상 차를 가지는 제2 클럭 신호, 상기 제2 클럭 신호에 동기되어 발생하는 제1 초기화 신호, 및 상기 제1 클럭 신호에 동기되어 발생하는 제2 초기화 신호를 전달받아, 상기 시작 신호를 소정의 제1 기간만큼 순차적으로 시프트시켜 복수의 문턱 전압 보상 신호를 생성한다.
상기 주사 구동부는, 상기 제1 클럭 신호에 동기되어 적어도 2 이상의 펄스로 이루어지는 제1 입력 신호를 입력 받고, 상기 제1 입력 신호 및 상기 제1 초기화 신호에 따라 상기 제2 클럭 신호 및 제1 전원 전압 중 하나를 대응하는 제1 문턱 전압 보상 신호로 출력하는 복수의 제1 순차 구동부; 및 상기 제2 클럭 신호에 동기되어 적어도 2 이상의 펄스로 이루어지는 제2 입력 신호를 입력 받고, 상기 제2 입력 신호 및 상기 제2 초기화 신호에 따라 상기 제1 클럭 신호 및 상기 제1 전원 전압 중 하나를 대응하는 제2 문턱 전압 보상 신호로 출력하는 복수의 제2 순차 구동부를 포함한다.
상기 복수의 제1 순차 구동부 각각은, 시작 신호 또는 상기 복수의 제2 순차 구동부 중 자신보다 앞서고 인접한 제2 순차 구동부의 제2 문턱 전압 보상 신호를 상기 제1 입력 신호로 전달받는다.
상기 복수의 제1 순차 구동부 각각은, 대응하는 문턱 전압 보상선 및 상기 복수의 제2 순차 구동부 중 자신보다 뒤에 인접한 제2 순차 구동부에 상기 제1 초기화 신호에 응답하여 제1 전원 전압을 전달하는 스위치; 및 상기 대응하는 문턱 전압 보상선 및 상기 뒤에 인접한 제2 순차 구동부에 상기 제1 입력 신호에 응답하여 상기 제2 클럭 신호를 전달하는 스위치를 포함할 수 있다.
또한 상기 복수의 제1 순차 구동부 각각은, 상기 제1 클럭 신호에 따라 상기 제1 입력 신호를 상기 스위치에 전달하는 스위치; 및 상기 제1 입력 신호에 따라 상기 스위치로 상기 제1 전원 전압을 전달하는 스위치를 더 포함할 수 있으며, 이 때 상기 스위치 및 상기 스위치는 상기 제1 입력 신호가 제1 레벨일 때 턴 온 되고 상기 스위치는 상기 제1 전원 전압에 따라 턴 오프 된다.
또한 상기 복수의 제1 순차 구동부 각각은, 상기 제1 초기화 신호에 응답하여 상기 스위치에 상기 제1 전원 전압을 전달하는 스위치; 및 상기 제1 초기화 신호에 따라 제2 전원 전압을 상기 스위치에 전달하는 스위치를 더 포함할 수 있으며, 상기 스위치는 상기 제2 전원 전압에 따라 턴 온 되고, 상기 제2스위치는 상기 제1 전원 전압에 따라 턴 오프 된다. 이 때 상기 스위치는 상기 제1 초기화 신호에 따라 상기 스위치로 상기 제2 전원 전압을 전달할 수 있다.
상기 스위치는 직렬 연결된 적어도 2 개의 트랜지스터를 포함할 수 있고, 상기 적어도 2 개의 트랜지스터는 상기 제2 전원 전압에 따라 턴 온 된다.
또한 상기 제1 순차 구동부 각각은, 상기 스위치의 스위칭 동작을 제어하는 전압이 전달되는 제어 단자에 연결되어 있는 일단 및 상기 제1 전원 전압 사이에 연결되어 있는 타단을 포함하는 제1 커패시터; 및 상기 스위치의 스위칭 동작을 제어하는 전압이 전달되는 제어 단자에 연결되어 있는 일단 및 상기 복수의 제1 순차 구동부 중 대응하는 제1 순차 구동부의 출력단에 연결되어 있는 타단을 포함하는 제2 커패시터를 더 포함할 수 있다.
이 때 상기 스위치는 상기 제1 전원 전압에 연결되어 있는 일단 및 상기 대응하는 제1 순차 구동부의 출력단에 연결되어 있는 타단을 포함하고, 상기 스위치는 상기 대응하는 제1 순차 구동부의 출력단에 연결되어 있는 일단 및 상기 제2 클럭 신호가 전달되는 타단을 포함한다.
다음은 본 발명의 일 실시예에 따른 표시 장치의 주사 구동부를 구성하는 복수의 순차 구동부 중에서 제2 순차 구동부의 구성이다. 즉, 상기 복수의 제2 순차 구동부 각각은, 상기 복수의 제1 순차 구동부 중 자신보다 앞서고 인접한 제1 순차 구동부의 제1 문턱 전압 보상 신호를 상기 제2 입력 신호로 전달 받는다.
상기 복수의 제2 순차 구동부 각각은, 대응하는 문턱 전압 보상선 및 상기 복수의 제1 순차 구동부 중 자신보다 뒤에 인접한 제1 순차 구동부에 상기 제2 초기화 신호에 응답하여 제1 전원 전압을 전달하는 스위치; 및 상기 대응하는 문턱 전압 보상선 및 상기 뒤에 인접한 제1 순차 구동부에 상기 제2 입력 신호에 응답하여 상기 제1 클럭 신호를 전달하는 스위치를 포함한다.
또한 상기 복수의 제2 순차 구동부 각각은, 상기 제2 클럭 신호에 따라 상기 제2 입력 신호를 상기 스위치에 전달하는 스위치; 및 상기 제2 입력 신호에 따라 상기 스위치로 상기 제1 전원 전압을 전달하는 스위치를 더 포함할 수 있는데, 상기 스위치 및 상기 스위치는 상기 제2 입력 신호가 제1 레벨일 때 턴 온 되고 상기 스위치는 상기 제1 전원 전압에 따라 턴 오프 된다.
또한 상기 복수의 제2 순차 구동부 각각은, 상기 제2 초기화 신호에 응답하여 상기 스위치에 상기 제1 전원 전압을 전달하는 스위치; 및 상기 제2 초기화 신호에 따라 제2 전원 전압을 상기 스위치에 전달하는 스위치를 더 포함할 수 있는데, 상기 스위치는 상기 제2 전원 전압에 따라 턴 온 되고, 상기 제2스위치는 상기 제1 전원 전압에 따라 턴 오프 된다. 이 때 상기 스위치는 상기 제2 초기화 신호에 따라 상기 스위치로 상기 제2 전원 전압을 전달한다.
또한 복수의 제2 순차구동부의 상기 스위치 역시 직렬 연결된 적어도 2 개의 트랜지스터를 포함할 수 있으며, 상기 적어도 2 개의 트랜지스터는 상기 제2 전원 전압에 따라 턴 온 된다.
상기 제2 순차 구동부 각각은, 상기 스위치의 스위칭 동작을 제어하는 전압이 전달되는 제어 단자에 연결되어 있는 일단 및 상기 제1 전원 전압 사이에 연결되어 있는 타단을 포함하는 제1 커패시터; 및 상기 스위치의 스위칭 동작을 제어하는 전압이 전달되는 제어 단자에 연결되어 있는 일단 및 상기 복수의 제2 순차 구동부 중 대응하는 제2 순차 구동부의 출력단에 연결되어 있는 타단을 포함하는 제2 커패시터를 더 포함할 수 있다.
이 때 상기 스위치는 상기 제1 전원 전압에 연결되어 있는 일단 및 상기 대응하는 제2 순차 구동부의 출력단에 연결되어 있는 타단을 포함하고, 상기 스위치는 상기 대응하는 제2 순차 구동부의 출력단에 연결되어 있는 일단 및 상기 제1 클럭 신호가 전달되는 타단을 포함한다.
본 발명의 일 실시예에 따른 표시 장치에서 상기 복수의 주사선은, 상기 복수의 화소 각각에 초기화 신호를 전달하는 복수의 제2 주사선을 더 포함하고, 상기 주사 구동부는, 상기 복수의 화소 각각에서 상기 제2 전극에 초기화 전압을 전달하는 스위치의 스위칭 동작을 제어하는 초기화 신호를 생성하여 상기 복수의 제2 주사선 중 대응하는 제2 주사선에 전달한다.
상기 초기화 신호는, 복수의 주사 신호 중 대응하는 주사 신호가 대응하는 주사선에 전달되는 시점보다 문턱 전압 보상 신호의 펄스 개수만큼 이전 시점에 전달되는 주사 신호일 수 있다.
본 발명의 일 실시예에서 상기 펄스의 기간은 적어도 1 수평주기(1H) 이상일 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 화소는, 유기 발광 다이오드; 상기 유기 발광 다이오드에 상기 전달된 데이터 신호에 따른 구동 전류를 전달하는 구동 트랜지스터; 주사 신호에 따라 상기 구동 트랜지스터로 상기 데이터 신호를 전달하는 제1 트랜지스터; 및 상기 제1 트랜지스터에 연결되는 제1 전극 및 상기 구동 트랜지스터의 게이트 전극에 연결되는 제2 전극을 포함하는 제1 커패시터를 포함하고, 상기 구동 트랜지스터의 문턱 전압을 보상하기 위한 문턱 전압 보상 기간 동안 상기 구동 트랜지스터는 대응하는 문턱 전압 보상 신호에 의해 다이오드 연결되고, 상기 대응하는 문턱 전압 보상 신호는 적어도 2 개의 펄스를 포함하는 화소이다.
본 발명의 일 실시예의 상기 화소는 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치를 더 포함한다.
또한 상기 화소는, 상기 구동 트랜지스터의 게이트 전극 전압을 초기화시키는 초기화 기간 동안 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하는데, 상기 초기화 기간은 상기 문턱 전압 보상 기간 전이다.
본 발명의 일 실시예에 따른 상기 화소는, 상기 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치; 상기 초기화 기간 동안, 상기 구동 트랜지스터의 게이트 전극에 상기 초기화 전압을 전달하는 스위치; 및 상기 대응하는 문턱 전압 보상 신호에 따라 상기 제1 커패시터의 제1 전극에 보조 전압을 전달하는 스위치를 더 포함한다.
상기 스위치 및 스위치의 스위칭 동작을 제어하는 신호는 적어도 2 이상의 펄스로 이루어지는 문턱 전압 보상 신호일 수 있고, 이는 주사 신호를 생성하여 전달하는 주사 구동부에서 생성되어 대응하는 화소에 전달된다. 또한 상기 스위치의 스위칭 동작을 제어하는 신호는 상기 주사 구동부에서 생성되어 전달된 초기화 신호일 수 있다.
상기 스위치의 스위칭 동작을 제어하는 신호는, 구동 트랜지스터로 데이터 신호를 전달하는 제1 트랜지스터의 동작을 제어하는 주사 신호가 대응하는 주사선에 전달되는 시점보다 문턱 전압 보상 신호의 펄스 개수만큼 이전 시점에 전달되는 주사 신호일 수 있다.
본 발명의 다른 일 실시예에 따른 상기 화소는 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치를 더 포함하고, 상기 제1 트랜지스터에 전달되는 주사 신호는 상기 대응하는 문턱 전압 보상 신호이고, 마지막 펄스가 전달되는 때에 대응하는 데이터 신호에 따라 유기 발광 다이오드가 발광한다.
이 때, 상기 화소는, 상기 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치; 상기 구동 트랜지스터의 게이트 전극 전압을 초기화시키는 초기화 기간 동안 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하는 스위치; 및 상기 초기화 기간 동안 대응하는 화소 배열 라인의 다음 화소 배열 라인의 발광 제어 신호에 따라 제1 커패시터의 제1 전극에 보조 전압을 전달하는 스위치를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 화소에서 상기 펄스의 기간은 적어도 1 수평주기(1H) 이상이다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치의 구동 방법은 복수의 화소, 및 상기 복수의 화소 각각에 복수의 주사 신호 및 적어도 2 이상의 펄스로 이루어진 복수의 문턱 전압 보상 신호를 전달하는 주사 구동부를 포함하고, 상기 복수의 화소 각각은 유기 발광 다이오드, 상기 유기 발광 다이오드에 공급되는 전류를 제어하는 구동 트랜지스터, 상기 구동 트랜지스터로 데이터 신호를 전달하는 제1 트랜지스터, 상기 구동 트랜지스터와 상기 제1 트랜지스터 사이에 연결되어 있는 커패시터를 포함하는 표시 장치의 구동 방법에 있어서, 상기 구동 트랜지스터의 게이트 전압을 초기화하는 단계; 상기 구동 트랜지스터의 문턱 전압을 보상하는 단계; 및 상기 구동 트랜지스터에 상기 커패시터를 통해 상기 데이터 신호가 전달되는 단계를 포함하고, 상기 문턱 전압을 보상하는 단계가 수행되는 기간 동안 상기 구동 트랜지스터는 대응하는 문턱 전압 보상 신호에 의해 다이오드 연결되고, 상기 대응하는 문턱 전압 보상 신호는 적어도 2 개의 펄스를 포함하는 것을 특징으로 한다.
상기 게이트 전압을 초기화하는 단계는, 상기 구동 트랜지스터의 게이트 전극에 연결되어 있는 상기 커패시터의 제2 전극에 초기화 전압이 인가되는 단계이다.
상기 문턱 전압을 보상하는 단계는, 상기 제1 트랜지스터에 연결되어 있는 상기 커패시터의 제1 전극에 보조 전압이 인가되고, 상기 구동 트랜지스터의 게이트 전극과 제1 전원 사이에 연결되어 있는 스토리지 커패시터에 상기 구동 트랜지스터가 다이오드 연결되면 상기 구동 트랜지스터의 문턱 전압에 대응하는 전압이 충전되는 단계이다.
본 발명의 다른 일 실시예에 따르면, 상기 문턱 전압을 보상하는 단계가 수행되는 기간 동안 상기 데이터 신호가 전달되는 단계가 동시에 수행될 수 있고, 상기 제1 트랜지스터에 전달되는 주사 신호는 상기 대응하는 문턱 전압 보상 신호로서 마지막 펄스가 전달되는 때에 대응하는 데이터 신호에 따라 유기 발광 다이오드가 발광한다.
이 때 상기 대응하는 문턱 전압 보상 신호는, 상기 주사 구동부에서 적어도 2 이상의 펄스로 이루어지는 시작 신호, 제1 클럭 신호, 상기 제1 클럭 신호와 반 주기만큼 위상차를 가지는 제2 클럭 신호, 상기 제2 클럭 신호에 동기되어 발생하는 제1 초기화 신호, 및 상기 제1 클럭 신호에 동기되어 발생하는 제2 초기화 신호를 전달받아, 상기 시작 신호를 소정의 제1 기간만큼 순차적으로 시프트시켜 생성된다.
본 발명의 일 실시예에 따른 표시 장치의 구동 방법에서, 상기 복수의 문턱 전압 보상 신호를 생성하는 단계는, 상기 주사 구동부에서, 제1 클럭 신호에 동기되어 적어도 2 이상의 펄스로 이루어지는 제1 입력 신호를 입력 받고, 상기 제1 입력 신호 및 제1 초기화 신호에 따라 제2 클럭 신호 및 제1 전원 전압 중 하나를 복수의 제1 문턱 전압 보상 신호로 출력하는 단계; 및 상기 제2 클럭 신호에 동기되어 적어도 2 이상의 펄스로 이루어지는 제2 입력 신호를 입력 받고, 상기 제2 입력 신호 및 제2 초기화 신호에 따라 상기 제1 클럭 신호 및 상기 제1 전원 전압 중 하나를 복수의 제2 문턱 전압 보상 신호로 출력하는 단계를 포함한다.
상기 제1 입력 신호는, 적어도 2 이상의 펄스로 이루어지는 시작 신호 또는 상기 주사 구동부를 이루는 복수의 순차 구동부 중 상기 제1 입력 신호가 전달되는 순차 구동부의 직전 순차 구동부의 대응하는 제2 문턱 전압 보상 신호이다.
한편 상기 제2 입력 신호는, 상기 주사 구동부를 이루는 복수의 순차 구동부 중 상기 제2 입력 신호가 전달되는 순차 구동부의 직전 순차 구동부의 제1 문턱 전압 보상 신호이다.
본 발명의 일 실시예에 따른 표시 장치의 구동 방법에서도 마찬가지로 상기 펄스의 기간은 적어도 1 수평주기(1H) 이상이다.
본 발명의 일 실시예에 따른 화소, 및 이를 이용한 표시 장치와 그 구동 방법에 의하면, 표시 장치의 화면을 고화질로 구현할 때 사용되는 고해상도와 고주파수 구동 방식으로 구동함에 있어 구동 트랜지스터의 문턱 전압을 보상하기 위해 충분한 시간을 확보할 수 있다.
따라서 고해상도 및 고주파수 구동 방식을 사용하는 화소의 구동 회로에서 구동 트랜지스터의 문턱 전압 보상 기간이 충분하게 되어 복수의 각 화소가 완벽한 문턱 전압 보상 능력을 가지고 고품질의 화면 표시를 구현할 수 있는 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치의 블록도.
도 2는 도 1에 도시된 화소의 일 실시예에 의한 구성을 나타내는 회로도.
도 3 내지 도 5는 도 2에 도시된 화소의 구동을 나타내는 구동 타이밍도.
도 6은 도 1에 도시된 주사 구동부의 일 실시예에 의한 구성을 나타내는 회로도.
도 7은 도 6에 도시된 주사 구동부의 구동을 나타내는 구동 타이밍도.
도 8은 도 1에 도시된 화소의 다른 실시예에 의한 구성을 나타내는 회로도.
도 9는 도 8에 도시된 화소의 구동을 나타내는 구동 타이밍도.
도 10은 본 발명의 일 실시예에 의한 표시 장치의 화소 구동에서 문턱 전압 보상 능력을 나타내는 그래프.
도 11은 종래 기술의 일 실시예에 의한 표시 장치의 화소 구동에서 문턱 전압 변동에 대한 화소의 전류 변동을 나타내는 그래프.
도 12는 본 발명의 일 실시예에 의한 표시 장치의 화소 구동에서 문턱 전압 변동에 대한 화소의 전류 변동을 나타내는 그래프.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시 예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 의한 표시 장치의 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 의한 표시 장치는 복수의 주사선들(Gi1 내지 Gin, Gv1 내지 Gvn, Gw1 내지 Gwn), 복수의 발광 제어선들(EM1 내지 EMn) 및 복수의 데이터선들(D1 내지 Dm)과 접속되는 화소(PXjk)들을 포함하는 표시부(10), 복수의 주사선들을 통해 각 화소(PXjk)에 주사 신호를 제공하는 주사 구동부(20), 복수의 발광 제어선들(EM1 내지 EMn)을 통해 각 화소(PXjk)에 발광 제어 신호를 제공하는 발광 제어 구동부(40), 복수의 데이터선들(D1 내지 Dm)을 통해 각 화소에 데이터 신호를 제공하는 데이터 구동부(30), 및 주사 구동부(20), 데이터 구동부(30) 및 발광 제어 구동부(40)에서 생성되어 전달하는 신호들을 제어하기 위한 신호 제어부(50)를 포함한다.
또한, 표시부(10)는 주사선들(Gi1 내지 Gin, Gv1 내지 Gvn, Gw1 내지 Gwn), 데이터선들(D1 내지 Dm), 및 발광 제어선들(EM1 내지 EMn)의 교차부에 위치되는 복수의 화소(PXjk)들을 포함한다.
화소(PXjk)들은 신호 제어부(50)를 통해 제어되는 전원 공급부(60)로부터 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 기타 초기화 전압(VINT), 및 보조 전압(VSUS) 등을 공급받는다.
표시부(10)는 대략 행렬 형태로 배열된 복수의 화소(PXjk)를 포함한다. 주사 신호를 전달하는 복수의 주사선들은 화소(PXjk)의 배열 형태에서 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 복수의 데이터선은 대략 열 방향으로 뻗으며 서로가 거의 평행하지만 이는 반드시 제한되는 것은 아니다.
도 1의 실시예에서는 복수의 화소(PXjk)들에 연결된 복수의 주사선들(Gi1 내지 Gin, Gv1 내지 Gvn, Gw1 내지 Gwn)이 하나의 화소 라인에 배열된 대응하는 화소에 각각 3개의 주사선(일 예로, Gi1, Gv1, Gw1)들이 연결된 것이 도시되어 있으나, 이는 하나의 실시예일뿐 이에 반드시 제한되는 것은 아니며, 적어도 두 개 이상의 주사선들이 대응하는 화소에 연결될 수 있다.
화소(PXjk)들은 대응하는 데이터 신호에 따라 유기 발광 다이오드에 전류를 공급하고, 유기발광 다이오드는 공급된 전류에 따라 소정 휘도의 빛을 발광한다.
도 2는 도 1에 도시된 화소의 일 실시예에 의한 구성을 나타내는 회로도이다.
도 2를 참조하면, 도 1에서의 각 화소(PXjk), 예를 들면 j번째(j=1,2,..n) 3개의 주사선(Gij, Gvj, Gwj)과 j번째(i=1,2,..n) 발광 제어선(EMj)와 k번째(k=1,2,..m) 데이터선(Dk)에 연결된 화소(PXjk)는, 유기 발광 다이오드(organic light emitting diode, OLED), 유기 발광 다이오드(OLED)의 애노드 전극에 연결된 구동 트랜지스터(Td), 구동 트랜지스터(Td)의 게이트 전극에 연결된 제1 트랜지스터(T1), 및 제1 트랜지스터(T1)의 드레인 전극에 연결된 제1 전극과 구동 트랜지스터(Td)의 게이트 전극 사이에 연결된 제2 전극을 포함하는 제1 커패시터(C1), 구동 트랜지스터(Td)의 게이트 전극과 제1 전원 전압(ELVDD) 사이에 연결된 스토리지 커패시터(Cst), 구동 트랜지스터(Td)를 다이오드 연결하는 스위치(M1), 제1 커패시터(C1)의 제2 전극에 초기화 전압(VINT)을 전달하는 스위치(M2), 제1 커패시터(C1)의 제1 전극에 보조 전압(VSUS)을 전달하는 스위치(M3), 및 구동 트랜지스터(Td)의 드레인 전극에 해당 소스 전극이 연결된 스위치(M4)를 포함한다.
화소(PXjk)의 유기 발광 다이오드(OLED)는 애노드 전극과 캐소드 전극을 포함하며, 대응하는 데이터 신호에 따른 구동 전류에 의해 발광한다.
구동 트랜지스터(Td)는 제1 전원 전압(ELVDD)에 연결되어 있는 소스 전극, 스위치(M4)의 소스 전극과 연결되는 드레인 전극, 및 제1 커패시터(C1)의 제2 전극과 스위치(M2)의 드레인 전극이 만나는 접점에 연결되어 데이터 신호에 대응하는 전압이 전달되는 게이트 전극을 포함한다.
구동 트랜지스터(Td)는 유기 발광 다이오드(OLED)로 전달된 데이터 신호에 따른 구동 전류를 전달한다.
제1 트랜지스터(T1)는 데이터선(Vdata)에 연결되어 데이터 신호가 전달되는 소스 전극, 제1 커패시터(C1)의 제1 전극과 스위치(M3)의 드레인 전극이 만나는 접점에 연결되는 드레인 전극, 및 주사선에 연결되어 주사 신호(Gw)가 전달되는 게이트 전극을 포함한다.
주사선을 통해 주사 신호(Gw)가 전달되어 제1 트랜지스터(T1)가 턴 온 되면 데이터 신호가 제1 커패시터(C1)에 전달되고, 제1 커패시터(C1)에 충전된 전압에 따라 데이터 신호에 대응하는 전압이 구동 트랜지스터(Td)의 게이트 전극에 전달된다.
제1 커패시터(C1)는 구체적으로 상기 제1 트랜지스터(T1)의 드레인 전극에 연결된 제1 전극 및 상기 구동 트랜지스터(Td)의 게이트 전극에 연결되는 제2 전극을 포함한다.
스토리지 커패시터(Cst)는 구동 트랜지스터(Td)의 게이트 전극과 스위치(M1)의 드레인 전극이 만나는 접점에 연결되어 있는 일단 및 제1 전원 전압(ELVDD)에 연결되어 있는 타단을 포함한다. 스토리지 커패시터(Cst)는 구동 트랜지스터(Td)의 게이트 전극 전압과 소스 전극 전압을 유지한다.
제1 커패시터(C1)의 제1 전극에 데이터 신호가 전달되면, 제1 커패시터(C1)의 제2 전극 전압, 즉 제1 커패시터(C1) 및 스토리지 커패시터(Cst) 가 연결되는 노드의 전압은 제1 커패시터(C1)의 제1 전극 전압 변화가 제1 커패시터(C1) 및 스토리지 커패시터(Cst)의 커패시턴스에 따라 분배된 전압(ΔV)만큼 변한다. 이를 나타내면 수학식 1과 같다.
[수학식 1]
ΔV=(Vdata-VSUS)(C2/(C1+C2))
이 때, Vdata는 데이터 신호의 전압이고, C1 및 C2는 제1 커패시터(C1) 및 스토리지 커패시터(Cst) 각각의 커패시턴스를 나타낸다.
문턱 전압 보상 기간 후에 구동 트랜지스터(Td)의 게이트 전극 전압은 제1 전원 전압(ELVDD)에서 구동 트랜지스터(Td)의 문턱 전압만큼 낮은 문턱 전압 보상 전압이고, 데이터 신호가 전달되면 문턱 전압 보상 전압에서 ΔV만큼 변한 전압이 된다. 결과적으로 데이터 신호가 구동 트랜지스터(Td)에 전달된 후의 구동 트랜지스터(Td)의 게이트 전압은 수학식 2와 같다.
[수학식 2]
VG=ELVDD+ΔV+Vth
이 때, 구동 트랜지스터가 PMOS 트랜지스터이므로 문턱 전압(Vth)이 음의 값을 가진다. 이 전압(VG)이 앞서 언급한 데이터 신호에 대응하는 전압이며, 스토리지 커패시터(Cst)는 다음의 데이터 신호가 새로 기입될 때까지 이 전압과 제1 전원 전압(ELVDD)의 차를 유지한다.
즉, 데이터 신호가 전달되면 구동 트랜지스터(Td)의 게이트 전극에 걸리는 전압이 문턱 전압 보상 기간에 비해 데이터 신호 및 보조 전압의 차에 대응하는 전압만큼 변하게 되고, 이 전압이 구동 트랜지스터(Td)의 게이트 전극에서 전달되고, 구동 트랜지스터(Td)의 게이트 전극 및 소스 전극의 전압차가 스토리지 커패시터(Cst)에 의해 일정하게 유지된다.
본 발명의 일 실시예에 따른 화소(PXjk)는 구동 트랜지스터(Td)의 게이트 전압을 초기화하는 초기화 기간 동안 초기화 전압을 전달하는 스위치를 포함한다.
초기화 전압(VINT)을 전달하는 스위치는 도 2의 실시예에서 스위치(M2)이다. 스위치(M2)는 초기화 전원과 연결되어 초기화 전압(VINT)이 입력되는 소스 전극, 제1 커패시터(C1)의 제2 전극과의 접점에 연결되는 드레인 전극, 및 초기화 신호(Gi)가 전달되는 주사선에 연결되는 게이트 전극을 포함한다.
스위치(M2)는 초기화 신호(Gi)에 의해 턴 온 되면, 제1 커패시터(C1)의 제2 전극에 초기화 전압(VINT)을 전달한다.
또한 본 발명의 일 실시예에 따른 화소(PXjk)는 구동 트랜지스터(Td)를 다이오드 연결하여 구동 트랜지스터(Td)의 문턱 전압을 보상하는 스위치(M1)와 문턱 전압 보상 기간 동안 보조 전압(VSUS)을 전달하는 스위치(M3)를 포함한다.
구동 트랜지스터(Td)가 다이오드 연결되어 구동 트랜지스터의 문턱 전압이 보상되는 기간 동안 스위치(M1)는 문턱 전압 보상 신호(Gv)에 의해 제어되어 턴 온 된다. 이와 동시에 스위치(M3) 역시 문턱 전압 보상 기간에 상기 문턱 전압 보상 신호(Gv)에 의해 제어되어 턴 온 된 후 연결된 보조 전원으로부터 보조 전압(VSUS)을 전달한다.
즉, 문턱 전압 보상 기간은 스위치(M1)의 턴 온에 의해 구동 트랜지스터(Td)가 다이오드 연결되어 구동 트랜지스터(Td)의 문턱 전압만큼 제1 전원 전압(ELVDD)에서 하강한 전압이 구동 트랜지스터(Td)의 게이트 전극에 전달된다. 이 기간 동안 스위치(M3) 역시 스위치(M1)에 전달되는 문턱 전압 보상 신호(Gv)를 동시에 전달받아 턴 온 되고, 이로 인해 스위치(M3)는 보조 전압(VSUS)을 제1 커패시터(C1)의 제1 전극으로 전달하게 된다.
이렇듯 문턱 전압 보상 기간에 보조 전압(VSUS)을 제1 커패시터(C1)의 제1 전극으로 동시에 입력할 경우, 제1 커패시터(C1)의 제1 전극이 플로팅 되는 것을 방지할 수 있다. 그러면, 화소의 고해상도&고주파수 구동시 문턱 전압 기간이 줄어들게 되어 화질이 저하되는 문제를 해결하기 위해 본 발명의 실시예와 같이, 문턱 전압 기간 동안 보조 전압(VSUS)을 인가하여 문턱 전압 보상 기간을 상대적으로 길게 확보하더라도 안정적인 회로 구동을 구현할 수 있다.
구체적으로 스위치(M1)는 구동 트랜지스터(Td)의 드레인 전극에 연결되는 소스 전극, 구동 트랜지스터(Td)의 게이트 전극에 연결되는 드레인 전극, 및 문턱 전압 보상 신호(Gv)가 전달되는 주사선에 연결되는 게이트 전극을 포함한다.
구체적으로 스위치(M3)는 보조 전원과 연결되어 보조 전압(VSUS)이 입력되는 소스 전극, 제1 커패시터(C1)의 제1 전극과의 접점에 연결되는 드레인 전극, 및 문턱 전압 보상 신호(Gv)가 전달되는 주사선에 연결되는 게이트 전극을 포함한다.
구동 트랜지스터(Td)의 문턱 전압을 보상하고 문턱 전압 보상 기간 동안 보조 전압(VSUS)을 인가하는 스위치(M1) 및 스위치(M3)의 턴 온을 제어하는 신호는 문턱 전압 보상 신호(Gv)인데 본 발명의 일 실시예에서 문턱 전압 보상 신호(Gv)는 적어도 2 개의 펄스를 포함하는 신호로서 주사 구동부(20)에서 생성되는 주사 신호(Gw)와 별개로 생성되어 전달된다.
한편 스위치(M2)에 전달되는 초기화 신호(Gi)는 본 발명의 일 실시예에 따른 표시 장치의 주사 구동부(20)에서 생성되는 주사 신호(Gw)와 별개로 생성되어 복수의 주사선에 의해 전달되는 신호일 수 있다.
즉, 도 2의 화소에 연결되는 주사선은, 초기화 신호를 전달하는 제2 주사선 및 문턱 전압 보상 신호를 전달하는 제3 주사선을 더 포함한다.
주사 구동부(20)는, 화소(PXjk)에서 제1 커패시터(C1)의 제2 전극에 초기화 전압(VINT)을 전달하는 스위치(M2)의 스위칭 동작을 제어하는 초기화 신호와, 문턱 전압 보상을 위해 구동 트랜지스터(Td)를 다이오드 연결하는 스위치(M1) 및 제1 커패시터(C1)의 제1 전극에 보조 전압(VSUS)을 전달하는 스위치(M3)의 스위칭 동작을 제어하는 적어도 2 개의 펄스를 포함하는 문턱 전압 보상 신호를 생성하여 상기 대응하는 제2 주사선 및 제3 주사선에 각각 전달하는 것이다.
한편 다른 실시예로서, 상기 초기화 신호는, 표시 장치의 주사 구동부(20)에서 생성된 복수의 주사 신호 중 대응하는 주사 신호(Gw)가 대응하는 주사선에 전달되는 시점보다 문턱 전압 보상 신호의 펄스 개수만큼 이전 시점에 전달되는 주사 신호(도시하지 않음)일 수도 있다. 예를 들어 문턱 전압 보상 기간이 4 개의 펄스를 포함하는 문턱 전압 보상 신호가 전달되는 기간으로서 복수의 화소 배열 중 4개의 라인에 주사되는 기간과 동일하다면, 도 2에 도시된 화소의 주사 신호 Gw[j]가 j번째 주사선(Gwj)에 전달되는 시점보다 4 개의 펄스가 전달되기 이전 시점의 주사 신호는 Gw[j-4]이다. 따라서 주사선 Gij에 전달되는 초기화 신호 Gi[j] 대신 Gw[j-4]를 전달할 수 있다.
이 때, 주사 구동부는 첫 번째 주사선 Gi1부터 네 번째 주사선 Gi4에 전달하기 위한 더미 주사 신호를 더 생성한다. 본 발명의 다른 실시예에서 문턱 전압 보상 기간은 1 개의 펄스가 1 수평 주기마다 전달되고 4 개의 펄스를 포함하는 신호가 전달되는 4 수평 주기로 설정하였다. 그래서 초기화 신호 Gi[j] 대신 Gw[j-4]가 전달된다. 이와 같은 방식으로, 문턱 전압 보상 기간에 따라 적절한 주사 신호를 초기화 신호 대신 사용할 수 있다.
또한 본 발명의 일 실시예에 따른 화소(PXjk)는 발광 기간 동안 구동트랜지스터(Td)로부터 데이터 신호에 대응하여 발생한 전류를 유기 발광 다이오드(OLED)에 전달시키는 스위치(M4)를 더 포함한다.
스위치(M4)는 발광 제어 신호(EM[N])에 의해 스위칭 동작이 제어되고, 발광 기간 동안 발광 제어 신호(EM[N])에 의해 스위치(M4)가 턴 온 되면, 구동 트랜지스터(Td)에서 발생한 전류가 유기 발광 다이오드로 전달된다.
스위치(M4)는 구동 트랜지스터(Td)의 드레인 전극과 연결된 소스 전극, 유기 발광 다이오드(OLED)의 애노드 전극에 연결되는 드레인 전극, 및 발광 제어선에 연결되는 게이트 전극을 포함한다.
상술한 도 2의 회로 설명에서 화소의 구동 회로도에 포함된 스위치들이나 트랜지스터는 PMOS 인 것을 상정하여 설명되었으나, 이에 제한되지 않으며 NMOS 로 구현될 수 있음은 물론이다.
본 발명의 일 실시예에서 충분한 문턱 전압 보상을 위한 문턱 전압 보상 기간은 특별히 제한되지 않지만 적어도 2 개의 펄스를 포함하는 문턱 전압 보상 신호가 전달되는 기간이다. 이 때 1 개의 펄스는 적어도 1 수평 주기에 대응하여 각각 발생할 수 있으므로 문턱 전압 보상 기간은 적어도 2 수평주기(2H) 이상일 수 있다.
따라서 본 발명의 일 실시예에서의 문턱 전압 보상 기간은 대응하는 데이터 신호가 기입되는 기간, 즉 복수의 주사 신호 중 대응하는 주사 신호(Gw)가 제1 트랜지스터(T1)의 턴 온에 의해 전달되는 기간보다 길 수 있다.
또한 초기화 기간이 1 수평 주기 이내인 경우, 문턱 전압 보상 기간은 2 수평 주기 이상이다. 따라서 상기 문턱 전압 보상 기간은 초기화 기간의 적어도 2배 이상일 수 있다.
도 3 내지 도 5는 본 발명의 일 실시예에 의한 표시 장치의 화소의 구동을 나타내는 구동 타이밍도이다.
도 3 내지 도 5는 도 2의 구동 회로도에 의해 동작하는 화소에 전달되는 신호를 나타내는데, 도 2의 화소의 각 트랜지스터 혹은 스위칭 소자가 PMOS 트랜지스터로 구현되어 있으므로 도 3 내지 도 5와 같은 구동 타이밍으로 나타낸 것이다. 만일 도 2의 화소의 각 트랜지스터 혹은 스위칭 소자가 NMOS 트랜지스터인 경우라면 도 3 내지 도 5의 신호가 반전된 신호에 의해 도 3 내지 도 5의 구동과 동일한 동작을 수행하게 됨은 물론이다.
도 3 내지 도 5에서 하나의 구간은 1 수평주기(1H)이다.
1 line time은 일례로 FHD 60Hz로 구동시 14.8us 이지만, 고주파수 구동으로 FHD 120Hz 구동시에는 7.4us가 될 수 있다.
도 3 내지 도 5의 구동 타이밍은 순차로 발광 제어 신호(EM[N]), 초기화 신호(Gi[N]), 문턱 전압 보상 신호(Gv[N]), 및 주사 신호(Gw[N])로 표시되어 있다.
도 3의 타이밍도를 참조하면, T1 구간에서는 발광 제어 신호(EM[N])가 상승하여 도 2의 화소 구동 회로에서 스위치(M4)가 오프가 되어 직전 프레임에서 발광된 유기 발광 다이오드(OLED)의 발광을 차단한다.
또한 T1 구간에서 초기화 신호(Gi[N])를 제외한 나머지 신호들 역시 하이 상태로 전달되어 도 2의 화소 구동 회로의 구동 트랜지스터(Td), 제1 트랜지스터(T1), 스위치(M1) 및 스위치(M3)를 턴 오프 시킨다. 그러나, 초기화 신호(Gi[N])는 시점 B10에 로우 레벨로 하강하므로 도 2의 화소 구동 회로에서 스위치(M2)는 기간 B10 ~ T1 동안 스위칭 온 상태가 된다.
다음으로, T1 기간의 종료 시점에 초기화 신호(Gi[N])는 상승하여 도 2의 스위치(M2)는 오프 상태로 된다. 시점 B11에 문턱 전압 보상 신호(Gv[N])가 로우 레벨이 되어 도 2의 스위치(M1) 및 스위치(M3)가 턴 온 상태가 된다. T2 기간 동안 발광 제어 신호(EM) 및 주사 신호(Gw)가 하이 레벨이므로, 스위치(M4)는 턴 오프 상태로 유지된다.
기간 B11 ~ T2 동안 스위치(M1)의 턴 온에 의해 구동 트랜지스터(Td)가 다이오드 연결되어 제1 커패시터(C1)의 제2 전극과 스토리지 커패시터(Cst)의 일단이 만나는 접점에 제1 전원 전압(ELVDD)에서 구동 트랜지스터(Td)의 문턱 전압만큼 강하된 전압이 전달되고, 이와 동시에 스위치(M3) 역시 턴 온 되므로 제1 커패시터(C1)의 제1 전극 전압은 보조 전압(VSUS)이 전달되어 플로팅 되는 것을 방지할 수 있다.
구동 트랜지스터(Td)의 게이트 전극에 연결되어 있는 제1 커패시터(C1) 및 스토리지 커패시터(Cst)의 커패시턴스 및 게이트 전극에 전기적으로 형성되어 있는 기생 커패시턴스 성분에 의해 기간 B11~T2 동안 게이트 전극 전압이 ELVDD+Vth에 도달할 수 없다. 본 발명의 실시예에서는 기간 T2-T5 동안 로우 레벨의 펄스 4 개를 포함하는 문턱 전압 보상 신호(Gv[N])를 이용하여 충분한 보상 시간을 확보한다.
이와 같이, 문턱 전압 보상 기간은 T2 내지 T5 구간이며, 로우 레벨 전압으로 인가되는 펄스의 개수만큼 상기 문턱 전압 보상 기간이 설정된다.
도 3의 실시예에서는 한 개의 펄스가 1 수평 주기(1H) 내에 발생하도록 설정하였고 4 개의 펄스를 포함하는 문턱 전압 보상 신호(Gv[N])가 T2 내지 T5 구간에 걸쳐 각각 전달되므로, 각 펄스가 상승 에지인 부분을 제외한 4 수평 주기(4H)에 결쳐 이루어진다고 볼 수 있다. 구동 트랜지스터의 게이트 전극에 연결된 커패시터들의 영향으로 각 펄스에 의해 변경된 전압은 소정 기간 유지되고, 그 기간 안에 다시 구동 트랜지스터가 다이오드 연결되는 바, 충분한 문턱 전압 보상 기간이 제공된다.
그러나, 이에 반드시 제한되는 것은 아니며, 문턱 전압 보상 기간은 적어도 2 개의 펄스를 포함하는 문턱 전압 보상 신호(Gv[N])가 전달되는 기간일 수 있다.
또한 본 발명의 일 실시예로서 문턱 전압 보상 기간은 주사 신호(Gw)가 제1 트랜지스터(T1)를 턴 온 시켜 데이터 신호를 전달하여 데이터 정보를 기입하게 되는 기간보다 긴 기간일 수 있다. 혹은 다른 실시예로서 초기화 기간보다 긴 기간일 수 있다.
T5 구간이 종료되는 시점에서 문턱 전압 보상 신호(Gv[N])가 하이 레벨로 상승하여 도 2의 스위치(M1) 및 스위치(M3)가 오프 상태가 되며, 시점 B12에 주사 신호(Gw[N])가 로우 레벨이 되어 도 2에서의 제1 트랜지스터(T1)를 턴 온 시킨다.
이로 인해 데이터선으로부터 대응하는 데이터 신호가 전달되어 구동 트랜지스터(Td)의 게이트 전극 전압은 제1 전원 전압(ELVDD)에서 구동 트랜지스터의 문턱 전압만큼 하강한 전압에서 대응하는 데이터 신호 전압에 의해 변화된 전압(ΔV)으로 기입된다.
다음의 T7 구간이 시작되는 시점에서 주사 신호(Gw[N])가 하이 레벨로 상승하여 제1 트랜지스터(T1)가 턴 오프 상태가 되어 대응하는 데이터 신호의 전압값이 반영되어 변화된 전압값의 입력이 완료된다. 이와 동시에 T7 구간이 시작되는 시점에서 발광 제어 신호(EM[N])가 로우 레벨이 되므로 도 2에서의 스위치(M4)는 턴 온 되고, 상기 대응하는 데이터 신호의 전압값이 반영되어 변화된 전압값에 따른 구동 전류만큼 유기 발광 다이오드(OLED)가 발광된다.
T7 구간은 하나의 프레임에 복수의 화소 중 대응하는 화소에 대응하는 데이터 신호가 기입되어 구동 전류만큼 발광하게 되는 구간으로서, 도 3의 실시예에 따른 회로 구동 타이밍도에서는 주사 신호(Gw[N]) 및 발광 제어 신호(EM[N])가 각각 시점 B12 및 T7 구간이 시작하는 시점에서 로우 레벨이 되도록 도시되었다. 그러나, 하나의 구간 혹은 하나의 시점에서 상기 신호들이 동시에 로우 레벨이 되어 대응하는 데이터 신호가 기입됨과 동시에 유기 발광 다이오드(OLED)가 바로 발광할 수 있도록 할 수도 있다.
다음 프레임에서는 상기 구간이 반복되어 복수의 화소들에 대한 대응하는 데이터 정보들이 초기화 단계, 문턱 전압 보상 단계, 및 주사 단계를 거쳐 반복적으로 기입된다.
도 4는 도 3의 실시예에 의한 표시 장치의 화소 구동 타이밍과 크게 다르지 않는 구동 타이밍도로서, 도 4를 참조하면 문턱 전압 보상 기간이 시점 B13 내지 T8에 걸쳐 4 개의 펄스를 포함하는 문턱 전압 보상 신호(Gv[N])가 전달되는 기간임을 알 수 있다.
도 3의 실시예에 따른 타이밍도와 마찬가지로 도 4의 실시예에 따른 문턱 전압 보상 신호(Gv[N])는 로우 레벨의 펄스의 개수가 4 개이지만, 도 3의 실시예와 달리 한 개의 펄스가 2 수평 주기(2H) 내에 발생하도록 설정하였으므로 도 4의 문턱 전압 보상 신호(Gv[N])로 인한 문턱 전압 보상이 이루어지는 기간은 도 3의 경우보다 2배로 늘어나게 된다.
물론 도 4의 타이밍도의 문턱 전압 보상 신호(Gv[N])는 로우 레벨의 펄스 사이에 하이 레벨 전압으로 상승되는 구간, 즉 T3~B14, T5~B15, T7~B16 구간이 존재하여 이 기간 동안 문턱 전압 보상이 중단되어 문턱 전압 보상 능력이 오히려 감소되지만, 이어지는 시점 B14, B15, 및 B16에서 로우 레벨의 펄스가 전달되므로 문턱 전압 보상이 연속적으로 이어지게 된다.
도 3과 도 4의 실시예에 따른 문턱 전압 보상 신호(Gv[N])의 펄스 개수와 각 펄스가 반복되어 발생하는 수평 주기의 설정은 일 예일 뿐이며 이에 제한되지 않고 다양한 펄스 개수와 펄스가 반복되는 발생하는 수평 주기를 설정할 수 있음은 물론이다.
도 5의 구동 타이밍도는, N 번째 화소 배열 라인에 전달되는 신호들의 타이밍도인 도 4의 구동 타이밍도를 1 수평주기(1H) 기간만큼 시프트하여 반복적으로 나타낸 것으로서 다음 화소 배열 라인인 N+1 번째 라인에 전달되는 신호들의 구동 타이밍을 표현한 것이다. 따라서 도 5의 구체적인 설명은 생략하도록 한다.
도 6은 도 1에 도시된 주사 구동부(20)의 일 실시예에 의한 구성을 나타내는 회로도이다.
도 6을 참조하여 알 수 있듯이, 본 발명의 일 실시예에 따른 표시 장치의 주사 구동부(20)는 복수의 순차 구동부를 포함한다.
상기 복수의 순차 구동부는, 전체 화소 배열 라인 중 홀수 번째 화소 배열 라인에 배열된 복수의 화소 각각에 전달되는 문턱 전압 보상 신호를 생성하는 복수의 순차 구동부(20_x; x는 홀수)(이하 제1 순차 구동부라 함), 및 전체 화소 배열 라인 중 짝수 번째 화소 배열 라인에 배열된 복수의 화소 각각에 전달되는 문턱 전압 보상 신호를 생성하는 복수의 순차 구동부(20_y; y는 짝수)(이하 제2 순차 구동부라 함)를 포함한다.
도 6에서는 상기 복수의 순차 구동부 중에서 제1 순차 구동부 중 첫 번째 제1 순차 구동부(20_1)와 제2 순차 구동부 중 첫 번째 제2 순차 구동부(20_2)를 대표적으로 도시하였다.
본 발명의 일 실시예에 따른 주사 구동부(20)는 적어도 2 이상의 펄스로 이루어지는 시작 신호 혹은 입력 신호, 제1 클럭 신호, 상기 제1 클럭 신호와 반 주기만큼 위상 차를 가지는 제2 클럭 신호, 상기 제2 클럭 신호에 동기되어 발생하는 제1 초기화 신호, 및 상기 제1 클럭 신호에 동기되어 발생하는 제2 초기화 신호를 전달받아, 상기 시작 신호 혹은 입력 신호를 소정의 제1 기간만큼 순차적으로 시프트시켜 복수의 문턱 전압 보상 신호를 생성한다.
구체적으로 도 6을 참조하여 설명한다면, 복수의 제1 순차 구동부(20_x; x는 홀수) 중 첫 번째 제1 순차 구동부(20_1)는, 제1 클럭 신호(CLK1)에 동기되어 적어도 2 이상의 펄스로 이루어지는 시작 신호(FLM)를 입력 받고, 시작 신호(FLM) 및 제1 초기화 신호(INT1)에 따라 제2 클럭 신호(CLK2) 및 제1 전원 전압(VDD) 중 하나를 대응하는 제1 문턱 전압 보상 신호(Gv[1])로 출력한다.
도 6에서 복수의 제1 순차 구동부(20_x; x는 홀수) 중 두 번째 이후부터의 제1 순차 구동부(20_3, 20_5, ...(도면 미도시)는 시작 신호(FLM) 대신 적어도 2 이상의 펄스로 이루어진 제1 입력 신호를 입력 받는다. 이 때 상기 제1 입력 신호는 복수의 제2 순차 구동부(20_y; y는 짝수) 중 해당 제1 순차 구동부보다 앞서고 인접한 제2 순차 구동부의 문턱 전압 보상 신호와 동일하다.
한편, 복수의 제2 순차 구동부(20_y; y는 짝수) 중 첫 번째 제2 순차 구동부(20_2)는, 제2 클럭 신호(CLK2)에 동기되어 적어도 2 이상의 펄스로 이루어지는 제2 입력 신호를 입력 받고, 상기 제2 입력 신호 및 제2 초기화 신호(INT2)에 따라 제1 클럭 신호(CLK1) 및 제1 전원 전압(VDD) 중 하나를 대응하는 제2 문턱 전압 보상 신호(Gv[2])로 출력한다.
앞서 설명한 바와 같이 제2 문턱 전압 보상 신호(Gv[2])는 다음 단의 제1 순차 구동부(20_3)(도면 미도시)의 제1 입력 신호가 된다.
도 6에서 복수의 제2 순차 구동부(20_y; y는 짝수) 중 두 번째 이후부터의 제2 순차 구동부(20_4, 20_6, ...(도면 미도시)는 적어도 2 이상의 펄스로 이루어진 제2 입력 신호를 입력 받는다. 상기 제2 입력 신호는 복수의 제1 순차 구동부(20_x; x는 홀수) 중 해당 제2 순차 구동부보다 앞서고 인접한 제1 순차 구동부의 문턱 전압 보상 신호와 동일하다.
이하에서는 보다 구체적으로 도 6에 도시된 순차 구동부 중 제1 순차 구동부(20_1)과 제2 순차 구동부(20_2)의 구성을 살펴본다.
먼저 제1 순차 구동부(20_1)는 복수의 트랜지스터(P1~P6) 및 복수의 커패시터(C1, C2)를 포함한다. 여기서, 복수의 트랜지스터(P1~P6)는 PMOS 트랜지스터로 구성될 수 있으나, 이에 반드시 제한되는 것은 아니다.
도 6에 도시된 회로의 구성부에서 스위치로서 PMOS 트랜지스터를 사용한다.
PMOS 트랜지스터는 게이트, 소스, 및 드레인 전극을 포함하고, 게이트 전극에 입력되는 전압 레벨과 소스 단자의 전압 차에 따라 도통 정도가 결정된다.
트랜지스터(P1)는 제1 전원 전압(VDD)과 연결되는 소스 전극, 제1 커패시터(C1)의 일단과 트랜지스터(P4)가 만나는 접점(Q1)과 연결되는 게이트 전극, 및 대응하는 제1 순차 구동부(20_1)의 출력단에 연결되는 드레인 전극을 포함한다.
트랜지스터(P1)는 표시 장치의 표시부의 화소 배열 라인 중 첫 번째 라인의 복수의 화소로 문턱 전압 보상 신호(Gv[1])를 전달하는 대응하는 문턱 전압 보상선 및 제1 순차 구동부(20_1)의 뒤에 인접한 제2 순차 구동부(20_2)에 제1 초기화 신호(INT1)에 응답하여 제1 전원 전압(VDD)을 전달한다.
트랜지스터(P2)는 제2 클럭 신호(CLK2)에 연결된 소스 전극, 제2 커패시터(C2)의 일단에 연결된 게이트 전극, 및 대응하는 제1 순차 구동부(20_1)의 출력단에 연결되는 드레인 전극을 포함한다.
트랜지스터(P2)는 상기 대응하는 제1 순차 구동부(20_1)의 출력단으로 시작 신호(FLM)에 응답하여 제2 클럭 신호(CLK2)를 전달한다.
시작 신호(FLM)는 제1 순차 구동부(20_1) 이후에 형성되는 복수의 제1 순차 구동부(20_x; x는 홀수)에서는 제1 입력 신호에 해당된다. 즉, 첫 번째 제1 순차 구동부(20_1)를 제외한 나머지 복수의 제1 순차 구동부의 제1 입력 신호는, 복수의 제2 순차 구동부 중 자신보다 앞서고 인접한 제2 순차 구동부의 제2 문턱 전압 보상 신호를 전달 받는다.
트랜지스터(P3)는 제1 전원 전압(VDD)과 연결되는 소스 전극, 제1 커패시터(C1)의 일단과 트랜지스터(P4)가 만나는 접점(Q1)과 연결되는 게이트 전극, 및 제2 커패시터(C2)의 일단에 연결되는 드레인 전극을 포함한다.
실시예에 따라서 트랜지스터(P3)는 직렬 연결된 적어도 2 개의 트랜지스터를 포함할 수 있고, 상기 적어도 2 개의 트랜지스터는 제2 전원 전압(VSS)에 따라 턴 온 될 수 있다.
트랜지스터(P3)는 제1 초기화 신호(INT1)에 응답하여 트랜지스터(P2)에 제1 전원 전압(VDD)을 전달한다.
트랜지스터(P4)는 제 2 전원 전압(VSS)에 연결되어 있는 소스 전극, 제1 초기화 신호(INT1)에 연결되어 있는 게이트 전극, 및 제1 커패시터(C1)의 일단과 트랜지스터(P1)의 게이트 전극 및 트랜지스터(P3)의 게이트 전극이 만나는 접점(Q1)과 연결되어 있는 드레인 전극을 포함한다.
트랜지스터(P4)는 제1 초기화 신호(INT1)에 따라 제2 전원 전압(VSS)을 트랜지스터(P1) 및 트랜지스터(P3)에 전달한다.
따라서, 트랜지스터(P1)는 제2 전원 전압(VSS)에 따라 턴 온 되고, 트랜지스터(P3) 역시 제2 전원 전압(VSS)에 따라 턴 온 되어, 문턱 전압 보상선 및 상기 뒤에 인접한 제2 순차 구동부(20_2)에 연결된 연결선으로 전달되는 제1 문턱 전압 보상 신호(Gv[1])의 전압 레벨이 제1 전원 전압(VDD)레벨로 전달된다. 또한, 트랜지스터(P3)가 턴 온 상태가 되어 트랜지스터(P2)로 제1 전원 전압(VDD)가 전달되기 때문에 트랜지스터(P2) 제1 전원 전압(VDD)에 따라 턴 오프 된다.
트랜지스터(P5)는 제1 전원 전압(VDD)과 연결되어 있는 소스 전극, 시작 신호(FLM)와 연결되어 있는 게이트 전극, 및 제1 커패시터(C1)의 일단과 트랜지스터(P1)의 게이트 전극 및 트랜지스터(P3)의 게이트 전극이 만나는 접점(Q1)에 연결되어 있는 드레인 전극을 포함한다.
트랜지스터(P5)는 시작 신호(FLM)에 따라 트랜지스터(P1)로 제1 전원 전압(VDD)을 전달한다.
트랜지스터(P6)는 시작 신호(FLM)에 연결되어 있는 소스 전극, 제1 클럭 신호(CLK1)에 연결되어 있는 게이트 전극, 및 제2 커패시터(C2)의 일단에 연결되는 드레인 전극을 포함한다.
트랜지스터(P6)는 제1 클럭 신호(CLK1)에 따라 시작 신호(FLM)를 트랜지스터(P2)에 전달한다.
트랜지스터(P5) 및 트랜지스터(P6)는 시작 신호(FLM)가 소정의 레벨(스위치가 PMOS 트랜지스터인 경우에는 로우 레벨)일 때 턴 온 되어, 제1 전원 전압(VDD)이 트랜지스터(P1)의 게이트 전극에 전달된다. 그러면 트랜지스터(P1)는 제1 전원 전압(VDD)에 따라 턴 오프 된다.
또한 문턱 전압 보상선 및 상기 뒤에 인접한 제2 순차 구동부(20_2)에 연결된 연결선으로 전달되는 제1 문턱 전압 보상 신호(Gv[1])의 전압 레벨은 트랜지스터(P2)에 전달된 시작 신호(FLM)가 로우 레벨이므로 트랜지스터(P2)가 턴 온 되어 제2 클럭 신호(CLK2)의 전압 레벨이 전달된다.
제1 커패시터(C1)는 트랜지스터(P1)의 게이트 전극, 트랜지스터(P3)의 게이트 전극, 트랜지스터(P4)의 드레인 전극, 및 트랜지스터(P5)의 드레인 전극이 만나는 접점(Q1)과 연결되어 있는 일단, 및 제1 전원 전압(VDD) 사이에 연결되어 있는 타단을 포함한다.
접점(Q1)은 트랜지스터(P1)의 스위칭 동작을 제어하는 전압이 전달된다.
제2 커패시터(C2)는 트랜지스터(P2)의 게이트 전극과 연결되는 일단, 및 트랜지스터(P1)의 드레인 전극, 트랜지스터(P2)의 드레인 전극, 및 대응하는 제1 순차 구동부(20_1)의 출력단에 연결되는 타단을 포함한다.
제2 커패시터(C2)의 일단과 트랜지스터(P2)의 게이트 전극이 만나는 접점(Q2)에서는 트랜지스터(P2)의 스위칭 동작을 제어하는 전압이 전달된다.
도 6에 도시된 일 실시예에 따른 주사 구동부(20) 중 제1 순차 구동부(20_1)에 있어서, 트랜지스터(P1)는 제1 전원 전압(VDD)에 연결되어 있는 일단 및 대응하는 제1 순차 구동부(20_1)의 출력단에 연결되어 있는 타단을 포함하고, 트랜지스터(P2)는 대응하는 제1 순차 구동부(20_1)의 출력단에 연결되어 있는 일단 및 제2 클럭 신호(CLK2)가 전달되는 타단을 포함한다.
다음으로, 도 6의 실시예에 따른 주사 구동부(20) 중 제2 순차 구동부(20_2)는 복수의 스위치(P10~P60) 및 복수의 커패시터(C3, C4)를 포함한다. 여기서, 복수의 스위치(P10~P60)는 PMOS 트랜지스터로 구성될 수 있으나, 이에 반드시 제한되는 것은 아니다.
트랜지스터(P10)는 제1 클럭 신호(CLK1)에 연결된 소스 전극, 제4 커패시터(C4)의 일단에 연결된 게이트 전극, 및 대응하는 제2 순차 구동부(20_2)의 출력단에 연결되는 드레인 전극을 포함한다.
상기 대응하는 제2 순차 구동부(20_2)의 출력단은, 표시 장치의 표시부의 화소 배열 라인 중 두 번째 라인의 복수의 화소로 문턱 전압 보상 신호(Gv[2])를 전달하는 대응하는 문턱 전압 보상선 및 제2 순차 구동부(20_2)의 뒤에 인접한 제1 순차 구동부(20_3)(도면 미도시)에 연결되는 연결선이다.
트랜지스터(P10)는 상기 대응하는 제2 순차 구동부(20_2)의 출력단에, 앞서 인접한 제1 순차 구동부(20_1)로부터 전달된 제1 문턱 전압 보상 신호를 제2 입력 신호로 전달받고 이에 응답하여 제1 클럭 신호(CLK1)를 전달한다.
복수의 제2 순차 구동부의 제2 입력 신호는, 복수의 제1 순차 구동부 중 자신보다 앞서고 인접한 제1 순차 구동부의 제1 문턱 전압 보상 신호를 전달 받는다.
트랜지스터(P20)는 제1 전원 전압(VDD)과 연결되는 소스 전극, 제3 커패시터(C3)의 일단과 트랜지스터(P60)가 만나는 접점(Q3)과 연결되는 게이트 전극, 및 대응하는 제2 순차 구동부(20_2)의 출력단에 연결되는 드레인 전극을 포함한다.
트랜지스터(P20)는 대응하는 제2 순차 구동부(20_2)의 출력단에 제2 초기화 신호(INT2)에 응답하여 제1 전원 전압(VDD)을 전달한다.
트랜지스터(P30)는 제1 전원 전압(VDD)과 연결되어 있는 소스 전극, 제2 입력 신호와 연결되어 있는 게이트 전극, 및 제3 커패시터(C3)의 일단과 트랜지스터(P20)의 게이트 전극이 만나는 접점(Q3)에 연결되어 있는 드레인 전극을 포함한다.
트랜지스터(P30)는 제2 입력 신호에 따라 트랜지스터(P20)로 제1 전원 전압(VDD)을 전달한다.
트랜지스터(P40)는 제2 입력 신호에 연결되어 있는 소스 전극, 제2 클럭 신호(CLK2)에 연결되어 있는 게이트 전극, 및 제4 커패시터(C4)의 일단에 연결되는 드레인 전극을 포함한다.
트랜지스터(P40)는 제2 클럭 신호(CLK2)에 따라 제2 입력 신호를 트랜지스터(P10)에 전달한다.
트랜지스터(P30) 및 트랜지스터(P40)는 제2 입력 신호가 소정의 레벨(스위치가 PMOS 트랜지스터인 경우에는 로우 레벨)일 때 턴 온 되어, 트랜지스터(P20)는 제1 전원 전압(VDD)에 따라 턴 오프 된다. 또한 대응하는 제2 순차 구동부(20_2)의 출력단으로 전달되는 제2 문턱 전압 보상 신호(Gv[2])의 전압 레벨은, 트랜지스터(P10)에 전달된 제2 입력 신호가 로우 레벨이므로 트랜지스터(P10)가 턴 온 되어 제1 클럭 신호(CLK1)의 전압 레벨이 전달된다.
트랜지스터(P50)는 제1 전원 전압(VDD)과 연결되는 소스 전극, 제3 커패시터(C3)의 일단과 트랜지스터(P20)의 게이트 전극 및 트랜지스터(P30)의 드레인 전극이 만나는 접점(Q3)과 연결되는 게이트 전극, 및 제4 커패시터(C4)의 일단에 연결되는 드레인 전극을 포함한다.
실시예에 따라서 트랜지스터(P50)는 직렬 연결된 적어도 2 개의 트랜지스터를 포함할 수 있고, 상기 적어도 2 개의 트랜지스터는 제2 전원 전압(VSS)에 따라 턴 온 될 수 있다.
트랜지스터(P50)는 제2 초기화 신호(INT2)에 응답하여 트랜지스터(P10)에 제1 전원 전압(VDD)을 전달한다.
트랜지스터(P60)는 제2 전원 전압(VSS)에 연결되어 있는 소스 전극, 제2 초기화 신호(INT2)에 연결되어 있는 게이트 전극, 및 제3 커패시터(C3)의 일단과 트랜지스터(P20)의 게이트 전극, 트랜지스터(P30)의 드레인 전극 및 트랜지스터(P50)의 게이트 전극이 만나는 접점(Q3)과 연결되어 있는 드레인 전극을 포함한다.
트랜지스터(P60)는 제2 초기화 신호(INT2)에 따라 제2 전원 전압(VSS)을 트랜지스터(P20) 및 트랜지스터(P50)에 전달한다.
따라서, 트랜지스터(P20)는 제2 전원 전압(VSS)에 따라 턴 온 되고, 트랜지스터(P50) 역시 제2 전원 전압(VSS)에 따라 턴 온 되어, 대응하는 제2 순차 구동부(20_2)의 출력단으로 전달되는 제2 문턱 전압 보상 신호(Gv[2])의 전압 레벨이 제1 전원 전압(VDD)레벨로 전달된다. 또한, 트랜지스터(P50)가 턴 온 상태가 되어 트랜지스터(P10)로 제1 전원 전압(VDD)가 전달되기 때문에 트랜지스터(P10)는 제1 전원 전압(VDD)에 따라 턴 오프 된다.
제3 커패시터(C3)는 트랜지스터(P20)의 게이트 전극, 트랜지스터(P50)의 게이트 전극, 트랜지스터(P30)의 드레인 전극, 및 트랜지스터(P60)의 드레인 전극이 만나는 접점(Q3)과 연결되어 있는 일단, 및 제1 전원 전압(VDD) 사이에 연결되어 있는 타단을 포함한다.
접점(Q3)은 트랜지스터(P20)의 스위칭 동작을 제어하는 전압이 전달된다.
제4 커패시터(C4)는 트랜지스터(P10)의 게이트 전극과 연결되는 일단, 및 트랜지스터(P20)의 드레인 전극, 트랜지스터(P10)의 드레인 전극, 및 대응하는 제2 순차 구동부(20_2)의 출력단이 만나는 접점에 연결되는 타단을 포함한다.
제4 커패시터(C4)의 일단과 트랜지스터(P10)의 게이트 전극이 만나는 접점(Q4)에서는 트랜지스터(P10)의 스위칭 동작을 제어하는 전압이 전달된다.
도 6에 도시된 일 실시예에 따른 주사 구동부(20) 중 제2 순차 구동부(20_2)에 있어서, 트랜지스터(P20)는 제1 전원 전압(VDD)에 연결되어 있는 일단 및 대응하는 제2 순차 구동부(20_2)의 출력단에 연결되어 있는 타단을 포함하고, 트랜지스터(P10)는 대응하는 제2 순차 구동부(20_2)의 출력단에 연결되어 있는 일단 및 제1 클럭 신호(CLK1)가 전달되는 타단을 포함한다.
도 7은 도 6에 도시된 주사 구동부의 구동을 설명하기 위한 구동 파형도이다. 도 7은 도 6에 도시된 주사 구동부(20)의 상세 회로도를 참조하여 설명한다. 도 7에서 PE1, PE2, PE3, 및 PE4 구간은 각각 제1 초기화 신호(INT1)의 한 주기를 나타내고, A1, A2, A3, 및 A4 구간은 각각 제2 초기화 신호(INT2)의 한 주기를 나타낸다.
도 7을 참조하면, 먼저 B1 시점에 제1 초기화 신호(INT1)가 로우 레벨의 펄스로 생성되어 제1 순차 구동부(20_1)의 트랜지스터(P4)로 전달되면 트랜지스터(P4)가 턴 온 된다. 그러면 제2 전원 전압(VSS)이 접점(Q1)을 지나 트랜지스터(P1) 및 트랜지스터(P3)에 각각 전달된다. 이로 인해 트랜지스터(P1) 및 트랜지스터(P3)가 각각 턴 온 되고, 제1 전원 전압(VDD)이 트랜지스터(P1)를 지나 제1 순차 구동부(20_1)의 출력단으로 전달되고, 한편으로 제1 전원 전압(VDD)이 트랜지스터(P3)를 통과하여 트랜지스터(P2)에 전달된다.
따라서, 제1 순차 구동부(20_1)의 출력단에서 출력되는 제1 문턱 전압 보상 신호(Gv[1])는 제1 전원 전압(VDD) 레벨로 생성되고, 트랜지스터(P2)는 제1 전원 전압(VDD) 레벨로 인하여 턴 오프 된다. 제1 순차 구동부(20_1)의 출력단에서 출력되는 제1 문턱 전압 보상 신호(Gv[1])는 다음 순차 구동부인 제2 순차 구동부(20_2)의 제2 입력 신호로 동시에 전달된다.
다음으로 B2 시점에서 시작 신호(FLM)와 제1 클럭 신호(CLK1)가 동시에 로우 레벨의 펄스로 생성되고 제1 초기화 신호(INT1)는 하이 레벨로 상승된다. 그러면 트랜지스터(P4)가 턴 오프 되어 트랜지스터(P1) 및 트랜지스터(P3)로 제2 전원 전압(VSS)가 전달되지 않아 트랜지스터(P1) 및 트랜지스터(P3)가 턴 오프 된다. 한편, 트랜지스터(P5) 및 트랜지스터(P6)가 턴 온 된다. 트랜지스터(P5)의 턴 온으로 인해 제1 전원 전압(VDD)가 트랜지스터(P5)를 통과하고 접점 Q1 를 지나 트랜지스터(P1)에 전달되어 트랜지스터를 턴 오프 시킨다. 이와 동시에 트랜지스터(P6)의 턴 온으로 인해 시작 신호(FLM)의 전압 레벨이 트랜지스터(P2)로 전달되고, 상기 시작 신호(FLM)의 전압 레벨은 로우 레벨이므로 트랜지스터(P2)가 턴 온 된다. 따라서, 제2 클럭 신호(CLK2)가 트랜지스터(P2)를 통과하여 제1 순차 구동부(20_1)의 출력단으로 전달되어 제1 문턱 전압 보상 신호(Gv[1])로 생성된다. 제1 문턱 전압 보상 신호(Gv[1])는 제1 초기화 신호(INT1)의 한 주기, 즉, PE1 기간 동안 제2 클럭 신호(CLK2)로 생성된다.
그 후의 제1 문턱 전압 보상 신호(Gv[1])는 PE2, PE3, 및 PE4 기간 등에서 제1 초기화 신호(INT1)의 하강 엣지에 동기되어 제2 클럭 신호(CLK2)와 동일한 펄스로 생성되는 것을 반복한다.
B3 시점에서 제2 초기화 신호(INT2)가 로우 레벨의 펄스로 생성되어 제2 순차 구동부(20_2)의 트랜지스터(P60)로 전달되면 트랜지스터(P60)가 턴 온 된다. 그러면 제2 전원 전압(VSS)이 접점(Q3)을 지나 트랜지스터(P20) 및 트랜지스터(P50)에 각각 전달된다. 이로 인해 트랜지스터(P20) 및 트랜지스터(P50)가 각각 턴 온 되고, 제1 전원 전압(VDD)이 트랜지스터(P20)를 지나 제2 순차 구동부(20_2)의 출력단으로 전달되고, 한편으로 제1 전원 전압(VDD)이 트랜지스터(P50)를 통과하여 트랜지스터(P10)에 전달된다.
따라서, 제2 순차 구동부(20_2)의 출력단에서 출력되는 제2 문턱 전압 보상 신호(Gv[2])는 제1 전원 전압(VDD) 레벨로 생성되고, 트랜지스터(P10)는 제1 전원 전압(VDD) 레벨로 인하여 턴 오프 된다. 제2 순차 구동부(20_2)의 출력단에서 출력되는 제2 문턱 전압 보상 신호(Gv[2])는 다음 순차 구동부인 제1 순차 구동부(20_3)(도면 미도시)의 제1 입력 신호로 동시에 전달된다.
다음으로 B4 시점에서는 제1 순차 구동부(20_1)에서 전달된 제1 문턱 전압 보상 신호(Gv[1])가 제2 입력 신호로 전달되고 제2 클럭 신호(CLK2)가 이와 동시에 로우 레벨의 펄스로 생성된다. 이 때 제2 초기화 신호(INT2)는 하이 레벨로 상승된다. 제1 문턱 전압 보상 신호(Gv[1])는 제1 순차 구동부(20_1) 회로에서 제2 클럭 신호(CLK2)와 동일한 펄스로 생성되므로 상기 제2 입력 신호 역시 로우 레벨의 펄스로 전달된다.
그러면 제2 초기화 신호(INT2)로 인해 트랜지스터(P60)가 턴 오프 되어 트랜지스터(P20) 및 트랜지스터(P50)로 제2 전원 전압(VSS)가 전달되지 않아 트랜지스터(P20) 및 트랜지스터(P50)가 턴 오프 된다. 한편, 트랜지스터(P30) 및 트랜지스터(P40)가 턴 온 된다. 트랜지스터(P30)의 턴 온으로 인해 제1 전원 전압(VDD)이 트랜지스터(P30)를 통과하고 접점 Q3 를 지나 트랜지스터(P20)의 게이트 전극에 전달되어 트랜지스터를 턴 오프 시킨다. 이와 동시에 트랜지스터(P40)의 턴 온으로 인해 제2 입력 신호의 전압 레벨이 트랜지스터(P10)로 전달되고, 상기 제2 입력 신호의 전압 레벨은 로우 레벨이므로 트랜지스터(P10)가 턴 온 된다. 따라서, 제1 클럭 신호(CLK1)가 트랜지스터(P10)를 통과하여 제2 순차 구동부(20_2)의 출력단으로 전달되어 제2 문턱 전압 보상 신호(Gv[2])로 생성된다. 제2 문턱 전압 보상 신호(Gv[2])는 제2 초기화 신호(INT2)의 한 주기, 즉, A1 기간 동안 제1 클럭 신호(CLK1)로 생성된다.
그 후의 제2 문턱 전압 보상 신호(Gv[2])는 A2, A3, 및 A4 기간에서 제2 초기화 신호(INT2)의 하강 엣지에 동기되어 제1 클럭 신호(CLK1)와 동일한 펄스로 생성되는 것을 반복한다.
도 6과 도 7에서 설명의 편의를 위해 주사 구동부(20)에 포함되는 복수의 순차 구동부 중 첫 번째 제1 순차 구동부(20_1)와 첫 번째 제2 순차 구동부(20_2)만을 도시하였고 이를 구동시키는 타이밍도를 나타내었으나, 나머지 순차 구동부도 제1 순차 구동부(20_1)와 제2 순차 구동부(20_2)의 회로와 동일하고 그 파형도 역시 도 7의 파형도를 반복한다.
도 6의 회로도와 도 7의 구동 타이밍도를 통하여 주사 구동부(20)에서는 복수의 화소 배열 라인마다 각 화소에 전달되는 문턱 전압 보상 신호를 반복적인 펄스로서 생성할 수 있다. 즉, 시작 신호(FLM), 제1 클럭 신호(CLK1), 및 제2 클럭 신호(CLK2)의 펄스의 개수와 한 개의 펄스가 발생하는 기간을 조정하면 문턱 전압 보상 신호가 포함하는 펄스의 개수와 한 개의 펄스가 발생하는 기간을 조정할 수 있게 되고, 이처럼 조정된 문턱 전압 보상 신호에 의해 각 화소에서 구동 트랜지스터(Td)의 문턱 전압 보상 기간이 증가될 수 있다.
도 8은 도 1에 도시된 화소의 다른 실시예에 의한 구성을 나타내는 회로도이고, 도 9는 도 8에 도시된 화소의 구동을 나타내는 구동 타이밍도이다.
도 8을 참조하면, 도 2에 도시된 본 발명의 일 실시예에 따른 회로도와 구조의 면에서는 차이가 없으므로 회로 구조에 대한 구체적인 설명은 생략한다.
도 8을 참조하면, 도 8의 다른 실시예에 따른 화소는, 유기 발광 다이오드(organic light emitting diode, OLED), 유기 발광 다이오드(OLED)의 애노드 전극에 연결된 구동 트랜지스터(TRd), 구동 트랜지스터(TRd)의 게이트 전극에 연결된 제1 트랜지스터(TR1), 및 제1 트랜지스터(TR1)의 드레인 전극에 연결된 제1 전극과 구동 트랜지스터(TRd)의 게이트 전극 사이에 연결된 제2 전극을 포함하는 제1 커패시터(CA1), 구동 트랜지스터(TRd)의 게이트 전극과 제1 전원 전압(ELVDD) 사이에 연결된 스토리지 커패시터(CAst), 구동 트랜지스터(TRd)를 다이오드 연결하는 스위치(SW1), 제1 커패시터(CA1)의 제2 전극에 초기화 전압(VINT)을 전달하는 스위치(SW2), 제1 커패시터(CA1)의 제1 전극에 보조 전압(VSUS)을 전달하는 스위치(SW3), 및 구동 트랜지스터(TRd)의 드레인 전극에 해당 소스 전극이 연결된 스위치(SW4)를 포함한다.
도 8의 다른 실시예의 화소는, 2개의 주사선(Gi, SCAN)과 발광 제어선(EC)에 연결된 화소로서, 주사선(SCAN)으로부터 전달된 주사 신호(SCAN[N])가 화소 배열 라인에 포함된 각 화소로 데이터 신호를 전달함과 동시에 구동 트랜지스터(TRd)의 문턱 전압을 보상하는 신호가 된다.
본 발명의 다른 실시예에 따른 화소의 유기 발광 다이오드(OLED)는 애노드 전극과 캐소드 전극을 포함하며, 대응하는 데이터 신호에 따른 구동 전류에 의해 발광하는데, 상기 주사 신호(SCAN[N])에 포함된 펄스에 따라 데이터 신호를 전달하되 마지막 펄스에 의해 전달된 대응하는 데이터 신호에 따른 전압값으로 발광한다.
또한 주사 신호(SCAN[N])와 문턱 전압 보상 신호는 동일한 신호이므로 구동 트랜지스터(TRd)의 문턱 전압 보상 역시 상기 신호에 포함된 펄스에 따라 진행되며 마지막 펄스가 전달될 때 문턱 전압 보상이 끝나게 된다.
한편, 초기화 전압(VINT)을 전달하는 스위치는 도 8의 실시예에서 스위치(SW2)로서, 초기화 신호(Gi[N])에 의해 턴 온 되면, 제1 커패시터(CA1)의 제2 전극에 초기화 전압(VINT)을 전달한다.
또한 도 8에서는 초기화 기간 동안 다음 화소 배열 라인의 발광 제어 신호(EC[N+1])가 보조 전압(VSUS)을 전달하는 스위치(SW3)에 전달된다. 따라서, 초기화 기간 동안 제1 커패시터(CA1)의 제1 전극에 보조 전압(VSUS)이 인가되어 제1 커패시터(C1)의 제1 전극이 플로팅되는 것을 안정화 시킨다.
도 8의 실시예에 따른 화소의 구동을 도 9의 구동 타이밍도에 의해 설명하고자 한다.
도 9의 T21 구간이 시작되는 시점에서는 N 번째 화소 배열 라인의 복수의 화소 중 대응하는 화소의 스위치(SW4)에 발광 제어 신호(EC[N])가 로우 레벨에서 하이 레벨로 상승하여 스위치(SW4)를 턴 오프 시켜 유기 발광 다이오드의 발광을 차단한다.
또한 B21 시점에서 초기화 신호(Gi[N])가 로우 레벨로 하강하여 스위치(SW2)를 턴 온 시키고 초기화 전압(VINT)을 제1 커패시터(CA1)의 제2 전극에 전달한다. 구동 트랜지스터(TRd)의 게이터 전극의 전압값을 초기화 전압(VINT)으로 초기화시키는 B21 시점부터 T21의 종료시점까지 다음의 화소 배열 라인인 N+1 번째 화소 배열 라인의 발광 제어 신호(EC[N+1])가 로우 레벨의 전압으로 스위치(SW3)에 전달된다.
스위치(SW3)는 보조 전압(VSUS)을 제1 커패시터(CA1)의 제1 전극에 전달하여 보조 전압(VSUS)이 초기화 기간 동안 제1 커패시터(CA1)의 제1 전극이 플로팅되는 것을 방지한다.
초기화 기간이 지난 후 T22 구간이 시작하는 시점에서 발광 제어 신호(EC[N+1])와 초기화 신호(Gi[N])가 하이 레벨로 상승한다. 시점 B22에서 주사 신호(SCAN[N])가 제1 트랜지스터(TR1)에 전달되어 대응하는 데이터 신호를 구동 트랜지스터(TRd)의 게이트 전극으로 전달한다.
이 때 주사 신호(SCAN[N])를 전달하는 주사선은 스위치(SW1)의 게이트 전극에 연결되고, 시점 B22 ~ T27 기간 중 주사 신호(SCAN[N])가 로우 레벨인 기간 동안 구동 트랜지스터(TRd)를 다이오드 연결하여 문턱 전압을 보상하게 된다. 따라서 주사 신호(SCAN[N])는 도 8 및 도 9에 따른 화소 회로도와 그 구동 파형에 있어서 문턱 전압 보상 신호가 된다.
도 9를 참조하면, 제1 트랜지스터(TR1)의 게이트 전극에 전달되는 주사 신호와 구동 트랜지스터(TRd)를 다이오드 연결하는 스위치(SW1)의 게이트 전극에 전달되는 문턱 전압 보상 신호는 SCAN[N]으로서 동일하므로, 구동 트랜지스터(TRd)의 문턱 전압이 보상되는 기간 동안 주사 신호(SCAN[N])에 따라 대응하는 화소로 데이터 신호가 전달된다.
본 발명의 일 실시예에 따르면 문턱 전압 보상 신호와 주사 신호가 동일한 SCAN[N]로서 4 개의 펄스를 포함한다. 상기 4 개의 펄스는 시점 B22 ~ T27 기간 동안 전달되므로 문턱 전압 보상을 위한 펄스는 4 수평 주기(4H) 이상의 수평 주기 동안 발생한다.
시점 B22 ~ T27 기간은 문턱 전압 보상 신호(SCAN[N])가 전달되어 구동 트랜지스터(TRd)의 문턱 전압이 보상되는 구간임인 동시에 주사신호(SCAN[N])가 제1 트랜지스터(TR1)로 전달되어 대응하는 데이터 신호가 전달되는 구간이다. 그러나, 유기 발광 다이오드(OLED)는 주사 신호(SCAN[N])의 마지막 펄스에 기입된 데이터 신호의 전압 레벨에 따라 그 발광량이 제어된다. 즉, 시점 B23에서 전달되는 마지막 펄스에 제1 커패시터(CA1)의 제1 전극에 전달되는 데이터 신호의 전압에 따라 구동 트랜지스터(TRd)의 게이트 전극 전압이 결정되고, 결정된 게이트 전압에 따라 구동 트랜지스터(TRd)에 구동 전류가 발생하며, 그 구동 전류에 의해 유기발광 다이오드가 발광한다.
즉, T27 기간이 시작하는 시점에서 발광 제어 신호(EC[N])가 로우 레벨이 되어 스위치(SW4)가 턴 온 되고, 시점 B23에 데이터 신호(D[N])가 구동 트랜지스터(TRd)에 전달된다. 그러면, 구동 트랜지스터(TRd)의 게이트 전극 전압은 데이터 신호(D[N])에 따라 결정되고, 구동 트랜지스터(TRd)는 데이터 신호(D[N])에 대응하는 구동 전류를 유기 발광 다이오드에 전달한다. 따라서, SCAN[N]의 마지막 펄스에 기입된 데이터 신호(D[N])에 따른 구동 전류로 유기 발광 다이오드(OLED)가 발광된다.
다음 화소 배열 라인인 N+1 번째 라인의 복수의 화소 각각에서 이루어지는 구동은 상술한 과정이 반복된다.
즉, 시점 B22부터 T22 구간이 종료되는 시점까지의 기간은 스위치(SW2)의 스위칭 제어에 의해 초기화 전압(VINT)을 전달하는 초기화 신호(Gi[N+1])와 스위치(SW3)의 스위칭 제어에 의해 보조 전압(VSUS)을 전달하는 발광 제어 신호(EC[N+2])가 동시에 로우 레벨로 전달되는 초기화 기간이다. 초기화 기간 동안 제1 커패시터(CA1)의 제1 전극에 보조 전압(VSUS)이 전달된다.
시점 B31 ~ T28 기간 동안 문턱 전압 보상 신호와 주사 신호가 4 개의 펄스를 포함하는 동일한 신호 SCAN[N+1]로서 각각 스위치(SW1)과 제1 트랜지스터(TR1)에 전달된다. 문턱 전압 보상 신호에 포함된 펄스에 따라 문턱 전압 보상이 이루어지는데, 상술한 바와 마찬가지로 유기 발광 다이오드(OLED)의 발광량을 제어하는 데이터 신호는 시점 B32에서 전달되는 마지막 펄스에 의해 기입된 데이터 신호(D[N+1])의 전압 레벨에 따른다.
따라서 문턱 전압 보상 기간은 소정의 기간만큼 증가시켜 충분한 보상이 이루어지게 함과 동시에 데이터 신호가 순차로 기입될 수 있다.
N+1 번째 화소의 유기 발광 다이오드(OLED)의 발광 기간은 발광 제어 신호(EC[N+1])가 로우 레벨로 하강되는 T28 기간이 시작하는 시점에서 이루어진다.
N 번째 라인의 화소와 N+1 번째 라인의 화소의 발광 구간은 각각T27 기간과 T28 기간으로서 발광 제어 신호가 로우 레벨로 전달되는 기간이지만 반드시 이에 제한되는 것은 아니다. 따라서 주사 신호의 마지막 펄스의 전달이 완료된 시점, 즉 N 번째 라인의 화소인 경우 T27 기간이 종료되는 시점, 및 N+1 번째 라인의 화소인 경우 T28 기간이 종료되는 시점 이후의 구간에서 발광 제어 신호가 로우 레벨로 하강하여 발광될 수 있음은 물론이다.
도 10은 본 발명의 일 실시예에 의한 표시 장치의 화소 구동에서 문턱 전압 보상 능력을 나타내는 그래프이다.
도 10을 참조하여 알 수 있듯이, 해당 그래프는 도 2의 회로도의 구동 트랜지스터(Td)의 게이트 전극단에서의 전압 변화 곡선이다.
해당 그래프를 살펴보면, 구동 트랜지스터(Td)의 게이트 전극 전압값은, 직전 프레임에서 소정의 데이터 신호에 대응하는 전압값으로 유지되다가, 초기화 신호(Gi)가 전달되는 초기화 구간(T11)에서는 초기화 전압으로 하강되고, 문턱 전압 보상 신호(Gv)가 전달되는 문턱 전압 보상 구간(T12) 동안 상승하여, 문턱 전압 보상 구간(T12) 내에서 제1 전원 전압(ELVDD) 전압값에서 구동 트랜지스터(Td)의 문턱 전압을 뺀 전압값만큼 상승하는 것을 알 수 있다. 본 발명의 일 실시예에 따른 문턱 전압 보상 신호는 적어도 2 개의 펄스를 포함하므로 각 펄스가 전달될 때마다 상기 제1 전원 전압(ELVDD) 전압값에서 구동 트랜지스터(Td)의 문턱 전압을 뺀 전압값만큼 보상되도록 단계적으로 전압값이 상승됨을 알 수 있다. 도 10의 실시예에서는 문턱 전압 보상 신호가 4 개의 펄스를 포함하므로 4 단계(a->b->c->d)를 거쳐 문턱 전압 보상이 이루어졌음을 알 수 있다. 이는 충분한 보상 시간으로 인해 완벽하게 문턱 전압의 보상이 이루어졌음을 시사한다.
문턱 전압 보상 구간(T12) 이후 현재 프레임에서의 소정의 데이터 신호에 대응하는 전압값이 인가되는 데이터 입력 구간(T13)을 거쳐 유기 발광 다이오드가 발광 구간(T14)에서 발광된다.
도 11은 종래 기술의 일 실시예에 의한 표시 장치의 화소 구동에서 문턱 전압 변동에 대한 화소의 전류 변동을 나타내었고, 도 12는 본 발명의 일 실시예에 의한 표시 장치의 화소 구동에서 문턱 전압 변동에 대한 화소의 전류 변동을 나타낸 것이다.
본 발명의 일 실시예에 따른 표시 장치의 화소 구동시 문턱 전압의 보상 능력은 도 11과 도 12의 대비를 통하여 명확하게 드러난다.
도 11과 도 12는 표시 장치의 화소 구동 타이밍을 적용할 경우 문턱 전압(Vth)±0.5 V 변동에 따른 화소의 전류(I_B, I_G, I_R) 변동을 나타낸다.
도 12를 참조하면 문턱 전압(Vth)±0.5 V 변동에 대해 최대 ±2%미만의 화소 전류 변동이 발생하는 것으로 나타나는데, 이는 도 11에 도시된 바와 같이, 기존의 유기 발광 표시 장치의 화소에서 문턱 전압(Vth)±0.5 V 변동에 따른 화소의 전류 변동이 최대 ±9 내지 10%로 나타나는 것에 비견할 때 전류 변동이 현저히 감소하는 것을 알 수 있다.
이와 같이 본 발명의 실시예에 따른 표시 장치 및 그 구동 방법은 문턱 전압의 편차에 따른 구동 전류의 변동이 종래에 비해 현저히 감소하는 효과를 제공한다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 본 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대체할 수 있다. 또한 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.
100: 표시 장치
10: 표시부 20: 주사 구동부
20_1: 첫 번째 제1 순차 구동부
20_2: 첫 번째 제2 순차 구동부
30: 데이터 구동부 40: 발광 제어 구동부
50: 신호 제어부 60: 전원 공급부

Claims (45)

  1. 복수의 주사 신호 및 복수의 문턱 전압 보상 신호가 각각 전달되는 복수의 주사선 및 복수의 문턱 전압 보상선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 및 복수의 발광 제어 신호가 전달되는 복수의 발광 제어선에 각각 연결된 복수의 화소를 포함하는 표시부; 및
    상기 복수의 주사 신호 및 복수의 문턱 전압 보상 신호를 전달하는 주사 구동부, 상기 복수의 데이터 신호를 전달하는 데이터 구동부, 및 상기 복수의 발광 제어 신호를 전달하는 발광 제어 구동부를 포함하고,
    상기 복수의 화소 각각은,
    유기 발광 다이오드;
    상기 유기 발광 다이오드에 상기 전달된 데이터 신호에 따른 구동 전류를 전달하는 구동 트랜지스터;
    주사 신호에 따라 상기 구동 트랜지스터로 상기 데이터 신호를 전달하는 제1 트랜지스터; 및
    상기 제1 트랜지스터에 연결되는 제1 전극 및 상기 구동 트랜지스터의 게이트 전극에 연결되는 제2 전극을 포함하는 제1 커패시터를 포함하고,
    상기 구동 트랜지스터의 문턱 전압을 보상하기 위한 문턱 전압 보상 기간 동안 상기 구동 트랜지스터는 대응하는 문턱 전압 보상 신호에 의해 다이오드 연결되고, 상기 대응하는 문턱 전압 보상 신호는 적어도 2 개의 펄스를 포함하는 표시 장치.
  2. 제 1항에 있어서,
    상기 복수의 화소 각각은,
    상기 복수의 문턱 전압 보상 신호 중 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치를 더 포함하는 표시 장치.
  3. 제 1항에 있어서,
    상기 복수의 화소 각각은,
    상기 구동 트랜지스터의 게이트 전극 전압을 초기화시키는 초기화 기간 동안 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하고,
    상기 초기화 기간은 상기 문턱 전압 보상 기간 전인 표시 장치.
  4. 제 3항에 있어서,
    상기 복수의 화소 각각은,
    상기 복수의 문턱 전압 보상 신호 중 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치;
    상기 초기화 기간 동안, 상기 구동 트랜지스터의 게이트 전극에 상기 초기화 전압을 전달하는 스위치; 및
    상기 대응하는 문턱 전압 보상 신호에 따라 상기 제1 커패시터의 제1 전극에 보조 전압을 전달하는 스위치를 포함하는 표시 장치.
  5. 제 1항에 있어서,
    상기 복수의 화소 각각은,
    상기 복수의 문턱 전압 보상 신호 중 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치를 더 포함하고,
    상기 제1 트랜지스터에 전달되는 주사 신호는 상기 대응하는 문턱 전압 보상 신호이고, 마지막 펄스가 전달되는 때에 대응하는 데이터 신호에 따라 유기 발광 다이오드가 발광하는 표시 장치.
  6. 제 5항에 있어서,
    상기 복수의 화소 각각은,
    상기 구동 트랜지스터를 다이오드 연결시키는 스위치;
    상기 구동 트랜지스터의 게이트 전극 전압을 초기화시키는 초기화 기간 동안 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하는 스위치; 및
    상기 초기화 기간 동안 대응하는 화소 배열 라인의 다음 화소 배열 라인의 발광 제어 신호에 따라 제1 커패시터의 제1 전극에 보조 전압을 전달하는 스위치를 포함하는 표시 장치.
  7. 제 1항에 있어서,
    상기 주사 구동부는,
    적어도 2 이상의 펄스로 이루어지는 시작 신호, 제1 클럭 신호, 상기 제1 클럭 신호와 반 주기만큼 위상 차를 가지는 제2 클럭 신호, 상기 제2 클럭 신호에 동기되어 발생하는 제1 초기화 신호, 및 상기 제1 클럭 신호에 동기되어 발생하는 제2 초기화 신호를 전달받아,
    상기 시작 신호를 소정의 제1 기간만큼 순차적으로 시프트시켜 복수의 문턱 전압 보상 신호를 생성하는 표시 장치.
  8. 제 7항에 있어서,
    상기 주사 구동부는,
    상기 제1 클럭 신호에 동기되어 적어도 2 이상의 펄스로 이루어지는 제1 입력 신호를 입력 받고, 상기 제1 입력 신호 및 상기 제1 초기화 신호에 따라 상기 제2 클럭 신호 및 제1 전원 전압 중 하나를 대응하는 제1 문턱 전압 보상 신호로 출력하는 복수의 제1 순차 구동부; 및
    상기 제2 클럭 신호에 동기되어 적어도 2 이상의 펄스로 이루어지는 제2 입력 신호를 입력 받고, 상기 제2 입력 신호 및 상기 제2 초기화 신호에 따라 상기 제1 클럭 신호 및 상기 제1 전원 전압 중 하나를 대응하는 제2 문턱 전압 보상 신호로 출력하는 복수의 제2 순차 구동부를 포함하는 표시 장치.
  9. 제 8항에 있어서,
    상기 복수의 제1 순차 구동부 각각은,
    시작 신호 또는 상기 복수의 제2 순차 구동부 중 자신보다 앞서고 인접한 제2 순차 구동부의 제2 문턱 전압 보상 신호를 상기 제1 입력 신호로 전달받는 표시 장치.
  10. 제 9항에 있어서,
    상기 복수의 제1 순차 구동부 각각은,
    대응하는 문턱 전압 보상선 및 상기 복수의 제2 순차 구동부 중 자신보다 뒤에 인접한 제2 순차 구동부에 상기 제1 초기화 신호에 응답하여 제1 전원 전압을 전달하는 스위치; 및
    상기 대응하는 문턱 전압 보상선 및 상기 뒤에 인접한 제2 순차 구동부에 상기 제1 입력 신호에 응답하여 상기 제2 클럭 신호를 전달하는 스위치를 포함하는 표시 장치.
  11. 제 10항에 있어서,
    상기 복수의 제1 순차 구동부 각각은,
    상기 제1 클럭 신호에 따라 상기 제1 입력 신호를 상기 스위치에 전달하는 스위치; 및
    상기 제1 입력 신호에 따라 상기 스위치로 상기 제1 전원 전압을 전달하는 스위치를 더 포함하고,
    상기 스위치 및 상기 스위치는 상기 제1 입력 신호가 제1 레벨일 때 턴 온 되고 상기 스위치는 상기 제1 전원 전압에 따라 턴 오프 되는 표시 장치.
  12. 제 10항에 있어서,
    상기 복수의 제1 순차 구동부 각각은,
    상기 제1 초기화 신호에 응답하여 상기 스위치에 상기 제1 전원 전압을 전달하는 스위치; 및
    상기 제1 초기화 신호에 따라 제2 전원 전압을 상기 스위치에 전달하는 스위치를 더 포함하고,
    상기 스위치는 상기 제2 전원 전압에 따라 턴 온 되고, 상기 제2 스위치는 상기 제1 전원 전압에 따라 턴 오프 되는 표시 장치.
  13. 제 12항에 있어서,
    상기 스위치는 상기 제1 초기화 신호에 따라 상기 스위치로 상기 제2 전원 전압을 전달하는 표시 장치.
  14. 제 13항에 있어서,
    상기 스위치는 직렬 연결된 적어도 2 개의 트랜지스터를 포함하고, 상기 적어도 2 개의 트랜지스터는 상기 제2 전원 전압에 따라 턴 온 되는 표시 장치.
  15. 제 9항에 있어서,
    상기 제1 순차 구동부 각각은,
    상기 스위치의 스위칭 동작을 제어하는 전압이 전달되는 제어 단자에 연결되어 있는 일단 및 상기 제1 전원 전압 사이에 연결되어 있는 타단을 포함하는 제1 커패시터; 및
    상기 스위치의 스위칭 동작을 제어하는 전압이 전달되는 제어 단자에 연결되어 있는 일단 및 상기 복수의 제1 순차 구동부 중 대응하는 제1 순차 구동부의 출력단에 연결되어 있는 타단을 포함하는 제2 커패시터를 더 포함하는 표시 장치.
  16. 제 15항에 있어서,
    상기 스위치는 상기 제1 전원 전압에 연결되어 있는 일단 및 상기 대응하는 제1 순차 구동부의 출력단에 연결되어 있는 타단을 포함하고,
    상기 스위치는 상기 대응하는 제1 순차 구동부의 출력단에 연결되어 있는 일단 및 상기 제2 클럭 신호가 전달되는 타단을 포함하는 표시 장치.
  17. 제 8항에 있어서,
    상기 복수의 제2 순차 구동부 각각은,
    상기 복수의 제1 순차 구동부 중 자신보다 앞서고 인접한 제1 순차 구동부의 제1 문턱 전압 보상 신호를 상기 제2 입력 신호로 전달받는 표시 장치.
  18. 제 17항에 있어서,
    상기 복수의 제2 순차 구동부 각각은,
    대응하는 문턱 전압 보상선 및 상기 복수의 제1 순차 구동부 중 자신보다 뒤에 인접한 제1 순차 구동부에 상기 제2 초기화 신호에 응답하여 제1 전원 전압을 전달하는 스위치; 및
    상기 대응하는 문턱 전압 보상선 및 상기 뒤에 인접한 제1 순차 구동부에 상기 제2 입력 신호에 응답하여 상기 제1 클럭 신호를 전달하는 스위치를 포함하는 표시 장치.
  19. 제 18항에 있어서,
    상기 복수의 제2 순차 구동부 각각은,
    상기 제2 클럭 신호에 따라 상기 제2 입력 신호를 상기 스위치에 전달하는 스위치; 및
    상기 제2 입력 신호에 따라 상기 스위치로 상기 제1 전원 전압을 전달하는 스위치를 더 포함하고,
    상기 스위치 및 상기 스위치는 상기 제2 입력 신호가 제1 레벨일 때 턴 온 되고 상기 스위치는 상기 제1 전원 전압에 따라 턴 오프 되는 표시 장치.
  20. 제 18항에 있어서,
    상기 복수의 제2 순차 구동부 각각은,
    상기 제2 초기화 신호에 응답하여 상기 스위치에 상기 제1 전원 전압을 전달하는 스위치; 및
    상기 제2 초기화 신호에 따라 제2 전원 전압을 상기 스위치에 전달하는 스위치를 더 포함하고,
    상기 스위치는 상기 제2 전원 전압에 따라 턴 온 되고, 상기 제2스위치는 상기 제1 전원 전압에 따라 턴 오프 되는 표시 장치.
  21. 제 20항에 있어서,
    상기 스위치는 상기 제2 초기화 신호에 따라 상기 스위치로 상기 제2 전원 전압을 전달하는 표시 장치.
  22. 제 21항에 있어서,
    상기 스위치는 직렬 연결된 적어도 2 개의 트랜지스터를 포함하고, 상기 적어도 2 개의 트랜지스터는 상기 제2 전원 전압에 따라 턴 온 되는 표시 장치.
  23. 제 17항에 있어서,
    상기 제2 순차 구동부 각각은,
    상기 스위치의 스위칭 동작을 제어하는 전압이 전달되는 제어 단자에 연결되어 있는 일단 및 상기 제1 전원 전압 사이에 연결되어 있는 타단을 포함하는 제1 커패시터; 및
    상기 스위치의 스위칭 동작을 제어하는 전압이 전달되는 제어 단자에 연결되어 있는 일단 및 상기 복수의 제2 순차 구동부 중 대응하는 제2 순차 구동부의 출력단에 연결되어 있는 타단을 포함하는 제2 커패시터를 더 포함하는 표시 장치.
  24. 제 23항에 있어서,
    상기 스위치는 상기 제1 전원 전압에 연결되어 있는 일단 및 상기 대응하는 제2 순차 구동부의 출력단에 연결되어 있는 타단을 포함하고,
    상기 스위치는 상기 대응하는 제2 순차 구동부의 출력단에 연결되어 있는 일단 및 상기 제1 클럭 신호가 전달되는 타단을 포함하는 표시 장치.
  25. 제 1항에 있어서,
    상기 복수의 주사선은,
    상기 복수의 화소 각각에 초기화 신호를 전달하는 복수의 제2 주사선을 더 포함하고,
    상기 주사 구동부는,
    상기 복수의 화소 각각에서 상기 제2 전극에 초기화 전압을 전달하는 스위치의 스위칭 동작을 제어하는 초기화 신호를 생성하여 상기 복수의 제2 주사선 중 대응하는 제2 주사선에 전달하는 표시 장치.
  26. 제 25항에 있어서,
    상기 초기화 신호는,
    복수의 주사 신호 중 대응하는 주사 신호가 대응하는 주사선에 전달되는 시점보다 문턱 전압 보상 신호의 펄스 개수만큼 이전 시점에 전달되는 주사 신호인 표시 장치.
  27. 제 1항에 있어서,
    상기 펄스의 기간은 적어도 1 수평주기(1H) 이상인 표시 장치.
  28. 유기 발광 다이오드;
    상기 유기 발광 다이오드에 상기 전달된 데이터 신호에 따른 구동 전류를 전달하는 구동 트랜지스터;
    주사 신호에 따라 상기 구동 트랜지스터로 상기 데이터 신호를 전달하는 제1 트랜지스터; 및
    상기 제1 트랜지스터에 연결되는 제1 전극 및 상기 구동 트랜지스터의 게이트 전극에 연결되는 제2 전극을 포함하는 제1 커패시터를 포함하고,
    상기 구동 트랜지스터의 문턱 전압을 보상하기 위한 문턱 전압 보상 기간 동안 상기 구동 트랜지스터는 대응하는 문턱 전압 보상 신호에 의해 다이오드 연결되고, 상기 대응하는 문턱 전압 보상 신호는 적어도 2 개의 펄스를 포함하는 화소.
  29. 제 28항에 있어서,
    상기 화소는 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치를 더 포함하는 화소.
  30. 제 28항에 있어서,
    상기 화소는,
    상기 구동 트랜지스터의 게이트 전극 전압을 초기화시키는 초기화 기간 동안 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하고,
    상기 초기화 기간은 상기 문턱 전압 보상 기간 전인 화소.
  31. 제 30항에 있어서,
    상기 화소는,
    상기 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치;
    상기 초기화 기간 동안, 상기 구동 트랜지스터의 게이트 전극에 상기 초기화 전압을 전달하는 스위치; 및
    상기 대응하는 문턱 전압 보상 신호에 따라 상기 제1 커패시터의 제1 전극에 보조 전압을 전달하는 스위치를 더 포함하는 화소.
  32. 제 31항에 있어서,
    상기 스위치 및 스위치의 스위칭 동작을 제어하는 신호는 적어도 2 이상의 펄스로 이루어지고, 주사 신호를 생성하여 전달하는 주사 구동부에서 생성되어 전달된 대응하는 문턱 전압 보상 신호이고,
    상기 스위치의 스위칭 동작을 제어하는 신호는 상기 주사 구동부에서 생성되어 전달된 초기화 신호인 화소.
  33. 제 32항에 있어서,
    상기 스위치의 스위칭 동작을 제어하는 신호는, 구동 트랜지스터로 데이터 신호를 전달하는 제1 트랜지스터의 동작을 제어하는 주사 신호가 대응하는 주사선에 전달되는 시점보다 문턱 전압 보상 신호의 펄스 개수만큼 이전 시점에 전달되는 주사 신호인 화소.
  34. 제 28항에 있어서,
    상기 화소는 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치를 더 포함하고,
    상기 제1 트랜지스터에 전달되는 주사 신호는 상기 대응하는 문턱 전압 보상 신호이고, 마지막 펄스가 전달되는 때에 대응하는 데이터 신호에 따라 유기 발광 다이오드가 발광하는 화소.
  35. 제 34항에 있어서,
    상기 화소는,
    상기 대응하는 문턱 전압 보상 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 스위치;
    상기 구동 트랜지스터의 게이트 전극 전압을 초기화시키는 초기화 기간 동안 상기 구동 트랜지스터의 게이트 전극에 초기화 전압을 전달하는 스위치; 및
    상기 초기화 기간 동안 대응하는 화소 배열 라인의 다음 화소 배열 라인의 발광 제어 신호에 따라 제1 커패시터의 제1 전극에 보조 전압을 전달하는 스위치를 더 포함하는 화소.
  36. 제 28항에 있어서,
    상기 펄스의 기간은 적어도 1 수평주기(1H) 이상인 화소.
  37. 복수의 화소, 및 상기 복수의 화소 각각에 복수의 주사 신호 및 적어도 2 이상의 펄스로 이루어진 복수의 문턱 전압 보상 신호를 전달하는 주사 구동부를 포함하고, 상기 복수의 화소 각각은 유기 발광 다이오드, 상기 유기 발광 다이오드에 공급되는 전류를 제어하는 구동 트랜지스터, 상기 구동 트랜지스터로 데이터 신호를 전달하는 제1 트랜지스터, 상기 구동 트랜지스터와 상기 제1 트랜지스터 사이에 연결되어 있는 커패시터를 포함하는 표시 장치의 구동 방법에 있어서,
    상기 구동 트랜지스터의 게이트 전압을 초기화하는 단계;
    상기 구동 트랜지스터의 문턱 전압을 보상하는 단계; 및
    상기 구동 트랜지스터에 상기 커패시터를 통해 상기 데이터 신호가 전달되는 단계를 포함하고
    상기 문턱 전압을 보상하는 단계가 수행되는 기간 동안 상기 구동 트랜지스터는 대응하는 문턱 전압 보상 신호에 의해 다이오드 연결되고, 상기 대응하는 문턱 전압 보상 신호는 적어도 2 개의 펄스를 포함하는 표시 장치의 구동 방법.
  38. 제 37항에 있어서,
    상기 게이트 전압을 초기화 하는 단계는,
    상기 구동 트랜지스터의 게이트 전극에 연결되어 있는 상기 커패시터의 제2 전극에 초기화 전압이 인가되는 단계인 표시 장치의 구동 방법.
  39. 제 37항에 있어서,
    상기 문턱 전압을 보상하는 단계는,
    상기 제1 트랜지스터에 연결되어 있는 상기 커패시터의 제1 전극에 보조 전압이 인가되고, 상기 구동 트랜지스터의 게이트 전극과 제1 전원 사이에 연결되어 있는 스토리지 커패시터에 상기 구동 트랜지스터가 다이오드 연결되면 상기 구동 트랜지스터의 문턱 전압에 대응하는 전압이 충전되는 단계인 표시 장치의 구동 방법.
  40. 제 37항에 있어서,
    상기 문턱 전압을 보상하는 단계가 수행되는 기간 동안 상기 데이터 신호가 전달되는 단계가 동시에 수행되고, 상기 제1 트랜지스터에 전달되는 주사 신호는 상기 대응하는 문턱 전압 보상 신호로서 마지막 펄스가 전달되는 때에 대응하는 데이터 신호에 따라 유기 발광 다이오드가 발광하는 표시 장치의 구동 방법.
  41. 제 37항에 있어서,
    상기 대응하는 문턱 전압 보상 신호는
    상기 주사 구동부에서 적어도 2 이상의 펄스로 이루어지는 시작 신호, 제1 클럭 신호, 상기 제1 클럭 신호와 반 주기만큼 위상차를 가지는 제2 클럭 신호, 상기 제2 클럭 신호에 동기되어 발생하는 제1 초기화 신호, 및 상기 제1 클럭 신호에 동기되어 발생하는 제2 초기화 신호를 전달받아, 상기 시작 신호를 소정의 제1 기간만큼 순차적으로 시프트시켜 생성되는 표시 장치의 구동 방법.
  42. 제 37항에 있어서,
    상기 복수의 문턱 전압 보상 신호를 생성하는 단계는,
    상기 주사 구동부에서, 제1 클럭 신호에 동기되어 적어도 2 이상의 펄스로 이루어지는 제1 입력 신호를 입력 받고, 상기 제1 입력 신호 및 제1 초기화 신호에 따라 제2 클럭 신호 및 제1 전원 전압 중 하나를 복수의 제1 문턱 전압 보상 신호로 출력하는 단계; 및
    상기 제2 클럭 신호에 동기되어 적어도 2 이상의 펄스로 이루어지는 제2 입력 신호를 입력 받고, 상기 제2 입력 신호 및 제2 초기화 신호에 따라 상기 제1 클럭 신호 및 상기 제1 전원 전압 중 하나를 복수의 제2 문턱 전압 보상 신호로 출력하는 단계를 포함하는 표시 장치의 구동 방법.
  43. 제 42항에 있어서,
    상기 제1 입력 신호는, 적어도 2 이상의 펄스로 이루어지는 시작 신호 또는 상기 주사 구동부를 이루는 복수의 순차 구동부 중 상기 제1 입력 신호가 전달되는 순차 구동부의 직전 순차 구동부의 대응하는 제2 문턱 전압 보상 신호인 표시 장치의 구동 방법.
  44. 제 42항에 있어서,
    상기 제2 입력 신호는, 상기 주사 구동부를 이루는 복수의 순차 구동부 중 상기 제2 입력 신호가 전달되는 순차 구동부의 직전 순차 구동부의 제1 문턱 전압 보상 신호인 표시 장치의 구동 방법.
  45. 제 37항에 있어서,
    상기 펄스의 기간은 적어도 1 수평주기(1H) 이상인 표시 장치의 구동 방법.
KR1020100011060A 2010-02-05 2010-02-05 화소, 이를 이용한 표시 장치 및 그 구동 방법 KR101125571B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100011060A KR101125571B1 (ko) 2010-02-05 2010-02-05 화소, 이를 이용한 표시 장치 및 그 구동 방법
US12/882,105 US8780102B2 (en) 2010-02-05 2010-09-14 Pixel, display device, and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100011060A KR101125571B1 (ko) 2010-02-05 2010-02-05 화소, 이를 이용한 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20110091293A true KR20110091293A (ko) 2011-08-11
KR101125571B1 KR101125571B1 (ko) 2012-03-22

Family

ID=44353354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100011060A KR101125571B1 (ko) 2010-02-05 2010-02-05 화소, 이를 이용한 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8780102B2 (ko)
KR (1) KR101125571B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130087128A (ko) * 2012-01-27 2013-08-06 삼성디스플레이 주식회사 화소 회로, 그 구동 방법, 및 이를 포함하는 유기 발광 표시 장치
KR20140017738A (ko) * 2012-07-31 2014-02-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR20140106016A (ko) * 2013-02-25 2014-09-03 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR20150024042A (ko) * 2013-08-26 2015-03-06 엘지디스플레이 주식회사 유기발광다이오드의 구동방법
KR20170066773A (ko) * 2015-12-04 2017-06-15 삼성디스플레이 주식회사 스캔 구동 장치 및 이를 포함하는 표시 장치
US10867559B2 (en) 2018-03-15 2020-12-15 Samsung Display Co., Ltd. Display device and method for driving the same

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101916921B1 (ko) * 2011-03-29 2018-11-09 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR101813192B1 (ko) * 2011-05-31 2017-12-29 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법
KR101813215B1 (ko) * 2011-06-30 2018-01-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN103366672A (zh) * 2012-04-10 2013-10-23 东莞万士达液晶显示器有限公司 发光元件驱动电路及像素电路
US8878755B2 (en) * 2012-08-23 2014-11-04 Au Optronics Corporation Organic light-emitting diode display and method of driving same
TWI483233B (zh) 2013-02-08 2015-05-01 Au Optronics Corp 像素結構及其驅動方法
CN103226931B (zh) * 2013-04-27 2015-09-09 京东方科技集团股份有限公司 像素电路和有机发光显示器
KR102072201B1 (ko) * 2013-06-28 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
JP2015011274A (ja) * 2013-07-01 2015-01-19 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 発光表示装置及びその駆動方法
CN105976758B (zh) * 2014-06-04 2019-01-22 上海天马有机发光显示技术有限公司 一种有机发光显示器的像素补偿电路及方法
CN104050917B (zh) * 2014-06-09 2018-02-23 上海天马有机发光显示技术有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN104134425B (zh) * 2014-06-30 2017-02-01 上海天马有机发光显示技术有限公司 一种oled反相电路和显示面板
CN104157240A (zh) * 2014-07-22 2014-11-19 京东方科技集团股份有限公司 像素驱动电路、驱动方法、阵列基板及显示装置
KR101577909B1 (ko) * 2014-09-05 2015-12-16 엘지디스플레이 주식회사 유기발광 표시장치의 열화 센싱 방법
KR102286393B1 (ko) * 2014-11-18 2021-08-05 삼성디스플레이 주식회사 표시 장치
CN105045438B (zh) * 2015-09-22 2018-02-13 京东方科技集团股份有限公司 一种触控显示电路及其驱动方法、显示装置
TWI588799B (zh) * 2015-11-25 2017-06-21 友達光電股份有限公司 畫素電壓補償電路
KR102446050B1 (ko) * 2016-01-19 2022-09-23 삼성디스플레이 주식회사 스캔 구동 회로 및 이를 포함하는 유기 발광 표시 장치
CN105469744B (zh) * 2016-01-29 2018-09-18 深圳市华星光电技术有限公司 像素补偿电路、方法、扫描驱动电路及平面显示装置
CN107093404A (zh) * 2016-02-17 2017-08-25 上海和辉光电有限公司 像素补偿电路和显示装置
KR102458968B1 (ko) * 2016-05-18 2022-10-27 삼성디스플레이 주식회사 표시장치
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN106128360B (zh) * 2016-09-08 2018-11-13 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN107204173B (zh) * 2017-06-08 2019-06-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板
CN107331351B (zh) * 2017-08-24 2023-08-29 京东方科技集团股份有限公司 一种像素补偿电路、其驱动方法、显示面板及显示装置
KR102447018B1 (ko) 2017-09-22 2022-09-27 삼성디스플레이 주식회사 타이밍 제어부 및 이를 포함하는 표시 장치
KR102440973B1 (ko) * 2018-02-01 2022-09-08 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN112017606B (zh) * 2019-05-31 2023-08-08 矽创电子股份有限公司 显示面板的驱动电路及其驱动方法
CN111326560B (zh) 2020-01-23 2023-08-22 京东方科技集团股份有限公司 显示基板和显示装置
WO2021147086A1 (zh) * 2020-01-23 2021-07-29 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
KR20210100785A (ko) 2020-02-06 2021-08-18 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
TWI754478B (zh) * 2020-06-10 2022-02-01 友達光電股份有限公司 畫素電路
CN112053661B (zh) * 2020-09-28 2023-04-11 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
CN113487996B (zh) * 2021-07-22 2024-07-05 上海闻泰信息技术有限公司 像素驱动电路、显示面板及显示设备
CN114464138B (zh) * 2022-02-21 2023-02-28 武汉天马微电子有限公司 一种像素驱动电路及其驱动方法、显示面板
KR20230139915A (ko) 2022-03-25 2023-10-06 삼성디스플레이 주식회사 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502912B1 (ko) * 2003-04-01 2005-07-21 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100645700B1 (ko) * 2005-04-28 2006-11-14 삼성에스디아이 주식회사 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법
KR20080012630A (ko) * 2006-08-04 2008-02-12 삼성에스디아이 주식회사 유기 발광 디스플레이 장치 및 그의 구동 방법
JP4915195B2 (ja) 2006-09-27 2012-04-11 ソニー株式会社 表示装置
JP2008107785A (ja) * 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器
US8514163B2 (en) * 2006-10-02 2013-08-20 Samsung Display Co., Ltd. Display apparatus including a gate driving part having a transferring stage and an output stage and method for driving the same
JP4715833B2 (ja) * 2007-11-07 2011-07-06 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
KR101407302B1 (ko) * 2007-12-27 2014-06-13 엘지디스플레이 주식회사 발광 표시 장치 및 그 구동 방법
KR101065411B1 (ko) * 2009-12-11 2011-09-16 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130087128A (ko) * 2012-01-27 2013-08-06 삼성디스플레이 주식회사 화소 회로, 그 구동 방법, 및 이를 포함하는 유기 발광 표시 장치
KR20140017738A (ko) * 2012-07-31 2014-02-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR20140106016A (ko) * 2013-02-25 2014-09-03 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
US10885844B2 (en) 2013-02-25 2021-01-05 Samsung Display Co., Ltd. Pixel, display device including the same and method thereof
KR20150024042A (ko) * 2013-08-26 2015-03-06 엘지디스플레이 주식회사 유기발광다이오드의 구동방법
KR20170066773A (ko) * 2015-12-04 2017-06-15 삼성디스플레이 주식회사 스캔 구동 장치 및 이를 포함하는 표시 장치
US10867559B2 (en) 2018-03-15 2020-12-15 Samsung Display Co., Ltd. Display device and method for driving the same
US11200849B2 (en) 2018-03-15 2021-12-14 Samsung Display Co., Ltd. Display device and method for driving the same

Also Published As

Publication number Publication date
US8780102B2 (en) 2014-07-15
US20110193855A1 (en) 2011-08-11
KR101125571B1 (ko) 2012-03-22

Similar Documents

Publication Publication Date Title
KR101125571B1 (ko) 화소, 이를 이용한 표시 장치 및 그 구동 방법
KR101135534B1 (ko) 화소, 이를 이용한 표시 장치, 및 그들의 구동 방법
JP4509851B2 (ja) 発光表示装置及びその駆動方法
KR100931469B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101295877B1 (ko) 유기발광다이오드 표시장치 및 그의 구동 방법
KR100936882B1 (ko) 유기전계발광 표시장치
JP5415565B2 (ja) 表示装置およびその駆動方法
US8319761B2 (en) Organic light emitting display and driving method thereof
US8791889B2 (en) Pixel and organic light emitting display device using the same
KR102459706B1 (ko) 멀티플렉서를 이용한 유기발광 표시장치
KR101765778B1 (ko) 유기전계발광 표시장치
US20110122119A1 (en) Organic light emitting diode display and method for driving the same
US20080158114A1 (en) Organic electroluminescent display device and method of driving the same
KR20120009904A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101761636B1 (ko) 유기전계발광 표시장치
KR101781137B1 (ko) 유기전계발광 표시장치
KR102480426B1 (ko) 표시 장치 및 그 구동 방법
KR101719567B1 (ko) 유기전계발광 표시장치
CN111179846B (zh) 有机发光显示装置
KR102028995B1 (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR20150080198A (ko) 유기 발광 다이오드 표시 장치 및 그의 구동 방법
KR101969514B1 (ko) 표시 장치 및 그 구동 방법
KR20090101578A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20140077552A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR100707624B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 9