KR20230167267A - 화소 및 이를 구비하는 표시 장치 - Google Patents

화소 및 이를 구비하는 표시 장치 Download PDF

Info

Publication number
KR20230167267A
KR20230167267A KR1020220067181A KR20220067181A KR20230167267A KR 20230167267 A KR20230167267 A KR 20230167267A KR 1020220067181 A KR1020220067181 A KR 1020220067181A KR 20220067181 A KR20220067181 A KR 20220067181A KR 20230167267 A KR20230167267 A KR 20230167267A
Authority
KR
South Korea
Prior art keywords
transistor
node
supplied
line
scan
Prior art date
Application number
KR1020220067181A
Other languages
English (en)
Inventor
김근우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220067181A priority Critical patent/KR20230167267A/ko
Priority to US18/156,800 priority patent/US20230386376A1/en
Priority to CN202321072953.XU priority patent/CN220106004U/zh
Priority to CN202310495145.2A priority patent/CN117153100A/zh
Publication of KR20230167267A publication Critical patent/KR20230167267A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예들에 의한 화소는 발광 소자와, 제 1전원의 전압을 공급받는 제 1전원선에 제 1전극에 접속되며, 게이트전극과 접속된 제 1노드의 전압에 대응하여 상기 제 1전원으로부터 상기 발광 소자를 경유하여 제 2전원선과 접속된 제 2전원으로 흐르는 전류량을 제어하는 제 1트랜지스터와; 데이터선 및 제 2노드 사이에 접속되며, 제 1주사선으로부터 제 1주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 제 1노드 및 상기 제 2노드 사이에 접속되는 제 1커패시터와; 상기 제 1노드 및 제 2노드를 전기적으로 연결시키기 위한 연결부를 구비한다.

Description

화소 및 이를 구비하는 표시 장치{PIXEL AND DISPLAY DEVICE HAVING THE PIXEL}
본 발명은 화소 및 이를 구비하는 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치는 복수의 화소들을 이용해서 영상을 표시한다. 최근에는 표시 장치의 구동 효율 향상 및 소비 전력을 최소화하기 위하여 표시 장치를 저주파로 구동하는 방법이 사용되고, 이에 대응하여 다양한 구조의 화소가 제안되고 있다. 여기서, 표시 장치의 수율이 향상될 수 있도록 공정 과정에서 결함이 쉽게 검출될 수 있는 화소의 구조가 요구된다.
본 발명의 일 목적은 결함이 쉽게 검출될 수 있는 화소 및 이를 구비하는 표시 장치를 제공하는 것이다.
본 발명의 실시예들에 의한 화소는 발광 소자와, 제 1전원의 전압을 공급받는 제 1전원선에 제 1전극에 접속되며, 게이트전극과 접속된 제 1노드의 전압에 대응하여 상기 제 1전원으로부터 상기 발광 소자를 경유하여 제 2전원선과 접속된 제 2전원으로 흐르는 전류량을 제어하는 제 1트랜지스터와; 데이터선 및 제 2노드 사이에 접속되며, 제 1주사선으로부터 제 1주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 제 1노드 및 상기 제 2노드 사이에 접속되는 제 1커패시터와; 상기 제 1노드 및 제 2노드를 전기적으로 연결시키기 위한 연결부를 구비한다.
실시예에 의한, 상기 제 2노드와 기준전원의 전압이 공급되는 제 3전원선 사이에 직렬로 접속되며, 제 2주사선으로부터 제 2주사신호가 공급될 때 턴-온되는 복수의 제 1서브 트랜지스터들을 포함하는 제 3트랜지스터와; 상기 제 1노드와 제 1초기화전원의 전압이 공급되는 제 4전원선 사이에 직렬로 접속되며, 제 3주사선으로부터 제 3주사신호가 공급될 때 턴-온되는 복수의 제 2서브 트랜지스터들을 포함하는 제 4트랜지스터를 더 구비한다.
실시예에 의한, 상기 연결부는 상기 제 1서브 트랜지스터들 사이의 제 3노드와 상기 제 2서브 트랜지스터들 사이의 제 4노드를 전기적으로 접속시키는 연결선을 구비한다.
실시예에 의한, 상기 화소의 검사과정 동안 상기 제 3트랜지스터 및 상기 제 4트랜지스터는 적어도 일부 턴-온 기간이 중첩된다.
실시예에 의한, 상기 제 1노드와 상기 제 1트랜지스터의 제 2전극 사이에 접속되며, 상기 제 2주사신호가 공급될 때 턴-온되는 제 5트랜지스터와; 상기 제 1트랜지스터의 제 2전극과 상기 발광 소자의 애노드전극 사이에 접속되며, 제 1발광 제어선으로 제 1발광 제어신호가 공급될 때 턴-오프되는 제 6트랜지스터와; 상기 제 1전원선과 상기 제 1트랜지스터의 제 1전극 사이에 접속되며, 제 2발광 제어선으로 제 2발광 제어신호가 공급될 때 턴-오프되는 제 7트랜지스터와; 상기 발광 소자의 애노드전극과 제 2초기화전원의 전압이 공급되는 제 5전원선 사이에 접속되며, 제 4주사선으로 제 4주사신호가 공급될 때 턴-온되는 제 8트랜지스터와; 상기 제 1트랜지스터의 제 1전극과 바이어스전원의 전압이 공급되는 제 6전원선 사이에 접속되며, 상기 제 4주사신호가 공급될 때 턴-온되는 제 9트랜지스터를 더 구비한다.
실시예에 의한, 상기 제 1초기화전원 및 상기 제 2초기화전원은 동일한 전압값으로 설정된다.
실시예에 의한, 상기 제 2트랜지스터 및 상기 제 5트랜지스터 각각은 직렬로 접속된 복수의 트랜지스터를 구비한다.
실시예에 의한, 상기 제 1전원선과 상기 제 2노드 사이에 접속되는 제 2커패시터를 더 구비한다.
실시예에 의한, 상기 제 1전원선과 상기 제 1노드 사이에 접속되는 제 2커패시터를 더 구비한다.
실시예에 의한, 상기 연결부는 상기 제 2서브 트랜지스터들 사이의 제 4노드와 상기 제 2노드를 전기적으로 접속시키는 연결선을 구비한다.
실시예에 의한, 상기 연결부는 상기 제 1노드와 상기 제 2노드 사이에 접속되며, 제 5주사선으로 제 5주사신호가 공급될 때 턴-온되는 제 10트랜지스터를 구비한다.
실시예에 의한, 상기 제 10트랜지스터는 상기 화소의 검사과정 동안 턴-온되며, 상기 검사과정 이외의 기간 동안 턴-오프된다.
본 발명의 실시예에 의한 표시장치는 주사선들, 발광 제어선들 및 데이터선들과 접속되는 화소들을 구비하며; 상기 화소들 각각은 발광 소자와, 제 1전원의 전압을 공급받는 제 1전원선에 제 1전극에 접속되며, 게이트전극과 접속된 제 1노드의 전압에 대응하여 상기 제 1전원으로부터 상기 발광 소자를 경유하여 제 2전원선과 접속된 제 2전원으로 흐르는 전류량을 제어하는 제 1트랜지스터와; 데이터선 및 제 2노드 사이에 접속되며, 제 1주사선으로부터 제 1주사신호가 공급될 때 턴-온되는 제 2트랜지스터와; 상기 제 1노드 및 상기 제 2노드 사이에 접속되는 제 1커패시터와; 상기 제 1노드 및 제 2노드를 전기적으로 연결시키기 위한 연결부를 구비한다.
실시예에 의한, 상기 화소들 각각은 상기 제 2노드와 기준전원의 전압이 공급되는 제 3전원선 사이에 직렬로 접속되며, 제 2주사선으로부터 제 2주사신호가 공급될 때 턴-온되는 복수의 제 1서브 트랜지스터들을 포함하는 제 3트랜지스터와; 상기 제 1노드와 제 1초기화전원의 전압이 공급되는 제 4전원선 사이에 직렬로 접속되며, 제 3주사선으로부터 제 3주사신호가 공급될 때 턴-온되는 복수의 제 2서브 트랜지스터들을 포함하는 제 4트랜지스터를 더 구비한다.
실시예에 의한, 상기 연결부는 상기 제 1서브 트랜지스터들 사이의 제 3노드와 상기 제 2서브 트랜지스터들 사이의 제 4노드를 전기적으로 접속시키는 연결선을 구비한다.
실시예에 의한, 상기 연결부는 상기 제 2서브 트랜지스터들 사이의 제 4노드와 상기 제 2노드를 전기적으로 접속시키는 연결선을 구비한다.
실시예에 의한, 상기 연결부는 상기 제 1노드와 상기 제 2노드 사이에 접속되며, 제 5주사선으로 제 5주사신호가 공급될 때 턴-온되는 제 10트랜지스터를 구비한다.
실시예에 의한, 상기 제 10트랜지스터는 상기 화소의 검사과정 동안 턴-온되며, 상기 검사과정 이외의 기간 동안 턴-오프된다.
실시예에 의한, 상기 화소들 각각은 상기 제 1노드와 상기 제 1트랜지스터의 제 2전극 사이에 접속되며, 상기 제 2주사신호가 공급될 때 턴-온되는 제 5트랜지스터와; 상기 제 1트랜지스터의 제 2전극과 상기 발광 소자의 애노드전극 사이에 접속되며, 제 1발광 제어선으로 제 1발광 제어신호가 공급될 때 턴-오프되는 제 6트랜지스터와; 상기 제 1전원선과 상기 제 1트랜지스터의 제 1전극 사이에 접속되며, 제 2발광 제어선으로 제 2발광 제어신호가 공급될 때 턴-오프되는 제 7트랜지스터와; 상기 발광 소자의 애노드전극과 제 2초기화전원의 전압이 공급되는 제 5전원선 사이에 접속되며, 제 4주사선으로 제 4주사신호가 공급될 때 턴-온되는 제 8트랜지스터와; 상기 제 1트랜지스터의 제 1전극과 바이어스전원의 전압이 공급되는 제 6전원선 사이에 접속되며, 상기 제 4주사신호가 공급될 때 턴-온되는 제 9트랜지스터를 더 구비한다.
실시예에 의한, 상기 화소들 각각은 상기 제 1전원선과 상기 제 2노드 사이에 또는 상기 제 1전원선과 상기 제 1노드 사이에 접속되는 제 2커패시터를 더 구비한다.
본 발명의 실시예들에 의한 화소 및 이를 구비하는 표시 장치는 검사과정에서 데이터라인으로부터 발광 소자의 애노드전극으로 전류 경로가 형성될 수 있고, 이에 따라 화소의 결합을 쉽게 검출 할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 다른 실시예에 의한 표시 장치를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 포함되는 화소의 실시예를 나타내는 회로도이다.
도 4a 및 도 4b는 도 1의 표시 장치에 포함되는 화소의 다른 실시예를 나타내는 회로도이다.
도 5는 한 프레임의 표시 주사기간에서 화소 동작의 일 예를 설명하기 위한 파형도이다.
도 6은 한 프레임의 자가 주사기간에서 화소 동작의 일 예를 설명하기 위한 파형도이다.
도 7은 영상 리프레시 레이트에 따른 표시 장치의 표시 방법을 설명하기 위한 개념도이다.
도 8은 공정 과정 중 화소의 검사과정 동안 공급되는 구동 파형의 실시예를 나타내는 도면이다.
도 9는 검사과정 동안 전류의 경로를 나타내는 도면이다.
도 10 내지 도 12는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
또한, 설명에서 “동일하다”라고 표현한 것은, “실질적으로 동일하다”는 의미일 수 있다. 즉, 통상의 지식을 가진 자가 동일하다고 납득할 수 있을 정도의 동일함일 수 있다. 그 외의 표현들도 “실질적으로”가 생략된 표현들일 수 있다.
도 1은 본 발명의 실시예에 따른 표시 장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 표시 장치(1000)는 화소부(100), 주사 구동부(200, 300, 400, 500), 발광 구동부(600, 700), 데이터 구동부(800) 및 타이밍 제어부(900)를 구비한다.
실시예에서, 표시 장치(1000)는 제 1전원(VDD)의 전압, 제 2전원(VSS)의 전압, 제 1초기화전원(VINT1)의 전압, 제 2초기화전원(VINT2)의 전압, 기준전원(VREF)의 전압 및 바이어스전원(VBIAS)의 전압을 화소부(100)로 공급하기 위한 전원 공급부를 더 포함할 수 있다. 전원 공급부는 주사신호 및/또는 발광 제어신호의 게이트 온(gate-on) 전압 및 게이트 오프(gate off) 전압을 주사 구동부(200, 300, 400, 500) 및/또는 발광 구동부(600, 700)로 공급할 수 있다. 다만, 이는 예시적인 것으로, 제 1전원(VDD), 제 2전원(VSS), 제 1초기화전원(VINT1), 제 2초기화전원(VINT2), 기준전원(VREF) 및 바이어스전원(VBIAS) 중 적어도 하나는 데이터 구동부(800) 또는 타이밍 제어부(900)로부터 공급될 수 있다.
실시예에 따라, 제 1전원(VDD) 및 제 2전원(VSS)은 발광 소자의 구동을 위하여 사용될 수 있다. 이를 위하여, 제 1전원(VDD)의 전압은 제 2전원(VSS)의 전압보다 높은 레벨로 설정될 수 있다. 예를 들어, 제 1전원(VDD)은 양(positive)의 전압이고, 제2 전원(VSS)은 음(negative)의 전압일 수 있다.
제 1초기화전원(VINT1) 및 제 2초기화전원(VINT2)은 화소(PX)를 초기화하는 전원일 수 있다. 예를 들어, 제 1초기화전원(VINT1)의 전압에 의하여 화소(PX)에 포함된 구동 트랜지스터가 초기화될 수 있고, 제 2초기화전원(VINT2)의 전압에 의하여 발광 소자의 애노드전극이 초기화될 수 있다. 제 1초기화전원(VINT1)은 데이터신호보다 낮은 전압으로 설정될 수 있다. 제 2초기화전원(VINT2)은 사용되는 패널의 해상도, 인치 등에 대응하여 제 1초기화전원(VINT1)과 동일 또는 상이한 전압으로 설정될 수 있다. 여기서, 제 1초기화전원(VINT1) 및 제 2초기화전원(VINT2)이 동일 전압으로 설정되는 경우 제 2초기화전원(VINT2)은 제 1초기화전원(VINT1)으로 대체될 수 있다.
기준전원(VREF)은 화소(PX)를 초기화하는 전원일 수 있다. 예를 들어, 기준전원(VREF)의 전압에 의하여 화소(PX)에 포함된 커패시터 및/또는 트랜지스터가 초기화될 수 있다. 기준전원(VREF)은 양의 전압일 수 있다. 예를 들어, 기준전원(VREF)은 제 1전원(VDD)과 동일한 전압 레벨을 가질 수 있으나, 본 발명이 이에 한정되지는 않는다.
바이어스전원(VBIAS)은 화소(PX)에 포함된 구동 트랜지스터의 소스 및/또는 드레인 전극에 소정이 바이어스를 공급하기 위한 전원일 수 있다. 일례로, 구동 트랜지스터가 온-바이어스 상태로 설정될 수 있도록 바이어스전원(VBIAS)은 양의 전압으로 설정될 수 있으나, 본 발명이 이에 한정되지는 않는다. 바이어스전원(VBIAS)은 구동 트랜지스터의 특성이 일정해지도록 다양한 전압으로 설정될 수 있다. 일례로, 바이어스전원(VBIAS)이 전압은 패널의 해상도, 인치 등에 대응하여 실험적으로 결정될 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 영상 리프레시 레이트(refresh rate, 구동 주파수 또는 화면 재생률)로 영상을 표시할 수 있다. 영상 리프레시 레이트는 화소(PX)의 구동 트랜지스터에 데이터 신호가 기입되는 빈도수를 의미한다. 예를 들어, 영상 리프레시 레이트는 화면 주사율, 화면 재싱 빈도수라고 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낼 수 있다.
실시예에서, 영상 리프레시 레이트에 대응하여 하나의 수평 라인(또는 화소행)에 대한 데이터 구동부(800)의 출력 주파수 및/또는 제 1주사신호(또는 기입 주사신호)를 출력하는 제 1주사 구동부(200)의 출력 주파수가 결정될 수 있다. 예를 들어, 동영상 구동을 위한 리프레시 레이트는 약 60Hz 이상(예를 들어, 120Hz, 240Hz 등)의 주파수일 수 있다.
실시예에서, 표시 장치(1000)는 구동 조건에 따라, 하나의 수평 라인(또는, 화소행)에 대한 주사 구동부(200, 300, 400, 500)의 출력 주파수 및 이에 대응하는 데이터 구동부(800)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 240Hz의 다양한 영상 리프레시 레이트들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 240Hz 이상의 영상 리프레시 레이트(예를 들어, 480Hz)로도 영상을 표시할 수 있다.
화소부(100)는 데이터선(DL)들, 주사선들(SL1, SL2, SL3, SL4) 및 발광 제어선들(EL1, EL2)과 각각 연결되는 화소(PX)들을 구비한다. 화소(PX)들은 외부로부터 제 1전원(VDD), 제 2전원(VSS), 제 1초기화전원(VINT1), 제 2초기화전원(VINT2), 기준전원(VREF) 및 바이어스전원(VBIAS)을 공급받을 수 있다. 실시예에서, 제 i(i는 자연수)행 및 제 j(j는 자연수)열에 배치되는 화소(PX)는 제 i화소행에 대응하는 주사선들(SL1i, SL2i, SL3i, SL4i), 제 i화소행에 대응하는 발광 제어선들(EL1i, EL2i) 및 제 j화소열에 대응하는 데이터선(DLj)과 접속(또는 연결)될 수 있다. 본 발명의 실시예에서는 화소(PX)의 회로 구조에 대응하여 화소(PX)에 연결되는 신호선들(SL1, SL2, SL3, SL4, EL1, EL2, DL)은 다양하게 설정될 수 있다.
주사 구동부(200, 300, 400, 500)는 제 1주사 구동부(200), 제 2주사 구동부(300), 제 3주사 구동부(400) 및 제 4주사 구동부(500)의 구성 및 동작으로 구분될 수 있다. 다만, 상기 주사 구동부의 구분은 설명의 편의성을 위한 것이며, 설계에 따라 주사 구동부들 중 적어도 일부는 하나의 구동회로, 모듈 등으로 통합될 수 있다.
제 1주사 구동부(200)는 타이밍 제어부(900)로부터 공급되는 제 1구동 제어신호(SCS1)에 대응하여 제 1주사선(SL1)들로 제 1주사신호를 공급할 수 있다. 예를 들어, 제 1주사 구동부(200)는 제 1주사선(SL1)들로 제 1주사신호를 순차적으로 공급할 수 있다. 제 1주사신호가 순차적으로 공급되면 화소(PX)들이 수평라인 단위(즉, 화소행 단위)로 선택되며, 데이터신호가 화소(PX)들로 공급될 수 있다. 즉, 제 1주사신호는 데이터기입에 이용되는 신호일 수 있다. 제 1주사신호는 게이트 온 전압(예를 들어, 로우 레벨)으로 설정될 수 있다. 화소(PX)에 포함되며 제 1주사신호를 수신하는 트랜지스터는 제 1주사신호가 공급될 때 턴-온 상태로 설정된다.
실시예에서, 제 1주사선(SL1)들 중 어느 하나의 주사선(예를 들어, i번째 주사선(SL1i))에 대응하여 제 1주사 구동부(200)는 표시 장치(1000)의 리프레시 레이트와 동일한 주파수로 제 1주사신호를 공급할 수 있다.
제 1주사 구동부(200)는 한 프레임의 표시 주사기간에 제 1주사선(SL1)들로 주사신호를 공급할 수 있다. 일례로, 제 1주사 구동부(200)는 표시 주사기간 동안 제 1주사선(SL1)들 각각으로 적어도 하나의 제 1주사신호를 공급할 수 있다.
제 2주사 구동부(300)는 타이밍 제어부(900)로부터 공급되는 제 2구동 제어신호(SCS2)에 대응하여 제 2주사선(SL2)들로 제 2주사신호를 공급할 수 있다. 예를 들어, 제 2주사 구동부(300)는 제 2주사선(SL2)들로 제 2주사신호를 순차적으로 공급할 수 있다. 제 2주사신호는 화소(PX)들의 초기화 및/또는 구동 트랜지스터의 문턱전압(threshold voltage: Vth) 보상을 위하여 공급될 수 있다. 제 2주사신호는 게이트 온 전압(예를 들어, 로우 레벨)으로 설정될 수 있다. 화소(PX)에 포함되며 제 2주사신호를 수신하는 트랜지스터는 제 2주사신호가 공급될 때 턴-온 상태로 설정된다.
제 2주사 구동부(300)는 한 프레임의 표시 주사기간 동안 제 2주사선(SL2)들로 제 2주사신호를 공급할 수 있다. 일례로, 제 2주사 구동부(300)는 표시 주사기간 동안 제 2주사선(SL2)들 각각으로 적어도 하나의 제 2주사신호를 공급할 수 있다.
제 3주사 구동부(400)는 타이밍 제어부(900)로부터 공급되는 제 3구동 제어신호(SCS3)에 대응하여 제 3주사선(SL3)들로 제 3주사신호를 공급할 수 있다. 예를 들어, 제 3주사 구동부(400)는 제 3주사선(SL3)들로 제 3주사신호를 순차적으로 공급할 수 있다. 제 3주사신호는 화소(PX)들에 포함된 구동 트랜지스터의 초기화를 위해 공급될 수 있다. 제 3주사신호는 게이트 온 전압(예를 들어, 로우 레벨)으로 설정될 수 있다. 화소(PX)에 포함되며 제 3주사신호를 수신하는 트랜지스터는 제 3주사신호가 공급될 때 턴-온 상태로 설정된다.
제 3주사 구동부(400)는 한 프레임의 표시 주사기간 동안 제 3주사선(SL3)들로 제 3주사신호를 공급할 수 있다. 일례로, 제 3주사 구동부(400)는 표시 주사기간 동안 제 3주사선(SL3)들 각각으로 적어도 하나의 제 3주사신호를 공급할 수 있다.
제 4주사 구동부(500)는 타이밍 제어부(900)로부터 공급되는 제 4구동 제어신호(SCS4)에 대응하여 제 4주사선(SL4)들로 제 4주사신호를 공급할 수 있다. 예를 들어, 제 4주사 구동부(500)는 제 4주사선(SL4)들로 제 4주사신호를 순차적으로 공급할 수 있다. 제 4주사신호는 화소(PX)들에 포함된 발광 소자의 초기화 및/또는 구동 트랜지스터의 특성을 초기화하기 위하여 공급될 수 있다. 제 4주사신호는 게이트 온 전압(예를 들어, 로우 레벨)으로 설정될 수 있다. 화소(PX)에 포함되며 제 4주사신호를 수신하는 트랜지스터는 제 4주사신호가 공급될 때 턴-온 상태로 설정된다.
실시예에서, 제 4주사선(SL4)들 중 하나의 주사선(예를 들어, SL4i)에 대응하여 제 4주사 구동부(500)는 표시 장치(1000)의 영상 리프레시 레이트 주파수와 관계없이 일정한 주파수로 제 4주사신호를 공급할 수 있다. 예를 들어, 제 4주사 구동부(500)는 표시 주사기간 동안 스캐닝을 1회 수행하며(적어도 하나의 제 4주사신호 공급), 자가 주사기간 동안 영상 리프레시 레이트에 따라 스캐닝을 적어도 1회 수행할 수 있다.
영상 리프레시 레이트가 감소되는 경우, 하나의 프레임 기간 내에서 제 4주사 구동부(500)가 제4 주사선(SL4)들 각각으로 제 4주사신호를 공급하는 동작의 반복 회수가 증가될 수 있다.
제 1발광 구동부(600)는 타이밍 제어부(900)로부터 공급되는 제 5구동 제어신호(ECS1)에 대응하여 제 1발광 제어선(EL1)들로 제 1발광 제어신호를 공급할 수 있다. 예를 들어, 제 1발광 구동부(600)는 제 1발광 제어선(EL1)들로 제 1발광 제어신호를 순차적으로 공급할 수 있다.
제 1발광 제어신호가 공급되면 화소(PX)들 각각에 포함된 구동 트랜지스터와 발광 소자의 전기적 접속이 차단될 수 있다. 이를 위해, 제 1발광 제어신호는 화소(PX)들에 포함되는 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압(예를 들면, 하이 레벨)으로 설정될 수 있다. 화소(PX)에 포함되며 제 1발광 제어신호를 수신하는 트랜지스터는 제 1발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정될 수 있다. 제 1발광 제어신호는 화소(PX)들의 발광 시간을 제어하기 위하여 사용될 수 있다. 이를 위하여, 제 1발광 제어신호는 주사신호보다 넓은 폭으로 설정될 수 있다.
실시예에서, 제 1발광 구동부(600)는 제 4주사 구동부(500)와 마찬가지로 영상 리프레시 레이트 주파수와 관계없이 일정한 주파수로 제 1발광 제어신호를 공급할 수 있다. 따라서, 한 프레임 기간 내에서, 제 1발광 제어선(EL1)들로 공급되는 제 1발광 제어신호는 소정 주기마다 반복적으로 공급될 수 있다. 이에 따라, 영상 리프레시 레이트가 감소되는 경우, 하나의 프레임 기간 내에서 제 1발광 구동부(600)가 제 1발광 제어선(EL1)들 각각으로 발광 제어 신호를 공급하는 동작의 반복 횟수가 증가될 수 있다.
제 2발광 구동부(700)는 타이밍 제어부(900)로부터 공급되는 제 6구동 제어신호(ECS2)에 대응하여 제 2발광 제어선(EL2)들로 제 2발광 제어신호를 공급할 수 있다. 예를 들어, 제 2발광 구동부(700)는 제 2발광 제어선(EL2)들로 제 2발광 제어신호를 순차적으로 공급할 수 있다.
제 2발광 제어신호가 공급되면 화소(PX)들이 비발광 상태로 설정될 수 있다. 이를 위해, 제 2발광 제어신호는 화소(PX)들에 포함되는 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압(예를 들면, 하이 레벨)으로 설정될 수 있다. 화소(PX)에 포함되며 제 2발광 제어신호를 수신하는 트랜지스터는 제 2발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정될 수 있다. 제 2발광 제어신호는 화소(PX)들의 발광 시간을 제어하기 위하여 사용될 수 있다. 이를 위하여, 제 2발광 제어신호는 주사신호보다 넓은 폭으로 설정될 수 있다.
실시예에서, 제 2발광 구동부(700)는 제 4주사 구동부(500)와 마찬가지로 영상 리프레시 레이트 주파수와 관계없이 일정한 주파수로 제 2발광 제어신호를 공급할 수 있다. 따라서, 한 프레임 기간 내에서, 제 2발광 제어선(EL2)들로 공급되는 제 2발광 제어신호는 소정 주기마다 반복적으로 공급될 수 있다.
이에 따라, 영상 리프레시 레이트가 감소되는 경우, 하나의 프레임 기간 내에서 제 2발광 구동부(700)가 제 2발광 제어선(EL2)들 각각으로 발광 제어 신호를 공급하는 동작의 반복 횟수가 증가될 수 있다.
데이터 구동부(800)는 타이밍 제어부(900)로부터 제 7구동 제어신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(800)는 제 7구동 제어신호(DCS)에 대응하여 데이터선(DL)들로 데이터신호를 공급할 수 있다. 일례로, 데이터 구동부(800)는 디지털 영상 데이터(RGB)를 이용하여 아날로그 데이터신호를 신호를 생성하고, 생성된 데이터신호를 제 1주사신호와 동기되도록 데이터선(DL)들로 공급할 수 있다.
타이밍 제어부(900)는 외부로부터 공급되는 동기신호들에 대응하여 제 1구동 제어신호(SCS1), 제 2구동 제어신호(SCS2), 제 3구동 제어신호(SCS3), 제 4구동 제어신호(SCS4), 제 5구동 제어신호(ECS1), 제 6구동 제어신호(ECS2) 및 제 7구동 제어신호(DCS)를 생성할 수 있다. 또한, 타이밍 제어부(900)는 외부로부터 공급되는 입력 영상 데이터를 영상 데이터(RGB)로 재정렬하여 데이터 구동부(800)에 공급할 수 있다.
제 1구동 제어신호(SCS1)에는 제 1주사 스타트 펄스 및 클럭신호들이 포함될 수 있다. 제 1주사 스타트 펄스는 제 1주사 구동부(200)로부터 출력되는 제 1주사신호의 첫 번째 타이밍을 제어할 수 있다. 클럭신호들은 제 1주사 스타트 펄스를 쉬프트시키기 위하여 사용될 수 있다.
제 2구동 제어신호(SCS2)에는 제 2주사 스타트 펄스 및 클럭신호들이 포함될 수 있다. 제 2주사 스타트 펄스는 제 2주사 구동부(300)로부터 출력되는 제 2주사신호의 첫 번째 타이밍을 제어할 수 있다. 클럭신호들은 제 2주사 스타트 펄스를 쉬프트시키기 위하여 사용될 수 있다.
제 3구동 제어신호(SCS3)에는 제 3주사 스타트 펄스 및 클럭신호들이 포함될 수 있다. 제 3주사 스타트 펄스는 제 3주사 구동부(400)로부터 출력되는 제 3주사신호의 첫 번째 타이밍을 제어할 수 있다. 클럭신호들은 제 3주사 스타트 펄스를 쉬프트시키기 위하여 사용될 수 있다.
제 4구동 제어신호(SCS4)에는 제 4주사 스타트 펄스 및 클럭신호들이 포함될 수 있다. 제 4주사 스타트 펄스는 제 4주사 구동부(500)로부터 출력되는 제 4주사신호의 첫 번째 타이밍을 제어할 수 있다. 클럭신호들은 제 4주사 스타트 펄스를 쉬프트시키기 위하여 사용될 수 있다.
제 5구동 제어신호(ECS1)에는 제 1발광 스타트 펄스 및 클럭신호들이 포함될 수 있다. 제 1발광 스타트 펄스는 제 1발광 구동부(600)로부터 출력되는 제 1발광 제어신호의 첫 번째 타이밍을 제어할 수 있다. 클럭신호들은 제 1발광 스타트 펄스를 쉬프트시키기 위하여 사용될 수 있다.
제 6구동 제어신호(ECS2)에는 제 2발광 스타트 펄스 및 클럭신호들이 포함될 수 있다. 제 2발광 스타트 펄스는 제 2발광 구동부(700)로부터 출력되는 제 2발광 제어신호의 첫 번째 타이밍을 제어할 수 있다. 클럭신호들은 제 2발광 스타트 펄스를 쉬프트시키기 위하여 사용될 수 있다.
제 7구동 제어신호(DCS)에는 소스 스타트 펄스 및 클럭신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어할 수 있다. 클럭신호들은 샘플링 동작을 제어하기 위하여 이용될 수 있다.
도 2는 본 발명의 다른 실시예에 의한 표시 장치를 나타내는 도면이다. 도 2를 설명할 때 도 1과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 동시에 상세한 설명은 생략하기로 한다.
도 2를 참조하면, 본 발명의 다른 실시예에 의한 표시 장치(1000)는 도 1과 비교하여 하나의 주사 구동부(일례로, 제 3주사 구동부(400))가 생략될 수 있다. 이 경우, 제 3주사선(SL3)들이 생략되고, i번째 화소행에 위치되는 화소(PX)는 이전 화소행에 대응하는 제 2주사선(SL2i-1)과 접속될 수 있다. 즉, 도 2의 표시 장치(1000)는 도 1과 비교하여 하나의 주사 구동부가 생략되고, 이에 따라 제조비용 및 데드 스페이스 등을 최소화할 수 있다.
도 3은 도 1의 표시 장치에 포함되는 화소의 실시예를 나타내는 회로도이다. 도 4a 및 도 4b는 도 1의 표시 장치에 포함되는 화소의 다른 실시예를 나타내는 회로도이다.
도 3에서는 i번째 화소행 및 j번째 화소열에 위치하는 화소(PX)가 예시적으로 도시되었다.
도 3을 참조하면, 본 발명의 실시예에 의한 화소(PX)는 발광 소자(LD) 및 발광 소자(LD)에 흐르는 전류량을 제어하는 화소회로를 포함할 수 있다.
발광 소자(LD)는 제 1전원(VDD)이 공급되는 제 1전원선(PL1)과 제 2전원(VSS)이 공급되는 제 2전원선(PL2) 사이에 연결될 수 있다. 예를 들어, 발광 소자(LD)의 제 1전극(예를 들어, 애노드전극)은 제 6노드(N6) 및 화소회로를 경유하여 제 1전원선(PL1)에 접속되고, 발광 소자(LD)의 제 2전극(예를 들어, 캐소드전극)은 제 2전원선(PL2)에 접속될 수 있다. 발광 소자(LD)는 화소회로로부터 공급되는 구동전류에 대응하는 휘도로 발광할 수 있다.
제 1전원(VDD)의 전압과 제 2전원(VSS)의 전압은 발광 소자(LD)가 발광할 수 있도록 소정의 전위차를 가질 수 있다. 일례로, 제 1전원(VDD)은 높은 전압을 갖는 고전위 전원일 수 있고, 제 2전원(VSS)은 제 1전원(VDD)보다 낮은 전압을 갖는 저전위 전원일 수 있다.
발광 소자(LD)는 유기 발광 다이오드(organic light emitting diode)로 선택될 수 있다. 또한, 발광 소자(LD)는 마이크로 LED(light emitting diode), 양자점 발광 다이오드(quantum dot light emitting diode)와 같은 무기 발광 다이오드(inorganic light emitting diode)로 선택될 수 있다. 또한, 발광 소자(LD)는 유기물과 무기물이 복합적으로 구성된 소자일 수도 있다. 도 3에서는 화소(PX)가 단일(single) 발광 소자(LD)를 포함하는 것을 도시되어 있으나, 다른 실시예에서 화소(PX)는 복수의 발광 소자들을 포함하며, 복수의 발광 소자들은 상호 직렬, 병렬, 또는, 직병렬로 연결될 수 있다.
화소회로는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 화소회로는 제 1트랜지스터(T1)(또는 구동 트랜지스터), 제 2트랜지스터(T2), 제 3트랜지스터(T3), 제 4트랜지스터(T4), 제 5트랜지스터(T5), 제 6트랜지스터(T6), 제 7트랜지스터(T7), 제 8트랜지스터(T8), 제 9트랜지스터(T9), 제 1커패시터(C1) 및 제 2커패시터(C2)를 구비한다.
제 1트랜지스터(T1)(또는 구동 트랜지스터), 제 2트랜지스터(T2), 제 3트랜지스터(T3), 제 4트랜지스터(T4), 제 5트랜지스터(T5), 제 6트랜지스터(T6), 제 7트랜지스터(T7), 제 8트랜지스터(T8) 및 제 9트랜지스터(T9)가 P형 트랜지스터로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 제 1트랜지스터(T1)(또는 구동 트랜지스터), 제 2트랜지스터(T2), 제 3트랜지스터(T3), 제 4트랜지스터(T4), 제 5트랜지스터(T5), 제 6트랜지스터(T6), 제 7트랜지스터(T7), 제 8트랜지스터(T8) 및 제 9트랜지스터(T9) 중 적어도 하나는 N형 트랜지스터로 형성될 수 있다.
제 1트랜지스터(T1)의 제 1전극은 제 7트랜지스터(T7)를 경유하여 제 1전원선(PL1)에 접속되고, 제 2전극은 제 5노드(N5)에 접속된다. 그리고, 제 1트랜지스터(T1)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 1트랜지스터(T1)는 제 1노드(N1)의 전압에 대응하여 제 1전원선(PL1, 즉 제 1전원(VDD))으로부터 발광 소자(LD)를 경유하여 제 2전원선(PL2, 즉 제 2전원(VSS))으로 흐르는 전류량을 제어할 수 있다.
제 2트랜지스터(T2)의 제 1전극은 데이터선(DLj)에 접속되고, 제 2전극은 제 2노드(N2)에 접속된다. 그리고, 제 2트랜지스터(T2)의 게이트전극은 제 1주사선(SL1)에 접속된다. 이와 같은 제 2트랜지스터(T2)는 제 1주사선(SL1)으로 제 1주사신호(GW)가 공급될 때 턴-온되어 데이터선(DLj)과 제 2노드(N2)를 전기적으로 접속시킨다.
제 3트랜지스터(T3)의 제 1전극은 제 2노드(N2)에 접속되고, 제 2전극은 기준전원(VREF)이 공급되는 제 3전원선(PL3)에 접속된다. 그리고, 제 3트랜지스터(T3)의 게이트전극은 제 2주사선(SL2)에 접속된다. 이와 같은 제 3트랜지스터(T3)는 제 2주사선(SL2)으로 제 2주사신호(GC)가 공급될 때 턴-온되어 기준전원(VREF)의 전압을 제 2노드(N2)로 공급한다. 여기서, 기준전원(VREF)은 제 1전원(VDD)과 동일한 전압으로 설정되거나, 소정의 직류 전압으로 설정될 수 있다.
제 4트랜지스터(T4)의 제 1전극은 제 1노드(N1)에 접속되고, 제 2전극은 제 1초기화전원(VINT1)이 공급되는 제 4전원선(PL4)에 접속된다. 그리고, 제 4트랜지스터(T4)의 게이트전극은 제 3주사선(SL3)에 접속된다. 이와 같은 제 4트랜지스터(T4)는 제 3주사선(SL3)으로 제 3주사신호(GI)가 공급될 때 턴-온되어 제 1초기화전원(VINT1)의 전압을 제 1노드(N1)로 공급한다.
제 5트랜지스터(T5)의 제 1전극은 제 5노드(N5)에 접속되고, 제 2전극은 제 1노드(N1)에 접속된다. 그리고, 제 5트랜지스터(T5)의 게이트전극은 제 2주사선(SL2)에 접속된다. 이와 같은 제 5트랜지스터(T5)는 제 2주사선(SL2)으로 제 2주사신호(GC)가 공급될 때 턴-온되어 제 1노드(N1)와 제 5노드(N5)를 전기적으로 접속시킨다. 이 경우, 제 1트랜지스터(T1)는 다이오드 형태로 연결된다.
제 6트랜지스터(T6)의 제 1전극은 제 5노드(N5)에 접속되고, 제 2전극은 제 6노드(N6)(즉, 발광 소자(LD)의 애노드전극)에 접속된다. 그리고, 제 6트랜지스터(T6)의 게이트전극은 제 1발광 제어선(EL1)에 접속된다. 이와 같은 제 6트랜지스터(T6)는 제 1발광 제어선(EL1)으로 제 1발광 제어신호(EM1)가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다. 제 6트랜지스터(T6)가 턴-오프되면 제 1트랜지스터(T1)와 발광 소자(LD)가 전기적으로 차단되고, 이에 따라 발광 소자(LD)는 비발광 상태로 설정될 수 있다.
제 7트랜지스터(T7)의 제 1전극은 제 1전원선(PL1)에 접속되고, 제 2전극은 제 1트랜지스터(T1)의 제 1전극에 접속된다. 그리고, 제 7트랜지스터(T7)의 게이트전극은 제 2발광 제어선(EL2)에 접속된다. 이와 같은 제 7트랜지스터(T7)는 제 2발광 제어선(EL2)으로 제 2발광 제어신호(EM2)가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다. 제 7트랜지스터(T7)가 턴-오프되면 제 1전원선(PL1)과 제 1트랜지스터(T1)의 전기적 접속이 차단된다.
제 8트랜지스터(T8)의 제 1전극은 제 6노드(N6)에 접속되고, 제 2전극은 제 2초기화전원(VINT2)이 공급되는 제 5전원선(PL5)에 접속된다. 그리고, 제 8트랜지스터(T8)의 게이트전극은 제 4주사선(SL4)에 접속된다. 이와 같은 제 8트랜지스터(T8)는 제 4주사선(SL4)으로 제 4주사신호(GB)가 공급될 때 턴-온되어 발광 소자(LD)의 애노드전극으로 제 2초기화전원(VINT2)의 전압을 공급한다.
발광 소자(LD)의 애노드전극으로 제 2초기화전원(VINT2)의 전압이 공급되면 발광 소자(LD)의 기생 커패시터가 방전되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.
한편, 제 1초기화전원(VINT1)의 전압과 제 2초기화전원(VINT2)은 서로 다른 전압으로 설정될 수 있다. 즉, 제 1노드(N1)를 초기화하기 위한 제 1초기화전원(VINT1)의 전압과 발광 소자(LD)의 애노드전극을 초기화하기 위한 제 2초기화전원(VINT2)의 전압은 서로 다르게 설정될 수 있다.
하나의 프레임 기간의 길이가 길어지는 저주파 구동에서 제 1초기화전원(VINT1)의 전압이 지나치게 낮은 경우 제 1트랜지스터(T1)에 강한 온-바이어스 전압이 인가되어 플리커 현상이 발생할 수 있다.
발광 소자(LD)를 초기화하기 위한 제 2초기화전원(VINT2)의 전압이 소정 이상으로 설정되면 발광 소자(LD)의 기생 커패시터가 방전되지 않고 오히려 충전될 수 있다. 따라서, 제 2초기화전원(VINT2)의 전압은 발광 소자(LD)의 기생 커패시터를 방전시킬 수 있을 만큼 충분이 낮아야 한다. 일례로, 제 2초기화전원(VINT2)은 발광 소자(LD)의 문턱전압과 제 2전원(VSS)의 전압을 합한 값보다 낮게 설정될 수 있다.
다만, 이는 예시적인 것으로, 제 1초기화전원(VINT1)의 전압과 제 2초기화전원(VINT2)의 전압은 다양하게 설정될 수 있다. 예를 들어, 제 1초기화전원(VINT1)의 전압과 제 2초기화전원(VINT2)의 전압은 도 4a에 도시된 바와 같이 실질적으로 동일하게 설정될 수 있다.
제 9트랜지스터(T9)의 제 1전극은 바이어스전원(VBIAS)이 공급되는 제 6전원선(PL6)에 접속되고, 제 2전극은 제 1트랜지스터(T1)의 제 1전극에 접속된다. 그리고, 제 9트랜지스터(T9)의 게이트전극은 제 4주사선(SL4)에 접속된다. 이와 같은 제 9트랜지스터(T9)는 제 4주사선(SL4)으로 제 4주사신호(GB)가 공급될 때 턴-온되어 바이어스전원(VBIAS)의 전압을 제 1트랜지스터(T1)의 제 1전극으로 공급한다.
바이어스전원(VBIAS)은 제 1트랜지스터(T1)에 바이어스를 공급하기 위한 것으로 제 1트랜지스터(T1)가 온-바이어스 상태로 설정될 수 있도록 소정의 전압으로 설정될 수 있다. 다만, 본 발명이 이에 한정되지는 않으면 바이어스전원(VBIAS)의 전압은 다양하게 설정될 수 있다.
한편, 도 3에 도시된 바와 같이 제 1노드(N1) 및 제 2노드(N2)에서 누설전류가 최소화되도록 제 2트랜지스터(T2), 제 3트랜지스터(T3), 제 4트랜지스터(T4) 및 제 5트랜지스터(T5)는 듀얼-게이트 트랜지스터(dual-gate transistor)(또는, 직렬 연결된 복수의 서브 트랜지스터들을 포함하는 트랜지스터)로 구현될 수 있다.
예를 들어, 제 2트랜지스터(T2)는 데이터선(DLj)과 제 2노드(N2) 사이에 직렬 접속된 복수의 서브 트랜지스터들(T2_1, T2_2)을 구비하고, 제 5트랜지스터(T5)는 제 1노드(N1)와 제 5노드(N5) 사이에 직렬 접속된 복수의 서브 트랜지스터들(T5_1, T5_2)을 구비할 수 있다.
또한, 제 3트랜지스터(T3)는 제 2노드(N2)와 제 3전원선(PL3) 사이에 직렬 접속된 복수의 제 1서브 트랜지스터들(T3_1, T3_2)를 구비하고, 제 4트랜지스터(T4)는 제 1노드(N1)와 제 4전원선(PL4) 사이에 직렬 접속된 복수의 제 2서브 트랜지스터들(T4_1, T4_2)을 구비할 수 있다.
한편, 화소(PX)의 불량이 용이하게 검출되기 위해서는 검사과정 동안 제 1노드(N1) 및 제 2노드(N2)가 전기적으로 접속되어야 한다. 본 발명의 실시예에서는 검사과정 동안 제 1노드(N1) 및 제 2노드(N2)가 전기적으로 접속될 수 있도록 연결부(또는 연결수단)를 구비한다. 일례로, 연결부는 제 1서브 트랜지스터들(T3_1, T3_2) 사이의 제 3노드(N3)와 제 2서브 트랜지스터들(T4_1, T4_2) 사이의 제 4노드(N4)를 전기적으로 접속시키기 위한 연결선(300a)을 구비한다. 제 3트랜지스터(T3) 및 제 4트랜지스터(T4)가 동시에 턴-온될 때 제 2노드(N2)는 제 3노드(N3), 제 4노드(N4)를 경유하여 제 1노드(N1)와 전기적으로 접속될 수 있고, 이에 따라 공정 과정에서 불량 화소를 용이하게 판별할 수 있다.
보다 상세히 설명하면, 연결선(300a)이 구비되지 않는 경우, 제 1노드(N1)와 제 2노드(N2)는 제 1커패시터(C1)에 의하여 분리되고, 이에 따라 제 1노드(N1)와 제 2노드(N2) 사이에 전류경로가 형성되지 못한다. 그러면, 검사과정에서 데이터선(DLj)에 소정의 전압이 공급되더라도 제 6노드(N6)의 전압이 변경되지 않고, 이에 따라 불량 화소를 판별하기 어렵다.
반면에, 본원 발명과 같이 연결선(300a)에 의하여 제 3노드(N3)와 제 4노드(N4)가 접속되는 경우 제 3트랜지스터(T3) 및 제 4트랜지스터(T4)가 턴-온될 때 제 1노드(N1)와 제 2노드(N2)가 전기적으로 접속될 수 있다. 그러면, 검사과정에서 데이터선(DLj)에 공급되는 소정의 전압에 의하여 제 6노드(N6)의 전압이 변경되고, 이에 따라 불량 화소를 쉽게 판별할 수 있다.
한편, 도 4b에 도시된 바와 같이 제 2트랜지스터(T2) 및 제 5트랜지스터(T5)는 하나의 트랜지스터로 형성될 수 있다.
제 2커패시터(C2)는 제 1전원선(PL1)과 제 2노드(N2) 사이에 접속된다. 이와 같은 제 2커패시터(C2)는 제 2노드(N2)의 전압을 저장하며, 제 2노드(N2)의 전압을 안정화시킬 수 있다.
제 1커패시터(C1)는 제 2노드(N2)와 제 1노드(N1) 사이에 접속된다. 이와 같은 제 1커패시터(C1)는 제 1노드(N1)의 제 2노드(N2) 사이의 전압을 저장할 수 있다.
도 5는 한 프레임의 표시 주사기간에서 화소 동작의 일 예를 설명하기 위한 파형도이다.
도 5를 참조하면, 표시 주사기간(DSP) 동안 화소(PX)는 영상 표시를 위한 신호들을 공급받을 수 있다. 이를 위하여, 표시 주사기간(DSP)은 데이터신호가 기입되는 기간을 포함한다.
표시 주사기간(DSP)은 제 1트랜지스터(T1)의 문턱전압이 보상되는 제 1기간(P1), 데이터신호가 공급되는 제 2기간(P2), 바이어스 전원(VBIAS) 및 제 2초기화전원(VINT2)의 전압이 인가되는 제 3기간(P3) 및 데이터신호에 대응하여 화소(PX)가 발광하는 제 4기간(P4)을 포함할 수 있다.
제 1기간(P1) 내지 제 3기간(P3)은 화소(PX)의 비발광기간으로 설정될 수 있다. 이를 위하여, 제 1기간(P1) 내지 제 3기간(P3) 동안 제 1발광 제어선(EL1)으로 제 1발광 제어신호(EM1)가 공급된다. 제 1발광 제어선(EL1)으로 제 1발광 제어신호(EM1)가 공급되면 제 6트랜지스터(T6)가 턴-오프 상태로 설정된다. 그리고, 제 2기간(P2) 및 제 3기간(P3) 동안 제 2발광 제어선(EL2)으로 제 2발광 제어신호(EM2)가 공급된다. 제 2발광 제어선(EL2)으로 제 2발광 제어신호(EM2)가 공급되면 제 7트랜지스터(T7)가 턴-오프 상태로 설정된다. 이와 같이 제 6트랜지스터(T6) 및/또는 제 7트랜지스터(T7)가 턴-오프되는 경우 제 1전원선(PL1)으로부터 발광 소자(LD)로의 전류경로가 차단되고, 이에 따라 화소(PX)는 비발광 상태로 설정될 수 있다.
한편, 제 4기간(P4)은 데이터신호에 대응하여 화소(PX)가 빛을 생성하는 발광기간으로 설정될 수 있다. 다만, 데이터신호가 블랙계조에 대응하는 경우 화소(PX)는 제 4기간(P4) 동안 비발광 상태로 설정될 수 있다.
제 1기간(P1)은 복수의 서브기간(P1a, P1b, P1c)을 포함할 수 있다. 도 5에서는 제 1기간(P1)이 3개의 서브기간(P1a, P1b, P1c)을 포함하는 것으로 도시하였지만, 본 발명이 이에 한정되지는 않는다. 일례로, 제 1기간(P1)은 2개 이상의 서브기간을 포함할 수 있다.
제 1서브기간(P1a)에는 제 3주사선(SL3)으로 제 3주사신호(GI), 제 2주사선(SL2)으로 제 2주사신호(GC)가 순차적으로 공급된다. 제 3주사선(SL3)으로 제 3주사신호(GI)가 공급되면 제 4트랜지스터(T4)가 턴-온된다. 제 4트랜지스터(T4)가 턴-온되면 제 1초기화전원(VINT1)의 전압이 제 1노드(N1)로 공급되고, 제 1노드(N1)가 제 1초기화전원(VINT1)의 전압으로 초기화된다.
제 2주사선(SL2)으로 제 2주사신호(GC)가 공급되면 제 3트랜지스터(T3) 및 제 5트랜지스터(T5)가 턴-온된다. 제 3트랜지스터(T3)가 턴-온되면 기준전원(VREF)의 전압이 제 2노드(N2)로 공급되고, 제 2노드(N2)가 기준전원(VREF)의 전압으로 초기화된다.
제 5트랜지스터(T5)가 턴-온되면 제 1노드(N1)와 제 5노드(N5)가 전기적으로 접속된다. 이 경우, 제 1트랜지스터(T1)는 다이오드 형태로 접속된다. 제 1트랜지스터(T1)가 다이오드 형태로 접속되면 제 1전원선(PL1)으로부터 제 1전원(VDD)의 전압이 다이오드 형태의 제 1트랜지스터(T1)를 경유하여 제 1노드(N1)로 공급된다. 이 경우, 제 1노드(N1)에는 제 1전원(VDD)의 전압에서 제 1트랜지스터(T1)의 절대치 문턱전압을 감한 전압이 인가될 수 있고, 이에 따라 제 1커패시터(C1)에는 제 1트랜지스터(T1)의 문턱전압에 대응하는 전압이 저장될 수 있다. 일례로, 기준전원(VREF)의 전압이 제 1전원(VDD)의 전압과 동일한 경우 제 1커패시터(C1)에는 제 1트랜지스터(T1)의 문턱전압이 저장될 수 있다.
한편, 제 1서브기간(P1a) 동안 제 2노드(N2)의 전압은 이전 데이터신호의 전압으로부터 기준전원(VREF)의 전압으로 변경되고, 제 2노드(N2)의 전압 변화량은 제 1커패시터(C1)의 커플링에 의하여 제 1노드(N1)로 전달될 수 있다. 이 경우, 제 1서브기간(P1a) 동안 제 1커패시터(C1)에 저장되는 전압에는 이전 데이터신호에 대응하는 전압이 일부 포함될 수 있다.
다만, 제 1서브기간(P1a) 동안 제 2주사선(SL2)으로 제 2주사신호(GC)를 충분히 긴 시간(일례로, 3수평기간 이상) 동안 인가하는 경우 이전 데이터신호와 무관하게 제 1커패시터(C1)에 제 1트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장할 수 있다. 추가적으로, 본 발명의 실시예에서는 제 1기간(P1)은 제 2서브기간(P1b) 및 제 3서브기간(P1c)을 포함한다.
제 2서브기간(P1b) 및 제 3서브기간(P1c)에는 제 3주사선(SL3)으로 제 3주사신호(GI), 제 2주사선(SL2)으로 제 2주사신호(GC)가 순차적으로 공급되고, 이에 따라 제 1서브기간(P1a)을 이용하여 설명한 바와 같이 제 1트랜지스터(T1)의 문턱전압에 대응하는 전압이 제 1커패시터(C1)에 저장된다. 이와 같이 제 1기간(P1)이 복수의 서브기간(P1a, P1b, P1c)을 포함하는 경우, 제 1커패시터(C1)에는 안정적으로 원하는 전압이 저장될 수 있다.
제 2기간(P2)에는 제 1주사선(SL1)으로 제 1주사신호(GW)가 공급된다. 제 1주사선(SL1)으로 제 1주사신호(GW)가 공급되면 제 2트랜지스터(T2)가 턴-온된다. 여기서, 제 1주사신호(GW)는 1 수평기간 동안 공급될 수 있다.
제 2트랜지스터(T2)가 턴-온되면 데이터선(DLj)과 제 2노드(N2)가 전기적으로 접속되고, 이에 따라 제 2노드(N2)로 데이터신호의 전압이 공급된다. 그러면, 제 2노드(N2)의 전압은 기준전원(VREF)의 전압으로부터 데이터신호의 전압의 변경된다. 제 1노드(N1)는 제 1커패시터(C1)에 의하여 제 2노드(N2)와 접속되므로, 제 1노드(N1)에는 제 2노드(N2)의 전압 변화랑(즉, Vdata-VREF)이 반영될 수 있다(여기서, Vdata는 데이터신호의 전압). 따라서, 제 1노드(N1)의 전압은 "VDD -Vth + (Vdata - VREF)"로 변경될 수 있다.
한편, 본 발명은 제 1기간(P1) 동안 제 1트랜지스터(T1)의 문턱전압을 보상하고, 제 2기간(P2) 동안 화소(PX)로 데이터신호의 전압을 공급한다. 즉, 본 발명은 데이터신호의 공급 여부와 무관하게 별도의 기간(즉, 제 1기간(P1))을 이용하여 제 1트랜지스터(T1)의 문턱전압을 보상할 수 있고, 이에 따라 저주파 구동에서도 충분한 시간 동안 제 1트랜지스터(T1)의 문턱전압을 보상할 수 있다.
제 3기간(P3)에는 제 4주사선(SL4)으로 적어도 하나의 제 4주사신호(GB)가 공급된다. 일례로, 제 3기간(P3) 동안 제 4주사선(SL4)으로 3개의 제 4주사신호(GB)가 연속적으로 공급될 수 있지만, 본원 발명이 이에 한정되지는 않는다.
제 4주사선(SL4)으로 제 4주사신호(GB)가 공급되면 제 8트랜지스터(T8) 및 제 9트랜지스터(T9)가 턴-온된다. 제 8트랜지스터(T8)가 턴-온되면 제 5전원선(PL5)으로부터의 제 2초기화전원(VINT2)의 전압이 제 6노드(N6)로 공급된다. 그러면, 발광 소자(LD)에 형성된 기생 커패시터에 충전된 전하가 초기화된다.
제 9트랜지스터(T9)가 턴-온되면 바이어스 전원(VBIAS)의 전압이 제 1트랜지스터(T1)의 제 1전극으로 공급된다. 그러면, 제 1트랜지스터(T1)의 특성은 특정 상태(예를 들면, 온 바이어스 상태)로 초기화되고, 이에 따라 균일한 휘도의 영상을 표시할 수 있다.
한편, 제 4주사선(SL4)으로 복수개의 제 4주사신호(GB)가 연속적으로 공급되기 때문에 제 6노드(N6)로 제 2초기화전원(VINT2)의 전압이 복수번 공급되고, 이에 따라 발광 소자(LD)의 기생 커패시터가 안정적으로 초기화될 수 있다. 또한, 제 4주사선(SL4)으로 복수개의 제 4주사신호(GB)가 연속적으로 공급되기 때문에 제 1트랜지스터(T1)는 복수번 바이어스 상태로 설정되고, 이에 따라 제 1트랜지스터(T1)의 특성을 원하는 상태로 설정할 수 있다.
제 4기간(P4)에는 제 1발광 제어선(EL1)으로 제 1발광 제어신호(EM1)의 공급이 중단되고, 제 2발광 제어선(EL2)으로 제 2발광 제어신호(EM2)의 공급이 중단된다. 제 1발광 제어신호(EM1)의 공급이 중단되면 제 6트랜지스터(T6)가 턴-온되고, 이에 따라 제 1트랜지스터(T1)와 발광 소자(LD)가 전기적으로 접속된다. 제 2발광 제어신호(EM2)의 공급이 중단되면 제 7트랜지스터(T7)가 턴-온되고, 이에 따라 제 1전원선(PL1)과 제 1트랜지스터(T1)가 전기적으로 접속된다.
따라서, 제 4기간(P4) 동안 제 1전원선(PL1)으로부터 제 1트랜지스터(T1) 및 발광 소자(LD)를 경유하여 제 2전원선(PL2)으로 이어지는 전류경로가 형성된다. 제 1트랜지스터(T1)는 제 1노드(N1)에 인가된 전압에 대응하여 소정의 전류를 발광 소자(LD)로 공급하고, 이에 따라 제 4기간(P4) 동안 발광 소자(LD)는 소정 휘도의 빛을 생성한다.
도 6은 한 프레임의 자가 주사기간에서 화소 동작의 일 예를 설명하기 위한 파형도이다.
도 6을 참조하면, 자가 주사기간(SSP) 동안에는 발광 소자(LD)에 대한 초기화 및 제 1트랜지스터(T1)의 특성을 초기화하는 동작이 수행될 수 있다.
영상 리프레쉬 레이트에 따라 한 프레임은 적어도 하나의 자가 주사기간(SSP)을 포함할 수 있다. 자가 주사기간(SSP)은 제 5기간(P5) 및 제 6기간(P6)을 포함할 수 있다.
제 5기간(P5)과 중첩되며, 제 5기간(P5) 이전에 제 1발광 제어선(EL1)으로 제 1발광 제어신호(EM1)가 공급된다. 제 1발광 제어선(EL1)으로 제 1발광 제어신호(EM1)가 공급되면 제 6트랜지스터(T6)가 턴-오프 상태로 설정된다. 그리고, 제 5기간(P5)과 중첩되며 제 1발광 제어신호(EM1)가 공급된 후 제 2발광 제어선(EL2)으로 제 2발광 제어신호(EM2)가 공급된다. 제 2발광 제어선(EL2)으로 제 2발광 제어신호(EM2)가 공급되면 제 7트랜지스터(T7)가 턴-오프 상태로 설정된다. 이와 같이 제 6트랜지스터(T6) 및/또는 제 7트랜지스터(T7)가 턴-오프되는 경우 제 1전원선(PL1)으로부터 발광 소자(LD)로의 전류경로가 차단되고, 이에 따라 화소(PX)는 비발광 상태로 설정될 수 있다.
한편, 제 1발광 제어선(EL1)으로 공급되는 제 1발광 제어신호(EM1) 및 제 2발광 제어선(EL2)으로 공급되는 제 2발광 제어신호(EM2)는 표시 주사기간(DSP)과 동일한 폭(또는 넓이, 시간)을 갖도록 공급될 수 있다.
제 5기간(P5)에는 제 4주사선(SL4)으로 적어도 하나의 제 4주사신호(GB)가 공급된다. 일례로, 제 5기간(P5)에는 제 3기간(P3)과 동일한 개수의 제 4주사신호(GB)가 공급될 수 있다.
제 4주사선(SL4)으로 제 4주사신호(GB)가 공급되면 제 8트랜지스터(T8) 및 제 9트랜지스터(T9)가 턴-온된다. 제 8트랜지스터(T8)가 턴-온되면 제 5전원선(PL5)으로부터의 제 2초기화전원(VINT2)의 전압이 제 6노드(N6)로 공급된다. 그러면, 발광 소자(LD)에 형성된 기생 커패시터에 충전된 전하가 초기화된다.
제 9트랜지스터(T9)가 턴-온되면 바이어스 전원(VBIAS)의 전압이 제 1트랜지스터(T1)의 제 1전극으로 공급된다. 그러면, 제 1트랜지스터(T1)의 특성은 특정 상태(예를 들면, 온 바이어스 상태)로 초기화되고, 이에 따라 균일한 휘도의 영상을 표시할 수 있다.
한편, 제 4주사신호(GB)와 발광 제어신호(EM1, EM2)는 영상 리프레시 레이트와 무관하게 일정한 주파수로 공급될 수 있다. 따라서, 영상 리프레시 레이트가 변하는 경우에도, 발광 소자(LD) 및 제 1트랜지스터(T1)의 특성은 주기적으로 초기화될 수 있다. 따라서, 다양한 영상 리프레시 레이트(특히, 저주파 구동)에 대응하여 화소(PX)는 균일한 휘도 특성을 나타낼 수 있다.
제 6기간(P6)에는 제 1발광 제어선(EL1)으로 제 1발광 제어신호(EM1)의 공급이 중단되고, 제 2발광 제어선(EL2)으로 제 2발광 제어신호(EM2)의 공급이 중단된다. 제 1발광 제어신호(EM1)의 공급이 중단되면 제 6트랜지스터(T6)가 턴-온되고, 이에 따라 제 1트랜지스터(T1)와 발광 소자(LD)가 전기적으로 접속된다. 제 2발광 제어신호(EM2)의 공급이 중단되면 제 7트랜지스터(T7)가 턴-온되고, 이에 따라 제 1전원선(PL1)과 제 1트랜지스터(T1)가 전기적으로 접속된다.
따라서, 제 6기간(P6) 동안 제 1전원선(PL1)으로부터 제 1트랜지스터(T1) 및 발광 소자(LD)를 경유하여 제 2전원선(PL2)으로 이어지는 전류경로가 형성된다. 제 1트랜지스터(T1)는 제 1노드(N1)에 인가된 전압에 대응하여 소정의 전류를 발광 소자(LD)로 공급하고, 이에 따라 제 6기간(P6) 동안 발광 소자(LD)는 소정 휘도의 빛을 생성한다.
도 7은 영상 리프레시 레이트에 따른 표시 장치의 표시 방법을 설명하기 위한 개념도이다.
도 7을 참조하면, 영상 리프레시 레이트(RR)에 따라서, 제 1주사신호(GW), 제 2주사신호(GC) 및 제 3주사신호(GI)의 출력 주파수가 달라질 수 있다. 예를 들어, 제 1주사신호(GW), 제 2주사신호(GC) 및 제 3주사신호(GI)는 영상 리프레시 레이트(RR)에 비례하여 주파수가 증가될 수 있다.
실시예에서, 제 4주사신호(GB) 및 발광 제어신호(EM1, EM2)는 영상 리프레시 레이트(RR)와 무관하게 일정한 주파수로 출력될 수 있다. 예를 들어, 제 4주사신호(GB0 및 발광 제어신호(EM1, EM2))는 표시 장치(1000)에서 구현할 수 있는 최대 리프레스 레이트의 2배의 주파수로 설정될 수 있다.
실시예에서, 표시 주사기간(DSP) 및 자가 주사기간(SSP)의 길이는 실질적으로 동일할 수 있다. 다만, 한 프레임 기간에 포함되는 자가 주사기간(SSP) 들의 개수는 영상 리프레시 레이트(RR)에 따라 결정될 수 있다.
도 7에 도시된 바와 같이, 표시 장치(1000)가 120Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사기간(DSP) 및 하나의 자가 주사기간(SSP)을 포함할 수 있다. 이에 따라, 표시 장치(1000)가 120Hz 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 화소(PX)들은 각각 발광 및 비발광을 교번하여 2회씩 반복할 수 있다.
표시 장치(1000)가 80Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사기간(DSP) 및 두 개의 자가 주사기간(SSP)을 포함할 수 있다. 이에 따라, 표시 장치(1000)가 80Hz 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 화소(PX)들은 각각 발광 및 비발광을 교번하여 3회씩 반복할 수 있다.
상기와 유사한 방식으로 표시 장치(1000)는 한 프레임 기간에 포함되는 자가 주사기간(SSP)의 개수를 조절함으로써 60Hz, 48Hz, 30Hz, 24Hz, 1Hz 등의 구동 주파수로 구동될 수 있다.
즉, 본 발명의 실시예에서는 구동 주파수가 감소할수록 한 프레임에 포함되는 자가 주사기간(SSP)의 개수를 증가시킴으로써 화소(PX) 각각에 포함된 발광 소자(LD) 및 제 1트랜지스터(T1)를 일정 주기마다 초기화할 수 있고, 이에 따라 화소(PX)는 균일한 휘도 특성을 나타낼 수 있다.
도 8은 공정 과정 중 화소의 검사과정 동안 공급되는 구동 파형의 실시예를 나타내는 도면이다. 도 9는 검사과정 동안 전류의 경로를 나타내는 도면이다.
본 발명의 화소(PX)는 상술한 바와 같이 연결선(300a)을 이용하여 제 3노드(N3) 및 제 4노드(N4)를 전기적으로 접속시킨다. 이 경우, 제 3노드(N3)와 제 4노드(N4) 사이에 전류 경로가 형성되고, 이에 따라 검사과정 동안 트랜지스터들의 불량을 용이하게 판별할 수 있다. 한편, 검사과정 동안 공급되는 구동 파형은 제 3노드(N3) 및 제 4노드(N4) 사이에 전류가 흐를 수 있도록 다양한 형태로 변경될 수 있다.
화소(PX)의 검사과정은 발광 소자(LD)의 애노드전극이 증착되기 이전에 제 6노드(N6)의 전압을 이용하여 불량을 판별하는 공정을 의미할 수 있다. (다만, 애노드전극이 증착된 후에도 동일한 검사과정이 수행될 수 있음은 물론이다.)
도 8을 참조하면, 제 10기간(P10) 동안 제 2발광 제어선(EL2)으로 제 2발광 제어신호(EM2)가 공급되지 않고, 이에 따라 제 7트랜지스터(T7)는 턴-온 상태로 설정된다. 즉, 검사과정 동안 제 1전원선(PL1)은 제 1트랜지스터(T1)와 전기적으로 접속된다.
그리고, 제 10기간(P10) 동안 제 1주사선(SL1)으로 제 1주사신호(GW), 제 2주사선(SL2)으로 제 2주사신호(GC), 제 3주사선(SL3)으로 제 3주사신호(GI)으로 주사신호가 순차적으로 공급될 수 있다. 즉, 제 10기간(P10) 중 제 1서브기간(P10a) 동안 제 1주사신호(GW)가 공급되고, 제 2서브기간(P10b) 동안 제 2주사신호(GC)가 공급되고, 제 3서브기간(P10c) 동안 제 3주사신호(GI)가 공급된다.
여기서, 제 2서브기간(P10b) 중 일부기간 동안 제 1주사신호(GW) 및 제 2주사신호(GC)가 중첩되고, 제 3서브기간(P10c) 중 일부기간 동안 제 2주사신호(GC) 및 제 3주사신호(GI)가 중첩될 수 있다. 그리고, 제 3서브기간(P10c) 중 일부기간 동안 제 1발광 제어선(EL1)으로 제 1발광 제어신호(EM1)의 공급이 중단된다.
제 1주사선(SL1)으로 제 1주사신호(GW)가 공급되면 제 2트랜지스터(T2)가 턴-온되고, 이에 따라 데이터선으로부터의 소정의 전압(이후, "검사전압" 이라고 함)이 제 2노드(N2)로 공급된다. 검사전압은 화소(PX)를 검사하기 위한 전압으로 다양한 전압으로 설정될 수 있다. 일례로, 검사전압은 제 6노드(N6)에 소정의 전압이 인가될 수 있도록 양전압(일례로, 5V 이상의 전압)으로 설정될 수 있다. 제 2노드(N2)로 공급된 검사전압은 제 2커패시터(C2)에 저장될 수 있다.
제 2주사선(SL2)으로 제 2주사신호(GC)가 공급되면 제 3트랜지스터(T3) 및 제 5트랜지스터(T5)가 턴-온된다. 제 3트랜지스터(T3)가 턴-온되면 제 2노드(N2)가 제 3노드(N3)를 경유하여 제 4노드(N4)와 전기적으로 접속된다. 그러면, 제 2커패시터(C2)에 저장된 검사전압에 대응하여 제 4노드(N4)로 소정의 전압이 공급된다. 제 5트랜지스터(T5)가 턴-온되면 제 1노드(N1)와 제 5노드(N5)가 전기적으로 접속된다.
이후, 제 1주사선(SL1)으로 제 1주사신호(GW)의 공급이 중단되고, 이에 따라 제 2트랜지스터(T2)가 턴-오프된다. 그리고, 제 3주사선(SL3)으로 제 3주사신호(GI)가 공급되어 제 4트랜지스터(T4)가 턴-온된다. 제 4트랜지스터(T4)가 턴-온되면 제 1노드(N1)와 제 4노드(N4)가 전기적으로 접속된다. 이때, 제 3트랜지스터(T3)가 턴-온 상태를 유지하기 때문에 제 2노드(N2) 및 제 5노드(N5)가 전기적으로 접속되고, 이에 따라 제 5노드(N5)에는 제 1전원선(PL1)으로부터 제 1트랜지스터(T1)를 경유하여 공급되는 소정의 전류에 대응하는 전압 및 제 2커패시터(C2)로부터 공급되는 검사전압에 대응하는 전압이 인가된다. 이후, 제 5노드(N5)에 인가된 전압을 측정전압이라 하기로 한다.
제 5노드(N5)에 측정전압이 인가된 후 제 1발광 제어선(EL1)으로 제 1발광 제어신호(EM1)의 공급이 중단되어 제 6트랜지스터(T6)가 턴-온된다. 제 6트랜지스터(T6)가 턴-온되면 제 5노드(N5)의 측정전압이 제 6노드(N6)로 인가되고, 외부의 검사장치에서 제 6노드(N6)의 전압을 측정함으로써 화소(PX)의 불량 여부를 판단할 수 있다. 일례로, 제 5노드(N5)의 전압은 제 1트랜지스터(T1)의 기생 커패시터 등에 의하여 저장된 후 제 6노드(N6)로 공급될 수 있다.(추가적으로, 제 6트랜지스터(T6)의 턴-온기간은 제 3트랜지스터(T3), 제 4트랜지스터(T4) 및 제 5트랜지스터(T5)의 턴-온 기간과 중첩될 수 있다.)
다시 말하여, 제 6노드(N6)에 공급되는 측정전압은 도 9에 도시된 바와 같이 데이터선(DLj)으로부터 제 6노드(N6)에 대응하는 전류 경로, 제 1전원선(PL1)으로부터 제 6노드(N6)에 대응하는 전류 경로에 대응하여 인가되고, 이에 따라 제 6노드(N6)의 전압을 측정함으로써 화소(PX)의 불량 여부를 판단할 수 있다.
예를 들어, 제 2트랜지스터(T2)에 불량이 발생되는 경우 검사전압이 제 2노드(N2)로 공급되지 못하고, 이에 따라 제 6노드(N6)에서 원하는 전압이 측정되지 못한다. 마찬가지로, 제 7트랜지스터(T7)에 불량이 발생되는 경우, 제 1전원(VDD)에 대응하는 전류가 제 6노드(N6)로 공급되지 못하고, 이에 따라 제 6노드(N6)에서 원하는 전압이 측정되지 못한다. 즉, 본 발명의 실시예에서는 연결선(300a)을 이용하여 제 3노드(N3) 및 제 4노드(N4)를 전기적으로 접속시킴으로써 화소(PX)의 불량을 안정적으로 검출할 수 있다.
실험적으로, 제 1주사신호(GW), 제 2주사신호(GC) 및 제 3주사신호(GI)를 순차적으로 공급한 후, 데이터선(Dj)으로 검사전압을 공급하는 경우와 그렇지 않은 경우 제 6노드(N6)의 측정전압이 다르게 설정되고, 이에 따라 화소(PX)의 불량 여부를 판별할 수 있다.
한편, 제 10기간(P10) 동안 기준전원(VREF) 및 제 1초기화전원(VINT1)의 전압은 다양하게 설정될 수 있다. 일례로, 제 10기간(P10) 동안 제 3전원선(PL3) 및 제 4전원선(PL4)은 플로팅 상태로 설정될 수 있다. 다른 실시예로, 제 10기간(P10) 동안 기준전원(VREF)은 소정의 음전압으로 설정되고, 제 1초기화전원(VINT1)은 양전압으로 설정될 수 있다.
제 11기간(P11)에는 제 1발광 제어선(EL1)으로 제 1발광 제어신호(EM1)가 공급되고, 이에 따라 제 6트랜지스터(T6)가 턴-오프된다. 그리고, 제 11기간(P11)에는 제 2발광 제어선(EL2)으로 제 2발광 제어신호(EM2)가 공급되고, 이에 따라 제 7트랜지스터(T7)가 턴-오프된다.
그리고, 제 11기간(P11)에는 제 4주사선(SL4)으로 제 4주사신호(GB)가 공급된다. 제 4주사선(SL4)으로 제 4주사신호(GB)가 공급되면 제 8트랜지스터(T8) 및 제 9트랜지스터(T9)가 턴-온된다. 제 8트랜지스터(T8)가 턴-온되면 제 6노드(N6)가 제 2초기화전원(VINT2)의 전압으로 초기화된다. 제 9트랜지스터(T9)가 턴-온되면 제 1트랜지스터(T1)의 제 1전극이 바이어스전원(VBIAS)의 전압으로 초기화된다. 추가적으로 제 11기간(P11) 동안 제 6노드(N6)의 전압을 측정하여 제 8트랜지스터(T8)의 불량여부를 추가적으로 검사할 수 있다.
상술한 바와 같이 본 발명의 실시예에서는 제 3노드(N3) 및 제 4노드(N4)를 전기적으로 접속시키는 연결선(300a)에 의하여 검사과정 동안 데이터선(DLj)으로부터 제 6노드(N6)로 이어지는 전류경로를 형성할 수 있고, 이에 따라 화소(PX)의 불량 여부를 검출할 수 있다. 한편, 본 발명의 실시예에서 검사과정 동안 공급되는 구동파형은 데이터선(DLj)과 제 6노드(N6)로 전류경로가 형성될 수 있도록 다양하게 설정될 수 있다.
도 10은 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 10을 설명할 때 도 3과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 10을 참조하면, 본 발명의 또 다른 실시예에 의한 화소(PXa)는 연결부로서 제 2노드(N2)와 제 4노드(N4) 사이에 위치되는 연결선(300b)을 구비한다. 연결선(300b)은 제 2노드(N2)와 제 4노드(N4)를 전기적으로 접속시킨다. 도 10에 도시된 화소(PXa)는 연결선(300b)을 이용하여 데이터선(DLj)으로부터 제 6노드(N6)로 이어지는 전류경로를 형성할 수 있고, 이에 따라 검사과정에서 화소(PXa)의 불량 여부를 검출할 수 있다.
도 11은 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 11을 설명할 때 도 3과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세하 설명은 생략하기로 한다.
도 11을 참고하면, 본 발명의 또 다른 실시예에 의한 화소(PXb)는 연결부로서 제 1노드(N1)와 제 2노드(N2) 사이에 접속되며, 게이트전극이 제 5주사선(SL5)과 접속되는 제 10트랜지스터(T10)(또는 연결 트랜지스터)를 구비한다.
제 10트랜지스터(T10)는 제 5주사선(SL5)으로 제 5주사신호(GC')가 공급될 때 턴-온되어 제 1노드(N1)와 제 2노드(N2)를 전기적으로 접속시킨다. 제 1노드(N1)와 제 2노드(N2)가 전기적으로 접속되면 데이터선(DLj)으로부터 제 6노드(N6)로 이어지는 전류경로가 형성되고, 이에 따라 검사과정에서 화소(PXb)의 불량 여부를 검출할 수 있다.
추가적으로, 검사과정 동안 제 5주사신호(GC')는 제 2주사선(SL2)으로 공급되는 제 2주사신호(GC)와 동일한 타이밍에 공급될 수 있다. 일례로, 제 5주사신호(GC')는 검사과정 동안 제 1주사신호(GW), 제 2주사신호(GC)와 적어도 일부기간 중첩되도록 공급될 수 있고, 이에 따라 데이터선(DLj)으로부터 제 6노드(N6)로 이어지는 전류경로가 형성될 수 있다. 실제로, 본 발명의 실시예에서는 데이터선(DLj)과 제 6노드(N6)로 전류가 경로가 형성될 수 있도록 다양한 형태로 주사신호(GW, GC, GC', Gi) 및 발광 제어신호(EM1, EM2)의 공급 타이밍을 제어할 수 있다.
한편, 표시 주사기간(DSP) 및 자가 주사기간(SSP) 기간 동안 제 5주사선(SL5)으로는 제 5주사신호(GC')가 공급되지 않는다. 즉, 제 10트랜지스터(T10)는 검사과정 이외의 기간 동안 턴-오프 상태를 유지한다.
도 12는 본 발명의 또 다른 실시예에 의한 화소를 나타내는 도면이다. 도 12를 설명할 때 도 3과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 12를 참고하면, 본 발명의 또 다른 실시예에 의한 화소(PXc)에서는 제 2커패시터(C2')가 제 1전원선(PL1)과 제 1노드(N1) 사이에 접속될 뿐 그 외의 구성은 도 3의 화소(PX)와 동일하다. 즉, 도 12의 화소(PXc)의 실질적 동작과정은 도 3의 화소(PX)와 동일하고, 이에 따라 상세한 설명은 생략하기로 한다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부
200, 300, 400, 500: 주사 구동부
300a, 300b : 연결선
600, 700: 발광 구동부
800: 데이터 구동부
900: 타이밍 제어부
1000: 표시 장치

Claims (20)

  1. 발광 소자와,
    제 1전원의 전압을 공급받는 제 1전원선에 제 1전극에 접속되며, 게이트전극과 접속된 제 1노드의 전압에 대응하여 상기 제 1전원으로부터 상기 발광 소자를 경유하여 제 2전원선과 접속된 제 2전원으로 흐르는 전류량을 제어하는 제 1트랜지스터와;
    데이터선 및 제 2노드 사이에 접속되며, 제 1주사선으로부터 제 1주사신호가 공급될 때 턴-온되는 제 2트랜지스터와;
    상기 제 1노드 및 상기 제 2노드 사이에 접속되는 제 1커패시터와;
    상기 제 1노드 및 제 2노드를 전기적으로 연결시키기 위한 연결부를 구비하는 화소.
  2. 제 1항에 있어서,
    상기 제 2노드와 기준전원의 전압이 공급되는 제 3전원선 사이에 직렬로 접속되며, 제 2주사선으로부터 제 2주사신호가 공급될 때 턴-온되는 복수의 제 1서브 트랜지스터들을 포함하는 제 3트랜지스터와;
    상기 제 1노드와 제 1초기화전원의 전압이 공급되는 제 4전원선 사이에 직렬로 접속되며, 제 3주사선으로부터 제 3주사신호가 공급될 때 턴-온되는 복수의 제 2서브 트랜지스터들을 포함하는 제 4트랜지스터를 더 구비하는 화소.
  3. 제 2항에 있어서,
    상기 연결부는 상기 제 1서브 트랜지스터들 사이의 제 3노드와 상기 제 2서브 트랜지스터들 사이의 제 4노드를 전기적으로 접속시키는 연결선을 구비하는 화소.
  4. 제 2항에 있어서,
    상기 화소의 검사과정 동안 상기 제 3트랜지스터 및 상기 제 4트랜지스터는 적어도 일부 턴-온 기간이 중첩되는 화소.
  5. 제 2항에 있어서,
    상기 제 1노드와 상기 제 1트랜지스터의 제 2전극 사이에 접속되며, 상기 제 2주사신호가 공급될 때 턴-온되는 제 5트랜지스터와;
    상기 제 1트랜지스터의 제 2전극과 상기 발광 소자의 애노드전극 사이에 접속되며, 제 1발광 제어선으로 제 1발광 제어신호가 공급될 때 턴-오프되는 제 6트랜지스터와;
    상기 제 1전원선과 상기 제 1트랜지스터의 제 1전극 사이에 접속되며, 제 2발광 제어선으로 제 2발광 제어신호가 공급될 때 턴-오프되는 제 7트랜지스터와;
    상기 발광 소자의 애노드전극과 제 2초기화전원의 전압이 공급되는 제 5전원선 사이에 접속되며, 제 4주사선으로 제 4주사신호가 공급될 때 턴-온되는 제 8트랜지스터와;
    상기 제 1트랜지스터의 제 1전극과 바이어스전원의 전압이 공급되는 제 6전원선 사이에 접속되며, 상기 제 4주사신호가 공급될 때 턴-온되는 제 9트랜지스터를 더 구비하는 화소.
  6. 제 5항에 있어서,
    상기 제 1초기화전원 및 상기 제 2초기화전원은 동일한 전압값으로 설정되는 화소.
  7. 제 5항에 있어서,
    상기 제 2트랜지스터 및 상기 제 5트랜지스터 각각은 직렬로 접속된 복수의 트랜지스터를 구비하는 화소.
  8. 제 1항에 있어서,
    상기 제 1전원선과 상기 제 2노드 사이에 접속되는 제 2커패시터를 더 구비하는 화소.
  9. 제 1항에 있어서,
    상기 제 1전원선과 상기 제 1노드 사이에 접속되는 제 2커패시터를 더 구비하는 화소.
  10. 제 2항에 있어서,
    상기 연결부는 상기 제 2서브 트랜지스터들 사이의 제 4노드와 상기 제 2노드를 전기적으로 접속시키는 연결선을 구비하는 화소.
  11. 제 1항에 있어서,
    상기 연결부는 상기 제 1노드와 상기 제 2노드 사이에 접속되며, 제 5주사선으로 제 5주사신호가 공급될 때 턴-온되는 제 10트랜지스터를 구비하는 화소.
  12. 제 11항에 있어서,
    상기 제 10트랜지스터는 상기 화소의 검사과정 동안 턴-온되며, 상기 검사과정 이외의 기간 동안 턴-오프되는 화소.
  13. 주사선들, 발광 제어선들 및 데이터선들과 접속되는 화소들을 구비하며;
    상기 화소들 각각은
    발광 소자와,
    제 1전원의 전압을 공급받는 제 1전원선에 제 1전극에 접속되며, 게이트전극과 접속된 제 1노드의 전압에 대응하여 상기 제 1전원으로부터 상기 발광 소자를 경유하여 제 2전원선과 접속된 제 2전원으로 흐르는 전류량을 제어하는 제 1트랜지스터와;
    데이터선 및 제 2노드 사이에 접속되며, 제 1주사선으로부터 제 1주사신호가 공급될 때 턴-온되는 제 2트랜지스터와;
    상기 제 1노드 및 상기 제 2노드 사이에 접속되는 제 1커패시터와;
    상기 제 1노드 및 제 2노드를 전기적으로 연결시키기 위한 연결부를 구비하는 표시 장치.
  14. 제 13항에 있어서,
    상기 화소들 각각은
    상기 제 2노드와 기준전원의 전압이 공급되는 제 3전원선 사이에 직렬로 접속되며, 제 2주사선으로부터 제 2주사신호가 공급될 때 턴-온되는 복수의 제 1서브 트랜지스터들을 포함하는 제 3트랜지스터와;
    상기 제 1노드와 제 1초기화전원의 전압이 공급되는 제 4전원선 사이에 직렬로 접속되며, 제 3주사선으로부터 제 3주사신호가 공급될 때 턴-온되는 복수의 제 2서브 트랜지스터들을 포함하는 제 4트랜지스터를 더 구비하는 표시 장치.
  15. 제 14항에 있어서,
    상기 연결부는 상기 제 1서브 트랜지스터들 사이의 제 3노드와 상기 제 2서브 트랜지스터들 사이의 제 4노드를 전기적으로 접속시키는 연결선을 구비하는 표시 장치.
  16. 제 14항에 있어서,
    상기 연결부는 상기 제 2서브 트랜지스터들 사이의 제 4노드와 상기 제 2노드를 전기적으로 접속시키는 연결선을 구비하는 표시 장치.
  17. 제 13항에 있어서,
    상기 연결부는 상기 제 1노드와 상기 제 2노드 사이에 접속되며, 제 5주사선으로 제 5주사신호가 공급될 때 턴-온되는 제 10트랜지스터를 구비하는 표시 장치.
  18. 제 17항에 있어서,
    상기 제 10트랜지스터는 상기 화소의 검사과정 동안 턴-온되며, 상기 검사과정 이외의 기간 동안 턴-오프되는 표시 장치.
  19. 제 14항에 있어서,
    상기 화소들 각각은
    상기 제 1노드와 상기 제 1트랜지스터의 제 2전극 사이에 접속되며, 상기 제 2주사신호가 공급될 때 턴-온되는 제 5트랜지스터와;
    상기 제 1트랜지스터의 제 2전극과 상기 발광 소자의 애노드전극 사이에 접속되며, 제 1발광 제어선으로 제 1발광 제어신호가 공급될 때 턴-오프되는 제 6트랜지스터와;
    상기 제 1전원선과 상기 제 1트랜지스터의 제 1전극 사이에 접속되며, 제 2발광 제어선으로 제 2발광 제어신호가 공급될 때 턴-오프되는 제 7트랜지스터와;
    상기 발광 소자의 애노드전극과 제 2초기화전원의 전압이 공급되는 제 5전원선 사이에 접속되며, 제 4주사선으로 제 4주사신호가 공급될 때 턴-온되는 제 8트랜지스터와;
    상기 제 1트랜지스터의 제 1전극과 바이어스전원의 전압이 공급되는 제 6전원선 사이에 접속되며, 상기 제 4주사신호가 공급될 때 턴-온되는 제 9트랜지스터를 더 구비하는 표시 장치.
  20. 제 13항에 있어서,
    상기 화소들 각각은
    상기 제 1전원선과 상기 제 2노드 사이에 또는 상기 제 1전원선과 상기 제 1노드 사이에 접속되는 제 2커패시터를 더 구비하는 표시 장치.
KR1020220067181A 2022-05-31 2022-05-31 화소 및 이를 구비하는 표시 장치 KR20230167267A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220067181A KR20230167267A (ko) 2022-05-31 2022-05-31 화소 및 이를 구비하는 표시 장치
US18/156,800 US20230386376A1 (en) 2022-05-31 2023-01-19 Pixel and display device including the same
CN202321072953.XU CN220106004U (zh) 2022-05-31 2023-05-05 像素
CN202310495145.2A CN117153100A (zh) 2022-05-31 2023-05-05 像素

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220067181A KR20230167267A (ko) 2022-05-31 2022-05-31 화소 및 이를 구비하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230167267A true KR20230167267A (ko) 2023-12-08

Family

ID=88869567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220067181A KR20230167267A (ko) 2022-05-31 2022-05-31 화소 및 이를 구비하는 표시 장치

Country Status (3)

Country Link
US (1) US20230386376A1 (ko)
KR (1) KR20230167267A (ko)
CN (2) CN117153100A (ko)

Also Published As

Publication number Publication date
US20230386376A1 (en) 2023-11-30
CN117153100A (zh) 2023-12-01
CN220106004U (zh) 2023-11-28

Similar Documents

Publication Publication Date Title
KR102591507B1 (ko) 화소 및 이를 포함하는 표시 장치
KR100911978B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US20170110052A1 (en) Pixel circuit, display panel and display device comprising the pixel circuit
WO2015180353A1 (zh) 像素电路及其驱动方法、oled显示面板和装置
KR20210137328A (ko) 발광 표시 장치 및 발광 표시 장치의 구동 방법
KR20210100785A (ko) 표시 장치 및 그의 구동 방법
KR20100059317A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
TW201333922A (zh) 顯示裝置及其驅動方法
KR102519364B1 (ko) 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN113554976A (zh) 像素、显示面板及显示装置
KR101153349B1 (ko) 전압보상방식 유기전계발광소자 및 그 구동방법
KR20200083866A (ko) 표시 장치 및 이의 구동 방법
CN115223489A (zh) 显示装置
KR101463620B1 (ko) 유기발광 표시장치 및 그 구동 방법
US11694630B2 (en) Display device and method of driving the same
KR101557289B1 (ko) 발광 다이오드 표시장치 및 그의 구동방법
KR102189556B1 (ko) 유기발광표시장치
KR20210035370A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20230167267A (ko) 화소 및 이를 구비하는 표시 장치
KR20230047282A (ko) 표시 장치의 화소
KR20230139824A (ko) 표시 장치 및 이의 구동 방법
KR101993831B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR100595108B1 (ko) 화소와 발광 표시장치 및 그의 구동방법
KR20180078932A (ko) 유기 발광 다이오드 표시 장치의 구동 방법
KR20150070497A (ko) 유기 발광 표시 장치 및 그의 구동 방법