KR20230009053A - 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치 - Google Patents

픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치 Download PDF

Info

Publication number
KR20230009053A
KR20230009053A KR1020210089629A KR20210089629A KR20230009053A KR 20230009053 A KR20230009053 A KR 20230009053A KR 1020210089629 A KR1020210089629 A KR 1020210089629A KR 20210089629 A KR20210089629 A KR 20210089629A KR 20230009053 A KR20230009053 A KR 20230009053A
Authority
KR
South Korea
Prior art keywords
voltage
gate
node
electrode
initialization
Prior art date
Application number
KR1020210089629A
Other languages
English (en)
Inventor
유재성
박제훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210089629A priority Critical patent/KR20230009053A/ko
Priority to CN202210700490.0A priority patent/CN115602109A/zh
Priority to US17/847,988 priority patent/US11854480B2/en
Publication of KR20230009053A publication Critical patent/KR20230009053A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치가 개시된다. 픽셀 회로는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 제1 게이트 전극, 제3 노드에 연결된 제2 전극, 및 미리 설정된 전압이 인가되는 제2 게이트 전극을 포함한 구동 소자; 제4 노드에 연결된 애노드 전극과 저전위 전원 전압이 인가되는 캐소드 전극을 포함하여 상기 구동 소자로부터의 전류에 따라 구동되는 발광 소자; 상기 제1 노드와 상기 제2 노드 사이에 연결된 제1 스위치 소자; 및 상기 제3 노드와 상기 제4 노드 사이에 연결된 제2 스위치 소자를 포함한다.

Description

픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치{PIXEL CIRCUIT, PIXEL DRIVING METHOD AND DISPLAY DEVICE USING SAME}
본 발명은 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치에 관한 것이다.
전계 발광 표시장치(Electroluminescence Display)는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어질 수 있다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
전계 방출 표시장치의 픽셀 회로는 발광 소자로 이용되는 OLED와 OLED를 구동하기 위한 구동 소자를 포함한다. 구동 소자의 열화로 인하여 구동 소자의 전기적 특성이 변할 수 있다. 이 경우, 화면 상에서 재현되는 영상의 화질이 저하되기 때문에 구동 소자의 전기적 특성을 보상할 필요가 있다. 특히, 구동 소자의 문턱 전압이 시프트한 경우, 시프트 범위가 센싱 가능한 전압을 넘어가면 구동 소자의 문턱 전압을 센싱(sensing)하기가 어렵다.
예를 들어, 구동 소자를 산화물 반도체를 포함한 트랜지스터로 구현한 경우, 이 트랜지스터의 문턱 전압이 0V 근처이면 구동 소자의 문턱 전압 시프트를 보상하기가 어렵다.
표시장치의 구동 주파수가 높아지거나 표시장치의 해상도가 높아지면 1 수평 기간이 작아진다. 이 경우, 구동 소자의 문턱 전압을 센싱하여 샘플링하는 시간이 부족하여 보상 성능이 저하되어 블랙 계조의 휘도 구현이 어렵게 된다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다. 본 발명은 구동 소자의 문턱 전압을 정확하게 샘플링할 수 있는 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 픽셀 회로는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 제1 게이트 전극, 제3 노드에 연결된 제2 전극, 및 미리 설정된 전압이 인가되는 제2 게이트 전극을 포함한 구동 소자; 제4 노드에 연결된 애노드 전극과 저전위 전원 전압이 인가되는 캐소드 전극을 포함하여 상기 구동 소자로부터의 전류에 따라 구동되는 발광 소자; 상기 제1 노드와 상기 제2 노드 사이에 연결된 제1 스위치 소자; 및 상기 제3 노드와 상기 제4 노드 사이에 연결된 제2 스위치 소자를 포함한다.
본 발명의 일 실시예에 따른 픽셀 회로의 구동 방법은 초기화 전압을 상기 발광 소자의 애노드 전극과 제1 커패시터를 통해 상기 구동 소자의 상기 제1 게이트 전극에 인가하고, 상기 초기화 전압 보다 높은 픽셀 구동 전압을 상기 구동 소자의 상기 제1 전극에 인가하는 초기화 단계; 상기 픽셀 구동 전압 보다 낮은 기준 전압을 상기 구동 소자의 제2 전극에 인가하고 제2 커패시터를 통해 상기 구동 소자의 제1 전극에 인가하는 샘플링 단계; 픽셀 데이터의 데이터 전압을 상기 제2 커패시터를 통해 상기 구동 소자의 제1 전극에 인가하는 어드레싱 단계; 및 상기 픽셀 구동 전압이 인가되는 전원 라인과 상기 발광 소자 사이에 전류 패스를 형성하고 상기 구동 소자와 상기 발광 소자에 인가되는 상기 초기화 전압, 상기 기준 전압이 차단되는 발광 단계를 포함한다.
상기 초기화 전압이 상기 초기화 단계, 상기 샘플링 단계, 및 상기 어드레싱 단계에서 상기 구동 소자의 제2 게이트 전극에 인가된다.
본 발명의 일 실시예에 따른 표시장치는 상기 픽셀 회로를 포함한다.
본 발명은 다이오드 커넥션(Diode connection) 방식의 내부 보상 회로에서 구동 소자의 제2 게이트 전극에 미리 설정된 전압 예를 들어, 초기화 전압을 인가하여 구동 소자의 제2 게이트 전극과 소스 전극 간에 인가되는 전압으로 구동 소자의 문턱 전압을 센싱 가능한 전압 범위으로 시프트할 수 있다. 그 결과, 본 발명은 0[V] 이하의 전압으로 시프트된 구동 소자의 문턱 전압을 센싱 가능한 전압으로 시프트하여 구동 소자의 문턱 전압을 센싱하여 구동 소자의 문턱 전압을 보상할 수 있다.
본 발명은 문턱 전압이 0[V] 이하의 전압으로 시프트된 Oxide TFT를 픽셀 회로의 구동 소자로 이용하여 소비 전력을 줄일 수 있음은 물론 표시패널의 신뢰성을 향상시키고 픽셀 회로를 구성하는 소자의 신뢰성을 확보할 수 있다.
본 발명은 내부 보상 회로가 적용된 픽셀 회로에서 샘플링 단계와 어드레싱 단계를 분리함으로써 구동 소자의 문턱 전압을 샘플링하기에 필요한 시간을 충분히 확보함으로써 블랙 휘도 구현 및 보상 성능 악화 문제를 해결할 수 있고 표시장치의 고속 구동이 가능하고 고해상도 및 고속 구동 표시장치에서 화질을 향상시킬 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 3은 도 2에 도시된 Vbs에 의해 구동 소자의 문턱 전압이 시프트되는 효과를 검증하기 위한 시뮬레이션 결과를 보여 주는 도면이다.
도 4는 구동 소자의 단면 구조를 개략적으로 보여 주는 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 6은 도 5에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 7은 도 5에 도시된 픽셀 회로의 초기화 단계를 보여 주는 회로도이다.
도 8은 도 5에 도시된 픽셀 회로의 샘플링 단계를 보여 주는 회로도이다.
도 9는 도 5에 도시된 픽셀 회로의 어드레싱 단계를 보여 주는 회로도이다.
도 10은 도 5에 도시된 픽셀 회로의 발광 단계를 보여 주는 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 “구비한다”, “포함한다”, “갖는다”, “이루어진다” 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
픽셀들 각각은 컬러 구현을 위하여 컬러가 서로 다른 복수의 서브 픽셀들로 나뉘어지고, 서브 픽셀들 각각은 스위치 소자 또는 구동 소자로 이용되는 트랜지스터를 포함한다. 이러한 트랜지스터는 TFT(Thin Film Transistor)로 구현될 수 있다.
표시장치의 구동 회로는 입력 영상의 픽셀 데이터를 픽셀들에 기입한다. 평판 표시장치의 구동 회로는 데이터 신호를 데이터 라인들에 공급하는 데이터 구동부와, 게이트 신호를 게이트 라인들에 공급하는 게이트 구동부 등을 포함한다.
본 발명의 표시장치에서 픽셀 회로는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터는 MOSFET(Metal-Oxide-Semiconductor FET) 구조의 TFT로 구현될 수 있으며, 산화물 반도체를 포함한 Oxide TFT 또는 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT일 수 있다. 이하에서 픽셀 회로를 구성하는 트랜지스터들은 Oxide TFT로 구현된 n 채널 Oxide TFT로 구현된 예를 중심으로 설명되나 본 발명은 이에 한정되지 않는다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)할 수 있다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정된다. 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다.
트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH 및 VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL 및 VEH)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 표시장치는 유기발광 표시장치를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.
도 1을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 픽셀 데이터를 기입(write)하기 위한 표시패널 구동부, 및 픽셀들과 표시패널 구동부의 구동에 필요한 전원을 발생하는 전원부(140)를 포함한다.
표시패널(100)은 X축 방향의 길이, Y축 방향의 폭 및 Z축 방향의 두께를 가지는 장방형 구조의 표시패널일 수 있다. 표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 복수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 복수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. 표시패널(100)은 픽셀들에 공통으로 연결된 전원 라인들을 더 포함할 수 있다. 전원 라인들은 도 5에서 픽셀 구동 전압(VDD)이 인가되는 제1 전원 라인(VDDL), 초기화 전압(Vinit)이 인가되는 제2 전원 라인(INL), 및 기준 전압(Vref)이 인가되는 제3 전원 라인(REFL)을 포함할 수 있다. 표시패널(100)은 저전위 전원 전압(VSS)이 인가되는 제4 전원 라인을 더 포함할 수 있다.
픽셀 어레이는 복수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인들(L1~Ln) 각각은 표시패널(100)의 픽셀 어레이에서 라인 방향(X)을 따라 배치된 1 라인의 픽셀들을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들(103)을 공유한다. 데이터 라인 방향을 따라 컬럼 방향(Y)으로 배치된 서브 픽셀들은 동일한 데이터 라인(102)을 공유한다. 1 수평 기간(1H)은 1 프레임 기간을 픽셀 라인들(L1~Ln)의 총 개수로 나눈 시간이다.
표시패널(100)은 비투과형 표시패널 또는 투과형 표시패널로 구현될 수 있다. 투과형 표시패널은 화면 상에 영상이 표시되고 배경의 실물이 보이는 투명 표시장치에 적용될 수 있다.
표시패널은 플렉시블 표시패널로 제작될 수 있다. 플렉시블 표시패널은 플라스틱 기판을 이용하는 OLED 패널로 구현될 수 있다. 플라스틱 OLED 패널의 픽셀 어레이와 발광 소자는 백 플레이트(Back plate) 상에 접착된 유기 박막 필름 상에 배치될 수 있다.
플라스틱 OLED 패널의 백 플레인 상에 유기 박막 필름이 배치될 수 있다. 유기 박막 필름 상에 픽셀 회로와 발광 소자가 적층되고, 그 위에 터치 센서 어레이가 형성될 수 있다. 백 플레이트는 픽셀 어레이가 습도에 노출되지 않도록 유기 박막 필름을 향하는 투습을 차단한다. 유기 박막 필름은 얇은 PI(Polyimide) 필름 기판일 수 있다. 유기 박막 필름 상에 도시하지 않은 절연 물질로 다층의 버퍼막이 형성될 수 있다. 유기 박막 필름 상에 픽셀 회로와 터치 센서 어레이에 인가되는 전원이나 신호를 공급하기 위한 픽셀 어레이의 배선들이 형성될 수 있다.
픽셀들(101) 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들 각각은 픽셀 회로를 포함한다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다. 픽셀 회로 각각은 데이터 라인과 게이트 라인들 그리고 전원 라인들에 연결된다.
픽셀들은 리얼(real) 컬러 픽셀과, 펜타일(pentile) 픽셀로 배치될 수 있다. 펜타일 픽셀은 미리 설정된 픽셀 렌더링 알고리즘(pixel rendering algorithm)을 이용하여 컬러가 다른 두 개의 서브 픽셀들을 하나의 픽셀(101)로 구동하여 리얼 컬러 픽셀 보다 높은 해상도를 구현할 수 있다. 픽셀 렌더링 알고리즘은 픽셀들 각각에서 부족한 컬러 표현을 인접한 픽셀에서 발광된 빛의 컬러로 보상할 수 있다.
표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.
전원부(140)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 표시패널 구동부의 구동에 필요한 직류(DC) 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(140)는 도시하지 않은 호스트 시스템으로부터 인가되는 직류 입력 전압의 레벨을 조정하여 감마 기준 전압(VGMA), 게이트 온 전압(VGH, VEH). 게이트 오프 전압(VGL, VEL), 픽셀 구동 전압(VDD), 저전위 전원 전압(VSS), 기준 전압(Vref), 초기화 전압(Vinit) 등의 직류 전압을 발생할 수 있다. 감마 기준 전압(VGMA)은 데이터 구동부(110)에 공급된다. 게이트 온 전압(VGH, VEH)과 게이트 오프 전압(VGL, VEL)은 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(VDD), 저전위 전원 전압(VSS), 기준 전압(Vref), 초기화 전압(Vinit)은 픽셀들에 공통으로 공급된다. 기준 전압(Vref)과 초기화 전압(Vinit)은 데이터 구동부(110)로부터 발생될 수 있다.
표시패널 구동부는 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입한다.
표시패널 구동부는 데이터 구동부(110)와 게이트 구동부(120)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 디멀티플렉서 어레이(112)를 더 포함할 수 있다.
디멀티플렉서 어레이(112)는 복수의 디멀티플렉서(De-multiplexer, DEMUX)를 이용하여 데이터 구동부(110)의 채널들을 출력된 데이터 전압을 데이터 라인들(102)에 순차적으로 연결한다. 디멀티플렉서 어레이(112)는 표시패널(100) 상에 배치된 다수의 스위치 소자들을 포함할 수 있다. 디멀티플렉서 어레이(112)가 데이터 구동부(110)의 출력 단자들과 데이터 라인들(102) 사이에 배치되면 데이터 구동부(110)의 채널 개수가 감소될 수 있다. 디멀티플렉서 어레이(112)는 생략될 수 있다.
표시패널 구동부는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 포함할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 데이터 구동부와 터치 센서 구동부는 하나의 드라이브 IC(Integrated Circuit)에 집적될 수 있다. 모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130), 전원부(140), 데이터 구동부(110) 등은 하나의 드라이브 IC에 집적될 수 있다.
표시패널 구동부는 타이밍 콘트롤러(130)의 제어 하에 저속 구동 모드로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 프레임 개수 만큼 변화가 없을 때 표시장치의 소비 전력을 줄이기 위하여 설정될 수 있다. 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮춤으로써 표시패널 구동부와 표시패널(100)의 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나, 사용자 명령 또는 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.
데이터 구동부(110)는 DAC(Digital to Analog Converter)를 이용하여 매 프레임 기간마다 타이밍 콘트롤러(130)로부터 디지털 신호로 수신되는 입력 영상의 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압을 발생한다. 감마 기준 전압(VGMA)은 분압회로를 통해 계조별 감마 보상 전압으로 분압된다. 계조별 감마 보상 전압은 데이터 구동부(110)의 DAC에 제공된다. 데이터 전압은 데이터 구동부(110)의 채널들 각각에서 출력 버퍼를 통해 출력된다.
게이트 구동부(120)는 픽셀 어레이의 TFT 어레이 및 배선들과 함께 표시패널(100) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. GIP 회로는 표시패널(100)의 비표시 영역인 베젤 영역(Bezel, BZ) 상에 배치되거나 입력 영상이 재현되는 픽셀 어레이 내에 분산 배치될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(103)로 순차적으로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(103)에 순차적으로 공급할 수 있다. 게이트 신호는 유기 발광 표시장치에서 스캔 신호와, 발광 제어 신호(이하, “EM 신호”라 함)를 포함할 수 있다. 스캔 신호는 게이트 온 전압(VGH)과 게이트 오프 전압(VGL) 사이에서 스윙하는 스캔 펄스를 포함한다. EM 신호는 게이트 온 전압(VEH)과 게이트 오프 전압(VEL) 사이에서 스윙하는 EM 펄스를 포함할 수 있다.
스캔 펄스는 데이터 전압에 동기되어 데이터가 기입될 라인의 픽셀들을 선택한다. EM 신호는 픽셀들의 발광 시간을 정의한다.
게이트 구동부(120)는 제1 게이트 구동부(121)와 제2 게이트 구동부(122)를 포함할 수 있다. 제1 게이트 구동부(121)는 타이밍 콘트롤러(130)로부터의 스타트 펄스(start pulse)와 시프트 클럭(Shift clock)에 응답하여 스캔 펄스를 출력하고, 시프트 클럭 타이밍에 맞추어 스캔 펄스를 시프트한다. 제2 게이트 구동부(122)는 타이밍 콘트롤러(130)로부터의 스타트 펄스와 시프트 클럭에 응답하여 EM 펄스를 출력하고, 시프트 클럭에 따라 EM 펄스를 순차적으로 시프트한다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함할 수 있다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.
호스트 시스템은 TV(Television) 시스템, 태블릿 컴퓨터, 노트북 컴퓨터, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기, 차량 시스템 중 어느 하나일 수 있다. 호스트 시스템은 비디오 소스로부터의 영상 신호를 표시패널(100)의 해상도에 맞게 스케일링하여 타이밍 신호와 함께 타이밍 콘트롤러(13)에 전송할 수 있다.
타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 자연수) Hz의 프레임 주파수로 표시패널 구동부의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮추어 표시패널 구동부의 구동 주파수를 낮출 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로서 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서 어레이(112)의 동작 타이밍을 제어하기 위한 MUX 신호(MUX1, MUX2), 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(130)는 표시패널 구동부의 동작 타이밍을 제어하여 데이터 구동부(110), 디멀티플렉서 어레이(112), 터치 센서 구동부, 및 게이트 구동부(120)를 동기시킨다.
타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압(VGH 및 VEH)과 게이트 오프 전압(VGL, VEL)으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 오프 전압(VGL, VEL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 온 전압(VGH, VEH)으로 변환한다. 게이트 타이밍 신호는 스타트 펄스와 시프트 클럭을 포함한다.
표시패널(100)의 제조 공정에서 초래되는 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 구동 소자의 전기특성에서 차이가 있을 수 있고 이러한 차이는 픽셀들의 구동 시간이 경과됨에 따라 더 커질 수 있다. 픽셀들 간에 구동 소자의 전기적 특성 편차를 보상하기 위해, 유기 발광 표시장치에 내부 보상 기술 또는 외부 보상 기술이 적용될 수 있다. 내부 보상 기술은 픽셀 회로 각각에 구현된 내부 보상 회로를 이용하여 서브 픽셀별로 구동 소자의 문턱 전압을 샘플링하여 그 문턱 전압만큼 구동 소자의 게이트-소스간 전압(Vgs)을 보상한다. 외부 보상 기술은 외부 보상 회로를 이용하여 구동 소자들의 전기적 특성에 따라 변하는 구동 소자의 전류 또는 전압을 실시간 센싱한다. 외부 보상 기술은 픽셀 별로 센싱된 구동 소자의 전기적 특성 편차(또는 변화) 만큼 입력 영상의 픽셀 데이터(디지털 데이터)를 변조함으로써 픽셀들 각각에서 구동 소자의 전기적 특성 편차(또는 변화)를 실시간 보상한다. 표시패널 구동부는 외부 보상 기술 및/또는 내부 보상 기술을 이용하여 픽셀들을 구동할 수 있다. 픽셀 회로는 내부 보상 회로가 적용된 회로 예를 들면, 도 5 내지 도 10에 도시된 회로로 구현될 수 있다.
도 2는 본 발명의 일 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 2를 참조하면, 픽셀 회로는 발광 소자(EL)와, 발광 소자(EL)를 구동하는 구동 소자(DT), 구동 소자(DT)의 제1 게이트 전극(G1)과 제1 전극(D) 사이에 연결된 제1 스위치 소자(T1), 및 구동 소자(DT)의 제2 전극(S)과 발광 소자(EL) 사이에 연결된 제2 스위치 소자(T2)를 포함한다. 구동 소자(DT)와 스위치 소자들(T1, T2)은 n 채널 Oxide TFT로 구현될 수 있다.
발광 소자(EL)는 OLED로 구현될 수 있다. OLED는 애노드 전극과 캐소드 전극 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드 전극과 캐소드 전극에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자가 형성되어 발광층(EML)에서 가시광이 방출된다.
구동 소자(DT)는 제1 게이트 전극(G1)과 제2 게이트 전극(G2)을 포함한 더블 게이트(Double) 구조의 MOSFET일 수 있다. 제2 게이트 전극(G2)은 바디(Body) 전극일 수 있다. 제1 게이트 전극(G1)과 제2 게이트 전극(G1)은 반도체 액티브 패턴을 사이에 두고 중첩될 수 있다. 제2 게이트 전극(G2)에 소정의 전압 예를 들면, 후술하는 초기화 전압(Vinit)이 인가될 수 있다.
구동 소자(DT)의 제2 게이트 전극(G2)과 구동 소자의 제2 전극 간의 전압(Vbs)은 구동 소자(DT)의 문턱 전압을 원하는 전압으로 시프트(shift)할 수 있다. 제1 전극은 드레인 전극이고, 제2 전극은 소스 전극일 수 있다. 이하에서, 구동 소자(DT)의 제2 게이트 전극(G2)과 구동 소자의 제2 전극 간의 전압을 “Vbs”로 약칭한다.
제1 스위치 소자(T1)는 구동 소자(DT)의 제1 전극(D)에 연결된 제1 전극, 구동 소자(DT)의 제1 게이트 전극(G1)에 연결된 제2 전극, 및 스캔 펄스가 인가되는 게이트 전극을 포함한다. 제1 스위치 소자(T1)는 스캔 펄스의 게이트 온 전압(VGH)에 응답하여 턴-온(turn-on)되고, 게이트 오프 전압(VGL)에 따라 턴-오프(turn-off)된다. 제1 스위치 소자(T1)가 턴-온될 때, 구동 소자(DT)는 제1 게이트 전극(G1)과 제1 전극이 연결되어 다이오드로 동작한다. 제1 스위치 소자(T1)가 턴-오프될 때 구동 소자(DT)의 제1 게이트 전극(G1)과 제1 전극이 분리된다.
제2 스위치 소자(T2)는 구동 소자(DT)의 제2 전극(S)에 연결된 제1 전극, 발광 소자(EL)의 애노드 전극에 연결된 제2 전극, 및 EM 펄스가 인가되는 게이트 전극을 포함한다. 제2 스위치 소자(T2)는 EM 펄스의 게이트 온 전압(VEH)에 응답하여 턴-온되고, 게이트 오프 전압(VEL)에 따라 턴-오프된다. 제2 스위치 소자(T2)가 턴-온될 때, 구동 소자(DT)와 발광 소자(EL) 사이에 전류 패스(current path)가 형성되어 발광 소자(EL)에 전류가 공급될 수 있다. 제2 스위치 소자(T2)가 턴-오프될 때 구동 소자(DT)와 발광 소자(EL) 사이의 전류 패스가 차단된다.
도 3에서 횡축은 구동 소자(DT)의 게이트-소스간 전압(Vgs[V])이고, 종축은 구동 소자(DT)의 드레인-소스간 전류(Ids[A])이다. 구동 소자(DT)의 문턱 전압을 센싱할 때, Vbs는 도 3에 도시된 바와 같이 구동 소자(DT)의 문턱 전압을 센싱 가능한 범위 내로 시프트시킬 수 있다. 따라서, 구동 소자(DT)의 문턱 전압 시프트가 센싱 가능한 범위를 넘더라도 구동 소자(DT)의 문턱 전압을 정확하게 센싱할 수 있게 한다. 예를 들어, 구동 소자(DT)의 문턱 전압이 0V 이하의 전압으로 시프트되면 구동 소자(DT)의 문턱 전압이 센싱될 수 없으나 Vbs를 이용하여 구동 소자(DT)의 문턱 전압이 0V 보다 큰 정극성 전압으로 시프트될 수 있다. 구동 소자(DT)의 문턱 전압 시프트 정도는 Vbs, 제1 게이트 전극(G1)에 연결된 기생 용량(도 4에서 Cgi), 그리고 제2 게이트 전극(G2)에 연결된 기생 용량(도 4에서 Cbuf)에 의해 결정될 수 있으므로 원하는 전압으로 구동 소자의 문턱 전압을 원하는 전압으로 시프트할 수 있다.
구동 소자(DT)의 제1 게이트 전극(G1)에 기준 전압(Vref)이 인가되고 제2 게이트 전극(G1)에 초기화 전압(Vinit)이 인가될 때 도 2에서 제1 게이트 전극(G1)의 전압은 Vref+Vth'일 수 있다. Vref는 기준 전압이고, Vth'는 Vbs에 의해 시프트된 구동 소자(DT)의 문턱 전압이다. 이 경우, Vref > Vinit 일 때 구동 소자(DT)의 문턱 전압을 정극성 전압으로 시프트될 수 있다.
도 4는 표시패널(100)에서 구동 소자(DT)의 단면 구조를 개략적으로 보여 주는 단면도이다.
도 4를 참조하면, 표시패널(100)의 기판(GLS) 상에 제1 금속 패턴이 형성될 수 있다. 제1 금속 패턴은 구동 소자(DT)의 제2 게이트 전극(G2)과 일체화된 차광층(LS)을 포함할 수 있다. 차광층(Light shield layer, LS)은 구동 소자(DT)의 반도체 액티브 패턴(ACT)에 조사되는 빛을 차단하여 구동 소자(DT)의 문턱 전압 시프트를 방지하고, 초기화 전압(Vinit)이 인가된다.
제1 절연층(BUF)은 제1 금속 패턴을 덮도록 기판(GLS) 상에 형성될 수 있다. 제1 절연층(BUF) 상에 반도체층이 형성될 수 있다. 반도체층은 구동 소자(DT)의 반도체 액티브 패턴(ACT)을 포함한다.
제2 절연층(GI)은 반도체 패턴을 덮도록 제1 절연층(BUF) 상에 형성될 수 있다. 제2 절연층(GI) 상에 제2 금속 패턴이 형성될 수 있다. 제2 금속 패턴은 구동 소자(DT)의 제1 게이트 전극(G1)을 포함할 수 있다.
제3 절연층(ILD)은 제2 금속 패턴을 덮도록 제2 절연층(GI) 상에 형성될 수 있다. 제3 절연층(ILD) 상에 제3 금속 패턴이 형성될 수 있다. 제3 금속 패턴은 구동 소자(DT)의 제1 및 제2 전극들(D, S)을 포함할 수 있다.
도 4에서, “Cgi”는 구동 소자(DT)의 제1 게이트 전극(G1)과 반도체 액티브 패턴(ACT) 사이에 형성된 기생 용량이고, “Cbuf”는 구동 소자(DT)의 제2 게이트 전극(G2)과 반도체 액티브 패턴(ACT) 사이에 연결된 기생 용량이다.
도 5는 본 발명의 다른 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 5에 도시된 픽셀 회로는 구동 소자(DT)의 문턱 전압을 샘플링하여 구동 소자(DT)의 문턱 전압 변화를 보상하는 내부 보상 회로를 포함한다. 도 6은 도 5에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 5 및 도 6을 참조하면, 픽셀 회로는 발광 소자(EL), 구동 소자(DT), 제1 및 제2 커패시터(C1, C2), 및 제1 내지 제7 스위치 소자들(T1~T7)을 포함한다. 구동 소자(DT)와 스위치 소자들(T1~T7)은 n 채널 Oxide TFT로 구현될 수 있다.
이 픽셀 회로에 픽셀 구동 전압(VDD), 저전위 전원 전압(VSS), 기준 전압(Vref), 초기화 전압(Vinit) 등의 직류 전압과, 픽셀 데이터의 계조에 따라 가변되는 데이터 전압(Vdata), 스캔 펄스(SC1, SC2, SC3), 및 EM 펄스(EM1, EM2)가 공급된다. 스캔 펄스(SC1, SC2, SC3)와 EM 펄스(EM1, EM2)의 전압은 게이트 온 전압(VGH, VEH)과 게이트 오프 전압(VGL, VEL) 사이에서 스윙(swing)한다.
픽셀들에 공통으로 인가되는 전압 관계는 VDD > Vref > Vini > VSS으로 설정될 수 있다. 데이터 전압(Vdata)은 픽셀 구동 전압(VDD) 보다 낮고 저전위 전원 전압(VSS) 보다 높은 전압 범위에서 데이터 구동부(110)로부터 픽셀 데이터의 계조에 따라 선택된 감마 보상 전압으로 발생될 수 있다. 게이트 온 전압(VGH, VEH)은 픽셀 구동 전압(VDD) 보다 높은 전압으로 설정될 수 있다. 게이트 오프 전압(VGL, VEL)은 저전위 전원 전압(VSS) 보다 낮은 전압으로 설정될 수 있다.
스캔 펄스(SC1, SC2, SC3)는 제1 게이트 라인(GL1)에 인가되는 제1 스캔 펄스(SC1), 제2 게이트 라인(GL2)에 인가되는 제2 스캔 펄스(SC2), 및 제3 게이트 라인(GL3)에 인가되는 제3 스캔 펄스(SC3)를 포함할 수 있다. EM 펄스(EM1, EM2)는 제4 게이트 라인(GL4)에 인가되는 제1 EM 펄스(EM1)와, 제5 게이트 라인(GL5)에 인가되는 제2 EM 펄스(EM2)를 포함할 수 있다.
픽셀 회로의 구동 기간은 픽셀 회로가 초기화되는 초기화 단계(INIT), 구동 소자(DT)의 문턱 전압(Vth)을 샘플링하는 샘플링 단계(SMPL), 데이터 전압(Vdata)이 충전되어 픽셀 데이터가 기입되는 어드레싱 단계(ADDR), 및 픽셀 데이터의 계조에 대응하는 밝기로 발광 소자(EL)가 발광하는 발광 단계(EMIS)로 나뉘어질 수 있다.
제1 스캔 펄스(SC1)는 초기화 단계(INIT), 샘플링 단계(SMPL), 및 어드레싱 단계(ADDR)에서 게이트 온 전압(VGH)일 수 있다. 제1 스캔 펄스(SC1)의 전압은 발광 단계(EMIS)에서 게이트 오프 전압(VGL)일 수 있다. 제2 스캔 펄스(SC2)는 제1 스캔 펄스(SC1) 보다 앞서 라이징(rising)되고, 제1 스캔 펄스(SC1)에 앞서 폴링(falling)될 수 있다. 제2 스캔 펄스(SC2)는 샘플링 단계(SMPL)에서 게이트 온 전압(VGH)일 수 있다. 제2 스캔 펄스(SC2)는 초기화 단계(INIT), 어드레싱 단계(ADDR) 및 발광 단계(EMIS)에서 게이트 오프 전압(VGL)일 수 있다. 제3 스캔 펄스(SC3)는 데이터 전압(Vdata)과 동기된다. 제3 스캔 펄스(SC3)는 어드레싱 단계(ADDR)에서 게이트 온 전압(VGH)일 수 있다. 제3 스캔 펄스(SC3)는 초기화 단계(INIT), 샘플링 단계(SMPL) 및 발광 단계(EMIS)에서 게이트 오프 전압(VGL)일 수 있다.
제1 EM 펄스(EM1)는 초기화 단계(INIT)의 적어도 일부 구간과 발광 단계(EMIS)의 적어도 일부 구간에 게이트 온 전압(VEH)으로 발생될 수 있다. 제1 EM 펄스(EM1)는 샘플링 단계(INIT)와 어드레싱 단계(ADDR)에서 게이트 오프 전압(VEL)일 수 있다. 제2 EM 펄스(EM2)는 발광 단계(EMIS)의 적어도 일부 구간에 게이트 온 전압(VEH)으로 발생될 수 있다. 제2 EM 펄스(EM2)는 초기화 단계(INIT), 샘플링 단계(INIT), 및 어드레싱 단계(ADDR)에서 게이트 오프 전압(VEL)일 수 있다. 제2 EM 펄스(EM2)는 발광 단계(EMIS)의 초기에 제1 EM 펄스(EM1)에 앞서 게이트 온 전압(VGH)으로 라이징되거나 제1 EM 펄스(EM1)와 동시에 게이트 온 전압(VGH)으로 라이징될 수 있다.
픽셀 데이터의 데이터 전압(Vdata)은 제3 스캔 펄스(SC3)에 동기하여 어드레싱 단계(ADDR)에서 데이터 라인(DL)을 통해 픽셀 회로에 공급된다.
발광 소자(EL)는 OLED로 구현될 수 있다. 발광 소자(EL)의 애노드 전극은 제4 노드(n4)에 연결되고, 발광 소자(EL)의 캐소드 전극에 저전위 전원 전압(VSS)이 인가될 수 있다.
제1 커패시터(C1)는 제2 노드(n2)와 제4 노드(n4) 사이에 연결된다. 제1 커패시터(C1)는 발광 단계(EMIS)에서 구동 소자(DT)의 게이트-소스간 전압(Vgs)을 유지하는 스토리지 커패시터(Storage capacitor)이다. 제2 커패시터(C2)는 제1 노드(n1)와 제5 노드(n5) 사이에 연결된다. 제2 커패시터(C2)는 기준 전압(Vref)과 데이터 전압(Vdata)을 제1 노드(n1)에 전달한다.
구동 소자(DT)는 더블 게이트(Double) 구조의 MOSFET일 수 있다. 구동 소자(DT)는 제2 노드(n2)에 연결된 제1 게이트 전극, 제4 노드(n4)에 연결된 제2 게이트 전극, 제1 노드(n1)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다. 도 4에 도시된 바와 같이, 구동 소자(DT)의 제1 게이트 전극과 제2 게이트 전극은 반도체 액티브 패턴을 사이에 두고 중첩될 수 있다.
제1 스위치 소자(T1)는 제1 노드(n1)에 연결된 제1 전극, 제2 노드(n2)에 연결된 제2 전극, 및 제1 스캔 펄스(SC1)가 인가되는 게이트 전극을 포함한다. 제1 스위치 소자(T1)는 제1 스캔 펄스(SC1)의 게이트 온 전압(VGH)에 응답하여 초기화 단계(INIT), 샘플링 단계(SMPL), 및 어드레싱 단계(ADDR)에서 턴-온되어 제1 노드(n1)와 제2 노드(n2)를 연결한다. 제1 스위치 소자(T1)가 턴-온될 때, 구동 소자(DT)는 제1 게이트 전극(G1)과 제1 전극이 연결되어 다이오드로 동작한다.
제2 스위치 소자(T2)는 제3 노드(n3)에 연결된 제1 전극, 제4 노드(n4)에 연결된 제2 전극, 및 제2 EM 펄스(EM2)가 인가되는 게이트 전극을 포함한다. 제2 스위치 소자(T2)는 제2 EM 펄스(EM2)의 게이트 온 전압(VEH)에 응답하여 발광 단계(EMIS)의 적어도 일부 기간에 턴-온되어 구동 소자(DT)와 발광 소자(EL) 간의 전류 패스를 형성한다. 제2 스위치 소자(T2)가 오프 상태인 초기화 단계(INIT), 샘플링 단계(SMPL), 및 어드레싱 단계(ADDR)에서 구동 소자(DT)와 발광 소자(EL) 간의 전류 패스가 차단되어 발광 소자(EL)에 발광되지 않는다.
제3 스위치 소자(T3)는 초기화 전압(Vinit)이 인가되는 제2 전원 라인(INL)에 연결된 제1 전극, 제4 노드(n4)에 연결된 제2 전극, 및 제1 스캔 펄스(SC1)가 인가되는 게이트 전극을 포함한다. 제3 스위치 소자(T3)는 제1 스캔 펄스(SC1)의 게이트 온 전압(VGH)에 응답하여 초기화 단계(INIT), 샘플링 단계(SMPL), 및 어드레싱 단계(ADDR)에서 턴-온되어 제4 노드(n4)에 초기화 전압(Vinit)을 공급한다. 제3 스위치 소자(T3)가 턴-오프되는 발광 단계(EMIS)에서 제2 전원 라인(INL)과 제4 노드(n4) 간의 전류 패스가 차단된다.
제4 스위치 소자(T4)는 제5 노드(n5)에 연결된 제1 전극, 픽셀 데이터의 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)에 연결된 제2 전극, 및 제3 스캔 펄스(SC3)가 인가되는 게이트 전극을 포함한다. 제4 스위치 소자(T4)는 제3 스캔 펄스(SC3)의 게이트 온 전압(VGH)에 응답하여 어드레싱 단계(ADDR)에서 턴-온되어 제5 노드(n5)에 데이터 전압(Vdata)을 공급한다. 제4 스위치 소자(T4)가 턴-오프되는 초기화 단계(INIT), 샘플링 단계(SMPL), 및 발광 단계(EMIS) 동안 데이터 라인(DL)과 제5 노드(n5) 간의 전류 패스가 차단된다.
제5 스위치 소자(T5)는 픽셀 구동 전압(VDD)이 인가되는 제1 전원 라인(VDDL)에 연결된 제1 전극, 제1 노드(n1)에 연결된 제2 전극, 및 제1 EM 펄스(EM1)가 인가되는 게이트 전극을 포함한다. 제5 스위치 소자(T5)는 제1 EM 펄스(EM1)의 게이트 온 전압(VEH)에 응답하여 초기화 단계(INIT)와 발광 단계(EMIS)에서 턴-온되어 픽셀 구동 전압(VDD)을 제1 노드(n1)에 공급한다. 제5 스위치 소자(T5)가 턴-오프되는 샘플링 단계(SMPL)와 어드레싱 단계(ADDR) 동안 제1 전원 라인(VDDL)과 제1 노드(n1) 간의 전류 패스가 차단된다.
제6 스위치 소자(T6)는 기준 전압(Vref)이 인가되는 제3 전원 라인(REFL)에 연결된 제1 전극, 제3 노드(n3)에 연결된 제2 전극, 및 제2 스캔 펄스(SC2)가 인가되는 게이트 전극을 포함한다. 제6 스위치 소자(T6)는 제2 스캔 펄스(SC2)의 게이트 온 전압(VGH)에 응답하여 샘플링 단계(SMPL)에서 턴-온되어 기준 전압(Vref)을 제3 노드(n3)에 공급한다. 제6 스위치 소자(T6)가 턴-오프되는 초기화 단계(INIT), 어드레싱 단계(ADDR), 및 발광 단계(EMIS) 동안 제3 전원 라인(REFL)과 제3 노드(n3) 간의 전류 패스가 차단된다.
제7 스위치 소자(T7)는 제5 노드(n3)에 연결된 제1 전극, 제3 노드(n3)에 연결된 제2 전극, 및 제2 스캔 펄스(SC2)가 인가되는 게이트 전극을 포함한다. 제7 스위치 소자(T7)는 제2 스캔 펄스(SC2)의 게이트 온 전압(VGH)에 응답하여 샘플링 단계(SMPL)에서 턴-온되어 제5 노드(n5)를 제3 노드(n3)에 연결한다. 제7 스위치 소자(T7)가 턴-온될 때 기준 전압(Vref)이 제5 노드(n5)에 인가되고, 제2 커패시터(C2)를 통해 제1 노드(n1)에 기준 전압(Vref)이 인가된다. 제7 스위치 소자(T7)가 턴-오프되는 초기화 단계(INIT), 어드레싱 단계(ADDR) 및 발광 단계(EMIS) 동안 제3 노드(n3)와 제5 노드(n5) 간의 전류 패스가 차단된다.
데이터 전압(Vdata)을 구동 소자(DT)의 게이트 전극에 인가하여 구동 소자(DT)의 문턱 전압(Vth)을 샘플링할 수 있다. 이 경우, 구동 소자(DT)의 문턱 전압 샘플링과 데이터 어드레싱이 동시에 이루어지기 때문에 샘플링 시간이 1 수평 기간(1H)으로 제한된다. 이에 비하여, 본 발명은 샘플링 단계(SMPL)에서 기준 전압(Vref)을 제3 노드(n3)에 인가하여 구동 소자(DT)의 문턱 전압(Vth')을 샘플링하여 커패시터(C1)에 저장하고, 어드레싱 단계(ADDR)에서 데이터 전압(Vdata)을 제1 노드(n1)에 인가함으로써 샘플링 단계(SMPL)와 어드레싱 단계(ADDR)가 분리될 수 있다. 그 결과, 본 발명은 샘플링 단계(SMPL)의 시간을 충분히 길게 예를 들면 2 수평 기간 이상 길게 확보하여 구동 소자(DT)의 문턱 전압(Vth)을 정확하게 센싱하여 문턱 전압(Vth')의 시프트를 보상할 수 있다.
발광 단계(EMIS) 동안, 구동 소자(DT)의 제2 게이트 전극에 인가되는 초기화 전압(Vinit)은 구동 소자(DT)의 소스 전압과 실질적으로 동일하다. 이 때문에 발광 단계(EMIS)에서 구동 소자(DT)의 제2 게이트 전극의 전압으로 인한 구동 소자(DT)의 문턱 전압 시프트는 없다.
도 7 내지 도 8에서 알 수 있는 바와 같이, 초기화 단계(INIT)에서 초기화 전압(Vinit)이 발광 소자(EL)의 애노드 전극과 제1 커패시터(C1)를 통해 구동 소자(DT)의 제1 게이트 전극에 인가되고, 초기화 전압(Vinit) 보다 높은 픽셀 구동 전압(VDD)이 구동 소자(DT)의 제1 전극에 인가된다. 샘플링 단계(SMPL)에서 픽셀 구동 전압(VDD) 보다 낮은 기준 전압(Vref)이 구동 소자(DT)의 제2 전극에 인가되고, 제2 커패시터(C2)를 통해 구동 소자(DT)의 제1 전극에 인가된다.
픽셀 데이터의 데이터 전압(Vdata)은 어드레싱 단계(ADDR)에서 제2 커패시터(C2)를 통해 구동 소자(DT)의 제1 전극에 인가된다. 발광 단계(EMIS)에서 픽셀 구동 전압(VDD)이 인가되는 전원 라인과 발광 소자(EL) 사이에 전류 패스가 형성되고, 구동 소자(D와 발광 소자(EL)에 인가되는 초기화 전압(Vinit), 기준 전압(Vref)이 차단된다.
초기화 전압(Vinit)은 초기화 단계(INIT), 샘플링 단계(SMPL), 및 어드레싱 단계(ADDR)에서 구동 소자의 제2 게이트 전극에 인가된다. 초기화 단계(INIT)와 샘플링 단계(INIT)에서 구동 소자(DT)의 제2 게이트 전극에 인가되는 초기화 전압(Vinit)으로 인하여 구동 소자(DT)의 문턱 전압이 0[V] 보다 높은 전압으로 시프트될 수 있다. 초기화 전압(Vinit)은 0[V] 보다 높은 전압으로 설정된다.
이하에서, 픽셀 회로의 단계별 구동 방법을 도 7 내지 도 10을 결부하여 상세히 설명하기로 한다.
도 7은 도 5에 도시된 픽셀 회로의 초기화 단계(INIT)를 보여 주는 회로도이다.
도 7을 참조하면, 초기화 단계(INIT)에서 제1 스위치 소자(DT)와 제5 스위치 소자(T5)가 턴-온되어 구동 소자(DT)의 제1 게이트 전극과 제1 전극이 다이오드 커넥션(Diode connection)으로 연결된다. 이 때, 제1 노드(n1)의 전압은 픽셀 구동 전압(VDD)으로 초기화되고, 제3 노드(n3)의 전압은 초기화 전압(Vinit)으로 초기화되어 구동 소자(DT)가 턴-온된다. Vth'는 구동 소자(DT)의 제2 게이트 전극에 인가되는 초기화 전압(Vinit)에 의해 시프트된 구동 소자(DT)의 문턱 전압이다. 초기화 단계(INIT)에서 제3 스위치 소자(T3)도 턴-온된다. 따라서, 발광 소자(EL)는 애노드 전극에 자신의 문턱 전압 보다 낮은 초기화 전압(Vinit)이 인가되어 턴-오프된다. 초기화 단계(INIT)에서 제2 스위치 소자(T2), 제6 스위치 소자(T6), 및 제7 스위치 소자(T7)는 턴-오프된다.
도 8은 도 5에 도시된 픽셀 회로의 샘플링 단계(SMPL)를 보여 주는 회로도이다.
도 8을 참조하면, 샘플링 단계(SMPL)에서 제1 스위치 소자(DT), 제3 스위치 소자(T3), 및 구동 소자(DT)는 온(ON) 상태를 유지한다. 샘플링 단계(SMPL)에서 제6 및 제7 스위치 소자들(T6, T7)이 턴-온되어 제3 및 제5 노드(n3, n5)에 기준 전압(Vref)이 인가된다. 이 때, 제1 노드(n1)의 전압은 Vref+Vth'로 변하고, 제4 노드(n4)는 초기화 전압(Vinit)을 유지한다. 샘플링 단계(SMPL)에서 제1 커패시터(C1)에 구동 소자(DT)의 문턱 전압(Vth')이 샘플링되어 저장된다. 샘플링 단계(SMPL)에서 제2 스위치 소자(T2)는 오프(OFF) 상태를 유지하고, 제5 스위치 소자(T5)는 턴-오프된다.
도 9는 도 5에 도시된 픽셀 회로의 어드레싱 단계(ADDR)를 보여 주는 회로도이다.
도 9를 참조하면, 어드레싱 단계(ADDR)에서 제1 스위치 소자(T1), 제3 스위치 소자(T3), 제4 스위치 소자(T4), 및 구동 소자(DT)는 온(ON) 상태를 유지한다. 어드레싱 단계(ADDR)에서 제1 노드(n1)의 전압은 Vref+Vth'+C'(Vdata+Vref)로 변하고, 제4 노드(n4)는 초기화 전압(Vinit)을 유지한다. 여기서, C'는 C'=C2/(C1+C2)이다. 어드레싱 단계(ADDR)에서 제2 및 제5 스위치 소자들(T2, T5)은 오프(OFF) 상태를 유지하고, 제6 및 제7 스위치 소자들(T6, T7)은 턴-오프된다.
도 10은 도 5에 도시된 픽셀 회로의 발광 단계(EMIS)를 보여 주는 회로도이다.
도 10을 참조하면, 발광 단계(EMIS)에서 제2 및 제5 스위치 소자들(DT)이 턴-온되고, 제1, 제3, 및 제4 스위치 소자(T1, T3, T4)은 턴-오프된다. 발광 단계(EMIS)에서 제6 및 제7 스위치 소자들(T6, T7)은 오프 상태를 유지한다. 이 때, 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 전류가 공급되어 발광 소자(EL)가 턴-온될 수 있다. 발광 단계(EMIS)에서 제4 노드(n4)의 전압은 발광 소자(DT)의 애노드 전압(Vel)이고, 구동 소자(DT)의 제1 게이트 전극에 인가되는 제2 노드(n2)의 전압은 Vref+Vth'+C'(Vdata-Vref)+Vel이다.
발광 단계(EMIS)에서 발광 소자(EL)에 흐르는 전류 Ioled = k [(Vref-Vinit)+C'(Vdata-Vref)+(Vth'-Vth)]2 이다. 여기서, k는 구동 소자(DT)의 이동도와 기생용량에 따라 결정되는 상수값이고 Vth는 구동 소자(DT)의 Vbs가 0(zero)일 때의 초기 문턱 전압이다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 표시패널 101 : 픽셀
102 : 데이터 라인 103 : 게이트 라인
110 : 데이터 구동부 120 : 게이트 구동부
130 : 타이밍 콘트롤러 140: 전원부
DT: 구동 소자
G1: 구동 소자의 제1 게이트 전극 G2: 구동 소자의 제2 게이트 전극
T1~T7: 스위치 소자 C1, C2: 커패시터
INIT: 초기화 단계 SMPL: 샘플링 단계
ADDR: 어드레싱 단계 EMIS: 발광 단계
VDD: 픽셀 구동 전압 VSS: 저전위 전원 전압
Vref; 기준 전압 Vinit: 초기화 전압
SC1, SC2, SC3: 스캔 펄스 EM1, EM2: EM 펄스

Claims (16)

  1. 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 제1 게이트 전극, 제3 노드에 연결된 제2 전극, 및 미리 설정된 전압이 인가되는 제2 게이트 전극을 포함한 구동 소자;
    제4 노드에 연결된 애노드 전극과 저전위 전원 전압이 인가되는 캐소드 전극을 포함하여 상기 구동 소자로부터의 전류에 따라 구동되는 발광 소자;
    상기 제1 노드와 상기 제2 노드 사이에 연결된 제1 스위치 소자; 및
    상기 제3 노드와 상기 제4 노드 사이에 연결된 제2 스위치 소자를 포함하는 픽셀 회로.
  2. 제 1 항에 있어서,
    상기 제2 게이트 전극과 상기 제2 전극 간의 전압에 의해 상기 구동 소자의 문턱 전압이 정극성 전압으로 시프트되는 픽셀 회로.
  3. 제 1 항에 있어서,
    초기화 전압이 인가되는 제1 전극, 상기 제4 노드에 연결된 제2 전극, 및 제1 스캔 펄스가 인가되는 게이트 전극을 포함한 제3 스위치 소자;
    제5 노드에 연결된 제1 전극, 픽셀 데이터의 데이터 전압이 인가되는 제2 전극, 및 제3 스캔 펄스가 인가되는 게이트 전극을 포함한 제4 스위치 소자;
    픽셀 구동 전압이 인가되는 제1 전극, 상기 제1 노드에 연결된 제2 전극, 및 제1 EM 펄스가 인가되는 게이트 전극을 포함한 제5 스위치 소자;
    기준 전압이 인가되는 제1 전극, 상기 제3 노드에 연결된 제2 전극, 및 제2 스캔 펄스가 인가되는 게이트 전극을 포함한 제6 스위치 소자; 및
    상기 제5 노드에 연결된 제1 전극, 상기 제3 노드에 연결된 제2 전극, 및 상기 제2 스캔 펄스가 인가되는 게이트 전극을 포함한 제7 스위치 소자를 더 포함하고,
    상기 제1 스위치 소자는 상기 제1 노드에 연결된 제1 전극, 상기 제2 노드에 연결된 제2 전극, 및 상기 제1 스캔 펄스가 인가되는 게이트 전극을 포함하고,
    상기 제2 스위치 소자는 상기 제3 노드에 연결된 제1 전극, 상기 제4 노드에 연결된 제2 전극, 및 제2 EM 펄스가 인가되는 게이트 전극을 포함하는 픽셀 회로.
  4. 제 3 항에 있어서,
    상기 제2 노드와 상기 제4 노드 사이에 연결된 제1 커패시터; 및
    상기 제1 노드와 상기 제5 노드 사이에 연결된 제2 커패시터를 더 포함하는 픽셀 회로.
  5. 제 3 항에 있어서,
    상기 구동 소자와 상기 스위치 소자들이 n 채널 산화물 반도체를 포함하고,
    상기 구동 소자의 상기 스위치 소자들이 게이트 전극에 게이트 온 전압에 응답하여 턴-온되는 픽셀 회로.
  6. 제 5 항에 있어서,
    상기 미리 설정된 전압이 상기 초기화 전압으로 설정되는 픽셀 회로.
  7. 제 6 항에 있어서,
    상기 초기화 전압이 상기 구동 소자의 제2 게이트 전극에 인가될 때 상기 구동 소자의 문턱 전압이 0[V] 보다 높은 정극성 전압으로 시프트되는 픽셀 회로.
  8. 제 6 항에 있어서,
    상기 픽셀 구동 전압이 VDD, 상기 기준 전압이 Vref, 상기 초기화 전압이 Vinit, 상기 저전위 전압이 VSS라 할 때 상기 전압들은 VDD > Vref > Vinit > VSS으로 설정되고,
    상기 픽셀 데이터의 데이터 전압은 상기 픽셀 구동 전압 보다 낮고 상기 저전위 전원 전압 보다 높은 전압이고,
    상기 스캔 펄스들과 상기 EM 펄스들 각각은 상기 픽셀 구동 전압 보다 높은 상기 게이트 온 전압과, 상기 저전위 전원 전압 보다 낮은 게이트 오프 전압 사이에서 스윙하는 픽셀 회로.
  9. 제 8 항에 있어서,
    상기 픽셀 회로는 초기화 단계, 상기 초기화 단계 후의 샘플링 단계, 상기 샘플링 단계 후 상기 데이터 전압이 인가되는 어드레싱 단계, 상기 어드레싱 단계 후의 발광 단계로 구동되고,
    상기 제1 스캔 펄스는 상기 초기화 단계, 상기 샘플링 단계, 및 상기 어드레싱 단계에서 상기 게이트 온 전압으로 발생되고, 상기 발광 단계에서 상기 게이트 오프 전압이고,
    상기 제2 스캔 펄스는 상기 샘플링 단계에서 상기 게이트 온 전압으로 발생되고, 상기 초기화 단계, 상기 어드레싱 단계 및 상기 발광 단계)에서 상기 게이트 오프 전압이고,
    상기 제3 스캔 펄스는 상기 어드레싱 단계에서 상기 게이트 온 전압으로 발생되고, 상기 초기화 단계, 상기 샘플링 단계 및 상기 발광 단계에서 상기 게이트 오프 전압이고,
    상기 제1 EM 펄스는 상기 초기화 단계의 적어도 일부 구간과 상기 발광 단계의 적어도 일부 구간에 상기 게이트 온 전압으로 발생되고, 상기 샘플링 단계와 상기 어드레싱 단계에서 상기 게이트 오프 전압이고,
    상기 제2 EM 펄스는 상기 발광 단계의 적어도 일부 구간에 상기 게이트 온 전압으로 발생되고, 상기 초기화 단계, 상기 샘플링 단계, 및 상기 어드레싱 단계에서 상기 게이트 오프 전압인 픽셀 회로.
  10. 발광 소자를 구동하고 제1 전극, 제2 전극, 제1 게이트 전극, 및 제2 게이트 전극을 가지는 구동 소자를 포함하는 픽셀 회로의 구동 방법에 있어서,
    초기화 전압을 상기 발광 소자의 애노드 전극과 제1 커패시터를 통해 상기 구동 소자의 상기 제1 게이트 전극에 인가하고, 상기 초기화 전압 보다 높은 픽셀 구동 전압을 상기 구동 소자의 상기 제1 전극에 인가하는 초기화 단계;
    상기 픽셀 구동 전압 보다 낮은 기준 전압을 상기 구동 소자의 제2 전극에 인가하고 제2 커패시터를 통해 상기 구동 소자의 제1 전극에 인가하는 샘플링 단계;
    픽셀 데이터의 데이터 전압을 상기 제2 커패시터를 통해 상기 구동 소자의 제1 전극에 인가하는 어드레싱 단계; 및
    상기 픽셀 구동 전압이 인가되는 전원 라인과 상기 발광 소자 사이에 전류 패스를 형성하고 상기 구동 소자와 상기 발광 소자에 인가되는 상기 초기화 전압, 상기 기준 전압이 차단되는 발광 단계를 포함하고,
    상기 초기화 전압이 상기 초기화 단계, 상기 샘플링 단계, 및 상기 어드레싱 단계에서 상기 구동 소자의 제2 게이트 전극에 인가되는 픽셀 회로의 구동 방법.
  11. 제 10 항에 있어서,
    상기 초기화 전압이 0[V] 보다 높고 상기 기준 전압 보다 낮은 픽셀 회로의 구동 방법.
  12. 복수의 데이터 라인들, 상기 데이터 라인들과 교차되는 복수의 게이트 라인들, 픽셀 구동 전압이 인가되는 제1 전원 라인, 초기화 전압이 인가되는 제2 전원 라인, 기준 전압이 인가되는 제3 전원 라인, 저전위 전원 전압이 인가되는 제4 전원 라인, 및 상기 데이터 라인들과 상기 게이트 라인들 및 상기 전원 라인들에 연결된 복수의 픽셀 회로가 배치된 표시패널;
    상기 데이터 라인들에 픽셀 데이터의 데이터 전압을 공급하는 데이터 구동부; 및
    상기 게이트 라인들에 게이트 신호를 공급하는 게이트 구동부를 포함하고,
    상기 픽셀 회로들 각각은,
    제1 노드에 연결된 제1 전극, 제2 노드에 연결된 제1 게이트 전극, 제3 노드에 연결된 제2 전극, 및 미리 설정된 전압이 인가되는 제2 게이트 전극을 포함한 구동 소자;
    제4 노드에 연결된 애노드 전극과 저전위 전원 전압이 인가되는 캐소드 전극을 포함하여 상기 구동 소자로부터의 전류에 따라 구동되는 발광 소자;
    상기 제1 노드와 상기 제2 노드 사이에 연결된 제1 스위치 소자; 및
    상기 제3 노드와 상기 제4 노드 사이에 연결된 제2 스위치 소자를 포함하는 표시장치.
  13. 제 12 항에 있어서,
    상기 픽셀 회로들 각각은,
    초기화 전압이 인가되는 제1 전극, 상기 제4 노드에 연결된 제2 전극, 및 제1 스캔 펄스가 인가되는 게이트 전극을 포함한 제3 스위치 소자;
    제5 노드에 연결된 제1 전극, 픽셀 데이터의 데이터 전압이 인가되는 제2 전극, 및 제3 스캔 펄스가 인가되는 게이트 전극을 포함한 제4 스위치 소자;
    픽셀 구동 전압이 인가되는 제1 전극, 상기 제1 노드에 연결된 제2 전극, 및 제1 EM 펄스가 인가되는 게이트 전극을 포함한 제5 스위치 소자;
    기준 전압이 인가되는 제1 전극, 상기 제3 노드에 연결된 제2 전극, 및 제2 스캔 펄스가 인가되는 게이트 전극을 포함한 제6 스위치 소자;
    상기 제5 노드에 연결된 제1 전극, 상기 제3 노드에 연결된 제2 전극, 및 상기 제2 스캔 펄스가 인가되는 게이트 전극을 포함한 제7 스위치 소자;
    상기 제2 노드와 상기 제4 노드 사이에 연결된 제1 커패시터; 및
    상기 제1 노드와 상기 제5 노드 사이에 연결된 제2 커패시터를 더 포함하고,
    상기 제1 스위치 소자는 상기 제1 노드에 연결된 제1 전극, 상기 제2 노드에 연결된 제2 전극, 및 상기 제1 스캔 펄스가 인가되는 게이트 전극을 포함하고,
    상기 제2 스위치 소자는 상기 제3 노드에 연결된 제1 전극, 상기 제4 노드에 연결된 제2 전극, 및 제2 EM 펄스가 인가되는 게이트 전극을 포함하는 표시장치.
  14. 제 13 항에 있어서,
    상기 구동 소자와 상기 스위치 소자들이 n 채널 산화물 반도체를 포함하고,
    상기 미리 설정된 전압이 상기 초기화 전압으로 설정되는 표시장치.
  15. 제 14 항에 있어서,
    상기 구동 소자의 제2 게이트 전극에 상기 초기화 전압이 인가될 때 상기 구동 소자의 문턱 전압이 0[V] 보다 높은 정극성 전압으로 시프트되는 표시장치.
  16. 제 14 항에 있어서,
    상기 픽셀 회로는 초기화 단계, 상기 초기화 단계 후의 샘플링 단계, 상기 샘플링 단계 후 상기 데이터 전압이 인가되는 어드레싱 단계, 상기 어드레싱 단계 후의 발광 단계로 구동되고,
    상기 제1 스캔 펄스는 상기 초기화 단계, 상기 샘플링 단계, 및 상기 어드레싱 단계에서 게이트 온 전압으로 발생되고, 상기 발광 단계에서 게이트 오프 전압이고,
    상기 제2 스캔 펄스는 상기 샘플링 단계에서 상기 게이트 온 전압으로 발생되고, 상기 초기화 단계, 상기 어드레싱 단계 및 상기 발광 단계)에서 상기 게이트 오프 전압이고,
    상기 제3 스캔 펄스는 상기 어드레싱 단계에서 상기 게이트 온 전압으로 발생되고, 상기 초기화 단계, 상기 샘플링 단계 및 상기 발광 단계에서 상기 게이트 오프 전압이고,
    상기 제1 EM 펄스는 상기 초기화 단계의 적어도 일부 구간과 상기 발광 단계의 적어도 일부 구간에 상기 게이트 온 전압으로 발생되고, 상기 샘플링 단계와 상기 어드레싱 단계에서 상기 게이트 오프 전압이고,
    상기 제2 EM 펄스는 상기 발광 단계의 적어도 일부 구간에 상기 게이트 온 전압으로 발생되고, 상기 초기화 단계, 상기 샘플링 단계, 및 상기 어드레싱 단계에서 상기 게이트 오프 전압이고,
    상기 구동 소자의 상기 스위치 소자들이 게이트 전극에 게이트 온 전압에 응답하여 턴-온되는 표시 장치.
KR1020210089629A 2021-07-08 2021-07-08 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치 KR20230009053A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210089629A KR20230009053A (ko) 2021-07-08 2021-07-08 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치
CN202210700490.0A CN115602109A (zh) 2021-07-08 2022-06-20 像素电路、用于驱动像素电路的方法和显示装置
US17/847,988 US11854480B2 (en) 2021-07-08 2022-06-23 Pixel circuit, method for driving pixel circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210089629A KR20230009053A (ko) 2021-07-08 2021-07-08 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치

Publications (1)

Publication Number Publication Date
KR20230009053A true KR20230009053A (ko) 2023-01-17

Family

ID=84798914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210089629A KR20230009053A (ko) 2021-07-08 2021-07-08 픽셀 회로와 이를 이용한 픽셀 구동 방법 및 표시장치

Country Status (3)

Country Link
US (1) US11854480B2 (ko)
KR (1) KR20230009053A (ko)
CN (1) CN115602109A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060083101A (ko) 2005-01-14 2006-07-20 삼성전자주식회사 표시 장치 및 그 구동 방법
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
KR102241704B1 (ko) * 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US9666655B2 (en) * 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102477493B1 (ko) * 2017-12-07 2022-12-14 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102366197B1 (ko) 2017-12-15 2022-02-21 엘지디스플레이 주식회사 표시장치 및 그 구동 방법
JP7180989B2 (ja) * 2018-03-30 2022-11-30 株式会社ジャパンディスプレイ 半導体装置および表示装置
KR102631675B1 (ko) 2018-12-11 2024-01-30 엘지디스플레이 주식회사 표시 장치
KR20220155541A (ko) * 2021-05-14 2022-11-23 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US11854480B2 (en) 2023-12-26
CN115602109A (zh) 2023-01-13
US20230010040A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
KR20220068537A (ko) 표시장치와 그 구동 방법
KR102625961B1 (ko) 전계 발광 표시장치
KR102577468B1 (ko) 픽셀 회로와 이를 이용한 표시장치
US20230178033A1 (en) Data driving circuit and display device including the same
US11862086B2 (en) Pixel circuit and display device including the same
US11620949B2 (en) Pixel circuit and display device including the same
KR20210058232A (ko) 표시 장치
CN115881035A (zh) 像素电路及其驱动方法和包括该像素电路的显示装置
US11854480B2 (en) Pixel circuit, method for driving pixel circuit and display device
US11908405B2 (en) Pixel circuit and display device including the same
US11776476B2 (en) Pixel circuit and display device including the same
US20240203345A1 (en) Pixel circuit and display device including the same
KR102678891B1 (ko) 픽셀 회로와 이를 포함한 표시장치
US11854484B2 (en) Pixel circuit and display device including the same
US12008959B2 (en) Pixel circuit and display device including the same
US11798476B2 (en) Pixel circuit and display device including the same
KR102618390B1 (ko) 표시장치와 그 구동 방법
US20240203350A1 (en) Pixel circuit and display device including the same
KR20230009256A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240076943A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240094464A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240076024A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240095850A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009290A (ko) 픽셀 회로와 이를 포함한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal