KR20240095850A - 픽셀 회로와 이를 포함한 표시장치 - Google Patents

픽셀 회로와 이를 포함한 표시장치 Download PDF

Info

Publication number
KR20240095850A
KR20240095850A KR1020220177915A KR20220177915A KR20240095850A KR 20240095850 A KR20240095850 A KR 20240095850A KR 1020220177915 A KR1020220177915 A KR 1020220177915A KR 20220177915 A KR20220177915 A KR 20220177915A KR 20240095850 A KR20240095850 A KR 20240095850A
Authority
KR
South Korea
Prior art keywords
voltage
gate
period
node
gate signal
Prior art date
Application number
KR1020220177915A
Other languages
English (en)
Inventor
이현수
홍성호
신세진
Original Assignee
엘지디스플레이 주식회사
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN202311101332.4A priority Critical patent/CN118230683A/zh
Priority to US18/491,197 priority patent/US20240203348A1/en
Publication of KR20240095850A publication Critical patent/KR20240095850A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Abstract

본 발명은 픽셀 회로와 이를 포함한 표시장치에 관한 것으로, 픽셀 구동 전압이 인가되는 제1 정전압 노드; 상기 픽셀 구동 전압 보다 낮은 픽셀 기저 전압이 인가되는 제2 정전압 노드; 상기 픽셀 구동 전압이 인가되는 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함한 구동 소자; 애노드 전극과 캐소드 전극을 포함하여 상기 구동 소자로부터의 전류에 의해 구동되는 발광 소자; 상기 제2 노드와 상기 제3 노드 사이에 연결된 커패시터; 데이터 전압이 인가되는 데이터 라인과 상기 제2 노드 사이에 연결되어 제1 게이트 신호에 응답하여 턴-온되는 제1 스위치 소자; 및 상기 제3 노드와 상기 제2 정전압 노드 사이에 연결되어 제2 게이트 신호에 응답하여 턴-온되는 제2 스위치 소자를 포함한다. 본 발명은 표시장치의 고 PPI 설계를 용이하게 할 수 있고, 표시장치의 수명을 개선하고 저전력 구동을 구현할 수 있다.

Description

픽셀 회로와 이를 포함한 표시장치{PIXEL CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 픽셀 회로와 이를 포함한 표시장치에 관한 것이다.
전계 발광 표시장치(Electroluminescence Display)는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어질 수 있다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
유기 발광 표시장치의 픽셀들은 OLED를 구동하기 위한 구동 소자와, 구동 소자에 연결된 커패시터를 포함한 픽셀 회로를 포함한다.
표시패널의 제조 공정에서 초래되는 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 구동 소자의 전기적 특성에서 편자가 존재할 수 있다. 이러한 픽셀들의 전기적 특성 편차는 픽셀들의 구동 시간이 경과됨에 따라 더 커질 수 있다. 픽셀들의 전기적 특성 편차를 보상하기 위해, 유기 발광 표시장치의 픽셀 회로에 내부 보상 회로가 추가될 수 있다. 내부 보상 회로는 구동 소자의 문턱 전압을 샘플링하고, 그 구동 소자의 문턱 전압만큼 구동 소자의 게이트 전압을 보상할 수 있다. 그러나, 내부 보상 회로는 각 노드들의 전압을 설정하기 위한 추가 전압원과 배선들이 추가되기 때문에 픽셀의 개구율 저하와 PPI(pixel　per inch)를 높일 수 있는 설계를 어렵게 한다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.
본 발명은 구동 소자의 전기적 특성 변동을 실시간 보상하고 고 PPI 설계를 용이하게 할 수 있는 픽셀 회로와 이를 포함한 표시장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 픽셀 회로는 픽셀 구동 전압이 인가되는 제1 정전압 노드; 상기 픽셀 구동 전압 보다 낮은 픽셀 기저 전압이 인가되는 제2 정전압 노드; 상기 픽셀 구동 전압이 인가되는 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함한 구동 소자; 애노드 전극과 캐소드 전극을 포함하여 상기 구동 소자로부터의 전류에 의해 구동되는 발광 소자; 상기 제2 노드와 상기 제3 노드 사이에 연결된 커패시터; 데이터 전압이 인가되는 데이터 라인과 상기 제2 노드 사이에 연결되어 제1 게이트 신호에 응답하여 턴-온되는 제1 스위치 소자; 및 상기 제3 노드와 상기 제2 정전압 노드 사이에 연결되어 제2 게이트 신호에 응답하여 턴-온되는 제2 스위치 소자를 포함한다. 상기 발광 소자의 캐소드 전극이 상기 제2 정전압 노드에 연결된다.
상기 제1 스위치 소자는 상기 데이터 라인에 연결된 제1 전극, 상기 제1 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함한다. 상기 제2 스위치 소자는 상기 제3 노드에 연결된 제1 전극, 상기 제2 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 정전압 노드에 연결된 제2 전극을 포함한다.
상기 픽셀 회로는 초기화 전압이 인가되는 제3 정전압 노드와 상기 제2 노드 사이에 연결되어 제3 게이트 신호에 응답하여 턴-온되는 제3 스위치 소자를 더 포함할 수 있다. 상기 제3 스위치 소자는 상기 제3 정전압 노드에 연결된 제1 전극, 제3 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함한다.
상기 픽셀 회로는 초기화 기간, 센싱 기간, 데이터 기입 기간, 및 발광 기간의 순서대로 구동될 수 있다. 상기 제1 게이트 신호의 전압은 상기 데이터 기입 기간 동안 상기 데이터 전압과 동기되는 게이트 온 전압의 펄스로 발생되고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 발광 기간 동안 게이트 오프 전압이다. 상기 제2 게이트 신호의 전압은 상기 초기화 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 센싱 기간, 상기 데이터 기입 기간 및 상기 발광 기간 동안 상기 게이트 오프 전압이다. 상기 제3 게이트 신호의 전압은 상기 초기화 기간과 상기 센싱 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 데이터 기입 기간과 상기 발광 기간 동안 상기 게이트 오프 전압이다. 상기 제1 스위치 소자는 상기 데이터 기입 기간 동안 상기 제1 게이트 신호의 게이트 온 전압에 응답하여 턴-온된다. 상기 제2 스위치 소자는 상기 초기화 기간 동안 상기 제2 게이트 신호의 상기 게이트 온 전압에 응답하여 턴-온된다. 상기 제3 스위치 소자는 상기 초기화 기간과 상기 센싱 기간 동안 상기 제3 게이트 신호의 상기 게이트 온 전압에 응답하여 턴-온된다.
상기 픽셀 회로는 상기 제3 노드와 상기 발광 소자의 애노드 전극 사이에 연결되어 제4 게이트 신호에 응답하여 턴-온되는 제4 스위치 소자를 더 포함할 수 있다. 상기 제4 스위치 소자는 상기 제3 노드에 연결된 제1 전극, 상기 제4 게이트 신호가 인가되는 게이트 전극, 및 상기 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한다.
상기 픽셀 회로는 초기화 기간, 센싱 기간, 데이터 기입 기간, 및 발광 기간의 순서대로 구동될 수 있다. 상기 제1 게이트 신호의 전압은 상기 데이터 기입 기간 동안 상기 데이터 전압과 동기되는 게이트 온 전압의 펄스로 발생되고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 발광 기간 동안 게이트 오프 전압이다. 상기 제2 게이트 신호의 전압은 상기 초기화 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 센싱 기간, 상기 데이터 기입 기간 및 상기 발광 기간 동안 상기 게이트 오프 전압이다. 상기 제3 게이트 신호의 전압은 상기 초기화 기간과 상기 센싱 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 데이터 기입 기간과 상기 발광 기간 동안 상기 게이트 오프 전압이다. 상기 제4 게이트 신호의 전압은 상기 발광 기간 동안 상기 게이트 온 전압이고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 데이터 기입 기간 동안 상기 게이트 오프 전압의 펄스로 발생된다. 상기 제1 내지 제4 스위치 소자들 각각은 상기 게이트 온 전압에 응답하여 턴-온된다.
상기 픽셀 회로는 상기 제1 정전압 노드와 상기 구동 소자의 제1 전극 사이에 연결되어 제5 게이트 신호에 응답하여 턴-온되는 제5 스위치 소자를 더 포함할 수 있다.
상기 픽셀 회로는 초기화 기간, 센싱 기간, 데이터 기입 기간, 및 발광 기간의 순서대로 구동될 수 있다. 상기 제1 게이트 신호의 전압은 상기 데이터 기입 기간 동안 상기 데이터 전압과 동기되는 게이트 온 전압의 펄스로 발생되고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 발광 기간 동안 게이트 오프 전압이다. 상기 제2 게이트 신호의 전압은 상기 초기화 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 센싱 기간, 상기 데이터 기입 기간 및 상기 발광 기간 동안 상기 게이트 오프 전압이다. 상기 제3 게이트 신호의 전압은 상기 초기화 기간과 상기 센싱 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 데이터 기입 기간과 상기 발광 기간 동안 상기 게이트 오프 전압이다. 상기 제4 게이트 신호의 전압은 상기 발광 기간 동안 상기 게이트 온 전압이고, 상기 초기화 기간, 상기 센싱 기간 및 상기 데이터 기입 기간 동안 상기 게이트 오프 전압이다. 상기 제5 게이트 신호의 전압은 상기 초기화 기간, 상기 센싱 기간, 상기 데이터 기입 기간, 및 상기 발광 기간 동안 상기 게이트 온 전압이거나, 상기 초기화 기간, 상기 센싱 기간, 및 발광 기간 동안 상기 게이트 온 전압이고 상기 데이터 기입 기간 동안 상기 게이트 오프 전압의 펄스로 발생된다. 상기 제1 내지 제5 스위치 소자들 각각이 상기 게이트 온 전압에 응답하여 턴-온된다.
상기 데이터 전압은 노멀 구동 모드에서 입력되는 입력 영상의 픽셀 데이터 전압과, 센싱 모드에서 상기 입력 영상과 무관하게 미리 설정된 센싱용 데이터 전압을 포함한다. 상기 노멀 구동 모드에서 상기 제2 게이트 신호는 상기 제1 게이트 신호의 펄스와 동시에 발생되고 상기 제1 게이트 신호의 펄스와 같은 펄스폭을 갖는 펄스를 포함한다. 상기 센싱 모드에서 발생되는 상기 제2 게이트 신호는 상기 제1 게이트 신호의 펄스와 동시에 라이징되고 제1 게이트 신호의 펄스 보다 큰 펄스폭을 갖는 펄스를 포함한다.
본 발명의 다른 실시예에 따른 픽셀 회로는 픽셀 구동 전압이 인가되는 제1 정전압 노드; 상기 픽셀 구동 전압 보다 낮은 픽셀 기저 전압이 인가되는 제2 정전압 노드; 상기 픽셀 구동 전압이 인가되는 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함한 구동 소자; 애노드 전극과 캐소드 전극을 포함하여 상기 구동 소자로부터의 전류에 의해 구동되는 발광 소자; 상기 제2 노드와 상기 제3 노드 사이에 연결된 커패시터; 데이터 전압이 인가되는 데이터 라인과 상기 제2 노드 사이에 연결되어 제1 게이트 신호에 응답하여 턴-온되는 제1 스위치 소자; 및 상기 제3 노드와 제2 정전압 노드 사이에 연결되어 제2 게이트 신호에 응답하여 턴-온되는 제2 스위치 소자; 초기화 전압이 인가되는 제3 정전압 노드와 상기 제2 노드 사이에 연결되어 제3 게이트 신호에 응답하여 턴-온되는 제3 스위치 소자; 및 상기 제1 정전압 노드와 상기 구동 소자의 제1 전극 사이에 연결되어 제4 게이트 신호에 응답하여 턴-온되는 제4 스위치 소자를 포함한다. 상기 발광 소자의 캐소드 전극이 상기 제2 정전압 노드에 연결된다.
본 발명의 표시장치는 상기 픽셀 회로를 포함한다.
본 발명은 픽셀 회로에서 기준 전압이 인가되는 배선과 기준 전압을 스위칭하는 스위치 소자가 필요 없으므로 구동 소자의 전기적 특성 변동을 실시간 보상할 수 있음은 물론, 고 PPI 설계를 용이하게 할 수 있다.
본 발명은 구동 소자의 전기적 특성 변동을 실시간 보상하고 기준 전압 배선을 삭제하여 표시장치의 수명을 개선하고 저전력 구동을 구현할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 2는 도 1에 도시된 픽셀 회로에 인가되는 게이트 신호와 주요 노드들의 전압을 보여 주는 파형도이다.
도 3a 내지 도 3d는 도 2에 도시된 픽셀 회로의 구동 기간에 픽셀 회로의 전류 흐름 변화를 단계적으로 보여 주는 회로도들이다.
도 4는 본 발명의 제2 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 5는 도 4에 도시된 픽셀 회로에 인가되는 게이트 신호와 주요 노드들의 전압을 보여 주는 파형도이다.
도 6은 본 발명의 제3 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 7은 도 5에 도시된 픽셀 회로에 인가되는 게이트 신호와 주요 노드들의 전압을 보여 주는 파형도이다.
도 8은 본 발명의 제4 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 9a 및 도 9b는 도 8에 도시된 픽셀 회로에 인가되는 게이트 신호와 주요 노드들의 전압을 보여 주는 파형도들이다.
도 10은 본 발명의 제5 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 11은 도 10에 도시된 픽셀 회로에 인가되는 게이트 신호와 주요 노드들의 전압을 보여 주는 파형도이다.
도 12는 본 발명의 일 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 13은 도 12에 도시된 표시패널의 단면 구조를 보여 주는 단면도이다.
도 14 및 도 15는 본 발명의 일 실시예에 따른 센싱 회로의 일 예를 보여 주는 도면들이다.
도 16은 센싱 모드에서 블록 단위로 서브 픽셀들이 센싱되는 일 예를 보여 주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 “구비한다”, “포함한다”, “갖는다”, “이루어진다” 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
'~ 상에', '~ 상부에', '~ 하부에', '~ 옆에', '~ 연결 또는 결합(connect, couple)', 교차(crossing, intersecting) 등과 같이 두 구성요소들 간에 위치 관계와 상호 연결 관계가 설명되는 경우, '바로' 또는 '직접'과 같은 언급이 없는 한 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
'~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 시간축 상에서 연속적이지 않을 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 발명의 표시장치에서 픽셀 회로와 게이트 구동 회로는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터는 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor) 또는 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT일 수 있다. 이하에서, 픽셀 회로와 게이트 구동 회로를 구성하는 트랜지스터들은 Oxide TFT로 구현된 n 채널 Oxide TFT로 구현된 예를 중심으로 설명되나 본 발명은 이에 한정되지 않는다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)할 수 있다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정된다. 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다.
트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 2는 도 1에 도시된 픽셀 회로에 인가되는 게이트 신호와 주요 노드들의 전압을 보여 주는 파형도이다.
도 1 및 도 2를 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)를 구동하는 구동 소자(DT), 복수의 스위치 소자들(T01~T04), 및 커패시터(Cst)를 포함한다. 구동 소자(DT)와 스위치 소자들(T01~T04)은 n 채널 Oxide TFT로 구현될 수 있다.
픽셀 회로는 데이터 전압(VDATA)이 인가되는 데이터 라인(DL)과, 게이트 신호들(SCAN, SENSE, INIT, EM)이 인가되는 게이트 라인들(GL1~GL4)에 연결된다. 픽셀 회로는 픽셀 구동 전압(EVDD)이 인가되는 제1 정전압 노드(PL1), 픽셀 기저 전압(EVSS)이 인가되는 제2 정전압 노드(PL2), 초기화 전압(VINIT)이 인가되는 제3 정전압 노드(PL3) 등 직류 전압(또는 정전압)이 인가되는 전원 노드들에 연결된다. 표시패널 상에서 정전압 노드들이 연결된 전원 라인들은 모든 픽셀들에 공통으로 연결될 수 있다.
픽셀 구동 전압(EVDD)은 데이터 전압(VDATA)의 최대 전압(VDATA White Max) 보다 높고, 구동 소자(DT)가 포화(Saturation) 영역에서 동작할 수 있는 전압으로 설정된다. 초기화 전압(VINIT)은 데이터 전압(VDATA)의 최소 전압(VDATA Black) 보다 낮고 픽셀 기저 전압(EVSS) 보다 높은 전압으로 설정될 수 있다. 게이트 온 전압(VGH)은 픽셀 구동 전압(EVDD) 보다 높은 전압으로, 게이트 오프 전압(VGL)은 픽셀 기저 전압(EVSS) 보다 낮은 전압으로 설정될 수 있다. 예를 들어, 픽셀들에 인가되는 구동 전압은 VGH > EVDD > VDATA White Max > VDATA Black > Vinit > EVSS > VGL를 충족하는 전압으로 설정될 수 있다.
게이트 신호들(SCAN, SENSE, INIT, EM)은 게이트 온 전압(VGH)과 게이트 오프 전압(VGL) 사이에서 스윙(Swing)하는 펄스를 포함한다. 게이트 신호들(SCAN, SENSE, INIT, EM)은 제1 게이트 신호(SCAN), 제2 게이트 신호(SENSE), 제3 게이트 신호(INIT), 및 제4 게이트 신호(EM)를 포함한다.
픽셀 회로의 구동 기간은 초기화 기간(INI), 센싱 기간(SEN), 데이터 기입 기간(WR), 및 발광 기간(EMI)의 순서로 구동된다. 초기화 기간(INI), 센싱 기간(SEN), 데이터 기입 기간(WR), 및 발광 기간(EMI)은 도 2에 도시된 바와 같이 게이트 신호들(SCAN, SENSE, INIT, EM)의 파형에 의해 결정될 수 있다.
제1 게이트 신호(SCAN)의 전압은 데이터 기입 기간(WR) 동안 픽셀 데이터의 데이터 전압(VDATA)과 동기되는 게이트 온 전압(VGH)의 펄스로 발생된다. 제1 게이트 신호(SCAN)의 전압은 초기화 기간(INI), 센싱 기간(SEN), 및 발광 기간(EMI) 동안 게이트 오프 전압(VGL)이다. 제1 스위치 소자(T01)는 데이터 기입 기간(WR) 동안 제1 게이트 신호(SCAN)의 게이트 온 전압(VGH)에 응답하여 턴-온된다.
제2 게이트 신호(SENSE)의 전압은 초기화 기간(INI) 동안 게이트 온 전압(VGH)의 펄스로 발생되고, 센싱 기간(SEN), 데이터 기입 기간(WR) 및 발광 기간(EMI) 동안 게이트 오프 전압(VGL)이다. 제2 스위치 소자(T02)는 초기화 기간(INI) 동안 제2 게이트 신호(SENSE)의 게이트 온 전압(VGH)에 응답하여 턴-온된다.
제3 게이트 신호(INIT)의 전압은 초기화 기간(INI)과 센싱 기간(SEN) 동안 게이트 온 전압(VGH)의 펄스로 발생된다. 제3 게이트 신호(INIT)의 전압은 초기화 기간(INI) 내에서 제4 게이트 신호(EM)가 게이트 오프 전압(VGL)으로 반전된 후에, 게이트 온 전압(VGH)으로 반전될 수 있다. 제3 게이트 신호(INIT)의 전압은 데이터 기입 기간(WR)과 발광 기간(EMI) 동안 게이트 오프 전압이다. 제3 스위치 소자(T03)는 초기화 기간(INI)과 센싱 기간(SEN) 동안 제3 게이트 신호(INIT)의 게이트 온 전압(VGH)에 응답하여 턴-온된다.
제4 게이트 신호(EM)의 전압은 발광 기간(EMI) 동안 게이트 온 전압(VGH)이고, 초기화 기간(INI), 센싱 기간(SEN), 및 데이터 기입 기간(WR) 동안 게이트 오프 전압(VGL)의 펄스로 발생된다. 제4 스위치 소자(T04)는 발광 기간(EMI) 동안 제4 게이트 신호(EM)의 게이트 온 전압(VGH)에 응답하여 턴-온된다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 전류를 발생하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제1 노드(D)에 연결된 제1 전극, 제2 노드(G)에 연결된 게이트 전극, 및 제3 노드(S)에 연결된 제2 전극을 포함한다. 제1 노드(D)는 픽셀 구동 전압(EVDD)이 인가되는 제1 정전압 노드(PL1)에 연결될 수 있다.
발광 소자(EL)는 OLED로 구현될 수 있다. 발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 이 전극들 사이에 형성된 유기 화합물층을 포함한다. 발광 소자(EL)의 애노드 전극은 제4 노드(ANO)에 연결되고, 캐소드 전극은 픽셀 기저 전압(EVSS)이 인가되는 제2 정전압 노드(PL2)에 연결된다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Light emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. 발광 소자(EL)의 애노드 전극과 캐소드 전극에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동하여 여기자가 형성된다. 이 때, 발광층(EML)으로부터 가시광이 방출된다. 발광 소자(EL)는 복수의 발광층들이 적층된 텐덤(Tandem) 구조로 구현될 수 있다. 텐덤 구조의 발광 소자(EL)는 픽셀의 휘도와 수명을 향상시킬 수 있다.
커패시터(Cst)는 제2 노드(G)와 제3 노드(S) 사이에 연결되어 센싱 기간(SEN) 동안 샘플링된 구동 소자(DT)의 문턱 전압(Vth)을 저장하고, 발광 기간(EMI) 동안 구동 소자(DT)의 게이트-소스간 전압(Vgs)을 유지한다.
픽셀 회로의 스위치 소자들(T01~T04)은 제1 게이트 신호(SCAN)에 응답하여 픽셀 데이터의 데이터 전압(VDATA)을 제2 노드(G)에 공급하는 제1 스위치 소자(T01), 제2 게이트 신호(SENSE)에 응답하여 제3 노드(S)를 제2 정전압 노드(PL2)에 연결하는 제2 스위치 소자(T02), 제3 게이트 신호(INIT)에 응답하여 초기화 전압(VINIT)을 제2 노드(G)에 공급하는 제3 스위치 소자(T03), 및 제4 게이트 신호(EM)에 응답하여 제3 노드(S)를 제4 노드(ANO)에 연결하는 제4 스위치 소자(T04)를 포함한다.
제1 스위치 소자(T01)는 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)과 제2 노드(G) 사이에 연결된다. 제2 스위치 소자(T02)는 제3 노드(S)와 제2 정전압 노드(PL2) 사이에 연결된다.
제1 스위치 소자(T01)는 데이터 기입 기간(WR) 동안 제1 게이트 신호(SCAN)의 게이트 온 전압(VGH)에 따라 턴-온된다. 제1 스위치 소자(T01)가 턴-온될 때, 데이터 전압(VDATA)이 제2 노드(G)에 인가된다. 제1 스위치 소자(T01)는 제1 게이트 신호(SCAN)의 전압이 게이트 오프 전압(VGL)인 초기화 기간(INI), 센싱 기간(SEN) 및 발광 기간(EMI) 동안 턴-오프된다. 제1 스위치 소자(T01)는 데이터 전압(VDATA)이 인가되는 데이터 라인(DL)에 연결된 제1 전극, 제1 게이트 신호(SCAN)가 인가되는 제1 게이트 라인(GL1)에 연결된 게이트 전극, 및 제2 노드(G)에 연결된 제2 전극을 포함한다.
제2 스위치 소자(T02)는 초기화 기간(INI) 동안 제2 게이트 신호(SENSE)의 게이트 온 전압(VGH)에 응답하여 턴-온된다. 제2 스위치 소자(T02)가 턴-온될 때, 제3 노드(S)가 제2 정전압 노드(PL2)에 연결되어 제3 노드(S)의 전압이 픽셀 기저 전압(EVSS)으로 설정된다. 제2 스위치 소자(T02)는 제2 게이트 신호(SENSE)의 전압이 게이트 오프 전압(VGL)인 센싱 기간(SEN), 데이터 기입 기간(WR), 및 발광 기간(EMI) 동안 턴-오프된다. 제2 스위치 소자(T02)는 제3 노드(S)에 연결된 제1 전극, 제2 게이트 신호(SENSE)가 인가되는 제2 게이트 라인(GL2)에 연결된 게이트 전극, 및 픽셀 기저 전압(EVSS)이 인가되는 제2 정전압 노드에 연결된 제2 전극을 포함한다.
제3 스위치 소자(T03)는 초기화 전압이 인가되는 제3 정전압 노드(PL3)와 제2 노드(G) 사이에 연결된다. 제4 스위치 소자(T04)는 제3 노드(S)와 발광 소자(EL)의 애노드 전극 사이에 연결된다.
제3 스위치 소자(T03)는 초기화 기간(INI)과 센싱 기간(SEN) 동안 제3 게이트 신호(INIT)의 게이트 온 전압(VGH)에 응답하여 턴-온된다. 제3 스위치 소자(T03)가 턴-온될 때 초기화 전압(VINIT)이 제2 노드(G)에 인가된다. 제3 스위치 소자는 제3 게이트 신호(INIT)의 전압이 게이트 오프 전압(VGL)인 데이터 기입 기간(WR)과 발광 기간(EMI) 동안 턴-오프된다. 제3 스위치 소자(T03)는 초기화 전압(VINIT)이 인가되는 제3 정전압 노드(PL3)에 연결된 제1 전극, 제3 게이트 신호(INIT)가 인가되는 제3 게이트 라인(GL3)에 연결된 게이트 전극, 및 제2 노드(G)에 연결된 제2 전극을 포함한다.
제4 스위치 소자(T04)는 발광 기간(EMI) 동안 제4 게이트 신호(EM)의 게이트 온 전압(VGH)에 응답하여 턴-온된다. 제4 스위치 소자(T04)가 턴-온될 때 제3 노드(S)가 제4 노드(ANO)에 연결되어 제1 정전압 노드(PL1)와 제2 정전압 노드(PL2) 사이의 전류 패스(Current path)가 형성되어 발광 소자(EL)에 전류가 흐를 수 있다. 제4 스위치 소자(T04)는 제4 게이트 신호(EM)의 전압이 게이트 오프 전압(VGL)인 초기화 기간(INI), 센싱 기간(SEN) 및 데이터 기입 기간(WR) 동안 턴-오프된다. 제4 스위치 소자(T04)는 제3 노드(S)에 연결된 제1 전극, 제4 게이트 신호(EM)가 인가되는 제4 게이트 라인(GL4)에 연결된 게이트 전극, 및 제4 노드(ANO)에 연결된 제2 전극을 포함한다.
도 3a 내지 도 3d는 도 2에 도시된 픽셀 회로의 구동 기간에 픽셀 회로의 전류 흐름 변화를 단계적으로 보여 주는 회로도들이다. 도 3a는 초기화 기간(INI) 동안 픽셀 회로에 흐르는 전류를 보여 주는 회로도이다. 도 3b는 센싱 기간(SEN) 동안 픽셀 회로에 흐르는 전류를 보여 주는 회로도이다. 도 3c는 데이터 기입 기간(WR) 동안 픽셀 회로에 흐르는 전류를 보여 주는 회로도이다. 도 3d는 발광 기간(EMI) 동안 픽셀 회로에 흐르는 전류를 보여 주는 회로도이다.
도 3a를 참조하면, 초기화 기간(INI) 동안 픽셀 회로의 주요 노드들이 초기화된다. 초기화 기간(INI) 동안, 제2 게이트 신호(SENSE)와 제3 게이트 신호(INIT)의 전압은 게이트 온 전압(VGH)이다. 초기화 기간(INI) 동안, 제1 게이트 신호(SCAN)와 제4 게이트 신호(EM)의 전압은 게이트 오프 전압(VGL)이다. 따라서, 초기화 기간(INI) 동안 제2 및 제3 스위치 소자들(T02, T03)이 턴-온되고, 제1 및 제4 스위치 소자들(T01, T04)이 턴-오프된다. 그 결과, 초기화 기간(INI)이 끝날 때, 제2 노드(G)의 전압은 초기화 전압(VINIT)으로, 제3 노드(S)의 전압은 픽셀 기저 전압(EVSS)으로 초기화된다. 초기화 전압(VINIT)과 픽셀 기저 전압(EVSS) 간의 전압차가 구동 소자(DT)의 문턱 전압(Vth) 보다 높은 전압으로 설정되는 경우, 초기화 기간(INI)에 구동 소자(DT)가 턴-온될 수 있다. 발광 소자(EL)는 캐소드 전극과 애노드 전극 간의 전압이 0[V]이기 때문에 초기화 기간(INI) 동안 발광되지 않는다.
도 3b를 참조하면, 센싱 기간(SEN) 동안 구동 소자(DT)의 문턱 전압(Vth)이 샘플링되어 커패시터(Cst)에 저장된다. 센싱 기간(SEN) 동안 제3 게이트 신호(INIT)의 전압은 게이트 온 전압(VGH)이다. 센싱 기간(SEN) 동안, 제1 게이트 신호(SCAN), 제2 게이트 신호(SENSE), 및 제4 게이트 신호(EM)의 전압은 게이트 오프 전압(VGL)이다. 센싱 기간(SEN) 동안 제3 스위치 소자(T03)가 턴-온되고, 그 이외의 다른 스위치 소자들(T01, T02, T04)이 턴-오프된다. 센싱 기간(SEN) 동안 제3 노드(S)의 전압이 상승하여 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 구동 소자(DT)의 문턱 전압(Vth)에 도달할 때 구동 소자(DT)가 턴-오프된다. 센싱 기간(SEN)이 끝날 때, 제2 노드(G)의 전압은 초기화 전압(VINIT)이고 제3 노드(S)의 전압은 VINIT-Vth이다. 따라서, 센싱 기간(SEN)이 끝날 때 커패시터(Cst)의 전압은 구동 소자(DT)의 문턱 전압이다.
도 3c를 참조하면, 데이터 기입 기간(WR) 동안 픽셀 데이터의 데이터 전압(VDATA)이 제2 노드(G)에 인가되어 커패시터(Cst)에 구동 소자(DT)의 문턱 전압(Vth)이 보상된 데이터 전압(VDATA)이 저장된다. 데이터 기입 기간(WR) 동안, 제1 게이트 신호(SCAN)의 전압은 게이트 온 전압(VGH)이고, 제2 내지 제4 게이트 신호들(SENSE, INIT, EM)의 전압이 게이트 오프 전압(VGL)이다. 데이터 기입 기간(WR) 동안 제1 스위치 소자(T01)가 턴-온되고, 제2 내지 제4 스위치 소자들(T02, T03, T04)이 턴-오프된다. 데이터 기입 기간(WR) 동안 제1 스위치 소자(T01)를 통해 데이터 전압(VDATA)이 제2 노드(G)에 인가된다. 데이터 기입 기간(WR)가 끝날 때, 제2 노드(G)의 전압은 데이터 전압(VDATA)이고, 제3 노드(S)의 전압은 VINIT-Vth이다. 따라서, 데이터 기입 기간(WR)이 끝날 때, 커패시터(Cst)에 저장되는 게이트-소스간 전압(Vgs)은 VDATA-VINIT-Vth이다.
데이터 기입 기간(WR) 동안, 구동 소자(DT)의 이동도(Mobility, M)가 보상될 수 있다. 예를 들어, 구동 소자(DT)의 이동도가 클 때, 데이터 기입 기간(WR) 내에서 제3 노드(DTS)의 전압이 높아져 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 감소된다. 반면에, 구동 소자(DT)의 이동도가 상대적으로 작을 때, 데이터 기입 기간(WR)제3 노드(DTS)의 전압이 낮아져 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 커진다.
도 3d를 참조하면, 발광 기간(EMI) 동안 제4 게이트 신호(EM)의 전압은 게이트 온 전압(VGH)이고, 제1 내지 제3 게이트 신호들(SCAN, SENSE, INIT)의 전압이 게이트 오프 전압(VGL)이다. 발광 기간(EMI) 동안, 제4 스위치 소자(T04)가 턴-온되고, 제1 내지 제3 스위치 소자들(T01, T02, T03)이 턴-오프된다. 발광 기간(EMI) 동안, 발광 소자(EL)는 구동 소자(DT)를 통해 흐르는 전류에 의해 구동되어 픽셀 데이터의 계조값에 대응하는 밝기로 발광될 수 있다. 발광 기간(EMI) 동안 발광 소자(EL)에 흐르는 전류는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 결정된다. 발광 기간(EMI) 동안, 제2 노드(G)의 전압은 VDATA+Voled이고, 제3 노드(S)의 전압은 VDATA-VINIT+Vth이다. 따라서, 발광 기간(EMI) 동안 구동 소자(DT)의 게이트-소스간 전압(Vgs)은 VDATA-VINIT+Vth이다. Voled는 발광 기간(EMI) 동안 발광 소자(EL)가 구동될 때 애노드 전극과 캐소드 전극 간의 전압이다.
발광 기간(EMI) 동안 제4 게이트 신호(EM)는 PWM(Pulse Width Modulation) 펄스로 발생될 수 있다. PWM 펄스는　디지털　밝기값(Digital Brightness Value, 이하　'DBV'라 함)에 따라 그 듀티비(duty ratio)가 변할 수 있다. 제4 게이트 신호(EM)의 PWM 펄스는 발광 소자(EL)의 점등 및 소등 비율 즉, 발광 듀티를 조절하여 저계조 표현시 잔상을 최소화하고, 저계조의 휘도 균일성을 개선하여 픽셀들의 저계조 표현력을 향상시킬 수 있고, 픽셀들의 누설 전류를 감소시킬 수 있다.
도 4는 본 발명의 제2 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 5는 도 4에 도시된 픽셀 회로에 인가되는 게이트 신호와 주요 노드들의 전압을 보여 주는 파형도이다. 이 실시예에서, 전술한 실시예와 실질적으로 동일한 구성 요소에 대하여는 동일한 도면 부호를 붙이고, 그에 대한 상세한 설명을 생략하기로 한다.
도 4 및 도 5를 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)를 구동하는 구동 소자(DT), 복수의 스위치 소자들(T01~T54), 및 커패시터(Cst)를 포함한다. 구동 소자(DT)와 스위치 소자들(T01~T54)은 n 채널 Oxide TFT로 구현될 수 있다.
픽셀 회로의 구동 기간은 초기화 기간(INI), 센싱 기간(SEN), 데이터 기입 기간(WR), 및 발광 기간(EMI)으로 나뉘어진다. 초기화 기간(INI), 센싱 기간(SEN), 데이터 기입 기간(WR), 및 발광 기간(EMI)은 도 6에 도시된 바와 같이 게이트 신호들(SCAN, SENSE, INIT, EM)의 파형에 의해 결정될 수 있다.
제1 게이트 신호(SCAN)의 전압은 데이터 기입 기간(WR) 동안 픽셀 데이터의 데이터 전압(VDATA)과 동기되는 게이트 온 전압(VGH)의 펄스로 발생된다. 제1 게이트 신호(SCAN)의 전압은 초기화 기간(INI), 센싱 기간(SEN), 및 발광 기간(EMI) 동안 게이트 오프 전압(VGL)이다. 제1 스위치 소자(T01)는 데이터 기입 기간(WR) 동안 제1 게이트 신호(SCAN)의 게이트 온 전압(VGH)에 응답하여 턴-온된다.
제2 게이트 신호(SENSE)의 전압은 초기화 기간(INI) 동안 게이트 온 전압(VGH)의 펄스로 발생되고, 센싱 기간(SEN), 데이터 기입 기간(WR) 및 발광 기간(EMI) 동안 게이트 오프 전압(VGL)이다. 제2 스위치 소자(T02)는 초기화 기간(INI) 동안 제2 게이트 신호(SENSE)의 게이트 온 전압(VGH)에 응답하여 턴-온된다.
제3 게이트 신호(INIT)의 전압은 초기화 기간(INI)과 센싱 기간(SEN) 동안 게이트 온 전압(VGH)의 펄스로 발생된다. 제3 게이트 신호(INIT)의 전압은 데이터 기입 기간(WR)과 발광 기간(EMI) 동안 게이트 오프 전압이다. 제3 스위치 소자(T03)는 초기화 기간(INI)과 센싱 기간(SEN) 동안 제3 게이트 신호(INIT)의 게이트 온 전압(VGH)에 응답하여 턴-온된다.
초기화 기간(INI) 동안, 제2 내지 제4 게이트 신호들(SENSE, INIT, EM)의 전압은 게이트 온 전압(VGH)이다. 초기화 기간(INI) 동안, 제1 게이트 신호(SCAN)의 전압은 게이트 오프 전압(VGL)이다. 따라서, 초기화 기간(INI) 동안 제2 내지 제4 스위치 소자들(T02, T03, T54)이 턴-온되고, 제1 스위치 소자(T01)가 턴-오프된다. 초기화 기간(INI)이 끝날 때, 제2 노드(G)의 전압은 초기화 전압(VINIT)으로, 제3 노드(S)의 전압은 픽셀 기저 전압(EVSS)으로 초기화된다. 이 때, 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 Vinit-EVSS이 되고 구동 소자(DT)가 턴-온될 수 있다. 발광 소자(EL)는 캐소드 전극과 애노드 전극 간의 전압이 0[V]이기 때문에 초기화 기간(INI) 동안 발광되지 않는다.
센싱 기간(SEN) 동안 제3 및 제4 게이트 신호들(INIT, EM)의 전압은 게이트 온 전압(VGH)이다. 센싱 기간(SEN) 동안, 제1 및 제2 게이트 신호들(SCAN, SENSE)의 전압은 게이트 오프 전압(VGL)이다. 센싱 기간(SEN) 동안 제3 및 제4 스위치 소자들(T03, T54)이 턴-온되고, 제1 및 제2 스위치 소자들(T01, T02)이 턴-오프된다. 센싱 기간(SEN) 동안 제3 노드(S)의 전압이 상승하여 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 구동 소자(DT)의 문턱 전압(Vth)에 도달할 때 구동 소자(DT)가 턴-오프된다. 센싱 기간(SEN)이 끝날 때, 제2 노드(G)의 전압은 초기화 전압(VINIT)이고 제3 노드(S)의 전압은 VINIT-Vth이다. 따라서, 센싱 기간(SEN)이 끝날 때 커패시터(Cst)의 전압은 구동 소자(DT)의 문턱 전압이다.
데이터 기입 기간(WR) 동안, 제1 및 제4 게이트 신호들(SCAN, EM)의 전압은 게이트 온 전압(VGH)이고, 제2 및 제3 게이트 신호들(SENSE, INIT)의 전압이 게이트 오프 전압(VGL)이다. 데이터 기입 기간(WR) 동안, 제1 및 제4 스위치 소자들(T01, T54)가 턴-온되고, 제2 및 제3 스위치 소자들(T02, T03)이 턴-오프된다. 데이터 기입 기간(WR) 동안 제1 스위치 소자(T01)를 통해 데이터 전압(VDATA)이 제2 노드(G)에 인가된다. 데이터 기입 기간(WR)가 끝날 때, 제2 노드(G)의 전압은 데이터 전압(VDATA)이고, 제3 노드(S)의 전압은 VINIT-Vth이다. 따라서, 데이터 기입 기간(WR)이 끝날 때, 커패시터(Cst)에 저장되는 게이트-소스간 전압(Vgs)은 VDATA-VINIT-Vth이다. 데이터 기입 기간(WR) 동안, 구동 소자(DT)의 이동도(Mobility, M)가 보상될 수 있다.
발광 기간(EMI) 동안 제4 게이트 신호(EM)의 전압은 게이트 온 전압(VGH)을 유지하거나 PWM 펄스의 듀티비로 스윙하는 교류 신호로 발생될 수 있다. 발광 기간(EMI) 동안, 제1 내지 제3 게이트 신호들(SCAN, SENSE, INIT)의 전압이 게이트 오프 전압(VGL)이다. 발광 기간(EMI) 동안, 제4 스위치 소자(T54)가 턴-온되고, 제1 내지 제3 스위치 소자들(T01, T02, T03)이 턴-오프된다. 발광 기간(EMI) 동안, 발광 소자(EL)는 구동 소자(DT)를 통해 흐르는 전류에 의해 구동되어 픽셀 데이터의 계조값에 대응하는 밝기로 발광될 수 있다.
도 6은 본 발명의 제3 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 7은 도 5에 도시된 픽셀 회로에 인가되는 게이트 신호와 주요 노드들의 전압을 보여 주는 파형도이다. 이 실시예에서, 픽셀 회로는 제4 스위치 소자 없이 세 개의 스위치 소자들(T01~T02)을 포함한다.
도 6 및 도 7을 참조하면, 초기화 기간(INI) 동안, 제2 및 제3 게이트 신호들(SENSE, INIT)의 전압은 게이트 온 전압(VGH)이다. 초기화 기간(INI) 동안, 제1 게이트 신호(SCAN)의 전압은 게이트 오프 전압(VGL)이다. 따라서, 초기화 기간(INI) 동안 제2 및 제3 스위치 소자들(T02, T03)이 턴-온되고, 제1 스위치 소자(T01)가 턴-오프된다. 초기화 기간(INI)이 끝날 때, 제2 노드(G)의 전압은 초기화 전압(VINIT)으로, 제3 노드(S)의 전압은 픽셀 기저 전압(EVSS)으로 초기화된다.
센싱 기간(SEN) 동안, 제3 게이트 신호(INIT)의 전압은 게이트 온 전압(VGH)이고, 제1 및 제2 게이트 신호들(SCAN, SENSE)의 전압은 게이트 오프 전압(VGL)이다. 센싱 기간(SEN) 동안 제3 스위치 소자(T03)가 턴-온되고, 제1 및 제2 스위치 소자들(T01, T02)이 턴-오프된다. 센싱 기간(SEN) 동안 제3 노드(S)의 전압이 상승하여 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 구동 소자(DT)의 문턱 전압(Vth)에 도달할 때 구동 소자(DT)가 턴-오프되고, 구동 소자(DT)의 문턱 전압(Vth)이 커패시터(Cst)에 저장된다.
데이터 기입 기간(WR) 동안, 제1 게이트 신호(SCAN)의 전압은 게이트 온 전압(VGH)이고, 제2 및 제3 게이트 신호들(SENSE, INIT)의 전압이 게이트 오프 전압(VGL)이다. 데이터 기입 기간(WR) 동안, 제1 스위치 소자(T01)가 턴-온되고, 제2 및 제3 스위치 소자들(T02, T03)이 턴-오프된다. 데이터 기입 기간(WR) 동안 제1 스위치 소자(T01)를 통해 데이터 전압(VDATA)이 제2 노드(G)에 인가된다.
발광 기간(EMI) 동안, 구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 전류를 발생한다. 발광 소자(EL)는 구동 소자(DT)를 통해 흐르는 전류에 의해 구동되어 픽셀 데이터의 계조값에 대응하는 밝기로 발광될 수 있다.
도 8은 본 발명의 제4 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 9a 및 도 9b는 도 8에 도시된 픽셀 회로에 인가되는 게이트 신호와 주요 노드들의 전압을 보여 주는 파형도들이다. 이 실시예에서, 전술한 실시예와 실질적으로 동일한 구성 요소에 대하여는 동일한 도면 부호를 붙이고, 그에 대한 상세한 설명을 생략하기로 한다.
도 8 내지 도 9b를 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)를 구동하는 구동 소자(DT), 복수의 스위치 소자들(T01~T85), 및 커패시터(Cst)를 포함한다. 구동 소자(DT)와 스위치 소자들(T01~T85)은 n 채널 Oxide TFT로 구현될 수 있다.
픽셀 회로는 데이터 전압(VDATA)이 인가되는 데이터 라인(DL)과, 게이트 신호들(SCAN, SENSE, INIT, EM1, EM2)이 인가되는 게이트 라인들(GL1~GL5)에 연결된다. 픽셀 회로는 픽셀 구동 전압(EVDD)이 인가되는 제1 정전압 노드(PL1), 픽셀 기저 전압(EVSS)이 인가되는 제2 정전압 노드(PL2), 초기화 전압(VINIT)이 인가되는 제3 정전압 노드(PL3) 등 직류 전압(또는 정전압)이 인가되는 전원 노드들에 연결된다. 표시패널 상에서 정전압 노드들이 연결된 전원 라인들은 모든 픽셀들에 공통으로 연결될 수 있다. 픽셀들에 인가되는 구동 전압은 VGH > EVDD > VDATA White Max > VDATA Black > Vinit > EVSS > VGL를 충족하는 전압으로 설정될 수 있다.
게이트 신호들(SCAN, SENSE, INIT, EM1, EM2)은 게이트 온 전압(VGH)과 게이트 오프 전압(VGL) 사이에서 스윙(Swing)하는 펄스를 포함한다. 게이트 신호들(SCAN, SENSE, INIT, EM1)은 제1 게이트 신호(SCAN), 제2 게이트 신호(SENSE), 제3 게이트 신호(INIT), 제4 게이트 신호(EM1), 및 제5 게이트 신호(EM2)를 포함한다.
픽셀 회로의 구동 기간은 초기화 기간(INI), 센싱 기간(SEN), 데이터 기입 기간(WR), 및 발광 기간(EMI)으로 나뉘어진다. 초기화 기간(INI), 센싱 기간(SEN), 데이터 기입 기간(WR), 및 발광 기간(EMI)은 도 9a 및 도 9b에 도시된 바와 같이 게이트 신호들(SCAN, SENSE, INIT, EM1, EM2)의 파형에 의해 결정될 수 있다.
제4 게이트 신호(EM1)의 전압은 발광 기간(EMI) 동안 게이트 온 전압(VGH)이고, 초기화 기간(INI), 센싱 기간(SEN), 및 데이터 기입 기간(WR) 동안 게이트 오프 전압(VGL)의 펄스로 발생된다. 제4 스위치 소자(T84)는 발광 기간(EMI) 동안 제4 게이트 신호(EM1)의 게이트 온 전압(VGH)에 응답하여 턴-온된다. 제4 스위치 소자(T84)는 제3 노드(S)에 연결된 제1 전극, 제4 게이트 신호(EM1)가 인가되는 제4 게이트 라인(GL4)에 연결된 게이트 전극, 및 제4 노드(ANO)에 연결된 제2 전극을 포함한다.
제5 게이트 신호(EM2)의 전압은 도 9a 또는 도 9b와 같이 제어될 수 있다. 구동 소자(DT)의 이동도 보상이 필요 없는 경우, 제5 게이트 신호(EM2)의 전압은 도 9a에 도시된 바와 같이 데이터 기입 기간(WR) 동안 게이트 오프 전압(VGL)의 펄스로 발생되고, 데이터 기입 기간(WR) 이외의 기간(INI, SENS, EMI) 동안 게이트 온 전압(VGH)이다.
구동 소자(DT)의 이동도 보상이 필요한 경우, 제5 게이트 신호(EM2)의 전압은 데이터 기입 기간(WR)에도 게이트 온 전압(VGH)이다. 제5 스위치 소자(T85)는 제5 게이트 신호(EM5)의 게이트 온 전압(VGH)에 응답하여 턴-온된다. 제5 스위치 소자(T85)는 픽셀 구동 전압(EVDD)이 인가되는 제1 전극, 제5 게이트 신호(EM2)가 인가되는 제5 게이트 라인(GL5)에 연결된 게이트 전극, 및 제1 노드(D)에 연결된 제2 전극을 포함한다.
발광 기간(EMI) 동안 제4 게이트 신호(EM1)와 제5 게이트 신호(EM2) 중 하나 이상이 PWM(Pulse Width Modulation) 펄스로 발생될 수 있다.
초기화 기간(INI) 동안, 제2, 제3 및 제5 게이트 신호들(SENSE, INIT, EM2)의 전압은 게이트 온 전압(VGH)이고, 제1 및 제4 게이트 신호(SCAN, EM1)의 전압은 게이트 오프 전압(VGL)이다. 따라서, 초기화 기간(INI) 동안 제2, 제3 및 제5 스위치 소자들(T02, T03, T85)이 턴-온되고, 제1 및 제4 스위치 소자들(T01, T84)이 턴-오프된다. 초기화 기간(INI)에 구동 소자(DT)가 턴-온될 수 있다. 발광 소자(EL)는 캐소드 전극과 애노드 전극 간의 전압이 0[V]이기 때문에 초기화 기간(INI) 동안 발광되지 않는다.
센싱 기간(SEN) 동안, 제3 및 제5 게이트 신호(INIT, EM2)의 전압은 게이트 온 전압(VGH)이고, 제1, 제2 및 제4 게이트 신호들(SCAN, SENSE, EM1)의 전압은 게이트 오프 전압(VGL)이다. 센싱 기간(SEN) 동안, 제3 및 제5 스위치 소자들(T03, T85)이 턴-온되고, 그 이외의 다른 스위치 소자들(T01, T02, T84)이 턴-오프된다. 센싱 기간(SEN)이 끝날 때 구동 소자(DT)의 문턱 전압(Vth)이 샘플링되어 커패시터(Cst)에 저장된다.
데이터 기입 기간(WR) 동안, 도 9a에 도시된 바와 같이 제1 게이트 신호(SCAN)의 전압은 게이트 온 전압(VGH)이고, 그 외 다른 게이트 신호들(SENSE, INIT, EM1, EM2)의 전압이 게이트 오프 전압(VGL)이다. 데이터 기입 기간(WR) 동안 제1 스위치 소자(T01)가 턴-온되고, 제2 내지 제5 스위치 소자들(T02, T03, T84, T85)이 턴-오프된다. 데이터 기입 기간(WR) 동안 제1 스위치 소자(T01)를 통해 데이터 전압(VDATA)이 제2 노드(G)에 인가된다.
데이터 기입 기간(WR) 동안, 구동 소자(DT)의 이동도(Mobility, M)가 보상될 수 있다. 이 경우, 도 9b에 도시된 바와 같이 제5 게이트 신호(EM2)는 데이터 기입 기간(WR) 동안 게이트 온 전압(VGH)이다. 이 때, 제5 스위치 소자(T85)가 턴-온되어 픽셀 구동 전압(EVDD)을 제1 노드(D)에 공급한다.
발광 기간(EMI) 동안 제4 및 제5 게이트 신호들(EM1, EM2)의 전압은 게이트 온 전압(VGH)이고, 그 외 다른 게이트 신호들(SCAN, SENSE, INIT)의 전압이 게이트 오프 전압(VGL)이다. 발광 기간(EMI) 동안, 구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 전류를 발생하여 발광 소자(EL)를 구동한다. 발광 기간(EMI) 동안, 발광 소자(EL)는 구동 소자(DT)를 통해 흐르는 전류에 의해 구동되어 픽셀 데이터의 계조값에 대응하는 밝기로 발광될 수 있다.
전술한 실시예들은 픽셀 회로에 연결된 내부 보상 회로를 이용하여 구동 소자(DT)의 문턱 전압(Vth)을 실시간 보상한다. 본 발명은 이에 한정되지 않는다. 예를 들어, 서브 픽셀들은 도 10에 도시된 픽셀 회로로 구현될 수 있다. 이 실시예는 센싱 모드에서 픽셀 구동 전압(EVDD)이 인가되는 전원 라인 상에서 전류를 센싱한다. 구동 소자의 드레인-소스간 전류(Ids)의 변동량에 따라 전원 라인의 전류가 변한다. 이러한 전원 라인의 전류 변동량 즉, 구동 소자의 드레인-소스간 전류(Ids)의 변동량을 센싱한 결과를 바탕으로 픽셀 데이터를 변조하여 서브 픽셀들의 전기적 특성 변화를 보상할 수 있다.
도 10은 본 발명의 제5 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 11은 도 10에 도시된 픽셀 회로에 인가되는 게이트 신호와 주요 노드들의 전압을 보여 주는 파형도이다. 이 실시예에서, 전술한 실시예와 실질적으로 동일한 구성 요소에 대하여는 동일한 도면 부호를 붙이고, 그에 대한 상세한 설명을 생략하기로 한다.
도 10 및 도 11을 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)를 구동하는 구동 소자(DT), 복수의 스위치 소자들(T11~T12), 및 커패시터(Cst)를 포함한다. 구동 소자(DT)와 스위치 소자들(T11~T12)은 n 채널 Oxide TFT로 구현될 수 있다.
픽셀 회로는 데이터 전압(VDATA)이 인가되는 데이터 라인(DL)과, 게이트 신호들(SCAN, SENSE)이 인가되는 게이트 라인들(GL1, GL2)에 연결된다. 픽셀 회로는 픽셀 구동 전압(EVDD)이 인가되는 제1 정전압 노드(PL1)과, 픽셀 기저 전압(EVSS)이 인가되는 제2 정전압 노드(PL2)에 연결된다. 정전압 노드들(PL1, PL2)이 연결된 전원 라인들은 모든 픽셀들에 공통으로 연결될 수 있다. 픽셀들에 인가되는 구동 전압은 VGH > EVDD > VDATA White Max > VDATA Black > EVSS > VGL를 충족하는 전압으로 설정될 수 있다.
게이트 신호들(SCAN, SENSE)은 게이트 온 전압(VGH)과 게이트 오프 전압(VGL) 사이에서 스윙(Swing)하는 펄스를 포함한다. 게이트 신호들(SCAN, SENSE, INIT, EM1)은 제1 게이트 신호(SCAN)와, 제2 게이트 신호(SENSE)를 포함한다.
구동 소자(DT)는 제1 노드(D)에 연결된 제1 전극, 제2 노드(G)에 연결된 게이트 전극, 및 제3 노드(S)에 연결된 제2 전극을 포함한다. 발광 소자(EL)의 애노드 전극은 제3 노드(S)에 연결되고, 캐소드 전극은 픽셀 기저 전압(EVSS)이 인가되는 제2 정전압 노드(PL2)에 연결된다. 커패시터(Cst)는 제2 노드(G)와 제3 노드(S) 사이에 연결된다.
노말 구동 모드(NDR)의 데이터 기입 단계(WR1)에서 입력 영상의 픽셀 데이터의 데이터 전압(VDATA)이 픽셀 회로에 충전되어 픽셀 회로에 픽셀 데이터가 기입된다. 노말 구동 모드(NDR)의 발광 기간(EMI) 동안 픽셀 데이터의 계조값에 대응하는 밝기로 픽셀 회로의 발광 소자(EL)가 발광될 수 있다.
센싱 모드(VSC)에서, 구동 소자(DT)의 드레인-소스간 전류(Ids)가 센싱된다. 센싱 모드(VSC)의 데이터 기입 기간(WR2) 동안, 픽셀 회로에 입력 영상의 픽셀 데이터와 무관하게 미리 설정된 센싱용 데이터 전압이 픽셀 회로에 충전되어 센싱용 데이터가 픽셀 회로에 기입된다. 센싱 모드(VSC)에서 미리 설정된 크기의 블록 내에 속한 복수의 서브 픽셀들에 센싱용 데이터가 기입될 수 있다. 블록들 각각은 둘 이상의 서브 픽셀(또는 픽셀 회로)를 포함한다. 센싱 모드(VSC)의 센싱 스캔 기간(BSC) 동안 제2 게이트 신호(SENSE)가 게이트 온 전압(VGH)을 유지하여 발광 소자(EL)가 발광될 수 없다. 따라서, 서브 픽셀들이 발광되지 않는 상태에서 구동 소자의 전기적 특성 변동량이 블록 단위로 실시간 센싱될 수 있다.
센싱용 데이터 전압은 블록 내의 모든 서브 픽셀들에 연결된 전원 라인을 통해 블록 단위로 서브 픽셀들에서 흐르는 전류를 모아 측정하기 때문에 센싱용 데이터 전압은 구동 소자(DT)의 게이트-소스간 전압(Vgs)을 크게 하기 위하여 풀 화이트(Full White) 전압 또는 순색(R, G, B)의 풀 그레이(Full Gray) 전압으로 설정될 수 있다. 풀 화이트 전압은 R, G, 및 B 서브 픽셀들에 인가되는 R, G 및 B 데이터의 최대 전압이다. 순색의 풀 그레이 전압은 R, G 및 B 중 어느 하나 컬러의 서브 픽셀에 인가되는 최대 전압이다.
제1 스위치 소자(T11)는 데이터 기입 기간(WR1, WR2) 동안 제1 게이트 신호(SCAN)의 게이트 온 전압(VGH)에 따라 턴-온된다. 제1 스위치 소자(T01)는 데이터 전압(VDATA)이 인가되는 데이터 라인(DL)에 연결된 제1 전극, 제1 게이트 신호(SCAN)가 인가되는 제1 게이트 라인(GL1)에 연결된 게이트 전극, 및 제2 노드(G)에 연결된 제2 전극을 포함한다.
제2 스위치 소자(T12)는 노멀 구동 모드(NDR)의 데이터 기입 단계(WR1)에서 제2 게이트 신호(SENSE)의 게이트 온 전압(VGH)에 응답하여 턴-온되고, 센싱 모드(VSC)의 데이터 기입 단계(WR2)와 센싱 스캔 기간(BSC) 동안 제2 게이트 신호(SENSE)의 게이트 온 전압(VGH)에 응답하여 턴-온된다. 제2 스위치 소자(T12)는 제3 노드(S)에 연결된 제1 전극, 제2 게이트 신호(SENSE)가 인가되는 제2 게이트 라인(GL2)에 연결된 게이트 전극, 및 픽셀 기저 전압(EVSS)이 인가되는 제2 정전압 노드에 연결된 제2 전극을 포함한다.
노멀 구동 모드(NDR)에서 발생되는 제2 게이트 신호(SENSE)는 제1 게이트 신호(SCAN)의 펄스와 동시에 발생되고 제1 게이트 신호(SCAN)의 펄스와 같은 펄스폭을 갖는 펄스를 포함한다. 이에 비해, 센싱 모드(VSC)에서 발생되는 제2 게이트 신호(SENSE)는 제1 게이트 신호(SCAN)의 펄스와 동시에 라이징(Rising)되고, 제1 게이트 신호(SCAN)의 펄스 보다 큰 펄스폭을 갖는 펄스를 포함한다. 센싱 스캔 기간(BSC)은 표시 영역(AA)의 모든 블록들이 센싱 모드에서 스캔이 끝나는 시간으로 설정될 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시장치를 보여 주는 블록도이다. 도 13은 도 12에 도시된 표시패널의 단면 구조를 보여 주는 단면도이다.
도 12 및 도 13을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 픽셀 데이터를 기입(write)하기 위한 표시패널 구동회로, 및 픽셀들과 표시패널 구동회로의 구동에 필요한 전원을 발생하는 전원부(140)를 포함한다.
표시패널(100)은 X축 방향의 길이, Y축 방향의 폭 및 Z축 방향의 두께를 가지는 장방형 구조의 패널일 수 있다. 표시패널(100)의 표시 영역(AA)은 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 복수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 복수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. 표시패널(100)은 픽셀들에 공통으로 연결된 전원 라인들을 더 포함할 수 있다. 전원 라인들은 픽셀 회로들의 정전압 노드들에 연결되어 픽셀들(101)의 구동에 필요한 정전압을 픽셀들(101)에 공급한다.
픽셀들(101) 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들 각각은 전술한 픽셀 회로들 중 어느 하나로 구현될 수 있다. 픽셀 회로 각각은 데이터 라인과 게이트 라인들 그리고 전원 라인들에 연결된다.
픽셀들은 리얼(real) 컬러 픽셀과, 펜타일(pentile) 픽셀로 배치될 수 있다. 펜타일 픽셀은 미리 설정된 픽셀 렌더링 알고리즘(pixel rendering algorithm)을 이용하여 컬러가 다른 두 개의 서브 픽셀들을 하나의 픽셀(101)로 구동하여 리얼 컬러 픽셀 보다 높은 해상도를 구현할 수 있다. 픽셀 렌더링 알고리즘은 픽셀들 각각에서 부족한 컬러 표현을 인접한 픽셀에서 발광된 빛의 컬러로 보상할 수 있다.
픽셀 어레이는 복수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인들(L1~Ln) 각각은 표시패널(100)의 픽셀 어레이에서 라인 방향(X축 방향)을 따라 배치된 1 라인의 픽셀들을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들(103)을 공유한다. 데이터 라인 방향을 따라 컬럼 방향(Y)으로 배치된 서브 픽셀들은 동일한 데이터 라인(102)을 공유한다. 1 수평 기간은 1 프레임 기간을 픽셀 라인들(L1~Ln)의 총 개수로 나눈 시간이다.
표시패널(100)은 비투과형 표시패널 또는 투과형 표시패널로 구현될 수 있다. 투과형 표시패널은 화면 상에 영상이 표시되고 배경의 실물이 보이는 투명 표시장치에 적용될 수 있다. 표시패널(100)은 플렉시블 표시패널로 제작될 수 있다.
표시패널(100)의 단면 구조는 도 13에 도시된 바와 같이 기판(SUBS) 상에서 적층된 회로층(CIR), 발광 소자층(EMIL), 및 봉지층(Encapsulation layer)(ENC)을 포함할 수 있다.
회로층(CIR)은 데이터 라인, 게이트 라인, 전원 라인 등의 배선들에 연결된 픽셀 회로를 포함한 TFT 어레이, 디멀티플렉서 어레이(112), 게이트 구동부(120) 등을 포함할 수 있다. 회로층(CIR)은 절연층들을 사이에 두고 절연된 복수의 금속층들과, 반도체 물질층을 포함한다. 회로층(CIR)에 형성된 모든 트랜지스터들은 n 채널 Oxide TFT로 구현될 수 있다.
발광 소자층(EMIL)은 픽셀 회로에 의해 구동되는 발광 소자(EL)를 포함할 수 있다. 발광 소자(EL)는 적색 서브 픽셀의 발광 소자, 녹색 서브 픽셀의 발광 소자, 및 청색 서브 픽셀의 발광 소자를 포함할 수 있다. 발광 소자층(EMIL)은 백색 서브 픽셀의 발광 소자를 더 포함할 수 있다. 서브 픽셀들 각각에서 발광 소자층(EMIL)은 발광 소자와 컬러 필터가 적층된 구조를 가질 수 있다. 발광 소자층(EMIL)의 발광 소자들(EL)은 유기막 및 무기막을 포함한 다중 보호층에 의해 덮여질 수 있다.
봉지층(ENC)은 회로층(CIR)과 발광 소자층(EMIL)을 밀봉하도록 발광 소자층(EMIL)을 덮는다. 봉지층(ENC)은 유기막과 무기막이 교대로 적층된 멀티 절연막 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단한다. 유기막은 무기막의 표면을 평탄화한다. 유기막과 무기막이 다층으로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(EMIL)에 영향을 주는 수분과 산소의 침투가 효과적으로 차단될 수 있다.
봉지층(ENC) 상에 도면에서 생략된 터치 센서층이 형성되고 그 위에 편광판이나 컬러필터층이 배치될 수 있다. 터치 센서층은 터치 입력 전후에 용량(capacitance)의 변화를 바탕으로 터치 입력을 센싱하는 정전 용량 방식의 터치 센서들을 포함할 수 있다. 터치 센서층은 터치 센서들의 용량을 형성하는 금속 배선 패턴들과 절연막들을 포함할 수 있다. 절연막들은 금속 배선 패턴들에서 교차되는 부분을 절연하고 터치 센서층의 표면을 평탄화할 수 있다. 편광판은 터치 센서층과 회로층의 금속에 의해 반사된 외부 광의 편광을 변환하여 시인성과 명암비를 향상시킬 수 있다. 편광판은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다. 편광판 상에 커버 글래스가 접착될 수 있다. 컬러 필터층은 적색, 녹색, 및 청색 컬러 필터를 포함할 수 있다. 컬러 필터층은 블랙 매트릭스 패턴을 더 포함할 수 있다. 컬러 필터층은 회로층과 터치 센서층으로부터 반사된 빛의 파장 일부를 흡수하여 편광판의 역할을 대신하고 픽셀 어레이에서 재현되는 영상의 색순도를 높일 수 있다.
전원부(140)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 표시패널 구동회로의 구동에 필요한 직류(DC) 전압(또는 정전압)을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(140)는 도시하지 않은 호스트 시스템으로부터 인가되는 직류 입력 전압의 레벨을 조정하여 감마 기준 전압(VGMA), 게이트 온 전압(VGH). 게이트 오프 전압(VGL), 픽셀 구동 전압(EVDD), 저전위 픽셀 기저 전압(EVSS), 초기화 전압(VINIT) 등의 정전압을 발생할 수 있다. 감마 기준 전압(VGMA)은 데이터 구동부(110)에 공급된다. 게이트 온 전압(VGH)과 게이트 오프 전압(VGL)은 레벨 시프터(Level shifter)(150)와 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(EVDD), 픽셀 기저 전압(EVSS), 초기화 전압(VINIT) 등의 정전압은 픽셀들(101)에 공통으로 연결된 전원 라인들을 통해 픽셀들(101)에 공급된다.
픽셀 구동 전압(EVDD)은 호스트 시스템(200)의 메인 전원으로부터 출력되어 표시패널(100)에 공급될 수 있다. 이 경우, 전원부(140)는 픽셀 구동 전압(ELVDD)을 출력할 필요가 없다.
표시패널 구동회로는 타이밍 콘트롤러(Timing controller)(130)의 제어 하에 노멀 구동 모드에서 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입한다.
표시패널 구동회로는 데이터 구동부(110)와 게이트 구동부(120)를 포함한다. 표시패널 구동회로는 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 디멀티플렉서 어레이(112)를 더 포함할 수 있다.
디멀티플렉서 어레이(112)는 복수의 디멀티플렉서(De-multiplexer, DEMUX)를 이용하여 데이터 구동부(110)의 채널들을 출력된 데이터 전압을 데이터 라인들(102)에 순차적으로 공급한다. 디멀티플렉서는 표시패널(100) 상에 배치된 다수의 스위치 소자들을 포함할 수 있다. 디멀티플렉서가 데이터 구동부(110)의 출력 단자들과 데이터 라인들(102) 사이에 배치되면, 데이터 구동부(110)의 채널 개수가 감소될 수 있다. 디멀티플렉서 어레이(112)는 생략될 수 있다.
표시패널 구동회로는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 포함할 수 있다. 터치 센서 구동부는 도 12에서 생략되어 있다. 데이터 구동부(110)와 터치 센서 구동부는 하나의 드라이브 IC(Integrated Circuit)에 집적될 수 있다. 모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130), 전원부(140), 레벨 시프터(150), 데이터 구동부(110), 터치 센서 구동부 등은 하나의 드라이브 IC에 집적될 수 있다.
데이터 구동부(110)는 타이밍 콘트롤러(130)로부터 디지털 신호로 수신되는 입력 영상의 픽셀 데이터를 입력 받아 데이터 전압을 출력한다. 데이터 구동부(110)는 DAC(Digital to Analog Converter)를 이용하여 노멀 구동 모드에서 매 프레임 기간마다 입력 영상의 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압(VDATA)을 출력한다. 감마 기준 전압(VGMA)은 분압회로를 통해 계조별 감마 보상 전압으로 분압된다. 계조별 감마 보상 전압은 데이터 구동부(110)의 DAC에 제공된다. 데이터 전압(VDATA)은 데이터 구동부(110)의 채널들 각각에서 출력 버퍼를 통해 출력된다. 데이터 구동부(110)는 센싱 모드에서 DAC를 이용하여 타이밍 콘트롤러(130)로부터 디지털 신호로 수신되는 센싱용 데이터를 감마 보상 전압으로 변환하여 센싱용 데이터 전압을 출력할 수 있다. 데이터 구동부(110)는 도 14에 도시된 바와 같이, 복수의 드라이브 IC들(SIC) 각각에 집적될 수 있다.
게이트 구동부(120)는 픽셀 어레이의 TFT 어레이 및 배선들과 함께 표시패널(100) 상의 회로층(CIR)에 형성될 수 있다. 게이트 구동부(120)는 표시패널(100)의 비표시 영역인 베젤 영역(Bezel, BZ) 상에 배치되거나 입력 영상이 재현되는 픽셀 어레이 내에 분산 배치될 수 있다.
게이트 구동부(120)는 표시패널의 표시 영역을 사이에 두고 표시패널(100)의 양측 베젤 영역(BZ)에 배치되어 게이트 라인들(103)의 양측에서 더블 피딩(Double feeding) 방식으로 게이트 펄스를 공급할 수 있다. 다른 실시예에서, 게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 중 어느 일측에 배치되어 게이트 라인들(103)에 싱글 피딩(single feeding) 방식으로 게이트 신호를 공급할 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호들의 펄스를 게이트 라인들로 순차적으로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호의 펄스를 시프트시킴으로써 그 신호들을 게이트 라인들(103)에 순차적으로 공급할 수 있다.
게이트 구동부(120)는 게이트 신호들의 펄스를 출력하는 복수의 시프트 레지스터(Shift register)를 포함할 수 있다. 도 1에 도시된 픽셀 회로의 경우, 게이트 구동부(120)는 제1 게이트 신호(SCAN)를 순차적으로 출력하는 제1 시프트 레지스터(Shift register), 제2 게이트 신호(SENSE)를 순차적으로 출력하는 제2 시프트 레지스터, 제3 게이트 신호(INIT)를 순차적으로 출력하는 제3 시프트 레지스터, 및 제4 게이트 신호(EM)를 순차적으로 출력하는 제4 시프트 레지스터를 포함할 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함할 수 있다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.
호스트 시스템은 TV(Television) 시스템, 태블릿 컴퓨터, 노트북 컴퓨터, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기, 차량 시스템 중 어느 하나일 수 있다. 호스트 시스템은 비디오 소스로부터의 영상 신호를 표시패널(100)의 해상도에 맞게 스케일링하여 타이밍 신호와 함께 타이밍 콘트롤러(130)에 전송할 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서 어레이(112)의 동작 타이밍을 제어하기 위한 제어 신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(130)는 표시패널 구동회로의 동작 타이밍을 제어하여 데이터 구동부(110), 디멀티플렉서 어레이(112), 터치 센서 구동부, 및 게이트 구동부(120)를 동기시킨다.
타이밍 콘트롤러(130)로부터 발생된 게이트 타이밍 제어신호는 레벨 시프터(150)를 통해 게이트 구동부(120)의 시프트 레지스터에 입력될 수 있다. 레벨 시프터는 게이트 타이밍 제어 신호를 입력 받아 스타트 펄스와 시프트 클럭을 발생하여 게이트 구동부(120)에 제공할 수 있다.
표시패널 구동회로는 타이밍 콘트롤러(130)의 제어 하에 센싱 모드(VSC)에서 표시패널(100)의 표시 영역(AA) 상에서 가상으로 구획된 블록(BL) 단위로 픽셀들(101)의 전기적 특성을 블록 단위로 센싱한다. 센싱 모드(VSC)에서 픽셀들(101)은 비발광 상태에서 그 전기적 특성이 센싱된다.
센싱 모드(VSC)는 표시장치에 전원이 켜져 표시패널 구동회로가 구동되기 시작하는 파워 온 시퀀스(Power ON sequence), 프레임 기간들 사이의 버티컬 블랭크 구간(Vertical blank, VB), 표시장치의 전원이 꺼진 직후 미리 설정된 지연 시간 동안 표시패널 구동부가 구동된 후 멈추는 파워 오프 시퀀스(Power OFF sequence) 중 적어도 하나에 활성화될 수 있다.
도 14에 도시된 센싱 회로(200)는 센싱 모드에서 픽셀 구동 전압(EVDD)이 인가되는 전원 라인 상에서 흐른 전류를 센싱하여 표시패널의 화면 상에서 미리 설정된 블록(BL) 단위로 서브 픽셀들의 전기적 특성을 센싱할 수 있다. 센싱 회로(150)는 전류 센싱값을 타이밍 콘트롤러(130)에 전송하고, 타이밍 콘트롤러(140)의 보상 회로는 전류 센싱값에 대응하는 보상값을 픽셀 데이터에 더하거나 곱하여 픽셀 데이터를 변조함으로써 서브 픽셀들의 전기적 특성 변동량을 보상할 수 있다.
도 14 및 도 15는 본 발명의 일 실시예에 따른 센싱 회로의 일 예를 보여 주는 도면들이다.
도 14 및 도 15를 참조하면, 표시패널(100)에 COF(Chip on Film)가 접착될 수 있다. COF는 드라이브 IC(SIC)를 포함하고, 소스 보드(SPCB)를 표시패널(100)에 연결한다.
타이밍 콘트롤러(130), 전원부(140), 및 센싱 회로(200)는 콘트롤 보드(CPCB) 상에 실장될 수 있다. 콘트롤 보드(CPCB)는 가요성 회로 필름 예를 들어, FPC(flexible printed circuit)를 통해 소스 보드(SPCB)에 연결될 수 있다.
센싱 회로(200)는 센싱 모드에서 픽셀 구동 전압(ELVDD)이 인가되는 전원 라인)에 연결된 분류 저항(Shunt resistor)을 이용하여 콘트롤 보드(CPCB) 상에서 현재 스캐닝되는 블록(BL)의 서브 픽셀들(SP)에 흐르는 전류를 센싱한다. 센싱 회로(150)에서 측정된 전류 센싱 값(디지털 값)은 타이밍 콘트롤러(130)에 제공된다. 타이밍 콘트롤러(130)는 센싱 회로(150)로부터 수신된 블록별 전류 센싱 데이터에 대응하는 보상값을 생성하고, 그 보상값을 입력 영상의 픽셀 데이터에 더하거나 곱하여 블록 단위로 서브 픽셀들(SP의 전기적 특성을 보상할 수 있다.
센싱 회로(200)는 픽셀 구동 전압(ELVDD)을 스위칭하는 스위치 소자(210), 분류 저항(220), 및 아날로그-디지털 변환기(Analog to Digital Converter, 이하 “ADC”라 함)(230)을 포함할 수 있다. 스위치 소자(210)는 노멀 구동 모드(NDR)에서 픽셀 구동 전압(ELVDD)을 픽셀 구동 전압(EVDD)이 인가되는 전원 라인(VDDL)에 직접 인가하고, 센싱 모드(VSC)에서 픽셀 구동 전압(ELVDD)을 전원 라인(VDDL)에 연결된 분류 저항(220)에 연결한다. 분류 저항(220)과 ADC(230)는 전류 센서 역할을 한다. 센싱 모드에서 분류 저항(220)은 전원 라인(VDDL)에 직렬로 연결되고, ADC(230)는 분류 저항(154)의 양단 전압차를 디지털 값으로 변환하여 전류 센싱 데이터를 출력한다.
도 16은 센싱 모드에서 블록 단위로 서브 픽셀들이 센싱되는 일 예를 보여 주는 도면이다.
도 15 및 도 16을 참조하면, 표시패널(100)의 표시 영역(AA)은 미리 설정된 크기의 블록들(BL1, BL2)로 가상 분할된다. 블록들(BL1, BL) 각각은 복수의 서브 픽셀들(SP)을 포함한다.
센싱 모드에서 블록들(BL1, BL2)이 블록 스캔 방향(BSCD)을 따라 스캐닝되면서 서브 픽셀들(SP)에 블록 단위로 센싱용 데이터 전압이 인가된다. 제1 블록(BL1)이 센싱될 때, 제1 블록(BL1)의 서브 픽셀들(SP)에 센싱용 데이터 전압이 인가되고, 그 이외의 다른 블록들(BL1)의 서브 픽셀들에 블랙 계조 전압이 인가된다. 블랙 계조 전압이 인가되는 서브 픽셀들에서 구동 소자(DT)가 턴-오프되기 때문에 그 블록들(BL2)픽셀들(101)에서 전류가 흐르지 않는다. 따라서, 표시 영역(AA)의 모든 서브 픽셀들(SP)에 전원 라인(VDDL)이 공통으로 연결되더라도 센싱용 데이터 전압이 인가되는 제1 블록(BL1)에서만 서브 픽셀들(SP)에서 흐르는 전류가 측정될 수 있다. 제1 블록(BL1)이 센싱된 후, 제2 블록(BL2)이 스캐닝되어 제2 블록(BL2)에 센싱용 데이터 전압이 충전될 때 제2 블록(BL2)이 센싱된다. 제2 블록(BL2)이 센싱될 때, 제1 블록(BL1)의 서브 픽셀들(SP)에 블록 계조 전압이 인가된다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시패널 110: 데이터 구동부
120: 게이트 구동부 130: 타이밍 콘트롤러
140: 전원부 150: 레벨 시프터
200: 센싱 회로 EL: 발광 소자
DT: 구동 소자 Cst: 커패시터
T01~T85: 스위치 소자 SCAN: 제1 게이트 신호
SENSE: 제2 게이트 신호 EM, EM1: 제4 게이트 신호
EM2: 제5 게이트 신호 INI: 초기화 기간
SEN: 센싱 기간 WR: 데이터 기입 기간
EMI: 발광 기간

Claims (21)

  1. 픽셀 구동 전압이 인가되는 제1 정전압 노드;
    상기 픽셀 구동 전압 보다 낮은 픽셀 기저 전압이 인가되는 제2 정전압 노드;
    상기 픽셀 구동 전압이 인가되는 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함한 구동 소자;
    애노드 전극과 캐소드 전극을 포함하여 상기 구동 소자로부터의 전류에 의해 구동되는 발광 소자;
    상기 제2 노드와 상기 제3 노드 사이에 연결된 커패시터;
    데이터 전압이 인가되는 데이터 라인과 상기 제2 노드 사이에 연결되어 제1 게이트 신호에 응답하여 턴-온되는 제1 스위치 소자; 및
    상기 제3 노드와 상기 제2 정전압 노드 사이에 연결되어 제2 게이트 신호에 응답하여 턴-온되는 제2 스위치 소자를 포함하고,
    상기 발광 소자의 캐소드 전극이 상기 제2 정전압 노드에 연결된 픽셀 회로.
  2. 제 1 항에 있어서,
    상기 제1 스위치 소자는 상기 데이터 라인에 연결된 제1 전극, 상기 제1 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하고,
    상기 제2 스위치 소자는 상기 제3 노드에 연결된 제1 전극, 상기 제2 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 정전압 노드에 연결된 제2 전극을 포함하는 픽셀 회로.
  3. 제 1 항에 있어서,
    초기화 전압이 인가되는 제3 정전압 노드와 상기 제2 노드 사이에 연결되어 제3 게이트 신호에 응답하여 턴-온되는 제3 스위치 소자를 더 포함하는 픽셀 회로.
  4. 제 3 항에 있어서,
    상기 제3 스위치 소자는 상기 제3 정전압 노드에 연결된 제1 전극, 제3 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 픽셀 회로.
  5. 제 3 항에 있어서,
    상기 픽셀 회로는 초기화 기간, 센싱 기간, 데이터 기입 기간, 및 발광 기간의 순서대로 구동되고,
    상기 제1 게이트 신호의 전압은 상기 데이터 기입 기간 동안 상기 데이터 전압과 동기되는 게이트 온 전압의 펄스로 발생되고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 발광 기간 동안 게이트 오프 전압이고,
    상기 제2 게이트 신호의 전압은 상기 초기화 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 센싱 기간, 상기 데이터 기입 기간 및 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제3 게이트 신호의 전압은 상기 초기화 기간과 상기 센싱 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 데이터 기입 기간과 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제1 스위치 소자는 상기 데이터 기입 기간 동안 상기 제1 게이트 신호의 게이트 온 전압에 응답하여 턴-온되고,
    상기 제2 스위치 소자는 상기 초기화 기간 동안 상기 제2 게이트 신호의 상기 게이트 온 전압에 응답하여 턴-온되고,
    상기 제3 스위치 소자는 상기 초기화 기간과 상기 센싱 기간 동안 상기 제3 게이트 신호의 상기 게이트 온 전압에 응답하여 턴-온되는 픽셀 회로.
  6. 제 3 항에 있어서,
    상기 제3 노드와 상기 발광 소자의 애노드 전극 사이에 연결되어 제4 게이트 신호에 응답하여 턴-온되는 제4 스위치 소자를 더 포함하는 픽셀 회로.
  7. 제 6 항에 있어서,
    상기 제4 스위치 소자는 상기 제3 노드에 연결된 제1 전극, 상기 제4 게이트 신호가 인가되는 게이트 전극, 및 상기 발광 소자의 애노드 전극에 연결된 제2 전극을 포함하는 픽셀 회로.
  8. 제 6 항에 있어서,
    상기 픽셀 회로는 초기화 기간, 센싱 기간, 데이터 기입 기간, 및 발광 기간의 순서대로 구동되고,
    상기 제1 게이트 신호의 전압은 상기 데이터 기입 기간 동안 상기 데이터 전압과 동기되는 게이트 온 전압의 펄스로 발생되고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 발광 기간 동안 게이트 오프 전압이고,
    상기 제2 게이트 신호의 전압은 상기 초기화 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 센싱 기간, 상기 데이터 기입 기간 및 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제3 게이트 신호의 전압은 상기 초기화 기간과 상기 센싱 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 데이터 기입 기간과 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제4 게이트 신호의 전압은 상기 발광 기간 동안 상기 게이트 온 전압이고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 데이터 기입 기간 동안 상기 게이트 오프 전압의 펄스로 발생되고,
    상기 제1 내지 제4 스위치 소자들 각각은 상기 게이트 온 전압에 응답하여 턴-온되는 픽셀 회로.
  9. 제 6 항에 있어서,
    상기 제1 정전압 노드와 상기 구동 소자의 제1 전극 사이에 연결되어 제5 게이트 신호에 응답하여 턴-온되는 제5 스위치 소자를 더 포함하는 픽셀 회로.
  10. 제 9 항에 있어서,
    상기 픽셀 회로는 초기화 기간, 센싱 기간, 데이터 기입 기간, 및 발광 기간의 순서대로 구동되고,
    상기 제1 게이트 신호의 전압은 상기 데이터 기입 기간 동안 상기 데이터 전압과 동기되는 게이트 온 전압의 펄스로 발생되고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 발광 기간 동안 게이트 오프 전압이고,
    상기 제2 게이트 신호의 전압은 상기 초기화 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 센싱 기간, 상기 데이터 기입 기간 및 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제3 게이트 신호의 전압은 상기 초기화 기간과 상기 센싱 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 데이터 기입 기간과 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제4 게이트 신호의 전압은 상기 발광 기간 동안 상기 게이트 온 전압이고, 상기 초기화 기간, 상기 센싱 기간 및 상기 데이터 기입 기간 동안 상기 게이트 오프 전압이고,
    상기 제5 게이트 신호의 전압은 상기 초기화 기간, 상기 센싱 기간, 상기 데이터 기입 기간, 및 상기 발광 기간 동안 상기 게이트 온 전압이거나, 상기 초기화 기간, 상기 센싱 기간, 및 발광 기간 동안 상기 게이트 온 전압이고 상기 데이터 기입 기간 동안 상기 게이트 오프 전압의 펄스로 발생되고,
    상기 제1 내지 제5 스위치 소자들 각각이 상기 게이트 온 전압에 응답하여 턴-온되는 픽셀 회로.
  11. 제 1 항에 있어서,
    상기 데이터 전압은,
    노멀 구동 모드에서 입력되는 입력 영상의 픽셀 데이터 전압과,
    센싱 모드에서 상기 입력 영상과 무관하게 미리 설정된 센싱용 데이터 전압을 포함하고,
    상기 노멀 구동 모드에서 상기 제2 게이트 신호는 상기 제1 게이트 신호의 펄스와 동시에 발생되고 상기 제1 게이트 신호의 펄스와 같은 펄스폭을 갖는 펄스를 포함하고,
    상기 센싱 모드에서 발생되는 상기 제2 게이트 신호는 상기 제1 게이트 신호의 펄스와 동시에 라이징되고 제1 게이트 신호의 펄스 보다 큰 펄스폭을 갖는 펄스를 포함하는 픽셀 회로.
  12. 픽셀 구동 전압이 인가되는 제1 정전압 노드;
    상기 픽셀 구동 전압 보다 낮은 픽셀 기저 전압이 인가되는 제2 정전압 노드;
    상기 픽셀 구동 전압이 인가되는 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함한 구동 소자;
    애노드 전극과 캐소드 전극을 포함하여 상기 구동 소자로부터의 전류에 의해 구동되는 발광 소자;
    상기 제2 노드와 상기 제3 노드 사이에 연결된 커패시터;
    데이터 전압이 인가되는 데이터 라인과 상기 제2 노드 사이에 연결되어 제1 게이트 신호에 응답하여 턴-온되는 제1 스위치 소자; 및
    상기 제3 노드와 제2 정전압 노드 사이에 연결되어 제2 게이트 신호에 응답하여 턴-온되는 제2 스위치 소자;
    초기화 전압이 인가되는 제3 정전압 노드와 상기 제2 노드 사이에 연결되어 제3 게이트 신호에 응답하여 턴-온되는 제3 스위치 소자; 및
    상기 제1 정전압 노드와 상기 구동 소자의 제1 전극 사이에 연결되어 제4 게이트 신호에 응답하여 턴-온되는 제4 스위치 소자를 포함하고,
    상기 발광 소자의 캐소드 전극이 상기 제2 정전압 노드에 연결된 픽셀 회로.
  13. 제 11 항에 있어서,
    상기 픽셀 회로는 초기화 기간, 센싱 기간, 데이터 기입 기간, 및 발광 기간의 순서대로 구동되고,
    상기 제1 게이트 신호의 전압은 상기 데이터 기입 기간 동안 상기 데이터 전압과 동기되는 게이트 온 전압의 펄스로 발생되고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 발광 기간 동안 게이트 오프 전압이고,
    상기 제2 게이트 신호의 전압은 상기 초기화 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 센싱 기간, 상기 데이터 기입 기간 및 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제3 게이트 신호의 전압은 상기 초기화 기간과 상기 센싱 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 데이터 기입 기간과 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제4 게이트 신호의 전압은 상기 초기화 기간, 상기 센싱 기간, 상기 데이터 기입 기간, 및 상기 발광 기간 동안 상기 게이트 온 전압이거나, 상기 초기화 기간, 상기 센싱 기간, 및 상기 데이터 기입 기간 동안 상기 게이트 온 전압이고 상기 발광 기간 동안 소정의 듀티비로 상기 게이트 온 전압과 상기 게이트 오프 전압 사이에 스윙하고,
    상기 제1 내지 제4 스위치 소자들 각각이 상기 게이트 온 전압에 응답하여 턴-온되는 픽셀 회로.
  14. 복수의 데이터 라인들, 복수의 게이트 라인들, 복수의 전원 라인들, 및 복수의 픽셀 회로들이 배치된 표시패널;
    픽셀 데이터의 데이터 전압을 상기 데이터 라인들로 출력하는 데이터 구동부; 및
    상기 게이트 라인들에 게이트 신호를 순차적으로 공급하는 게이트 구동부를 포함하고,
    상기 픽셀 회로는,
    픽셀 구동 전압이 인가되는 제1 정전압 노드;
    상기 픽셀 구동 전압 보다 낮은 픽셀 기저 전압이 인가되는 제2 정전압 노드;
    상기 픽셀 구동 전압이 인가되는 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함한 구동 소자;
    애노드 전극과 캐소드 전극을 포함하여 상기 구동 소자로부터의 전류에 의해 구동되는 발광 소자;
    상기 제2 노드와 상기 제3 노드 사이에 연결된 커패시터;
    데이터 전압이 인가되는 데이터 라인과 상기 제2 노드 사이에 연결되어 제1 게이트 신호에 응답하여 턴-온되는 제1 스위치 소자; 및
    상기 제3 노드와 상기 제2 정전압 노드 사이에 연결되어 제2 게이트 신호에 응답하여 턴-온되는 제2 스위치 소자를 포함하고,
    상기 발광 소자의 캐소드 전극이 상기 제2 정전압 노드에 연결된 표시장치.
  15. 제 14 항에 있어서,
    초기화 전압이 인가되는 제3 정전압 노드와 상기 제2 노드 사이에 연결되어 제3 게이트 신호에 응답하여 턴-온되는 제3 스위치 소자를 더 포함하는 표시장치.
  16. 제 15 항에 있어서,
    상기 픽셀 회로는 초기화 기간, 센싱 기간, 데이터 기입 기간, 및 발광 기간의 순서대로 구동되고,
    상기 제1 게이트 신호의 전압은 상기 데이터 기입 기간 동안 상기 데이터 전압과 동기되는 게이트 온 전압의 펄스로 발생되고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 발광 기간 동안 게이트 오프 전압이고,
    상기 제2 게이트 신호의 전압은 상기 초기화 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 센싱 기간, 상기 데이터 기입 기간 및 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제3 게이트 신호의 전압은 상기 초기화 기간과 상기 센싱 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 데이터 기입 기간과 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제1 스위치 소자는 상기 데이터 기입 기간 동안 상기 제1 게이트 신호의 게이트 온 전압에 응답하여 턴-온되고,
    상기 제2 스위치 소자는 상기 초기화 기간 동안 상기 제2 게이트 신호의 상기 게이트 온 전압에 응답하여 턴-온되고,
    상기 제3 스위치 소자는 상기 초기화 기간과 상기 센싱 기간 동안 상기 제3 게이트 신호의 상기 게이트 온 전압에 응답하여 턴-온되는 표시장치.
  17. 제 14 항에 있어서,
    상기 제3 노드와 상기 발광 소자의 애노드 전극 사이에 연결되어 제4 게이트 신호에 응답하여 턴-온되는 제4 스위치 소자를 더 포함하는 표시장치.
  18. 제 17 항에 있어서,
    상기 픽셀 회로는 초기화 기간, 센싱 기간, 데이터 기입 기간, 및 발광 기간의 순서대로 구동되고,
    상기 제1 게이트 신호의 전압은 상기 데이터 기입 기간 동안 상기 데이터 전압과 동기되는 게이트 온 전압의 펄스로 발생되고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 발광 기간 동안 게이트 오프 전압이고,
    상기 제2 게이트 신호의 전압은 상기 초기화 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 센싱 기간, 상기 데이터 기입 기간 및 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제3 게이트 신호의 전압은 상기 초기화 기간과 상기 센싱 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 데이터 기입 기간과 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제4 게이트 신호의 전압은 상기 발광 기간 동안 상기 게이트 온 전압이고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 데이터 기입 기간 동안 상기 게이트 오프 전압의 펄스로 발생되고,
    상기 제1 내지 제4 스위치 소자들 각각은 상기 게이트 온 전압에 응답하여 턴-온되는 표시장치.
  19. 제 17 항에 있어서,
    상기 제1 정전압 노드와 상기 구동 소자의 제1 전극 사이에 연결되어 제5 게이트 신호에 응답하여 턴-온되는 제5 스위치 소자를 더 포함하는 표시장치.
  20. 제 19 항에 있어서,
    상기 픽셀 회로는 초기화 기간, 센싱 기간, 데이터 기입 기간, 및 발광 기간의 순서대로 구동되고,
    상기 제1 게이트 신호의 전압은 상기 데이터 기입 기간 동안 상기 데이터 전압과 동기되는 게이트 온 전압의 펄스로 발생되고, 상기 초기화 기간, 상기 센싱 기간, 및 상기 발광 기간 동안 게이트 오프 전압이고,
    상기 제2 게이트 신호의 전압은 상기 초기화 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 센싱 기간, 상기 데이터 기입 기간 및 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제3 게이트 신호의 전압은 상기 초기화 기간과 상기 센싱 기간 동안 상기 게이트 온 전압의 펄스로 발생되고, 상기 데이터 기입 기간과 상기 발광 기간 동안 상기 게이트 오프 전압이고,
    상기 제4 게이트 신호의 전압은 상기 발광 기간 동안 상기 게이트 온 전압이고, 상기 초기화 기간, 상기 센싱 기간 및 상기 데이터 기입 기간 동안 상기 게이트 오프 전압이고,
    상기 제5 게이트 신호의 전압은 상기 초기화 기간, 상기 센싱 기간, 상기 데이터 기입 기간, 및 상기 발광 기간 동안 상기 게이트 온 전압이거나, 상기 초기화 기간, 상기 센싱 기간, 및 발광 기간 동안 상기 게이트 온 전압이고 상기 데이터 기입 기간 동안 상기 게이트 오프 전압의 펄스로 발생되고,
    상기 제1 내지 제5 스위치 소자들 각각이 상기 게이트 온 전압에 응답하여 턴-온되는 표시장치.
  21. 제 14 항에 있어서,
    상기 표시패널의 표시 영역은 센싱 모드에서 순차적으로 스캐닝되어 전류가 센싱되는 복수의 블록들을 포함하고,
    상기 블록들 각각은 둘 이상의 픽셀 회로를 포함하고,
    상기 센싱 모드에서 상기 표시패널의 표시 영역에서 분할된 블록 단위로 상기 픽셀 구동 전압이 인가되는 전원 라인의 전류를 센싱하는 센싱 회로를 더 포함하고,
    상기 데이터 전압은,
    노멀 구동 모드에서 입력되는 입력 영상의 픽셀 데이터 전압과,
    상기 센싱 모드에서 상기 입력 영상과 무관하게 미리 설정된 센싱용 데이터 전압을 포함하고,
    상기 노멀 구동 모드에서 상기 제2 게이트 신호는 상기 제1 게이트 신호의 펄스와 동시에 발생되고 상기 제1 게이트 신호의 펄스와 같은 펄스폭을 갖는 펄스를 포함하고,
    상기 센싱 모드에서 발생되는 상기 제2 게이트 신호는 상기 제1 게이트 신호의 펄스와 동시에 라이징되고 제1 게이트 신호의 펄스 보다 큰 펄스폭을 갖는 펄스를 포함하는 표시장치.
KR1020220177915A 2022-12-19 2022-12-19 픽셀 회로와 이를 포함한 표시장치 KR20240095850A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202311101332.4A CN118230683A (zh) 2022-12-19 2023-08-30 像素电路和包括该像素电路的显示装置
US18/491,197 US20240203348A1 (en) 2022-12-19 2023-10-20 Pixel Circuit and Display Device Including the Same

Publications (1)

Publication Number Publication Date
KR20240095850A true KR20240095850A (ko) 2024-06-26

Family

ID=

Similar Documents

Publication Publication Date Title
US20230178033A1 (en) Data driving circuit and display device including the same
US11862086B2 (en) Pixel circuit and display device including the same
KR102668459B1 (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240095850A (ko) 픽셀 회로와 이를 포함한 표시장치
KR102670243B1 (ko) 픽셀 회로와 이를 포함한 표시장치
US20240203348A1 (en) Pixel Circuit and Display Device Including the Same
KR102667191B1 (ko) 픽셀 회로 및 이를 포함하는 표시장치
US20240169921A1 (en) Pixel Circuit and Display Device Including the Same
JP7381527B2 (ja) 表示パネル及びこれを用いた表示装置
US11670235B2 (en) Pixel circuit and display device including the same
US20240203350A1 (en) Pixel circuit and display device including the same
US11715428B2 (en) Pixel circuit and display device including the same
US11727878B2 (en) Pixel circuit and display device including the same
US11776476B2 (en) Pixel circuit and display device including the same
US20240203345A1 (en) Pixel circuit and display device including the same
US20240212612A1 (en) Display panel and display device including the same
US20230010040A1 (en) Pixel circuit, method for driving pixel circuit and display device
US20230217759A1 (en) Display panel and display device
US20230070020A1 (en) Pixel circuit and display device including the same
KR20240076024A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240094458A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240092564A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240094464A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240076943A (ko) 픽셀 회로와 이를 포함한 표시장치