KR20240076024A - 픽셀 회로와 이를 포함한 표시장치 - Google Patents

픽셀 회로와 이를 포함한 표시장치 Download PDF

Info

Publication number
KR20240076024A
KR20240076024A KR1020220158060A KR20220158060A KR20240076024A KR 20240076024 A KR20240076024 A KR 20240076024A KR 1020220158060 A KR1020220158060 A KR 1020220158060A KR 20220158060 A KR20220158060 A KR 20220158060A KR 20240076024 A KR20240076024 A KR 20240076024A
Authority
KR
South Korea
Prior art keywords
voltage
gate
node
data
pixel
Prior art date
Application number
KR1020220158060A
Other languages
English (en)
Inventor
박민선
손기원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220158060A priority Critical patent/KR20240076024A/ko
Publication of KR20240076024A publication Critical patent/KR20240076024A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

픽셀 회로와 이를 포함한 표시장치가 개시된다. 본 발명의 픽셀 회로는 픽셀 구동 전압이 인가되는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결되어 발광 소자에 전류를 구동하는 구동 소자; 제1 단계에서 발생되는 제1 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 노드에 제1 기준 전압을 공급하는 제1 스위치 소자; 상기 제1 단계 후의 제2 및 제3 단계에서 발생되는 제2 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 노드에 초기화 전압을 공급하는 제2 스위치 소자; 상기 제1 및 제2 단계에서 발생되는 제3 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제3 노드에 제2 기준 전압을 공급하는 제3 스위치 소자; 및 상기 제3 단계 후의 제4 단계에서 제4 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 노드에 데이터 전압을 공급하는 제4 스위치 소자를 포함한다.

Description

픽셀 회로와 이를 포함한 표시장치{PIXEL CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 픽셀 회로와 이를 포함한 표시장치에 관한 것이다.
전계 발광 표시장치(Electroluminescence Display)는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어질 수 있다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
유기 발광 표시장치의 픽셀들은 OLED를 구동하기 위한 구동 소자와, 구동 소자에 연결된 커패시터를 포함한 픽셀 회로를 포함한다. 서브 픽셀들 간에 픽셀 회로에 충전된 이전 데이터 전압으로 인하여 픽셀 회로의 주요 노드 전압이 서로 다를 수 있다. 이러한 초기 상태에서 제한된 시간 내에 픽셀 회로의 주요 노드들을 초기화하더라도 주요 노드들의 전압이 모든 서브 픽셀들에서 균일하게 되지 않을 수 있다. 이 경우, 표시패널의 화면에 크로스토크(crosstalk)가 보일 수 있다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.
본 발명은 이전 프레임에서 충전하였던 데이터 전압의 영향을 제거하고 화면 상에서 크로스토크가 시인되는 현상을 방지할 수 있는 픽셀 회로와 이를 포함한 표시장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 픽셀 회로는 픽셀 구동 전압이 인가되는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결되어 발광 소자에 전류를 구동하는 구동 소자; 제1 단계에서 발생되는 제1 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 노드에 제1 기준 전압을 공급하는 제1 스위치 소자; 상기 제1 단계 후의 제2 및 제3 단계에서 발생되는 제2 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 노드에 초기화 전압을 공급하는 제2 스위치 소자; 상기 제1 및 제2 단계에서 발생되는 제3 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제3 노드에 제2 기준 전압을 공급하는 제3 스위치 소자; 및 상기 제3 단계 후의 제4 단계에서 제4 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 노드에 데이터 전압을 공급하는 제4 스위치 소자를 포함한다.
본 발명의 표시장치는 복수의 데이터 라인들, 복수의 게이트 라인들, 복수의 전원 라인들 및 복수의 서브 픽셀들이 배치된 표시패널; 상기 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부; 상기 게이트 라인들에 게이트 신호를 공급하는 게이트 구동부; 및 상기 전원 라인들에 인가되는 정전압을 출력하는 전원부를 포함한다. 상기 정전압은 픽셀 구동 전압, 픽셀 기저 전압, 제1 기준 전압, 초기화 전압, 및 제2 기준 전압을 포함한다. 상기 서브 픽셀들 각각은 상기 픽셀 회로를 포함한다.
본 발명은 제1 기준 전압을 구동 소자의 게이트가 연결된 제2 노드에 인가한 후에 초기화 전압을 상기 제2 노드에 인가하여 서브 픽셀들 각각에서 상기 제2 노드를 균일하게 초기화하여 구동 소자의 문턱 전압을 센싱한다. 그 결과, 본 발명은 이전 프레임에서 충전한 데이터 전압으로 인한 상기 제2 노드의 부스팅 레벨의 차이에 영향을 받지 않지 않고 구동 소자의 문턱 전압을 센싱할 수 있으므로 구동 소자의 문턱 전압 변화를 정확하게 보상할 수 있고 크로스토크 불량을 개선할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 2는 도 1에 도시된 픽셀 회로에 인가되는 게이트 신호와 주요 노드들의 전압을 보여 주는 파형도이다.
도 3a 내지 도 3c는 비교예의 픽셀 회로에서 초기화 전압에 리플이 발생되는 현상을 보여 주는 도면들이다.
도 4는 표시패널 상에서 제1 기준 전압과 초기화 전압이 인가되는 전원 라인들을 개략적으로 보여 주는 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 6은 도 5에 도시된 표시패널의 단면 구조를 보여 주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 “구비한다”, “포함한다”, “갖는다”, “이루어진다” 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에', '~ 연결 또는 결합(connect, couple)', '교차(crossing, intersecting)' 등과 같이, 두 구성요소들 간에 위치 관계와 상호 연결 관계가 설명되는 경우, '바로' 또는 '직접'과 같은 언급이 없는 한 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
픽셀들 각각은 컬러 구현을 위하여 컬러가 서로 다른 복수의 서브 픽셀들로 나뉘어지고, 서브 픽셀들 각각은 스위치 소자 또는 구동 소자로 이용되는 트랜지스터를 포함한다. 이러한 트랜지스터는 TFT(Thin Film Transistor)로 구현될 수 있다.
표시장치의 구동 회로는 입력 영상의 픽셀 데이터를 픽셀들에 기입한다. 평판 표시장치의 구동 회로는 데이터 신호를 데이터 라인들에 공급하는 데이터 구동 회로와, 게이트 신호를 게이트 라인들에 공급하는 게이트 구동 회로 등을 포함한다.
본 발명의 표시장치에서 픽셀 회로와 게이트 구동 회로는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터는 산화물 반도체를 포함한 Oxide TFT 또는 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT일 수 있다. 이하에서, 픽셀 회로와 게이트 구동 회로를 구성하는 트랜지스터들은 Oxide TFT로 구현된 n 채널 Oxide TFT로 구현된 예를 중심으로 설명되나 본 발명은 이에 한정되지 않는다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)할 수 있다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정된다. 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다.
트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 표시장치는 유기발광 표시장치를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다. 또한, 이하의 실시예와 청구범위에서 구성 요소나 신호의 명칭으로 본 발명이 제한되지 않는다.
도 1은 본 발명의 일 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 2는 도 1에 도시된 픽셀 회로에 인가되는 게이트 신호와 주요 노드들의 전압을 보여 주는 파형도이다.
도 1 및 도 2를 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)를 구동하는 구동 소자(DT), 복수의 스위치 소자들(T1~T4), 및 커패시터(Cst)를 포함한다. 구동 소자(DT)와 스위치 소자들(T1~T4)은 n 채널 Oxide TFT로 구현될 수 있다.
픽셀 회로는 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)과, 게이트 신호들(DINIT, INIT, SENSE, SCAN)이 인가되는 게이트 라인들에 연결된다. 픽셀 회로는 제1 기준 전압(Vpre)이 인가되는 제1 정전압 노드(PL1), 초기화 전압(Vinit)이 인가되는 제2 정전압 노드(PL2), 제2 기준 전압(Vref)이 인가되는 제3 정전압 노드(PL3), 픽셀 구동 전압이 인가되는 제4 정전압 노드(PL4), 픽셀 기저 전압(EVSS)이 인가되는 제5 정전압 노드(PL5) 등 직류 전압(또는 정전압)이 인가되는 전원 노드들에 연결된다. 표시패널 상에서 정전압 노드들이 연결된 전원 라인들은 모든 픽셀들에 공통으로 연결될 수 있다.
픽셀 구동 전압(EVDD)은 데이터 전압(Vdata)의 최대 전압 보다 높고, 구동 소자(DT)가 포화(Saturation) 영역에서 동작할 수 있는 전압으로 설정된다. 제1 기준 전압(Vpre)과 초기화 전압(Vinit)은 구동 소자(DT)가 턴-온될 수 있는 전압 예를 들어, 데이터 전압(Vdata)의 최대 전압과 최소 전압 사이의 전압 범위 내의 전압으로 설정될 수 있다. 제1 기준 전압(Vpre)은 초기화 전압(Vinit)과 같은 전압으로 설정될 수 있다. 픽셀 기저 전압(ELVSS)은 데이터 전압(Vdata)의 최소 전압 보다 낮은 전압으로 설정된다. 제2 기준 전압(Vref)은 픽셀 기저 전압(EVSS) 보다 낮은 전압으로 설정될 수 있다. 게이트 온 전압(VGH)은 픽셀 구동 전압(EVDD) 보다 낮고 데이터 전압의 최대 전압 보다 높은 전압으로, 게이트 오프 전압(VGL)은 제2 기준 전압(Vref) 보다 낮은 전압으로 설정될 수 있다. 게이트 신호들(DINIT, INIT, SENSE, SCAN)은 게이트 온 전압(VGH)과 게이트 오프 전압(VGL) 사이에서 스윙(Swing)하는 펄스를 포함한다. 픽셀 회로에 인가되는 전압은 EVDD=20[V], EVSS=3[V], VGH=18[V], VGL=-6[V], Vpre = Vinit=4.34[V], Vref=0.5[V], Vdata = 4.5[V] ~ 9[V]의 전압 범위로 설정될 수 있으나, 이에 한정되지 않는다.
발광 소자(EL)는 OLED로 구현될 수 있다. OLED는 제3 노드(DTS)에 연결된 애노드 전극과, 픽셀 기저 전압(EVSS)이 인가되는 캐소드 전극 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Light emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드 전극과 캐소드 전극에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동하여 여기자가 형성된다. 이 때, 발광층(EML)에서 가시광이 방출된다. 발광 소자(EL)는 애노드 전극과 캐소드 전극 사이에 연결된 커패시터(Cel)를 포함한다. 발광 소자(EL)로 이용되는 OLED는 복수의 발광층들이 적층된 텐덤(Tandem) 구조일 수 있다. 텐덤 구조의 OLED는 픽셀의 휘도와 수명을 향상시킬 수 있다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 전류를 발생하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제1 노드(DTD)에 연결된 제1 전극, 제2 노드(DTG)에 연결된 게이트 전극, 및 제3 노드(DTS)에 연결된 제2 전극을 포함한다. 제1 노드(DTD)는 픽셀 구동 전압(EVDD)이 인가되는 제4 정전압 노드(PL4)에 직접 연결되거나 도면에서 생략된 발광 제어 신호에 따라 제어되는 다른 스위치 소자를 통해 제4 정전압 노드(PL4)에 연결될 수 있다. 제3 노드(DTS)는 발광 소자(EL)의 애노드 전극에 직접 연결되거나 도면에서 생략된 발광 제어 신호에 따라 제어되는 또 다른 스위치 소자를 통해 애노드 전극에 연결될 수 있다. 커패시터(Cst)는 제2 노드(DTG)와 제3 노드(DTS) 사이에 연결되어 구동 소자(DT)의 게이트-소스간 전압을 저장한다.
픽셀 회로의 스위치 소자들(T1~T4)은 제1 게이트 신호(DINIT)에 응답하여 제1 기준 전압(Vpre)을 제2 노드(DTG)에 공급하는 제1 스위치 소자(T1), 제2 게이트 신호(INIT)에 응답하여 초기화 전압(Vinit)을 제2 노드(DTG)에 공급하는 제2 스위치 소자(T2), 제3 게이트 신호(SENSE)에 응답하여 기준 전압(Vref)을 제3 노드(DTS)에 공급하는 제3 스위치 소자(T3), 및 제4 게이트 신호(SCAN)에 응답하여 픽셀 데이터의 데이터 전압(Vdata)을 제2 노드(DTG)에 공급하는 제4 스위치 소자(T4)를 포함한다.
픽셀 회로의 구동 기간은 도 2에 도시된 바와 같이 게이트 신호들(DINIT, INIT, SENSE, SCAN)에 의해 정의되는 제1 내지 제6 단계(P1~P6)로 구분될 수 있다. 제1 단계(P1)는 대략 1 수평 기간, 제1 단계(P1)의 종료 시점과 제2 단계(P1)의 시작 시점 사이의 홀드(hold) 기간은 2.5 수평 기간, 제2 및 제3 단계(P2, P3)를 합한 기간은 대략 33 수평 기간, 제4 단계(P4)는 대략 0.7 수평 기간으로 각각 설정될 수 있으나 이에 한정되지 않는다. 제5 및 제6 단계(P5, P6)를 합한 기간은 1 프레임 기간에서 제1 내지 제4 단계(P1~P4)를 제외한 나머지 기간이다.
제1 스위치 소자(T1)는 제1 단계(P1)에서 제1 게이트 신호(DINIT)의 게이트 온 전압(VGH)에 응답하여 턴-온된다. 제1 스위치 소자(T1)가 턴-온될 때 제1 기준 전압(Vpre)이 인가되는 제1 정전압 노드(PL1)가 제2 노드(DTG)에 연결된다. 제1 스위치 소자(T1)는 제1 정전압 노드(PL1)에 연결된 제1 전극, 제1 게이트 신호(DINIT)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 및 제2 노드(DTG)에 연결된 제2 전극을 포함한다.
제2 스위치 소자(T2)는 제2 단계(P2)와 제3 단계(P3)에서 게이트 온 전압(VGH)으로 발생되는 제2 게이트 신호(INIT)에 응답하여 턴-온된다. 제2 스위치 소자(T2)가 턴-온될 때, 제2 정전압 노드(PL2)가 제2 노드(DTG)에 연결되어 초기화 전압(Vinit)이 제2 노드(DTG)에 인가된다. 제2 스위치 소자(T2)는 제2 정전압 노드(PL2)에 연결된 제1 전극, 제2 게이트 신호(INIT)가 인가되는 제2 게이트 라인에 연결된 게이트 전극, 및 제2 노드(DTG)에 연결된 제2 전극을 포함한다.
제3 스위치 소자(T3)는 제1 단계(P1)와 제2 단계(P2)에서 게이트 온 전압(VGH)으로 발생되는 제3 게이트 신호(SENSE)에 응답하여 턴-온된다. 제3 스위치 소자(T3)가 턴-온될 때, 제3 노드(DTS)에 제2 기준 전압(Vref)이 인가된다. 제3 스위치 소자(T3)는 제3 노드(DTS)에 연결된 제1 전극, 제3 게이트 신호(SENSE)가 인가되는 제3 게이트 라인에 연결된 게이트 전극, 및 제2 기준 전압(Vref)이 인가되는 제3 정전압 노드(PL3)에 연결된 제2 전극을 포함한다.
제4 스위치 소자(T4)는 제4 단계(P4)에서 픽셀 데이터의 데이터 전압(Vdata)에 동기되는 제4 게이트 신호(SCAN)의 스캔 펄스에 응답하여 턴-온된다. 스캔 펄스는 게이트 온 전압(VGH)으로 발생된다. 제1 스위치 소자(T1)가 턴-온될 때 데이터 라인(DL)이 제2 노드(DTG)에 연결된다. 따라서, 데이터 전압(Vdata)은 제4 단계(P4)에서 제2 노드(DTG)에 인가된다. 제1 스위치 소자(T1)는 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)에 연결된 제1 전극, 제4 게이트 신호(SCAN)가 인가되는 제4 게이트 라인에 연결된 게이트 전극, 및 제2 노드(DTG)에 연결된 제2 전극을 포함한다.
도 2에서 'DTG(@White)'는 이전 프레임에서 발생되는 화이트 계조값의 데이터 전압(Vdata)이 제2 노드(DTG)에 인가된 후, 현재 프레임에서 픽셀 회로의 단계별로 변하는 제2 노드(DTG)의 전압이다. 화이트 계조값의 데이터 전압(Vdata)은 데이터 전압 범위에서 최대 전압이다. 도 2에서, 'DTG(@Black)'은 이전 프레임에서 발생되는 블랙 계조값의 데이터 전압(Vdata)이 제2 노드(DTG)에 인가된 후, 현재 프레임에서 픽셀 회로의 단계별로 변하는 제2 노드(DTG)의 전압이다. 블랙 계조값의 데이터 전압(Vdata)은 데이터 전압 범위에서 최소 전압이다. 데이터 전압(Vdata)의 전압 레벨에 따라 제5 및 제6 단계에서 제2 노드(DTG)의 전압 부스팅 레벨(Boosting level)이 달라진다. 그 결과, 픽셀 회로들이 초기화될 때 제2 노드(DTG)의 전압이 이전 데이터 전압에 영향을 받아 그 편차가 커질 수 있다.
제1 단계(P1)에서 제1 및 제3 스위치 소자들(T1, T2)이 턴-온되는 반면, 제2 및 제4 스위치 소자들(T2, T4)은 턴-오프된다. 제1 단계(P1)에서 구동 소자(DT)는 턴-온된다. 제1 단계(P1)에서, 제3 노드(DTS)의 전압이 제2 기준 전압(Vref)까지 방전되기 때문에 발광 소자(EL)는 턴-오프되어 발광되지 않는다.
제1 단계(P1)는 구동 소자(DT)의 문턱 전압(Vth) 센싱에 영향을 주지 않는 제1 기준 전압(Vpre)이 인가되는 제1 정전압 노드가 제2 노드(DTG)에 연결된다. 제1 단계(P1)에서, 제1 기준 전압(Vpre)과 같은 전압 레벨의 초기화 전압(Vinit)이 제2 노드(DTG)에 인가될 수 있다. 그러나, 이 경우에 제2 노드(DTG)의 부스팅 레벨에 영향을 받는 초기화 전압(Vinit)의 리플(ripple)로 인하여 구동 소자(DT)의 문턱 전압 센싱시에 구동 소자(DT)의 게이트 전압이 달라져 센싱 오류가 발생될 수 있다.
본 발명은 구동 소자(DT)의 문턱 전압 센싱시에 게이트 전압을 설정하기 위한 초기화 전압(Vinit)과 분리된 별도의 제1 기준 전압(Vpre)으로 제2 노드(DTG)의 전압을 초기화함으로써 구동 소자(DT)의 센싱시에 구동 소자(DT)의 게이트 전압을 초기화 전압(Vinit)으로 균일하게 초기화할 수 있다. 이전 프레임의 데이터 전압 영향으로 인하여 제2 노드(DTG)의 부스팅 레벨이 달라질 수 있다. 이로 인하여, 제1 정전압 노드(PL1)가 제2 노드(DTG)에 연결될 때 제2 노드(DTG)의 부스팅 레벨에 따라 제1 기준 전압(Vpre)에 리플이 발생될 수 있지만, 구동 소자(DT)의 문턱 전압 센싱시에 제1 기준 전압(Vpre)으로부터 분리된 초기화 전압(Vinit)으로 제2 노드(DTG)의 전압이 균일하게 초기화될 수 있다. 결국, 제1 단계(P1)에서 모든 서브 픽셀들에서 제2 노드(DTG)가 제1 기준 전압(Vpre)이 인가된 후에 제2 단계(P2)에서 제2 기준전압으로 초기화 전압(Vinit)으로 제2 노드(DTG)가 초기화된다.
제2 단계(P2)에서, 제2 및 제3 스위치 소자들(T2, T3)이 턴-온되는 반면, 제1 및 제4 스위치 소자들(T1, T4)은 턴-오프된다. 제2 단계(P2)에서 구동 소자(DT)는 턴-온된다. 제2 단계(P2)에서, 제3 노드(DTS)의 전압이 제2 기준 전압(Vref)까지 방전되기 때문에 발광 소자(EL)는 턴-오프되어 발광되지 않는다.
제3 단계(P3)에서, 제2 스위치 소자(T2)가 턴-온되는 반면, 제1, 제3 및 제4 스위치 소자들(T1, T3, T4)은 턴-오프된다. 제3 단계(P3)에서 구동 소자(DT)는 그 게이트-소스간 전압(Vgs)이 문턱 전압(Vth)에 도달할 때까지 턴-오프되고 구동 소자(DT)의 문턱 전압(Vth)이 커패시터(Cst)에 충전된다. 제3 단계(P2)에서, 제3 노드(DTS)의 전압이 제2 기준 전압(Vref)까지 방전되기 때문에 발광 소자(EL)는 턴-오프되어 발광되지 않는다. 따라서, 제3 단계(P3)에서 구동 소자(DT)의 문턱 전압(Vth)이 센싱된다. 제3 단계(P3)에서, 제2 노드(DTG)의 전압은 Vinit이고, 제3 노드(DTS)의 전압은 Vinit-Vth이다.
제4 단계(P4)에서, 제4 스위치 소자(T4)가 턴-온되는 반면, 제1, 제2 및 제3 스위치 소자들(T1, T2, T3)은 턴-오프된다. 제4 단계(P4)에서, 제2 노드(DTG)의 전압은 현재 프레임의 데이터 전압(Vdata)으로 변한다. 제4 단계(P4)에서 구동 소자(DT)의 이동도(Mobility, μ)에 따라 제3 노드(DTS)의 전압이 변하여 서브 픽셀들 각각에서 구동 소자(DT)의 이동도 변화 또는 편차가 보상될 수 있다. 예를 들어, 미리 설정된 제4 단계(P4)의 시간 내에서 구동 소자(DT)의 이동도가 클 때, 제3 노드(DTS)의 전압이 높아져 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 감소된다. 반면에, 구동 소자(DT)의 이동도가 상대적으로 작을 때, 제3 노드(DTS)의 전압이 낮아져 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 커진다.
제5 단계(P5)에서, 제1 내지 제4 스위치 소자들(T1~T4)은 턴-오프되어 제2 및 제3 노드들(DTG, DTS)이 플로팅(Floating)된다. 이 때, 제2 및 제3 노드들(DTG, DTS)의 전압이 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)에 따라 부스팅되고, 구동 소자(DT)를 통해 발광 소자(EL)로 전류가 공급되어 발광 소자(EL)의 커패시터(Cel)가 충전된다.
제6 단계(P6)에서, 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 발생되는 전류로 인하여, 발광 소자(EL)의 애노드 전압이 상승하여 픽셀 데이터의 계조값에 대응하는 밝기로 발광 소자(EL)가 발광된다.
도 3a 내지 도 3c는 비교예의 픽셀 회로에서 초기화 전압에 리플이 발생되는 현상을 보여 주는 도면들이다.
도 3a 및 도 3b를 참조하면, 비교예의 픽셀 회로는 발광 소자(EL)를 구동하는 구동 소자(DT), 제1 내지 제3 스위치 소자들(T01~T03), 및 커패시터(Cst)를 포함한다.
이 픽셀 회로의 스위치 소자들(T01, T02, T03)은 초기화 신호(INIT)에 응답하여 초기화 전압(Vinit)을 제2 노드(DTG)에 공급하는 제1 스위치 소자(T01), 스캔 신호(SCAN)에 응답하여 데이터 전압(Vdata)을 제2 노드(DTG)에 공급하는 제2 스위치 소자(T02), 및 센싱 신호(SENSE)에 응답하여 기준 전압(Vref)을 제3 노드(DTS)에 공급하는 제3 스위치 소자(T03)를 포함한다. 이 픽셀 회로의 구동 기간은 도 3c에 도시된 바와 같이 픽셀 회로가 초기화되는 초기화 단계(Pi), 구동 소자(DT)의 문턱 전압(Vth)이 센싱되는 센싱 단계(Ps), 및 픽셀 데이터의 데이터 전압(Vdata)을 충전하여 픽셀 데이터가 픽셀 회로에 기입되는 데이터 기입 단계(Pw), 및 데이터 기입 단계 이후의 발광 단계로 구분된다. 도 3c에서 'DTG(@White)'는 이전 프레임에서 발생되는 화이트 계조값의 데이터 전압(Vdata)이 제2 노드(DTG)에 인가된 후, 현재 프레임에서 픽셀 회로의 단계별로 변하는 제2 노드(DTG)의 전압이다. 'DTG(@Black)'은 이전 프레임에서 발생되는 블랙 계조값의 데이터 전압(Vdata)이 제2 노드(DTG)에 인가된 후, 현재 프레임에서 픽셀 회로의 단계별로 변하는 제2 노드(DTG)의 전압이다.
데이터 기입 단계(Pw) 후에 제2 노드(DTG)의 전압은 부스팅되고, 데이터 전압(Vdata)의 전압 레벨에 따라 부스팅 전압 레벨이 달라진다. 예를 들어, 화이트 계조값의 데이터 전압(Vdata)이 제2 노드(DTG)에 충전될 때 제2 노드(DTG)의 부스팅 전압 레벨은 도 3a에 도시된 바와 같이 10.9V일 수 있다. 반면에, 블랙 계조값의 데이터 전압(Vdata)이 제2 노드(DTG)에 충전될 때 제2 노드(DTG)의 부스팅 전압 레벨은 도 3b에 도시된 바와 같이 3.53V일 수 있다. 초기화 전압(Vinit)이 4.34V일 수 있다. 제2 노드(DTG)의 부스팅 전압이 다를 때 초기화 단계(Vinit)에서 제2 노드(DTG)와 제2 정전압 노드(PL2) 간의 전압 차에 의해 전류(I)가 흐르고 그 전류량과 전류 방향이 달라진다. 이로 인하여, 제1 기준 전압(Vpre)을 스위칭하는 스위치 소자가 없으면, 도 3c와 같이 이전 프레임의 데이터 전압에 따라 부스팅된 제2 노드(DTG)의 부스팅 전압에 의해 초기화 단계(Pi)에서 초기화 전압(Vinit)이 변동되어 구동 소자(DT)의 게이트 전압이 달라진다. 그 결과, 센싱 단계(Ps)의 제한된 시간 내에서 센싱되는 구동 소자(DT)의 문턱 전압(Vth)이 부정확하게 될 수 있다.
본 발명의 픽셀 회로에서, 초기화 전압(Vinit)과 분리된 별도의 제1 기준 전압(Vpre)으로 초기화 단계 앞에서 제2 노드(DTG)의 전압이 초기화되기 때문에 초기화 전압(Vinit)의 제2 노드(DTG)의 부스팅 전압에 따라 변동되지 않는다. 그 결과, 구동 소자(DT)의 문턱 전압이 센싱되기에 앞서 모든 서브 픽셀들에서 이전 데이터 전압(Vdata)에 영향을 받지 않는 초기화 전압(Vinit)으로 제2 노드(DTG)가 균일하게 초기화될 수 있다.
도 4는 표시패널에 배치된 제1 및 제2 전원 라인들을 보여 주는 평면도이다.
도 4를 참조하면, 표시패널(100)은 복수의 전원 라인들을 포함한다. 전원 라인들은 제1 기준 전압(Vpre)을 서브 픽셀들에 공급하기 위한 제1 전원 라인(PL10)과, 초기화 전압(Vinit)을 서브 픽셀들에 공급하기 위한 제2 전원 라인(PL20)을 포함한다.
표시패널(100)의 화면은 입력 영상이 재현되는 픽셀 어레이를 포함한다. 픽셀 어레이는 복수의 서브 픽셀들이 매트릭스 형태로 배치될 수 있다. 서브 픽셀들 각각은 도 1에 도시된 픽셀 회로를 포함한다.
제1 전원 라인(PL10)과 제2 전원 라인(PL20)은 표시패널(100)의 화면 상에서 메쉬(mesh) 구조의 배선들일 수 있다. 제1 전원 라인(PL10)과 제2 전원 라인(PL20)은 표시패널(100) 상에서 절연층을 사이에 두고 분리된다. 제1 전원 라인(PL10)은 모든 서브 픽셀들의 제1 정전압 노드(PL1)에 공통으로 연결된다. 제2 전원 라인(PL20)은 모든 서브 픽셀들의 제2 정전압 노드(PL2)에 공통으로 연결된다.
제1 기준 전압(Vpre)은 이전 프레임의 데이터 전압이 충전되는 제2 노드(DTG)의 부스팅 전압 레벨에 따라 일시적으로 리플이 발생되어 그 전압이 변동될 수 있다. 초기화 전압(Vinit)은 제1 기준 전압(Vpre)과 전기적으로 분리되어 제1 기준 전압(Vpre)에 영향을 받지 않아야 하기 때문에 제2 전원 라인(PL20)과 제1 전원 라인(PL10)이 절연 상태를 유지하는 것이 바람직하다.
표시패널(100)에 인가되는 정전압은 전원 라인의 저항과 전원 라인에 연결된 기생 용량으로 인한 RC 딜레이(Delay)에 의해 표시패널(100)의 화면 위치에 따라 그 전압이 달라질 수 있다. 초기화 전압(Vinit)의 RC 딜레이를 최소화하여 표시패널(100)의 화면 전체에서 초기화 전압(Vinit)이 인가되는 제2 전원 라인(PL20)의 선폭(W)이 크게 설계되는 것이 바람직하다. 예를 들어, 제2 전원 라인(PL20)의 선폭(W)은 제1 전원 라인(PL10)의 선폭 이상일 수 있다. 제2 전원 라인(PL20)의 선폭(W)은 25μm 이상 예를 들면, 25μm~40μm일 수 있다.
도 4에서, 표시패널(100)에는 칩 온 필름(Chip on film, COF)이 연결된다. 칩 온 필름(COF)은 인쇄 회로 보드(Printed　Circuit Board, PCB)의 출력단 커넥터에 연결되고, 표시패널(100)에 접착될 수 있다. 칩 온 필름(COF) 상에 실장된 드라이브 IC는 데이터 라인들에 데이터 전압(Vdata)을 공급한다. 도 4에서 “SCAN 방향”은 제4 게이트 신호(SCAN)의 스캔 펄스의 시프트 방향이다. 픽셀 라인 단위로 순차적으로 시프트되는 스캔 펄스에 따라 표시패널의 픽셀들에 픽셀 데이터의 데이터 전압(Vdata)이 충전된다.
도 5는 본 발명의 일 실시예에 따른 표시장치를 보여 주는 블록도이다. 도 6은 도 5에 도시된 표시패널의 단면 구조를 보여 주는 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 픽셀 데이터를 기입(write)하기 위한 표시패널 구동부, 및 픽셀들과 표시패널 구동부의 구동에 필요한 전원을 발생하는 전원부(140)를 포함한다.
표시패널(100)은 X축 방향의 길이, Y축 방향의 폭 및 Z축 방향의 두께를 가지는 장방형 구조의 패널일 수 있다. 표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 복수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 복수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. 표시패널(100)은 픽셀들에 공통으로 연결된 전원 라인들을 더 포함할 수 있다. 전원 라인들은 픽셀들(101)의 구동에 필요한 정전압을 픽셀들(101)에 공급한다. 예를 들어, 표시패널(100)에는 픽셀 구동 전압(EVDD)이 인가되는 전원 라인, 저전위 픽셀 기저 전압(EVSS)이 인가되는 전원 라인, 제1 기준 전압(Vpre)이 인가되는 전원 라인(PL10), 초기화 전압(Vinit)이 인가되는 전원 라인(PL20), 및 제2 기준 전압(Vref)이 인가되는 전원 라인이 배치될 수 있다.
표시패널(100)의 단면 구조는 도 15에 도시된 바와 같이 기판(10) 상에 적층된 회로층(12), 발광 소자층(14), 및 봉지층(encapsulation layer)(16)을 포함할 수 있다.
회로층(12)은 데이터 라인, 게이트 라인, 전원 라인 등의 배선들에 연결된 픽셀 회로를 포함한 TFT 어레이, 디멀티플렉서 어레이(112), 게이트 구동부(120) 등을 포함할 수 있다. 픽셀 회로는 도 1에 도시된 픽셀 회로로 구현될 수 있다. 회로층(12)의 배선과 회로 소자들은 복수의 절연층들과, 절연층을 사이에 두고 분리된 둘 이상의 금속층, 그리고 반도체 물질을 포함한 액티브층을 포함할 수 있다. 회로층(12)에 형성된 모든 트랜지스터들은 n 채널 Oxide TFT로 구현될 수 있다.
발광 소자층(14)은 픽셀 회로에 의해 구동되는 발광 소자(EL)를 포함할 수 있다. 발광 소자(EL)는 적색(R) 발광 소자, 녹색(G) 발광 소자, 및 청색(B) 발광 소자를 포함할 수 있다. 다른 실시예에서, 발광 소자층(14)은 백색 발광 소자와 컬러 필터를 포함할 수 있다. 발광 소자층(14)의 발광 소자들(EL)은 유기막 및 무기막을 포함한 다중 보호층에 의해 덮여질 수 있다.
봉지층(16)은 회로층(12)과 발광 소자층(14)을 밀봉하도록 발광 소자층(14)을 덮는다. 봉지층(16)은 유기막과 무기막이 교대로 적층된 멀티 절연막 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단한다. 유기막은 무기막의 표면을 평탄화한다. 유기막과 무기막이 여러 층들로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(14)에 영향을 주는 수분과 산소의 침투가 효과적으로 차단될 수 있다.
봉지층(16) 상에 도면에서 생략된 터치 센서층이 형성되고 그 위에 편광판이나 컬러필터층이 배치될 수 있다. 터치 센서층은 터치 입력 전후에 용량(capacitance)의 변화를 바탕으로 터치 입력을 센싱하는 정전 용량 방식의 터치 센서들을 포함할 수 있다. 터치 센서층은 터치 센서들의 용량을 형성하는 금속 배선 패턴들과 절연막들을 포함할 수 있다. 절연막들은 금속 배선 패턴들에서 교차되는 부분을 절연하고 터치 센서층의 표면을 평탄화할 수 있다. 편광판은 터치 센서층과 회로층의 금속에 의해 반사된 외부 광의 편광을 변환하여 시인성과 명암비를 향상시킬 수 있다. 편광판은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다. 편광판 상에 커버 글래스가 접착될 수 있다. 컬러 필터층은 적색, 녹색, 및 청색 컬러 필터를 포함할 수 있다. 컬러 필터층은 블랙 매트릭스 패턴을 더 포함할 수 있다. 컬러 필터층은 회로층과 터치 센서층으로부터 반사된 빛의 파장 일부를 흡수하여 편광판의 역할을 대신하고 픽셀 어레이에서 재현되는 영상의 색순도를 높일 수 있다.
픽셀 어레이는 복수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인들(L1~Ln) 각각은 표시패널(100)의 픽셀 어레이에서 라인 방향(X축 방향)을 따라 배치된 1 라인의 픽셀들을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들(103)을 공유한다. 데이터 라인 방향을 따라 컬럼 방향(Y)으로 배치된 서브 픽셀들은 동일한 데이터 라인(102)을 공유한다. 1 수평 기간은 1 프레임 기간(1FR)을 픽셀 라인들(L1~Ln)의 총 개수로 나눈 시간이다.
표시패널(100)은 비투과형 표시패널 또는 투과형 표시패널로 구현될 수 있다. 투과형 표시패널은 화면 상에 영상이 표시되고 배경의 실물이 보이는 투명 표시장치에 적용될 수 있다. 표시패널(100)은 플렉시블 표시패널로 제작될 수 있다.
픽셀들(101) 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들 각각은 전술한 픽셀 회로들 중 어느 하나로 구현될 수 있다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다. 픽셀 회로 각각은 데이터 라인과 게이트 라인들 그리고 전원 라인들에 연결된다.
픽셀들은 리얼(real) 컬러 픽셀과, 펜타일(pentile) 픽셀로 배치될 수 있다. 펜타일 픽셀은 미리 설정된 픽셀 렌더링 알고리즘(pixel rendering algorithm)을 이용하여 컬러가 다른 두 개의 서브 픽셀들을 하나의 픽셀(101)로 구동하여 리얼 컬러 픽셀 보다 높은 해상도를 구현할 수 있다. 픽셀 렌더링 알고리즘은 픽셀들 각각에서 부족한 컬러 표현을 인접한 픽셀에서 발광된 빛의 컬러로 보상할 수 있다.
전원부(140)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 표시패널 구동부의 구동에 필요한 직류(DC) 전압(또는 정전압)을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(140)는 도시하지 않은 호스트 시스템으로부터 인가되는 직류 입력 전압의 레벨을 조정하여 감마 기준 전압(VGMA), 게이트 온 전압(VGH). 게이트 오프 전압(VGL), 픽셀 구동 전압(EVDD), 픽셀 기저 전압(EVSS), 제1 기준 전압(Vpre), 초기화 전압(Vinit), 제2 기준 전압(Vref) 등의 정전압을 발생할 수 있다. 감마 기준 전압(VGMA)은 데이터 구동부(110)에 공급된다. 게이트 온 전압(VGH)과 게이트 오프 전압(VGL)은 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(EVDD), 픽셀 기저 전압(EVSS), 제1 기준 전압(Vpre), 초기화 전압(Vinit), 제2 기준 전압(Vref) 등의 정전압은 픽셀들(101)에 공통으로 연결된 전원 라인들을 통해 픽셀들(101)에 공급된다.
제1 기준 전압(Vpre)과 초기화 전압(Vinit)은 같은 전압 레벨의 정전압이나, 전기적으로 분리되도록 전원부(140)에서 서로 다른 채널의 핀(pin)을 통해 독립적으로 출력되는 것이 바람직하다. 예를 들어, 전원부(140)는 제1 기준 전압(Vpre)이 출력되는 제1 채널과, 제1 채널로부터 분리되어 초기화 전압(Vinit)이 출력되는 제2 채널을 포함할 수 있다.
표시패널 구동부는 타이밍 콘트롤러(Timing controller)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입한다.
표시패널 구동부는 데이터 구동부(110)와 게이트 구동부(120)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 디멀티플렉서 어레이(112)를 더 포함할 수 있다.
디멀티플렉서 어레이(112)는 복수의 디멀티플렉서(De-multiplexer, DEMUX)를 이용하여 데이터 구동부(110)의 채널들을 출력된 데이터 전압을 데이터 라인들(102)에 순차적으로 공급한다. 디멀티플렉서는 표시패널(100) 상에 배치된 다수의 스위치 소자들을 포함할 수 있다. 디멀티플렉서가 데이터 구동부(110)의 출력 단자들과 데이터 라인들(102) 사이에 배치되면, 데이터 구동부(110)의 채널 개수가 감소될 수 있다. 디멀티플렉서 어레이(112)는 생략될 수 있다.
표시패널 구동부는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 포함할 수 있다. 터치 센서 구동부는 도 5 및 도 6에서 생략되어 있다. 데이터 구동부(110)와 터치 센서 구동부는 도 4에 도시된 드라이브 IC(DIC)에 집적될 수 있다. 모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130), 전원부(140), 데이터 구동부(110) 등은 하나의 드라이브 IC에 집적될 수 있다.
표시패널 구동부는 타이밍 콘트롤러(130)의 제어 하에 저속 구동 모드(Low speed driving mode)로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 프레임 개수만큼 변화가 없을 때 표시장치의 소비 전력을 줄이기 위하여 설정될 수 있다. 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들에 픽셀 데이터가 기입되는 프레임 주파수 즉, 리프레쉬 레이트(Refresh rate)를 낮춤으로써 표시패널 구동부와 표시패널(100)의 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나, 사용자 명령 또는 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.
데이터 구동부(110)는 타이밍 콘트롤러(130)로부터 디지털 신호로 수신되는 입력 영상의 픽셀 데이터를 입력 받아 데이터 전압을 출력한다. 데이터 구동부(110)는 DAC(Digital to Analog Converter)를 이용하여 매 프레임 기간마다 입력 영상의 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 발생한다. 감마 기준 전압(VGMA)은 분압회로를 통해 계조별 감마 보상 전압으로 분압된다. 계조별 감마 보상 전압은 데이터 구동부(110)의 DAC에 제공된다. 데이터 전압(Vdata)은 데이터 구동부(110)의 채널들 각각에서 출력 버퍼를 통해 출력된다.
게이트 구동부(120)는 픽셀 어레이의 TFT 어레이 및 배선들과 함께 표시패널(100) 상의 회로층(12)에 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 표시패널(100)의 비표시 영역인 베젤 영역(Bezel, BZ) 상에 배치되거나 입력 영상이 재현되는 픽셀 어레이 내에 분산 배치될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(103)로 순차적으로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(103)에 순차적으로 공급할 수 있다. 게이트 구동부(120)는 제1 게이트 신호(DINIT)를 발생하는 제1 시프트 레지스터, 제2 게이트 신호(INIT)를 발생하는 제2 시프트 레지스터, 제3 게이트 신호(SENSE)를 발생하는 제3 시프트 레지스터, 및 제4 게이트 신호(SCAN)를 발생하는 제4 시프트 레지스터를 포함할 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함할 수 있다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.
호스트 시스템은 TV(Television) 시스템, 태블릿 컴퓨터, 노트북 컴퓨터, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기, 차량 시스템 중 어느 하나일 수 있다. 호스트 시스템은 비디오 소스로부터의 영상 신호를 표시패널(100)의 해상도에 맞게 스케일링하여 타이밍 신호와 함께 타이밍 콘트롤러(130)에 전송할 수 있다.
타이밍 콘트롤러(130)는 노멀 구동 모드(Normal driving mode)에서 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 자연수) Hz의 프레임 주파수로 표시패널 구동부의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.
호스트 시스템이나 타이밍 콘트롤러(130)는 입력 영상의 움직임이나 콘텐츠 특성에 맞게 프레임 주파수를 가변할 수 있다.
타이밍 콘트롤러(130)는 저속 구동 모드에서 노멀 구동 모드에 비하여 픽셀 데이터가 픽셀들에 기입되는 프레임 레이트를 주파수를 낮춘다. 예를 들어, 노멀 구동 모드에서 픽셀 데이터가 픽셀들에 기입되는 프레임 주파수는 60Hz 이상의 주파수 예를 들어, 60Hz, 120Hz, 144Hz, 240Hz 등의 주파수일 수 있고, 저속 구동 모드의 프레임 주파수는 노멀 구동 모드의 그 것 보다 낮은 주파수로 설정될 수 있다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮추기 위하여 프레임 주파수를 낮추어 표시패널 구동부의 구동 주파수를 낮출 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서 어레이(112)의 동작 타이밍을 제어하기 위한 제어 신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(130)는 표시패널 구동부의 동작 타이밍을 제어하여 데이터 구동부(110), 디멀티플렉서 어레이(112), 터치 센서 구동부, 및 게이트 구동부(120)를 동기시킨다.
타이밍 콘트롤러(130)로부터 발생된 게이트 타이밍 제어신호는 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 구동부(120)의 시프트 레지스터에 입력될 수 있다. 레벨 시프터는 게이트 타이밍 제어 신호를 입력 받아 스타트 펄스와 시프트 클럭을 발생하여 게이트 구동부(120)의 시프트 레지스터들에 제공할 수 있다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시패널 110: 데이터 구동부
120: 게이트 구동부 130: 타이밍 콘트롤러
140: 전원부 EL: 픽셀 회로의 발광 소자
DINIT: 제1 게이트 신호 INIT: 제2 게이트 신호
SENSE: 제3 게이트 신호 SCAN: 제4 게이트 신호
DT: 픽셀 회로의 구동 소자 Cst: 픽셀 회로의 커패시터
T1~T4: 픽셀 회로의 스위치 소자
P1: 제1 단계 P2: 제2 단계
P3: 제3 단계 P4: 제4 단계
P5: 제5 단계 P6: 제6 단계

Claims (13)

  1. 픽셀 구동 전압이 인가되는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결되어 발광 소자에 전류를 구동하는 구동 소자;
    제1 단계에서 발생되는 제1 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 노드에 제1 기준 전압을 공급하는 제1 스위치 소자;
    상기 제1 단계 후의 제2 및 제3 단계에서 발생되는 제2 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 노드에 초기화 전압을 공급하는 제2 스위치 소자;
    상기 제1 및 제2 단계에서 발생되는 제3 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제3 노드에 제2 기준 전압을 공급하는 제3 스위치 소자;
    상기 제3 단계 후의 제4 단계에서 제4 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 노드에 데이터 전압을 공급하는 제4 스위치 소자; 및
    상기 제2 노드와 상기 제3 노드 사이에 연결된 커패시터를 포함하고,
    상기 발광 소자의 캐소드 전극에 픽셀 기저 전압이 인가되는 픽셀 회로.
  2. 제 1 항에 있어서,
    상기 픽셀 구동 전압은 상기 데이터 전압의 최대 전압 보다 높은 정전압이고,
    상기 제1 기준 전압과 상기 초기화 전압은 상기 데이터 전압의 최대 전압과 최소 전압 사이의 전압으로 설정된 정전압이고,
    상기 픽셀 기저 전압은 상기 데이터 전압의 최소 전압 보다 낮은 정전압이고,
    상기 제2 기준 전압은 상기 픽셀 기저 전압 보다 낮은 정전압이고,
    상기 제1 내지 제4 게이트 신호들은 상기 게이트 온 전압과 게이트 오프 전압 사이에서 스윙하는 펄스를 포함하고,
    상기 게이트 온 전압은 상기 픽셀 구동 전압 보다 낮고 상기 데이터 전압의 최대 전압 보다 높은 전압이고,
    상기 게이트 오프 전압은 상기 제2 기준 전압 보다 낮은 전압이고,
    상기 제1 내지 제4 스위치 소자들이 게이트 오프 전압에 응답하여 턴-오프되는 픽셀 회로.
  3. 제 1 항에 있어서,
    상기 제1 기준 전압은 상기 초기화 전압과 같은 전압 레벨을 갖는 픽셀 회로.
  4. 제 2 항에 있어서,
    상기 제4 단계 후의 제5 단계에서 상기 제2 노드의 전압이 부스팅되는 픽셀 회로.
  5. 제 1 항에 있어서,
    상기 제1 스위치 소자는 상기 제1 기준 전압이 인가되는 제1 정전압 노드에 연결된 제1 전극, 상기 제1 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하고,
    상기 제2 스위치 소자는 상기 초기화 전압이 인가되는 제2 정전압 노드에 연결된 제1 전극, 상기 제2 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하고,
    상기 제3 스위치 소자는 상기 제3 노드에 연결된 제1 전극, 상기 제3 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 기준 전압이 인가되는 제3 정전압 노드에 연결된 제2 전극을 포함하고,
    상기 제4 스위치 소자는 상기 데이터 전압이 인가되는 데이터 라인에 연결된 제1 전극, 상기 제4 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 픽셀 회로.
  6. 복수의 데이터 라인들, 복수의 게이트 라인들, 복수의 전원 라인들 및 복수의 서브 픽셀들이 배치된 표시패널;
    상기 데이터 라인들에 데이터 전압을 공급하는 데이터 구동부;
    상기 게이트 라인들에 게이트 신호를 공급하는 게이트 구동부; 및
    상기 전원 라인들에 인가되는 정전압을 출력하는 전원부를 포함하고,
    상기 정전압은 픽셀 구동 전압, 픽셀 기저 전압, 제1 기준 전압, 초기화 전압, 및 제2 기준 전압을 포함하고,
    상기 서브 픽셀들 각각은,
    상기 픽셀 구동 전압이 인가되는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결되어 발광 소자에 전류를 구동하는 구동 소자;
    제1 단계에서 발생되는 제1 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 노드에 상기 제1 기준 전압을 공급하는 제1 스위치 소자;
    상기 제1 단계 후의 제2 및 제3 단계에서 발생되는 제2 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 노드에 상기 초기화 전압을 공급하는 제2 스위치 소자;
    상기 제1 및 제2 단계에서 발생되는 제3 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제3 노드에 상기 제2 기준 전압을 공급하는 제3 스위치 소자;
    상기 제3 단계 후의 제4 단계에서 제4 게이트 신호의 게이트 온 전압에 응답하여 턴-온되어 상기 제2 노드에 상기 데이터 전압을 공급하는 제4 스위치 소자; 및
    상기 제2 노드와 상기 제3 노드 사이에 연결된 커패시터를 포함하고,
    상기 발광 소자의 캐소드 전극에 상기 픽셀 기저 전압이 인가되는 표시장치.
  7. 제 6 항에 있어서,
    상기 픽셀 구동 전압은 상기 데이터 전압의 최대 전압 보다 높은 정전압이고,
    상기 제1 기준 전압과 상기 초기화 전압은 상기 데이터 전압의 최대 전압과 최소 전압 사이의 전압으로 설정된 정전압이고,
    상기 픽셀 기저 전압은 상기 데이터 전압의 최소 전압 보다 낮은 정전압이고,
    상기 제2 기준 전압은 상기 픽셀 기저 전압 보다 낮은 정전압이고,
    상기 제1 내지 제4 게이트 신호들은 상기 게이트 온 전압과 게이트 오프 전압 사이에서 스윙하는 펄스를 포함하고,
    상기 게이트 온 전압은 상기 픽셀 구동 전압 보다 낮고 상기 데이터 전압의 최대 전압 보다 높은 전압이고,
    상기 게이트 오프 전압은 상기 제2 기준 전압 보다 낮은 전압이고,
    상기 제1 내지 제4 스위치 소자들이 게이트 오프 전압에 응답하여 턴-오프되는 표시장치.
  8. 제 6 항에 있어서,
    상기 제1 기준 전압은 상기 초기화 전압과 같은 전압 레벨을 갖는 표시장치.
  9. 제 7 항에 있어서,
    상기 제1 스위치 소자는 상기 제1 기준 전압이 인가되는 제1 정전압 노드에 연결된 제1 전극, 상기 제1 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하고,
    상기 제2 스위치 소자는 상기 초기화 전압이 인가되는 제2 정전압 노드에 연결된 제1 전극, 상기 제2 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하고,
    상기 제3 스위치 소자는 상기 제3 노드에 연결된 제1 전극, 상기 제3 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 기준 전압이 인가되는 제3 정전압 노드에 연결된 제2 전극을 포함하고,
    상기 제4 스위치 소자는 상기 데이터 전압이 인가되는 데이터 라인에 연결된 제1 전극, 상기 제4 게이트 신호가 인가되는 게이트 전극, 및 상기 제2 노드에 연결된 제2 전극을 포함하는 표시장치.
  10. 제 9 항에 있어서,
    상기 표시패널은,
    상기 제1 기준 전압이 인가되고 상기 서브 픽셀들의 제1 정전압 노드에 연결된 제1 전원 라인; 및
    상기 제2 기준 전압이 인가되고 상기 서브 픽셀들의 제2 정전압 노드에 연결된 제2 전원 라인을 포함하고,
    상기 제1 전원 라인과 상기 제2 전원 라인은 절연층을 사이에 두고 분리되어 서로 절연되는 표시장치.
  11. 제 10 항에 있어서,
    상기 제2 전원 라인의 선폭이 상기 제1 전원 라인의 선폭 이상인 표시장치.
  12. 제 11 항에 있어서,
    상기 제2 전원 라인이 25μm~40μm 사이의 선폭을 갖는 표시장치.
  13. 제 6 항에 있어서,
    상기 전원부는,
    상기 제1 기준 전압이 출력되는 제1 채널; 및
    상기 초기화 전압이 출력되고, 상기 제1 채널로부터 분리된 제2 채널을 포함하는 표시장치.
KR1020220158060A 2022-11-23 2022-11-23 픽셀 회로와 이를 포함한 표시장치 KR20240076024A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220158060A KR20240076024A (ko) 2022-11-23 2022-11-23 픽셀 회로와 이를 포함한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220158060A KR20240076024A (ko) 2022-11-23 2022-11-23 픽셀 회로와 이를 포함한 표시장치

Publications (1)

Publication Number Publication Date
KR20240076024A true KR20240076024A (ko) 2024-05-30

Family

ID=91275939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220158060A KR20240076024A (ko) 2022-11-23 2022-11-23 픽셀 회로와 이를 포함한 표시장치

Country Status (1)

Country Link
KR (1) KR20240076024A (ko)

Similar Documents

Publication Publication Date Title
US20230178033A1 (en) Data driving circuit and display device including the same
US11620949B2 (en) Pixel circuit and display device including the same
CN115881035A (zh) 像素电路及其驱动方法和包括该像素电路的显示装置
KR20230046712A (ko) 게이트 구동회로와 이를 포함한 표시장치
KR20240076024A (ko) 픽셀 회로와 이를 포함한 표시장치
KR102667191B1 (ko) 픽셀 회로 및 이를 포함하는 표시장치
US11776476B2 (en) Pixel circuit and display device including the same
KR102670243B1 (ko) 픽셀 회로와 이를 포함한 표시장치
US11854484B2 (en) Pixel circuit and display device including the same
KR102678891B1 (ko) 픽셀 회로와 이를 포함한 표시장치
US20240203345A1 (en) Pixel circuit and display device including the same
US20240203350A1 (en) Pixel circuit and display device including the same
US20240169921A1 (en) Pixel Circuit and Display Device Including the Same
US20240203348A1 (en) Pixel Circuit and Display Device Including the Same
KR102601611B1 (ko) 데이터 스위칭 장치와 이를 이용한 표시장치
KR20230009261A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240094464A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240095850A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240094458A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240087315A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009255A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240076030A (ko) 픽셀 회로와 이를 포함한 표시패널
KR20240092564A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240098368A (ko) 픽셀 회로와 이를 포함한 표시장치