KR20230003400A - 고체 촬상 소자 및 전자 기기 - Google Patents

고체 촬상 소자 및 전자 기기 Download PDF

Info

Publication number
KR20230003400A
KR20230003400A KR1020227044398A KR20227044398A KR20230003400A KR 20230003400 A KR20230003400 A KR 20230003400A KR 1020227044398 A KR1020227044398 A KR 1020227044398A KR 20227044398 A KR20227044398 A KR 20227044398A KR 20230003400 A KR20230003400 A KR 20230003400A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
solid
electrode
state imaging
photoelectric conversion
Prior art date
Application number
KR1020227044398A
Other languages
English (en)
Other versions
KR102576328B1 (ko
Inventor
히데아키 토가시
Original Assignee
소니그룹주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니그룹주식회사 filed Critical 소니그룹주식회사
Priority to KR1020237030007A priority Critical patent/KR20230132617A/ko
Publication of KR20230003400A publication Critical patent/KR20230003400A/ko
Application granted granted Critical
Publication of KR102576328B1 publication Critical patent/KR102576328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

반도체 기판의 제1면측에 마련된 적어도 하나의 광전 변환 소자와, 상기 적어도 하나의 광전 변환 소자에 접속되고, 상기 반도체 기판의 상기 제1면과 제2면 사이에 마련된 관통 전극과, 상기 반도체 기판의 상기 제2면에 마련된 앰프 트랜지스터 및 플로팅 디퓨전을 가지며, 상기 적어도 하나의 광전 변환 소자는, 상기 관통 전극을 통하여, 상기 앰프 트랜지스터의 게이트와 상기 플로팅 디퓨전에 접속되어 있는 고체 촬상 소자.

Description

고체 촬상 소자 및 전자 기기{SOLID-STATE IMAGING ELEMENT AND ELECTRONIC DEVICE}
본 개시는, 이른바 종방향 분광형에 알맞은 고체 촬상 소자 및 이 고체 촬상 소자를 구비한 전자 기기에 관한 것이다.
디지털 비디오 카메라, 디지털 스틸 카메라, 휴대 전화나 스마트 폰 등에 탑재된 고체 촬상 장치로서, 예를 들면 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서를 들 수 있다. CMOS 이미지 센서에서는, 광전 변환 소자인 포토 다이오드의 pn 접합 용량에 축적한 광전하가, MOS 트랜지스터를 통하여 판독된다.
기존의 고체 촬상 장치에서는, 적, 녹 및 청의 화소를 평면상에 나열한 화소 배열이 널리 사용되고 있는데, 이 구성에서는, 화소 사이의 보간 처리를 행하여 색신호를 생성하는 것에 수반하여, 위색(僞色)이 발생한다. 그 때문에, 동일 화소의 종방향으로 적, 녹 및 청의 광전 변환 영역을 적층한 종방향 분광형의 고체 촬상 소자가 검토되고 있다. 예를 들면 특허 문헌 1에는, 반도체 기판 내에 청 및 적의 포토 다이오드를 적층하고, 반도체 기판의 수광면측(이면측, 제1면측)에 유기 광전 변환막을 이용한 녹의 광전 변환 소자를 마련한 고체 촬상 소자가 기재되어 있다.
특허 문헌 1 : 일본 특개2011-29337호 공보
특허 문헌 1에서는, 녹(green)의 광전 변환 소자에서 생긴 전하는, 반도체 기판을 관통하는 도전성 플러그를 통하여 반도체 기판의 배선층측(표면측, 제2면측)의 n형 반도체 영역에 축적된다고 설명되어 있다. 도전성 플러그는, 반도체 기판의 제1면측의 광전 변환 소자로부터의 전하를 반도체 기판의 제2면측에 양호하게 전송하고, 변환 효율 등의 특성을 높이기 위해 중요하지만, 도전성 플러그의 구성에 관해서는 아직 검토의 여지가 남아 있다.
따라서 특성을 높이는 것이 가능한 고체 촬상 소자 및 이 고체 촬상 소자를 구비한 전자 기기를 제공하는 것이 바람직하다.
본 개시의 한 실시 형태에 관한 제1의 고체 촬상 소자는, 반도체 기판의 제1면측에 마련된 적어도 하나의 광전 변환 소자와, 적어도 하나의 광전 변환 소자에 접속되고, 반도체 기판의 제1면과 제2면 사이에 마련된 관통 전극과, 반도체 기판의 제2면에 마련된 앰프 트랜지스터 및 플로팅 디퓨전을 가지며, 적어도 하나의 광전 변환 소자는, 관통 전극을 통하여, 앰프 트랜지스터의 게이트와 플로팅 디퓨전에 접속되어 있는 것이다.
본 개시의 한 실시 형태의 제1의 고체 촬상 소자에서는, 반도체 기판의 제1면측의 광전 변환 소자에서 생긴 전하는, 관통 전극을 통하여 반도체 기판의 제2면측에 전송되고, 플로팅 디퓨전에 축적된다. 앰프 트랜지스터는, 광전 변환 소자에서 생긴 전하량을 전압으로 변조한다.
본 개시의 한 실시 형태에 관한 제2의 고체 촬상 소자는, 반도체 기판의 제1면측에 마련된 광전 변환 소자와, 광전 변환 소자에 접속되고, 반도체 기판의 제1면과 제2면 사이에 마련된 관통 전극과, 관통 전극과 반도체 기판 사이에 마련된 분리홈(分離溝)과, 분리홈을 충전하고, 절연성을 갖는 유전체층을 구비한 것이다.
본 개시의 한 실시 형태의 제2의 고체 촬상 소자에서는, 관통 전극과 반도체 기판이, 분리홈 및 유전체층으로 분리되어 있기 때문에, 관통 전극과 반도체 기판 사이에 생기는 정전 용량이 저감되고, 변환 효율 등의 특성이 향상한다.
본 개시의 한 실시 형태에 관한 제3의 고체 촬상 소자는, 반도체 기판의 제1면측에 마련된 광전 변환 소자와, 광전 변환 소자에 접속되고, 반도체 기판의 제1면과 제2면 사이에 마련된 관통 전극과, 관통 전극과 반도체 기판 사이에 마련된 분리홈과, 분리홈의 외측면을 피복하는 외측 유전체층과, 분리홈의 내측면을 피복하는 내측 유전체층과, 외측 유전체층과 내측 유전체층 사이에 마련된 공동(空洞)을 구비한 것이다.
본 개시의 한 실시 형태의 제3의 고체 촬상 소자에서는, 관통 전극과 반도체 기판이, 분리홈, 외측 유전체층, 내측 유전체층 및 공동으로 분리되어 있기 때문에, 관통 전극과 반도체 기판 사이에 생기는 정전 용량이 저감되고, 변환 효율 등의 특성이 향상한다.
본 개시의 한 실시 형태에 관한 제1의 전자 기기는, 고체 촬상 소자를 가지며, 고체 촬상 소자는, 반도체 기판의 제1면측에 마련된 적어도 하나의 광전 변환 소자와, 적어도 하나의 광전 변환 소자에 접속되고, 반도체 기판의 제1면과 제2면 사이에 마련된 관통 전극과, 반도체 기판의 제2면에 마련된 앰프 트랜지스터 및 플로팅 디퓨전을 가지며, 적어도 하나의 광전 변환 소자는, 관통 전극을 통하여, 앰프 트랜지스터의 게이트와 플로팅 디퓨전에 접속되어 있는 것이다.
본 개시의 한 실시 형태에 관한 제2의 전자 기기는, 고체 촬상 소자를 가지며, 고체 촬상 소자는, 반도체 기판의 제1면측에 마련된 광전 변환 소자와, 광전 변환 소자에 접속되고, 반도체 기판의 제1면과 제2면 사이에 마련된 관통 전극과, 관통 전극과 반도체 기판 사이에 마련된 분리홈과, 분리홈을 충전하고, 절연성을 갖는 유전체층을 구비한 것이다.
본 개시의 한 실시 형태에 관한 제3의 전자 기기는, 고체 촬상 소자를 가지며, 고체 촬상 소자는, 반도체 기판의 제1면측에 마련된 광전 변환 소자와, 광전 변환 소자에 접속되고, 반도체 기판의 제1면과 제2면 사이에 마련된 관통 전극과, 관통 전극과 반도체 기판 사이에 마련된 분리홈과, 분리홈의 외측면을 피복하는 외측 유전체층과, 분리홈의 내측면을 피복하는 내측 유전체층과, 외측 유전체층과 내측 유전체층 사이에 마련된 공동을 구비한 것이다.
본 개시의 한 실시 형태의 제1 내지 제3의 전자 기기에서는, 상기 본 개시의 한 실시 형태의 제1 내지 제3의 고체 촬상 소자에 의해 촬상이 이루어진다.
본 개시의 한 실시 형태의 제1의 고체 촬상 소자, 또는 본 개시의 한 실시 형태의 제1의 전자 기기에 의하면, 광전 변환 소자를 관통 전극을 통하여, 앰프 트랜지스터의 게이트와 플로팅 디퓨전에 접속하도록 하고 있다. 따라서, 반도체 기판의 제1면측의 광전 변환 소자에서 생긴 전하를 관통 전극을 통하여 반도체 기판의 제2면측에 양호하게 전송하고, 특성을 높이는 것이 가능해진다.
본 개시의 한 실시 형태의 제2의 고체 촬상 소자, 또는 본 개시의 한 실시 형태의 제2의 전자 기기에 의하면, 관통 전극과 반도체 기판을, 분리홈 및 유전체층으로 분리하도록 하고 있다. 따라서, 관통 전극과 반도체 기판 사이에 생기는 정전 용량을 저감시켜, 변환 효율 등의 특성을 높이는 것이 가능해진다.
본 개시의 한 실시 형태의 제3의 고체 촬상 소자, 또는 본 개시의 한 실시 형태의 제3의 전자 기기에 의하면, 관통 전극과 반도체 기판을, 분리홈, 외측 유전체층, 내측 유전체층 및 공동으로 분리하도록 하고 있다. 따라서, 관통 전극과 반도체 기판 사이에 생기는 정전 용량을 저감시켜, 변환 효율 등의 특성을 높이는 것이 가능해진다.
도 1은 본 개시의 제1의 실시 형태에 관한 고체 촬상 소자의 구성을 도시하는 단면도.
도 2는 도 1에 도시한 고체 촬상 소자를 4개 나열한 구성을 도시하는 평면도.
도 3은 도 1에 도시한 고체 촬상 소자의 제조 방법을 공정 순서로 도시하는 단면도.
도 4는 도 3에 계속된 공정을 도시하는 단면도.
도 5는 도 4에 계속된 공정을 도시하는 단면도.
도 6은 도 5에 계속된 공정을 도시하는 단면도.
도 7은 도 6에 계속된 공정을 도시하는 단면도.
도 8은 도 7에 계속된 공정을 도시하는 단면도.
도 9는 본 개시의 제2의 실시 형태에 관한 고체 촬상 소자의 구성을 도시하는 단면도.
도 10은 도 9에 도시한 고체 촬상 소자의 제조 방법을 공정 순서로 도시하는 단면도.
도 11은 도 10에 계속된 공정을 도시하는 단면도.
도 12는 도 11에 계속된 공정을 도시하는 단면도.
도 13은 도 12에 계속된 공정을 도시하는 단면도.
도 14는 도 13에 계속된 공정을 도시하는 단면도.
도 15는 도 14에 계속된 공정을 도시하는 단면도.
도 16은 도 15에 계속된 공정을 도시하는 단면도.
도 17은 도 16에 계속된 공정을 도시하는 단면도.
도 18은 도 17에 계속된 공정을 도시하는 단면도.
도 19는 변형례 1에 관한 고체 촬상 소자의 구성을 도시하는 단면도.
도 20은 본 개시의 제3의 실시 형태에 관한 고체 촬상 소자의 구성을 도시하는 단면도.
도 21은 도 20에 도시한 고체 촬상 소자의 제조 방법을 공정 순서로 도시하는 단면도.
도 22는 도 21에 계속된 공정을 도시하는 단면도.
도 23은 본 개시의 제4의 실시 형태에 관한 고체 촬상 소자의 구성을 도시하는 단면도.
도 24는 도 20에 도시한 고체 촬상 소자의 제조 방법의 한 공정을 도시하는 단면도.
도 25는 변형례 2에 관한 고체 촬상 소자의 구성을 도시하는 단면도.
도 26은 고체 촬상 장치의 기능 블록도.
도 27은 적용례에 관한 전자 기기의 기능 블록도.
이하, 본 개시에서의 실시 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명하는 순서는, 하기한 바와 같다.
1. 제1의 실시 형태(고체 촬상 소자 ; 관통 전극을 반도체에 의해 구성하고, 관통 전극의 주위의 분리홈 내에 공동을 마련하는 예)
2. 제2의 실시 형태(고체 촬상 소자 ; 관통 전극을 금속에 의해 구성하고, 관통 전극의 주위의 분리홈 내에 공동을 마련하는 예)
3. 변형례 1(분리홈의 외측면에 열산화막을 마련하는 예)
4. 제3의 실시 형태(고체 촬상 소자 ; 관통 전극을 반도체에 의해 구성하고, 관통 전극의 주위의 분리홈을 유전체층으로 충전하는 예)
5. 제4의 실시 형태(고체 촬상 소자 ; 관통 전극을 금속에 의해 구성하고, 관통 전극의 주위의 분리홈을 유전체층으로 충전하는 예)
6. 변형례 2(분리홈의 외측면에 열산화막을 마련하는 예)
7. 고체 촬상 장치의 전체 구성례
8. 적용례(전자 기기의 예)
(제1의 실시 형태)
도 1은, 본 개시의 제1의 실시 형태에 관한 고체 촬상 소자(10)의 단면 구성을 도시한 것이다. 이 고체 촬상 소자(10)는, 예를 들면 디지털 카메라, 비디오 카메라 등의 전자 기기에 사용되는 CMOS 이미지 센서 등의 고체 촬상 장치(후술)에서 촬상 화소 영역으로서의 화소부를 구성하는 것이다.
이 고체 촬상 소자(10)는, 예를 들면, 하나의 광전 변환 소자(20)와, 2개의 포토 다이오드(PD1, PD2)를 반도체 기판(30)의 두께 방향으로 적층한, 이른바 종방향 분광형의 것이다. 광전 변환 소자(20)는, 반도체 기판(30)의 제1면(이면)(30A)측에 마련되어 있다. 포토 다이오드(PD1, PD2)는, 반도체 기판(30) 내에 마련되고, 반도체 기판(30)의 두께 방향으로 적층되어 있다.
광전 변환 소자(20)와, 포토 다이오드(PD1, PD2)는, 서로 다른 파장역의 광을 선택적으로 검출하여 광전 변환을 행한다. 구체적으로는, 광전 변환 소자(20)는, 녹(G)의 색신호를 취득한다. 포토 다이오드(PD1, PD2)는, 흡수 계수의 차이에 의해, 각각, 청(B) 및 적(R)의 색신호를 취득한다. 이에 의해, 이 고체 촬상 소자(10)에서는, 컬러 필터를 이용하는 일 없이 하나의 화소에서 복수 종류의 색신호를 취득 가능하게 되어 있다.
또한, 본 실시 형태에서는, 광전 변환에 의해 생기는 전자 및 홀의 쌍 중, 전자를 신호 전하로서 판독하는 경우(N형 반도체 영역을 광전 변환층으로 하는 경우)에 관해 설명한다. 또한, 도면 중에서, 「P」 「N」에 붙인 「+(플러스)」는, P형 또는 N형의 불순물 농도가 높은 것을 나타내고, 「++」는 P형 또는 N형의 불순물 농도가 「+」보다도 더욱 높은 것을 나타내고 있다.
반도체 기판(30)의 제2면(표면)(30B)에는, 예를 들면, 플로팅 디퓨전(부유 확산층)(FD1, FD2, FD3)과, 종형 트랜지스터(전송 트랜지스터)(Tr1)와, 전송 트랜지스터(Tr2)와, 앰프 트랜지스터(변조 소자)(AMP)와, 리셋 트랜지스터(RST)와, 다층 배선(40)이 마련되어 있다. 다층 배선(40)은, 예를 들면, 배선층(41, 42, 43)을 절연막(44) 내에 적층한 구성을 갖고 있다.
또한, 도면에서는, 반도체 기판(30)의 제1면(30A)측을 광 입사측(S1), 제2면(30B)측을 배선층측(S2)으로 나타내고 있다.
광전 변환 소자(20)는, 예를 들면, 하부의 투명 전극(21)과, 광전 변환막(22)과, 상부의 투명 전극(23)을, 반도체 기판(30)의 제1면(30A)의 측부터 이 순서로 적층한 구성을 갖고 있다. 투명 전극(21)은, 하나하나의 광전 변환 소자(20)마다 분리되어 있다. 광전 변환막(22) 및 투명 전극(23)은, 복수의 광전 변환 소자(20)에 공통된 연속층으로서 마련되어 있다. 반도체 기판(30)의 제1면(30A)과 투명 전극(21) 사이에는, 예를 들면, 고정 전하를 갖는 막(24)과, 절연성을 갖는 유전체층(25)과, 층간 절연막(26)이 마련되어 있다. 투명 전극(23)의 위에는, 보호막(27)이 마련되어 있다. 보호막(27)의 상방에는, 평탄막 등의 광학 부재 및 온 칩 렌즈(모두 도시 생략)가 마련되어 있다.
반도체 기판(30)의 제1면(30A)과 제2면(30B) 사이에는, 관통 전극(50)이 마련되어 있다. 광전 변환 소자(20)는, 관통 전극(50)을 통하여, 앰프 트랜지스터(AMP)의 게이트(Gamp)와, 플로팅 디퓨전(FD3)에 접속되어 있다. 이에 의해, 이 고체 촬상 소자(10)에서는, 반도체 기판(30)의 제1면(30A)측의 광전 변환 소자(20)에서 생긴 전하를 관통 전극(50)을 통하여 반도체 기판(30)의 제2면(30B)측에 양호하게 전송하고, 특성을 높이는 것이 가능하게 되어 있다.
관통 전극(50)은, 광전 변환 소자(20)와 앰프 트랜지스터(AMP)의 게이트(Gamp) 및 플로팅 디퓨전(FD3)과의 커넥터로서의 기능을 가짐과 함께, 광전 변환 소자(20)에서 생긴 전하(여기서는 전자)의 전송 경로가 되는 것이다. 관통 전극(50)의 하단은, 예를 들면, 하부 제1 콘택트(51)를 통하여, 다층 배선(40)의 배선층(41) 내의 접속부(41A)에 접속되어 있다. 접속부(41A)와, 앰프 트랜지스터(AMP)의 게이트(Gamp)는, 하부 제2 콘택트(52)에 의해 접속되어 있다. 접속부(41A)와, 플로팅 디퓨전(FD3)은, 하부 제3 콘택트(53)에 의해 접속되어 있다. 관통 전극(50)의 상단은, 예를 들면, 상부 콘택트(54)를 통하여 하부 투명 전극(21)에 접속되어 있다.
도 2는, 고체 촬상 소자(10)를 반도체 기판(30)의 제2면(30B)의 측에서 본 평면 구성을 도시한 것이고, 복수(예를 들면 도 2에서는 4개)의 광전 변환 소자(20)를 2행×2열로 배치한 예를 나타내고 있다. 관통 전극(50)은, 복수의 광전 변환 소자(20)의 각각마다 마련되어 있는 것이 바람직하다. 즉, 광전 변환 소자(20)의 하부의 투명 전극(21)이 복수의 광전 변환 소자(20)의 각각마다 분리되어 있는 것에 수반하여, 관통 전극(50)도 복수의 광전 변환 소자(20)의 각각마다 마련되는 것으로 된다.
도 1 및 도 2에 도시한 바와 같이, 플로팅 디퓨전(FD3)의 옆에는, 리셋 트랜지스터(RST)의 리셋 게이트(Grst)가 배치되어 있는 것이 바람직하다. 이에 의해, 플로팅 디퓨전(FD3)에 축적된 전하를 리셋 트랜지스터(RST)에 의해 리셋하는 것이 가능해진다.
또한, 도 2에는, 광전 변환 소자(20)로부터의 전하를 취급하는 앰프 트랜지스터(AMP) 및 리셋 트랜지스터(RST)만을 나타내고 있다. 포토 다이오드(PD1, PD2)에 관한 전송 트랜지스터(Tr1, Tr2)는, 도 2에는 도시하지 않지만, 공간 영역에 적절히 설치되어 있다.
도 1에 도시한 관통 전극(50)은, 반도체 기판(30)을 관통함과 함께, 분리홈(60)에 의해 반도체 기판(30)과는 분리되어 있다. 관통 전극(50)은, 예를 들면, 반도체 기판(30)과 같은 반도체, 예를 들면 실리콘(Si)에 의해 구성되고, N형 또는 P형의 불순물이 주입됨(도 1에서는 예를 들면 P+)에 의해 저항치가 저감되어 있는 것이 바람직하다. 또한, 관통 전극(50)의 상단부 및 하단부에는, 고농도 불순물 영역(도 1에서는 예를 들면 P++)이 마련되어, 상부 콘택트(54)와의 접속 저항 및 하부 제1 콘택트(51)와의 접속 저항이 더욱 저감되어 있는 것이 바람직하다.
도 1에 도시한 바와 같이, 분리홈(60)의 외측면(61), 내측면(62) 및 저면(63)은, 절연성을 갖는 유전체층(25)에 의해 피복되어 있다. 유전체층(25)은, 예를 들면, 분리홈(60)의 외측면(61)을 피복하는 외측 유전체층(25A)과, 분리홈(60)의 내측면(62)을 피복하는 내측 유전체층(25B)을 갖고 있다. 외측 유전체층(25A)과 내측 유전체층(25B) 사이에는, 공동(70)이 마련되어 있는 것이 바람직하다. 즉, 분리홈(60)은 환상(環狀) 또는 윤상(輪狀)이고, 공동(70)은 분리홈(60)과 동심원을 이루는 환상 또는 윤상이다. 이에 의해, 관통 전극(50)과 반도체 기판(30) 사이에 생기는 정전 용량을 저감시켜, 변환 효율을 높임과 함께 지연(잔상)을 억제하는 것이 가능해진다.
이하, 이에 관해 설명한다. 상술한 바와 같이, 관통 전극(50)은 P+실리콘 등의 도전성 재료에 의해 구성되고, 관통 전극(50)과 반도체 기판(30) 사이에는 유전체층(25)이 마련되어 있다. 관통 전극(50)은 반도체 기판(30)을 관통하고, 앰프 트랜지스터(AMP) 및 플로팅 디퓨전(FD3)에 접속되어 있기 때문에, 관통 전극(50)과 반도체 기판(30) 사이에 생기는 정전 용량을 저감하는 것이 바람직하다. 정전 용량을 저감시키기 위해서는, 이하의 3개의 대응이 생각된다. 1번째는, 관통 전극(50)의 측벽의 면적을 줄이는 것이다. 2번째는, 관통 전극(50)과 반도체 기판(30)과의 거리(d)를 증대시키는 것이다. 3번째는, 관통 전극(50)과 반도체 기판(30) 사이의 절연체의 유전율을 내리는 것이다.
1번째의 관통 전극(50)의 측벽의 면적의 축소는, 반도체 기판(30)의 두께를 얇게 하거나, 관통 전극(50)의 지름을 작게 하거나 함으로써 가능해진다. 그렇지만, 포토 다이오드(PD1, PD2)의 영역이 작아지거나, 반도체 기판(30)의 가공 프로세스의 난이도가 오를 가능성이 있다. 2번째의 관통 전극(50)과 반도체 기판(30)과의 거리(d)의 증대는, 비교적 용이한 대응이지만, 소자 면적의 확대에 이어진다.
본 실시 형태에서는, 분리홈(60) 내에 공동(70)을 마련함에 의해, 상기한 3번째의 대응, 즉 관통 전극(50)과 반도체 기판(30) 사이의 절연체의 유전율을 내리도록 한 것이다. 공동(70) 내에는 수소나 질소 등의 기체가 존재하고 있지만, 예를 들면 TEOS(Tetraethyl orthosilicate)막 등의 고체의 유전체에 비하여 그 유전율은 낮고, 진공의 유전율에 가깝다. 그 때문에, 관통 전극(50)과 반도체 기판(30) 사이의 용량을 극적으로 저감하는 것이 가능해진다.
또한, 공동(70)의 사이즈 편차는, 고체 촬상 소자(10) 내 또는 웨이퍼 내에서 가능한 한 작은 것이 바람직하고, 예를 들면 플러스 마이너스 10% 이하인 것이 바람직하다. 관통 전극(50)과 반도체 기판(30) 사이의 용량은, 공동(70)의 사이즈에 민감하기 때문이다.
또한, 이 고체 촬상 소자(10)에서는, 도 1에 도시한 바와 같이, 분리홈(60)의 외측면(61)의 반도체 기판(30) 내에는, 관통 전극(50)과 같은 도전형(N형 또는 P형)의 불순물 영역(도 1에서는 P+)이 마련되어 있는 것이 바람직하다. 또한, 분리홈(60)의 외측면(61), 내측면(62) 및 저면(63)과, 반도체 기판(30)의 제1면(30A)에, 고정 전하를 갖는 막(24)이 마련되어 있는 것이 바람직하다. 구체적으로는, 예를 들면, 분리홈(60)의 외측면(61)의 반도체 기판(30) 내에 P형의 불순물 영역(도 1의 P+)을 마련함과 함께, 고정 전하를 갖는 막(24)으로서 부의 고정 전하를 갖는 막을 마련하는 것이 바람직하다. 이에 의해, 암전류를 저감하는 것이 가능해진다.
이하, 이에 관해 설명한다. 즉, 종방향 분광의 고체 촬상 소자(10)에서는, 관통 전극(50) 및 분리홈(60)을, 반도체 기판(30) 내의 포토 다이오드(PD1, PD2)에 근접시킨 상태로, 광전 변환 소자(20)마다 마련한다. 관통 전극(50) 및 분리홈(60)의 표면은, 반도체 기판(30)의 표면과 달리, 드라이 에칭 등으로 가공한 표면으로 되기 때문에, 일반적으로 결함 준위가 많다. 그 때문에, 관통 전극(50) 및 분리홈(60)에 인접한 포토 다이오드(PD1, PD2)의 암전류나 백점이 증가할 우려가 있다.
여기서는, 암전류나 백점을 저감시키기 위해, 분리홈(60)의 외측면(61)의 반도체 기판(30) 내에 P형의 불순물 영역(도 1의 P+)을 마련하고, 또한, 고정 전하를 갖는 막(24)으로서 부의 고정 전하를 갖는 막을 마련하도록 하고 있다. 부의 고정 전하를 갖는 막(24)이 유기하는 전계에 의해, 분리홈(60)의 외측면(61)에 홀 축적(홀 어큐뮬레이션)층이 형성된다. 이 홀 축적층에 의해, 분리홈(60)의 외측면(61)으로부터의 전자의 발생이 억제된다. 또한, 분리홈(60)의 외측면(61)으로부터 전하(전자)가 발생한 경우라도, 발생한 전자는 확산한 도중의 홀 축적층에서 소멸하기 때문에, 암전류가 저감된다.
이하, 각 부분의 구성이나 재료 등에 관해 설명한다.
광전 변환 소자(20)는, 예를 들면 495㎚∼570㎚의 파장역의 일부 또는 전부의 파장역에 대응하는 녹색광을 광전 변환하는 것이다. 투명 전극(21, 23)은, 예를 들면, 광투과성을 갖는 도전막에 의해 구성되고, 예를 들면 ITO(인듐주석산화물)에 의해 구성되어 있다. 광전 변환막(22)은, 선택적인 파장역의 광을 광전 변환하는 한편, 다른 파장역의 광을 투과시키는 유기 광전 변환 재료로 이루어지는 유기 막이다. 광전 변환막(22)은, 예를 들면, 로다민계 색소, 메라시아닌계 색소, 퀴나크리돈 등을 포함하는 유기 광전 변환 재료에 의해 구성되어 있다. 또한, 광전 변환 소자(20)에는, 투명 전극(21, 23) 및 광전 변환막(22) 이외에도, 하지층, 전자 블록층, 버퍼층 등의 도시하지 않은 다른 층이 마련되어 있어도 좋다.
고정 전하를 갖는 막(24)은, 정의 고정 전하를 갖는 막이라도 좋고, 부의 고정 전하를 갖는 막이라도 좋다. 부의 고정 전하를 갖는 막의 재료로서는, 산화하프늄, 산화알루미늄, 산화지르코늄, 산화탄탈륨, 산화티탄 등을 들 수 있다. 또한 상기 이외의 재료로서는 산화란탄, 산화프라세오디뮴, 산화세륨, 산화네오디뮴, 산화프로메튬, 산화사마륨, 산화유로퓸, 산화가돌리늄, 산화테르븀, 산화디스프로슘, 산화홀뮴, 산화튤륨, 산화이테르븀, 산화루테튬, 산화이트륨, 질화알루미늄막, 산질화하프늄막 또는 산질화알루미늄막 등도 가능하다.
고정 전하를 갖는 막(24)은, 2종류 이상의 막을 적층한 구성을 갖고 있어도 좋다. 그에 의해, 예를 들면 부의 고정 전하를 갖는 막의 경우에는 홀 축적층으로서의 기능을 더욱 높이는 것이 가능하다.
유전체층(25)의 재료는 특히 한정되지 않지만, 예를 들면, 실리콘산화막, TEOS, 실리콘질화막, 실리콘산질화막을 포함한다.
층간 절연막(26)은, 예를 들면, 실리콘산화막에 의해 구성되어 있다. 보호막(27)은, 예를 들면, 실리콘질화막에 의해 구성되어 있다.
반도체 기판(30)은, 예를 들면, N형의 실리콘(Si) 기판에 의해 구성되고, 소정 영역에 p웰(31)을 갖고 있다. p웰(31)의 제2면(30B)에는, 상술한 종형 트랜지스터(Tr1), 전송 트랜지스터(Tr2), 앰프 트랜지스터(AMP), 리셋 트랜지스터(RST) 등이 마련되어 있다. 또한, 반도체 기판(30)의 주변부에는, 로직 회로 등으로 이루어지는 주변 회로(도시 생략)가 마련되어 있다.
포토 다이오드(PD1, PD2)는, 각각, 반도체 기판(30)의 소정 영역에 PN 접합을 갖는다. 포토 다이오드(PD1, PD2)는, 실리콘 기판에서 광의 입사 깊이에 응하여 흡수되는 광의 파장이 다른 것을 이용하여 종방향으로 광을 분광하는 것을 가능하게 한 것이다. 포토 다이오드(PD1)는, 청색광을 선택적으로 검출하여 청색에 대응하는 신호 전하를 축적시키는 것이고, 청색광을 효율적으로 광전 변환 가능한 깊이에 설치되어 있다. 포토 다이오드(PD2)는, 적색광을 선택적으로 검출하여 적색에 대응하는 신호 전하를 축적시키는 것이고, 적색광을 효율적으로 광전 변환 가능한 깊이에 설치되어 있다. 또한, 청(B)은, 예를 들면 450㎚∼495㎚의 파장이군, 적(R)은, 예를 들면 620㎚∼750㎚의 파장역에 각각 대응하는 색이고, 포토 다이오드(PD1, PD2)는 각각, 각 파장역 중의 일부 또는 전부의 파장역의 광을 검출 가능하게 되어 있으면 된다.
포토 다이오드(PD1)는, 예를 들면, 홀 축적층이 되는 P+영역과, 전자 축적층이 되는 N영역을 포함하여 구성되어 있다. 포토 다이오드(PD2)는, 예를 들면, 홀 축적층이 되는 P+영역과, 전자 축적층이 되는 N영역을 갖는다(P-N-P의 적층 구조를 갖는다). 포토 다이오드(PD1)의 N영역은, 종형 트랜지스터(Tr1)에 접속되어 있다. 포토 다이오드(PD1)의 P+영역은, 종형 트랜지스터(Tr1)에 따라 굴곡하고, 포토 다이오드(PD2)의 P+영역에 연결되어 있다.
종형 트랜지스터(Tr1)는, 포토 다이오드(PD1)에서 발생하고, 축적된, 청색에 대응하는 신호 전하(본 실시 형태에서는 전자)를 플로팅 디퓨전(FD1)에 전송하는 전송 트랜지스터이다. 포토 다이오드(PD1)는 반도체 기판(30)의 제2면(30B)부터 깊은 위치에 형성되어 있기 때문에, 포토 다이오드(PD1)의 전송 트랜지스터는 종형 트랜지스터(Tr1)에 의해 구성되어 있는 것이 바람직하다.
전송 트랜지스터(Tr2)는, 포토 다이오드(PD2)에서 발생하고, 축적된, 적색에 대응하는 신호 전하(본 실시 형태에서는 전자)를 플로팅 디퓨전(FD2)에 전송하는 것이고, 예를 들면 MOS 트랜지스터에 의해 구성되어 있다.
앰프 트랜지스터(AMP)는, 광전 변환 소자(20)에서 생긴 전하량을 전압으로 변조하는 변조 소자이고, 예를 들면 MOS 트랜지스터에 의해 구성되어 있다.
리셋 트랜지스터(RST)는, 광전 변환 소자(20)로부터 플로팅 디퓨전(FD3)에 전송된 전하를 리셋하는 것이고, 예를 들면 MOS 트랜지스터에 의해 구성되어 있다.
하부 제1∼제3 콘택트(51∼53) 및 상부 콘택트(54)는, 예를 들면, PDAS(Phosphorus Doped Amorphous Silicon) 등의 도프된 실리콘 재료, 또는, 알루미늄, 텅스텐, 티탄, 코발트, 하프늄, 탄탈륨 등의 금속재료에 의해 구성되어 있다.
이 고체 촬상 소자(10)는, 예를 들면, 다음과 같이 하여 제조할 수 있다.
도 3 내지 도 8은, 이 고체 촬상 소자(10)의 제조 방법을 공정 순서로 도시한 것이다. 우선, 도 3에 도시한 바와 같이, 반도체 기판(30) 내에, 제1의 도전형의 웰로서 예를 들면 p웰(31)을 형성하고, 이 p웰(31) 내에 제2의 도전형(예를 들면 N형)의 포토 다이오드(PD1, PD2)를 형성한다. 반도체 기판(30)의 제1면(30A) 부근에는 P+영역을 형성한다.
또한, 마찬가지로 도 3에 도시한 바와 같이, 관통 전극(50) 및 분리홈(60)의 형성 예정 영역에, 반도체 기판(30)의 제1면(30A)부터 제2면(30B)까지 관통하는 불순물 영역(P+영역)을 형성한다. 또한, 관통 전극(50)의 상단부 및 하단부의 형성 예정 영역에는 고농도 불순물 영역(P++영역)을 형성한다.
반도체 기판(30)의 제2면(30B)에는, 마찬가지로 도 3에 도시한 바와 같이, 플로팅 디퓨전(FD1∼FD3)이 되는 N+영역을 형성한 후, 게이트 절연막(32)과, 종형 트랜지스터(Tr1), 전송 트랜지스터(Tr2), 앰프 트랜지스터(AMP) 및 리셋 트랜지스터(RST)의 각 게이트를 포함하는 게이트 배선(33)을 형성한다. 이에 의해, 종형 트랜지스터(Tr1), 전송 트랜지스터(Tr2), 앰프 트랜지스터(AMP) 및 리셋 트랜지스터(RST)를 형성한다. 또한, 반도체 기판(30)의 제2면(30B)상에, 하부 제1∼제3 콘택트(51∼53), 접속부(41A)를 포함하는 배선층(41∼43), 절연막(44)으로 이루어지는 다층 배선(40)을 형성한다.
반도체 기판(30)의 기체(基體)로서는, 예를 들면, 반도체 기판(30)과, 매입 산화막(도시 생략)과, 지지 기판(도시 생략)을 적층한 SOI(Silicon on Insulator) 기판을 사용한다. 매입 산화막 및 지지 기판은, 도 3에는 도시하지 않지만, 반도체 기판(30)의 제1면(30A)에 접합되어 있다. 이온 주입 후, 어닐 처리를 행한다.
뒤이어, 도 4에 도시한 바와 같이, 반도체 기판(30)의 제2면(30B)측(다층 배선(40))에 지지 기판(도시 생략) 또는 다른 반도체 기체 등을 접합하고, 상하 반전한다. 계속해서, 반도체 기판(30)을 SOI 기판의 매입 산화막 및 지지 기판부터 분리하고, 반도체 기판(30)의 제1면(30A)을 노출시킨다. 이상의 공정은, 이온 주입 및 CVD(Chemical Vapor Deposition) 등, 통상의 CMOS 프로세스에서 사용되고 있는 기술로 행하는 것이 가능하다.
그 후, 도 5에 도시한 바와 같이, 예를 들면 드라이 에칭에 의해 반도체 기판(30)을 제1면(30A)측부터 가공하여, 윤상 또는 환상의 분리홈(60)을 형성한다.
분리홈(60)의 깊이는, 도 5의 화살표(D60A)로 도시한 바와 같이, 반도체 기판(30)을 제1면(30A)부터 제2면(30B)까지 관통하고 게이트 절연막(32)에 달하는 것이 바람직하다. 또한, 분리홈(60)의 저면(63)에서의 절연 효과를 보다 높이기 위해서는, 분리홈(60)은, 도 5의 화살표(D60B)로 도시한 바와 같이, 반도체 기판(30) 및 게이트 절연막(32)을 관통하여 다층 배선(40)의 절연막(44)에 달하는 것이 바람직하다. 도 5에는, 분리홈(60)이 반도체 기판(30) 및 게이트 절연막(32)을 관통하고 있는 경우를 나타내고 있다.
분리홈(60)을 형성한 후, 도 6에 도시한 바와 같이, 분리홈(60)의 외측면(61), 내측면(62) 및 저면(63)과, 반도체 기판(30)의 제1면(30A)에, 예를 들면 부의 고정 전하를 갖는 막(24)을 형성한다. 부의 고정 전하를 갖는 막(24)으로서, 2종류 이상의 막을 적층하여도 좋다. 그에 의해, 홀 축적층으로서의 기능을 보다 높이는 것이 가능해진다.
부의 고정 전하를 갖는 막(24)을 형성한 후, 도 7에 도시한 바와 같이, 외측 유전체층(25A) 및 내측 유전체층(25B)을 갖는 유전체층(25)을 형성한다. 이 때, 유전체층(25)의 막두께 및 성막 조건을 적절하게 조절함으로써, 분리홈(60) 내에서, 외측 유전체층(25A)과 내측 유전체층(25B) 사이에 공동(70)을 형성한다.
유전체층(25) 및 공동(70)을 형성한 후, 도 8에 도시한 바와 같이, 층간 절연막(26) 및 상부 콘택트(54)를 형성하고, 상부 콘택트(54)를 관통 전극(50)의 상단에 접속한다. 그 후, 도 1에 도시한 바와 같이, 하부 투명 전극(21), 광전 변환막(22) 및 상부 투명 전극(23), 보호막(27)을 형성한다. 최후에, 평탄막 등의 광학 부재 및 온 칩 렌즈(도시 생략)를 마련한다. 이상에 의해, 도 1에 도시한 고체 촬상 소자(10)가 완성된다.
이 고체 촬상 소자(10)에서는, 광전 변환 소자(20)에, 온 칩 렌즈(도시 생략)를 통하여 광이 입사하면, 이 광은, 광전 변환 소자(20), 포토 다이오드(PD1, PD2)의 순서로 통과하고, 그 통과 과정에서 녹, 청, 적의 색광마다 광전 변환된다. 이하, 각 색의 신호 취득 동작에 관해 설명한다.
(광전 변환 소자(20)에 의한 녹 색신호의 취득)
광전 변환 소자(20)에 입사한 광 중, 우선, 녹색광이, 광전 변환 소자(20)에 있어서 선택적으로 검출(흡수)되고, 광전 변환된다.
광전 변환 소자(20)는, 관통 전극(50)을 통하여, 앰프 트랜지스터(AMP)의 게이트(Gamp)와 플로팅 디퓨전(FD3)에 접속되어 있다. 따라서, 광전 변환 소자(20)에서 발생한 전자·홀 쌍 중의 전자가, 투명 전극(21)측에서 취출되고, 관통 전극(50)을 통하여 반도체 기판(30)의 제2면(30B)측에 전송되고, 플로팅 디퓨전(FD3)에 축적된다. 이와 함께, 앰프 트랜지스터(AMP)에 의해, 광전 변환 소자(20)에서 생긴 전하량이 전압으로 변조된다.
또한, 플로팅 디퓨전(FD3)의 옆에는, 리셋 트랜지스터(RST)의 리셋 게이트(Grst)가 배치되어 있다. 이에 의해, 플로팅 디퓨전(FD3)에 축적된 전하는, 리셋 트랜지스터(RST)에 의해 리셋된다.
여기서는, 광전 변환 소자(20)가, 관통 전극(50)을 통하여, 앰프 트랜지스터(AMP)뿐만 아니라 플로팅 디퓨전(FD3)에도 접속되어 있기 때문에, 플로팅 디퓨전(FD3)에 축적된 전하를 리셋 트랜지스터(RST)에 의해 용이하게 리셋하는 것이 가능해진다.
이에 대해, 관통 전극(50)과 플로팅 디퓨전(FD3)이 접속되지 않은 경우에는, 플로팅 디퓨전(FD3)에 축적된 전하를 리셋하는 것이 곤란해저서, 큰 전압을 부가하여 투명 전극(23)측으로 인발(引拔)하게 된다. 그 때문에, 광전 변환막(22)이 데미지를 받을 우려가 있다. 또한, 단시간으로의 리셋을 가능하게 하는 구조는 암흑시(暗時) 노이즈의 증대를 초래하여, 트레이드 오프가 되기 때문에, 이 구조는 곤란하다.
(포토 다이오드(PD1, PD2)에 의한 청 색신호, 적 색신호의 취득)
계속해서, 광전 변환 소자(20)를 투과한 광 중, 청색광은 포토 다이오드(PD1), 적색광은 포토 다이오드(PD2)에서, 각각 차례로 흡수되어, 광전 변환된다. 포토 다이오드(PD1)에서는, 입사한 청색광에 대응하는 전자가 포토 다이오드(PD1)의 N영역에 축적되고, 축적된 전자는, 종형 트랜지스터(Tr1)에 의해 플로팅 디퓨전(FD1)으로 전송된다. 마찬가지로, 포토 다이오드(PD2)에서는, 입사한 적색광에 대응하는 전자가 포토 다이오드(PD2)의 N영역에 축적되고, 축적된 전자는, 전송 트랜지스터(Tr2)에 의해 플로팅 디퓨전(FD2)으로 전송된다.
이와 같이 본 실시 형태에서는, 광전 변환 소자(20)를 관통 전극(50)을 통하여, 앰프 트랜지스터(AMP)의 게이트(Gamp)와 플로팅 디퓨전(FD3)에 접속하도록 하였기 때문에, 반도체 기판(30)의 제1면(30A)측의 광전 변환 소자(20)에서 생긴 전하를 관통 전극(50)을 통하여 반도체 기판(30)의 제2면(30B)측에 양호하게 전송하고, 특성을 높이는 것이 가능해진다.
또한, 관통 전극(50)과 반도체 기판(30)을, 분리홈(60), 외측 유전체층(25A), 내측 유전체층(25B) 및 공동(70)으로 분리하도록 하였기 때문에, 관통 전극(50)과 반도체 기판(30) 사이에 생기는 정전 용량을 저감하고, 변환 효율 등의 특성을 더욱 향상시키는 것이 가능해진다.
또한, 플로팅 디퓨전(FD3)의 옆에, 리셋 트랜지스터(RST)의 리셋 게이트(Grst)를 배치하도록 하였기 때문에, 플로팅 디퓨전(FD3)에 축적된 전하를 리셋 트랜지스터(RST)에 의해 용이하게 리셋하는 것이 가능해진다. 따라서, 광전 변환막(22)의 데미지를 억제하고, 신뢰성을 향상시키는 것이 가능해진다. 또한, 암흑시 노이즈를 증대시키는 일 없이 단시간으로의 리셋이 가능해진다.
(제2의 실시 형태)
도 9는, 본 개시의 제2의 실시 형태에 관한 고체 촬상 소자(10A)의 단면 구성을 도시한 것이다. 이 고체 촬상 소자(10A)는, 관통 전극(50)을 금속 또는 도전성 재료에 의해 구성하는 것을 제외하고는, 상기 제1의 실시 형태와 같은 구성, 작용 및 효과를 갖고 있다. 따라서, 대응하는 구성 요소에는 동일한 부호를 붙이고 설명한다.
이 고체 촬상 소자(10A)는, 제1의 실시 형태와 같이, 예를 들면, 하나의 광전 변환 소자(20)와, 2개의 포토 다이오드(PD1, PD2)를 반도체 기판(30)의 두께 방향으로 적층한, 이른바 종방향 분광형의 것이다. 광전 변환 소자(20)는, 반도체 기판(30)의 제1면(이면)(30A)측에 마련되어 있다. 포토 다이오드(PD1, PD2)는, 반도체 기판(30) 내에 마련되고, 반도체 기판(30)의 두께 방향으로 적층되어 있다.
광전 변환 소자(20), 포토 다이오드(PD1, PD2) 및 반도체 기판(30)은, 제1의 실시 형태와 마찬가지로 구성되어 있다. 플로팅 디퓨전(FD1∼FD3), 종형 트랜지스터(Tr1), 전송 트랜지스터(Tr2), 앰프 트랜지스터(AMP)와, 리셋 트랜지스터(RST) 및 다층 배선(40)은, 제1의 실시 형태와 마찬가지로 구성되어 있다.
반도체 기판(30)의 제1면(30A)과 제2면(30B) 사이에는, 제1의 실시 형태와 같이, 관통 전극(50)이 마련되어 있다. 광전 변환 소자(20)는, 관통 전극(50)을 통하여, 앰프 트랜지스터(AMP)의 게이트(Gamp)와, 플로팅 디퓨전(FD3)에 접속되어 있다. 이에 의해, 이 고체 촬상 소자(10A)에서는, 제1의 실시 형태와 같이, 반도체 기판(30)의 제1면(30A)측의 광전 변환 소자(20)에서 생긴 전하를 관통 전극(50)을 통하여 반도체 기판(30)의 제2면(30B)측에 양호하게 전송하고, 특성을 향상시키는 것이 가능하게 되어 있다.
관통 전극(50)의 부근에는, 제1의 실시 형태와 같이, 플로팅 디퓨전(FD3)이 배치되어 있다. 플로팅 디퓨전(FD3)의 옆에는, 리셋 트랜지스터(RST)의 리셋 게이트(Grst)가 배치되어 있는 것이 바람직하다. 이에 의해, 플로팅 디퓨전(FD3)에 축적된 전하를 리셋 트랜지스터(RST)에 의해 리셋하는 것이 가능해진다.
본 실시 형태에서는, 관통 전극(50)은, 상술한 바와 같이, 금속 또는 도전성 재료에 의해 구성되어 있다. 이에 의해, 관통 전극(50)의 저항치를 더욱 저감함과 함께, 관통 전극(50)과 하부 제1∼제3 콘택트(51∼53) 및 상부 콘택트(54)와의 접속 저항을 더욱 저감하는 것이 가능해진다. 따라서, 반도체 기판(30)의 제1면(30A)측의 광전 변환 소자(20)에서 생긴 전하를 관통 전극(50)을 통하여 반도체 기판(30)의 제2면(30B)측에 더욱 양호하게 전송하고, 특성을 더욱 향상시키는 것이 가능해진다. 관통 전극(50)을 구성하는 금속 또는 도전성 재료로서는, 알루미늄, 텅스텐, 티탄, 코발트, 하프늄, 탄탈륨 등을 들 수 있다.
관통 전극(50)과 반도체 기판(30) 사이에는, 제1의 실시 형태와 같이, 분리홈(60)이 마련되어 있는 것이 바람직하다. 분리홈(60)의 외측면(61), 내측면(62) 및 저면(63)은, 절연성을 갖는 유전체층(25)에 의해 피복되어 있는 것이 바람직하다. 분리홈의 외측면(61)을 피복하는 외측 유전체층(25A)과, 분리홈(60)의 내측면(62)을 피복하는 내측 유전체층(25B) 사이에는, 공동(70)이 마련되어 있는 것이 바람직하다. 이에 의해, 관통 전극(50)과 반도체 기판(30) 사이에 생기는 정전 용량을 저감시켜, 변환 효율을 높임과 함께 지연(잔상)을 억제하는 것이 가능해진다.
또한, 이 고체 촬상 소자(10A)에서는, 제1의 실시 형태와 같이, 분리홈(60)의 외측면(61)의 반도체 기판(30) 내에는, 불순물 영역(도 9에서는 P+)이 마련되어 있는 것이 바람직하다. 또한, 분리홈(60)의 외측면(61), 내측면(62) 및 저면(63)과, 반도체 기판(30)의 제1면(30A)에, 고정 전하를 갖는 막(24)이 마련되어 있는 것이 바람직하다. 구체적으로는, 예를 들면, 분리홈(60)의 외측면(61)의 반도체 기판(30) 내에 P형의 불순물 영역(도 9의 P+)을 마련함과 함께, 고정 전하를 갖는 막(24)으로서 부의 고정 전하를 갖는 막을 마련하는 것이 바람직하다. 이에 의해, 암전류를 저감하는 것이 가능해진다.
고정 전하를 갖는 막(24)은, 제1의 실시 형태와 같이, 정의 고정 전하를 갖는 막이라도 좋고, 부의 고정 전하를 갖는 막이라도 좋다. 부의 고정 전하를 갖는 막의 재료로서는, 산화하프늄, 산화알루미늄, 산화지르코늄, 산화탄탈륨, 산화티탄 등을 들 수 있다. 또한 상기 이외의 재료로서는 산화란탄, 산화프라세오디뮴, 산화세륨, 산화네오디뮴, 산화프로메튬, 산화사마륨, 산화유로퓸, 산화가돌리늄, 산화테르븀, 산화디스프로슘, 산화홀뮴, 산화튤륨, 산화이테르븀, 산화루테튬, 산화이트륨, 질화알루미늄막, 산질화하프늄막 또는 산질화알루미늄막 등도 가능하다.
고정 전하를 갖는 막(24)은, 제1의 실시 형태와 같이, 2종류 이상의 막을 적층한 구성을 갖고 있어도 좋다. 그에 의해, 예를 들면 부의 고정 전하를 갖는 막의 경우에는 홀 축적층으로서의 기능을 더욱 높이는 것이 가능하다.
유전체층(25)의 재료는 특히 한정되지 않지만, 제1의 실시 형태와 같이, 예를 들면, 실리콘산화막, TEOS, 실리콘질화막, 실리콘산질화막을 포함한다.
하부 제1∼제3 콘택트(51∼53) 및 상부 콘택트(54)는, 제1의 실시 형태와 같이, 예를 들면, PDAS 등의 도프된 실리콘 재료, 또는, 알루미늄, 텅스텐, 티탄, 코발트, 하프늄, 탄탈륨 등의 금속재료에 의해 구성되어 있다.
이 고체 촬상 소자(10A)는, 예를 들면, 다음과 같이 하여 제조할 수 있다.
도 10 내지 도 18은, 이 고체 촬상 소자(10A)의 제조 방법을 공정 순서로 도시한 것이다. 우선, 제1의 실시 형태와 마찬가지로 하여, 도 3에 도시한 공정에 의해, 반도체 기판(30) 내에, 제1의 도전형의 웰로서 예를 들면 p웰(31)을 형성하고, 이 p웰(31) 내에 제2의 도전형(예를 들면 N형)의 포토 다이오드(PD1, PD2)를 형성한다. 반도체 기판(30)의 제1면(30A) 부근에는 P+영역을 형성한다.
또한, 제1의 실시 형태와 같이, 마찬가지로 도 3에 도시한 공정에 의해, 관통 전극(50) 및 분리홈(60)의 형성 예정 영역에, 반도체 기판(30)의 제1면(30A)부터 제2면(30B)까지 관통하는 불순물 영역(P+영역)을 형성하다. 또한, 본 실시 형태에서는, 관통 전극(50)을 금속 또는 도전성 재료에 의해 구성하기 때문에, 관통 전극(50)의 상단부 및 하단부의 고농도 불순물 영역(P++영역)은 불필요하다.
반도체 기판(30)의 제2면(30B)에는, 제1의 실시 형태와 같이, 마찬가지로 도 3에 나타내고 공정에 의해, 플로팅 디퓨전(FD1∼FD3)이 되는 N+영역을 형성한 후, 게이트 절연막(32)과, 종형 트랜지스터(Tr1), 전송 트랜지스터(Tr2), 앰프 트랜지스터(AMP) 및 리셋 트랜지스터(RST)의 각 게이트를 포함하는 게이트 배선(33)을 형성한다. 이에 의해, 종형 트랜지스터(Tr1), 전송 트랜지스터(Tr2), 앰프 트랜지스터(AMP) 및 리셋 트랜지스터(RST)를 형성한다. 또한, 반도체 기판(30)의 제2면(30B)상에, 하부 제1∼제3 콘택트(51∼53), 접속부(41A)를 포함하는 배선층(41∼43), 절연막(44)으로 이루어지는 다층 배선(40)을 형성한다.
반도체 기판(30)의 기체로서는, 제1의 실시 형태와 같이, 예를 들면 SOI 기판을 이용한다. 이온 주입 후, 어닐 처리를 행한다.
뒤이어, 도 10에 도시한 바와 같이, 반도체 기판(30)의 제2면(30B)측(다층 배선(40))에 지지 기판(도시 생략) 또는 다른 반도체 기체 등을 접합하고, 상하 반전한다. 계속해서, 반도체 기판(30)을 SOI 기판이 매입 산화막 및 지지 기판부터 분리하고, 반도체 기판(30)의 제1면(30A)을 노출시킨다. 이상의 공정은, 이온 주입 및 CVD 등, 통상의 CMOS 프로세스에서 사용되고 있는 기술로 행하는 것이 가능하다.
그 후, 도 11에 도시한 바와 같이, 예를 들면 드라이 에칭에 의해 반도체 기판(30)을 제1면(30A)측부터 가공하여, 반도체 기판(30)을 관통하는 환상 또는 윤상의 분리홈(60)을 형성한다.
분리홈(60)을 형성한 후, 도 12에 도시한 바와 같이, 분리홈(60)의 외측면(61) 및 저면(63)과, 반도체 기판(30)의 제1면(30A)에, 절연막(80)을 성막한다. 절연막(80)의 재료로서는, TEOS, ALD법에 의해 성막된 SiO막 또는 SiN막 등을 사용하는 것이 가능하다.
계속해서, 도 13에 도시한 바와 같이, 드라이 에칭 등에 의해 절연막(80)을 후퇴시킨다.
그 후, 도 14에 도시한 바와 같이, 분리홈(60)에 금속재료막(50A)을 매입한다.
금속재료막(50A)을 매입한 후, 도 15에 도시한 바와 같이, 드라이 에칭 또는 CMP(Chemical Mechanical Polishing)에 의해, 금속재료막(50A)을 후퇴 또는 평탄화시켜, 관통 전극(50)을 형성한다. 그 때, 분리홈(60)의 입구 부근에서는 에치 백에 의해 절연막(80)의 두께가 얇게 되어 있기 때문에, 절연막(80)의 두께가 확보되어 있는 곳까지 금속재료막(50A)을 후퇴시키는 것이 바람직하다. 이에 의해, 관통 전극(50)과 반도체 기판(30)과의 쇼트를 억제하는 것이 가능해진다.
관통 전극(50)을 형성한 후, 도 16에 도시한 바와 같이, 절연막(80)을 박리한다.
절연막(80)을 박리한 후, 도 17에 도시한 바와 같이, 분리홈(60)의 외측면(61), 내측면(62) 및 저면(63)과, 반도체 기판(30)의 제1면(30A)에, 예를 들면 부의 고정 전하를 갖는 막(24)을 형성한다. 부의 고정 전하를 갖는 막(24)으로서는, 2종류 이상의 막을 적층하여도 좋다. 그에 의해, 홀 축적층으로서의 기능을 보다 높이는 것이 가능해진다.
부의 고정 전하를 갖는 막(24)을 형성한 후, 마찬가지로 도 17에 도시한 바와 같이, 유전체층(25)을 형성한다. 이 때, 유전체층(25)의 막두께 및 성막 조건을 적절하게 조절함으로써, 분리홈(60) 내에 공동(70)을 형성하다. 또한, 유전체층(25)의 표면을 CMP 등으로 평탄화하여도 좋다.
유전체층(25) 및 공동(70)을 형성한 후, 도 18에 도시한 바와 같이, 층간 절연막(26) 및 상부 콘택트(54)를 형성하고, 상부 콘택트(54)를 관통 전극(50)의 상단에 접속한다. 그 후, 도 9에 도시한 바와 같이, 하부 투명 전극(21), 광전 변환막(22) 및 상부 투명 전극(23), 보호막(27)을 형성한다. 최후에, 평탄막 등의 광학 부재 및 온 칩 렌즈(도시 생략)를 마련한다. 이상에 의해, 도 9에 도시한 고체 촬상 소자(10A)가 완성된다.
이 고체 촬상 소자(10A)에서는, 광전 변환 소자(20)에, 온 칩 렌즈(도시 생략)를 통하여 광이 입사하면, 이 광은, 광전 변환 소자(20), 포토 다이오드(PD1, PD2)의 순서로 통과하고, 그 통과 과정에서 녹, 청, 적의 색광마다 광전 변환되고, 제1의 실시 형태와 마찬가지로 하여, 각 색의 신호가 취득된다.
여기서는, 관통 전극(50)이 금속 또는 도전성 재료에 의해 구성되어 있기 때문에, 관통 전극(50)의 저항치가 저감되고, 특성이 보다 향상한다.
이와 같이 본 실시 형태에서는, 관통 전극(50)을 금속 또는 도전성 재료에 의해 구성하도록 하였기 때문에, 관통 전극(50)의 저항치를 저감하고, 특성을 보다 높이는 것이 가능해진다.
(변형례 1)
도 19는, 변형례 1에 관한 고체 촬상 소자(10B)의 단면 구성을 도시한 것이다. 이 고체 촬상 소자(10B)는, 유전체층(25)과 관통 전극(50)과의 사이, 및 유전체층(25)과 반도체 기판(30)과의 사이에, 열산화막(34)을 마련한 것이다. 열산화막(34)은, 반도체 기판(30)의 실리콘을 열산화시킨 산화실리콘막, 산화질화실리콘, 고유전체 절연막 등에 의해 구성하는 것이 가능하다. 이것을 제외하고는, 이 고체 촬상 소자(10B)는, 상기 제1의 실시 형태와 같은 구성, 작용 및 효과를 갖고 있다. 또한, 이 고체 촬상 소자(10B)는, 분리홈(60)의 외측면(61) 및 내측면(62)에 열산화막(34)을 마련하는 것을 제외하고는, 제1의 실시 형태와 마찬가지로 하여, 제조할 수 있다.
(제3의 실시 형태)
도 20은, 본 개시의 제3의 실시 형태에 관한 고체 촬상 소자(10C)의 단면 구성을 도시한 것이다. 이 고체 촬상 소자(10C)는, 분리홈(60)을, 절연성을 갖는 유전체층(25)으로 충전함에 의해, 관통 전극(50)과 반도체 기판(30) 사이에 생기는 정전 용량을 저감하고, 변환 효율 등의 특성을 더욱 향상시키도록 한 것이다. 이것을 제외하고는, 이 고체 촬상 소자(10C)는, 상기 제1의 실시 형태와 같은 구성, 작용 및 효과를 갖고 있다.
이 고체 촬상 소자(10C)는, 예를 들면 다음과 같이 하여 제조할 수 있다.
도 21 및 도 22는, 이 고체 촬상 소자(10C)의 제조 방법을 공정 순서로 도시한 것이다. 또한, 제1의 실시 형태와 중복하는 공정에 관해서는, 도 3 내지 도 6을 참조하여 설명한다.
우선, 제1의 실시 형태와 마찬가지로 하여, 도 3에 도시한 공정에 의해, 반도체 기판(30) 내에, 제1의 도전형의 웰로서 예를 들면 p웰(31)을 형성하고, 이 p웰(31) 내에 제2의 도전형(예를 들면 N형)의 포토 다이오드(PD1, PD2)를 형성한다. 반도체 기판(30)의 제1면(30A) 부근에는 P+영역을 형성한다.
또한, 제1의 실시 형태와 마찬가지로 하여, 마찬가지로 도 3에 도시한 공정에 의해, 관통 전극(50) 및 분리홈(60)의 형성 예정 영역에, 반도체 기판(30)의 제1면(30A)부터 제2면(30B)까지 관통하는 불순물 영역(P+영역)을 형성한다. 또한, 관통 전극(50)의 상단부 및 하단부의 형성 예정 영역에는 고농도 불순물 영역(P++영역)을 형성한다.
반도체 기판(30)의 제2면(30B)에는, 제1의 실시 형태와 같이, 마찬가지로 도 3에 도시한 공정에 의해, 플로팅 디퓨전(FD1∼FD3)이 되는 N+영역을 형성한 후, 게이트 절연막(32)과, 종형 트랜지스터(Tr1), 전송 트랜지스터(Tr2), 앰프 트랜지스터(AMP) 및 리셋 트랜지스터(RST)의 각 게이트를 포함하는 게이트 배선(33)을 형성한다. 이에 의해, 종형 트랜지스터(Tr1), 전송 트랜지스터(Tr2), 앰프 트랜지스터(AMP) 및 리셋 트랜지스터(RST)를 형성한다. 또한, 반도체 기판(30)의 제2면(30B)상에, 하부 제1∼제3 콘택트(51∼53), 접속부(41A)를 포함하는 배선층(41∼43), 절연막(44)으로 이루어지는 다층 배선(40)을 형성한다.
반도체 기판(30)의 기체로서는, 제1의 실시 형태와 같이, 예를 들면 SOI 기판을 이용한다. 이온 주입 후, 어닐 처리를 행한다.
뒤이어, 제1의 실시 형태와 같이, 도 4에 도시한 공정에 의해, 반도체 기판(30)의 제2면(30B)측(다층 배선(40))에 지지 기판(도시 생략) 또는 다른 반도체 기체 등을 접합하고, 상하 반전한다. 계속해서, 반도체 기판(30)을 SOI 기판이 매입 산화막 및 지지 기판부터 분리하고, 반도체 기판(30)의 제1면(30A)을 노출시킨다. 이상의 공정은, 이온 주입 및 CVD 등, 통상의 CMOS 프로세스에서 사용되고 있는 기술로 행하는 것이 가능하다.
그 후, 제1의 실시 형태와 같이, 도 5에 도시한 공정에 의해, 예를 들면 드라이 에칭에 의해 반도체 기판(30)을 제1면(30A)측부터 가공하여, 환상 또는 윤상의 분리홈(60)을 형성한다.
분리홈(60)을 형성한 후, 제1의 실시 형태와 같이, 도 6에 도시한 공정에 의해, 분리홈(60)의 외측면(61), 내측면(62) 및 저면(63)과, 반도체 기판(30)의 제1면(30A)에, 예를 들면 부의 고정 전하를 갖는 막(24)을 형성한다. 부의 고정 전하를 갖는 막(24)으로서는, 2종류 이상의 막을 적층하여도 좋다. 그에 의해, 홀 축적층으로서의 기능을 보다 높이는 것이 가능해진다.
부의 고정 전하를 갖는 막(24)을 형성한 후, 도 21에 도시한 바와 같이, 분리홈(60)을 유전체층(25)으로 충전한다.
유전체층(25)을 형성한 후, 도 22에 도시한 바와 같이, 층간 절연막(26) 및 상부 콘택트(54)를 형성하고, 상부 콘택트(54)를 관통 전극(50)의 상단에 접속한다. 그 후, 도 20에 도시한 바와 같이, 하부 투명 전극(21), 광전 변환막(22) 및 상부 투명 전극(23), 보호막(27)을 형성한다. 최후에, 평탄막 등의 광학 부재 및 온 칩 렌즈(도시 생략)를 마련한다. 이상에 의해, 도 20에 도시한 고체 촬상 소자(10C)가 완성된다.
(제4의 실시 형태)
도 23은, 본 개시의 제4의 실시 형태에 관한 고체 촬상 소자(10D)의 단면 구성을 도시한 것이다. 이 고체 촬상 소자(10D)는, 분리홈(60)을, 절연성을 갖는 유전체층(25)으로 충전함에 의해, 관통 전극(50)과 반도체 기판(30) 사이에 생기는 정전 용량을 저감하고, 변환 효율 등의 특성을 더욱 향상시키도록 한 것이다. 이것을 제외하고는, 이 고체 촬상 소자(10D)는, 상기 제2의 실시 형태와 같은 구성, 작용 및 효과를 갖고 있다.
이 고체 촬상 소자(10D)는, 도 24에 도시한 바와 같이, 유전체층(25)으로 분리홈(60)을 매입하는 것을 제외하고는, 제2의 실시 형태와 마찬가지로 하여, 제조할 수 있다.
(변형례 2)
도 25는, 변형례 2에 관한 고체 촬상 소자(10E)의 단면 구성을 도시한 것이다. 이 고체 촬상 소자(10E)는, 유전체층(25)과 관통 전극(50) 사이, 및 유전체층(25)과 반도체 기판(30) 사이에, 변형례 1과 같은 열산화막(34)을 마련한 것이다. 열산화막(34)은, 변형례 1과 마찬가지로, 반도체 기판(30)의 실리콘을 열산화시킨 산화실리콘막, 산화질화실리콘, 고유전체 절연막 등에 의해 구성하는 것이 가능하다. 이것을 제외하고는, 이 고체 촬상 소자(10E)는, 상기 제3의 실시 형태와 같은 구성, 작용 및 효과를 갖고 있다. 또한, 이 고체 촬상 소자(10E)는, 분리홈(60)의 외측면(61) 및 내측면(62)에 열산화막(34)을 마련하는 것을 제외하고는, 제3의 실시 형태와 마찬가지로 하여, 제조할 수 있다.
(고체 촬상 장치의 전체 구성)
도 26은, 상기 실시 형태에서 설명한 고체 촬상 소자(10, 10A∼10E)를 화소부(110)로서 구비한 고체 촬상 장치의 전체 구성을 도시한 것이다. 이 고체 촬상 장치(1)는, 예를 들면 CMOS 이미지 센서이고, 촬상 화소 영역으로서의 화소부(110)를 가짐과 함께, 예를 들면 행 주사부(131), 수평 선택부(133), 열 주사부(134) 및 시스템 제어부(132)로 이루어지는 회로부(130)를 갖고 있다. 회로부(130)는, 화소부(110)의 주변 영역에 마련되어 있어도 좋고, 화소부(110)와 적층되어(화소부(110)에 대향하는 영역에) 마련되어 있어도 좋다.
화소부(110)는, 예를 들면 행렬형상으로 2차원 배치된 복수의 화소(PXL)를 갖고 있다. 이 화소(PXL)에는, 예를 들면 화소행마다 화소 구동선(Lread)(구체적으로는 행 선택선 및 리셋 제어선)이 배선되고, 화소열마다 수직 신호선(Lsig)이 배선되어 있다. 화소 구동선(Lread)은, 화소로부터의 신호 판독을 위한 구동 신호를 전송하는 것이다. 화소 구동선(Lread)의 일단은, 행 주사부(131)의 각 행에 대응하는 출력단에 접속되어 있다.
행 주사부(131)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소부(110)의 각 화소(PXL)를 예를 들면 행 단위로 구동하는 화소 구동부이다. 행 주사부(131)에 의해 선택 주사된 화소행의 각 화소(PXL)로부터 출력되는 신호는, 수직 신호선(Lsig)의 각각을 통하여 수평 선택부(133)에 공급된다. 수평 선택부(133)는, 수직 신호선(Lsig)마다 마련된 앰프나 수평 선택 스위치 등에 의해 구성되어 있다.
열 주사부(134)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 수평 선택부(133)의 각 수평 선택 스위치를 주사하면서 순번대로 구동하는 것이다. 이 열 주사부(134)에 의한 선택 주사에 의해, 수직 신호선(Lsig)의 각각을 통하여 전송된 각 화소(PXL)의 신호가 순번대로 수평 신호선(135)에 전송되고, 당해 수평 신호선(135)을 통하여 출력된다.
시스템 제어부(132)는, 외부로부터 주어지는 클록이나, 동작 모드를 지령하는 데이터 등을 수취하고, 또한, 고체 촬상 장치(1)의 내부 정보 등의 데이터를 출력하는 것이다. 시스템 제어부(132)는 또한, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터를 가지며, 당해 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 행 주사부(131), 수평 선택부(133) 및 열 주사부(134) 등의 구동 제어를 행한다.
(적용례)
상기 실시 형태 등의 고체 촬상 장치는, 예를 들면 디지털 스틸 카메라나 비디오 카메라 등의 카메라 시스템이나, 촬상 기능을 갖는 휴대 전화 등, 촬상 기능을 구비한 모든 타입의 전자 기기에 적용할 수 있다. 도 27에, 그 한 예로서, 전자 기기(2)(카메라)의 개략 구성을 도시한다. 이 전자 기기(2)는, 예를 들면 정지화 또는 동화를 촬영 가능한 비디오 카메라이고, 예를 들면, 고체 촬상 장치(1)와, 광학계(촬상 렌즈)(310)와, 셔터 장치(311)와, 고체 촬상 장치(1) 및 셔터 장치(311)를 구동하는 구동부(313)(상기 회로부(130)를 포함한다)와, 신호 처리부(312)와, 유저 인터페이스(314)와, 모니터(315)를 갖는다.
광학계(310)는, 피사체로부터의 상광(입사광)을 고체 촬상 장치(1)의 화소부(110)에 유도하는 것이다. 이 광학계(310)는, 복수의 광학 렌즈로 구성되어 있어도 좋다. 셔터 장치(311)는, 고체 촬상 장치(1)에의 광조사 기간 및 차광 기간을 제어하는 것이다. 구동부(313)는, 고체 촬상 장치(1)의 전송 동작 및 셔터 장치(311)의 셔터 동작을 제어하는 것이다. 신호 처리부(312)는, 고체 촬상 장치(1)로부터 출력된 신호에 대해, 각종의 신호 처리를 행하는 것이다. 신호 처리 후의 영상 신호(Dout)는, 모니터(315)에 출력된다. 또는, 영상 신호(Dout)는, 메모리 등의 기억 매체에 기억되어도 좋다. 유저 인터페이스(314)에서는, 촬영 신의 지정(다이내믹 레인지의 지정, 파장(테라헬츠, 가시, 적외, 자외, X선 등)의 지정 등)이 가능하고, 이 지정(유저 인터페이스(314)로부터의 입력 신호)는, 구동부(313)에 보내지고, 이에 의거하여 고체 촬상 장치(1)에서 소망하는 촬상이 이루어진다.
이상, 실시 형태를 들어 설명하였지만, 본 개시는 상기 실시 형태로 한정되는 것이 아니고, 여러가지 변형이 가능하다. 예를 들면, 고체 촬상 소자(10)의 화소 회로는, 전송 트랜지스터, 앰프 트랜지스터 및 리셋 트랜지스터로 이루어지는, 계 3개의 트랜지스터를 포함하는 3트랜지스터 구성이라도 좋고, 이들에 선택 트랜지스터를 가한 4트랜지스터 구성이라도 좋다.
또한, 상기 실시 형태에서는, 고체 촬상 장치가 카메라에 적용되는 경우를 예시하였지만, 이 이외에도, 예를 들면 내시경, 비전 칩(인공 망막), 생체 센서 등, 광(전자파)을 이미징하는 전자 기기 전반에 이용할 수 있다.
또한 상기 실시 형태에서는, 이면 조사형의 고체 촬상 소자(10)를 예로 들어 설명하였지만, 표면 조사형의 것에도 본 개시는 적용 가능하다.
또한, 상기 실시 형태의 고체 촬상 소자(10) 및 고체 촬상 장치(1)는, 상기 실시 형태에서 설명한 각 구성 요소를 전부 구비하지 않아도 좋고, 또한 역으로 다른 구성 요소를 구비하고 있어도 좋다.
또한, 본 기술은, 이하와 같은 구성을 취하는 것도 가능하다.
(1) 반도체 기판의 제1면측에 마련된 적어도 하나의 광전 변환 소자와,
상기 적어도 하나의 광전 변환 소자에 접속되고, 상기 반도체 기판의 상기 제1면과 제2면 사이에 마련된 관통 전극과,
상기 반도체 기판의 상기 제2면에 마련된 앰프 트랜지스터 및 플로팅 디퓨전을 가지며,
상기 적어도 하나의 광전 변환 소자는, 상기 관통 전극을 통하여, 상기 앰프 트랜지스터의 게이트와 상기 플로팅 디퓨전에 접속되어 있는 고체 촬상 소자.
(2) 상기 반도체 기판의 상기 제2면에, 리셋 게이트를 포함하는 리셋 트랜지스터를 가지며,
상기 리셋 게이트는, 상기 플로팅 디퓨전의 옆에 마련되어 있는 상기 (1)에 기재된 고체 촬상 소자.
(3) 상기 적어도 하나의 광전 변환 소자는, 복수의 광전 변환 소자를 포함하고,
상기 관통 전극은, 상기 복수의 광전 변환 소자의 각각마다 마련되어 있는 상기 (1) 또는 (2)에 기재된 고체 촬상 소자.
(4) 상기 관통 전극은, 상기 반도체 기판을 관통함과 함께, 분리홈에 의해 상기 반도체 기판과 분리되어 있는 상기 (1) 내지 (3)의 어느 하나에 기재된 고체 촬상 소자.
(5) 상기 관통 전극은, N형 또는 P형의 불순물이 주입된 반도체에 의해 구성되고,
상기 분리홈의 외측면의 상기 반도체 기판 내에, 상기 관통 전극과 같은 도전형의 불순물 영역이 마련되어 있는 상기 (4)에 기재된 고체 촬상 소자.
(6) 상기 관통 전극은, 금속 또는 도전성 재료에 의해 구성되어 있는 상기 (4)에 기재된 고체 촬상 소자.
(7) 상기 분리홈은, 절연성을 갖는 유전체층에 의해 충전되어 있는 상기 (4) 내지 (6)의 어느 하나에 기재된 고체 촬상 소자.
(8) 상기 분리홈의 외측면은, 외측 유전체층에 의해 피복되고,
상기 분리홈의 내측면은, 내측 유전체층에 의해 피복되고,
상기 외측 유전체층과 상기 내측 유전체층과의 사이에, 공동이 마련되어 있는 상기 (4) 내지 (6)의 어느 하나에 기재된 고체 촬상 소자.
(9) 상기 분리홈의 외측면, 내측면 및 저면과, 상기 반도체 기판의 상기 제1면에, 고정 전하를 갖는 막이 마련되어 있는 상기 (4) 내지 (8)의 어느 하나에 기재된 고체 촬상 소자.
(10) 상기 반도체 기판 내에 마련된 하나 또는 복수의 포토 다이오드를 갖는 상기 (1) 내지 (9)의 어느 하나에 기재된 고체 촬상 소자.
(11) 반도체 기판의 제1면측에 마련된 광전 변환 소자와,
상기 광전 변환 소자에 접속되고, 상기 반도체 기판의 상기 제1면과 제2면 사이에 마련된 관통 전극과,
상기 관통 전극과 상기 반도체 기판 사이에 마련된 분리홈과,
상기 분리홈을 충전하고, 절연성을 갖는 유전체층을 구비한 고체 촬상 소자.
(12) 반도체 기판의 제1면측에 마련된 광전 변환 소자와,
상기 광전 변환 소자에 접속되고, 상기 반도체 기판의 상기 제1면과 제2면 사이에 마련된 관통 전극과,
상기 관통 전극과 상기 반도체 기판 사이에 마련된 분리홈과,
상기 분리홈의 외측면을 피복하는 외측 유전체층과,
상기 분리홈의 내측면을 피복하는 내측 유전체층과,
상기 외측 유전체층과 상기 내측 유전체층 사이에 마련된 공동을 구비한 고체 촬상 소자.
(13) 고체 촬상 소자를 가지며,
상기 고체 촬상 소자는,
반도체 기판의 제1면측에 마련된 적어도 하나의 광전 변환 소자와,
상기 적어도 하나의 광전 변환 소자에 접속되고, 상기 반도체 기판의 상기 제1면과 제2면 사이에 마련된 관통 전극과,
상기 반도체 기판의 상기 제2면에 마련된 앰프 트랜지스터 및 플로팅 디퓨전을 가지며,
상기 적어도 하나의 광전 변환 소자는, 상기 관통 전극을 통하여, 상기 앰프 트랜지스터의 게이트와 상기 플로팅 디퓨전에 접속되어 있는 전자 기기.
(14) 고체 촬상 소자를 가지며,
상기 고체 촬상 소자는,
반도체 기판의 제1면측에 마련된 광전 변환 소자와,
상기 광전 변환 소자에 접속되고, 상기 반도체 기판의 상기 제1면과 제2면 사이에 마련된 관통 전극과,
상기 관통 전극과 상기 반도체 기판 사이에 마련된 분리홈과,
상기 분리홈을 충전하고, 절연성을 갖는 유전체층을 구비한 전자 기기.
(15) 고체 촬상 소자를 가지며,
상기 고체 촬상 소자는,
반도체 기판의 제1면측에 마련된 광전 변환 소자와,
상기 광전 변환 소자에 접속되고, 상기 반도체 기판의 상기 제1면과 제2면 사이에 마련된 관통 전극과,
상기 관통 전극과 상기 반도체 기판 사이에 마련된 분리홈과,
상기 분리홈의 외측면을 피복하는 외측 유전체층과,
상기 분리홈의 내측면을 피복하는 내측 유전체층과,
상기 외측 유전체층과 상기 내측 유전체층 사이에 마련된 공동을 구비한 전자 기기.
본 출원은, 일본 특허청에서 2013년 8월 19일에 출원된 일본 특허출원 번호 2013-169553호를 기초로서 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러가지의 수정, 콤비네이션, 서브 콤비네이션 및 변경을 상도할 수 있는데, 그들은 첨부한 청구의 범위나 그 균등물의 범위에 포함되는 것으로 이해된다.

Claims (20)

  1. 반도체 기판의 제1면 위에 마련된 하나 이상의 광전 변환 소자와,
    상기 하나 이상의 광전 변환 소자에 접속되며, 상기 반도체 기판의 제1면과 제2면 사이에 마련되는 관통 전극과,
    상기 관통 전극과 상기 반도체 기판의 상기 제1면 사이에 고정 전하를 갖는 제1막과,
    상기 고정 전하는 부(negative)로서, 산화하프늄, 산화알루미늄, 산화지르코늄, 산화탄탈륨 또는 산화티탄을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 반도체 기판의 상기 제1면에 인접하여 고정 전하를 갖는 제2막을 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 관통 전극과 상기 제1막 사이에 마련되는 유전체층을 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  4. 제3항에 있어서,
    상기 유전체층은 산화실리콘으로 이루어지는 것을 특징으로 하는 고체 촬상 장치.
  5. 제1항에 있어서,
    상기 관통 전극은 상기 반도체 기판을 관통하는 것을 특징으로 하는 고체 촬상 장치.
  6. 제1항에 있어서,
    상기 관통 전극은 금속 또는 도전성 재료로 이루어지는 것을 특징으로 하는 고체 촬상 장치.
  7. 제6항에 있어서,
    상기 금속 또는 도전성 재료는 알루미늄, 텅스텐, 티탄, 코발트, 하프늄, 탄탈륨 중 적어도 하나로부터 선택되는 것을 특징으로 하는 고체 촬상 장치.
  8. 제1항에 있어서,
    상기 고정 전하를 갖는 막은 2종 이상의 막을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  9. 제1항에 있어서,
    상기 반도체 기판의 상기 제2면에 마련되는 앰프 트랜지스터와 플로팅 디퓨전을 더 포함하고,
    상기 반도체 기판의 상기 제2면은 상기 반도체 기판의 상기 제1면과 대향하며, 상기 하나 이상의 광전 변환 소자는 상기 관통 전극을 통해 상기 앰프 트랜지스터의 게이트 및 플로팅 디퓨전에 접속되는 것을 특징으로 하는 고체 촬상 장치.
  10. 제1항에 있어서,
    상기 하나 이상의 광전 변환 소자는 복수의 광전 변환 소자를 포함하고, 상기 관통 전극은 상기 복수의 광전 변환 소자 각각에 대해 마련되는 것을 특징으로 하는 고체 촬상 장치.
  11. 제1항에 있어서,
    상기 반도체 기판에 마련된 하나 이상의 포토다이오드를 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  12. 반도체 기판의 제1면 위에 마련된 하나 이상의 광전 변환 소자와,
    상기 하나 이상의 광전 변환 소자에 접속되며, 상기 반도체 기판의 제1면과 제2면 사이에 마련되는 관통 전극과,
    상기 관통 전극과 상기 반도체 기판의 상기 제1면 사이에 고정 전하를 갖는 제1막과,
    상기 고정 전하는 부(negative)로서, 산화하프늄, 산화알루미늄, 산화지르코늄, 산화탄탈륨 또는 산화티탄을 포함하며,
    상기 반도체 기판의 상기 제2면에 마련되는 앰프 트랜지스터 및 플로팅 디퓨전과,
    상기 반도체 기판의 상기 제2면은 상기 반도체 기판의 상기 제1면과 대향하며, 상기 하나 이상의 광전 변환 소자는 상기 관통 전극을 통해 상기 앰프 트랜지스터의 게이트 및 플로팅 디퓨전에 접속되는 것을 특징으로 하는 고체 촬상 장치.
  13. 제12항에 있어서,
    상기 관통 전극은 상기 반도체 기판을 관통하는 것을 특징으로 하는 고체 촬상 장치.
  14. 제12항에 있어서,
    상기 관통 전극은 금속 또는 도전성 재료로 이루어지는 것을 특징으로 하는 고체 촬상 장치.
  15. 제14항에 있어서,
    상기 금속 또는 도전성 재료는 알루미늄, 텅스텐, 티탄, 코발트, 하프늄, 탄탈륨 중 적어도 하나로부터 선택되는 것을 특징으로 하는 고체 촬상 장치.
  16. 제12항에 있어서,
    상기 하나 이상의 광전 변환 소자는 복수의 광전 변환 소자를 포함하고, 상기 관통 전극은 상기 복수의 광전 변환 소자 각각에 대해 마련되는 것을 특징으로 하는 고체 촬상 장치.
  17. 제12항에 있어서,
    상기 반도체 기판에 마련된 하나 이상의 포토다이오드를 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  18. 제12항에 있어서,
    상기 관통 전극은 상기 반도체 기판을 관통하며 분리 홈에 의해 상기 반도체 기판으로부터 분리되는 것을 특징으로 하는 고체 촬상 장치.
  19. 제12항에 있어서,
    상기 반도체 기판의 상기 제1면에 인접하여 고정 전하를 갖는 제2막을 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  20. 제12항에 있어서,
    상기 관통 전극과 상기 제1막 사이에 마련되는 유전체층을 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
KR1020227044398A 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기 KR102576328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237030007A KR20230132617A (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2013-169553 2013-08-19
JP2013169553A JP6079502B2 (ja) 2013-08-19 2013-08-19 固体撮像素子および電子機器
PCT/JP2014/070842 WO2015025723A1 (ja) 2013-08-19 2014-08-07 固体撮像素子および電子機器
KR1020217042853A KR102482051B1 (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020217042853A Division KR102482051B1 (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237030007A Division KR20230132617A (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20230003400A true KR20230003400A (ko) 2023-01-05
KR102576328B1 KR102576328B1 (ko) 2023-09-08

Family

ID=52483503

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020217042853A KR102482051B1 (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기
KR1020237030007A KR20230132617A (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기
KR1020227044398A KR102576328B1 (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기
KR1020167000612A KR102349538B1 (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020217042853A KR102482051B1 (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기
KR1020237030007A KR20230132617A (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167000612A KR102349538B1 (ko) 2013-08-19 2014-08-07 고체 촬상 소자 및 전자 기기

Country Status (5)

Country Link
US (5) US9698188B2 (ko)
JP (1) JP6079502B2 (ko)
KR (4) KR102482051B1 (ko)
CN (6) CN105409002B (ko)
WO (1) WO2015025723A1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP6800839B2 (ja) * 2015-03-09 2020-12-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子及びその製造方法、並びに電子機器
JP6856974B2 (ja) 2015-03-31 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
CN114744002A (zh) 2015-03-31 2022-07-12 索尼半导体解决方案公司 半导体装置
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP6595804B2 (ja) * 2015-05-27 2019-10-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
CN107851648B (zh) * 2015-07-16 2022-08-16 索尼半导体解决方案公司 固态摄像元件、制造方法和电子装置
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
CN105047568B (zh) * 2015-09-07 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板
CN107924929B (zh) * 2015-09-17 2022-10-18 索尼半导体解决方案公司 固体摄像器件、电子设备以及固体摄像器件的制造方法
CN108140662B (zh) * 2015-10-27 2023-01-17 索尼半导体解决方案公司 固体摄像元件、固体摄像元件制造方法和电子设备
US9875989B2 (en) * 2016-01-12 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure
US9947700B2 (en) * 2016-02-03 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR102661038B1 (ko) 2016-02-09 2024-04-26 소니그룹주식회사 반도체 장치 및 반도체 장치의 제조 방법 및 고체 촬상 소자 및 전자 기기
CN107195645B (zh) 2016-03-14 2023-10-03 松下知识产权经营株式会社 摄像装置
WO2017159025A1 (ja) * 2016-03-15 2017-09-21 ソニー株式会社 光電変換素子および固体撮像装置
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
WO2017183170A1 (ja) * 2016-04-22 2017-10-26 オリンパス株式会社 半導体デバイス、撮像モジュールおよび内視鏡装置
KR102582122B1 (ko) * 2016-07-11 2023-09-21 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
JP6839713B2 (ja) 2016-07-27 2021-03-10 浜松ホトニクス株式会社 光検出装置
KR102589016B1 (ko) 2016-08-25 2023-10-16 삼성전자주식회사 반도체 소자
JP6872553B2 (ja) * 2016-08-25 2021-05-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および半導体装置の製造方法
JP2018037611A (ja) * 2016-09-02 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器
JP2018060910A (ja) * 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
JP7013209B2 (ja) 2016-12-14 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
US11282884B2 (en) 2016-12-14 2022-03-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and method for producing the same, and electronic device
JP2018107227A (ja) * 2016-12-26 2018-07-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び、固体撮像素子
KR102635858B1 (ko) * 2017-01-05 2024-02-15 삼성전자주식회사 이미지 센서
CN110199392B (zh) * 2017-01-24 2023-05-12 索尼半导体解决方案公司 半导体装置及其制造方法、固态成像元件和电子设备
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
DE112018001649T5 (de) 2017-03-31 2019-12-24 Sony Semiconductor Solutions Corporation Halbleiter-bilderzeugungselement, elektronische vorrichtung und herstellungsverfahren
KR102412617B1 (ko) 2017-05-10 2022-06-23 삼성전자주식회사 이미지 센서
JP2019075515A (ja) * 2017-10-19 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、製造装置
DE112018005707T5 (de) * 2017-11-08 2020-07-09 Sony Corporation Fotoelektrisches umwandlungselement und bildgebungseinrichtung
JP7143329B2 (ja) * 2018-01-05 2022-09-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置
KR20200132845A (ko) * 2018-03-19 2020-11-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 고체 촬상 장치
WO2019225250A1 (ja) * 2018-05-21 2019-11-28 ソニー株式会社 固体撮像素子及びその製造方法
CN110634892B (zh) * 2018-06-22 2022-02-15 中芯集成电路（宁波）有限公司 光电探测器及其制造方法、图像传感器
US11101311B2 (en) 2018-06-22 2021-08-24 Ningbo Semiconductor International Corporation Photodetector and fabrication method, and imaging sensor
TWI827636B (zh) * 2018-07-26 2024-01-01 日商索尼股份有限公司 固態攝像元件、固態攝像裝置及固態攝像元件之製造方法
JP2020038910A (ja) * 2018-09-04 2020-03-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子装置
KR102582669B1 (ko) 2018-10-02 2023-09-25 삼성전자주식회사 이미지 센서
TWI831883B (zh) * 2019-01-28 2024-02-11 日商索尼股份有限公司 固體攝像元件、電子機器及固體攝像元件之製造方法
JP7022174B2 (ja) * 2020-06-25 2022-02-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP2022092244A (ja) * 2020-12-10 2022-06-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2022104749A (ja) * 2020-12-29 2022-07-11 株式会社ジャパンディスプレイ 移動端末装置
CN118120059A (zh) * 2021-12-10 2024-05-31 索尼半导体解决方案公司 光接收装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110010058A (ko) * 2009-07-23 2011-01-31 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자기기
KR20110023758A (ko) * 2009-08-28 2011-03-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자기기
KR20110076769A (ko) * 2009-12-28 2011-07-06 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP2011138905A (ja) * 2009-12-28 2011-07-14 Toshiba Corp 固体撮像装置
JP2011238658A (ja) * 2010-05-06 2011-11-24 Toshiba Corp 固体撮像装置
KR20120036263A (ko) * 2010-10-07 2012-04-17 소니 주식회사 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318143A (ja) 2006-05-22 2007-12-06 Samsung Electronics Co Ltd 半導体構造体及びその製造方法
JP4961185B2 (ja) * 2006-09-28 2012-06-27 株式会社日立製作所 半導体装置の製造方法
JP5326507B2 (ja) * 2008-11-06 2013-10-30 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5531580B2 (ja) * 2009-11-25 2014-06-25 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5651982B2 (ja) * 2010-03-31 2015-01-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
WO2011148574A1 (ja) * 2010-05-28 2011-12-01 パナソニック株式会社 固体撮像装置
US8647920B2 (en) * 2010-07-16 2014-02-11 Imec Vzw Method for forming 3D-interconnect structures with airgaps
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
US8314498B2 (en) * 2010-09-10 2012-11-20 Aptina Imaging Corporation Isolated bond pad with conductive via interconnect
EP2463896B1 (en) * 2010-12-07 2020-04-15 IMEC vzw Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013012556A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像装置とその製造方法、および電子機器
JP2013026332A (ja) 2011-07-19 2013-02-04 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2013055252A (ja) 2011-09-05 2013-03-21 Sony Corp 固体撮像素子および製造方法、並びに電子機器
US9293722B2 (en) * 2012-05-01 2016-03-22 Sony Corporation Solid-state image pickup device, method of manufacturing the same, and electronic apparatus
US9356061B2 (en) * 2013-08-05 2016-05-31 Apple Inc. Image sensor with buried light shield and vertical gate
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110010058A (ko) * 2009-07-23 2011-01-31 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자기기
JP2011029337A (ja) 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
KR20110023758A (ko) * 2009-08-28 2011-03-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자기기
KR20110076769A (ko) * 2009-12-28 2011-07-06 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP2011138905A (ja) * 2009-12-28 2011-07-14 Toshiba Corp 固体撮像装置
JP2011238658A (ja) * 2010-05-06 2011-11-24 Toshiba Corp 固体撮像装置
KR20120036263A (ko) * 2010-10-07 2012-04-17 소니 주식회사 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기

Also Published As

Publication number Publication date
CN110047856A (zh) 2019-07-23
KR102576328B1 (ko) 2023-09-08
US11094730B2 (en) 2021-08-17
CN110047856B (zh) 2022-11-18
KR20220005597A (ko) 2022-01-13
KR20160045054A (ko) 2016-04-26
CN105409002A (zh) 2016-03-16
CN105409002B (zh) 2019-03-08
US20180006073A1 (en) 2018-01-04
US20210408098A1 (en) 2021-12-30
CN116705814A (zh) 2023-09-05
JP6079502B2 (ja) 2017-02-15
KR102482051B1 (ko) 2022-12-28
JP2015038931A (ja) 2015-02-26
CN110047857A (zh) 2019-07-23
CN110010549A (zh) 2019-07-12
CN110010549B (zh) 2023-06-20
KR102349538B1 (ko) 2022-01-12
US9698188B2 (en) 2017-07-04
US20200176501A1 (en) 2020-06-04
US11862655B2 (en) 2024-01-02
US20240096922A1 (en) 2024-03-21
CN110047857B (zh) 2022-11-18
CN116705815A (zh) 2023-09-05
US10529765B2 (en) 2020-01-07
WO2015025723A1 (ja) 2015-02-26
KR20230132617A (ko) 2023-09-15
US20160204156A1 (en) 2016-07-14

Similar Documents

Publication Publication Date Title
KR102482051B1 (ko) 고체 촬상 소자 및 전자 기기
US11721715B2 (en) Image pickup device, method of manufacturing image pickup device, and electronic apparatus
US10529755B2 (en) Image sensor having a photoelectric conversion layer coupled to a storage node through a pinning layer with P-type impurities
KR102524146B1 (ko) 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
US10084007B2 (en) Image sensor having pickup region
KR20080027261A (ko) 투명 전도성 상호 연결 라인을 가진 픽셀 셀을 갖는 촬상장치 및 픽셀 셀 제조 방법
CN110571230A (zh) 图像传感器
WO2015198878A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US9219094B2 (en) Backside illuminated image sensor
US20230092590A1 (en) Image sensor
US20230299116A1 (en) Image sensor

Legal Events

Date Code Title Description
A107 Divisional application of patent
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant