CN110199392B - 半导体装置及其制造方法、固态成像元件和电子设备 - Google Patents

半导体装置及其制造方法、固态成像元件和电子设备 Download PDF

Info

Publication number
CN110199392B
CN110199392B CN201880007138.0A CN201880007138A CN110199392B CN 110199392 B CN110199392 B CN 110199392B CN 201880007138 A CN201880007138 A CN 201880007138A CN 110199392 B CN110199392 B CN 110199392B
Authority
CN
China
Prior art keywords
semiconductor substrate
electrode
via hole
type
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880007138.0A
Other languages
English (en)
Other versions
CN110199392A (zh
Inventor
高桥洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110199392A publication Critical patent/CN110199392A/zh
Application granted granted Critical
Publication of CN110199392B publication Critical patent/CN110199392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本技术涉及半导体装置及其制造方法、固态成像元件和电子设备，其可以抑制由于电荷破坏引起的侧壁绝缘膜的击穿，从而抑制在半导体基板和贯通电极之间可能发生的短路。根据本技术一个方面的半导体装置包括：其上形成有给定电路的第一半导体基板；贴合到第一半导体基板的第二半导体基板；和将第一半导体基板和第二半导体基板彼此电气连接的贯通电极。所述贯通电极形成为使得贯穿形成在第一半导体基板内的保护二极管结构开设通孔，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔的内侧填充电极材料。本技术可以适用于例如CMOS图像传感器。

Description

半导体装置及其制造方法、固态成像元件和电子设备
技术领域
本公开涉及半导体装置及其制造方法、固态成像元件和电子设备，尤其涉及一种在彼此堆叠的半导体基板经由贯通电极彼此电气连接的情况下适用的半导体装置及其制造方法、固态成像元件和电子设备。
背景技术
过去，作为通过堆叠多个半导体基板构成的电子设备，由诸如CMOS(互补金属氧化物半导体)等MOS型图像传感器为代表的放大型固态成像元件、多层堆叠的存储器等是已知的(例如，参见PTL 1)。
图1是示出通过堆叠多个半导体基板构成的电子设备的现有技术构成的示例的断面图。
电子设备被构造成使得第一半导体基板11堆叠在第二半导体基板12上，并且通过用电极材料(金属材料，例如，Cu)填充延伸贯穿两个半导体基板的通孔(贯穿孔)来形成贯通电极13，从而将上层的第一半导体基板11的配线与下层的第二半导体基板12的配线电气连接在一起。
图2是示出其中形成有贯通电极13的第一半导体基板11的断面的放大图。当在由Si基板为代表的第一半导体基板11(下文中也称为Si基板11)中形成贯通电极13的情况下，需要将具有导电性的Si基板11的内部与贯通电极13彼此电气隔离，并且通常，在由SiO2膜或SiN膜为代表的绝缘膜(下文中称为侧壁绝缘膜)23沉积在其中形成有通孔的Si基板11的侧壁上之后，填充电极材料24以形成贯通电极13。
尽管侧壁绝缘膜23的绝缘耐性随着其厚度的增加而增加，但是从吞吐量或精细加工的观点来看存在限制，并且希望将侧壁绝缘膜23控制到适宜的厚度。
顺便提及，通常已知的是，如果通过干蚀刻在Si基板11中开设通孔，则由干蚀刻引起的等离子体破坏将电荷累积到Si基板11的P阱区域22中。此外，已知的是，如果这种电荷破坏直接连接到MOS晶体管的栅电极，则栅极绝缘膜被破坏。
此外，本技术的发明人已经证实，由电荷破坏引起的MOS的栅极绝缘膜之外的部分也发生破坏的现象。
特别地，已经证实，如果在Si基板11的P阱区域22中开设通孔并且沉积侧壁绝缘膜23，然后填充电极材料24以形成贯通电极13，则在P阱区域22和绝缘膜层(下文中称为STI(浅沟槽隔离))21之间的边界中累积的电荷击穿侧壁绝缘膜23，从而成为漏电流故障的原因，如图2中的×标记所示。
[引用文献列表]
[专利文献]
[PTL 1]JP 2011-204915A
发明内容
[技术问题]
参照图3和图4详细说明侧壁绝缘膜23的击穿现象的原因。
侧壁绝缘膜23的击穿现象起因于当通孔31贯穿P阱区域22、然后到达STI 21时通过干蚀刻开口时的等离子体破坏引起的电荷经由P阱区域22注入STI 21内，如图3中的×标记所示，并且这样注入的电荷作为固定电荷累积。
通孔内累积的电荷本身没有强到足以引起绝缘击穿。然而，当在通过干蚀刻在P阱区域22中开设多个通孔31的情况下产生的等离子体破坏引起的电荷可以在P阱区域22内自由地移动，直到通孔31到达STI 21，并且当通孔31到达STI 21时，在P阱区域22内移动的大量电荷被STI 21捕获，因此，电荷破坏被累积。
在向Si基板11开设多个通孔31的情况下，由于加工速度或Si基板11的厚度不均匀，所以首先到达STI 21的通孔31暴露于蚀刻的时间段和最后到达STI 21的另一个通孔31暴露于蚀刻的时间段彼此不同。因此，在首先到达STI 21的通孔31中以集中的方式累积大量电荷，并且累积的电荷保持到通孔形成过程完成为止。
此外，如图4所示，当侧壁绝缘膜23沉积在形成于P阱区域22内的各通孔31中以填充电极材料24时，贯通电极13的电位是固定的，因此，在P阱区域22和STI 21之间的边界附近累积的电荷变为固定电荷，其向填充的电极材料24施加局部强电场。因此，观察到在图4中用虚线圆圈标记表示的位置处的侧壁绝缘膜23被击穿并且电极材料24的一部分朝向P阱区域22进入侧壁绝缘膜23的内部的这种击穿现象。因此，这导致在P阱区域22和电极材料24之间的短路，并且产生漏电流。
本技术是鉴于上述情况而做出的，并且可以抑制由于电荷破坏引起的侧壁绝缘膜的击穿，从而抑制在半导体基板和贯通电极之间可能发生的短路。
[解决问题的方案]
根据本技术第一方面的半导体装置包括：其上形成有给定电路的第一半导体基板；贴合到第一半导体基板的第二半导体基板；和将第一半导体基板和第二半导体基板彼此电气连接的贯通电极，其中所述贯通电极形成为使得贯穿形成在第一半导体基板内的保护二极管结构开设通孔，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔的内侧填充电极材料。
所述贯通电极可以形成为使得贯穿所述保护二极管结构开设所述通孔，该保护二极管结构包括形成在第一半导体基板中的P型和N型中的一种的阱区域和在所述阱区域中堆叠形成的P型和N型中的另一种的扩散层，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔内填充电极材料。
可以针对每个贯通电极形成保护二极管结构。
在所述阱区域中堆叠形成的P型和N型中的另一种的扩散层可以形成在针对每个贯通电极单独设置的STI的凹状部分中。
根据本技术第一方面的制造方法是一种半导体装置的制造方法，所述半导体装置包括：其上形成有给定电路的第一半导体基板，贴合到第一半导体基板的第二半导体基板，和将第一半导体基板和第二半导体基板彼此电气连接的贯通电极，所述制造方法包括：在第一半导体基板上形成P型和N型中的一种的扩散层，并且在所述扩散层的上层上堆叠P型和N型中的另一种的阱区域，以形成保护二极管结构；将形成有所述保护二极管结构的第一半导体基板和第二半导体层彼此贴合；从第一半导体基板侧贯穿所述保护二极管结构开设通孔；在开设的通孔的侧壁上沉积绝缘膜；和在沉积有所述绝缘膜的所述通孔的内侧填充电极材料，以形成贯通电极。
根据本技术第二方面的固态成像元件包括：其上至少形成有光电转换元件和像素晶体管的第一半导体基板；贴合到第一半导体基板的第二半导体基板；和将第一半导体基板和第二半导体基板彼此电气连接的贯通电极，其中所述贯通电极形成为使得贯穿形成在第一半导体基板内的保护二极管结构开设通孔，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔的内侧填充电极材料。
根据本技术第三方面的电子设备是一种组装有半导体装置的电子设备，所述半导体装置包括：其上形成有给定电路的第一半导体基板；贴合到第一半导体基板的第二半导体基板；和将第一半导体基板和第二半导体基板彼此电气连接的贯通电极，其中所述贯通电极形成为使得贯穿形成在第一半导体基板内的保护二极管结构开设通孔，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔的内侧填充电极材料。
[发明的有益效果]
根据本技术的第一至第三方面，可以抑制在第一半导体基板和贯通电极之间可能发生的短路。
附图说明
图1是示出通过堆叠多个半导体基板构成的电子设备的现有技术构成的示例的断面图。
图2是示出其中形成有贯通电极的第一半导体基板的断面的放大图。
图3是说明Si基板的侧壁绝缘膜的击穿现象的原因的图。
图4是说明Si基板的侧壁绝缘膜的击穿现象的原因的图。
图5是示出包括彼此堆叠的多个半导体基板的电子设备的本技术适用的构成例的断面图。
图6是说明图5中示出的电子设备的制造过程的图。
图7是说明图5中示出的电子设备的制造过程的图。
图8是说明图5中示出的电子设备的制造过程的图。
图9是说明图5中示出的电子设备的制造过程的图。
图10是说明图5中示出的电子设备的制造过程的图。
图11是示出本技术适用的固态成像元件的第一构成例的图。
图12是示出本技术适用的半导体装置的构成例的图。
图13是示出本技术适用的固态成像元件的第二构成例的图。
图14是示出本技术适用的固态成像元件的第三构成例的图。
图15是示出体内信息获取***的示意性构成的示例的框图。
图16是示出车辆控制***的示意性构成的示例的框图。
图17是帮助说明车外信息检测部和成像部的安装位置的示例的图。
具体实施方式
在下文中，参照附图详细说明用于实施本技术的形态(下文中称为实施方案)。
<作为本技术实施方案的电子设备的构成例>
图5示出作为本技术实施方案的电子设备的构成例。应该注意，由于与图1所示的现有技术构成的部件相同的部件用相同的附图标记表示，因此适当地省略了对它们的说明。
通过堆叠第一半导体基板(下文中也称为Si基板)51和第二半导体基板(未示出)并且通过延伸贯穿两个半导体基板的贯通电极52将上层的第一半导体基板51的配线与下层的第二半导体基板的配线电气连接来形成电子设备。
从图2中示出的现有技术构成与图5中示出的本实施方案之间的比较显而易见的是，在本实施方案中，通过设置作为其中形成有贯通电极的STI 21的上层的N+扩散层41，形成包括P阱区域22和N+扩散层41的保护二极管结构，该N+扩散层41具有与P阱区域22的导电类型相反的导电类型并且处于具有未固定的电位的浮动状态。
由于电极设备包括保护二极管结构，因此在现有技术结构中的P阱区域22和STI21之间的边界附近固定的电荷保留在N+扩散层41内。因此，由于从P阱区域22和STI 21之间的边界附近朝向电极材料24的电场集中也没有发生，所以抑制了侧壁绝缘膜23的击穿。应该注意，保护二极管结构可以包括在第一半导体基板51中的N阱区域和P+扩散层。
<作为本技术实施方案的电子设备的制造方法>
下面，参照图6～10说明作为图5所示的本技术实施方案的电子设备的制造方法。
图6示出在用于形成贯通电极52的通孔61开设之前的第一半导体基板51的断面图。
首先，如图6所示，在通孔61开设之前，在第一半导体基板51中形成可以在MOS晶体管形成工艺中形成的保护二极管结构。
具体地，在第一半导体基板51中将要形成各贯通电极52的每个位置处单独形成凹陷形状STI 21，并且在STI 21的各凹状部分中形成N+扩散层41。
应该注意，由于STI 21的凹状部分形成的深度足以彼此隔离围绕各贯通电极53配置的各N+扩散层41，因此在贯通电极53周围形成的保护二极管结构维持在相互隔离的状态。
此外，STI 21的各凹状部分的断面形状根据将要在凹状部分中形成的贯通电极52的断面形状而形成。例如，在贯通电极52的断面形状为圆形的情况下，STI 21的凹状部分和N+扩散层41也形成为圆形形状，如图7所示。
此后，在STI 21和N+扩散层41的上层上形成P阱区域22。因此，在将要形成贯通电极52的位置处，保护二极管结构彼此分离并且彼此独立，并且通过STI 21的凹状部分对于贯通电极52单独地形成。
然后，其中形成有保护二极管结构的第一半导体基板51和将要堆叠在其上的第二半导体基板(未示出)彼此贴合，其电路面彼此相对。
此后，如图8所示，将Si基板51的P阱区域22减薄到所需的厚度，然后，通过干蚀刻在贯通电极52的位置处开设从第一半导体基板51的P阱区域22和N+扩散层41延伸到第二半导体基板的通孔61。
然后，如图9所示，在每个开设的通孔61的侧壁上沉积诸如SiO2膜或SiN膜等侧壁绝缘膜23，然后，填充电极材料24以形成贯通电极52。
图10是形成在第一半导体基板51中的STI 21的凹状部分处的贯通电极52的断面图。如图10所示，在形成各贯通电极52的电极材料24周围依序形成侧壁绝缘膜23、N+扩散层41和STI 21。更具体地，由于N+扩散层41的结势垒存在于侧壁绝缘膜23和STI 21之间，因此在现有技术构成中开设通孔时发生的电荷从P阱区域22到STI 21的移动被抑制。
此外，由于各贯通电极52周围的N+扩散层41通过STI 21的凹状部分彼此电气隔离，所以即使多个通孔到达STI 21的时机遭受分散，分散在P阱区域22内的电荷也不会集中在首先到达P阱区域22的通孔上，并且维持分散状态。
因此，由于过剩的电荷破坏引起的电场不会施加到侧壁绝缘膜23，所以可以抑制侧壁绝缘膜23的击穿，并且可以抑制在第一半导体基板和贯通电极之间可能发生的短路。
<作为本技术实施方案的固态成像元件的具体示例>
接下来，图11示出了作为本技术实施方案的固态成像元件的第一构成例的断面图。
在固态成像元件中，其上形成有包括PD(光电二极管)、像素晶体管等的CMOS图像传感器并且具有保护二极管结构的第一半导体基板51和包括各种信号处理电路等的第二半导体基板12被彼此贴合并堆叠，并且从第一半导体基板51的背面侧(图11中的上侧)开设通孔以形成贯通电极52。
此后，如果在第一半导体基板51的背面侧上形成滤色器、片上透镜、焊盘电极等，然后分割堆叠的基板，则完成作为本技术实施方案的固态成像元件的第一构成例。
图12示出作为本技术实施方案的半导体装置的构成例的断面图。
在半导体装置中，其上形成有由DRAM代表的半导体存储器并且具有保护二极管结构的第一半导体基板51和包括各种信号处理电路等的第二半导体基板12彼此堆叠，并且从第一半导体基板51的背面侧(图12中的上侧)开设通孔以形成贯通电极52。
此后，如果在第一半导体基板51的背面侧上形成焊盘电极等，然后将堆叠的基板分割成单个芯片，则完成作为本技术实施方案的堆叠型的半导体装置。
图13示出作为本技术实施方案的固态成像元件的第二构成例的断面图。
在固态成像元件中，包括PD、像素晶体管等的CMOS图像传感器基板71和具有保护二极管结构的电路板72(对应于第一半导体基板11)被彼此贴合并堆叠，从电路板72的未堆叠CMOS图像传感器基板71的那侧开设通孔以形成贯通电极52。
此后，在电路板72的未堆叠CMOS图像传感器基板71的那侧上，贴合到贯通电极52的接触焊盘露出的电路板73。
此后，如果在CMOS图像传感器基板71的背面侧(图13中的上侧)上形成滤色器、片上透镜、焊盘电极等，然后将堆叠的基板分割成单个芯片，则完成作为本技术实施方案的固态成像元件的第二构成例。
图14示出作为本技术实施方案的固态成像元件的第三构成例的断面图。
在固态成像元件中，包括PD、像素晶体管等的CMOS图像传感器基板81和具有保护二极管结构的电路板82(对应于第一半导体基板11)被彼此贴合并堆叠，从电路板82的未堆叠CMOS图像传感器基板81的那侧开设通孔以形成贯通电极52。
此后，在电路板82的未堆叠CMOS图像传感器基板81的那侧上，贴合到贯通电极52的连接焊盘露出的电路板芯片83。
此后，如果在CMOS图像传感器基板81的背面侧(图14中的上侧)上形成滤色器、片上透镜、焊盘电极等，然后将堆叠的基板分割成单个芯片，则完成作为本技术实施方案的固态成像元件的第三构成例。
<体内信息获取***的应用例>
根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术可以应用于内窥镜手术***。
图15是示出使用可以应用根据本公开的实施方案(本技术)的胶囊型内窥镜的患者体内信息获取***的示意性构成的示例的框图。
体内信息获取***10001包括胶囊型内窥镜10100和外部控制装置10200。
在检查时，患者吞咽胶囊型内窥镜10100。胶囊型内窥镜10100具有成像功能和无线通信功能，由于蠕动运动等而移动到胃和肠等器官的内部，直到其从患者自然排出，以预定间隔顺次地拍摄器官内的图像(在下文中，也称为体内图像)，并且将关于体内图像的信息无线地顺次地传输到身体外部的外部控制装置10200。
外部控制装置10200综合地控制体内信息获取***10001的操作。另外，外部控制装置10200接收关于从胶囊型内窥镜10100传输的体内图像的信息，并且基于所接收的关于体内图像的信息，生成用于在显示装置(未示出)上显示体内图像的图像数据。
如上所述，体内信息获取***10001可以在从吞咽胶囊型内窥镜10100直到其被排出的任何时间获取通过拍摄患者体内状态而获得的体内图像。
对胶囊型内窥镜10100和外部控制装置10200的构成和功能进行更详细地说明。
胶囊型内窥镜10100包括胶囊式壳体10101。在壳体10101中，收容光源单元10111、图像拾取单元10112、图像处理单元10113、无线通信单元10114、供电单元10115、电源单元10116和控制单元10117。
光源单元10111包括光源，例如发光二极管(LED)。光被发射到图像拾取单元10112的成像视野中。
图像拾取单元10112包括图像拾取元件和光学***，该光学***包括设置在图像拾取元件前面的多个透镜。发射到作为观察对象的身体组织的光的反射光(在下文中称为观察光)由光学***收集并入射到图像拾取元件上。在图像拾取单元10112中，通过图像拾取元件对入射在其上的观察光进行光电转换，并且生成与观察光相对应的图像信号。将由图像拾取单元10112生成的图像信号提供给图像处理单元10113。
图像处理单元10113包括诸如中央处理单元(CPU)或图形处理单元(GPU)等处理器，并且对由图像拾取单元10112生成的图像信号执行各种类型的信号处理。图像处理单元10113将被执行信号处理的图像信号作为RAW数据提供给无线通信单元10114。
无线通信单元10114对经过图像处理单元10113的信号处理的图像信号执行诸如调制处理等预定处理，并且经由天线10114A将图像信号传输到外部控制装置10200。此外，无线通信单元10114经由天线10114A接收来自外部控制装置10200的与胶囊型内窥镜10100的驱动控制有关的控制信号。无线通信单元10114将从外部控制装置10200接收到的控制信号提供给控制单元10117。
供电单元10115包括用于电力接收的天线线圈、用于从天线线圈中产生的电流再生电力的电力再生电路以及升压电路等。在供电单元10115中，使用所谓的非接触充电的原理来生成电力。
电源单元10116包括二次电池，并存储由供电单元10115生成的电力。在图15中，为了避免图的复杂化，省略了指示来自电源单元10116的电力的供电目的地的箭头等的图示；然而，存储在电源单元10116中的电力被供给到光源单元10111、图像拾取单元10112、图像处理单元10113、无线通信单元10114和控制单元10117，并且可以用于驱动这些单元。
控制单元10117包括诸如CPU等处理器，并且根据从外部控制装置10200传输的控制信号适宜地控制光源单元10111、图像拾取单元10112、图像处理单元10113、无线通信单元10114和供电单元10115。
外部控制装置10200包括诸如CPU或GPU等处理器，或者其上混合安装有处理器和诸如存储器等存储元件的微处理器、控制板等。外部控制装置10200通过天线10200A将控制信号传输到胶囊型内窥镜10100的控制单元10117，由此控制胶囊型内窥镜10100的操作。在胶囊型内窥镜10100中，例如，根据来自外部控制装置10200的控制信号，可以改变用于向光源单元10111中的观察对象发光的条件。另外，根据来自外部控制装置10200的控制信号，可以改变成像条件(例如，图像拾取单元10112中的帧速率、曝光值等)。另外，根据来自外部控制装置10200的控制信号，可以改变图像处理单元10113中的处理细节以及无线通信单元10114传输图像信号的条件(例如，传输间隔、传输图像的数量等)。
此外，外部控制装置10200对从胶囊型内窥镜10100传输的图像信号执行各种类型的图像处理，并生成用于在显示装置上显示拍摄的体内图像的图像数据。作为图像处理，可以执行各种类型的已知信号处理，例如，显像处理(去马赛克处理)、图像质量改善处理(频带增强处理、超分辨率处理、降噪(NR)处理和/或相机抖动校正处理等)和/或放大处理(电子变焦处理)等。外部控制装置10200控制显示装置(未示出)的驱动，以基于所生成的图像数据显示拍摄的体内图像。可选择地，外部控制装置10200可以使记录装置(未示出)记录所生成的图像数据，或者使打印装置(未示出)打印出所生成的图像数据。
以上已经说明了可以应用根据本公开的技术的体内信息获取***的示例。根据本公开的技术可以应用于上述构成中的图像拾取单元10112。
<移动体的应用例>
根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术被实现为待安装在诸如汽车、电动汽车、混合电动汽车、摩托车、自行车、个人移动装置、飞机、无人机、船舶和机器人等任何类型的移动体上的装置。
图16是作为根据本公开实施方案的技术可以适用的移动体控制***的示例的车辆控制***的概略构成例的框图。
车辆控制***12000包括经由通信网络12001连接在一起的多个电子控制单元。在图16所示的示例中，车辆控制***12000包括驱动***控制单元12010、主体***控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能构成，示出了微型计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053。
驱动***控制单元12010根据各种程序来控制与车辆的驱动***有关的装置的操作。例如，驱动***控制单元12010用作诸如用于产生如内燃机或驱动电机等车辆的驱动力的驱动力产生装置、用于向车轮传递驱动力的驱动力传递机构、用于调节车辆的转向角的转向机构、用于产生车辆的制动力的制动装置等的控制装置。
主体***控制单元12020根据各种程序来控制安装到车体的各种装置的操作。例如，主体***控制单元12020用作无钥匙进入***、智能钥匙***、电动窗装置或诸如头灯、尾灯、刹车灯、转向信号灯或雾灯等各种灯的控制装置。在这种情况下，用于代替按键的从便携式装置传递的无线电波或各种开关的信号可以输入到主体***控制单元12020。主体***控制单元12020接收无线电波或信号的输入并控制车辆的门锁装置、电动窗装置、灯等。
车外信息检测单元12030检测安装车辆控制***12000的车辆的外部的信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031拍摄车辆外部的图像并接收所拍摄的图像。车外信息检测单元12030可以基于接收到的图像进行诸如人、汽车、障碍物、标志、道路上的文字等物体检测处理或距离检测处理。
成像部12031是接收光并输出对应于受光量的电气信号的光学传感器。成像部12031可以输出电气信号作为图像或输出电气信号作为测距信息。此外，由成像部12031接收的光可以是可见光或诸如红外线等不可见光。
车内信息检测单元12040检测关于车辆内部的信息。例如，车内信息检测单元12040与用于检测驾驶员的状态的驾驶员状态检测部12041连接。例如，驾驶员状态检测部12041包括拍摄驾驶员的图像的相机，并且基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳度或集中度，或者可以判断驾驶员是否在打瞌睡。
例如，微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆内部和外部的信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且可以向驱动***控制单元12010输出控制指令。例如，微型计算机12051可以进行协调控制，以实现包括车辆的碰撞避免或碰撞缓和、基于车辆之间的距离的追踪行驶、车辆速度保持行驶、车辆碰撞警告、车辆的车道偏离警告等的高级驾驶员辅助***(ADAS)的功能。
另外，微型计算机12051可以通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆周围的信息来控制驱动力产生装置、转向机构、制动装置等来进行协调控制，以实现其中车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等。
另外，微型计算机12051可以基于由车外信息检测单元12030获得的车辆外部的信息将控制指令输出到主体***控制单元12020。例如，微型计算机12051根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来控制头灯，以进行协调控制，以实现诸如将远光灯切换为近光灯等防止眩光。
声音/图像输出部12052将声音和图像输出信号中的至少一种传递到能够在视觉上或听觉上通知车辆乘员或车辆外部的信息的输出装置。在图16的示例中，作为输出装置，音频扬声器12061、显示部12062和仪表板12063被示出。例如，显示部12062可以包括车载显示器和平视显示器中的至少一种。
图17是成像部12031的安装位置的示例的图。
在图17中，作为成像部12031，包括成像部12101，12102，12103，12104和12105。
成像部12101，12102，12103，12104和12105中的每一个设置在例如车辆12100的车头、侧视镜、后保险杠、后门、车内的挡风玻璃的上侧等位置。设置在车头中的成像部12101和设置在车内的挡风玻璃上侧的成像部12105主要获得车辆12100的前方的图像。设置在侧视镜中的成像部12102和12103主要获得车辆12100的侧方的图像。设置在后保险杠或后门中的成像部12104主要获得车辆12100的后方的图像。设置在车内的挡风玻璃上侧的成像部12105主要用于检测前方车辆、行人、障碍物、交通信号、交通标志、车道等。
顺便提及，图17示出了成像部12101～12104的成像范围的示例。成像范围12111表示设置在车头中的成像部12101的成像范围，成像范围12112和12113分别表示设置在侧视镜中的成像部12102和12103的成像范围，成像范围12114表示设置在后保险杠或后门中的成像部12104的成像范围。例如，由成像部12101～12104拍摄的图像数据被彼此叠加，从而获得车辆12100的从上方看到的鸟瞰图像。
成像部12101～12104中的至少一个可以具有获取距离信息的功能。例如，成像部12101～12104中的至少一个可以是包括多个图像拾取元件的立体相机，或者可以是具有相位差检测用的像素的成像元件。
例如，基于从成像部12101～12104获得的距离信息，微型计算机12051求出距各成像范围12111～12114内的各立体物的距离和距离的时间变化(相对于车辆12100的相对速度)，从而能够提取位于车辆12100的行驶路线上的特别是最靠近的立体物且在与车辆12100的大致相同的方向上以预定速度(例如，0km/h以上)行驶的立体物作为前方车辆。另外，微型计算机12051可以设定在前方车辆的前方预先确保的车辆之间的距离，并且可以进行自动制动控制(包括追踪行驶停止控制)、自动加速控制(包括追踪行驶开始控制)等。以这种方式，可以进行其中车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等的协调控制。
例如，基于从成像部12101～12104获得的距离信息，通过将立体物分类为两轮车辆、普通车辆、大型车辆、行人和电线杆等其他立体物，微型计算机12051可以提取关于立体物的立体物数据，并利用提取的数据自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为可以由车辆12100的驾驶员视觉识别的障碍物和难以视觉识别的障碍物。然后，微型计算机12051判断指示与各障碍物碰撞的危险度的碰撞风险，并且当碰撞风险等于或高于设定值并且存在碰撞的可能性时，微型计算机12051可以通过经由音频扬声器12061和显示部12062向驾驶者输出警告或者经由驱动***控制单元12010进行强制减速或回避转向，从而能够进行碰撞避免的驾驶辅助。
成像部12101～12104中的至少一个可以是用于检测红外线的红外相机。例如，微型计算机12051可以通过判断行人是否存在于成像部12101～12104的拍摄图像中来识别行人。例如，通过提取作为红外相机的成像部12101～12104的拍摄图像中的特征点的过程以及对指示物体的轮廓的一系列特征点进行图案匹配处理以判断该物体是否为行人的过程来进行行人的识别。当微型计算机12051判断行人存在于成像部12101～12104的拍摄图像中并且识别出行人时，声音/图像输出部12052控制显示部12062，使其显示叠加的四边形轮廓线以强调所识别的行人。此外，声音/图像输出部12052可以控制显示部12062，使其在期望的位置显示指示行人的图标等。
以上已经说明了可以应用根据本公开的技术的车辆控制***的示例。根据本公开的技术可以应用于上述构成中的成像部12031。
应该注意，本技术的实施方案不限于上文说明的实施方案，并且在不脱离本技术的主题的情况下可以进行各种改变。
应该注意，本技术还可以采用如下所述的构成。
(1)
一种半导体装置，包括
其上形成有给定电路的第一半导体基板；
贴合到第一半导体基板的第二半导体基板；和
将第一半导体基板和第二半导体基板彼此电气连接的贯通电极，其中
所述贯通电极形成为使得贯穿形成在第一半导体基板内的保护二极管结构开设通孔，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔的内侧填充电极材料。
(2)
根据以上(1)所述的半导体装置，其中
所述贯通电极形成为使得贯穿所述保护二极管结构开设所述通孔，该保护二极管结构包括形成在第一半导体基板中的P型和N型中的一种的阱区域和在所述阱区域中堆叠形成的P型和N型中的另一种的扩散层，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔内填充电极材料。
(3)
根据以上(1)或(2)所述的半导体装置，其中
针对每个贯通电极形成保护二极管结构。
(4)
根据以上(2)或(3)所述的半导体装置，其中
在所述阱区域中堆叠形成的P型和N型中的另一种的扩散层形成在针对每个贯通电极单独设置的STI的凹状部分中。
(5)
一种半导体装置的制造方法，所述半导体装置包括：
其上形成有给定电路的第一半导体基板，
贴合到第一半导体基板的第二半导体基板，和
将第一半导体基板和第二半导体基板彼此电气连接的贯通电极，
所述制造方法包括：
在第一半导体基板上形成P型和N型中的一种的扩散层，并且在所述扩散层的上层上堆叠P型和N型中的另一种的阱区域，以形成保护二极管结构；
将形成有所述保护二极管结构的第一半导体基板和第二半导体层彼此贴合；
从第一半导体基板侧贯穿所述保护二极管结构开设通孔；
在开设的通孔的侧壁上沉积绝缘膜；和
在沉积有所述绝缘膜的所述通孔的内侧填充电极材料，以形成贯通电极。
(6)
一种固态成像元件，包括：
其上至少形成有光电转换元件和像素晶体管的第一半导体基板；
贴合到第一半导体基板的第二半导体基板；和
将第一半导体基板和第二半导体基板彼此电气连接的贯通电极，其中
所述贯通电极形成为使得贯穿形成在第一半导体基板内的保护二极管结构开设通孔，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔的内侧填充电极材料。
(7)
一种组装有半导体装置的电子设备，
所述半导体装置包括：
其上形成有给定电路的第一半导体基板；
贴合到第一半导体基板的第二半导体基板；和
将第一半导体基板和第二半导体基板彼此电气连接的贯通电极，其中
所述贯通电极形成为使得贯穿形成在第一半导体基板内的保护二极管结构开设通孔，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔的内侧填充电极材料。
[附图标记列表]
11 第一半导体基板
12 第二半导体基板
13 贯通电极
21 STI
22 P阱区域
23 侧壁绝缘膜
24 电极材料
31 通孔
41 N+扩散层
51 第一半导体基板
52 贯通电极
61 通孔

Claims (8)

1.一种半导体装置，包括
其上形成有给定电路的第一半导体基板；
贴合到第一半导体基板的第二半导体基板；和
将第一半导体基板和第二半导体基板彼此电气连接的贯通电极，其中
所述贯通电极形成为使得贯穿形成在第一半导体基板内的保护二极管结构开设通孔，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔的内侧填充电极材料，
其中所述贯通电极形成为使得贯穿所述保护二极管结构开设所述通孔，该保护二极管结构包括形成在第一半导体基板中的P型和N型中的一种的阱区域和在所述阱区域中堆叠形成的P型和N型中的另一种的扩散层，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔内填充电极材料，和
其中在所述阱区域中堆叠形成的P型和N型中的另一种的扩散层形成在针对每个贯通电极单独设置的浅沟槽隔离的凹状部分中。
2.根据权利要求1所述的半导体装置，其中
针对每个贯通电极形成保护二极管结构。
3.一种半导体装置的制造方法，所述半导体装置包括：
其上形成有给定电路的第一半导体基板，
贴合到第一半导体基板的第二半导体基板，和
将第一半导体基板和第二半导体基板彼此电气连接的贯通电极，
所述制造方法包括：
在第一半导体基板上形成P型和N型中的一种的扩散层，并且在所述扩散层的上层上堆叠P型和N型中的另一种的阱区域，以形成保护二极管结构；
将形成有所述保护二极管结构的第一半导体基板和第二半导体层彼此贴合；
从第一半导体基板侧贯穿所述保护二极管结构开设通孔；
在开设的通孔的侧壁上沉积绝缘膜，其中所述贯通电极形成为使得贯穿所述保护二极管结构开设所述通孔，该保护二极管结构包括形成在第一半导体基板中的P型和N型中的另一种的阱区域和在所述阱区域中堆叠形成的P型和N型中的一种的扩散层；和
在沉积有所述绝缘膜的所述通孔的内侧填充电极材料，以形成贯通电极，其中在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔内填充电极材料，和其中在所述阱区域中堆叠形成的P型和N型中的一种的扩散层形成在针对每个贯通电极单独设置的浅沟槽隔离的凹状部分中。
4.根据权利要求3所述的制造方法，其中
针对每个贯通电极形成保护二极管结构。
5.一种固态成像元件，包括：
其上至少形成有光电转换元件和像素晶体管的第一半导体基板；
贴合到第一半导体基板的第二半导体基板；和
将第一半导体基板和第二半导体基板彼此电气连接的贯通电极，其中
所述贯通电极形成为使得贯穿形成在第一半导体基板内的保护二极管结构开设通孔，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔的内侧填充电极材料，
其中所述贯通电极形成为使得贯穿所述保护二极管结构开设所述通孔，该保护二极管结构包括形成在第一半导体基板中的P型和N型中的一种的阱区域和在所述阱区域中堆叠形成的P型和N型中的另一种的扩散层，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔内填充电极材料，和
其中在所述阱区域中堆叠形成的P型和N型中的另一种的扩散层形成在针对每个贯通电极单独设置的浅沟槽隔离的凹状部分中。
6.根据权利要求5所述的固态成像元件，其中
针对每个贯通电极形成保护二极管结构。
7.一种组装有半导体装置的电子设备，
所述半导体装置包括：
其上形成有给定电路的第一半导体基板；
贴合到第一半导体基板的第二半导体基板；和
将第一半导体基板和第二半导体基板彼此电气连接的贯通电极，其中
所述贯通电极形成为使得贯穿形成在第一半导体基板内的保护二极管结构开设通孔，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔的内侧填充电极材料，
其中所述贯通电极形成为使得贯穿所述保护二极管结构开设所述通孔，该保护二极管结构包括形成在第一半导体基板中的P型和N型中的一种的阱区域和在所述阱区域中堆叠形成的P型和N型中的另一种的扩散层，在所述通孔的侧壁上沉积绝缘膜，然后在沉积有所述绝缘膜的所述通孔内填充电极材料，和
其中在所述阱区域中堆叠形成的P型和N型中的另一种的扩散层形成在针对每个贯通电极单独设置的浅沟槽隔离的凹状部分中。
8.根据权利要求7所述的电子设备，其中
针对每个贯通电极形成保护二极管结构。
CN201880007138.0A 2017-01-24 2018-01-10 半导体装置及其制造方法、固态成像元件和电子设备 Active CN110199392B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017010053 2017-01-24
JP2017-010053 2017-01-24
PCT/JP2018/000232 WO2018139188A1 (ja) 2017-01-24 2018-01-10 半導体装置および製造方法、固体撮像素子、並びに電子機器

Publications (2)

Publication Number Publication Date
CN110199392A CN110199392A (zh) 2019-09-03
CN110199392B true CN110199392B (zh) 2023-05-12

Family

ID=62979346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880007138.0A Active CN110199392B (zh) 2017-01-24 2018-01-10 半导体装置及其制造方法、固态成像元件和电子设备

Country Status (6)

Country Link
US (2) US10916538B2 (zh)
EP (1) EP3576151A4 (zh)
JP (1) JP7123813B2 (zh)
KR (1) KR102498387B1 (zh)
CN (1) CN110199392B (zh)
WO (1) WO2018139188A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110199392B (zh) * 2017-01-24 2023-05-12 索尼半导体解决方案公司 半导体装置及其制造方法、固态成像元件和电子设备
JP2021068737A (ja) * 2019-10-17 2021-04-30 本田技研工業株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200400627A (en) * 2002-06-27 2004-01-01 Canon Kk Solid-state image sensing device and camera system using the same
CN101715081A (zh) * 2008-09-30 2010-05-26 东部高科股份有限公司 图像传感器及其制造方法
CN101715076A (zh) * 2008-09-30 2010-05-26 东部高科股份有限公司 图像传感器和用于制造图像传感器的方法
CN101740592A (zh) * 2008-11-07 2010-06-16 索尼株式会社 固态成像装置、固态成像装置的制造方法和电子设备
WO2016009943A1 (ja) * 2014-07-15 2016-01-21 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
CN105409002A (zh) * 2013-08-19 2016-03-16 索尼公司 固态成像元件和电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250561A (ja) 2004-04-12 2007-09-27 Japan Science & Technology Agency 半導体素子および半導体システム
TWI372457B (en) * 2009-03-20 2012-09-11 Ind Tech Res Inst Esd structure for 3d ic tsv device
TWI515885B (zh) * 2009-12-25 2016-01-01 新力股份有限公司 半導體元件及其製造方法，及電子裝置
JP5853351B2 (ja) 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US8441104B1 (en) * 2011-11-16 2013-05-14 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (TSV)
JP2013157422A (ja) * 2012-01-30 2013-08-15 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP6012262B2 (ja) 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
KR102013770B1 (ko) 2012-08-30 2019-08-23 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
WO2015063533A1 (en) 2013-11-01 2015-05-07 Sony Corporation Distribution of network status and information in wlan networks for self-optimization/organization
TWI809268B (zh) * 2013-11-06 2023-07-21 日商新力股份有限公司 攝像裝置及電子機器
US10658296B2 (en) * 2016-09-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric film for semiconductor fabrication
CN110199392B (zh) * 2017-01-24 2023-05-12 索尼半导体解决方案公司 半导体装置及其制造方法、固态成像元件和电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200400627A (en) * 2002-06-27 2004-01-01 Canon Kk Solid-state image sensing device and camera system using the same
CN101715081A (zh) * 2008-09-30 2010-05-26 东部高科股份有限公司 图像传感器及其制造方法
CN101715076A (zh) * 2008-09-30 2010-05-26 东部高科股份有限公司 图像传感器和用于制造图像传感器的方法
CN101740592A (zh) * 2008-11-07 2010-06-16 索尼株式会社 固态成像装置、固态成像装置的制造方法和电子设备
CN105409002A (zh) * 2013-08-19 2016-03-16 索尼公司 固态成像元件和电子设备
WO2016009943A1 (ja) * 2014-07-15 2016-01-21 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器

Also Published As

Publication number Publication date
US20200126969A1 (en) 2020-04-23
US10916538B2 (en) 2021-02-09
WO2018139188A1 (ja) 2018-08-02
US11605625B2 (en) 2023-03-14
KR102498387B1 (ko) 2023-02-13
JP7123813B2 (ja) 2022-08-23
EP3576151A4 (en) 2020-06-03
KR20190107667A (ko) 2019-09-20
US20210125978A1 (en) 2021-04-29
JPWO2018139188A1 (ja) 2019-11-14
CN110199392A (zh) 2019-09-03
EP3576151A1 (en) 2019-12-04

Similar Documents

Publication Publication Date Title
CN110100312B (zh) 固态成像装置和电子设备
US11798968B2 (en) Image pickup device and electronic apparatus
US11742366B2 (en) Solid-state imaging element and electronic equipment
CN110785849B (zh) 摄像装置和电子设备
US20240096915A1 (en) Solid-state image pickup apparatus and electronic equipment
US10880506B2 (en) Solid-state imaging device, electronic apparatus, and driving method
US11605625B2 (en) Semiconductor device and manufacturing method therefor, solid-state imaging element, and electronic equipment
US20210375976A1 (en) Imaging device and electronic apparatus
US20240014230A1 (en) Solid-state imaging element, method of manufacturing the same, and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant