KR20230001027A - 화소 및 표시 장치 - Google Patents

화소 및 표시 장치 Download PDF

Info

Publication number
KR20230001027A
KR20230001027A KR1020210082820A KR20210082820A KR20230001027A KR 20230001027 A KR20230001027 A KR 20230001027A KR 1020210082820 A KR1020210082820 A KR 1020210082820A KR 20210082820 A KR20210082820 A KR 20210082820A KR 20230001027 A KR20230001027 A KR 20230001027A
Authority
KR
South Korea
Prior art keywords
period
electrode
light
control signal
transistor
Prior art date
Application number
KR1020210082820A
Other languages
English (en)
Inventor
전재현
이동규
양진욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210082820A priority Critical patent/KR20230001027A/ko
Priority to US17/586,054 priority patent/US11676535B2/en
Priority to CN202210677284.2A priority patent/CN115527494A/zh
Publication of KR20230001027A publication Critical patent/KR20230001027A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치의 화소는 발광 다이오드 및 복수의 스캔 신호들 및 발광 제어 신호에 응답해서 상기 발광 다이오드로 데이터 신호에 대응하는 전류를 제공하는 화소 회로를 포함하며, 상기 발광 제어 신호는 제1 구간 및 제2 구간을 포함하고, 상기 제2 구간은 발광 온 구간 및 발광 오프 구간을 포함하고, 상기 발광 제어 신호는 상기 발광 온 구간에서 액티브 레벨이고, 상기 제1 구간 및 상기 발광 오프 구간 각각에서 인액티브 레벨이며, 상기 발광 제어 신호의 상기 발광 온 구간 및 상기 발광 오프 구간은 디밍 모드의 발광 비율에 따라 가변될 수 있다.

Description

화소 및 표시 장치{PIXEL AND DISPLAY DEVICE}
본 발명은 화소 및 그것을 포함하는 표시 장치에 관한 것이다.
표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기 발광 표시 장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
유기 발광 표시 장치는 데이터 라인들 및 스캔 라인에 연결되는 화소들을 포함한다. 화소들은 일반적으로 유기 발광 다이오드와, 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 회로부를 포함한다. 유기 발광 다이오드는 회로부로부터 전달된 전류량에 대응하여 소정 휘도의 빛을 생성한다.
본 발명의 목적은 다양한 구동 주파수에서 동작할 수 있는 화소 및 장치를 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 화소는 발광 다이오드 및 복수의 스캔 신호들 및 발광 제어 신호에 응답해서 상기 발광 다이오드로 데이터 신호에 대응하는 전류를 제공하는 화소 회로를 포함한다. 상기 발광 제어 신호는 제1 구간 및 제2 구간을 포함하고, 상기 제2 구간은 발광 온 구간 및 및 상기 발광 온 구간과 연속하는 발광 오프 구간을 포함하고, 상기 발광 제어 신호는 상기 발광 온 구간에서 액티브 레벨이고, 상기 제1 구간 및 상기 발광 오프 구간 각각에서 인액티브 레벨이며, 상기 발광 제어 신호의 상기 발광 온 구간 및 상기 발광 오프 구간은 디밍 모드의 발광 비율에 따라 가변된다.
일 실시예에 있어서, 상기 발광 제어 신호의 상기 제1 구간의 유지 시간은 상기 디밍 모드동안 일정하게 유지될 수 있다.
일 실시예에 있어서, 상기 디밍 모드의 상기 발광 비율이 증가할수록 상기 제2 구간 중 상기 발광 온 구간은 감소하고, 상기 발광 오프 구간은 증가할 수 있다.
일 실시예에 있어서, 상기 제1 구간은 상기 복수의 스캔 신호들 중 어느 하나가 상기 액티브 레벨에서 상기 인액티브 레벨로 천이한 후 상기 발광 제어 신호가 상기 인액티브 레벨에서 상기 액티브 레벨로 천이할 때까지의 시간일 수 있다.
일 실시예에 있어서, 상기 화소 회로는 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 다이오드의 제1 전극과 전기적으로 연결되는 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 상기 데이터 신호를 수신하는 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터 및 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 발광 제어 신호는 제1 발광 제어 신호 및 제2 발광 제어 신호를 포함할 수 있다.
일 실시예에 있어서, 상기 화소 회로는 상기 제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제2 전극 및 상기 제1 발광 제어 신호를 수신하는 게이트 전극을 포함하는 발광 제어 트랜지스터 및 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제1 전극, 바이어스 전압을 수신하는 제2 전극 및 상기 복수의 스캔 신호들 중 제4 스캔 신호를 수신하는 바이어스 트랜지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 전압 라인은 제1 구동 전압을 수신하고, 상기 발광 다이오드의 캐소드는 제1 구동 전압과 다른 제2 구동 전압을 수신하는 제2 구동 전압 라인과 연결될 수 있다.
일 실시예에 있어서, 상기 화소 회로는 상기 제1 노드와 연결된 제1 전극, 제3 전압 라인과 연결된 제2 전극 및 상기 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터, 상기 제2 노드와 연결된 제1 전극, 제4 전압 라인과 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터, 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극과 연결된 제2 전극 및 상기 제2 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터, 상기 발광 다이오드의 상기 제1 전극과 연결된 제1 전극, 상기 제4 전압 라인과 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터 및 상기 제1 전압 라인과 상기 제1 노드 사이에 연결된 제2 커패시터를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제3 전압 라인은 기준 전압을 수신하고, 상기 제4 전압 라인은 초기화 전압을 수신할 수 있다.
일 실시예에 있어서, 상기 제1 발광 제어 신호 및 제2 발광 제어 신호 각각은 상기 제1 구간 및 상기 제2 구간을 포함하고, 상기 제2 구간은 상기 발광 온 구간 및 상기 발광 오프 구간을 포함할 수 있다.
일 실시예에 있어서, 한 프레임은 상기 화소 회로가 상기 데이터 신호를 수신하는 액티브 구간 및 상기 데이터 신호를 수신하지 않는 블랭크 구간을 포함하고, 상기 액티브 구간 및 상기 블랭크 구간 각각은 상기 제1 구간 및 상기 제2 구간을 포함할 수 있다.
본 발명의 일 특징에 따른 표시 장치는 복수의 스캔 라인들, 발광 제어 라인 및 데이터 라인에 연결된 화소를 포함하는 표시 패널, 복수의 스캔 신호들을 상기 복수의 스캔 라인들로 출력하는 스캔 구동 회로, 데이터 신호를 상기 데이터 라인으로 출력하는 데이터 구동 회로, 발광 제어 신호를 상기 발광 제어 라인으로 출력하는 발광 구동 회로 및 상기 스캔 구동 회로, 상기 데이터 구동 회로 및 상기 발광 구동 회로를 제어하는 구동 컨트롤러를 포함한다. 상기 화소는 발광 다이오드 및 상기 복수의 스캔 신호들 및 상기 발광 제어 신호에 응답해서 상기 발광 다이오드로 상기 데이터 신호에 대응하는 전류를 제공하는 화소 회로를 포함하며, 상기 발광 제어 신호는 제1 구간 및 제2 구간을 포함하고, 상기 제2 구간은 발광 온 구간 및 발광 오프 구간을 포함하고, 상기 발광 제어 신호는 상기 발광 온 구간에서 액티브 레벨이고, 상기 제1 구간 및 상기 발광 오프 구간 각각에서 인액티브 레벨이며, 상기 발광 제어 신호의 상기 발광 온 구간 및 상기 발광 오프 구간은 디밍 모드의 발광 비율에 따라 가변될 수 있다.
일 실시예에 있어서, 상기 발광 제어 신호의 상기 제1 구간의 유지 시간은 상기 디밍 모드동안 일정하게 유지될 수 있다.
일 실시예에 있어서, 상기 디밍 모드의 상기 발광 비율이 증가할수록 상기 제2 구간 중 상기 발광 온 구간은 감소하고, 상기 발광 오프 구간은 증가할 수 있다.
일 실시예에 있어서, 상기 제1 구간은 상기 복수의 스캔 신호들 중 어느 하나가 상기 액티브 레벨에서 상기 인액티브 레벨로 천이한 후 상기 발광 제어 신호가 상기 인액티브 레벨에서 상기 액티브 레벨로 천이할 때까지의 시간일 수 있다.
일 실시예에 있어서, 상기 화소 회로는 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 다이오드의 제1 전극과 전기적으로 연결되는 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 상기 데이터 라인과 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터 및 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 화소 회로는 상기 제1 노드와 연결된 제1 전극, 제3 전압 라인과 연결된 제2 전극 및 상기 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터, 상기 제2 노드와 연결된 제1 전극, 제4 전압 라인과 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터, 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극과 연결된 제2 전극 및 제2 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터, 상기 발광 다이오드의 상기 제1 전극과 연결된 제1 전극, 상기 제4 전압 라인과 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터, 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제1 전극, 바이어스 전압을 수신하는 제2 전극 및 상기 복수의 스캔 신호들 중 제4 스캔 신호를 수신하는 제8 트랜지스터, 상기 제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제2 전극 및 제1 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제9 트랜지스터 및 상기 제1 전압 라인과 상기 제1 노드 사이에 연결된 제2 커패시터를 포함하고, 상기 발광 제어 신호는 상기 제1 발광 제어 신호 및 상기 제2 발광 제어 신호를 포함할 수 있다.
본 발명의 일 특징에 따른 표시 장치는 발광 다이오드, 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 다이오드의 제1 전극과 전기적으로 연결되는 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 데이터 라인과 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터 및 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터, 상기 제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제2 전극 및 제1 발광 제어 신호를 수신하는 게이트 전극을 포함하는 발광 제어 트랜지스터, 및 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제1 전극, 바이어스 전압을 수신하는 제2 전극 및 제3 스캔 신호를 수신하는 바이어스 트랜지스터를 포함한다. 상기 제1 발광 제어 신호는 제1 구간 및 제2 구간을 포함하고, 상기 제2 구간은 발광 온 구간 및 발광 오프 구간을 포함하고, 상기 제1 발광 제어 신호는 상기 발광 온 구간에서 액티브 레벨이고, 상기 제1 구간 및 상기 발광 오프 구간 각각에서 인액티브 레벨이며, 상기 제1 발광 제어 신호의 상기 발광 온 구간 및 상기 발광 오프 구간은 디밍 모드의 발광 비율에 따라 가변될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제1 노드와 연결된 제1 전극, 기준 전압 라인과 연결된 제2 전극 및 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터, 상기 제2 노드와 연결된 제1 전극, 초기화 전압 라인과 연결된 제2 전극 및 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터, 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극과 연결된 제2 전극 및 제2 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터, 및 상기 발광 다이오드의 상기 제1 전극과 연결된 제1 전극, 상기 초기화 전압 라인과 연결된 제2 전극 및 상기 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터를 더 포함할 수 있다.
이와 같은 구성을 갖는 표시 장치는 발광 제어 신호의 펄스 폭을 조절함으로써 화소의 휘도를 조절할 수 있다. 특히, 발광 제어 신호의 발광 온 구간 및 발광 오프 구간을 발광 비율에 따라 조절함으로써 제1 트랜지스터의 히스테리시스 특성에 의한 화질 열화를 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 3a, 도 3b 및 도 3c는 표시 장치의 동작을 설명하기 위한 타이밍도이다.
도 4는 도 2에 도시된 화소의 액티브 구간 및 블랭크 구간의 동작을 설명하기 위한 타이밍도이다.
도 5a, 도 5b 및 도 5c는 바이어스 전압을 제1 트랜지스터의 제1 전극으로 제공하지 않을 때 화소의 동작에 대한 실험 결과들이다.
도 6a, 도 6b 및 도 6c는 바이어스 전압을 제1 트랜지스터의 제1 전극으로 제공할 때 화소의 동작에 대한 실험 결과들이다.
도 7은 발광 제어 신호의 펄스 폭을 변경하여 화소의 휘도를 조절하는 방법을 예시적으로 보여주는 도면이다.
도 8은 발광 비율에 따른 바이어스 전압과 휘도차의 관계를 예시적으로 보여주는 그래프이다.
도 9는 발광 제어 신호의 펄스 폭을 변경하여 화소의 휘도를 조절하는 방법을 예시적으로 보여주는 도면이다.
도 10a 및 도 10b는 도 2에 도시된 화소의 액티브 구간 및 블랭크 구간의 동작을 설명하기 위한 타이밍도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 패널(DP), 구동 컨트롤러(100), 데이터 구동 회로(200) 및 전압 발생기(300)를 포함한다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 구동 회로(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 스캔 제어 신호(SCS), 데이터 제어 신호(DCS) 및 발광 구동 제어 신호(ECS)를 출력한다.
데이터 구동 회로(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 구동 회로(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
전압 발생기(300)는 표시 패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(300)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 기준 전압(VREF), 초기화 전압(VINT) 및 바이어스 전압(Vbias)을 발생한다.
표시 패널(DP)은 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, EBL1-EBLn), 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb), 데이터 라인들(DL1-DLm) 및 화소들(PX)을 포함한다. 표시 패널(DP)은 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)를 더 포함할 수 있다. 일 실시예에서, 스캔 구동 회로(SD)는 표시 패널(DP)의 제1 측에 배열된다. 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, EBL1-EBLn)은 스캔 구동 회로(SD)로부터 제1 방향(DR1)으로 연장된다.
발광 구동 회로(EDC)는 표시 패널(DP)의 제2 측에 배열된다. 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb)은 발광 구동 회로(EDC)로부터 제1 방향(DR1)의 반대 방향으로 연장된다.
스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, EBL1-EBLn) 및 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb)은 제2 방향(DR2)으로 서로 이격되어 배열된다. 데이터 라인들(DL1-DLm)은 데이터 구동 회로(200)로부터 제2 방향(DR2)의 반대 방향으로 연장되며, 제1 방향(DR1)으로 서로 이격되어 배열된다.
도 1에 도시된 예에서, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소들(PX)을 사이에 두고 마주보고 배열되나, 본 발명은 이에 한정되지 않는다. 예를 들어, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 표시 패널(DP)의 제1 측 및 제2 측 중 어느 하나에 서로 인접하게 배치될 수 있다. 일 실시예에서, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 하나의 회로로 구성될 수 있다.
복수의 화소들(PX)은 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, EBL1-EBLn), 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb), 그리고 데이터 라인들(DL1-DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PX) 각각은 4개의 스캔 라인들 및 2개의 발광 제어 라인들에 전기적으로 연결될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 1 번째 행의 화소들은 스캔 라인들(GIL1, GCL1, GWL1) 및 발광 제어 라인(EML1)에 연결될 수 있다. 또한 2 번째 행의 화소들은 스캔 라인들(GIL2, GCL2, GWL2) 및 발광 제어 라인들(EML1)에 연결될 수 있다.
복수의 화소들(PX) 각각은 발광 다이오드(ED, 도 2 참조) 및 발광 다이오드(ED)의 발광을 제어하는 화소 회로(PXC, 도 2 참조)를 포함한다. 화소 회로(PXC)는 1개 이상의 트랜지스터 및 1개 이상의 커패시터를 포함할 수 있다. 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소 회로(PXC)의 트랜지스터들과 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(300)로부터의 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 기준 전압(VREF), 초기화 전압(VINT) 및 바이어스 전압(Vbias)을 수신한다.
스캔 구동 회로(SD)는 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 구동 회로(SD)는 스캔 제어 신호(SCS)에 응답해서 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, EBL1-EBLn)로 스캔 신호들을 출력할 수 있다.
발광 구동 회로(EDC)는 구동 컨트롤러(100)로부터의 발광 구동 제어 신호(ECS)에 응답해서 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb)로 발광 제어 신호들을 출력할 수 있다.
본 발명의 일 실시예에 따른 구동 컨트롤러(100)는 구동 주파수를 결정하고, 결정된 구동 주파수에 따라 데이터 구동 회로(200), 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)를 제어할 수 있다.
또한 본 발명의 일 실시예에 따른 구동 컨트롤러(100)는 디밍 모드에 대응하는 발광 구동 제어 신호(ECS)를 발광 구동 회로(EDC)로 제공할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 2에는 도 1에 도시된 데이터 라인들(DL1-DLm) 중 i번째 데이터 라인(DLi), 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, EBL1-EBLn) 중 j번째 스캔 라인들(GILj, GCLj, GWLj, EBLj) 그리고 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb) 중 j번째 발광 제어 라인들(EMLja, EMLjb)에 접속된 화소(PXij)의 등가 회로도를 예시적으로 도시하였다.
도 1에 도시된 복수의 화소들(PX) 각각은 도 2에 도시된 화소(PXij)의 등가 회로도와 동일한 회로 구성을 가질 수 있다.
도 2를 참조하면, 일 실시예에 따른 표시 장치의 화소(PXij)는 화로 회로(PXC) 그리고 적어도 하나의 발광 다이오드(light emitting diode)(ED)를 포함한다. 이 실시예에서는 하나의 화소(PXij)가 하나의 발광 다이오드(ED)를 포함하는 예를 설명한다.
화로 회로(PXC)는 제1 내지 제9 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8, T9) 및 커패시터들(Chold, Cst)을 포함한다. 이 실시예에서, 제1 내지 제9 트랜지스터들(T1-T9)들 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 트랜지스터이다. 다른 실시예에서, 제1 내지 제9 트랜지스터들(T1-T9) 전체가 N-타입 트랜지스터일 수 있다. 다른 실시예에서, 제1 내지 제9 트랜지스터들(T1-T9) 중 적어도 하나가 P-타입 트랜지스터이고 나머지는 N-타입 트랜지스터일 수 있다.
또한 본 발명에 따른 화소(PXij)의 회로 구성은 도 2에 제한되지 않는다. 도 2에 도시된 화소는(PXij)는 하나의 예시에 불과하고 화소(PXij)의 회로 구성은 변형되어 실시될 수 있다.
스캔 라인들(GILj, GCLj, GWLj, EBLj)은 스캔 신호들(GIj, GCj, GWj, EBj)을 각각 전달하고, 발광 제어 라인들(EMLja, EMLjb)은 발광 제어 신호들(EMja, EMjb)을 전달할 수 있다. 데이터 라인(DLi)은 데이터 신호(Di)를 전달한다. 데이터 신호(Di)는 표시 장치(DD, 도 1 참조)에 입력되는 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다. 제1 내지 5 전압 라인들(VL1-VL5)은 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 기준 전압(VREF), 초기화 전압(VINT) 및 바이어스 전압(Vbias)을 각각 화소(PXij)로 전달할 수 있다. 바이어스 전압(Vbias)은 예를 들어, 4~7V일 수 있다.
커패시터(Chold)는 제1 전압 라인(VL1)과 제1 노드(N1) 사이에 연결된다. 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결된다.
제1 트랜지스터(T1)는 제9 트랜지스터(T9)를 경유하여 제1 전압 라인(VL1)과 전기적으로 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드(anode)와 전기적으로 연결된 제2 전극 및 게이트 전극을 포함한다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극 및 스캔 라인(GWLj)과 연결된 게이트 전극을 포함한다. 제2 트랜지스터(T2)는 스캔 라인(GWLj)을 통해 수신되는 스캔 신호(GWj)에 응답해서 데이터 라인(DLi)을 통해 수신되는 데이터 신호(Di)를 제1 노드(N1)로 전달한다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 제2 노드(N2)와 연결된 제2 전극, 스캔 라인(GCLj)과 연결된 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 및 스캔 라인(GCLj)을 통해 수신되는 스캔 신호(GCj)에 응답해서 제1 트랜지스터(T1)의 게이트 전극과 제1 전극을 전기적으로 연결할 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 연결된 제1 전극, 제4 전압 라인(또는 초기화 전압 라인)(VL4)과 연결된 제2 전극 및 스캔 라인(GILj)과 연결된 게이트 전극을 포함한다. 제4 트랜지스터(T4)는 스캔 라인(GILj)을 통해 수신되는 스캔 신호(GIj)에 응답해서 제4 전압 라인(VL4)을 통해 수신되는 초기화 전압(VINT)을 제2 노드(N2)로 전달한다.
제5 트랜지스터(T5)는 제1 노드(N1)와 연결된 제1 전극, 제3 전압 라인(또는 기준 전압 라인)(VL3)과 연결된 제2 전극 및 스캔 라인(GCLj)과 연결된 게이트 전극을 포함한다. 제5 트랜지스터(T5)는 스캔 라인(GCLj)을 통해 수신되는 스캔 신호(GCj)에 의해 턴 온되어서 기준 전압(VREF)을 제1 노드(N1)로 전달할 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 다이오드(ED)의 애노드에 연결된 제2 전극 및 발광 제어 라인(EMLjb)에 연결된 게이트 전극을 포함한다. 제6 트랜지스터(T6)는 발광 제어 라인(EMLjb)을 통해 수신되는 발광 제어 신호(EMjb)에 의해 턴 온되어서 제1 트랜지스터(T1)의 제2 전극을 발광 다이오드(ED)에 전기적으로 연결할 수 있다.
제7 트랜지스터(T7)는 발광 다이오드(ED)의 애노드에 연결된 제1 전극, 제3 전압 라인(VL3)과 연결된 제2 전극 및 스캔 라인(EBLj)과 연결된 게이트 전극을 포함한다. 제7 트랜지스터(T7)는 스캔 라인(EBLj)을 통해 전달받은 스캔 신호(EBj)에 따라 턴 온되어 발광 다이오드(ED)의 애노드의 전류를 제3 전압 라인(VL3)으로 바이패스한다.
제8 트랜지스터(또는 바이어스 트랜지스터)(T8)는 제1 트랜지스터(T1)의 제1 전극과 연결된 제1 전극, 제5 전압 라인(VL5)과 연결된 제2 전극 및 스캔 라인(EBLj)에 연결된 게이트 전극을 포함한다. 제8 트랜지스터(T8)는 스캔 라인(EBLj)을 통해 수신되는 스캔 신호(EBj)에 의해 턴 온되어서 제5 전압 라인(VL5)을 제1 트랜지스터(T1)의 제1 전극에 전기적으로 연결할 수 있다.
제9 트랜지스터(또는 발광 제어 트랜지스터)(T9)는 제1 전압 라인(VL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 발광 제어 라인(EMLja)에 연결된 게이트 전극을 포함한다. 제9 트랜지스터(T9)는 발광 제어 라인(EMLja)을 통해 수신되는 발광 제어 신호(EMja)에 의해 턴 온되어서 제1 전압 라인(VL1)을 제1 트랜지스터(T1)의 제1 전극에 전기적으로 연결할 수 있다.
발광 다이오드(ED)는 제6 트랜지스터(T6)의 제2 전극에 연결된 애노드 및 제2 전압 라인(VL2)과 연결된 캐소드를 포함한다.
도 3a, 도 3b 및 도 3c는 표시 장치의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 2, 도 3a, 도 3b 및 도 3c를 참조하면, 설명의 편의를 위해 표시 장치(DD)는 제1 주파수(예를 들면, 240Hz), 제2 주파수(예를 들면, 120Hz) 및 제3 주파수(예를 들면, 60Hz)로 동작하는 것을 일 예로 설명하나, 본 발명은 이에 한정되지 않는다. 표시 장치(DD)의 구동 주파수는 다양하게 변경될 수 있다. 일 실시예에서, 영상 신호(RGB)의 타입에 따라 표시 장치(DD)의 구동 주파수는 제1 주파수, 제2 주파수 및 제3 주파수 중 어느 하나로 선택될 수 있다. 또한 표시 장치(DD)는 동작 중 구동 주파수를 특정 주파수로 고정하지 않고, 제1 내지 제3 주파수 중 어느 하나로 수시로 변경할 수 있다.
구동 컨트롤러(100)는 스캔 제어 신호(SCS)를 스캔 구동 회로(SD)로 제공한다. 스캔 제어 신호(SCS)는 표시 장치(DD)의 구동 주파수에 대한 정보를 포함할 수 있다. 스캔 구동 회로(SD)는 스캔 제어 신호(SCS)에 응답해서 구동 주파수에 대응하는 스캔 신호들(GC1-GCn, GI1-GIn, GW1-GWn, EB1-EBn)을 출력할 수 있다.
도 3a는 표시 장치(DD)의 구동 주파수가 제1 주파수(예를 들면, 240Hz)일 때 스캔 신호들의 타이밍도이다.
도 1 및 도 3a를 참조하면, 구동 주파수가 제1 주파수(예를 들면, 240Hz)일 때 스캔 구동 회로(SD)는 프레임들(F11, F12, F13, F14) 각각에서 스캔 신호들(GW1-GWn)을 순차적으로 로우 레벨로 활성화하고, 스캔 신호들(EB1-EBn)을 순차적으로 로우 레벨로 활성화한다. 도 3a에는 스캔 신호들(GW1-GWn) 및 스캔 신호들(EB1-EBn)만 도시되었으나, 스캔 신호들(GI1-GIn, GC1-GCn) 및 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)도 프레임들(F11, F12, F13, F14) 각각에서 순차적으로 활성화될 수 있다.
도 3b는 표시 장치(DD)의 구동 주파수가 제2 주파수(예를 들면, 120Hz)일 때 스캔 신호들의 타이밍도이다.
도 1 및 도 3b를 참조하면, 구동 주파수가 제2 주파수(예를 들면, 120Hz)일 때 프레임들(F21, F22) 각각의 지속 시간은 도 3a에 도시된 프레임들(F11, F12, F13, F14) 각각의 지속 시간의 2배일 수 있다. 프레임들(F21, F22) 각각은 1개의 액티브 구간(AP)과 1개의 블랭크 구간(BP)을 포함할 수 있다. 스캔 구동 회로(SD)는 액티브 구간(AP)동안 스캔 신호들(GW1-GWn)을 순차적으로 로우 레벨로 활성화하고, 스캔 신호들(EB1-EBn)을 순차적으로 로우 레벨로 활성화한다. 도 3b에는 스캔 신호들(GW1-GWn) 및 스캔 신호들(EB1-EBn)만 도시되었으나, 스캔 신호들(GI1-GIn, GC1-GCn) 및 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)도 프레임들(F21, F22) 각각의 액티브 구간(AP)에서 순차적으로 활성화될 수 있다.
스캔 구동 회로(SD)는 블랭크 구간(BP)동안 스캔 신호들(GW1-GWn)을 인액티브 레벨(예를 들면, 하이 레벨)로 유지하고, 스캔 신호들(EB1-EBn)을 순차적으로 활성화할 수 있다.
도 3b에 도시되지 않았으나, 스캔 구동 회로(SD)는 블랭크 구간(BP)동안 스캔 신호들(GI1-GIn, GC1-GCn)을 인액티브 레벨(예를 들면, 하이 레벨)로 유지할 수 있다. 발광 구동 회로(EDC)는 블랭크 구간(BP)동안 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)을 순차적으로 활성화할 수 있다.
앞서 설명한 도 3a에 도시된 예에서, 프레임들(F11, F12, F13, F14) 각각은 도 3b에 도시된 액티브 구간(AP)에 대응할 수 있다.
도 3c는 표시 장치(DD)의 구동 주파수가 제3 주파수(예를 들면, 60Hz)일 때 시작 신호(STV) 및 스캔 신호들의 타이밍도이다.
도 1 및 도 3c를 참조하면, 구동 주파수가 제3 주파수(예를 들면, 60Hz)일 때 프레임(F31)의 지속 시간은 도 3b에 도시된 프레임들(F21, F22) 각각의 지속 시간의 2배일 수 있다. 프레임(F31)의 지속 시간은 도 3a에 도시된 프레임들(F11, F12, F13, F14) 각각의 지속 시간의 4배일 수 있다.
프레임(F31)은 1개의 액티브 구간(AP)과 3개의 블랭크 구간(BP)을 포함할 수 있다. 스캔 구동 회로(SD)는 액티브 구간(AP)동안 스캔 신호들(GW1-GWn)을 순차적으로 로우 레벨로 활성화하고, 스캔 신호들(EB1-EBn)을 순차적으로 로우 레벨로 활성화한다. 도 3c에는 스캔 신호들(GW1-GWn) 및 스캔 신호들(EB1-EBn)만 도시되었으나, 스캔 신호들(GI1-GIn, GC1-GCn) 및 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)도 프레임(F31)의 액티브 구간(AP)에서 순차적으로 활성화될 수 있다.
스캔 구동 회로(SD)는 블랭크 구간(BP)동안 스캔 신호들(GW1-GWn)을 인액티브 레벨(예를 들면, 하이 레벨)로 유지하고, 스캔 신호들(EB1-EBn)을 순차적으로 활성화할 수 있다.
도 3c에 도시되지 않았으나, 스캔 구동 회로(SD)는 블랭크 구간(BP)동안 스캔 신호들(GI1-Gin, GC1-GCn)을 인액티브 레벨(예를 들면, 하이 레벨)로 유지할 수 있다. 발광 구동 회로(EDC)는 블랭크 구간(BP)동안 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)을 순차적으로 활성화할 수 있다.
도 4는 도 2에 도시된 화소의 액티브 구간(AP) 및 블랭크 구간(BP)의 동작을 설명하기 위한 타이밍도이다.
도 4를 참조하면, 액티브 구간(AP)은 제1 내지 제4 구간들(t1-t4)을 포함하고, 블랭크 구간(BP)은 제5 및 제6 구간들(t5, t6)을 포함할 수 있다.
도 2 및 도 4를 참조하면, 액티브 구간(AP)의 제1 구간(t1)동안 발광 제어 신호(EMja)는 액티브 레벨(예를 들면, 로우 레벨)이고, 발광 제어 신호(EMjb)는 인액티브 레벨(예를 들면, 하이 레벨)이다. 즉, 초기화 구간동안 제9 트랜지스터(T9)는 턴 온되고, 제6 트랜지스터(T6)는 턴 오프된다.
제1 구간(t1)동안 스캔 신호(GIj)가 액티브 레벨(예를 들면, 로우 레벨)로 천이하면, 제4 트랜지스터(T4)가 턴 온되어서 초기화 전압(VINT)이 제2 노드(N2)로 제공된다. 스캔 신호(GIj)가 액티브 레벨인 동안 제1 트랜지스터(T1)는 턴 온될 수 있다.
제1 구간(t1)동안 스캔 신호(GCj)가 액티브 레벨로 천이하면, 제3 트랜지스터(T3)가 턴 온되어서 제1 트랜지스터(T1)의 게이트 전극과 제2 전극이 전기적으로 연결될 수 있다. 초기화 전압(VINT)에 의해 턴 온된 제1 트랜지스터(T1)는 제1 구동 전압(ELVDD)과 제1 트랜지스터(T1)의 드레솔드 전압(Vth라 칭함)의 차에 대응하는 보상 전압(ELVDD-Vth)이 제2 노드(N2)에 제공될 수 있다.
제1 구간(t1)동안 스캔 신호(GCj)가 액티브 레벨(예를 들면, 로우 레벨)로 천이하면, 제5 트랜지스터(T5)가 턴 온되어서 기준전압(VREF)이 제1 노드(N1)로 제공된다.
그러므로 스캔 신호들(GIj, GCj)이 번갈아 액티브 레벨로 천이함에 따라 커패시터(Cst)의 일단인 제1 노드(N1)에는 기준 전압(Vref)이 인가되고, 커패시터(Cst)의 타단인 제2 노드(N2)에는 보상 전압(ELVDD-Vth)이 인가될 수 있다. 커패시터(Chold)의 양단에는 제1 구동 전압(ELVDD)과 기준 전압(VREF)이 인가될 수 있다.
제1 구간(t1)은 제1 트랜지스터(T1)의 게이트 전극을 초기화하고, 제1 트랜지스터(T1)의 드레솔드 전압(Vth)을 보상하는 초기화 및 보상 구간일 수 있다.
제1 구간(t1)에서 스캔 신호들(GIj, GCj)이 번갈아 여러 번 액티브 레벨로 천이함에 따라 트랜지스터(T1)의 게이트 전극의 전압은 보상 전압(ELVDD-Vth)으로 설정될 수 있다. 따라서 커패시터(Cst)의 양단 전압 및 트랜지스터(T1)의 게이트 전극의 전압이 이전 프레임의 데이터 신호(Di)에 의해 영향을 받는 것을 최소화할 수 있다.
제2 구간(t2)이 시작되면 발광 제어 신호(EMja)는 인액티브 레벨로 천이하고, 스캔 신호(GWj)가 액티브 레벨로 천이한다. 스캔 신호(GWj)가 액티브 레벨로 천이함에 따라 제2 트랜지스터(T2)가 턴 온된다. 데이터 라인(DLi)으로 제공되는 데이터 신호(Di)의 전압 즉, 데이터 전압(Vdata)은 제2 트랜지스터(T2)를 통해 제1 노드(N1)로 전달될 수 있다.
제1 노드(N1)의 전압이 기준 전압(VREF)에서 데이터 전압(Vdata)만큼 감소한 전압(VREF-Vdata)으로 변화함에 따라 커패시터(Cst)를 통해 제1 트랜지스터(T1)의 게이트 전극으로 제공되는 전압도 보상 전압(ELVDD-Vth)에서 전압(VREF-Vdata)만큼 변화하게 된다. 즉, 제1 트랜지스터(T1)의 게이트 전극의 전압은 ELVDD-Vth+VREF-Vdata이다.
제2 구간(t2)은 데이터 신호(Di)에 대응하는 데이터 전압(Vdata)을 커패시터(Cst)에 기입하는 기입 구간일 수 있다.
제3 구간(t3)에서 스캔 신호(EBj)가 액티브 레벨로 천이함에 따라 제7 트랜지스터(T7) 및 제8 트랜지스터(T8)가 턴 온된다.
제7 트랜지스터(T7)가 턴 온되면 발광 다이오드(ED)의 애노드의 전류는 제4 전압 라인(VL4)으로 바이패스될 수 있다. 제8 트랜지스터(T8)가 턴 온되면, 제1 트랜지스터(T1)의 제1 전극으로 바이어스 전압(Vbias)이 제공될 수 있다.
이 실시예에서, 스캔 신호(EBj)가 제7 트랜지스터(T7)의 게이트 전극 및 제8 트랜지스터(T8)의 게이트 전극으로 공통으로 제공되는 것으로 도시하고 설명하나, 본 발명은 이에 한정되지 않는다. 일 실시예에서, 제7 트랜지스터(T7)의 게이트 전극 및 제8 트랜지스터(T8)의 게이트 전극들로 제공되는 스캔 신호들은 서로 다른 신호일 수 있다.
제3 구간(t3)은 발광 다이오드(ED)의 애노드의 전류를 제4 전압 라인(VL4)으로 바이패스하는 바이패스 구간일 수 있다.
제4 구간(t4)동안 스캔 신호들(GIj, GCj, GWj, EBj)은 모두 인액티브 레벨로 유지될 수 있다. 제4 구간(t4)이 시작되면, 발광 제어 신호들(EMja, EMjb)은 액티브 레벨로 천이한다. 발광 제어 신호들(EMja, EMjb)에 의해 제9 트랜지스터(T9) 및 제6 트랜지스터(T6)가 턴 온됨에 따라 제9 트랜지스터(T9), 제1 트랜지스터(T1) 및 제6 트랜지스터(T6)를 통해 제1 전압 라인(VL1)부터 발광 다이오드(ED) 사이에 전류 경로가 형성될 수 있다.
발광 다이오드(ED)를 통해 흐르는 전류는 제1 트랜지스터(T1)의 게이트-소스 전압(VGS라 칭함)과 제1 트랜지스터(T1)의 드레솔드 전압(Vth)의 차의 제곱인 (VGS-Vth) 2에 비례한다. 제1 트랜지스터(T1)의 게이트 전극의 전압 레벨은(ELVDD-Vth+VREF-Vdata)이므로 발광 다이오드(ED)를 통해 흐르는 전류는 기준 전압(Vref)과 데이터 신호(Di)에 대응하는 데이터 전압(Vdata)의 차의 제곱인 (VREF-Vdata)2에 비례하게 된다. 즉, 제1 트랜지스터(T1)의 드레솔드 전압(Vth)은 발광 다이오드(ED)를 통해 흐르는 전류에 영향을 주지 않을 수 있다. 제4 구간(t14)은 발광 다이오드(ED)의 발광 구간일 수 있다.
블랭크 구간(BP)의 제5 구간(t5)에서 발광 제어 신호들(EMja, EMjb) 및 스캔 신호들(GIj, GCj, GWj)은 인액티브 레벨로 유지될 수 있다.
블랭크 구간(BP)의 제5 구간(t5)에서 스캔 신호(EBj)가 액티브 레벨로 천이하면, 제7 트랜지스터(T7) 및 제8 트랜지스터(T8)가 턴 온된다.
제7 트랜지스터(T7)가 턴 온되면 발광 다이오드(ED)의 애노드의 전류는 제4 전압 라인(VL4)으로 바이패스될 수 있다. 제8 트랜지스터(T8)가 턴 온되면, 제1 트랜지스터(T1)의 제1 전극으로 바이어스 전압(Vbias)이 제공될 수 있다. 블랭크 구간(BP)에 제1 트랜지스터(T1)의 제1 전극으로 바이어스 전압(Vbias)이 제공됨에 따라 제1 트랜지스터(T1)의 히스테리시스 특성에 의한 휘도 편차가 감소될 수 있다.
제5 구간(t5)은 제1 트랜지스터(T1)의 제1 전극으로 바이어스 전압(Vbias)을 제공하는 바이어스 구간일 수 있다.
제6 구간(t6)동안 스캔 신호들(GIj, GCj, GWj, EBj)은 모두 인액티브 레벨로 유지될 수 있다. 제6 구간(t6)이 시작되면, 발광 제어 신호들(EMja, EMjb)은 액티브 레벨로 천이한다. 발광 제어 신호들(EMja, EMjb)에 의해 제9 트랜지스터(T9) 및 제6 트랜지스터(T6)가 턴 온됨에 따라 제9 트랜지스터(T9), 제1 트랜지스터(T1) 및 제6 트랜지스터(T6)를 통해 제1 전압 라인(VL1)부터 발광 다이오드(ED) 사이에 전류 경로가 형성될 수 있다. 커패시터들(Cst, Chold)에 의해 충전된 전하에 의해 제1 트랜지스터(T1)는 턴 온 상태를 유지할 수 있다.
도 5a, 도 5b 및 도 5c는 바이어스 전압(Vbias)을 제1 트랜지스터(T1)의 제1 전극으로 제공하지 않을 때 화소의 동작에 대한 실험 결과들이다.
도 4 및 도 5a를 참조하면, 제5 구간(t5)에서 바이어스 전압(Vbias)을 제1 트랜지스터(T1)의 제1 전극으로 제공하지 않는 경우, 화소(PX)의 동작 시간이 증가함에 따라 화소(PX) 발광 휘도가 증가하는 경향을 나타낸다.
화소(PX)의 구동 주파수가 고주파수(예를 들면, 120Hz)인 경우, 화소(PX)의 동작 시간에 따른 휘도 변화는 크지 않다.
도 5a에서 점선(L_M1)은 화소(PX)가 저주파수(예를 들면, 48Hz)로 동작할 때 발광 구간(예를 들면, 도 4의 제4 구간(t4))의 평균 휘도 변화를 나타낸다. 화소(PX)의 구동 주파수가 저주파수(예를 들면, 48Hz)인 경우, 화소(PX)의 동작 시간이 증가할수록 화소(PX)의 발광 휘도는 증가한다.
화소(PX)의 구동 주파수가 저주파수(예를 들면, 48Hz)와 고주파수(예를 들면, 120Hz) 사이에서 번갈아 변경되는 경우, 화소(PX)의 동작 시간이 증가할수록 휘도 차가 사용자에게 시인될 수 있다.
도 5b를 참조하면, 초기화 구간(예를 들면, 도 4의 제1 구간(t1))동안 제1 트랜지스터(T1)의 게이트-소스 전압(VGS)은 -3.5V일 수 있다. 이 때 제1 트랜지스터(T1)의 드레솔드 전압(Vth)은 기초 드레솔드 전압(Vth_B)에서 네거티브 쉬프트한 드레솔드 전압(Vth_I)으로 변화할 수 있다.
도 5c를 참조하면, 바이어스 구간(예를 들면, 도 4의 제5 구간(t5))동안 바이어스 전압(Vbias)이 제공되지 않은 경우, 발광 구간(예를 들면, 도 4의 제6 구간(t6))동안 제1 트랜지스터(T1)의 게이트-소스 전압(VGS)은 -0.0V일 수 있다. 이 때 제1 트랜지스터(T1)의 드레솔드 전압(Vth)은 드레솔드 전압(Vth_E)으로 변화할 수 있다. 제1 트랜지스터(T1)의 드레솔드 전압(Vth)의 변화 폭이 큰 경우, 사용자에게 플리커가 시인될 수 있다.
도 6a, 도 6b 및 도 6c는 바이어스 전압(Vbias)을 제1 트랜지스터(T1)의 제1 전극으로 제공할 때 화소의 동작에 대한 실험 결과들이다.
도 4 및 도 6a를 참조하면, 화소(PX)의 구동 주파수가 고주파수(예를 들면, 120Hz)인 경우, 화소(PX)의 동작 시간에 따른 휘도 변화는 크지 않다.
도 6a에서 점선(L_M2)은 화소(PX)가 저주파수(예를 들면, 48Hz)로 동작할 때 발광 구간(예를 들면, 도 4의 제4 구간(t4))의 평균 휘도 변화를 나타낸다. 화소(PX)의 구동 주파수가 저주파수(예를 들면, 48Hz)인 경우, 화소(PX)의 동작 시간이 증가할수록 화소(PX)의 발광 휘도는 다소 증가할 수 있다.
도 5b에 도시된 평균 휘도 변화(L_M2)는 도 5a에 도시된 평균 휘도 변화(L_M1)에 비해 완만한 경사도를 갖는다. 그러므로 화소(PX)의 구동 주파수가 저주파수(예를 들면, 48Hz)와 고주파수(예를 들면, 120Hz) 사이에서 번갈아 변경되더라도 휘도 차가 사용자에게 시인되지 않을 수 있다.
도 6b를 참조하면, 초기화 구간(예를 들면, 도 4의 제1 구간(t1))동안 제1 트랜지스터(T1)의 게이트-소스 전압(VGS)은 -3.5V일 수 있다. 이 때 제1 트랜지스터(T1)의 드레솔드 전압(Vth)은 기초 드레솔드 전압(Vth_B)에서 네거티브 쉬프트한 드레솔드 전압(Vth_I)으로 변화할 수 있다.
도 6c를 참조하면, 바이어스 구간(예를 들면, 도 4의 제5 구간(t5))동안 바이어스 전압(Vbias)이 제공되는 경우, 발광 구간(예를 들면, 도 4의 제6 구간(t6))동안 제1 트랜지스터(T1)의 게이트-소스 전압(VGS)은 -3.5V일 수 있다. 이 때 제1 트랜지스터(T1)의 드레솔드 전압(Vth)은 드레솔드 전압(Vth_EM)으로 변화할 수 있다.
도 5c에 도시된 예에서, 제1 트랜지스터(T1)의 드레솔드 전압(Vth)은 드레솔드 전압(Vth_I)에서 드레솔드 전압(Vth_E)으로 변화하였으나, 도 6c에 도시된 예에서, 1 트랜지스터(T1)의 드레솔드 전압(Vth)은 드레솔드 전압(Vth_I)에서 드레솔드 전압(Vth_EM)으로 변화하였다.
바이어스 구간(예를 들면, 도 4의 제5 구간(t5))동안 바이어스 전압(Vbias)이 제공되는 경우 제1 트랜지스터(T1)의 드레솔드 전압(Vth)의 변화 폭을 최소화할 수 있으므로 표시 장치(DD, 도 1 참조)의 표시 품질이 향상될 수 있다.
도 7은 발광 제어 신호의 펄스 폭을 변경하여 화소의 휘도를 조절하는 방법을 예시적으로 보여주는 도면이다.
도 7에서는 설명의 편의를 위해, 도 3c에 도시된 것과 같이, 표시 장치(DD)의 구동 주파수가 제3 주파수(예를 들면, 60Hz)일 때 발광 제어 신호(EMja)를 예시적으로 보여준다.
도 2, 도 4 및 도 7을 참조하면, 발광 제어 신호(EMja)는 한 프레임(F31)의 액티브 구간(AP)뿐만 아니라 블랭크 구간(BP)에서도 액티브 레벨(예를 들면, 로우 레벨)로 활성화될 수 있다.
도 1에 도시된 구동 컨트롤러(100)는 디밍 모드에 대응하는 발광 구동 제어 신호(ECS)를 발광 구동 회로(EDC)로 제공할 수 있다. 발광 구동 회로(EDC)는 구동 컨트롤러(100)로부터의 발광 구동 제어 신호(ECS)에 응답해서 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb)로 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)을 출력할 수 있다.
디밍 모드는 표시 장치(DD)의 휘도를 조절하는 모드를 의미하며, 발광 비율(AOR, AID Off Ratio)에 따라 표시 장치(DD)의 휘도가 조절될 수 있다. 예를 들어, 발광 비율(AOR)이 높아질수록 표시 장치(DD)의 휘도는 낮아진다.
도 7에는 발광 비율(AOR)이 5%, 50% 및 80%일 때 j번째 발광 제어 신호(EMja)를 예시적으로 보여준다. 발광 구동 회로(EDC)는 j번째 발광 제어 신호(EMja)와 동일한 방식으로 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)을 출력할 수 있다.
도 7에 도시된 발광 제어 신호(EMja)는 설명의 편의를 위해 도 3에 도시된 발광 제어 신호(EMja)를 단순화하여 표시하였다.
발광 비율(AOR)이 5%일 때 발광 제어 신호(EMja)의 액티브 구간(AP)은 제1 구간(I1) 및 제2 구간(A1)을 포함할 수 있다.
발광 비율(AOR)이 50%일 때 발광 제어 신호(EMja)의 액티브 구간(AP)은 제1 구간(I2) 및 제2 구간(A2)을 포함할 수 있다.
발광 비율(AOR)이 80%일 때 발광 제어 신호(EMja)의 액티브 구간(AP)은 제1 구간(I3) 및 제2 구간(A3)을 포함할 수 있다.
제1 구간들(I1, I2, I3) 각각은 도 3에 도시된 스캔 신호(EBj)가 액티브 레벨(예를 들면, 로우 레벨)에서 인액티브 레벨(예를 들면, 하이 레벨)로 천이한 후부터 인액티브 레벨(예를 들면, 하이 레벨)로 유지되는 시간 즉, 발광 제어 신호(EMja)가 액티브 레벨(예를 들면, 로우 레벨)로 천이할 때까지의 시간일 수 있다.
제2 구간들(A1, A2, A3) 각각은 발광 제어 신호(EMja)가 인액티브 레벨(예를 들면, 하이 레벨)에서 액티브 레벨(예를 들면, 로우 레벨)로 천이한 후 액티브 레벨(예를 들면, 로우 레벨)로 유지되는 시간일 수 있다.
도 7에 도시된 예에서, 발광 비율(AOR)이 5%에서, 50%로 그리고 80%로 증가할수록 발광 제어 신호(EMja)의 제1 구간은 증가하고(I1<I2<I3), 제2 구간은 감소함(A1>A2>A3)을 알 수 있다.
도 2 및 도 4에 도시된 예에서, 발광 제어 신호(EMja) 및 발광 제어 신호(EMjb) 가 액티브 레벨로 유지되는 제4 구간(t4)동안 제9 트랜지스터(T9) 및 제6 트랜지스터(T6)가 턴 온되어서 발광 다이오드(ED)로 전류가 공급되어서 발광 다이오드(ED)가 발광할 수 있다.
그러므로 발광 비율(AOR)이 증가할수록 발광 다이오드(ED)의 발광 시간이 감소하여 발광 다이오드(ED)의 휘도가 낮아지게 된다.
한편, 발광 비율(AOR)이 증가할수록 발광 제어 신호(EMja)의 제1 구간이 증가하므로(I1<I2<I3)한다.
도 2 및 도 4에 도시된 예에서, 블랭크 구간(BP)의 제5 구간(t5)에서 제1 트랜지스터(T1)의 제1 전극으로 바이어스 전압(Vbias)이 제공된 후 발광 제어 신호(EMja)가 액티브 레벨로 활성화되는 시점이 지연될수록 도 5c에 도시된 것과 같이, 제1 트랜지스터(T1)의 드레솔드 전압(Vth)이 네거티브 쉬프트한 드레솔드 전압(Vth_I)에서 기초 드레솔드 전압(Vth_B) 방향으로 복귀할 수 있다.
도 8은 발광 비율(AOR)에 따른 바이어스 전압(Vbias)과 휘도차의 관계를 예시적으로 보여주는 그래프이다.
도 8에서 휘도차는 구동 주파수가 저주파수(예를 들면, 48Hz)일 때 표시 장치의 휘도와 구동 주파수가 고주파수(예를 들면, 120Hz)일 때 표시 장치의 휘도의 차를 의미한다. 바이어스 전압(Vbias)는 휘도차가 최소인 전압 레벨로 선택될 수 있다.
예를 들어, 발광 비율(AOR)이 3%인 경우, 휘도차가 최소값일 때의 전압 6.6V가 바이어스 전압(Vbias)으로 선택될 수 있다. 발광 비율(AOR)이 20%일 때 휘도차가 최소값일 때의 전압 6.2V가 바이어스 전압(Vbias)으로 선택될 수 있다. 발광 비율(AOR)이 50%일 때 휘도차가 최소값일 때의 전압 5.9V가 바이어스 전압(Vbias)으로 선택될 수 있다.
즉, 발광 비율(AOR)에 따라 바이어스 전압(Vbias)의 전압 레벨을 다르게 설정해야 한다. 발광 비율(AOR)에 따라 바이어스 전압(Vbias)의 전압 레벨을 다르게 설정함으로써 제1 트랜지스터(T1)의 드레솔드 전압(Vth)이 네거티브 쉬프트한 드레솔드 전압(Vth_I)에서 기초 드레솔드 전압(Vth_B) 방향으로 복귀하는 것을 최소할 수 있다.
그러나, 디밍 모드에서 발광 비율(AOR)에 따라 바이어스 전압(Vbias)의 전압 레벨을 변경하는 것은 용이하지 않다.
도 9는 발광 제어 신호의 펄스 폭을 변경하여 화소의 휘도를 조절하는 방법을 예시적으로 보여주는 도면이다.
도 9에서는 설명의 편의를 위해, 도 3c에 도시된 것과 같이, 표시 장치(DD)의 구동 주파수가 제3 주파수(예를 들면, 60Hz)일 때 발광 제어 신호(EMja)를 예시적으로 보여준다.
도 2, 도 4 및 도 9를 참조하면, 발광 제어 신호(EMja)는 한 프레임(F31)의 액티브 구간(AP)뿐만 아니라 블랭크 구간(BP)에서도 액티브 레벨(예를 들면, 로우 레벨)로 활성화될 수 있다.
도 1에 도시된 구동 컨트롤러(100)는 디밍 모드에 대응하는 발광 구동 제어 신호(ECS)를 발광 구동 회로(EDC)로 제공할 수 있다. 발광 구동 회로(EDC)는 구동 컨트롤러(100)로부터의 발광 구동 제어 신호(ECS)에 응답해서 발광 제어 라인들(EML1a-EMLna, EML1b-EMLnb)로 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)을 출력할 수 있다.
디밍 모드는 표시 장치(DD)의 휘도를 조절하는 모드를 의미하며, 발광 비율(AOR, AID Off Ratio)에 따라 표시 장치(DD)의 휘도가 조절될 수 있다. 예를 들어, 발광 비율(AOR)이 높아질수록 표시 장치(DD)의 휘도는 낮아진다.
도 9에는 발광 비율(AOR)이 5%, 50% 및 80%일 때 j번째 발광 제어 신호(EMja)를 예시적으로 보여준다. 발광 구동 회로(EDC)는 j번째 발광 제어 신호(EMja)와 동일한 방식으로 발광 제어 신호들(EM1a-EMna, EM1b-EMnb)을 출력할 수 있다.
도 9에 도시된 발광 제어 신호(EMja)는 설명의 편의를 위해 도 3에 도시된 발광 제어 신호(EMja)를 단순화하여 표시하였다.
발광 제어 신호(EMja)의 액티브 구간(AP)은 제1 구간(P1) 및 제2 구간(P2)을 포함할 수 있다.
제1 구간(P1)은 도 3에 도시된 스캔 신호(EBj)가 액티브 레벨(예를 들면, 로우 레벨)에서 인액티브 레벨(예를 들면, 하이 레벨)로 천이한 후부터 인액티브 레벨(예를 들면, 하이 레벨)로 유지되는 시간 즉, 발광 제어 신호(EMja)가 액티브 레벨(예를 들면, 로우 레벨)로 천이할 때까지의 시간일 수 있다.
제2 구간(P2)은 발광 제어 신호(EMja)가 인액티브 레벨(예를 들면, 하이 레벨)에서 액티브 레벨(예를 들면, 로우 레벨)로 천이한 후 액티브 레벨(예를 들면, 로우 레벨)로 유지되는 시간일 수 있다.
발광 비율(AOR)이 변화하더라도 발광 제어 신호(EMja)의 제1 구간(P1)의 유지 시간은 일정하게 유지될 수 있다. 마찬가지로, 발광 비율(AOR)이 변화하더라도 발광 제어 신호(EMja)의 제2 구간(P2)의 유지 시간은 일정하게 유지될 수 있다.
제2 구간(P2)은 발광 온 구간 및 발광 오프 구간을 포함할 수 있다.
발광 비율(AOR)이 5%일 때 발광 제어 신호(EMja)의 제2 구간(P2)은 발광 온 구간일 수 있다.
발광 비율(AOR)이 50%일 때 발광 제어 신호(EMja)의 제2 구간(P2)은 발광 온 구간(ON1) 및 발광 오프 구간(OFF1)을 포함할 수 있다.
발광 비율(AOR)이 80%일 때 발광 제어 신호(EMja)의 제2 구간(P2)은 발광 온 구간(ON2) 및 발광 오프 구간(OFF2)을 포함할 수 있다.
도 9에 도시된 예에서, 발광 비율(AOR)이 5%에서, 50%로 그리고 80%로 증가할수록 발광 제어 신호(EMja)의 발광 온 구간은 감소하고(P2>ON1>ON2), 발광 오프 구간은 증가함(0<OFF1<OFF2)을 알 수 있다.
도 2 및 도 4에 도시된 예에서, 발광 제어 신호(EMja) 및 발광 제어 신호(EMjb) 가 액티브 레벨로 유지되는 제4 구간(t4)동안 제9 트랜지스터(T9) 및 제6 트랜지스터(T6)가 턴 온되어서 발광 다이오드(ED)로 전류가 공급되어서 발광 다이오드(ED)가 발광할 수 있다.
그러므로 발광 비율(AOR)이 증가할수록 발광 다이오드(ED)의 발광 시간이 감소하여 발광 다이오드(ED)의 휘도가 낮아지게 된다.
발광 제어 신호(EMja)의 제1 구간(P1)은 발광 비율(AOR)과 무관하게 일정하다. 즉, 스캔 신호(EBj)가 액티브 레벨(예를 들면, 로우 레벨)에서 인액티브 레벨(예를 들면, 하이 레벨)로 천이한 후 발광 제어 신호(EMja)가 액티브 레벨(예를 들면, 로우 레벨)로 천이하는 시점이 발광 비율(AOR)과 무관하게 동일하다.
따라서, 제1 트랜지스터(T1)의 제1 전극으로 바이어스 전압(Vbias) 전압이 인가된 후 도 5에 도시된 것과 같이, 트랜지스터(T1)의 드레솔드 전압(Vth)이 네거티브 쉬프트한 드레솔드 전압(Vth_I)에서 기초 드레솔드 전압(Vth_B) 방향으로 복귀하기 전에 발광 다이오드(ED)로 구동 전류를 제공할 수 있다.
도 10a 및 도 10b는 도 2에 도시된 화소의 액티브 구간(AP) 및 블랭크 구간(BP)의 동작을 설명하기 위한 타이밍도이다.
도 10a는 발광 비율(AOR)이 5%일 때 도 2에 도시된 화소(PXij)의 액티브 구간(AP) 및 블랭크 구간(BP)이다. 도 10b는 발광 비율(AOR)이 80%일 때 도 2에 도시된 화소(PXij)의 액티브 구간(AP) 및 블랭크 구간(BP)이다.
도 2 및 도 10a를 참조하면, 발광 비율(AOR)이 5%일 때 발광 제어 신호(EMja) 및 발광 제어 신호(EMjb)는 스캔 신호(EBj)가 액티브 레벨(예를 들면, 로우 레벨)에서 인액티브 레벨(예를 들면, 하이 레벨)로 천이한 후 제1 구간(P1)이 경과하면 액티브 레벨(예를 들면, 로우 레벨)로 천이한다. 그러므로 화소(PXij) 내 발광 다이오드(ED)는 제2 구간(P2)동안 발광할 수 있다.
도 2 및 도 10b를 참조하면, 발광 비율(AOR)이 80%일 때 발광 제어 신호(EMja) 및 발광 제어 신호(EMjb) 및 발광 제어 신호(EMjb)는 스캔 신호(EBj)가 액티브 레벨(예를 들면, 로우 레벨)에서 인액티브 레벨(예를 들면, 하이 레벨)로 천이한 후 제1 구간(P1)이 경과하면 액티브 레벨(예를 들면, 로우 레벨)로 천이한다. 화소(PXij) 내 발광 다이오드(ED)는 제2 구간(P2)의 발광 온 구간(ON3)동안 발광하고, 발광 오프 구간(OFF3)에서 비발광한다.
도 10a 및 도 10b를 참조하면, 액티브 구간(AP)동안 발광 비율(AOR)에 따라 발광 다이오드(ED)의 발광 시간이 조절되어 화소(PXij)의 발광 휘도가 조절될 수 있다.
블랭크 구간(BP)에서 발광 비율(AOR)과 무관하게 스캔 신호(EBj)가 액티브 레벨(예를 들면, 로우 레벨)에서 인액티브 레벨(예를 들면, 하이 레벨)로 천이한 후 제1 구간(P1)이 경과하면 발광 제어 신호(EMjb) 및 발광 제어 신호(EMjb)는 액티브 레벨로 천이한다.
그러므로 표시 장치(DD)의 발광 비율(AOR)이 변화하더라도 블랭크 구간(BP)에서 제1 트랜지스터(T1)의 히스테리시스 특성에 따른 휘도 변화를 최소화할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
DD: 표시 장치
DP: 표시 패널
100: 구동 컨트롤러
200: 데이터 구동 회로
300: 전압 발생기
SD: 스캔 구동 회로
EDC: 발광 구동 회로
PX: 화소
PXC: 화소 회로

Claims (20)

  1. 발광 다이오드; 및
    복수의 스캔 신호들 및 발광 제어 신호에 응답해서 상기 발광 다이오드로 데이터 신호에 대응하는 전류를 제공하는 화소 회로를 포함하며,
    상기 발광 제어 신호는 제1 구간 및 제2 구간을 포함하고,
    상기 제2 구간은 발광 온 구간 및 상기 발광 온 구간과 연속하는 발광 오프 구간을 포함하고,
    상기 발광 제어 신호는 상기 발광 온 구간에서 액티브 레벨이고, 상기 제1 구간 및 상기 발광 오프 구간 각각에서 인액티브 레벨이며,
    상기 발광 제어 신호의 상기 발광 온 구간 및 상기 발광 오프 구간은 디밍 모드의 발광 비율에 따라 가변되는 화소.
  2. 제 1 항에 있어서,
    상기 발광 제어 신호의 상기 제1 구간의 유지 시간은 상기 디밍 모드동안 일정하게 유지되는 화소.
  3. 제 1 항에 있어서,
    상기 디밍 모드의 상기 발광 비율이 증가할수록 상기 제2 구간 중 상기 발광 온 구간은 감소하고, 상기 발광 오프 구간은 증가하는 화소.
  4. 제 1 항에 있어서,
    상기 제1 구간은 상기 복수의 스캔 신호들 중 어느 하나가 상기 액티브 레벨에서 상기 인액티브 레벨로 천이한 후 상기 발광 제어 신호가 상기 인액티브 레벨에서 상기 액티브 레벨로 천이할 때까지의 시간인 화소.
  5. 제 1 항에 있어서,
    상기 화소 회로는,
    제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 다이오드의 제1 전극과 전기적으로 연결되는 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    상기 데이터 신호를 수신하는 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터; 및
    상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터를 포함하는 화소.
  6. 제 5 항에 있어서,
    상기 발광 제어 신호는 제1 발광 제어 신호 및 제2 발광 제어 신호를 포함하는 화소.
  7. 제 6 항에 있어서,
    상기 화소 회로는,
    상기 제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제2 전극 및 상기 제1 발광 제어 신호를 수신하는 게이트 전극을 포함하는 발광 제어 트랜지스터; 및
    상기 제1 트랜지스터의 상기 제1 전극과 연결된 제1 전극, 바이어스 전압을 수신하는 제2 전극 및 상기 복수의 스캔 신호들 중 제4 스캔 신호를 수신하는 바이어스 트랜지스터를 포함하는 화소.
  8. 제 7 항에 있어서,
    상기 제1 전압 라인은 제1 구동 전압을 수신하고,
    상기 발광 다이오드의 캐소드는 제1 구동 전압과 다른 제2 구동 전압을 수신하는 제2 구동 전압 라인과 연결된 화소.
  9. 제 7 항에 있어서,
    상기 화소 회로는,
    상기 제1 노드와 연결된 제1 전극, 제3 전압 라인과 연결된 제2 전극 및 상기 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터;
    상기 제2 노드와 연결된 제1 전극, 제4 전압 라인과 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극과 연결된 제2 전극 및 상기 제2 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터;
    상기 발광 다이오드의 상기 제1 전극과 연결된 제1 전극, 상기 제4 전압 라인과 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터; 및
    상기 제1 전압 라인과 상기 제1 노드 사이에 연결된 제2 커패시터를 더 포함하는 화소.
  10. 제 9 항에 있어서,
    상기 제3 전압 라인은 기준 전압을 수신하고, 상기 제4 전압 라인은 초기화 전압을 수신하는 화소.
  11. 제 9 항에 있어서,
    상기 제1 발광 제어 신호 및 제2 발광 제어 신호 각각은 상기 제1 구간 및 상기 제2 구간을 포함하고, 상기 제2 구간은 상기 발광 온 구간 및 상기 발광 오프 구간을 포함하는 화소.
  12. 제 1 항에 있어서,
    한 프레임은 상기 화소 회로가 상기 데이터 신호를 수신하는 액티브 구간 및 상기 데이터 신호를 수신하지 않는 블랭크 구간을 포함하고,
    상기 액티브 구간 및 상기 블랭크 구간 각각은 상기 제1 구간 및 상기 제2 구간을 포함하는 화소.
  13. 복수의 스캔 라인들, 발광 제어 라인 및 데이터 라인에 연결된 화소를 포함하는 표시 패널;
    복수의 스캔 신호들을 상기 복수의 스캔 라인들로 출력하는 스캔 구동 회로;
    데이터 신호를 상기 데이터 라인으로 출력하는 데이터 구동 회로;
    발광 제어 신호를 상기 발광 제어 라인으로 출력하는 발광 구동 회로; 및
    상기 스캔 구동 회로, 상기 데이터 구동 회로 및 상기 발광 구동 회로를 제어하는 구동 컨트롤러를 포함하되,
    상기 화소는,
    발광 다이오드; 및
    상기 복수의 스캔 신호들 및 상기 발광 제어 신호에 응답해서 상기 발광 다이오드로 상기 데이터 신호에 대응하는 전류를 제공하는 화소 회로를 포함하며,
    상기 발광 제어 신호는 제1 구간 및 제2 구간을 포함하고,
    상기 제2 구간은 발광 온 구간 및 발광 오프 구간을 포함하고,
    상기 발광 제어 신호는 상기 발광 온 구간에서 액티브 레벨이고, 상기 제1 구간 및 상기 발광 오프 구간 각각에서 인액티브 레벨이며,
    상기 발광 제어 신호의 상기 발광 온 구간 및 상기 발광 오프 구간은 디밍 모드의 발광 비율에 따라 가변되는 표시 장치.
  14. 제 13 항에 있어서,
    상기 발광 제어 신호의 상기 제1 구간의 유지 시간은 상기 디밍 모드동안 일정하게 유지되는 표시 장치.
  15. 제 13 항에 있어서,
    상기 디밍 모드의 상기 발광 비율이 증가할수록 상기 제2 구간 중 상기 발광 온 구간은 감소하고, 상기 발광 오프 구간은 증가하는 표시 장치.
  16. 제 13 항에 있어서,
    상기 제1 구간은 상기 복수의 스캔 신호들 중 어느 하나가 상기 액티브 레벨에서 상기 인액티브 레벨로 천이한 후 상기 발광 제어 신호가 상기 인액티브 레벨에서 상기 액티브 레벨로 천이할 때까지의 시간인 표시 장치.
  17. 제 13 항에 있어서,
    상기 화소 회로는,
    제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 다이오드의 제1 전극과 전기적으로 연결되는 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    상기 데이터 라인과 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터; 및
    상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터를 포함하는 표시 장치.
  18. 제 17 항에 있어서,
    상기 화소 회로는,
    상기 제1 노드와 연결된 제1 전극, 제3 전압 라인과 연결된 제2 전극 및 상기 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터;
    상기 제2 노드와 연결된 제1 전극, 제4 전압 라인과 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극과 연결된 제2 전극 및 제2 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터;
    상기 발광 다이오드의 상기 제1 전극과 연결된 제1 전극, 상기 제4 전압 라인과 연결된 제2 전극 및 상기 복수의 스캔 신호들 중 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터;
    상기 제1 트랜지스터의 상기 제1 전극과 연결된 제1 전극, 바이어스 전압을 수신하는 제2 전극 및 상기 복수의 스캔 신호들 중 제4 스캔 신호를 수신하는 제8 트랜지스터;
    상기 제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제2 전극 및 제1 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제9 트랜지스터; 및
    상기 제1 전압 라인과 상기 제1 노드 사이에 연결된 제2 커패시터를 포함하고,
    상기 발광 제어 신호는 상기 제1 발광 제어 신호 및 상기 제2 발광 제어 신호를 포함하는 표시 장치.
  19. 발광 다이오드;
    제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 다이오드의 제1 전극과 전기적으로 연결되는 제2 전극 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    데이터 라인과 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터;
    상기 제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제2 전극 및 제1 발광 제어 신호를 수신하는 게이트 전극을 포함하는 발광 제어 트랜지스터; 및
    상기 제1 트랜지스터의 상기 제1 전극과 연결된 제1 전극, 바이어스 전압을 수신하는 제2 전극 및 제3 스캔 신호를 수신하는 바이어스 트랜지스터를 포함하며,
    상기 제1 발광 제어 신호는 제1 구간 및 제2 구간을 포함하고,
    상기 제2 구간은 발광 온 구간 및 발광 오프 구간을 포함하고,
    상기 제1 발광 제어 신호는 상기 발광 온 구간에서 액티브 레벨이고, 상기 제1 구간 및 상기 발광 오프 구간 각각에서 인액티브 레벨이며,
    상기 제1 발광 제어 신호의 상기 발광 온 구간 및 상기 발광 오프 구간은 디밍 모드의 발광 비율에 따라 가변되는 표시 장치.
  20. 제 19 항에 있어서,
    상기 제1 노드와 연결된 제1 전극, 기준 전압 라인과 연결된 제2 전극 및 제4 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터;
    상기 제2 노드와 연결된 제1 전극, 초기화 전압 라인과 연결된 제2 전극 및 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극과 연결된 제2 전극 및 제2 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터; 및
    상기 발광 다이오드의 상기 제1 전극과 연결된 제1 전극, 상기 초기화 전압 라인과 연결된 제2 전극 및 상기 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터를 더 포함하는 표시 장치.
KR1020210082820A 2021-06-25 2021-06-25 화소 및 표시 장치 KR20230001027A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210082820A KR20230001027A (ko) 2021-06-25 2021-06-25 화소 및 표시 장치
US17/586,054 US11676535B2 (en) 2021-06-25 2022-01-27 Pixel and display device
CN202210677284.2A CN115527494A (zh) 2021-06-25 2022-06-15 像素和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210082820A KR20230001027A (ko) 2021-06-25 2021-06-25 화소 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20230001027A true KR20230001027A (ko) 2023-01-04

Family

ID=84542429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210082820A KR20230001027A (ko) 2021-06-25 2021-06-25 화소 및 표시 장치

Country Status (3)

Country Link
US (1) US11676535B2 (ko)
KR (1) KR20230001027A (ko)
CN (1) CN115527494A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100926591B1 (ko) * 2007-07-23 2009-11-11 재단법인서울대학교산학협력재단 유기 전계 발광 표시 장치
KR101162864B1 (ko) * 2010-07-19 2012-07-04 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기 전계발광 표시장치
KR102244816B1 (ko) * 2014-08-25 2021-04-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치용 기판
CN108648691B (zh) * 2018-05-14 2020-03-20 上海天马有机发光显示技术有限公司 显示面板及其驱动方法、显示装置
KR102576506B1 (ko) 2018-05-23 2023-09-11 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10902793B2 (en) * 2018-09-12 2021-01-26 Lg Display Co., Ltd. Gate driver circuit outputting a plurality of emission signals having different delay times or pulse widths or combinations thereof
KR102668850B1 (ko) 2019-08-12 2024-05-24 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동 방법

Also Published As

Publication number Publication date
US20220415254A1 (en) 2022-12-29
US11676535B2 (en) 2023-06-13
CN115527494A (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
KR102593537B1 (ko) 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
KR102482335B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102509795B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN109545149B (zh) 有机发光显示装置
KR101517035B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
KR20210013509A (ko) 표시 장치
KR102639309B1 (ko) 표시 장치
US11545092B2 (en) Display device
JP4891153B2 (ja) 有機電界発光表示装置およびこれを利用した有機電界発光表示装置の駆動方法
KR102527847B1 (ko) 표시 장치
KR20210148475A (ko) 표시 장치
US11232741B2 (en) Pixel and display device having the same
US11908396B2 (en) Display apparatus
KR20200088545A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20220030344A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20230148891A (ko) 화소 및 이를 포함하는 표시 장치
KR20230001618A (ko) 화소 및 표시 장치
KR20240033711A (ko) 화소 및 표시 장치
KR20230001027A (ko) 화소 및 표시 장치
KR20230056076A (ko) 표시 장치 및 그것의 구동 방법
KR20230011547A (ko) 화소 및 표시 장치
KR20230043284A (ko) 구동 컨트롤러, 표시 장치 및 그것의 구동 방법
KR20230171534A (ko) 구동 컨트롤러 및 이를 포함하는 표시 장치
KR20220147762A (ko) 픽셀 및 이를 포함하는 표시 장치
KR20240005266A (ko) 표시 장치