KR20220147762A - 픽셀 및 이를 포함하는 표시 장치 - Google Patents

픽셀 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20220147762A
KR20220147762A KR1020210054532A KR20210054532A KR20220147762A KR 20220147762 A KR20220147762 A KR 20220147762A KR 1020210054532 A KR1020210054532 A KR 1020210054532A KR 20210054532 A KR20210054532 A KR 20210054532A KR 20220147762 A KR20220147762 A KR 20220147762A
Authority
KR
South Korea
Prior art keywords
switching element
node
electrode connected
pixel
electrode
Prior art date
Application number
KR1020210054532A
Other languages
English (en)
Inventor
송희림
전무경
박희진
이유진
이철곤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210054532A priority Critical patent/KR20220147762A/ko
Priority to US17/583,005 priority patent/US20220343844A1/en
Priority to CN202210266266.5A priority patent/CN115249454A/zh
Publication of KR20220147762A publication Critical patent/KR20220147762A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

픽셀은 발광 소자, 구동 스위칭 소자, 데이터 초기화 스위칭 소자 및 보상 스위칭 소자를 포함한다. 상기 구동 스위칭 소자는 상기 발광 소자에 구동 전류를 인가한다. 상기 데이터 초기화 스위칭 소자는 상기 구동 스위칭 소자의 제어 전극 및 초기화 전압 단자 사이에 배치된다. 상기 보상 스위칭 소자는 상기 구동 스위칭 소자의 상기 제어 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 데이터 초기화 스위칭 소자와 직렬로 연결된다. 상기 보상 스위칭 소자의 제어 전극과 상기 보상 스위칭 소자의 입력 전극은 서로 연결된다.

Description

픽셀 및 이를 포함하는 표시 장치 {PIXEL AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 픽셀 및 이를 포함하는 표시 장치에 관한 것으로, 플리커를 방지하여 표시 품질을 향상시키는 픽셀 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 복수의 에미션 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부, 상기 에미션 라인들에 에미션 신호를 제공하는 에미션 구동부 및 상기 게이트 구동부, 상기 데이터 구동부 및 상기 에미션 구동부를 제어하는 구동 제어부를 포함한다.
상기 표시 패널에 표시되는 영상이 정지 영상이거나, 상기 표시 패널이 상시 표시 모드(always on mode)로 동작하는 경우, 소비 전력 감소를 위해 상기 표시 패널의 구동 주파수를 감소시킬 수 있다.
상기 표시 패널의 구동 주파수를 감소시키는 경우, 전류 리키지로 인해 플리커가 발생하고 이에 따라 표시 패널의 표시 품질이 악화될 수 있다.
상기 표시 패널의 상기 픽셀의 일부를 서로 직렬로 연결되는 듀얼 트랜지스터로 형성하는 경우, 듀얼 트랜지스터 사이의 플로팅 노드의 전압은 제어가 어려우므로, 상기 플로팅 노드의 전압에 의해 플리커가 심화되는 문제가 있다. 또한, 상기 표시 패널의 구동 주파수 및 상기 픽셀의 계조에 따라 상기 플리커의 정도가 크게 변화하여 가변 주파수 구동을 지원하는 표시 장치에서 상기 플리커의 문제가 심화될 수 있다.
본 발명의 목적은 표시 패널의 소비 전력을 감소시키고, 표시 품질을 향상시킬 수 있는 픽셀을 제공하는 것이다.
본 발명의 다른 목적은 상기 픽셀을 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 픽셀은 발광 소자, 구동 스위칭 소자, 데이터 초기화 스위칭 소자 및 보상 스위칭 소자를 포함한다. 상기 구동 스위칭 소자는 상기 발광 소자에 구동 전류를 인가한다. 상기 데이터 초기화 스위칭 소자는 상기 구동 스위칭 소자의 제어 전극 및 초기화 전압 단자 사이에 배치된다. 상기 보상 스위칭 소자는 상기 구동 스위칭 소자의 상기 제어 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 데이터 초기화 스위칭 소자와 직렬로 연결된다. 상기 보상 스위칭 소자의 제어 전극과 상기 보상 스위칭 소자의 입력 전극은 서로 연결된다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 구동 스위칭 소자의 입력 전극에 데이터 전압을 인가하는 기입 스위칭 소자 및 상기 발광 소자의 제1 전극을 초기화하는 발광 소자 초기화 스위칭 소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제1 게이트 신호의 활성화 구간, 상기 기입 스위칭 소자의 제어 전극에 인가되는 제2 게이트 신호의 활성화 구간 및 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제3 게이트 신호의 활성화 구간은 서로 다른 타이밍을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제1 게이트 신호의 활성화 구간은 상기 기입 스위칭 소자의 제어 전극에 인가되는 제2 게이트 신호의 활성화 구간과 서로 다른 타이밍을 가질 수 있다. 상기 제2 게이트 신호의 상기 활성화 구간 및 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제3 게이트 신호의 활성화 구간은 서로 같은 타이밍을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제1 게이트 신호의 활성화 구간은 상기 기입 스위칭 소자의 제어 전극에 인가되는 제2 게이트 신호의 활성화 구간과 서로 다른 타이밍을 가질 수 있다. 상기 제1 게이트 신호의 상기 활성화 구간 및 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제3 게이트 신호의 활성화 구간은 서로 같은 타이밍을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자, 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제1 플로팅 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자, 상기 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 플로팅 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제2 플로팅 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4-1 픽셀 스위칭 소자, 상기 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 제2 플로팅 노드에 연결되는 출력 전극을 포함하는 제4-2 픽셀 스위칭 소자, 상기 초기화 전압 단자에 연결되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자, 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자, 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자 및 상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함할 수 있다. 상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자일 수 있다. 상기 데이터 초기화 스위칭 소자는 상기 제4-1 픽셀 스위칭 소자 및 상기 제4-2 픽셀 스위칭 소자일 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자, 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제1 플로팅 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자, 상기 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 플로팅 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자, 상기 초기화 전압 단자에 연결되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자, 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자, 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자 및 상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함할 수 있다. 상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자일 수 있다. 상기 데이터 초기화 스위칭 소자는 상기 제4 픽셀 스위칭 소자일 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자, 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3 픽셀 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자, 상기 초기화 전압 단자에 연결되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자, 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자, 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자 및 상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함할 수 있다. 상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자일 수 있다. 상기 데이터 초기화 스위칭 소자는 상기 제4 픽셀 스위칭 소자일 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 P형 트랜지스터 및 N형 트랜지스터를 포함할 수 있다. 상기 제3 픽셀 스위칭 소자, 상기 제4 픽셀 스위칭 소자 및 상기 제7 픽셀 스위칭 소자 중 적어도 하나는 상기 N형 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자, 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제1 플로팅 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자, 상기 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 플로팅 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제2 플로팅 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4-1 픽셀 스위칭 소자, 상기 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 제2 플로팅 노드에 연결되는 출력 전극을 포함하는 제4-2 픽셀 스위칭 소자, 상기 초기화 전압 단자에 연결되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자, 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자, 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 제2 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자 및 상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함할 수 있다. 상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자일 수 있다. 상기 데이터 초기화 스위칭 소자는 상기 제4-1 픽셀 스위칭 소자 및 상기 제4-2 픽셀 스위칭 소자일 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자, 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제1 플로팅 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자, 상기 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 플로팅 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자, 상기 초기화 전압 단자에 연결되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자, 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자, 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 제2 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자 및 상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함할 수 있다. 상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자일 수 있다. 상기 데이터 초기화 스위칭 소자는 상기 제4 픽셀 스위칭 소자일 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자, 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3 픽셀 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자, 상기 초기화 전압 단자에 연결되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자, 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자, 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 제2 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자 및 상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함할 수 있다. 상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자일 수 있다. 상기 데이터 초기화 스위칭 소자는 상기 제4 픽셀 스위칭 소자일 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자, 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제1 플로팅 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자, 상기 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 플로팅 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제2 플로팅 노드에 연결되는 입력 전극 및 제4 노드에 연결되는 출력 전극을 포함하는 제4-1 픽셀 스위칭 소자, 상기 데이터 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제2 플로팅 노드에 연결되는 출력 전극을 포함하는 제4-2 픽셀 스위칭 소자, 상기 제4 노드에 연결되는 제어 전극, 상기 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자, 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자, 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자 및 상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함할 수 있다. 상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자일 수 있다. 상기 데이터 초기화 스위칭 소자는 상기 제4-1 픽셀 스위칭 소자 및 상기 제4-2 픽셀 스위칭 소자일 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자, 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제1 플로팅 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자, 상기 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 플로팅 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 제4 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자, 상기 제4 노드에 연결되는 제어 전극, 상기 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자, 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자, 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자 및 상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함할 수 있다. 상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자일 수 있다. 상기 데이터 초기화 스위칭 소자는 상기 제4 픽셀 스위칭 소자일 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자, 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3 픽셀 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 제4 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자, 상기 제4 노드에 연결되는 제어 전극, 상기 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자, 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자, 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자 및 상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함할 수 있다. 상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자일 수 있다. 상기 데이터 초기화 스위칭 소자는 상기 제4 픽셀 스위칭 소자일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부 및 에미션 구동부를 포함한다. 상기 표시 패널은 픽셀을 포함한다. 상기 게이트 구동부는 게이트 신호를 상기 픽셀에 제공한다. 상기 데이터 구동부는 데이터 전압을 상기 픽셀에 제공한다. 상기 에미션 구동부는 에미션 신호를 상기 픽셀에 제공한다. 상기 픽셀은 발광 소자, 구동 스위칭 소자, 데이터 초기화 스위칭 소자 및 보상 스위칭 소자를 포함한다. 상기 구동 스위칭 소자는 상기 발광 소자에 구동 전류를 인가한다. 상기 데이터 초기화 스위칭 소자는 상기 구동 스위칭 소자의 제어 전극 및 초기화 전압 단자 사이에 배치된다. 상기 보상 스위칭 소자는 상기 구동 스위칭 소자의 상기 제어 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 데이터 초기화 스위칭 소자와 직렬로 연결된다. 상기 보상 스위칭 소자의 제어 전극과 상기 보상 스위칭 소자의 입력 전극은 서로 연결된다.
본 발명의 일 실시예에 있어서, 상기 데이터 초기화 스위칭 소자는 상기 구동 스위칭 소자의 상기 제어 전극 및 상기 보상 스위칭 소자의 출력 전극 사이에 배치될 수 있다. 상기 보상 스위칭 소자는 상기 데이터 초기화 스위칭 소자의 입력 전극 및 상기 초기화 전압 단자 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 초기화 스위칭 소자는 직렬로 연결되는 제1 데이터 초기화 스위칭 소자 및 제2 데이터 초기화 스위칭 소자를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 초기화 스위칭 소자는 상기 보상 스위칭 소자의 상기 입력 전극 및 상기 초기화 전압 단자 사이에 배치될 수 있다. 상기 보상 스위칭 소자는 상기 구동 스위칭 소자의 상기 제어 전극 및 상기 데이터 초기화 스위칭 소자의 출력 전극 사이에 배치될 수 있다.
이와 같은 픽셀 및 이를 포함하는 표시 장치에 따르면, 상기 표시 패널에 표시되는 영상이 정지 영상이거나, 상기 표시 패널이 상시 표시 모드로 동작할 때에 상기 표시 패널의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 보상 스위칭 소자를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널의 표시 품질을 향상시킬 수 있다.
상기 구동 스위칭 소자 및 상기 초기화 전압 단자 사이에 배치되는 초기화 스위칭 소자를 듀얼 트랜지스터가 아닌 싱글 트랜지스터로 구성하고, 상기 보상 스위칭 소자를 상기 초기화 스위칭 소자에 직렬로 연결하여, 상기 초기화 스위칭 소자는 상기 듀얼 트랜지스터 사이의 플로팅 노드를 포함하지 않을 수 있다. 따라서, 상기 듀얼 트랜지스터 사이의 플로팅 노드에 의해 발생하는 플리커를 방지하여 표시 패널의 표시 품질을 더욱 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 픽셀을 나타내는 회로도이다.
도 3은 도 2의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 15는 도 14의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 16은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 17은 도 16의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 18은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 19는 도 18의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 20은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 21은 도 20의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함한다.
상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GWL, GIL, GBL, GCL), 복수의 데이터 라인들(DL), 복수의 에미션 라인들(EL) 및 상기 게이트 라인들(GWL, GIL, GBL, GCL), 상기 데이터 라인들(DL) 및 상기 에미션 라인들(EL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GWL, GIL, GBL, GCL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되며, 상기 에미션 라인들(EL)은 상기 제1 방향(D1)으로 연장된다.
상기 구동 제어부(200)는 외부의 장치로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4) 및 데이터 신호(DATA)를 생성한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 에미션 구동부(600)의 동작을 제어하기 위한 상기 제4 제어 신호(CONT4)를 생성하여 상기 에미션 구동부(600)에 출력한다.
상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GWL, GIL, GBL, GCL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GWL, GIL, GBL, GCL)에 출력할 수 있다.
상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.
상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
상기 에미션 구동부(600)는 상기 구동 제어부(200)로부터 입력 받은 상기 제4 제어 신호(CONT4)에 응답하여 상기 에미션 라인들(EL)을 구동하기 위한 에미션 신호들을 생성한다. 상기 에미션 구동부(600)는 상기 에미션 신호들을 상기 에미션 라인들(EL)에 출력할 수 있다.
도 1에서는 설명의 편의 상, 상기 게이트 구동부(300)가 상기 표시 패널(100)의 제1 측에 배치되고 상기 에미션 구동부(600)가 상기 표시 패널(100)의 제2 측에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 모두 상기 표시 패널(100)의 제1 측에 배치될 수 있다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 일체로 형성될 수도 있다.
도 2는 도 1의 표시 패널(100)의 픽셀을 나타내는 회로도이다. 도 3은 도 2의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 1 내지 도 3을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
상기 픽셀은 발광 소자(EE), 구동 스위칭 소자(예컨대, T1), 데이터 초기화 스위칭 소자(예컨대, T4-1, T4-2) 및 보상 스위칭 소자(예컨대, TA)를 포함한다. 상기 구동 스위칭 소자(예컨대, T1)는 상기 발광 소자(EE)에 구동 전류를 인가한다. 상기 데이터 초기화 스위칭 소자(예컨대, T4-1, T4-2)는 상기 구동 스위칭 소자(예컨대, T1)의 제어 전극 및 초기화 전압 단자 사이에 배치된다. 상기 보상 스위칭 소자(예컨대, TA)는 상기 구동 스위칭 소자(예컨대, T1)의 상기 제어 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 데이터 초기화 스위칭 소자(예컨대, T4-1, T4-2)와 직렬로 연결된다. 상기 보상 스위칭 소자(예컨대, TA)의 제어 전극과 상기 보상 스위칭 소자(예컨대, TA)의 입력 전극은 서로 연결된다. 상기 데이터 초기화 스위칭 소자는 제1 데이터 초기화 스위칭 소자(T4-1) 및 제2 데이터 초기화 스위칭 소자(T4-2)를 포함할 수 있다.
상기 픽셀은 상기 구동 스위칭 소자(예컨대, T1)의 입력 전극에 데이터 전압(VDATA)을 인가하는 기입 스위칭 소자(예컨대, T2) 및 상기 발광 소자(EE)의 제1 전극을 초기화하는 발광 소자 초기화 스위칭 소자(예컨대, T7)를 더 포함할 수 있다.
본 실시예에서, 상기 데이터 초기화 스위칭 소자(예컨대, T4-1, T4-2)의 제어 전극에 인가되는 제1 게이트 신호(예컨대, GI)의 활성화 구간, 상기 기입 스위칭 소자(예컨대, T2)의 제어 전극에 인가되는 제2 게이트 신호(예컨대, GW)의 활성화 구간 및 상기 발광 소자 초기화 스위칭 소자(예컨대, T7)의 제어 전극에 인가되는 제3 게이트 신호(예컨대, GB)의 활성화 구간은 서로 다른 타이밍을 가질 수 있다.
구체적으로, 상기 픽셀은 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7), 스토리지 캐패시터(CST) 및 상기 발광 소자(EE)를 포함할 수 있다.
상기 제1 픽셀 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
상기 제2 픽셀 스위칭 소자(T2)는 상기 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제3 픽셀 스위칭 소자(T3-1, T3-2)는 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
본 실시예에서, 상기 제3 픽셀 스위칭 소자(T3-1, T3-2)는 직렬로 연결되는 듀얼 트랜지스터로 구성될 수 있다. 상기 제3 픽셀 스위칭 소자(T3-1, T3-2)는 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 제1 플로팅 노드(NF1)에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자(T3-1) 및 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 플로팅 노드(NF1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자(T3-2)를 포함할 수 있다.
상기 제4 픽셀 스위칭 소자(T4-1, T4-2)는 상기 제1 픽셀 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치될 수 있다.
본 실시예에서, 상기 제4 픽셀 스위칭 소자(T4-1, T4-2)는 직렬로 연결되는 듀얼 트랜지스터로 구성될 수 있다. 상기 제4 픽셀 스위칭 소자(T4-1, T4-2)는 상기 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제2 플로팅 노드(NF2)에 연결되는 입력 전극 및 상기 제1 노드(N1)에 연결되는 출력 전극을 포함하는 제4-1 픽셀 스위칭 소자(T4-1), 상기 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제4 노드(N4)에 연결되는 입력 전극 및 상기 제2 플로팅 노드(NF2)에 연결되는 출력 전극을 포함하는 제4-2 픽셀 스위칭 소자(T4-2)를 포함할 수 있다.
상기 제5 픽셀 스위칭 소자(T5)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제6 픽셀 스위칭 소자(T6)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 출력 전극을 포함한다.
상기 제7 픽셀 스위칭 소자(T7)는 상기 발광 소자 초기화 게이트 신호(GB)가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 발광 소자(EE)의 상기 애노드 전극에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7)는 P형 박막 트랜지스터일 수 있다. 상기 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7)의 제어 전극은 게이트 전극, 상기 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7)의 입력 전극은 소스 전극, 상기 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7)의 출력 전극은 드레인 전극일 수 있다.
상기 스토리지 캐패시터(CST)는 상기 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함한다.
상기 발광 소자(EE)는 상기 애노드 전극 및 제2 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함한다. 상기 제2 전원 전압(ELVSS)은 상기 제1 전원 전압(ELVDD)보다 작을 수 있다.
도 3을 보면, 제1 구간(DU1) 동안 상기 데이터 초기화 게이트 신호(GI)에 의해 상기 제1 노드(N1) 및 상기 스토리지 캐패시터(CST)가 초기화 된다. 제2 구간(DU2) 동안 상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)에 의해 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압(|VTH|)이 보상되고, 상기 쓰레스홀드 전압(|VTH|)이 보상된 상기 데이터 전압(VDATA)이 상기 제1 노드(N1)에 기입된다. 제3 구간(DU3) 동안 상기 발광 소자 초기화 게이트 신호(GB)에 의해 상기 발광 소자(EE)의 상기 애노드 전극이 초기화 된다. 제4 구간(DU4) 동안 상기 에미션 신호(EM)에 의해 상기 발광 소자(EE)가 발광하여 상기 표시 패널(100)은 영상을 표시한다.
상기 제1 구간(DU1)에 상기 데이터 초기화 게이트 신호(GI)가 활성화 레벨을 가질 수 있다. 예를 들어, 상기 데이터 초기화 게이트 신호(GI)의 상기 활성화 레벨은 로우 레벨일 수 있다. 상기 데이터 초기화 게이트 신호(GI)가 상기 활성화 레벨을 가질 때, 상기 제4 픽셀 스위칭 소자(T4-1, T4-2)가 턴 온되어, 상기 초기화 전압(VINT)이 상기 제1 노드(N1)에 인가될 수 있다.
상기 제2 구간(DU2)에는 상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)가 활성화 레벨을 가질 수 있다. 예를 들어, 상기 데이터 기입 게이트 신호(GW)의 상기 활성화 레벨은 로우 레벨이고, 상기 보상 게이트 신호(GC)의 활성화 레벨은 로우 레벨일 수 있다. 상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)가 상기 활성화 레벨을 가질 때, 상기 제2 픽셀 스위칭 소자(T2) 및 상기 제3 픽셀 스위칭 소자(T3-1, T3-2)가 턴 온된다. 또한, 상기 초기화 전압(VINT)에 의해 상기 제1 픽셀 스위칭 소자(T1)도 턴 온된다.
본 실시예에서, 상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)는 동일한 타이밍을 갖는 것으로 예시하였으나, 본 발명은 이에 한정되지 않는다. 상기 데이터 기입 게이트 신호(GW)의 활성화 구간 및 상기 보상 게이트 신호(GC)의 활성화 구간은 서로 중첩되는 구간을 갖되, 상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)가 동일한 타이밍을 가지지 않을 수도 있다.
상기 턴 온된 제1 내지 제3 픽셀 스위칭 소자(T1, T2, T3-1, T3-2)에 의해 형성된 경로를 따라, 상기 제1 노드(N1)에는 상기 데이터 전압(VDATA)에서 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압의 절대값(|VTH|)만큼 뺀 전압이 설정된다.
상기 제3 구간(DU3)에는 상기 발광 소자 초기화 게이트 신호(GB)가 활성화 레벨을 가질 수 있다. 예를 들어, 상기 발광 소자 초기화 게이트 신호(GB)의 상기 활성화 레벨은 로우 레벨일 수 있다. 상기 발광 소자 초기화 게이트 신호(GB)가 상기 활성화 레벨을 가질 때, 상기 제7 픽셀 스위칭 소자(T7)가 턴 온되어, 상기 초기화 전압(VINT)이 상기 발광 소자(EE)의 애노드 전극에 인가될 수 있다.
상기 제4 구간(DU4)에는 상기 에미션 신호(EM)가 활성화 레벨을 가질 수 있다. 예를 들어, 상기 에미션 신호(EM)의 상기 활성화 레벨은 로우 레벨일 수 있다. 상기 에미션 신호(EM)가 상기 활성화 레벨을 가질 때, 상기 제5 픽셀 스위칭 소자(T5) 및 상기 제6 픽셀 스위칭 소자(T6)가 턴 온된다. 또한, 상기 데이터 전압(VDATA)에 의해 상기 제1 픽셀 스위칭 소자(T1)도 턴 온된다.
구동 전류는 상기 제5 픽셀 스위칭 소자(T5), 상기 제1 픽셀 스위칭 소자(T1) 및 상기 제6 픽셀 스위칭 소자(T6) 순서로 흘러 상기 발광 소자(EE)를 구동할 수 있다. 상기 구동 전류의 세기는 상기 데이터 전압(VDATA)의 레벨에 의해 결정될 수 있다. 상기 발광 소자(EE)의 휘도는 상기 구동 전류의 세기에 의해 결정될 수 있다. 상기 제1 픽셀 스위칭 소자(T1)의 입력 전극으로부터 출력 전극에 형성되는 경로를 따라 흐르는 구동 전류(ISD)는 이하의 수식 1과 같이 나타낼 수 있다.
[수식 1]
Figure pat00001
수식 1에서 u는 상기 제1 픽셀 스위칭 소자(T1)의 이동도이고, Cox는 상기 제1 픽셀 스위칭 소자(T1)의 단위 면적당 정전 용량이며, W/L은 상기 제1 픽셀 스위칭 소자(T1)의 폭과 길이의 비를 나타내고, VSG는 상기 제1 픽셀 스위칭 소자(T1)의 입력 전극(N2) 및 제어 전극(N1) 간의 전압을 의미하며, |VTH|는 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압을 의미한다.
상기 제2 구간(DU2)에서 상기 쓰레스홀드 전압(|VTH|)의 보상이 이루어진 상기 제1 노드(N1)의 전압(VG)은 수식 2와 같이 나타낼 수 있다.
[수식 2]
Figure pat00002
상기 제4 구간(DU4)에서 상기 발광 소자(EE)가 발광할 때, 구동 전압(VOV) 및 상기 구동 전류(ISD)는 아래 수식 3 및 4로 나타낼 수 있다. 수식 3에서 상기 VS는 상기 제2 노드(N2)의 전압이다.
[수식 3]
Figure pat00003
[수식 4]
Figure pat00004
상기 제2 구간(DU2)에서 상기 쓰레스홀드 전압(|VTH|)이 보상되므로, 상기 제4 구간(DU4)에서 상기 발광 소자(EE)가 발광할 때에는 상기 제1 픽셀 스위칭 소자(T1)의 상기 쓰레스홀드 전압(|VTH|) 성분과는 무관하게 상기 구동 전류(ISD)가 결정될 수 있다.
상기 발광 소자(EE)의 초기화 단계에서(DU3), 상기 발광 소자(EE)의 상기 애노드 전극의 전압은 상기 초기화 전압(VINT)의 레벨을 가질 수 있다.
상기 발광 소자(EE)의 발광 단계에서(DU4), 상기 발광 소자(EE)의 상기 애노드 전극의 전압은 서서히 증가하게 된다.
상기 발광 소자(EE)의 초기화 단계에서(DU3), 상기 초기화 전압(VINT)의 레벨이 충분히 낮아야 상기 발광 소자(EE)가 리키지 전류에 의해 턴 온되지 않는다. 이러한 의미에서, 상기 발광 소자(EE)의 초기화를 블랙 개선이라고도 한다.
상기 발광 소자(EE)의 초기화 단계에서(DU3), 상기 초기화 전압(VINT)의 레벨은 상기 발광 소자(EE)의 캐소드 전극에 인가되는 상기 제2 전원 전압(ELVSS) 및 상기 발광 소자(EE)의 쓰레스홀드 전압의 합보다 작거나 같을 수 있다.
예를 들어, 상기 발광 소자(EE)의 초기화 단계에서(DU3), 상기 초기화 전압(VINT)의 레벨은 상기 발광 소자(EE)의 상기 캐소드 전극에 인가되는 상기 제2 전원 전압(ELVSS)과 같은 레벨을 가질 수 있다.
반면, 상기 제1 노드(N1)의 전압 및 상기 스토리지 캐패시터(CST)를 초기화하는 상기 데이터 초기화 구간(DU1)에서 사용되는 초기화 전압의 레벨이 지나치게 낮은 경우, 상기 데이터 기입 구간(DU2) 동안에 상기 제1 노드(N1)에 기입되는 전압(
Figure pat00005
)의 충전율이 부족하게 되고, 상기 제1 픽셀 스위칭 소자(T1)의 상기 쓰레스홀드 전압(|VTH|)이 충분히 보상되지 못하는 문제가 발생할 수 있다.
특히, 고휘도 발광을 위해 상기 제2 전원 전압(ELVSS)의 레벨을 낮출수록, 상기 제3 구간(DU3)에서의 상기 초기화 전압(VINT)의 레벨이 낮아지므로, 상기 초기화 전압(VINT)의 레벨을 상기 제1 구간(DU1)에도 적용할 경우, 상기 제2 구간(DU2)에서의 상기 데이터 전압(VDATA)의 충전율 부족 및 쓰레스홀드 전압의 보상 에러의 문제가 심화될 수 있다. 이러한 데이터 전압(VDATA)의 충전율 부족 및 쓰레스홀드 전압의 보상 에러가 발생하는 경우, 상기 표시 패널(100)에는 얼룩이 시인될 수 있다.
본 실시예에서 상기 픽셀은 상기 초기화 전압 단자와 상기 제4-2 픽셀 스위칭 소자(T4-2) 사이에 배치되며, 제어 전극 및 입력 전극이 서로 연결된 상기 보상 스위칭 소자(TA)를 포함한다. 상기 제4 노드(N4)의 전압은 상기 보상 스위칭 소자(TA)의 쓰레스홀드 전압만큼 레벨이 증가할 수 있다.
상기 보상 스위칭 소자(TA)로 인해 상기 제1 픽셀 스위칭 소자(T1)의 상기 제어 전극을 초기화하는 전압과 상기 발광 소자(EE)의 애노드 전극을 초기화하는 전압을 각각 다르게 설정하여, 상기 표시 패널(100)의 블랙 개선, 충전율 개선 및 쓰레스홀드 전압 개선을 수행할 수 있다. 또한, 상기 표시 패널(100)에 얼룩이 발생하는 것을 방지할 수 있다.
또한, 본 실시예에서, 상기 제4 노드(N4)의 전압은 상기 보상 스위칭 소자(TA)의 쓰레스홀드 전압만큼 레벨이 증가하므로, 상기 제4 픽셀 스위칭 소자(T4-1 및 T4-2)의 드레인-소스 전압의 레벨을 감소시킬 수 있다. 상기 제4 픽셀 스위칭 소자(T4-1 및 T4-2)의 드레인-소스 전압의 레벨이 감소하면, 상기 제4 픽셀 스위칭 소자(T4-1 및 T4-2)의 전류 리키지를 감소시킬 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 게이트 신호들의 타이밍을 제외하면, 도 1 내지 도 3의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2 및 도 4를 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
본 실시예에서, 상기 데이터 초기화 스위칭 소자(예컨대, T4-1, T4-2)의 제어 전극에 인가되는 제1 게이트 신호(예컨대, GI)의 활성화 구간은 상기 기입 스위칭 소자(예컨대, T2)의 제어 전극에 인가되는 제2 게이트 신호(예컨대, GW)의 활성화 구간과 서로 다른 타이밍을 가질 수 있다.
상기 제2 게이트 신호(예컨대, GW)의 상기 활성화 구간 및 상기 발광 소자 초기화 스위칭 소자(예컨대, T7)의 제어 전극에 인가되는 제3 게이트 신호(예컨대, GB)의 활성화 구간은 서로 같은 타이밍을 가질 수 있다.
본 실시예에서, 상기 기입 스위칭 소자(예컨대, T2)의 제어 전극 및 상기 발광 소자 초기화 스위칭 소자(예컨대, T7)의 제어 전극은 서로 연결될 수 있다.
도 4를 보면, 제1 구간(DU1) 동안 상기 데이터 초기화 게이트 신호(GI)에 의해 상기 제1 노드(N1) 및 상기 스토리지 캐패시터(CST)가 초기화 된다. 제2 구간(DU2) 동안 상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)에 의해 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압(|VTH|)이 보상되고, 상기 쓰레스홀드 전압(|VTH|)이 보상된 상기 데이터 전압(VDATA)이 상기 제1 노드(N1)에 기입된다. 상기 제2 구간(DU2) 동안 상기 발광 소자 초기화 게이트 신호(GB)에 의해 상기 발광 소자(EE)의 상기 애노드 전극이 초기화 된다. 제3 구간(DU3) 동안 상기 에미션 신호(EM)에 의해 상기 발광 소자(EE)가 발광하여 상기 표시 패널(100)은 영상을 표시한다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 게이트 신호들의 타이밍을 제외하면, 도 1 내지 도 3의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2 및 도 5를 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
본 실시예에서, 상기 데이터 초기화 스위칭 소자(예컨대, T4-1, T4-2)의 제어 전극에 인가되는 제1 게이트 신호(예컨대, GI)의 활성화 구간은 상기 기입 스위칭 소자(예컨대, T2)의 제어 전극에 인가되는 제2 게이트 신호(예컨대, GW)의 활성화 구간과 서로 다른 타이밍을 가질 수 있다.
상기 제1 게이트 신호(예컨대, GI)의 상기 활성화 구간 및 상기 발광 소자 초기화 스위칭 소자(예컨대, T7)의 제어 전극에 인가되는 제3 게이트 신호(예컨대, GB)의 활성화 구간은 서로 같은 타이밍을 가질 수 있다.
본 실시예에서, 상기 데이터 초기화 스위칭 소자(예컨대, T4-1, T4-2)의 제어 전극 및 상기 발광 소자 초기화 스위칭 소자(예컨대, T7)의 제어 전극은 서로 연결될 수 있다.
도 5를 보면, 제1 구간(DU1) 동안 상기 데이터 초기화 게이트 신호(GI)에 의해 상기 제1 노드(N1) 및 상기 스토리지 캐패시터(CST)가 초기화 된다. 상기 제1 구간(DU1) 동안 상기 발광 소자 초기화 게이트 신호(GB)에 의해 상기 발광 소자(EE)의 상기 애노드 전극이 초기화 된다. 제2 구간(DU2) 동안 상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)에 의해 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압(|VTH|)이 보상되고, 상기 쓰레스홀드 전압(|VTH|)이 보상된 상기 데이터 전압(VDATA)이 상기 제1 노드(N1)에 기입된다. 제3 구간(DU3) 동안 상기 에미션 신호(EM)에 의해 상기 발광 소자(EE)가 발광하여 상기 표시 패널(100)은 영상을 표시한다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조를 제외하면, 도 1 내지 도 3의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 및 도 6을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
구체적으로, 상기 픽셀은 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7), 보상 스위칭 소자(TA), 스토리지 캐패시터(CST) 및 상기 발광 소자(EE)를 포함할 수 있다.
상기 제1 픽셀 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
상기 제2 픽셀 스위칭 소자(T2)는 상기 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제3 픽셀 스위칭 소자(T3-1, T3-2)는 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
본 실시예에서, 상기 제3 픽셀 스위칭 소자(T3-1, T3-2)는 직렬로 연결되는 듀얼 트랜지스터로 구성될 수 있다. 상기 제3 픽셀 스위칭 소자(T3-1, T3-2)는 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 제1 플로팅 노드(NF1)에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자(T3-1) 및 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 플로팅 노드(NF1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자(T3-2)를 포함할 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 상기 제1 픽셀 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치될 수 있다.
본 실시예에서, 상기 제4 픽셀 스위칭 소자(T4)는 싱글 트랜지스터로 구성될 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제4 노드(N4)에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함할 수 있다.
상기 보상 스위칭 소자(TA)는 상기 구동 스위칭 소자(예컨대, T1)의 상기 제어 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 데이터 초기화 스위칭 소자(T4)와 직렬로 연결된다. 상기 보상 스위칭 소자(TA)의 제어 전극과 상기 보상 스위칭 소자(TA)의 입력 전극은 서로 연결된다.
상기 제5 픽셀 스위칭 소자(T5)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제6 픽셀 스위칭 소자(T6)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 출력 전극을 포함한다.
상기 제7 픽셀 스위칭 소자(T7)는 상기 발광 소자 초기화 게이트 신호(GB)가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 발광 소자(EE)의 상기 애노드 전극에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7)는 P형 박막 트랜지스터일 수 있다. 상기 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7)의 제어 전극은 게이트 전극, 상기 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7)의 입력 전극은 소스 전극, 상기 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7)의 출력 전극은 드레인 전극일 수 있다.
상기 스토리지 캐패시터(CST)는 상기 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함한다.
상기 발광 소자(EE)는 상기 애노드 전극 및 제2 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함한다. 상기 제2 전원 전압(ELVSS)은 상기 제1 전원 전압(ELVDD)보다 작을 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
상기 구동 스위칭 소자(T1) 및 상기 초기화 전압 단자 사이에 배치되는 초기화 스위칭 소자(T4)를 듀얼 트랜지스터가 아닌 싱글 트랜지스터로 구성하고, 상기 보상 스위칭 소자(TA)를 상기 초기화 스위칭 소자(T4)에 직렬로 연결하여, 상기 초기화 스위칭 소자(T4)는 상기 듀얼 트랜지스터 사이의 플로팅 노드를 포함하지 않을 수 있다. 따라서, 상기 듀얼 트랜지스터 사이의 플로팅 노드에 의해 발생하는 플리커를 방지하여 표시 패널(100)의 표시 품질을 더욱 향상시킬 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조를 제외하면, 도 1 내지 도 3의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 및 도 7을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
구체적으로, 상기 픽셀은 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7), 보상 스위칭 소자(TA), 스토리지 캐패시터(CST) 및 상기 발광 소자(EE)를 포함할 수 있다.
상기 제1 픽셀 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
상기 제2 픽셀 스위칭 소자(T2)는 상기 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제3 픽셀 스위칭 소자(T3)는 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
본 실시예에서, 상기 제3 픽셀 스위칭 소자(T3)는 싱글 트랜지스터로 구성될 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 상기 제1 픽셀 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치될 수 있다.
본 실시예에서, 상기 제4 픽셀 스위칭 소자(T4)는 싱글 트랜지스터로 구성될 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제4 노드(N4)에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함할 수 있다.
상기 보상 스위칭 소자(TA)는 상기 구동 스위칭 소자(예컨대, T1)의 상기 제어 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 데이터 초기화 스위칭 소자(T4)와 직렬로 연결된다. 상기 보상 스위칭 소자(TA)의 제어 전극과 상기 보상 스위칭 소자(TA)의 입력 전극은 서로 연결된다.
상기 제5 픽셀 스위칭 소자(T5)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제6 픽셀 스위칭 소자(T6)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 출력 전극을 포함한다.
상기 제7 픽셀 스위칭 소자(T7)는 상기 발광 소자 초기화 게이트 신호(GB)가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 발광 소자(EE)의 상기 애노드 전극에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7)는 P형 박막 트랜지스터일 수 있다. 상기 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7)의 제어 전극은 게이트 전극, 상기 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7)의 입력 전극은 소스 전극, 상기 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7)의 출력 전극은 드레인 전극일 수 있다.
상기 스토리지 캐패시터(CST)는 상기 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함한다.
상기 발광 소자(EE)는 상기 애노드 전극 및 제2 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함한다. 상기 제2 전원 전압(ELVSS)은 상기 제1 전원 전압(ELVDD)보다 작을 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
상기 구동 스위칭 소자(T1) 및 상기 초기화 전압 단자 사이에 배치되는 초기화 스위칭 소자(T4)를 듀얼 트랜지스터가 아닌 싱글 트랜지스터로 구성하고, 상기 보상 스위칭 소자(TA)를 상기 초기화 스위칭 소자(T4)에 직렬로 연결하여, 상기 초기화 스위칭 소자(T4)는 상기 듀얼 트랜지스터 사이의 플로팅 노드를 포함하지 않을 수 있다. 따라서, 상기 듀얼 트랜지스터 사이의 플로팅 노드에 의해 발생하는 플리커를 방지하여 표시 패널(100)의 표시 품질을 더욱 향상시킬 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조를 제외하면, 도 1 내지 도 3의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 및 도 8을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
본 실시예의 픽셀 구조는 상기 보상 스위칭 소자(TA)에 인가되는 초기화 전압(VINT)과 상기 제7 픽셀 스위칭 소자(T7)에 인가되는 제2 초기화 전압(AINT)이 서로 다른 레벨을 갖는 것을 제외하면, 도 2의 픽셀의 구조와 동일하다.
예를 들어, 상기 초기화 전압(VINT)은 상기 제2 초기화 전압(AINT)보다 상대적으로 높은 레벨을 가질 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조를 제외하면, 도 6의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 및 도 9를 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
본 실시예의 픽셀 구조는 상기 보상 스위칭 소자(TA)에 인가되는 초기화 전압(VINT)과 상기 제7 픽셀 스위칭 소자(T7)에 인가되는 제2 초기화 전압(AINT)이 서로 다른 레벨을 갖는 것을 제외하면, 도 6의 픽셀의 구조와 동일하다.
예를 들어, 상기 초기화 전압(VINT)은 상기 제2 초기화 전압(AINT)보다 상대적으로 높은 레벨을 가질 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
상기 구동 스위칭 소자(T1) 및 상기 초기화 전압 단자 사이에 배치되는 초기화 스위칭 소자(T4)를 듀얼 트랜지스터가 아닌 싱글 트랜지스터로 구성하고, 상기 보상 스위칭 소자(TA)를 상기 초기화 스위칭 소자(T4)에 직렬로 연결하여, 상기 초기화 스위칭 소자(T4)는 상기 듀얼 트랜지스터 사이의 플로팅 노드를 포함하지 않을 수 있다. 따라서, 상기 듀얼 트랜지스터 사이의 플로팅 노드에 의해 발생하는 플리커를 방지하여 표시 패널(100)의 표시 품질을 더욱 향상시킬 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조를 제외하면, 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 및 도 10을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
본 실시예의 픽셀 구조는 상기 보상 스위칭 소자(TA)에 인가되는 초기화 전압(VINT)과 상기 제7 픽셀 스위칭 소자(T7)에 인가되는 제2 초기화 전압(AINT)이 서로 다른 레벨을 갖는 것을 제외하면, 도 7의 픽셀의 구조와 동일하다.
예를 들어, 상기 초기화 전압(VINT)은 상기 제2 초기화 전압(AINT)보다 상대적으로 높은 레벨을 가질 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
상기 구동 스위칭 소자(T1) 및 상기 초기화 전압 단자 사이에 배치되는 초기화 스위칭 소자(T4)를 듀얼 트랜지스터가 아닌 싱글 트랜지스터로 구성하고, 상기 보상 스위칭 소자(TA)를 상기 초기화 스위칭 소자(T4)에 직렬로 연결하여, 상기 초기화 스위칭 소자(T4)는 상기 듀얼 트랜지스터 사이의 플로팅 노드를 포함하지 않을 수 있다. 따라서, 상기 듀얼 트랜지스터 사이의 플로팅 노드에 의해 발생하는 플리커를 방지하여 표시 패널(100)의 표시 품질을 더욱 향상시킬 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조를 제외하면, 도 1 내지 도 3의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 및 도 11을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
본 실시예의 픽셀 구조는 상기 보상 스위칭 소자(TA)가 상기 제1 노드(N1) 및 상기 데이터 초기화 스위칭 소자(T4-1, T4-2) 사이에 배치되는 것을 제외하면, 도 2의 픽셀의 구조와 동일하다.
예를 들어, 상기 데이터 초기화 스위칭 소자(T4-1, T4-2)는 상기 보상 스위칭 소자(TA)의 상기 입력 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 보상 스위칭 소자(TA)는 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1) 및 상기 데이터 초기화 스위칭 소자(T4-1, T4-2)의 출력 전극(N4) 사이에 배치될 수 있다. 상기 데이터 초기화 스위칭 소자는 제1 데이터 초기화 스위칭 소자(T4-1) 및 제2 데이터 초기화 스위칭 소자(T4-2)를 포함할 수 있다.
예를 들어, 상기 픽셀은 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제2 플로팅 노드(NF2)에 연결되는 입력 전극 및 제4 노드(N4)에 연결되는 출력 전극을 포함하는 제4-1 픽셀 스위칭 소자(T4-1), 상기 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제2 플로팅 노드(NF2)에 연결되는 출력 전극을 포함하는 제4-2 픽셀 스위칭 소자 및 상기 제4 노드(N4)에 연결되는 제어 전극, 상기 제4 노드(N4)에 연결되는 입력 전극 및 상기 제1 노드(N1)에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함할 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조를 제외하면, 도 6의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 및 도 12를 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
본 실시예의 픽셀 구조는 상기 보상 스위칭 소자(TA)가 상기 제1 노드(N1) 및 상기 데이터 초기화 스위칭 소자(T4) 사이에 배치되는 것을 제외하면, 도 6의 픽셀의 구조와 동일하다.
예를 들어, 상기 데이터 초기화 스위칭 소자(T4)는 상기 보상 스위칭 소자(TA)의 상기 입력 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 보상 스위칭 소자(TA)는 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1) 및 상기 데이터 초기화 스위칭 소자(T4)의 출력 전극(N4) 사이에 배치될 수 있다.
예를 들어, 상기 픽셀은 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 제4 노드(N4)에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자(T4) 및 상기 제4 노드(N4)에 연결되는 제어 전극, 상기 제4 노드(N4)에 연결되는 입력 전극 및 상기 제1 노드(N1)에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함할 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
상기 구동 스위칭 소자(T1) 및 상기 초기화 전압 단자 사이에 배치되는 초기화 스위칭 소자(T4)를 듀얼 트랜지스터가 아닌 싱글 트랜지스터로 구성하고, 상기 보상 스위칭 소자(TA)를 상기 초기화 스위칭 소자(T4)에 직렬로 연결하여, 상기 초기화 스위칭 소자(T4)는 상기 듀얼 트랜지스터 사이의 플로팅 노드를 포함하지 않을 수 있다. 따라서, 상기 듀얼 트랜지스터 사이의 플로팅 노드에 의해 발생하는 플리커를 방지하여 표시 패널(100)의 표시 품질을 더욱 향상시킬 수 있다.
도 13은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조를 제외하면, 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1 및 도 13을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
본 실시예의 픽셀 구조는 상기 보상 스위칭 소자(TA)가 상기 제1 노드(N1) 및 상기 데이터 초기화 스위칭 소자(T4) 사이에 배치되는 것을 제외하면, 도 7의 픽셀의 구조와 동일하다.
예를 들어, 상기 데이터 초기화 스위칭 소자(T4)는 상기 보상 스위칭 소자(TA)의 상기 입력 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 보상 스위칭 소자(TA)는 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1) 및 상기 데이터 초기화 스위칭 소자(T4)의 출력 전극(N4) 사이에 배치될 수 있다.
예를 들어, 상기 픽셀은 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 제4 노드(N4)에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자(T4) 및 상기 제4 노드(N4)에 연결되는 제어 전극, 상기 제4 노드(N4)에 연결되는 입력 전극 및 상기 제1 노드(N1)에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함할 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
상기 구동 스위칭 소자(T1) 및 상기 초기화 전압 단자 사이에 배치되는 초기화 스위칭 소자(T4)를 듀얼 트랜지스터가 아닌 싱글 트랜지스터로 구성하고, 상기 보상 스위칭 소자(TA)를 상기 초기화 스위칭 소자(T4)에 직렬로 연결하여, 상기 초기화 스위칭 소자(T4)는 상기 듀얼 트랜지스터 사이의 플로팅 노드를 포함하지 않을 수 있다. 따라서, 상기 듀얼 트랜지스터 사이의 플로팅 노드에 의해 발생하는 플리커를 방지하여 표시 패널(100)의 표시 품질을 더욱 향상시킬 수 있다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다. 도 15는 도 14의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조 및 픽셀에 인가되는 입력 신호들을 제외하면, 도 1 내지 도 3의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 14 및 도 15를 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
구체적으로, 상기 픽셀은 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7), 보상 스위칭 소자(TA), 스토리지 캐패시터(CST) 및 상기 발광 소자(EE)를 포함할 수 있다.
본 실시예에서, 상기 픽셀은 P형 트랜지스터 및 N형 트랜지스터를 모두 포함할 수 있다. 예를 들어, 상기 제1, 제2, 제4 내지 제7 픽셀 스위칭 소자(T1, T2, T4 내지 T7) 및 보상 스위칭 소자(TA)는 P형 트랜지스터일 수 있다. 상기 제3 픽셀 스위칭 소자(T3)는 N형 트랜지스터일 수 있다.
상기 제1 픽셀 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
상기 제2 픽셀 스위칭 소자(T2)는 상기 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제3 픽셀 스위칭 소자(T3)는 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
도 14에서 보듯이, 본 실시예에서, 상기 제3 픽셀 스위칭 소자(T3)는 싱글 트랜지스터로 구성될 수 있다. 상기 제3 픽셀 스위칭 소자(T3)는 N형 트랜지스터일 수 있다.
도 15에서 보듯이, 본 실시예에서, 상기 제3 픽셀 스위칭 소자(T3)는 N형 트랜지스터이므로, 상기 보상 게이트 신호(GC)의 활성화 레벨은 하이 레벨일 수 있다. 본 실시예에서, 상기 보상 게이트 신호(GC)의 활성화 구간은 상기 데이터 기입 게이트 신호(GW)의 활성화 구간보다 크거나 같을 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 상기 제1 픽셀 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치될 수 있다.
예를 들어, 상기 제4 픽셀 스위칭 소자(T4)는 싱글 트랜지스터로 구성될 수 있다. 이와는 달리, 도 2와 같이 상기 제4 픽셀 스위칭 소자는 직렬로 연결되는 듀얼 트랜지스터로 구성될 수도 있다.
상기 제4 픽셀 스위칭 소자(T4)는 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제4 노드(N4)에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함할 수 있다.
상기 보상 스위칭 소자(TA)는 상기 구동 스위칭 소자(예컨대, T1)의 상기 제어 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 데이터 초기화 스위칭 소자(T4)와 직렬로 연결된다. 상기 보상 스위칭 소자(TA)의 제어 전극과 상기 보상 스위칭 소자(TA)의 입력 전극은 서로 연결된다.
상기 제5 픽셀 스위칭 소자(T5)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제6 픽셀 스위칭 소자(T6)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 출력 전극을 포함한다.
상기 제7 픽셀 스위칭 소자(T7)는 상기 발광 소자 초기화 게이트 신호(GB)가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 발광 소자(EE)의 상기 애노드 전극에 연결되는 출력 전극을 포함한다. 이와는 달리, 도 8과 같이 상기 제7 픽셀 스위칭 소자(T7)의 상기 입력 전극에는 상기 초기화 전압(VINT)과 다른 레벨을 갖는 제2 초기화 전압(도 8의 AINT)이 인가될 수도 있다.
도 15에서는 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 타이밍이 상기 데이터 기입 게이트 신호(GW) 및 상기 데이터 초기화 게이트 신호(GI)의 활성화 타이밍과 상이한 것으로 도시하였다. 이와는 달리, 도 4와 같이, 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 타이밍은 상기 데이터 기입 게이트 신호(GW)의 활성화 타이밍과 같을 수 있다. 이와는 달리, 도 5와 같이, 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 타이밍은 상기 데이터 초기화 게이트 신호(GI)의 활성화 타이밍과 같을 수 있다.
상기 스토리지 캐패시터(CST)는 상기 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함한다.
상기 발광 소자(EE)는 상기 애노드 전극 및 제2 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함한다. 상기 제2 전원 전압(ELVSS)은 상기 제1 전원 전압(ELVDD)보다 작을 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
상기 구동 스위칭 소자(T1) 및 상기 초기화 전압 단자 사이에 배치되는 초기화 스위칭 소자(T4)를 듀얼 트랜지스터가 아닌 싱글 트랜지스터로 구성하고, 상기 보상 스위칭 소자(TA)를 상기 초기화 스위칭 소자(T4)에 직렬로 연결하여, 상기 초기화 스위칭 소자(T4)는 상기 듀얼 트랜지스터 사이의 플로팅 노드를 포함하지 않을 수 있다. 따라서, 상기 듀얼 트랜지스터 사이의 플로팅 노드에 의해 발생하는 플리커를 방지하여 표시 패널(100)의 표시 품질을 더욱 향상시킬 수 있다.
도 16은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다. 도 17은 도 16의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조 및 픽셀에 인가되는 입력 신호들을 제외하면, 도 1 내지 도 3의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 16 및 도 17을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
구체적으로, 상기 픽셀은 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7), 보상 스위칭 소자(TA), 스토리지 캐패시터(CST) 및 상기 발광 소자(EE)를 포함할 수 있다.
본 실시예에서, 상기 픽셀은 P형 트랜지스터 및 N형 트랜지스터를 모두 포함할 수 있다. 예를 들어, 상기 제1 내지 제3, 제5 내지 제7 픽셀 스위칭 소자(T1 내지 T3, T5 내지 T7) 및 보상 스위칭 소자(TA)는 P형 트랜지스터일 수 있다. 상기 제4 픽셀 스위칭 소자(T4)는 N형 트랜지스터일 수 있다.
상기 제1 픽셀 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
상기 제2 픽셀 스위칭 소자(T2)는 상기 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제3 픽셀 스위칭 소자(T3)는 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제3 픽셀 스위칭 소자(T3)는 싱글 트랜지스터로 구성될 수 있다. 이와는 달리, 도 2와 같이 상기 제3 픽셀 스위칭 소자는 직렬로 연결되는 듀얼 트랜지스터로 구성될 수도 있다.
상기 제4 픽셀 스위칭 소자(T4)는 상기 제1 픽셀 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치될 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제4 노드(N4)에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함할 수 있다.
도 16에서 보듯이, 본 실시예에서, 상기 제4 픽셀 스위칭 소자(T4)는 싱글 트랜지스터로 구성될 수 있다. 상기 제4 픽셀 스위칭 소자(T4)는 N형 트랜지스터일 수 있다.
도 17에서 보듯이, 본 실시예에서, 상기 제4 픽셀 스위칭 소자(T4)는 N형 트랜지스터이므로, 상기 데이터 초기화 게이트 신호(GI)의 활성화 레벨은 하이 레벨일 수 있다.
상기 보상 스위칭 소자(TA)는 상기 구동 스위칭 소자(예컨대, T1)의 상기 제어 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 데이터 초기화 스위칭 소자(T4)와 직렬로 연결된다. 상기 보상 스위칭 소자(TA)의 제어 전극과 상기 보상 스위칭 소자(TA)의 입력 전극은 서로 연결된다.
상기 제5 픽셀 스위칭 소자(T5)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제6 픽셀 스위칭 소자(T6)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 출력 전극을 포함한다.
상기 제7 픽셀 스위칭 소자(T7)는 상기 발광 소자 초기화 게이트 신호(GB)가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 발광 소자(EE)의 상기 애노드 전극에 연결되는 출력 전극을 포함한다. 이와는 달리, 도 8과 같이 상기 제7 픽셀 스위칭 소자(T7)의 상기 입력 전극에는 상기 초기화 전압(VINT)과 다른 레벨을 갖는 제2 초기화 전압(도 8의 AINT)이 인가될 수도 있다.
도 17에서는 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 타이밍이 상기 데이터 기입 게이트 신호(GW) 및 상기 데이터 초기화 게이트 신호(GI)의 활성화 타이밍과 상이한 것으로 도시하였다. 이와는 달리, 도 4와 같이, 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 타이밍은 상기 데이터 기입 게이트 신호(GW)의 활성화 타이밍과 같을 수 있다. 이와는 달리, 도 5와 같이, 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 타이밍은 상기 데이터 초기화 게이트 신호(GI)의 활성화 타이밍과 같을 수 있다.
상기 스토리지 캐패시터(CST)는 상기 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함한다.
상기 발광 소자(EE)는 상기 애노드 전극 및 제2 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함한다. 상기 제2 전원 전압(ELVSS)은 상기 제1 전원 전압(ELVDD)보다 작을 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
상기 구동 스위칭 소자(T1) 및 상기 초기화 전압 단자 사이에 배치되는 초기화 스위칭 소자(T4)를 듀얼 트랜지스터가 아닌 싱글 트랜지스터로 구성하고, 상기 보상 스위칭 소자(TA)를 상기 초기화 스위칭 소자(T4)에 직렬로 연결하여, 상기 초기화 스위칭 소자(T4)는 상기 듀얼 트랜지스터 사이의 플로팅 노드를 포함하지 않을 수 있다. 따라서, 상기 듀얼 트랜지스터 사이의 플로팅 노드에 의해 발생하는 플리커를 방지하여 표시 패널(100)의 표시 품질을 더욱 향상시킬 수 있다.
도 18은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다. 도 19는 도 18의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조 및 픽셀에 인가되는 입력 신호들을 제외하면, 도 1 내지 도 3의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 18 및 도 19를 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
구체적으로, 상기 픽셀은 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7), 보상 스위칭 소자(TA), 스토리지 캐패시터(CST) 및 상기 발광 소자(EE)를 포함할 수 있다.
본 실시예에서, 상기 픽셀은 P형 트랜지스터 및 N형 트랜지스터를 모두 포함할 수 있다. 예를 들어, 상기 제1, 제2, 제5 내지 제7 픽셀 스위칭 소자(T1, T2, T5 내지 T7) 및 보상 스위칭 소자(TA)는 P형 트랜지스터일 수 있다. 상기 제3 및 제4 픽셀 스위칭 소자(T3 및 T4)는 N형 트랜지스터일 수 있다.
상기 제1 픽셀 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
상기 제2 픽셀 스위칭 소자(T2)는 상기 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제3 픽셀 스위칭 소자(T3)는 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
도 18에서 보듯이, 본 실시예에서, 상기 제3 픽셀 스위칭 소자(T3)는 싱글 트랜지스터로 구성될 수 있다. 상기 제3 픽셀 스위칭 소자(T3)는 N형 트랜지스터일 수 있다.
도 19에서 보듯이, 본 실시예에서, 상기 제3 픽셀 스위칭 소자(T3)는 N형 트랜지스터이므로, 상기 보상 게이트 신호(GC)의 활성화 레벨은 하이 레벨일 수 있다. 본 실시예에서, 상기 보상 게이트 신호(GC)의 활성화 구간은 상기 데이터 기입 게이트 신호(GW)의 활성화 구간보다 크거나 같을 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 상기 제1 픽셀 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치될 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제4 노드(N4)에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함할 수 있다.
도 18에서 보듯이, 본 실시예에서, 상기 제4 픽셀 스위칭 소자(T4)는 싱글 트랜지스터로 구성될 수 있다. 상기 제4 픽셀 스위칭 소자(T4)는 N형 트랜지스터일 수 있다.
도 19에서 보듯이, 본 실시예에서, 상기 제4 픽셀 스위칭 소자(T4)는 N형 트랜지스터이므로, 상기 데이터 초기화 게이트 신호(GI)의 활성화 레벨은 하이 레벨일 수 있다.
상기 보상 스위칭 소자(TA)는 상기 구동 스위칭 소자(예컨대, T1)의 상기 제어 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 데이터 초기화 스위칭 소자(T4)와 직렬로 연결된다. 상기 보상 스위칭 소자(TA)의 제어 전극과 상기 보상 스위칭 소자(TA)의 입력 전극은 서로 연결된다.
상기 제5 픽셀 스위칭 소자(T5)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제6 픽셀 스위칭 소자(T6)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 출력 전극을 포함한다.
상기 제7 픽셀 스위칭 소자(T7)는 상기 발광 소자 초기화 게이트 신호(GB)가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 발광 소자(EE)의 상기 애노드 전극에 연결되는 출력 전극을 포함한다. 이와는 달리, 도 8과 같이 상기 제7 픽셀 스위칭 소자(T7)의 상기 입력 전극에는 상기 초기화 전압(VINT)과 다른 레벨을 갖는 제2 초기화 전압(도 8의 AINT)이 인가될 수도 있다.
도 19에서는 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 타이밍이 상기 데이터 기입 게이트 신호(GW) 및 상기 데이터 초기화 게이트 신호(GI)의 활성화 타이밍과 상이한 것으로 도시하였다. 이와는 달리, 도 4와 같이, 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 타이밍은 상기 데이터 기입 게이트 신호(GW)의 활성화 타이밍과 같을 수 있다. 이와는 달리, 도 5와 같이, 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 타이밍은 상기 데이터 초기화 게이트 신호(GI)의 활성화 타이밍과 같을 수 있다.
상기 스토리지 캐패시터(CST)는 상기 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함한다.
상기 발광 소자(EE)는 상기 애노드 전극 및 제2 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함한다. 상기 제2 전원 전압(ELVSS)은 상기 제1 전원 전압(ELVDD)보다 작을 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
상기 구동 스위칭 소자(T1) 및 상기 초기화 전압 단자 사이에 배치되는 초기화 스위칭 소자(T4)를 듀얼 트랜지스터가 아닌 싱글 트랜지스터로 구성하고, 상기 보상 스위칭 소자(TA)를 상기 초기화 스위칭 소자(T4)에 직렬로 연결하여, 상기 초기화 스위칭 소자(T4)는 상기 듀얼 트랜지스터 사이의 플로팅 노드를 포함하지 않을 수 있다. 따라서, 상기 듀얼 트랜지스터 사이의 플로팅 노드에 의해 발생하는 플리커를 방지하여 표시 패널(100)의 표시 품질을 더욱 향상시킬 수 있다.
도 20은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다. 도 21은 도 20의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조 및 픽셀에 인가되는 입력 신호들을 제외하면, 도 1 내지 도 3의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 20 및 도 21을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
구체적으로, 상기 픽셀은 제1 내지 제7 픽셀 스위칭 소자(T1 내지 T7), 보상 스위칭 소자(TA), 스토리지 캐패시터(CST) 및 상기 발광 소자(EE)를 포함할 수 있다.
본 실시예에서, 상기 픽셀은 P형 트랜지스터 및 N형 트랜지스터를 모두 포함할 수 있다. 예를 들어, 상기 제1, 제2, 제5 및 제6 픽셀 스위칭 소자(T1, T2, T5 및 T6) 및 보상 스위칭 소자(TA)는 P형 트랜지스터일 수 있다. 상기 제3, 제4 및 제7 픽셀 스위칭 소자(T3, T4 및 T7)는 N형 트랜지스터일 수 있다.
상기 제1 픽셀 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
상기 제2 픽셀 스위칭 소자(T2)는 상기 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제3 픽셀 스위칭 소자(T3)는 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함한다.
도 20에서 보듯이, 본 실시예에서, 상기 제3 픽셀 스위칭 소자(T3)는 싱글 트랜지스터로 구성될 수 있다. 상기 제3 픽셀 스위칭 소자(T3)는 N형 트랜지스터일 수 있다.
도 21에서 보듯이, 본 실시예에서, 상기 제3 픽셀 스위칭 소자(T3)는 N형 트랜지스터이므로, 상기 보상 게이트 신호(GC)의 활성화 레벨은 하이 레벨일 수 있다. 본 실시예에서, 상기 보상 게이트 신호(GC)의 활성화 구간은 상기 데이터 기입 게이트 신호(GW)의 활성화 구간보다 크거나 같을 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 상기 제1 픽셀 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치될 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 제4 노드(N4)에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함할 수 있다.
도 20에서 보듯이, 본 실시예에서, 상기 제4 픽셀 스위칭 소자(T4)는 싱글 트랜지스터로 구성될 수 있다. 상기 제4 픽셀 스위칭 소자(T4)는 N형 트랜지스터일 수 있다.
도 21에서 보듯이, 본 실시예에서, 상기 제4 픽셀 스위칭 소자(T4)는 N형 트랜지스터이므로, 상기 데이터 초기화 게이트 신호(GI)의 활성화 레벨은 하이 레벨일 수 있다.
상기 보상 스위칭 소자(TA)는 상기 구동 스위칭 소자(예컨대, T1)의 상기 제어 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 데이터 초기화 스위칭 소자(T4)와 직렬로 연결된다. 상기 보상 스위칭 소자(TA)의 제어 전극과 상기 보상 스위칭 소자(TA)의 입력 전극은 서로 연결된다.
상기 제5 픽셀 스위칭 소자(T5)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
상기 제6 픽셀 스위칭 소자(T6)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 출력 전극을 포함한다.
상기 제7 픽셀 스위칭 소자(T7)는 상기 발광 소자 초기화 게이트 신호(GB)가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 발광 소자(EE)의 상기 애노드 전극에 연결되는 출력 전극을 포함한다. 이와는 달리, 도 8과 같이 상기 제7 픽셀 스위칭 소자(T7)의 상기 입력 전극에는 상기 초기화 전압(VINT)과 다른 레벨을 갖는 제2 초기화 전압(도 8의 AINT)이 인가될 수도 있다.
도 20에서 보듯이, 본 실시예에서, 상기 제7 픽셀 스위칭 소자(T7)는 N형 트랜지스터일 수 있다.
도 21에서 보듯이, 본 실시예에서, 상기 제7 픽셀 스위칭 소자(T7)는 N형 트랜지스터이므로, 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 레벨은 하이 레벨일 수 있다.
도 21에서는 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 타이밍이 상기 데이터 기입 게이트 신호(GW) 및 상기 데이터 초기화 게이트 신호(GI)의 활성화 타이밍과 상이한 것으로 도시하였다. 이와는 달리, 도 4와 같이, 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 타이밍은 상기 데이터 기입 게이트 신호(GW)의 활성화 타이밍과 같을 수 있다. 이와는 달리, 도 5와 같이, 상기 발광 소자 초기화 게이트 신호(GB)의 활성화 타이밍은 상기 데이터 초기화 게이트 신호(GI)의 활성화 타이밍과 같을 수 있다.
상기 스토리지 캐패시터(CST)는 상기 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함한다.
상기 발광 소자(EE)는 상기 애노드 전극 및 제2 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함한다. 상기 제2 전원 전압(ELVSS)은 상기 제1 전원 전압(ELVDD)보다 작을 수 있다.
본 실시예에 따르면, 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널(100)의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극 및 초기화 전압 단자 사이에 배치되며 서로 연결된 제어 전극 및 입력 전극을 포함하는 상기 보상 스위칭 소자(TA)를 포함하여, 전류 리키지를 감소시킬 수 있다. 따라서, 플리커를 감소시켜 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
상기 구동 스위칭 소자(T1) 및 상기 초기화 전압 단자 사이에 배치되는 초기화 스위칭 소자(T4)를 듀얼 트랜지스터가 아닌 싱글 트랜지스터로 구성하고, 상기 보상 스위칭 소자(TA)를 상기 초기화 스위칭 소자(T4)에 직렬로 연결하여, 상기 초기화 스위칭 소자(T4)는 상기 듀얼 트랜지스터 사이의 플로팅 노드를 포함하지 않을 수 있다. 따라서, 상기 듀얼 트랜지스터 사이의 플로팅 노드에 의해 발생하는 플리커를 방지하여 표시 패널(100)의 표시 품질을 더욱 향상시킬 수 있다.
이상에서 설명한 본 발명에 따른 표시 장치에 따르면, 표시 장치의 소비 전력을 감소시키면서 상기 표시 패널의 표시 품질을 향상시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 구동 제어부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 600: 에미션 구동부

Claims (20)

  1. 발광 소자;
    상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자;
    상기 구동 스위칭 소자의 제어 전극 및 초기화 전압 단자 사이에 배치되는 데이터 초기화 스위칭 소자; 및
    상기 구동 스위칭 소자의 상기 제어 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 데이터 초기화 스위칭 소자와 직렬로 연결되는 보상 스위칭 소자를 포함하고,
    상기 보상 스위칭 소자의 제어 전극과 상기 보상 스위칭 소자의 입력 전극은 서로 연결되는 것을 특징으로 하는 픽셀.
  2. 제1항에 있어서, 상기 구동 스위칭 소자의 입력 전극에 데이터 전압을 인가하는 기입 스위칭 소자; 및
    상기 발광 소자의 제1 전극을 초기화하는 발광 소자 초기화 스위칭 소자를 더 포함하는 것을 특징으로 하는 픽셀.
  3. 제2항에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제1 게이트 신호의 활성화 구간, 상기 기입 스위칭 소자의 제어 전극에 인가되는 제2 게이트 신호의 활성화 구간 및 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제3 게이트 신호의 활성화 구간은 서로 다른 타이밍을 갖는 것을 특징으로 하는 픽셀.
  4. 제2항에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제1 게이트 신호의 활성화 구간은 상기 기입 스위칭 소자의 제어 전극에 인가되는 제2 게이트 신호의 활성화 구간과 서로 다른 타이밍을 갖고,
    상기 제2 게이트 신호의 상기 활성화 구간 및 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제3 게이트 신호의 활성화 구간은 서로 같은 타이밍을 갖는 것을 특징으로 하는 픽셀.
  5. 제2항에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제1 게이트 신호의 활성화 구간은 상기 기입 스위칭 소자의 제어 전극에 인가되는 제2 게이트 신호의 활성화 구간과 서로 다른 타이밍을 갖고,
    상기 제1 게이트 신호의 상기 활성화 구간 및 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제3 게이트 신호의 활성화 구간은 서로 같은 타이밍을 갖는 것을 특징으로 하는 픽셀.
  6. 제1항에 있어서, 상기 픽셀은
    제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자;
    데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자;
    보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제1 플로팅 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자;
    상기 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 플로팅 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자;
    데이터 초기화 게이트 신호가 인가되는 제어 전극, 제2 플로팅 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4-1 픽셀 스위칭 소자;
    상기 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 제2 플로팅 노드에 연결되는 출력 전극을 포함하는 제4-2 픽셀 스위칭 소자;
    상기 초기화 전압 단자에 연결되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자;
    에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자;
    상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자;
    발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자; 및
    상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함하고,
    상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자이고,
    상기 데이터 초기화 스위칭 소자는 상기 제4-1 픽셀 스위칭 소자 및 상기 제4-2 픽셀 스위칭 소자인 것을 특징으로 하는 픽셀.
  7. 제6항에 있어서, 상기 픽셀은
    상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터를 더 포함하는 것을 특징으로 하는 픽셀.
  8. 제1항에 있어서, 상기 픽셀은
    제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자;
    데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자;
    보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제1 플로팅 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자;
    상기 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 플로팅 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자;
    데이터 초기화 게이트 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자;
    상기 초기화 전압 단자에 연결되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자;
    에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자;
    상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자;
    발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자; 및
    상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함하고,
    상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자이고,
    상기 데이터 초기화 스위칭 소자는 상기 제4 픽셀 스위칭 소자인 것을 특징으로 하는 픽셀.
  9. 제1항에 있어서, 상기 픽셀은
    제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자;
    데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자;
    보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3 픽셀 스위칭 소자;
    데이터 초기화 게이트 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자;
    상기 초기화 전압 단자에 연결되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자;
    에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자;
    상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자;
    발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자; 및
    상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함하고,
    상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자이고,
    상기 데이터 초기화 스위칭 소자는 상기 제4 픽셀 스위칭 소자인 것을 특징으로 하는 픽셀.
  10. 제9항에 있어서, 상기 픽셀은 P형 트랜지스터 및 N형 트랜지스터를 포함하고,
    상기 제3 픽셀 스위칭 소자, 상기 제4 픽셀 스위칭 소자 및 상기 제7 픽셀 스위칭 소자 중 적어도 하나는 상기 N형 트랜지스터인 것을 특징으로 하는 픽셀.
  11. 제1항에 있어서, 상기 픽셀은
    제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자;
    데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자;
    보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제1 플로팅 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자;
    상기 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 플로팅 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자;
    데이터 초기화 게이트 신호가 인가되는 제어 전극, 제2 플로팅 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4-1 픽셀 스위칭 소자;
    상기 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 제2 플로팅 노드에 연결되는 출력 전극을 포함하는 제4-2 픽셀 스위칭 소자;
    상기 초기화 전압 단자에 연결되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자;
    에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자;
    상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자;
    발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 제2 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자; 및
    상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함하고,
    상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자이고,
    상기 데이터 초기화 스위칭 소자는 상기 제4-1 픽셀 스위칭 소자 및 상기 제4-2 픽셀 스위칭 소자인 것을 특징으로 하는 픽셀.
  12. 제1항에 있어서, 상기 픽셀은
    제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자;
    데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자;
    보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제1 플로팅 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자;
    상기 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 플로팅 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자;
    데이터 초기화 게이트 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자;
    상기 초기화 전압 단자에 연결되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자;
    에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자;
    상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자;
    발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 제2 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자; 및
    상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함하고,
    상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자이고,
    상기 데이터 초기화 스위칭 소자는 상기 제4 픽셀 스위칭 소자인 것을 특징으로 하는 픽셀.
  13. 제1항에 있어서, 상기 픽셀은
    제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자;
    데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자;
    보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3 픽셀 스위칭 소자;
    데이터 초기화 게이트 신호가 인가되는 제어 전극, 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자;
    상기 초기화 전압 단자에 연결되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자;
    에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자;
    상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자;
    발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 제2 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자; 및
    상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함하고,
    상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자이고,
    상기 데이터 초기화 스위칭 소자는 상기 제4 픽셀 스위칭 소자인 것을 특징으로 하는 픽셀.
  14. 제1항에 있어서, 상기 픽셀은
    제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자;
    데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자;
    보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제1 플로팅 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자;
    상기 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 플로팅 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자;
    데이터 초기화 게이트 신호가 인가되는 제어 전극, 제2 플로팅 노드에 연결되는 입력 전극 및 제4 노드에 연결되는 출력 전극을 포함하는 제4-1 픽셀 스위칭 소자;
    상기 데이터 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 제2 플로팅 노드에 연결되는 출력 전극을 포함하는 제4-2 픽셀 스위칭 소자;
    상기 제4 노드에 연결되는 제어 전극, 상기 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자;
    에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자;
    상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자;
    발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자; 및
    상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함하고,
    상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자이고,
    상기 데이터 초기화 스위칭 소자는 상기 제4-1 픽셀 스위칭 소자 및 상기 제4-2 픽셀 스위칭 소자인 것을 특징으로 하는 픽셀.
  15. 제1항에 있어서, 상기 픽셀은
    제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자;
    데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자;
    보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제1 플로팅 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자;
    상기 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 플로팅 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자;
    데이터 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 제4 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자;
    상기 제4 노드에 연결되는 제어 전극, 상기 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자;
    에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자;
    상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자;
    발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자; 및
    상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함하고,
    상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자이고,
    상기 데이터 초기화 스위칭 소자는 상기 제4 픽셀 스위칭 소자인 것을 특징으로 하는 픽셀.
  16. 제1항에 있어서, 상기 픽셀은
    제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자;
    데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자;
    보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3 픽셀 스위칭 소자;
    데이터 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 제4 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자;
    상기 제4 노드에 연결되는 제어 전극, 상기 제4 노드에 연결되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 상기 보상 스위칭 소자;
    에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자;
    상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자;
    발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 상기 초기화 전압 단자에 연결되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자; 및
    상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함하고,
    상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자이고,
    상기 데이터 초기화 스위칭 소자는 상기 제4 픽셀 스위칭 소자인 것을 특징으로 하는 픽셀.
  17. 픽셀을 포함하는 표시 패널;
    게이트 신호를 상기 픽셀에 제공하는 게이트 구동부;
    데이터 전압을 상기 픽셀에 제공하는 데이터 구동부; 및
    에미션 신호를 상기 픽셀에 제공하는 에미션 구동부를 포함하고,
    상기 픽셀은
    발광 소자;
    상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자;
    상기 구동 스위칭 소자의 제어 전극 및 초기화 전압 단자 사이에 배치되는 데이터 초기화 스위칭 소자; 및
    상기 구동 스위칭 소자의 상기 제어 전극 및 상기 초기화 전압 단자 사이에 배치되고, 상기 데이터 초기화 스위칭 소자와 직렬로 연결되는 보상 스위칭 소자를 포함하고,
    상기 보상 스위칭 소자의 제어 전극과 상기 보상 스위칭 소자의 입력 전극은 서로 연결되는 것을 특징으로 하는 표시 장치.
  18. 제17항에 있어서, 상기 데이터 초기화 스위칭 소자는 상기 구동 스위칭 소자의 상기 제어 전극 및 상기 보상 스위칭 소자의 출력 전극 사이에 배치되고,
    상기 보상 스위칭 소자는 상기 데이터 초기화 스위칭 소자의 입력 전극 및 상기 초기화 전압 단자 사이에 배치되는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 데이터 초기화 스위칭 소자는 직렬로 연결되는 제1 데이터 초기화 스위칭 소자 및 제2 데이터 초기화 스위칭 소자를 포함하는 것을 특징으로 하는 표시 장치.
  20. 제17항에 있어서, 상기 데이터 초기화 스위칭 소자는 상기 보상 스위칭 소자의 상기 입력 전극 및 상기 초기화 전압 단자 사이에 배치되고,
    상기 보상 스위칭 소자는 상기 구동 스위칭 소자의 상기 제어 전극 및 상기 데이터 초기화 스위칭 소자의 출력 전극 사이에 배치되는 것을 특징으로 하는 표시 장치.
KR1020210054532A 2021-04-27 2021-04-27 픽셀 및 이를 포함하는 표시 장치 KR20220147762A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210054532A KR20220147762A (ko) 2021-04-27 2021-04-27 픽셀 및 이를 포함하는 표시 장치
US17/583,005 US20220343844A1 (en) 2021-04-27 2022-01-24 Pixel and display apparatus having the same
CN202210266266.5A CN115249454A (zh) 2021-04-27 2022-03-17 像素

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210054532A KR20220147762A (ko) 2021-04-27 2021-04-27 픽셀 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220147762A true KR20220147762A (ko) 2022-11-04

Family

ID=83694459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210054532A KR20220147762A (ko) 2021-04-27 2021-04-27 픽셀 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20220343844A1 (ko)
KR (1) KR20220147762A (ko)
CN (1) CN115249454A (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101469027B1 (ko) * 2008-05-13 2014-12-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101152466B1 (ko) * 2010-06-30 2012-06-01 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
WO2013024754A1 (ja) * 2011-08-12 2013-02-21 シャープ株式会社 表示装置
KR102190230B1 (ko) * 2014-07-22 2020-12-14 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102313063B1 (ko) * 2014-07-29 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR102418615B1 (ko) * 2015-08-21 2022-07-11 삼성디스플레이 주식회사 표시장치 및 그의 수리방법
KR102518726B1 (ko) * 2015-10-19 2023-04-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102448034B1 (ko) * 2015-11-23 2022-09-28 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN107093404A (zh) * 2016-02-17 2017-08-25 上海和辉光电有限公司 像素补偿电路和显示装置
CN106710529B (zh) * 2016-12-19 2019-02-05 上海天马有机发光显示技术有限公司 一种像素驱动电路、驱动方法及有机发光显示面板
CN106875893B (zh) * 2017-03-07 2019-03-15 京东方科技集团股份有限公司 像素电路和具有该像素电路的显示装置
CN107591124B (zh) * 2017-09-29 2019-10-01 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置
WO2019207782A1 (ja) * 2018-04-27 2019-10-31 シャープ株式会社 表示装置およびその駆動方法
KR20210083827A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 전계 발광 표시장치

Also Published As

Publication number Publication date
US20220343844A1 (en) 2022-10-27
CN115249454A (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
KR102482335B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102509795B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR101517035B1 (ko) 유기발광 다이오드 표시장치 및 그 구동방법
KR102527847B1 (ko) 표시 장치
KR102544572B1 (ko) 표시 장치
KR20210073188A (ko) 화소 구동 회로를 포함한 전계발광 표시장치
US11232741B2 (en) Pixel and display device having the same
US10692431B2 (en) Gate driver, display apparatus having the same and method of driving display panel using the same
KR20210052716A (ko) 표시장치 구동방법 및 이에 의해 작동하는 표시장치
KR20230044091A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20210007508A (ko) 표시장치와 그 구동 방법
KR20200036415A (ko) 표시 장치
US11990091B2 (en) Display apparatus and method of driving the same
KR20220030344A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20210049220A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230060774A (ko) 전계발광 표시장치 및 이의 구동 방법
KR20220111820A (ko) 픽셀 및 이를 포함하는 표시 장치
KR20220147762A (ko) 픽셀 및 이를 포함하는 표시 장치
KR20200014957A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US20230395030A1 (en) Display apparatus and method of driving the same
KR20140041046A (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법
US20230335044A1 (en) Display panel and display apparatus including the same
KR20230066201A (ko) 표시 장치의 화소
KR20220075735A (ko) 전계발광 표시장치
KR20220144020A (ko) 픽셀, 이를 포함하는 표시 장치 및 표시 장치의 구동 방법