KR20230171534A - 구동 컨트롤러 및 이를 포함하는 표시 장치 - Google Patents

구동 컨트롤러 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230171534A
KR20230171534A KR1020220071696A KR20220071696A KR20230171534A KR 20230171534 A KR20230171534 A KR 20230171534A KR 1020220071696 A KR1020220071696 A KR 1020220071696A KR 20220071696 A KR20220071696 A KR 20220071696A KR 20230171534 A KR20230171534 A KR 20230171534A
Authority
KR
South Korea
Prior art keywords
count value
frame
cycle count
signal
cycle
Prior art date
Application number
KR1020220071696A
Other languages
English (en)
Inventor
전재현
박세혁
손영하
양진욱
이동규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220071696A priority Critical patent/KR20230171534A/ko
Priority to US18/118,414 priority patent/US20230401997A1/en
Priority to CN202310576657.1A priority patent/CN117238238A/zh
Publication of KR20230171534A publication Critical patent/KR20230171534A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 화소를 포함하는 표시 패널, 및 상기 표시 패널을 구동하는 구동 컨트롤러를 포함할 수 있다. 상기 구동 컨트롤러는 제1 프레임의 제1 사이클 카운트 값과 상기 제1 프레임에 후속하는 제2 프레임의 제2 사이클 카운트 값을 비교하여, 상기 제1 프레임의 제1 구동 주파수가 상기 제2 프레임의 제2 구동 주파수보다 높은 것으로 판정될 때, 보상 신호를 생성하도록 구성될 수 있다.

Description

구동 컨트롤러 및 이를 포함하는 표시 장치{DRIVING CONTROLLER AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 휘도 보상 동작을 하도록 구성된 구동 컨트롤러 및 이를 포함하여 표시 화질이 향상된 표시 장치에 관한 것이다.
표시 장치 중 발광형 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 발광 다이오드를 이용하여 영상을 표시한다. 이러한, 발광형 표시 장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다. 발광형 표시 장치는 데이터 라인들 및 스캔 라인들에 연결된 화소들을 구비한다. 화소들 각각은 일반적으로 발광 다이오드와, 발광 다이오드로 흐르는 전류량을 제어하기 위한 화소 회로를 포함한다. 화소 회로는 데이터 신호에 대응하여 제1 구동 전압으로부터 발광 다이오드를 경유하여 제2 구동 전압으로 흐르는 전류량을 제어한다. 이때, 발광 다이오드를 통해 흐르는 전류량에 대응하여 소정 휘도의 빛이 생성된다.
본 발명은 휘도 보상 동작을 하도록 구성된 구동 컨트롤러를 제공하는 것을 일 목적으로 한다.
본 발명은 휘도가 보상되어 표시 품질이 향상된 표시 장치를 제공하는 것을 일 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 화소를 포함하는 표시 패널, 및 상기 표시 패널을 구동하는 구동 컨트롤러를 포함하고, 상기 구동 컨트롤러는 제1 프레임의 제1 사이클 카운트 값과 상기 제1 프레임에 후속하는 제2 프레임의 제2 사이클 카운트 값을 비교하여, 상기 제1 프레임의 제1 구동 주파수가 상기 제2 프레임의 제2 구동 주파수보다 높은 것으로 판정될 때, 보상 신호를 생성하도록 구성될 수 있다.
상기 구동 컨트롤러는 상기 제1 프레임에 대응하는 수직 동기 신호의 제1 주기에 대응하는 사이클 기준 신호를 카운트하여 상기 제1 사이클 카운트 값을 획득하고, 상기 제2 프레임에 대응하는 상기 수직 동기 신호의 제2 주기에 대응하는 사이클 기준 신호를 카운트하여 상기 제2 사이클 카운트 값을 획득하도록 구성될 수 있다.
상기 화소는 화소 회로 및 상기 화소 회로에 연결된 발광 소자를 포함하고, 상기 화소는 복수의 스캔 신호들, 발광 제어 신호, 복수의 구동 전압들, 및 데이터 신호를 수신하도록 구성되고, 상기 복수의 구동 전압들은 제1 구동 전압, 제2 구동 전압, 제1 초기화 전압, 및 제2 초기화 전압을 포함할 수 있다.
상기 보상 신호에 의해 상기 발광 제어 신호의 오프 듀티비가 제어될 수 있다.
상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 미만일 때, 상기 제1 프레임의 상기 발광 제어 신호의 오프 듀티비와 상기 제2 프레임의 상기 발광 제어 신호의 오프 듀티비는 서로 동일하고, 상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 상기 발광 제어 신호의 오프 듀티비는 상기 제1 프레임의 상기 발광 제어 신호의 오프 듀티비보다 높을 수 있다.
상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 발광 제어 신호의 오프 듀티비들은 서로 동일할 수 있다.
상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 발광 제어 신호의 오프 듀티비들은 증가할 수 있다.
상기 화소 회로는 상기 제2 초기화 전압이 제공되는 전압 라인과 상기 발광 소자 사이에 연결된 초기화 트랜지스터를 포함하고, 상기 복수의 스캔 신호들은 초기화 전달 신호를 포함하고, 상기 초기화 트랜지스터는 상기 초기화 전달 신호에 응답하여 동작이 제어될 수 있다.
상기 보상 신호에 의해 상기 초기화 전달 신호의 온 듀티비가 제어될 수 있다.
상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 미만일 때, 상기 제1 프레임의 상기 초기화 전달 신호의 온 듀티비와 상기 제2 프레임의 상기 초기화 전달 신호의 온 듀티비는 서로 동일하고, 상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 상기 초기화 전달 신호의 온 듀티비는 상기 제1 프레임의 상기 초기화 전달 신호의 온 듀티비보다 높을 수 있다.
상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 초기화 전달 신호의 온 듀티비들은 서로 동일할 수 있다.
상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 초기화 전달 신호의 온 듀티비들은 증가할 수 있다.
상기 보상 신호에 의해 상기 제2 초기화 전압의 레벨이 제어될 수 있다.
상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 미만일 때, 상기 제1 프레임에서 상기 제2 초기화 전압은 상기 제2 프레임에서 상기 제2 초기화 전압과 서로 동일하고, 상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임에서 상기 제2 초기화 전압의 레벨은 상기 제1 프레임에서 상기 제2 초기화 전압의 레벨보다 낮을 수 있다. +
상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 제2 초기화 전압의 레벨들은 서로 동일할 수 있다.
상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 제2 초기화 전압의 레벨들은 감소할 수 있다.
상기 복수의 구동 전압들은 바이어스 전압을 더 포함하고, 상기 화소 회로는 구동 트랜지스터, 및 상기 구동 트랜지스터와 상기 제1 구동 전압이 제공되는 라인 사이와 상기 바이어스 전압이 제공되는 전압 라인 사이에 연결된 바이어스 트랜지스터를 포함하고, 상기 보상 신호에 의해 상기 바이어스 전압의 레벨 또는 상기 바이어스 전압이 인가되는 시간이 제어될 수 있다.
상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 미만일 때, 상기 제1 프레임에서 상기 바이어스 전압은 상기 제2 프레임에서 상기 바이어스 전압과 서로 동일하고, 상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임에서 상기 바이어스 전압의 레벨은 상기 제1 프레임에서 상기 바이어스 전압의 레벨보다 높을 수 있다.
상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 바이어스 전압의 레벨들은 서로 동일하거나, 상기 제2 프레임의 사이클들에서의 상기 바이어스 전압의 레벨들은 증가할 수 있다.
상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 미만일 때, 상기 제1 프레임에서 상기 바이어스 전압의 인가 시간과 상기 제2 프레임에서 상기 바이어스 전압의 인가 시간은 서로 동일하고, 상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임에서 상기 바이어스 전압의 인가 시간은 상기 제1 프레임에서 상기 바이어스 전압의 인가 시간보다 길 수 있다.
상기 구동 컨트롤러는 상기 제1 사이클 카운트 값 및 상기 제2 사이클 카운트 값을 획득하는 사이클 카운터, 상기 제1 사이클 카운트 값 및 상기 제2 사이클 카운트 값에 근거한 보상값이 저장된 룩업 테이블, 및 상기 보상값을 근거로 상기 보상 신호를 생성하는 보상 신호 생성부를 포함할 수 있다.
본 발명의 일 실시예에 따른 구동 컨트롤러는 복수의 프레임들 각각의 사이클을 카운트하는 사이클 카운터, 상기 사이클 카운터로부터 제공된 사이클 카운트 값에 근거한 보상값이 저장된 룩업 테이블, 및 상기 보상값을 근거로 보상 신호를 생성하는 보상 신호 생성부를 포함할 수 있다.
상기 사이클 카운터는 제1 프레임에 대응하는 수직 동기 신호의 제1 주기에 대응하는 사이클 기준 신호를 카운트하여 상기 제1 사이클 카운트 값을 획득하고, 상기 제1 프레임에 연속하는 제2 프레임에 대응하는 상기 수직 동기 신호의 제2 주기에 대응하는 사이클 기준 신호를 카운트하여 상기 제2 사이클 카운트 값을 획득하고, 상기 제1 사이클 카운트 값 및 상기 제2 사이클 카운트 값을 출력하도록 구성될 수 있다.
상기 제2 사이클 카운트 값에서 상기 제1 사이클 카운트 값을 차분하여 델타값을 획득하도록 구성된 연산부를 더 포함하고, 상기 룩업 테이블에는 상기 델타값에 대응하는 상기 보상값이 저장될 수 있다.
상기 보상 신호는 표시 패널로 제공되는 발광 제어 신호, 초기화 전압, 및 바이어스 전압 중 적어도 어느 하나를 제어하는 신호일 수 있다.
상기 보상 신호는 상기 발광 제어 신호의 오프 듀티비를 증가시키는 신호일 수 있다.
상기 보상 신호는 상기 초기화 전압의 레벨을 감소시키는 신호일 수 있다.
상기 보상 신호는 상기 초기화 전압의 인가 시간을 증가시키는 신호일 수 있다.
상기 보상 신호는 상기 바이어스 전압의 레벨을 증가시키는 신호일 수 있다.
상기 보상 신호는 상기 바이어스 전압의 인가 시간을 증가시키는 신호일 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 프레임 및 상기 제1 프레임에 연속하는 제2 프레임의 영상을 표시하며, 발광 제어 신호, 초기화 전압, 및 바이어스 전압 중 적어도 어느 하나를 수신하는 표시 패널, 및 상기 제1 프레임에 포함된 사이클들을 카운트한 제1 사이클 카운트 값보다 상기 제2 프레임에 포함된 사이클들을 카운트한 제2 사이클 카운트 값이 커질 때, 휘도를 제어하기 위한 보상 신호를 생성하는 구동 컨트롤러를 포함하고, 상기 보상 신호는 상기 발광 제어 신호, 상기 초기화 전압, 및 상기 바이어스 전압 중 적어도 어느 하나를 제어하는 신호일 수 있다.
상기 보상 신호는 상기 발광 제어 신호의 오프 듀티비를 증가시키는 신호, 상기 초기화 전압의 레벨을 감소시키는 신호, 상기 초기화 전압의 인가 시간을 증가시키는 신호, 상기 바이어스 전압의 레벨을 증가시키는 신호, 및 상기 바이어스 전압의 인가 시간을 증가시키는 신호 중 적어도 어느 하나일 수 있다.
상술한 바에 따르면, 구동 컨트롤러는 사이클을 카운트하여 이전 프레임의 구동 주파수와 현 프레임의 구동 주파수의 변화를 검출하고, 이를 근거로 휘도를 보상하는 동작이 진행되도록 구성될 수 있다. 따라서, 구동 주파수 변화에 근거한 휘도의 변화가 감소 또는 제거될 수 있고, 그 결과, 표시 장치의 표시 품질이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 제1 프레임 및 제2 프레임 각각에 포함된 사이클들을 도시한 도면이다.
도 4는 데이터 기입 사이클에서 화소의 동작을 설명하기 위한 타이밍도이다.
도 5는 홀드 사이클에서 화소의 동작을 설명하기 위한 타이밍도이다.
도 6a 및 도 6b는 구동 주파수 변화에 따른 휘도 변화를 설명하기 위한 도면들이다.
도 7은 본 발명의 일 실시예에 따른 구동 컨트롤러의 블록도이다.
도 8은 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다.
도 14는 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 17은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 18은 본 발명의 일 실시예에 따른 화소의 회로도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(DD)의 블록도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 패널(DP), 구동 컨트롤러(100), 및 패널 드라이버를 포함할 수 있다. 본 발명의 일 예로, 패널 드라이버는 데이터 구동 회로(200, 또는 데이터 드라이버), 구동 회로들(300), 및 전압 발생기(400)를 포함할 수 있다.
표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 패널(DP)은 표시 영역(DA)에 배치되는 복수의 화소들(PX)을 포함할 수 있다. 복수의 화소들(PX) 각각은 발광 소자(ED, 도 2 참조) 및 발광 소자(ED)의 발광을 제어하는 화소 회로(PXC, 도 2 참조)를 포함한다. 화소 회로(PXC)는 하나 이상의 트랜지스터 및 하나 이상의 커패시터를 포함할 수 있다.
표시 패널(DP)은 초기화 스캔 라인들(GIL1-GILn), 보상 스캔 라인들(GCL1-GCLn), 기입 스캔 라인들(GWL1-GWLn), 바이어스 스캔 라인들(EBL1-EBLn), 제1 발광 제어 라인들(EML11-EML1n), 제2 발광 제어 라인들(EML21-EML2n), 및 데이터 라인들(DL1-DLm)을 더 포함할 수 있다.
표시 패널(DP)은 소정의 구동 주파수, 예를 들어, 60Hz, 120Hz, 또는 240Hz로 구동되는 제1 모드 또는 가변 구동 주파수로 구동되는 제2 모드로 동작되도록 구성될 수 있다. 예를 들어, 가변 구동 주파수는 1Hz 내지 240Hz의 범위 내에서 다양하게 변형될 수 있으나, 구동 주파수의 범위가 상술한 예에 특별히 제한되는 것은 아니다.
표시 패널(DP)이 제2 모드로 동작하는 경우, 표시 패널(DP)의 구동 주파수가 고주파에서 저주파로 변하는 구간이 포함될 수 있다. 예를 들어, 240Hz로 구동되는 표시 패널(DP)이 다음 프레임에서 48Hz로 구동될 수 있다. 이 경우, 화소(PX)에 포함된 제1 트랜지스터(T1, 도 2 참조)의 히스테리시스 특성에 기인하여, 표시 패널(DP)에 표시되는 동일 계조의 영상의 휘도가 구동 주파수 변화에 따라 증가될 수 있다.
본 발명에 따른 표시 장치(DD)는 이전 프레임의 구동 주파수와 현 프레임의 구동 주파수의 변화를 검출하고, 이를 근거로 휘도를 보상하는 동작이 진행될 수 있다. 따라서, 구동 주파수 변화에 근거한 휘도의 변화가 감소 또는 제거될 수 있고, 그 결과, 표시 장치(DD)의 표시 품질이 향상될 수 있다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 구동 회로(200)와 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 제1 제어 신호(SCS), 제2 제어 신호(DCS), 및 제3 제어 신호(VCS)를 출력할 수 있다.
본 발명의 일 실시예에서, 제1 제어 신호(SCS)는 제2 초기화 전압(Aint)의 인가 시간, 바이어스 전압(Vbias)의 인가 시간, 또는 제1 발광 제어 라인들(EML11-EML1n), 및 제2 발광 제어 라인들(EML21-EML2n)로 제공되는 신호들의 오프 듀티비를 조절하기 위한 신호를 포함할 수 있다.
본 발명의 일 실시예에서, 제3 제어 신호(VCS)는 제2 초기화 전압(Aint)의 레벨 또는 바이어스 전압(Vbias)의 레벨을 조절하기 위한 신호를 포함할 수 있다. 따라서, 전압 발생기(400)는 제3 제어 신호(VCS)에 근거해 제2 초기화 전압(Aint)의 레벨 또는 바이어스 전압(Vbias)의 레벨을 조절하여 출력할 수 있다.
데이터 구동 회로(200)는 구동 컨트롤러(100)로부터 제2 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 구동 회로(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 데이터 라인들(DL1-DLm)로 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다. 데이터 라인들(DL1-DLm)은 제1 방향(DR1)을 따라 배열될 수 있고, 데이터 라인들(DL1-DLm) 각각은 제2 방향(DR2)을 따라 연장될 수 있다.
구동 회로(300)는 표시 패널(DP)의 비표시 영역(NDA)에 배치될 수 있으나, 이에 특별히 제한되지 않는다. 예를 들어, 구동 회로(300)의 적어도 일부는 표시 영역(DA)에 배치될 수도 있다. 구동 회로들(300)은 화소 회로(PXC, 도 2 참조)와 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
구동 회로(300)는 제1 제어 신호(SCS)를 수신하고, 초기화 스캔 라인들(GIL1-GILn), 보상 스캔 라인들(GCL1-GCLn), 기입 스캔 라인들(GWL1-GWLn), 바이어스 스캔 라인들(EBL1-EBLn), 제1 발광 제어 라인들(EML11-EML1n), 및 제2 발광 제어 라인들(EML21-EML2n)로 스캔 신호 또는 발광 제어 신호를 출력할 수 있다.
구동 회로(300)는 복수로 제공될 수 있다. 예를 들어, 복수의 구동 회로들(300)은 표시 영역(DA)을 사이에 두고 서로 이격될 수 있다. 초기화 스캔 라인들(GIL1-GILn), 보상 스캔 라인들(GCL1-GCLn), 기입 스캔 라인들(GWL1-GWLn), 바이어스 스캔 라인들(EBL1-EBLn), 제1 발광 제어 라인들(EML11-EML1n), 및 제2 발광 제어 라인들(EML21-EML2n) 각각은 구동 회로들(300)에 전기적으로 연결되어 구동 회로들(300)로부터 신호를 각각 수신할 수 있다. 예를 들어, 하나의 초기화 스캔 라인(GIL1), 하나의 보상 스캔 라인(GCL1), 하나의 기입 스캔 라인(GWL1), 및 하나의 바이어스 스캔 라인(EBL1), 하나의 제1 발광 제어 라인(EML11), 및 하나의 제2 발광 제어 라인(EML21) 각각은 두 개의 구동 회로들(300)로부터 동일한 신호를 수신할 수 있다. 다만, 이는 일 예일 뿐, 도 1에 도시된 2 개의 구동 회로들(300) 중 하나는 생략될 수도 있다.
구동 회로들(300) 각각은 초기화 스캔 라인들(GIL1-GILn), 보상 스캔 라인들(GCL1-GCLn), 기입 스캔 라인들(GWL1-GWLn), 바이어스 스캔 라인들(EBL1-EBLn)과 연결된 스캔 구동 회로, 제1 발광 제어 라인들(EML11-EML1n), 및 제2 발광 제어 라인들(EML21-EML2n)와 연결된 발광 제어 구동 회로를 포함할 수 있다.
초기화 스캔 라인들(GIL1-GILn), 보상 스캔 라인들(GCL1-GCLn), 기입 스캔 라인들(GWL1-GWLn), 바이어스 스캔 라인들(EBL1-EBLn), 제1 발광 제어 라인들(EML11-EML1n), 및 제2 발광 제어 라인들(EML21-EML2n)각각은 제1 방향(DR1)으로 연장될 수 있고, 초기화 스캔 라인들(GIL1-GILn), 보상 스캔 라인들(GCL1-GCLn), 기입 스캔 라인들(GWL1-GWLn), 제1 발광 제어 라인들(EML11-EML1n), 제2 발광 제어 라인들(EML21-EML2n), 및 바이어스 스캔 라인들(EBL1-EBLn)은 제2 방향(DR2)으로 이격될 수 있다.
복수의 화소들(PX) 각각은 4개의 스캔 라인들, 2개의 발광 제어 라인, 및 1개의 데이터 라인에 전기적으로 연결될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 1 번째 행의 화소들은 스캔 라인들(GIL1, GCL1, GWL1, EBL1) 및 제1 및 제2 발광 제어 라인들(EML11, EML21)에 연결될 수 있다. 1 번째 열의 화소들은 데이터 라인(DL1)에 연결될 수 있다. 또한 j 번째 행의 화소들은 스캔 라인들(GILj, GCLj, GWLj, EBLj) 및 제1 및 제2 발광 제어 라인들(EML1j, EML2j)에 연결될 수 있다.
전압 발생기(400)는 표시 패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(400)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(Vint), 제2 초기화 전압(Aint), 기준 전압(Vref), 및 바이어스 전압(Vbias)을 발생할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소(PXij)의 회로도이다.
도 1 및 도 2를 참조하면, 화소(PXij)는 j 번째 초기화 스캔 라인(GILj), j 번째 보상 스캔 라인(GCLj), j 번째 기입 스캔 라인(GWLj), j 번째 바이어스 스캔 라인(EBLj), j 번째 제1 발광 제어 라인(EML1j), j 번째 제2 발광 제어 라인(EML2j), 및 i 번째 데이터 라인(DLi)에 접속될 수 있다. 도 1에 도시된 복수의 화소들(PX) 각각은 도 2에 도시된 화소(PXij)와 동일한 회로 구성을 가질 수 있다.
본 발명의 일 실시예에 따른 화소(PXij)는 화소 회로(PXC) 및 적어도 하나의 발광 소자(ED)를 포함한다. 화소 회로(PXC)는 제1 내지 제9 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8, T9), 제1 커패시터(Cst), 및 제2 커패시터(Chold)를 포함할 수 있다.
제1 내지 제9 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8, T9) 각각은 실리콘 반도체층, 예를 들어, LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 박막트랜지스터일 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니고, 제1 내지 제9 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8, T9) 중 일부는 산화물 반도체를 반도체층으로 하는 N-타입 박막트랜지스터이고, 나머지는 P-타입 트랜지스터일 수 있다. 다른 실시예에서, 제1 내지 제9 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8, T9) 전체가 N-타입 트랜지스터일 수 있다.
j 번째 초기화 스캔 라인(GILj)은 초기화 스캔 신호(GIj)를 전달하고, j 번째 보상 스캔 라인(GCLj)은 보상 스캔 신호(GCj)를 전달하고, j 번째 기입 스캔 라인(GWLj)은 기입 스캔 신호(GWj)를 전달하고, j 번째 바이어스 스캔 라인(EBLj)은 바이어스 스캔 신호(EBj, 또는 초기화 전달 신호로 지칭)를 전달하고, j 번째 제1 발광 제어 라인(EML1j)은 제1 발광 제어 신호(EM1j)를 전달하고, j 번째 제2 발광 제어 라인(EML2j)은 제2 발광 제어 신호(EM2j)를 전달하고, i 번째 데이터 라인(DLi)는 데이터 신호(Di)를 전달할 수 있다. 데이터 신호(Di)는 구동 컨트롤러(100)로부터 출력되는 영상 데이터 신호(DATA)의 계조 값에 대응하는 전압 레벨을 가질 수 있다.
또한, 화소(PXij)는 제1 내지 제6 구동 전압 라인들(VL1, VL2, VL3, VL4, VL5, VL6)과 연결될 수 있다. 제1 구동 전압 라인(VL1)은 제1 구동 전압(ELVDD)을 전달할 수 있다. 제2 구동 전압 라인(VL2)은 제2 구동 전압(ELVSS)을 전달할 수 있다. 제3 구동 전압 라인(VL3)은 제1 초기화 전압(Vint)을 전달하며, 제1 초기화 전압 라인으로 지칭될 수 있다. 제4 구동 전압 라인(VL4)은 기준 전압(Vref)을 전달하며, 기준 전압 라인으로 지칭될 수 있다. 제5 구동 전압 라인(VL5)은 제2 초기화 전압(Aint)을 전달하며, 제2 초기화 전압 라인으로 지칭될 수 있다. 제6 구동 전압 라인(VL6)은 바이어스 전압(Vbias)을 전달하며, 바이어스 전압 라인으로 지칭될 수 있다.
제1 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결되고, 제2 커패시터(Chold)는 제1 노드(N1)와 제1 구동 전압 라인(VL1) 사이에 연결될 수 있다.
제1 트랜지스터(T1)는 제8 트랜지스터(T8)를 경유하여 제1 구동 전압 라인(VL1)과 전기적으로 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 소자(ED)의 애노드와 전기적으로 연결되는 제2 전극, 제2 노드(N2)와 연결된 게이트 전극을 포함한다. 제1 트랜지스터(T1)는 구동 트랜지스터로 지칭될 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극 및 j 번째 기입 스캔 라인(GWLj)과 연결된 게이트 전극을 포함한다. 제2 트랜지스터(T2)는 j 번째 기입 스캔 라인(GWLj)을 통해 전달받은 기입 스캔 신호(GWj)에 따라 턴-온되어 데이터 라인(DLi)으로부터 전달된 데이터 신호(Di)를 제1 노드(N1)로 전달할 수 있다. 제2 트랜지스터(T2)는 스위칭 트랜지스터로 지칭될 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 제2 노드(N2) 즉, 제1 트랜지스터(T1)의 게이트 전극과 연결된 제2 전극, j 번째 보상 스캔 라인(GCLj)과 연결된 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 j 번째 보상 스캔 라인 (GCLj)을 통해 전달받은 보상 스캔 신호(GCj)에 따라 턴-온되어 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극을 서로 연결할 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 연결된 제1 전극, 제3 구동 전압 라인(VL3)과 연결된 제2 전극 및 j 번째 초기화 스캔 라인(GILj)과 연결된 게이트 전극을 포함한다. 제4 트랜지스터(T4)는 j 번째 초기화 스캔 라인(GILj)을 통해 전달받은 초기화 스캔 신호(GIj)에 따라 턴 온되어 제1 초기화 전압(Vint)을 제1 트랜지스터(T1)의 게이트로 전달하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화시킬 수 있다.
제5 트랜지스터(T5)는 제1 노드(N1)와 연결된 제1 전극, 제4 구동 전압 라인(VL4)에 연결된 제2 전극, j 번째 보상 스캔 라인(GCLj)에 연결된 게이트 전극을 포함한다. 제5 트랜지스터(T5)는 j 번째 보상 스캔 라인(GCLj)을 통해 전달받은 보상 스캔 신호(GCj)에 따라 턴 온되어 제1 노드(N1)에 기준 전압(Vref)을 전달할 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 소자(ED)의 애노드에 연결된 제2 전극 및 j 번째 제2 발광 제어 라인(EML2j)에 연결된 게이트 전극을 포함한다. 제6 트랜지스터(T6)는 j 번째 제2 발광 제어 라인(EML2j)을 통해 전달받은 제2 발광 제어 신호(EM2j)에 따라 턴 온될 수 있다.
제7 트랜지스터(T7)는 발광 소자(ED)의 애노드와 연결된 제1 전극, 제5 구동 전압 라인(VL5)에 연결된 제2 전극, j 번째 바이어스 스캔 라인(EBLj)에 연결된 게이트 전극을 포함한다. 제7 트랜지스터(T7)는 j 번째 바이어스 스캔 라인(EBLj)을 통해 전달받은 바이어스 스캔 신호(EBj)에 따라 턴 온되어, 제2 초기화 전압(Aint)이 제공되는 제5 구동 전압 라인(VL5)과 발광 소자(ED)를 연결할 수 있다. 바이어스 스캔 신호(EBj)는 초기화 전달 신호(EBj)로 지칭될 수 있으며, 제7 트랜지스터(T7)는 초기화 트랜지스터(T7)로 지칭될 수 있다.
제8 트랜지스터(T8)는 제1 구동 전압 라인(VL1)에 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극, 및 j 번째 제1 발광 제어 라인(EML1j)에 연결된 게이트 전극을 포함한다. 제8 트랜지스터(T8)는 j 번째 제1 발광 제어 라인(EML1j)을 통해 전달받은 제1 발광 제어 신호(EM1j)에 따라 턴 온될 수 있다. 제6 트랜지스터(T6) 및 제8 트랜지스터(T8)가 턴 온됨에 따라, 제8 트랜지스터(T8), 제1 트랜지스터(T1) 및 제6 트랜지스터(T6)를 통해 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 전류 경로가 형성될 수 있다.
제9 트랜지스터(T9)는 제6 구동 전압 라인(VL6)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극, 및 j 번째 바이어스 스캔 라인(EBLj)에 연결된 게이트 전극을 포함한다. 제9 트랜지스터(T9)는 j 번째 바이어스 스캔 라인(EBLj)을 통해 전달받은 바이어스 스캔 신호(EBj)에 따라 턴 온되어, 바이어스 전압(Vbias)을 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다. 제9 트랜지스터(T9)는 바이어스 트랜지스터로 지칭될 수 있다.
발광 소자(ED)는 발광 다이오드(light emitting diode)일 수 있다. 이 실시예에서는 하나의 화소(PXij)가 하나의 발광 소자(ED)를 포함하는 예를 설명하나, 이에 특별히 제한되는 것은 아니다. 예를 들어, 하나의 화소(PXij)는 병렬 또는 직렬 연결된 복수의 발광 소자와 연결될 수도 있다. 발광 소자(ED)는 제6 트랜지스터(T6)의 제2 전극과 연결된 애노드 및 제2 구동 전압 라인(VL2)과 연결된 캐소드를 포함한다.
도 3은 본 발명의 일 실시예에 따른 제1 프레임(FR1) 및 제2 프레임(FR2) 각각에 포함된 사이클들을 도시한 도면이다.
도 3을 참조하면, 제1 프레임(FR1)의 구동 주파수와 제2 프레임(FR2)의 구동 주파수는 상이할 수 있다. 예를 들어, 도 3에 도시된 제1 프레임(FR1)의 구동 주파수는 240Hz일 수 있고, 제2 프레임(FR2)의 구동 주파수는 48Hz일 수 있다.
제1 프레임(FR1) 및 제2 프레임(FR2) 각각은 복수의 사이클들을 포함할 수 있다. 예를 들어, 제1 프레임(FR1)은 최대 구동 주파수로 동작하는 프레임일 수 있으며, 제1 프레임(FR1)은 하나의 데이터 기입 사이클(WC) 및 하나의 홀드 사이클(HC)을 포함할 수 있다. 제2 프레임(FR2)은 하나의 데이터 기입 사이클(WC) 및 9 개의 홀드 사이클들(HC)을 포함할 수 있다. 홀드 사이클(HC)에서, 화소(PXij, 도 2 참조)는 데이터 기입 사이클(WC)에서 기입된 데이터에 대응하여 발광 될 수 있다.
도 4는 데이터 기입 사이클(WC)에서 화소의 동작을 설명하기 위한 타이밍도이다.
도 2 및 도 4를 참조하면, 제1 및 제2 발광 제어 신호들(EM1j, EM2j), 초기화 스캔 신호(GIj), 보상 스캔 신호(GCj), 기입 스캔 신호(GWj), 및 바이어스 스캔 신호(EBj) 각각의 파형이 도시되었다.
데이터 기입 사이클(WC)은 제1 구간(SC1), 제2 구간(SC2), 제3 구간(SC3), 제4 구간(SC4), 및 제5 구간(SC5)을 포함할 수 있다. 제1 구간(SC1)은 초기화 구간, 제2 구간(SC2)은 보상 구간, 제3 구간(SC3)은 데이터 기입 구간, 제4 구간(SC4)은 애노드 초기화 구간, 제5 구간(SC5)은 발광 구간으로 지칭될 수 있다.
제1 구간(SC1)은 제2 노드(N2)로 제1 초기화 전압(Vint)이 제공되는 단계이다. 제1 구간(SC1)에서 초기화 스캔 신호(GIj)는 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제1 구간(SC1)동안 초기화 스캔 신호(GIj)에 응답하여, 제4 트랜지스터(T4)가 턴 온되며, 제4 트랜지스터(T4)를 통해 제1 초기화 전압(Vint)이 제1 트랜지스터(T1)의 게이트 전극에 전달되어서 제1 트랜지스터(T1)가 초기화된다. 제1 구간(SC1)은 제1 트랜지스터(T1)의 게이트 전극의 전압 레벨을 초기화하는 초기화 구간일 수 있다.
제2 구간(SC2) 동안 보상 스캔 신호(GCj)는 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제2 구간(SC2)동안 보상 스캔 신호(GCj)에 응답하여, 제5 트랜지스터(T5)가 턴 온된다. 턴 온된 제5 트랜지스터(T5)에 의해 제1 노드(N1)는 기준 전압(Vref)으로 초기화될 수 있다. 또한, 제2 구간(SC2)동안 보상 스캔 신호(GCj)에 응답하여, 제3 트랜지스터(T3)가 턴 온된다. 턴 온된 제3 트랜지스터(T3)에 의해 제1 트랜지스터(T1)는 다이오드 연결되고, 제1 트랜지스터(T1)는 순방향으로 바이어스된다. 그러므로 제2 노드(N2)의 전위는 제1 구동 전압(ELVDD)과 제1 트랜지스터(T1)의 문턱 전압(Vth라 칭함)의 차(ELVDD-Vth)로 설정될 수 있다. 제2 구간(SC2)은 제1 트랜지스터(T1)의 문턱 전압을 보상하기 위한 보상 구간일 수 있다.
화소(PXij)에서 이전 프레임의 데이터 신호(Di)에 의한 영향을 최소화하기 위해 한 사이클 내 제1 구간(SC1) 및 제2 구간(SC2)은 복수 회 반복될 수 있다. 도 4에서는 제1 구간(SC1) 및 제2 구간(SC2)이 3회 반복된 것을 예로 들어 도시하였으나, 이에 특별히 제한되는 것은 아니다. 예를 들어, 제1 구간(SC1) 및 제2 구간(SC2)은 한번씩 제공되거나, 2회 교대로 반복되거나, 4회 이상 교대로 반복될 수도 있다.
제3 구간(SC3)동안 기입 스캔 신호(GWj)는 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제3 구간(SC3)동안 기입 스캔 신호(GWj)에 응답해서 제2 트랜지스터(T2)가 턴 온되고, 제2 트랜지스터(T2)를 통해 데이터 신호(Di)가 제1 노드(N1)로 전달된다. 이때, 제2 노드(N2)의 전위는 제1 커패시터(Cst)에 의해 데이터 신호(Di)의 전압 레벨만큼 상승한다. 그러면, 데이터 라인(DLi)으로부터 공급된 데이터 신호(Di)에서 제1 트랜지스터(T1)의 문턱 전압만큼 감소한 보상 전압이 제1 트랜지스터(T1)의 게이트 전극에 인가된다. 제3 구간(SC3)은 데이터 신호(Di)를 제1 커패시터(Cst)에 저장하는 프로그래밍 구간일 수 있다.
제4 구간(SC4)동안 바이어스 스캔 신호(EBj)는 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제4 구간(SC4)동안 바이어스 스캔 신호(EBj)에 응답해서 제7 트랜지스터(T7)가 턴 온되고, 제7 트랜지스터(T7)를 통해 제5 구동 전압 라인(VL5)이 발광 소자(ED)의 애노드에 연결될 수 있다. 또한, 제4 구간(SC4)동안 바이어스 스캔 신호(EBj)에 응답하여, 제9 트랜지스터(T9)가 턴-온된다. 턴-온된 제9 트랜지스터(T9)에 의해 제1 트랜지스터(T1)의 제1 전극에는 바이어스 전압(Vbias)이 제공될 수 있다. 제1 트랜지스터(T1)에 바이어스 전압(Vbias)이 제공됨에 따라 제1 트랜지스터(T1)의 히스테리시스 특성이 제어될 수 있다.
한 사이클 내에서 바이어스 스캔 신호(EBj)는 복수 회 활성화될 수 있다. 예를 들어, 바이어스 스캔 신호(EBj)가 1회 활성화된 것을 예로 들어 도시하였으나, 2회 또는 3회 이상 활성화될 수도 있다.
제5 구간(SC5) 동안 제1 및 제2 발광 제어 신호들(EM1j, EM2j)은 모두 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 이 경우, 제6 트랜지스터(T6) 및 제8 트랜지스터(T8)가 턴-온되고, 제8 트랜지스터(T8), 제1 트랜지스터(T1), 및 제6 트랜지스터(T6)를 통해 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 전류 경로가 형성될 수 있다. 그러면, 제1 트랜지스터(T1)의 게이트 전극의 전압과 제1 구동 전압(ELVDD) 간의 전압 차에 따라 흐르는 구동 전류가 발생하고, 구동 전류가 발광 소자(ED)에 공급되어, 발광 소자(ED)가 발광할 수 있다.
도 5는 홀드 사이클(HC)에서 화소의 동작을 설명하기 위한 타이밍도이다.
도 2 및 도 5를 참조하면, 제1 및 제2 발광 제어 신호들(EM1j, EM2j), 초기화 스캔 신호(GIj), 보상 스캔 신호(GCj), 기입 스캔 신호(GWj), 및 바이어스 스캔 신호(EBj) 각각의 파형이 도시되었다. 홀드 사이클(HC)에서 초기화 스캔 신호(GIj), 보상 스캔 신호(GCj), 및 기입 스캔 신호(GWj)는 홀드 사이클(HC)에서 인액티브 레벨(예를 들어, 하이 레벨)을 가질 수 있다.
홀드 사이클(HC)은 제1 구간(SC1a) 및 제2 구간(SC2a)을 포함할 수 있다. 제1 구간(SC1a)은 애노드 초기화 구간, 제2 구간(SC2a)은 발광 구간으로 지칭될 수 있다.
제1 구간(SC1a)동안 바이어스 스캔 신호(EBj)는 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제1 구간(SC1a)동안 바이어스 스캔 신호(EBj)에 응답해서 제7 트랜지스터(T7)가 턴 온되고, 제7 트랜지스터(T7)를 통해 제5 구동 전압 라인(VL5)이 발광 소자(ED)의 애노드에 연결될 수 있다. 또한, 제1 구간(SC1a)동안 바이어스 스캔 신호(EBj)에 응답하여, 제9 트랜지스터(T9)가 턴-온된다. 턴 온된 제9 트랜지스터(T9)에 의해 제1 트랜지스터(T1)의 제1 전극에는 바이어스 전압(Vbias)이 제공될 수 있다. 제1 트랜지스터(T1)에 바이어스 전압(Vbias)이 제공됨에 따라 제1 트랜지스터(T1)의 히스테리시스 특성이 제어될 수 있다.
한 사이클 내에서 바이어스 스캔 신호(EBj)는 복수 회 활성화될 수 있다. 예를 들어, 바이어스 스캔 신호(EBj)가 1회 활성화된 것을 예로 들어 도시하였으나, 2회 또는 3회 이상 활성화될 수도 있다.
제2 구간(SC2a)동안 제1 및 제2 발광 제어 신호들(EM1j, EM2j)은 모두 액티브 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 제2 구간(SC2a)동안 제6 트랜지스터(T6) 및 제8 트랜지스터(T8)가 턴-온되고, 제8 트랜지스터(T8), 제1 트랜지스터(T1), 및 제6 트랜지스터(T6)를 통해 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 전류 경로가 형성될 수 있다. 그러면, 제1 트랜지스터(T1)의 게이트 전극의 전압과 제1 구동 전압(ELVDD) 간의 전압 차에 따라 흐르는 구동 전류가 발생하고, 구동 전류가 발광 소자(ED)에 공급되어, 발광 소자(ED)가 발광할 수 있다.
도 6a 및 도 6b는 구동 주파수 변화에 따른 휘도 변화를 설명하기 위한 도면들이다.
도 6a는 제1 구동 주파수로 동작하는 제1 구간(FSC1)과 제2 구동 주파수로 동작하는 제2 구간(FSC2)에서의 휘도 변화를 나타낸 그래프이다. 도 6b는 도 6a에서 제1 구간(FSC1)에 포함된 하나의 제1 프레임(FR1)과 제2 구간(FSC2)에 포함된 하나의 제2 프레임(FR2)에서의 휘도 변화를 나타낸 그래프이다. 제2 프레임(FR2)은 제1 프레임(FR1)에 연속될 수 있다.
제1 구간(FSC1)에 포함된 제1 프레임들(FR1)의 제1 구동 주파수는 제2 구간(SC2)에 포함된 제2 프레임들(FR2)의 제2 구동 주파수보다 높을 수 있다. 예를 들어, 제1 구동 주파수는 240Hz이고, 제2 구동 주파수는 48Hz일 수 있다. 이 경우, 제1 프레임(FR1)은 하나의 데이터 기입 사이클(WC)과 하나의 홀드 사이클(HC)을 포함하고, 제2 프레임(FR2)은 하나의 데이터 기입 사이클(WC)과 9 개의 홀드 사이클들(HC)을 포함할 수 있다.
제1 구간(FSC1)에서 제2 구간(FSC2)으로 전환된 직후, 제2 프레임(FR2)의 휘도는 상승될 수 있다. 즉, 고주파에서 저주파로 구동 주파수가 변경 시 플리커가 시인될 수 있다. 본 발명의 일 실시예에 따른 표시 장치(DD, 도 1 참조)는 이전 프레임의 사이클 및 현재 프레임의 사이클을 카운트하여 연속하여 입력되는 프레임들의 구동 주파수의 변화를 검출하고, 이에 따라 휘도를 보상하기 위한 동작이 수행할 수 있다. 따라서, 구동 주파수 변화에 근거한 휘도의 변화가 감소 또는 제거될 수 있고, 그 결과, 표시 장치(DD)의 표시 품질이 향상될 수 있다.
도 7은 본 발명의 일 실시예에 따른 구동 컨트롤러(100)의 블록도이다.
도 1, 도 2, 및 도 7을 참조하면, 구동 컨트롤러(100)는 영상 프로세서(110), 휘도 보상부(120), 및 제어 신호 발생부(130)를 포함할 수 있다.
영상 프로세서(110)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신하고, 데이터 구동 회로(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성하여 출력할 수 있다.
게임 환경, 예를 들어, 가변 구동 주파수로 구동되는 제2 모드에서 영상 신호(RGB)는 랜덤한 주기로 들어올 수 있다. 즉, 랜덤한 입력 주파수에 대응하기 위해 구동 컨트롤러(100)는 사이클 구동을 할 수 있다. 예를 들어, 영상 신호(RGB)의 입력 주기가 길어지는 경우, 한 프레임에 포함된 홀드 사이클의 수는 증가할 수 있고, 영상 신호(RGB)의 입력 주기가 짧아지는 경우, 한 프레임에 포함된 홀드 사이클의 수는 감소할 수 있다.
휘도 보상부(120)는 제1 프레임의 제1 사이클 카운트 값(CC1)과 제1 프레임에 후속하는 제2 프레임의 제2 사이클 카운트 값(CC2)을 비교하여, 제1 프레임의 제1 구동 주파수가 제2 프레임의 제2 구동 주파수보다 높은 것으로 판정될 때, 보상 신호(CS)를 생성하도록 구성될 수 있다. 예를 들어, 휘도 보상부(120)는 제1 프레임(예를 들어, 이전 프레임)에 포함된 X 개의 사이클들을 카운트하고, 제2 프레임(예를 들어, 현재 프레임)에 포함된 사이클들을 카운트하여, 제2 프레임의 사이클 카운트 값이 X 값을 초과하는 경우, 휘도를 제어하기 위한 보상 신호(CS)를 생성할 수 있다.
휘도 보상부(120)는 사이클 카운터(121), 보상 결정부(122), 및 보상 신호 생성부(123)를 포함할 수 있다.
사이클 카운터(121)는 복수의 프레임들 각각의 사이클의 수를 카운트할 수 있다. 예를 들어, 사이클 카운터(121)는 이전 프레임의 사이클 카운트 값을 저장하고, 현재 프레임의 사이클을 카운트할 수 있다. 사이클 카운터(121)는 제1 사이클 카운트 값(CC1) 및 제2 사이클 카운트 값(CC2)을 보상 결정부(122)로 제공할 수 있다.
또한, 사이클 카운터(121)는 이전 프레임과 동일한 주파수의 프레임이 이전 프레임의 이 전에 연속적으로 반복된 횟수에 따라 가중치를 부가하는 가중치 부가부를 더 포함할 수 있다. 예를 들어, 상기 가중치는 제1 사이클 카운트 값(CC1) 또는 제2 사이클 카운트 값(CC2)에 부가될 수 있다.
보상 결정부(122)는 제1 사이클 카운트 값(CC1) 및 제2 사이클 카운트 값(CC2)을 수신할 수 있다. 보상 결정부(122)는 연산부(122a) 및 룩업 테이블(122b)을 포함할 수 있다.
연산부(122a)는 제2 사이클 카운트 값(CC2)에서 제1 사이클 카운트 값(CC1)을 차분하여 델타값을 획득할 수 있다. 다만, 연산부(122a)의 동작이 이에 특별히 제한되는 것은 아니다. 예를 들어, 연산부(122a)는 제1 사이클 카운트 값(CC1)과 제2 사이클 카운트 값(CC2)을 비교하여, 보상 여부를 판단할 수 있다.
룩업 테이블(122b)에는 사이클 카운터(121)로부터 제공된 제1 사이클 카운트 값(CC1), 및 제2 사이클 카운트 값(CC2)에 근거한 보상값(CCV)이 저장될 수 있다. 예를 들어, 연산부(122a)가 델타값을 획득하는 실시예의 경우, 룩업 테이블(122b)에는 델타값에 대응하는 보상값(CCV)이 저장될 수 있다. 예를 들어, 연산부(122a)가 보상 여부를 판단하는 실시예의 경우, 룩업 테이블(122b)에는 제2 사이클 카운트 값(CC2)에 대응하는 보상값(CCV)이 저장될 수 있다.
보상 신호 생성부(123)는 컨트롤 파라미터를 결정하고, 보상값(CCV)을 근거로 보상 신호(CS)를 생성할 수 있다. 컨트롤 파라미터는 제2 초기화 전압(Aint)의 레벨, 바이어스 전압(Vbias)의 레벨, 제2 초기화 전압(Aint)의 인가 시간, 바이어스 전압(Vbias)의 인가 시간, 또는 제1 및 제2 발광 제어 신호들(EM1j, EM2j)의 오프 듀티비일 수 있다.
제어 신호 발생부(130)는 제어 신호(CTRL) 및 보상 신호(CS)에 응답해서 제1 제어 신호(SCS), 제2 제어 신호(DCS), 및 제3 제어 신호(VCS)를 출력할 수 있다.
본 발명의 일 실시예에서, 제어 신호 발생부(130)는 보상 신호(CS)에 응답해서 제2 초기화 전압(Aint)의 인가 시간, 바이어스 전압(Vbias)의 인가 시간, 또는 제1 및 제2 발광 제어 신호들(EM1j, EM2j)의 오프 듀티비를 조절하기 위한 제1 제어 신호(SCS)를 출력할 수 있다. 구동 회로(300)는 제1 제어 신호(SCS)에 응답해서 바이어스 스캔 신호(EBj), 제1 발광 제어 신호(EM1j), 또는 제2 발광 제어 신호(EM2j)의 펄스 폭을 조절하여 출력할 수 있다.
본 발명의 일 실시예에서, 제어 신호 발생부(130)는 보상 신호(CS)에 응답해서 제2 초기화 전압(Aint)의 레벨, 또는 바이어스 전압(Vbias)의 레벨을 조절하기 위한 제3 제어 신호(VCS)를 출력할 수 있다. 전압 발생기(400)는 제3 제어 신호(VCS)에 응답해서 제2 초기화 전압(Aint) 또는 바이어스 전압(Vbias)의 레벨을 조절하여 출력할 수 있다.
도 8은 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다.
도 1, 도 7, 및 도 8을 참조하면, 제어 신호(CTRL)는 수직 동기 신호(Vsync) 및 사이클 기준 신호(Vscc)를 포함할 수 있다. 도 8에는 수직 동기 신호(Vsync), 사이클 기준 신호(Vscc), 및 바이어스 전압(Vbias)의 파형들, 및 카운트 값들(CV)이 도시되었다.
도 8에는 제1 프레임(FR1), 제2 프레임(FR2a), 및 제3 프레임(FR3)이 예시적으로 도시되었다. 제1 프레임(FR1)은 이전 프레임, 제2 프레임(FR2a)은 현재 프레임, 제3 프레임(FR3)은 다음 프레임일 수 있다.
수직 동기 신호(Vsync)는 각 프레임이 시작되는 시점, 데이터가 입력되는 시점에 대응하여 활성화될 수 있다. 예를 들어, 수직 동기 신호(Vsync)는 데이터 기입 사이클에 대응하여 활성화될 수 있다. 제1 프레임(FR1)의 첫번째 사이클(CC11), 제2 프레임(FR2a)의 첫번째 사이클(CC21), 제3 프레임(FR3)의 첫 번째 사이클(CC31)에 대응하여 수직 동기 신호(Vsync)가 활성화될 수 있다. 첫 번째 사이클들(CC11, CC21, CC31)은 데이터 기입 사이클에 대응될 수 있다.
제1 프레임(FR1)의 두 번째 사이클(CC12), 제2 프레임(FR2a)의 두 번째 내지 일곱 번째 사이클들(CC22, CC23, CC24, CC25, CC26, CC27), 및 제3 프레임(FR3)의 두 번째 사이클(CC32)은 홀드 사이클에 대응될 수 있다. 특히, 제2 프레임(FR2a)의 세 번째 내지 일곱 번째 사이클들(CC23, CC24, CC25, CC26, CC27)은 구동 컨트롤러(100) 외부로부터 영상 신호(RGB)가 입력되지 않는 블랭크 구간에 대응하는 사이클들일 수 있다.
사이클 기준 신호(Vscc)는 각 사이클에 대응하여 활성화될 수 있다. 예를 들어, 사이클 기준 신호(Vscc)의 주기는 임펄스 구동 주기에 대응될 수 있다. 따라서, 사이클 기준 신호(Vscc)의 주파수는 표시 패널(DP)의 최대 구동 주파수보다 높을 수 있다. 예를 들어, 표시 패널(DP)이 2 사이클로 임펄스 구동되는 경우, 사이클 기준 신호(Vscc)의 주파수는 표시 패널(DP)의 최대 구동 주파수의 두 배일 수 있으나, 이에 특별히 제한되는 것은 아니다. 예를 들어, 표시 패널(DP)은 4 사이클 또는 8 사이클 등 다양한 사이클로 임펄스 구동될 수 있으며, 이에 따라 사이클 기준 신호(Vscc)의 주파수는 달라질 수 있다.
사이클 카운터(121)는 수직 동기 신호(Vsync)의 활성화 시점부터 다음 활성화 시점 사이의 사이클 기준 신호(Vscc)의 활성화 횟수를 카운트할 수 있다. 즉, 사이클 카운터(121)는 제1 프레임(FR1)에 대응하는 수직 동기 신호(Vsync)의 제1 주기에 대응하는 사이클 기준 신호(Vscc)의 활성화 횟수를 카운트하여 제1 사이클 카운트 값(CC1)을 획득하고, 제2 프레임(FR2a)에 대응하는 수직 동기 신호(Vsync)의 제2 주기에 대응하는 사이클 기준 신호(Vscc)의 활성화 횟수를 카운트하여 제2 사이클 카운트 값(CC2)을 획득할 수 있다.
이전 프레임, 예를 들어, 제1 프레임(FR1)의 제1 사이클 카운트 값(CC1)은 최종 사이클 카운트 값(CV12)일 수 있고, 현재 프레임, 예를 들어, 제2 프레임(FR2a)의 제2 사이클 카운트 값(CC2)은 최종 사이클 카운트 값(CV27) 또는 변화하는 카운트 값들(CV21, CV22, CV23, CV24, CV25, CV26, CV27)일 수 있다.
보상 결정부(122)는 제1 프레임(FR1)의 사이클 기준 신호(Vscc)를 카운트한 값(CV12)과 제2 프레임(FR2a)의 사이클 기준 신호(Vscc)를 카운트한 값(CV21, CV22, CV23, CV24, CV25, CV26, 또는 CV27)을 비교하여, 표시 패널(DP)의 구동 주파수가 고주파에서 저주파로 변했는지 판단할 수 있다. 예를 들어, 제1 프레임(FR1)의 제1 사이클 카운트 값(CC1)은 1일 수 있다. 제2 프레임(FR2a)의 사이클 기준 신호(Vscc)를 카운트한 값이 1을 초과하는 경우, 보상 결정부(122)는 표시 패널(DP)의 구동 주파수가 고주파에서 저주파로 변했다는 것을 검출할 수 있다.
사이클 기준 신호(Vscc)를 카운트한 값(CV21, CV22, CV23, CV24, CV25, CV26, 또는 CV27)이 제1 사이클 카운트 값(CC1)보다 클 때, 휘도 보상부(120)는 보상 신호(CS)를 제어 신호 발생부(130)로 제공할 수 있다. 예를 들어, 휘도 보상부(120)는 사이클 카운트 값들이 2 이상인 카운트 값들(CV23, CV24, CV25, CV26, 또는 CV27)에 대응하여 보상 신호(CS)를 제어 신호 발생부(130)로 제공할 수 있다.
또한, 다음 프레임에서 보상 결정부(122)는 제2 프레임(FR2a)의 사이클 기준 신호(Vscc)를 카운트한 값(CV27) 및 제3 프레임(FR3)의 사이클 기준 신호(Vscc)를 카운트한 값(CV31 또는 CV32)을 비교하여, 표시 패널(DP)의 구동 주파수가 고주파에서 저주파로 변했는지 판단할 수 있다.
본 발명의 일 실시예에서, 보상 신호 생성부(123)는 바이어스 전압(Vbias)의 레벨을 컨트롤 파라미터로 결정하고, 바이어스 전압(Vbias)의 레벨을 변화하는 보상 신호(CS)를 제어 신호 발생부(130)로 제공할 수 있다. 전압 발생기(400)는 제어 신호 발생부(130)로부터 제3 제어 신호(VCS)를 수신하고, 바이어스 전압(Vbias)의 전압 레벨을 제1 레벨(Vb1)에서 제2 레벨(Vb2)로 상향하여 출력할 수 있다. 예를 들어, 제1 레벨(Vb1)은 6V이고, 제2 레벨(Vb2)은 7V일 수 있으나, 이에 특별히 제한되는 것은 아니다.
본 발명의 실시예에 따르면, 구동 컨트롤러(100)는 이전 프레임의 구동 주파수와 현 프레임의 구동 주파수의 변화를 검출하고, 이를 근거로 휘도를 보상하는 동작이 진행하도록 구성될 수 있다. 예를 들어, 구동 컨트롤러(100)는 바이어스 전압(Vbias)을 상승시키는 신호를 출력하여, 구동 주파수의 변화에 따른 휘도 상승분을 제어할 수 있다. 따라서, 구동 주파수 변화에 근거한 휘도의 변화가 감소 또는 제거될 수 있고, 그 결과, 표시 장치(DD)의 표시 품질이 향상될 수 있다.
본 발명의 실시예에 따르면, 사이클 카운트 값들(CV23, CV24, CV25, CV26, 또는 CV27)과 제1 사이클 카운트 값(CC1)의 차이가 1 이상인 제2 프레임(FR2a)의 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 바이어스 전압(Vbias)은 제2 레벨(Vb2)로 일정하게 유지되어, 바이어스 전압(Vbias)이 안정적으로 출력될 수 있다.
도 9는 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다. 도 9를 설명함에 있어서, 도 8에서 설명된 구성 요소와 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 9를 참조하면, 제2 프레임(FR2a)에서 사이클 기준 신호(Vscc)를 카운트한 값(CV21, CV22, CV23, CV24, CV25, CV26, 또는 CV27)이 제1 사이클 카운트 값(CC1)보다 클 때, 휘도 보상부(120)는 보상 신호(CS)를 제어 신호 발생부(130)로 제공할 수 있다.
제1 사이클 카운트 값(CC1)이 1인 경우, 사이클 기준 신호(Vscc)를 카운트한 값(CV21, CV22, CV23, CV24, CV25, CV26, 또는 CV27)이 1을 초과하는 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 바이어스 전압(Vbias)의 레벨은 증가될 수 있다. 예를 들어, 제2 프레임(FR2a)의 사이클들(CC23, CC24)에서 바이어스 전압(Vbias)은 제2 레벨(Vb2a), 제2 프레임(FR2a)의 사이클들(CC25, CC26)에서 바이어스 전압(Vbias)은 제3 레벨(Vb2b), 및 제2 프레임(FR2a)의 사이클(CC27)에서 바이어스 전압(Vbias)은 제4 레벨(Vb2c)을 가질 수 있다. 제1 레벨(Vb1)은 6V, 제2 레벨(Vb2a)은 6.2V, 제3 레벨(Vb2b)은 6.4V, 제4 레벨(Vb2c)은 6.6V일 수 있으나, 이에 특별히 제한되는 것은 아니다.
본 발명의 일 실시예에 따르면, 제2 프레임(FR2a)에서 제2 사이클 카운트 값들(CV23, CV24, CV25, CV26, CV27)과 제1 사이클 카운트 값(CC1)의 차이 값들이 증가하는 것에 대응하여, 제2 프레임(FR2a)의 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 바이어스 전압(Vbias)의 레벨이 증가될 수 있다. 도 6b를 참조하면, 고주파에서 저주파로 변환된 이후, 사이클들 각각의 휘도 변화 정도는 상이할 수 있고, 그에 대응하여 바이어스 전압(Vbias)의 레벨들이 변경됨에 따라, 휘도 보상이 보다 최적화될 수 있다.
도 10은 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다. 도 10을 설명함에 있어서, 도 8에서 설명된 구성 요소와 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 2, 도 7 및 도 10을 참조하면, 제2 프레임(FR2a)에서 사이클 기준 신호(Vscc)를 카운트한 값(CV21, CV22, CV23, CV24, CV25, CV26, 또는 CV27)이 제1 사이클 카운트 값(CC1)보다 클 때, 휘도 보상부(120)는 보상 신호(CS)를 제어 신호 발생부(130)로 제공할 수 있다.
본 발명의 일 실시예에서, 보상 신호 생성부(123)는 제2 초기화 전압(Aint)의 레벨을 컨트롤 파라미터로 결정하고, 제2 초기화 전압(Aint)의 레벨을 변화시키는 보상 신호(CS)를 제어 신호 발생부(130)로 제공할 수 있다. 전압 발생기(400)는 제어 신호 발생부(130)로부터 제3 제어 신호(VCS)를 수신하고, 제2 초기화 전압(Aint)의 전압 레벨을 제1 레벨(Va1)에서 제2 레벨(Va2)로 낮추어 출력할 수 있다. 예를 들어, 제1 레벨(Va1)은 -3V이고, 제2 레벨(Va2)은 -3.5V일 수 있으나, 이에 특별히 제한되는 것은 아니다.
본 발명의 실시예에 따르면, 구동 컨트롤러(100)는 이전 프레임의 구동 주파수와 현 프레임의 구동 주파수의 변화를 검출하고, 이를 근거로 휘도를 보상하는 동작이 진행하도록 구성될 수 있다. 예를 들어, 구동 컨트롤러(100)는 제2 초기화 전압(Aint)을 하강시키는 신호를 출력하여, 구동 주파수의 변화에 따른 휘도 상승분을 제어할 수 있다. 따라서, 구동 주파수 변화에 근거한 휘도의 변화가 감소 또는 제거될 수 있고, 그 결과, 표시 장치(DD)의 표시 품질이 향상될 수 있다.
본 발명의 일 실시예에 따르면, 제2 프레임(FR2a)에서 제2 사이클 카운트 값들(CV23, CV24, CV25, CV26, CV27)과 제1 사이클 카운트 값(CV12)의 차이가 1 이상인 제2 프레임(FR2a)의 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 제2 초기화 전압(Aint)은 제2 레벨(Va2)로 일정하게 유지되어, 제2 초기화 전압(Aint)이 안정적으로 출력될 수 있다.
도 11은 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다. 도 11을 설명함에 있어서, 도 8에서 설명된 구성 요소와 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 2, 도 7 및 도 11을 참조하면, 제2 프레임(FR2a)에서 사이클 기준 신호(Vscc)를 카운트한 값(CV21, CV22, CV23, CV24, CV25, CV26, 또는 CV27)이 제1 사이클 카운트 값(CC1)보다 클 때, 휘도 보상부(120)는 보상 신호(CS)를 제어 신호 발생부(130)로 제공할 수 있다.
제1 사이클 카운트 값(CC1)이 1인 경우, 사이클 기준 신호(Vscc)를 카운트한 값(CV21, CV22, CV23, CV24, CV25, CV26, 또는 CV27)이 1을 초과하는 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 제2 초기화 전압(Aint)의 레벨은 감소될 수 있다. 예를 들어, 제2 프레임(FR2a)의 사이클들(CC23, CC24)에서 제2 초기화 전압(Aint)은 제2 레벨(Va2a), 제2 프레임(FR2a)의 사이클들(CC25, CC26)에서 제2 초기화 전압(Aint)은 제3 레벨(Va2b), 및 제2 프레임(FR2a)의 사이클(CC27)에서 제2 초기화 전압(Aint)은 제4 레벨(Va2c)을 가질 수 있다. 제1 레벨(Va1)은 -3V, 제2 레벨(Va2a)은 -3.2V, 제3 레벨(Va2b)은 -3.4V, 제4 레벨(Va2c)은 -3.6일 수 있으나, 이에 특별히 제한되는 것은 아니다.
본 발명의 일 실시예에 따르면, 제2 프레임(FR2a)에서 제2 사이클 카운트 값들(CV23, CV24, CV25, CV26, CV27)과 제1 사이클 카운트 값(CV12)의 차이 값들이 증가하는 것에 대응하여, 제2 프레임(FR2a)의 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 제2 초기화 전압(Aint)의 레벨이 감소될 수 있다. 도 6b를 참조하면, 고주파에서 저주파로 변환된 이후, 사이클들 각각의 휘도 변화 정도는 상이할 수 있고, 그에 대응하여 제2 초기화 전압(Aint)의 레벨들이 변경됨에 따라, 휘도 보상이 보다 최적화될 수 있다.
도 12는 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다. 도 12를 설명함에 있어서, 도 8에서 설명된 구성 요소와 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 2, 도 7 및 도 12를 참조하면, 제2 프레임(FR2a)에서 사이클 기준 신호(Vscc)를 카운트한 값(CV21, CV22, CV23, CV24, CV25, CV26, 또는 CV27)이 제1 사이클 카운트 값(CC1)보다 클 때, 휘도 보상부(120)는 보상 신호(CS)를 제어 신호 발생부(130)로 제공할 수 있다.
본 발명의 일 실시예에서, 보상 신호 생성부(123)는 바이어스 스캔 신호(EBj, 이하 초기화 전달 신호로 지칭)의 온 듀티비를 컨트롤 파라미터로 결정하고, 초기화 전달 신호(EBj)의 온 듀티비를 제어하는 보상 신호(CS)를 제어 신호 발생부(130)로 제공할 수 있다. 구동 회로(300)는 제어 신호 발생부(130)로부터 제1 제어 신호(SCS)를 수신하고, 초기화 전달 신호(EBj)의 온 듀티비를 조절하여 출력할 수 있다. 초기화 전달 신호(EBj)의 온 듀티비가 조절됨에 따라, 바이어스 전압(Vbias)의 인가 시간 및 제2 초기화 전압(Aint)의 인가 시간이 조절될 수 있다.
예를 들어, 제2 사이클 카운트 값(CV21 또는 CV22)과 제1 사이클 카운트 값(CV12)의 차이가 1 미만일 때, 제1 프레임(FR1)의 초기화 전달 신호(EBj)의 온 듀티비와 제2 프레임(FR2a)의 초기화 전달 신호(EBj)의 온 듀티비는 서로 동일할 수 있다. 즉, 제1 프레임(FR1)의 사이클들(CC11, CC12) 각각의 초기화 전달 신호(EBj)의 온 듀티비와 제2 프레임(FR2a)의 사이클들(CC21, CC22) 각각의 초기화 전달 신호(EBj)의 온 듀티비는 서로 동일할 수 있다. 또는, 제1 프레임(FR1)의 사이클들(CC11, CC12) 각각의 초기화 전달 신호(EBj)의 로우 레벨의 폭과 제2 프레임(FR2a)의 사이클들(CC21, CC22) 각각의 초기화 전달 신호(EBj)의 로우 레벨의 폭은 서로 동일할 수 있다.
제2 사이클 카운트 값(CV23, CV24, CV25, CV26, 또는 CV27)과 제1 사이클 카운트 값(CV12)의 차이가 1 이상일 때, 제2 프레임(FR2a)의 초기화 전달 신호(EBj)의 온 듀티비는 제1 프레임(FR1)의 초기화 전달 신호(EBj)의 온 듀티비보다 높을 수 있다. 또는, 제2 사이클 카운트 값(CV23, CV24, CV25, CV26, 또는 CV27)과 제1 사이클 카운트 값(CV12)의 차이가 1 이상일 때, 제2 프레임(FR2a)의 초기화 전달 신호(EBj)의 로우 레벨의 폭은 제1 프레임(FR1)의 초기화 전달 신호(EBj)의 로우 레벨의 폭보다 클 수 있다.
본 발명의 일 실시예에 따르면, 구동 컨트롤러(100)는 제2 초기화 전압(Aint)의 인가 시간 및 바이어스 전압(Vbias)의 인가 시간을 증가시켜, 구동 주파수의 변화에 따른 휘도 상승분을 제어할 수 있다. 따라서, 구동 주파수 변화에 근거한 휘도의 변화가 감소 또는 제거될 수 있고, 그 결과, 표시 장치(DD)의 표시 품질이 향상될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 제2 프레임(FR2a)에서 제2 사이클 카운트 값들(CV23, CV24, CV25, CV26, CV27)과 제1 사이클 카운트 값(CV12)의 차이가 1 이상인 제2 프레임(FR2a)의 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 초기화 전달 신호(EBj)의 온 듀티비들 각각은 서로 동일할 수 있다. 따라서, 제2 프레임(FR2a)의 사이클들(CC23, CC24, CC25, CC26, CC27)에 대응하여 초기화 전달 신호(EBj)가 안정적으로 출력될 수 있다.
도 13은 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다. 도 13을 설명함에 있어서, 도 8에서 설명된 구성 요소와 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 2, 도 7, 및 도 13을 참조하면, 제1 사이클 카운트 값(CC1)이 1인 경우, 사이클 기준 신호(Vscc)를 카운트한 값(CV21, CV22, CV23, CV24, CV25, CV26, 또는 CV27)이 1을 초과하는 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 초기화 전달 신호(EBj)의 온 듀티비들은 증가할 수 있다. 또는, 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 초기화 전달 신호(EBj)의 로우 레벨의 폭들은 점점 증가할 수 있다.
예를 들어, 제2 프레임(FR2a)의 사이클들(CC23, CC24)에서 초기화 전달 신호(EBj)의 온 듀티비들보다 제2 프레임(FR2a)의 사이클들(CC25, CC26)에서 초기화 전달 신호(EBj)의 온 듀티비들은 더 클 수 있다. 또한, 제2 프레임(FR2a)의 사이클들(CC25, CC26)에서 초기화 전달 신호(EBj)의 온 듀티비들보다 제2 프레임(FR2a)의 사이클(CC27)에서 초기화 전달 신호(EBj)의 온 듀티비는 더 클 수 있다.
본 발명의 일 실시예에 따르면, 제2 프레임(FR2a)에서 제2 사이클 카운트 값들(CV23, CV24, CV25, CV26, CV27)과 제1 사이클 카운트 값(CV12)의 차이가 증가하는 것에 대응하여, 제2 프레임(FR2a)의 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 초기화 전달 신호(EBj)의 온 듀티비들이 조절될 수 있다. 도 6b를 참조하면, 고주파에서 저주파로 변환된 이후, 사이클들 각각의 휘도 변화 정도는 상이할 수 있고, 그에 대응하여 초기화 전달 신호(EBj)의 온 듀티비들이 변경됨에 따라, 휘도 보상이 보다 최적화될 수 있다.
도 14는 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다. 도 14를 설명함에 있어서, 도 8에서 설명된 구성 요소와 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 2, 도 7, 및 도 14를 참조하면, 제2 프레임(FR2a)에서 사이클 기준 신호(Vscc)를 카운트한 값(CV21, CV22, CV23, CV24, CV25, CV26, 또는 CV27)이 제1 사이클 카운트 값(CC1)보다 클 때, 휘도 보상부(120)는 보상 신호(CS)를 제어 신호 발생부(130)로 제공할 수 있다. 예를 들어, 보상 신호 생성부(123)는 발광 제어 신호(EMj)의 오프 듀티비를 컨트롤 파라미터로 결정하고, 발광 제어 신호(EMj)의 오프 듀티비를 제어하는 보상 신호(CS)를 제어 신호 발생부(130)로 제공할 수 있다. 발광 제어 신호(EMj)는 제1 발광 제어 신호(EM1j) 또는 제2 발광 제어 신호(EM2j)일 수 있다.
구동 회로(300)는 제어 신호 발생부(130)로부터 제1 제어 신호(SCS)를 수신하고, 발광 제어 신호(EMj)의 오프 듀티비를 조절하여 출력할 수 있다. 예를 들어, 제2 사이클 카운트 값(CV21 또는 CV22)과 제1 사이클 카운트 값(CV12)의 차이가 1 미만일 때, 제1 프레임(FR1)의 발광 제어 신호(EMj)의 오프 듀티비와 제2 프레임(FR2)의 사이클들(CC21, CC22)의 발광 제어 신호(EMj)의 오프 듀티비는 서로 동일할 수 있다. 또는, 제1 프레임(FR1)의 사이클들(CC11, CC12) 각각의 발광 제어 신호(EMj)의 하이 레벨의 폭과 제2 프레임(FR2a)의 사이클들(CC21, CC22) 각각의 발광 제어 신호(EMj)의 하이 레벨의 폭은 서로 동일할 수 있다.
제2 사이클 카운트 값(CV23, CV24, CV25, CV26, 또는 CV27)과 제1 사이클 카운트 값(CV12)의 차이가 1 이상일 때, 제2 프레임(FR2a)의 사이클들(CC23, CC24, CC25, CC26, CC27)에서 발광 제어 신호(EMj)의 오프 듀티비는 제1 프레임(FR1)의 발광 제어 신호(EMj)의 오프 듀티비보다 높을 수 있다. 또는, 제2 사이클 카운트 값(CV23, CV24, CV25, CV26, 또는 CV27)과 제1 사이클 카운트 값(CV12)의 차이가 1 이상일 때, 제2 프레임(FR2a)의 발광 제어 신호(EMj)의 하이 레벨의 폭은 제1 프레임(FR1)의 발광 제어 신호(EMj)의 하이 레벨의 폭보다 클 수 있다. 즉, 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 발광 시간이 감소되어 휘도 상승분이 제어될 수 있다.
본 발명의 실시예에 따르면, 구동 컨트롤러(100)는 이전 프레임의 구동 주파수와 현 프레임의 구동 주파수의 변화를 검출하고, 이를 근거로 휘도를 보상하는 동작이 진행하도록 구성될 수 있다. 예를 들어, 구동 컨트롤러(100)는 발광 제어 신호(EMj)의 오프 듀티비를 제어하는 신호를 출력하여, 구동 주파수의 변화에 따른 휘도 상승분을 제어할 수 있다. 따라서, 구동 주파수 변화에 근거한 휘도의 변화가 감소 또는 제거될 수 있고, 그 결과, 표시 장치(DD)의 표시 품질이 향상될 수 있다.
본 발명의 일 실시예에 따르면, 제2 프레임(FR2a)에서 제2 사이클 카운트 값들(CV23, CV24, CV25, CV26, CV27)과 제1 사이클 카운트 값(CV12)의 차이가 1 이상일 때, 제2 프레임(FR2a)의 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 발광 제어 신호(EMj)의 오프 듀티비들은 일정하게 유지되어, 발광 제어 신호(EMj)가 안정적으로 출력될 수 있다.
도 15는 본 발명의 일 실시예에 따른 휘도 보상 동작을 설명하기 위한 도면이다. 도 15를 설명함에 있어서, 도 8에서 설명된 구성 요소와 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 2, 도 7, 및 도 15을 참조하면, 제1 사이클 카운트 값(CC1)이 1인 경우, 사이클 기준 신호(Vscc)를 카운트한 값(CV21, CV22, CV23, CV24, CV25, CV26, 또는 CV27)이 1을 초과하는 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 발광 제어 신호(EMj)의 오프 듀티비들은 증가할 수 있다.
예를 들어, 제2 프레임(FR2a)의 사이클들(CC23, CC24)에서 발광 제어 신호(EMj)의 오프 듀티비들보다 제2 프레임(FR2a)의 사이클들(CC25, CC26)에서 발광 제어 신호(EMj)의 오프 듀티비들은 더 클 수 있다. 또한, 제2 프레임(FR2a)의 사이클들(CC25, CC26)에서 발광 제어 신호(EMj)의 오프 듀티비들보다 제2 프레임(FR2a)의 사이클(CC27)에서 발광 제어 신호(EMj)의 오프 듀티비는 더 클 수 있다. 또는, 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 발광 제어 신호(EMj)의 하이 레벨의 폭들은 점점 증가할 수 있다.
본 발명의 일 실시예에 따르면, 제2 프레임(FR2a)에서 제2 사이클 카운트 값들(CV23, CV24, CV25, CV26, CV27)과 제1 사이클 카운트 값(CV12)의 차이가 증가하는 것에 대응하여, 제2 프레임(FR2a)의 사이클들(CC23, CC24, CC25, CC26, CC27)에서의 발광 제어 신호(EMj)의 오프 듀티비들이 조절될 수 있다. 도 6b를 참조하면, 고주파에서 저주파로 변환된 이후, 사이클들 각각의 휘도 변화 정도는 상이할 수 있고, 그에 대응하여 초기화 전달 신호(EBj)의 온 듀티비들이 변경됨에 따라, 휘도 보상이 보다 최적화될 수 있다.
도 16은 본 발명의 일 실시예에 따른 화소(PXija)의 회로도이다. 도 16을 설명함에 있어서, 도 2에서 설명된 구성 요소와 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 16을 참조하면, 본 발명의 일 실시예에 따른 화소(PXija)는 화소 회로(PXCa) 및 적어도 하나의 발광 소자(ED)를 포함한다. 화소 회로(PXCa)는 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 제1 커패시터(Cst), 및 제2 커패시터(Chold)를 포함할 수 있다.
표시 패널(DP, 도 1 참조)이 도 16에 도시된 화소(PXija)를 포함하는 경우, 휘도 보상을 위한 컨트롤 파라미터는 제2 초기화 전압(Aint)의 레벨, 제2 초기화 전압(Aint)의 인가 시간, 또는 제2 발광 제어 신호(EM2j)의 오프 듀티비일 수 있다. 즉, 도 10, 도 11, 도 12, 도 13, 도 14, 또는 도 15에 도시된 보상 동작에 의해 구동 주파수 변화에 따른 휘도 상승분이 감소 또는 제거될 수 있다.
도 17은 본 발명의 일 실시예에 따른 화소(PXijb)의 회로도이다. 도 17을 설명함에 있어서, 도 2에서 설명된 구성 요소와 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 17을 참조하면, 본 발명의 일 실시예에 따른 화소(PXijb)는 화소 회로(PXCb) 및 적어도 하나의 발광 소자(ED)를 포함한다. 화소 회로(PXCb)는 제1 내지 제7 트랜지스터들(T1, T2a, T3, T4, T5a, T6, T7), 및 커패시터(Csta)를 포함할 수 있다.
커패시터(Csta)는 제1 구동 전압 라인(VL1)과 제1 트랜지스터(T1)의 게이트 전극 사이에 연결될 수 있다.
제2 트랜지스터(T2a)는 데이터 라인(DLi)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극 및 j 번째 기입 스캔 라인(GWLj)과 연결된 게이트 전극을 포함한다. 제2 트랜지스터(T2a)는 j 번째 기입 스캔 라인(GWLj)을 통해 전달받은 기입 스캔 신호(GWj)에 따라 턴-온되어 데이터 라인(DLi)으로부터 전달된 데이터 신호(Di)를 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다. 제2 트랜지스터(T2a)는 스위칭 트랜지스터로 지칭될 수 있다.
제5 트랜지스터(T5a)는 제1 구동 전압 라인(VL1)에 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극, 및 j 번째 제1 발광 제어 라인(EML1j)에 연결된 게이트 전극을 포함한다. 제5 트랜지스터(T5a)는 j 번째 제1 발광 제어 라인(EML1j)을 통해 전달받은 제1 발광 제어 신호(EM1j)에 따라 턴 온될 수 있다. 제5 트랜지스터(T5a) 및 제6 트랜지스터(T6)가 턴 온됨에 따라, 제5 트랜지스터(T5a), 제1 트랜지스터(T1) 및 제6 트랜지스터(T6)를 통해 제1 구동 전압 라인(VL1)과 발광 소자(ED) 사이에 전류 경로가 형성될 수 있다.
표시 패널(DP, 도 1 참조)이 도 17에 도시된 화소(PXijb)를 포함하는 경우, 휘도 보상을 위한 컨트롤 파라미터는 제2 초기화 전압(Aint)의 레벨, 제2 초기화 전압(Aint)의 인가 시간, 제1 발광 제어 신호(EM1j)의 오프 듀티비 또는 제2 발광 제어 신호(EM2j)의 오프 듀티비일 수 있다. 즉, 도 10, 도 11, 도 12, 도 13, 도 14, 또는 도 15에 도시된 보상 동작에 의해 구동 주파수 변화에 따른 휘도 상승분이 감소 또는 제거될 수 있다.
도 18은 본 발명의 일 실시예에 따른 화소(PXijc)의 회로도이다. 도 18을 설명함에 있어서, 도 2 및 도 17에서 설명된 구성 요소와 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 18을 참조하면, 본 발명의 일 실시예에 따른 화소(PXijc)는 화소 회로(PXCc) 및 적어도 하나의 발광 소자(ED)를 포함한다. 화소 회로(PXCc)는 제1 내지 제8 트랜지스터들(T1, T2a, T3, T4, T5a, T6, T7, T8a), 및 커패시터(Csta)를 포함할 수 있다.
제8 트랜지스터(T8a)는 제6 구동 전압 라인(VL6)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극, 및 j 번째 바이어스 스캔 라인(EBLj)에 연결된 게이트 전극을 포함한다. 제8 트랜지스터(T8a)는 j 번째 바이어스 스캔 라인(EBLj)을 통해 전달받은 바이어스 스캔 신호(EBj)에 따라 턴 온되어, 바이어스 전압(Vbias)을 제1 트랜지스터(T1)의 제1 전극으로 전달할 수 있다.
표시 패널(DP, 도 1 참조)이 도 18에 도시된 화소(PXijc)를 포함하는 경우, 휘도 보상을 위한 컨트롤 파라미터는 제2 초기화 전압(Aint)의 레벨, 제2 초기화 전압(Aint)의 인가 시간, 바이어스 전압(Vbias)의 레벨, 바이어스 전압(Vbias)의 인가 시간, 제1 발광 제어 신호(EM1j)의 오프 듀티비 또는 제2 발광 제어 신호(EM2j)의 오프 듀티비일 수 있다. 즉, 도 8, 도 9, 도 10, 도 11, 도 12, 도 13, 도 14, 또는 도 15에 도시된 보상 동작에 의해 구동 주파수 변화에 따른 휘도 상승분이 감소 또는 제거될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
100: 구동 컨트롤러 110: 영상 프로세서
120: 휘도 보상부 130: 제어 신호 발생부
121: 사이클 카운터 122: 보상 결정부
123: 보상 신호 생성부 122a: 연산부
122b: 룩업 테이블

Claims (32)

  1. 화소를 포함하는 표시 패널; 및
    상기 표시 패널을 구동하는 구동 컨트롤러를 포함하고,
    상기 구동 컨트롤러는,
    제1 프레임의 제1 사이클 카운트 값과 상기 제1 프레임에 후속하는 제2 프레임의 제2 사이클 카운트 값을 비교하여, 상기 제1 프레임의 제1 구동 주파수가 상기 제2 프레임의 제2 구동 주파수보다 높은 것으로 판정될 때, 보상 신호를 생성하도록 구성된 표시 장치.
  2. 제1 항에 있어서,
    상기 구동 컨트롤러는 상기 제1 프레임에 대응하는 수직 동기 신호의 제1 주기에 대응하는 사이클 기준 신호를 카운트하여 상기 제1 사이클 카운트 값을 획득하고, 상기 제2 프레임에 대응하는 상기 수직 동기 신호의 제2 주기에 대응하는 사이클 기준 신호를 카운트하여 상기 제2 사이클 카운트 값을 획득하도록 구성된 표시 장치.
  3. 제1 항에 있어서,
    상기 화소는 화소 회로 및 상기 화소 회로에 연결된 발광 소자를 포함하고, 상기 화소는 복수의 스캔 신호들, 발광 제어 신호, 복수의 구동 전압들, 및 데이터 신호를 수신하도록 구성되고, 상기 복수의 구동 전압들은 제1 구동 전압, 제2 구동 전압, 제1 초기화 전압, 및 제2 초기화 전압을 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 보상 신호에 의해 상기 발광 제어 신호의 오프 듀티비가 제어되는 표시 장치.
  5. 제4 항에 있어서,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 미만일 때, 상기 제1 프레임의 상기 발광 제어 신호의 오프 듀티비와 상기 제2 프레임의 상기 발광 제어 신호의 오프 듀티비는 서로 동일하고,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 상기 발광 제어 신호의 오프 듀티비는 상기 제1 프레임의 상기 발광 제어 신호의 오프 듀티비보다 높은 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 발광 제어 신호의 오프 듀티비들은 서로 동일한 표시 장치.
  7. 제5 항에 있어서,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 발광 제어 신호의 오프 듀티비들은 증가하는 표시 장치.
  8. 제3 항에 있어서,
    상기 화소 회로는 상기 제2 초기화 전압이 제공되는 전압 라인과 상기 발광 소자 사이에 연결된 초기화 트랜지스터를 포함하고,
    상기 복수의 스캔 신호들은 초기화 전달 신호를 포함하고, 상기 초기화 트랜지스터는 상기 초기화 전달 신호에 응답하여 동작이 제어되는 표시 장치.
  9. 제8 항에 있어서,
    상기 보상 신호에 의해 상기 초기화 전달 신호의 온 듀티비가 제어되는 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 미만일 때, 상기 제1 프레임의 상기 초기화 전달 신호의 온 듀티비와 상기 제2 프레임의 상기 초기화 전달 신호의 온 듀티비는 서로 동일하고,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 상기 초기화 전달 신호의 온 듀티비는 상기 제1 프레임의 상기 초기화 전달 신호의 온 듀티비보다 높은 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 초기화 전달 신호의 온 듀티비들은 서로 동일한 표시 장치.
  12. 제10 항에 있어서,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 초기화 전달 신호의 온 듀티비들은 증가하는 표시 장치.
  13. 제8 항에 있어서,
    상기 보상 신호에 의해 상기 제2 초기화 전압의 레벨이 제어되는 표시 장치.
  14. 제13 항에 있어서,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 미만일 때, 상기 제1 프레임에서 상기 제2 초기화 전압은 상기 제2 프레임에서 상기 제2 초기화 전압과 서로 동일하고,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임에서 상기 제2 초기화 전압의 레벨은 상기 제1 프레임에서 상기 제2 초기화 전압의 레벨보다 낮은 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 제2 초기화 전압의 레벨들은 서로 동일한 표시 장치.
  16. 제14 항에 있어서,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 제2 초기화 전압의 레벨들은 감소하는 표시 장치.
  17. 제3 항에 있어서,
    상기 복수의 구동 전압들은 바이어스 전압을 더 포함하고,
    상기 화소 회로는 구동 트랜지스터, 및 상기 구동 트랜지스터와 상기 제1 구동 전압이 제공되는 라인 사이와 상기 바이어스 전압이 제공되는 전압 라인 사이에 연결된 바이어스 트랜지스터를 포함하고,
    상기 보상 신호에 의해 상기 바이어스 전압의 레벨 또는 상기 바이어스 전압이 인가되는 시간이 제어되는 표시 장치.
  18. 제17 항에 있어서,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 미만일 때, 상기 제1 프레임에서 상기 바이어스 전압은 상기 제2 프레임에서 상기 바이어스 전압과 서로 동일하고,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임에서 상기 바이어스 전압의 레벨은 상기 제1 프레임에서 상기 바이어스 전압의 레벨보다 높은 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임의 사이클들에서의 상기 바이어스 전압의 레벨들은 서로 동일하거나, 상기 제2 프레임의 사이클들에서의 상기 바이어스 전압의 레벨들은 증가하는 표시 장치.
  20. 제17 항에 있어서,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 미만일 때, 상기 제1 프레임에서 상기 바이어스 전압의 인가 시간과 상기 제2 프레임에서 상기 바이어스 전압의 인가 시간은 서로 동일하고,
    상기 제2 사이클 카운트 값과 상기 제1 사이클 카운트 값의 차이가 1 이상일 때, 상기 제2 프레임에서 상기 바이어스 전압의 인가 시간은 상기 제1 프레임에서 상기 바이어스 전압의 인가 시간보다 긴 표시 장치.
  21. 제1 항에 있어서,
    상기 구동 컨트롤러는,
    상기 제1 사이클 카운트 값 및 상기 제2 사이클 카운트 값을 획득하는 사이클 카운터;
    상기 제1 사이클 카운트 값 및 상기 제2 사이클 카운트 값에 근거한 보상값이 저장된 룩업 테이블; 및
    상기 보상값을 근거로 상기 보상 신호를 생성하는 보상 신호 생성부를 포함하는 표시 장치.
  22. 복수의 프레임들 각각의 사이클을 카운트하는 사이클 카운터;
    상기 사이클 카운터로부터 제공된 사이클 카운트 값에 근거한 보상값이 저장된 룩업 테이블; 및
    상기 보상값을 근거로 보상 신호를 생성하는 보상 신호 생성부를 포함하는 구동 컨트롤러.
  23. 제22 항에 있어서,
    상기 사이클 카운터는 제1 프레임에 대응하는 수직 동기 신호의 제1 주기에 대응하는 사이클 기준 신호를 카운트하여 상기 제1 사이클 카운트 값을 획득하고, 상기 제1 프레임에 연속하는 제2 프레임에 대응하는 상기 수직 동기 신호의 제2 주기에 대응하는 사이클 기준 신호를 카운트하여 상기 제2 사이클 카운트 값을 획득하고, 상기 제1 사이클 카운트 값 및 상기 제2 사이클 카운트 값을 출력하도록 구성된 구동 컨트롤러.
  24. 제23 항에 있어서,
    상기 제2 사이클 카운트 값에서 상기 제1 사이클 카운트 값을 차분하여 델타값을 획득하도록 구성된 연산부를 더 포함하고, 상기 룩업 테이블에는 상기 델타값에 대응하는 상기 보상값이 저장된 구동 컨트롤러.
  25. 제23 항에 있어서,
    상기 보상 신호는 표시 패널로 제공되는 발광 제어 신호, 초기화 전압, 및 바이어스 전압 중 적어도 어느 하나를 제어하는 신호인 구동 컨트롤러.
  26. 제25 항에 있어서,
    상기 보상 신호는 상기 발광 제어 신호의 오프 듀티비를 증가시키는 신호인 구동 컨트롤러.
  27. 제25 항에 있어서,
    상기 보상 신호는 상기 초기화 전압의 레벨을 감소시키는 신호인 구동 컨트롤러.
  28. 제25 항에 있어서,
    상기 보상 신호는 상기 초기화 전압의 인가 시간을 증가시키는 신호인 구동 컨트롤러.
  29. 제25 항에 있어서,
    상기 보상 신호는 상기 바이어스 전압의 레벨을 증가시키는 신호인 구동 컨트롤러.
  30. 제25 항에 있어서,
    상기 보상 신호는 상기 바이어스 전압의 인가 시간을 증가시키는 신호인 구동 컨트롤러.
  31. 제1 프레임 및 상기 제1 프레임에 연속하는 제2 프레임의 영상을 표시하며, 발광 제어 신호, 초기화 전압, 및 바이어스 전압 중 적어도 어느 하나를 수신하는 표시 패널; 및
    상기 제1 프레임에 포함된 사이클들을 카운트한 제1 사이클 카운트 값보다 상기 제2 프레임에 포함된 사이클들을 카운트한 제2 사이클 카운트 값이 커질 때, 휘도를 제어하기 위한 보상 신호를 생성하는 구동 컨트롤러를 포함하고,
    상기 보상 신호는 상기 발광 제어 신호, 상기 초기화 전압, 및 상기 바이어스 전압 중 적어도 어느 하나를 제어하는 신호인 표시 장치.
  32. 제31 항에 있어서,
    상기 보상 신호는 상기 발광 제어 신호의 오프 듀티비를 증가시키는 신호, 상기 초기화 전압의 레벨을 감소시키는 신호, 상기 초기화 전압의 인가 시간을 증가시키는 신호, 상기 바이어스 전압의 레벨을 증가시키는 신호, 및 상기 바이어스 전압의 인가 시간을 증가시키는 신호 중 적어도 어느 하나인 표시 장치.
KR1020220071696A 2022-06-13 2022-06-13 구동 컨트롤러 및 이를 포함하는 표시 장치 KR20230171534A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220071696A KR20230171534A (ko) 2022-06-13 2022-06-13 구동 컨트롤러 및 이를 포함하는 표시 장치
US18/118,414 US20230401997A1 (en) 2022-06-13 2023-03-07 Driving controller and display device including the same
CN202310576657.1A CN117238238A (zh) 2022-06-13 2023-05-22 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220071696A KR20230171534A (ko) 2022-06-13 2022-06-13 구동 컨트롤러 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230171534A true KR20230171534A (ko) 2023-12-21

Family

ID=89076598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220071696A KR20230171534A (ko) 2022-06-13 2022-06-13 구동 컨트롤러 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20230401997A1 (ko)
KR (1) KR20230171534A (ko)
CN (1) CN117238238A (ko)

Also Published As

Publication number Publication date
CN117238238A (zh) 2023-12-15
US20230401997A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
KR102593537B1 (ko) 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
US20210090504A1 (en) Organic light emitting display device
CN113053281B (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
KR20210013509A (ko) 표시 장치
US11551606B2 (en) LED driving circuit, display panel, and pixel driving device
KR102670282B1 (ko) 표시 장치
KR20210148475A (ko) 표시 장치
KR20200142160A (ko) 표시 장치 및 이의 구동 방법
US11574591B2 (en) Display device
KR20210092870A (ko) 화소 및 이를 포함하는 표시 장치
KR20200088545A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US20230335058A1 (en) Pixel and display device including the same
CN111899688A (zh) 一种显示面板及其亮度补偿方法、显示装置
US20230343295A1 (en) Pixel and display device including the same
US11557257B2 (en) Display device
KR20230001618A (ko) 화소 및 표시 장치
KR20230094693A (ko) 화소회로 및 화소구동장치
KR20220061332A (ko) 표시 장치 및 그것의 구동 방법
KR20240033711A (ko) 화소 및 표시 장치
KR20230171534A (ko) 구동 컨트롤러 및 이를 포함하는 표시 장치
KR20230001027A (ko) 화소 및 표시 장치
CN114582289A (zh) 显示面板及其驱动方法、显示装置
KR20230047282A (ko) 표시 장치의 화소
US20230196986A1 (en) Pixel and display device including the same
US20240078974A1 (en) Display device and a method of driving the same