KR20240005266A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240005266A
KR20240005266A KR1020220081820A KR20220081820A KR20240005266A KR 20240005266 A KR20240005266 A KR 20240005266A KR 1020220081820 A KR1020220081820 A KR 1020220081820A KR 20220081820 A KR20220081820 A KR 20220081820A KR 20240005266 A KR20240005266 A KR 20240005266A
Authority
KR
South Korea
Prior art keywords
scan
scan signal
initialization
period
section
Prior art date
Application number
KR1020220081820A
Other languages
English (en)
Inventor
이재우
이용수
이승준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220081820A priority Critical patent/KR20240005266A/ko
Priority to US18/138,123 priority patent/US11955083B2/en
Priority to CN202310814207.1A priority patent/CN117351871A/zh
Publication of KR20240005266A publication Critical patent/KR20240005266A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 표시 장치는 화소를 포함하는 표시 패널 및 제1 내지 제3 스캔 신호를 상기 화소로 제공하는 스캔 드라이버를 포함한다. 상기 화소는, 발광 소자, 제1 전압 라인과 발광 소자 사이에 연결된 제1 트랜지스터, 데이터 라인과 제1 노드 사이에 연결되고, 제1 스캔 신호를 수신하는 제2 트랜지스터, 상기 제2 노드와 상기 제1 트랜지스터의 사이에 연결되고, 제2 스캔 신호를 수신하는 제3 트랜지스터, 및 제1 초기화 전압을 수신하는 제1 초기화 전압 라인과 상기 제2 노드 사이에 연결되고, 제3 스캔 신호를 수신하는 제4 트랜지스터를 포함한다. 제1 내지 제3 스캔 신호는 제1 내지 제3 활성화 구간을 각각 포함하고, 상기 제1 내지 제3 활성화 구간은 동일한 지속 시간을 갖는다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 상세하게는 폭이 감소된 비표시 영역을 갖는 표시 장치에 관한 것이다.
표시장치 중 발광 표시장치는 전자와 정공의 재결합에 의하여 광을 발생하는 발광 다이오드(Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 발광 표시장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
발광 표시 장치는 데이터 라인들 및 스캔 라인에 연결되는 화소들을 구비한다. 화소들은 일반적으로 발광 다이오드와, 발광 다이오드로 흐르는 전류량을 제어하기 위한 회로부를 포함한다. 회로부는 데이터 신호에 대응하여 제1 구동 전압으로부터 발광 다이오드를 경유하여 제2 구동 전압으로 흐르는 전류량을 제어한다. 이때, 발광 다이오드를 통해 흐르는 전류량에 대응하여 소정 휘도의 광이 생성된다.
본 발명의 목적은 스캔 드라이버의 개수를 감소시켜 비표시 영역의 폭이 증가되는 것을 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 일 특징에 따른 표시 장치는 화소를 포함하는 표시 패널 및 제1 내지 제3 스캔 신호를 상기 화소로 제공하는 스캔 드라이버를 포함한다.
상기 화소는, 발광 소자, 제1 구동 전압을 수신하는 제1 전압 라인과 발광 소자 사이에 연결된 제1 트랜지스터, 상기 제1 전원 라인과 제1 노드 사이에 연결된 제1 커패시터, 상기 제1 노드와 제2 노드 사이에 연결된 제2 커패시터, 데이터 라인과 제1 노드 사이에 연결되고, 상기 스캔 드라이버로부터 상기 제1 스캔 신호를 수신하는 제2 트랜지스터, 상기 제2 노드와 상기 제1 트랜지스터의 사이에 연결되고, 상기 스캔 드라이버로부터 제2 스캔 신호를 수신하는 제3 트랜지스터, 및 제1 초기화 전압을 수신하는 제1 초기화 전압 라인과 상기 제2 노드 사이에 연결되고, 상기 스캔 드라이버로부터 제3 스캔 신호를 수신하는 제4 트랜지스터를 포함한다.
상기 제1 스캔 신호는 제1 활성화 구간을 포함하고, 상기 제2 스캔 신호는 제2 활성화 구간을 포함하며, 상기 제3 스캔 신호는 제3 활성화 구간을 포함하고, 상기 제1 내지 제3 활성화 구간은 동일한 지속 시간을 갖는다.
본 발명에 따르면, 화소로 공급되는 제1 내지 제3 스캔 신호는 제1 내지 제3 활성화 구간을 각각 포함하고, 제1 내지 제3 활성화 구간은 동일한 지속 시간을 갖는다. 따라서, 제1 내지 제3 스캔 신호는 하나의 스캔 드라이버를 이용하여 생성될 수 있고, 그 결과 표시 패널의 비표시 영역에 배치되는 스캔 드라이버의 개수를 감소시켜, 표시 패널의 비표시 영역의 폭이 증가하는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 화소의 제1 구간 동안의 동작을 설명하기 위한 도면들이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 화소의 제2 구간 동안의 동작을 설명하기 위한 도면들이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 화소의 제3 구간 동안의 동작을 설명하기 위한 도면들이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 화소의 제1 구간 동안의 동작을 설명하기 위한 도면들이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 화소의 제3 구간 및 제4 구간 동안의 동작을 설명하기 위한 도면들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “상에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 1을 참조하면, 표시 장치(DD)는 전기적 신호에 따라 활성화되어 영상을 표시하는 장치일 수 있다. 표시 장치(DD)는 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다.
표시 장치(DD)는 표시 패널(DP) 및 표시 패널(DP)을 구동하는 패널 드라이버(PDD)를 포함한다. 본 발명의 일 예로, 패널 드라이버(PDD)는 구동 컨트롤러(100), 데이터 구동 회로(200), 스캔 구동 회로(300), 발광 구동 회로(350) 및 전압 발생기(400)를 포함할 수 있다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 구동 회로(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환하여 영상 데이터(DATA)를 생성한다. 구동 컨트롤러(100)는 스캔 제어 신호(SCS), 데이터 제어 신호(DCS) 및 발광 구동 제어 신호(ECS)를 출력한다.
데이터 구동 회로(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터(DATA)를 수신한다. 데이터 구동 회로(200)는 영상 데이터(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1 내지 DLm)에 출력한다. 데이터 신호들은 영상 데이터(DATA)의 계조 값에 대응하는 아날로그 데이터 전압들이다.
전압 발생기(400)는 표시 패널(DP)의 동작에 필요한 전압들을 발생한다. 본 발명의 일 예로, 전압 발생기(400)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 기준 전압(Vref), 제1 및 제2 초기화 전압(VINT, AINT)을 발생한다. 기준 전압(Vref)은 제1 구동 전압(ELVDD)보다 낮은 전압 레벨을 가질 수 있다. 제1 및 제2 초기화 전압(VINT, AINT)은 서로 다른 전압 레벨을 가질 수 있다.
스캔 구동 회로(300)는 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 제어 신호(SCS)는 스캔 드라이버(300)의 동작을 개시하는 개시 신호 및 클럭 신호 등을 포함할 수 있다. 스캔 드라이버(300)는 복수 개의 스캔 신호들을 생성하고, 복수 개의 스캔 신호들을 후술하는 스캔 라인들에 순차적으로 출력한다.　 발광 구동 회로(350)는 구동 컨트롤러(100)로부터의 발광 구동 신호(ECS)에 응답해서 후술하는 발광 제어 라인들(EML1 내지 EMLn)로 발광 제어 신호들을 출력할 수 있다. 일 실시예에서, 스캔 구동 회로(300) 및 발광 구동 회로(350)는 하나의 회로로 통합될 수 있다.
스캔 드라이버(300)는 표시 패널(DP)의 초기화 스캔 라인들(GIL1 내지 GILn)에 초기화 스캔 신호들을 출력하고, 표시 패널(DP)의 보상 스캔 라인들(GCL1 내지 GCLn)에 보상 스캔 신호들을 출력한다. 스캔 드라이버(300)는 표시 패널(DP)의 기입 스캔 라인들(GWL1 내지 GWLn)에 기입 스캔 신호들을 출력한다.
표시 패널(DP)은 초기화 스캔 라인들(GIL1 내지 GILn), 보상 스캔 라인들(GCL1 내지 GCLn), 기입 스캔 라인들(GWL1 내지 GWLn), 발광 제어 라인들(EML1 내지 EMLn), 데이터 라인들(DL1 내지 DLm) 및 화소들(PX)을 포함한다. 표시 패널(DP)에는 표시 영역(DA) 및 비표시 영역(NDA)이 정의된다. 표시 영역(DA)에 초기화 스캔 라인들(GIL1 내지 GILn), 보상 스캔 라인들(GCL1 내지 GCLn), 기입 스캔 라인들(GWL1 내지 GWLn), 발광 제어 라인들(EML1 내지 EMLn), 데이터 라인들(DL1 내지 DLm) 및 화소들(PX)이 배치될 수 있다. 초기화 스캔 라인들(GIL1 내지 GILn), 보상 스캔 라인들(GCL1 내지 GCLn), 기입 스캔 라인들(GWL1 내지 GWLn), 발광 제어 라인들(EML1 내지 EMLn)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 이격되어 배열된다. 데이터 라인들(DL1 내지 DLm)은 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 이격되어 배열된다.
스캔 구동 회로(300) 및 발광 구동 회로(350)는 표시 패널(DP)의 비표시 영역(NDA)에 배치될 수 있다. 본 발명의 일 예로, 스캔 구동 회로(300)는 표시 영역(DA)의 일측에 인접하고, 발광 구동 회로(350)는 상기 일측과 반대하는 표시 영역의 타측에 인접하여 배치된다. 도 1에 도시된 예에서, 스캔 구동 회로(300) 및 발광 구동 회로(350)는 표시 영역(DA)의 양측에 각각 배치되나, 본 발명은 이에 한정되지 않는다. 예를 들어, 스캔 구동 회로(300) 및 발광 구동 회로(350)는 표시 패널(DP)의 일측 및 타측 중 하나에 인접하게 배치될 수 있다.
복수의 화소들(PX)은 초기화 스캔 라인들(GIL1 내지 GILn), 보상 스캔 라인들(GCL1 내지 GCLn), 기입 스캔 라인들(GWL1 내지 GWLn), 발광 제어 라인들(EML1 내지 EMLn), 데이터 라인들(DL1 내지 DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PX) 각각은 3개의 스캔 라인들 및 1개의 발광 제어 라인에 전기적으로 연결될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 1 번째 행의 화소들은 제1 초기화 스캔 라인(GIL1), 제1 보상 스캔 라인(GCL1), 제1 기입 스캔 라인(GWL1), 및 제1 발광 제어 라인(EML1)에 연결될 수 있다. 또한 2 번째 행의 화소들은 제2 초기화 스캔 라인(GIL2), 제2 보상 스캔 라인(GCL2), 제2 기입 스캔 라인(GWL2), 및 제2 발광 제어 라인(EML2)에 연결될 수 있다. 그러나, 각 화소(PX)에 연결된 스캔 라인들의 개수 및 발광 제어 라인들의 개수는 이에 한정되지 않으며, 가변될 수 있다.
본 발명의 일 예로, 제1 보상 스캔 라인(GCL1)은 제2 초기화 스캔 라인(GIL2)과 전기적으로 연결되고, 제1 기입 스캔 라인(GWL1)은 제2 보상 스캔 라인(GCL2) 및 제3 초기화 스캔 라인과 전기적으로 연결될 수 있다. 스캔 드라이버(300)의 제1 출력단자를 통해 출력된 제1 스캔 신호는 제1 초기화 스캔 라인(GIL1)에 제1 초기화 스캔 신호로써 공급된다. 스캔 드라이버(300)의 제2 출력단자를 통해 출력된 제2 스캔 신호는 제1 보상 스캔 라인(GCL1) 및 제2 초기화 스캔 라인(GIL2)에 각각 제1 보상 스캔 신호 및 제2 초기화 스캔 신호로써 공급된다. 스캔 드라이버(300)의 제3 출력단자를 통해 출력된 제3 스캔 신호는 제1 기입 스캔 라인(GWL1), 제2 보상 스캔 라인(GCL2) 및 제3 초기화 스캔 라인(GIL3)에 각각 제1 기입 스캔 신호, 제2 보상 스캔 신호 및 제3 초기화 스캔 신호로써 공급된다.
따라서, 각 화소(PX)에 3개의 스캔 라인이 연결되지만, 3개의 스캔 라인은 하나의 스캔 드라이버(300)로부터 출력된 3개의 스캔 신호들을 초기화 스캔 신호, 보상 스캔 신호 및 기입 스캔 신호로써 수신할 수 있다.
복수의 화소들(PX) 각각은 발광 소자(ED, 도 2 참조) 및 발광 소자(ED)의 발광을 제어하는 화소 회로부(PXC, 도 2 참조)를 포함한다. 화소 회로부(PXC)는 1개 이상의 트랜지스터 및 1개 이상의 커패시터를 포함할 수 있다. 스캔 구동 회로(300) 및 발광 구동 회로(350)는 화소 회로부(PXC)의 트랜지스터들과 동일한 공정을 통해 표시 패널(DP)의 비표시 영역(NDA)에 직접 형성될 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(400)로부터의 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 기준 전압(Vref), 제1 및 제2 초기화 전압(VINT, AINT)을 수신한다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다. 도 1에 도시된 화소들(PX) 각각은 동일한 구성을 가질 수 있다. 따라서, 도 2에서는 화소들(PX) 중 하나의 화소(PXij)에 대한 구성을 설명하고, 나머지 화소들의 구성에 대한 설명은 생략한다.
화소(PXij)는 도 1에 도시된 초기화 스캔 라인들(GIL1 내지 GILn) 중 j번째 초기화 스캔 라인(GILj), 보상 스캔 라인들(GCL1 내지 GCLn) 중 j번째 보상 스캔 라인(GCLj), 및 기입 스캔 라인들(GWL1 내지 GWLn) 중 j번째 기입 스캔 라인(GWLj)에 접속된다. 또한, 화소(PXij)는 도 1에 도시된 데이터 라인들(DL1 내지 DLm) 중 i번째 데이터 라인(DLi)에 연결되고, 발광 제어 라인들(EML1 내지 EMLn) 중 j번째 발광 제어 라인(EMLj)에 접속된다.
도 2를 참조하면, 일 실시예에 따른 화소(PXij)는 화소 회로부(PXC) 및 발광 소자(ED)를 포함한다. 본 발명의 일 예로, 화소 회로부(PXC)는 7개의 트랜지스터 및 2개의 커패시터를 포함할 수 있다. 이하, 7개의 트랜지스터들은 각각 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7)로 지칭하고, 2개의 커패시터들은 제1 및 제2 커패시터들(C1, C2)로 지칭한다.
이 실시예에서, 제1 내지 제7 트랜지스터들(T1 내지 T7) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 트랜지스터이다. 대안적으로, 제1 내지 제7 트랜지스터들(T1 내지 T7) 각각은 N-타입 트랜지스터일 수 있다. 또한, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나가 N-타입 트랜지스터이고 나머지는 P-타입 트랜지스터일 수 있다. 대안적으로, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 산화물 반도체층을 갖는 트랜지스터일 수 있다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 일부가 산화물 반도체 트랜지스터이고, 나머지가 LTPS 트랜지스터일 수 있다.
본 발명에 따른 화소(PXij)의 회로 구성은 도 2에 도시된 회로 구성에 제한되지 않는다. 도 2에 도시된 화소는(PXij)는 하나의 예시에 불과하고 화소(PXij)의 회로 구성은 변형되어 실시될 수 있다.
j번째 초기화 스캔 라인(GILj)는 j번째 초기화 스캔 신호(GIj)(제3 스캔 신호로 지칭될 수 있음)를 화소(PXij)로 공급하고, j번째 보상 스캔 라인(GCLj)는 j번째 보상 스캔 신호(GCj)(제2 스캔 신호로 지칭될 수 있음)를 화소(PXij)로 공급하며, j번째 기입 스캔 라인(GWLj)은 j번째 기입 스캔 신호(GWj)(제1 스캔 신호로 지칭될 수 있음)를 화소(PXij)로 공급한다. j번째 발광 제어 라인(EMLj)은 화소(PXij)로 j번째 발광 제어 신호(EMj)를 공급하고, i번째 데이터 라인(DLi)은 i번째 데이터 전압(Vdata)를 화소(PXij)로 전달한다. i번째 데이터 전압(Vdata)은 표시 장치(DD, 도 1 참조)에 입력되는 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다.
화소(PXij)는 제1 전압 라인(VL1), 제2 전압 라인(VL2), 기준 전압 라인(VRL), 제1 및 제2 초기화 전압 라인(VIL1, VIL2)에 연결될 수 있다. 제1 전압 라인(VL1)은 도 1에 도시된 전압 발생기(400)로부터 공급된 제1 구동 전압(ELVDD)을 화소(PXij)로 전달하고, 제2 전압 라인(VL2)은 전압 발생기(400)로부터 공급된 제2 구동 전압(ELVSS)을 화소(PXij)로 전달한다. 기준 전압 라인(VRL)은 전압 발생기(400)로부터 공급된 기준 전압(Vref)을 화소(PXij)로 전달할 수 있다. 제1 및 제2 초기화 전압 라인(VIL1, VIL2)은 전압 발생기(400)로부터 제1 및 제2 초기화 전압(VINT, AINT)을 각각 수신하여 화소(PXij)로 전달한다.
제1 커패시터(C1)는 제1 노드(N1)와 제1 전압 라인(VL1) 사이에 연결되고, 제2 커패시터(C2)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결된다. 제1 커패시터(C1)는 제1 전압 라인(VL1)에 전기적으로 연결된 제1 전극 및 제1 노드(N1)에 전기적으로 연결된 제2 전극을 포함하고, 제2 커패시터(C2)는 제1 노드(N1)에 전기적으로 연결된 제1 전극 및 제2 노드(N2)에 전기적으로 연결된 제2 전극을 포함한다.
제1 내지 제7 트랜지스터들(T1 내지 T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극, 출력 전극 및 제어 전극을 제1 전극, 제2 전극 및 제3 전극으로 지칭할 수 있다.
제1 트랜지스터(T1)는 제1 전압 라인(VL1)과 발광 소자(ED) 사이에 제공될 수 있다. 구체적으로, 제1 트랜지스터(T1)는 제1 전압 라인(VL1)에 전기적으로 연결된 제1 전극, 발광 소자(ED)에 전기적으로 연결된 제2 전극 및 제2 노드(N2)에 연결된 제3 전극을 포함한다. 제1 전압 라인(VL1)을 통해 제1 트랜지스터(T1)는 제1 전원 전압(ELVDD)을 수신할 수 있다. 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(ED)의 애노드에 전기적으로 연결될 수 있다.
제2 트랜지스터(T2)는 i번째 데이터 라인(DLi)과 제1 노드(N1) 사이에 연결될 수 있다. 구체적으로, 제2 트랜지스터(T2)는 i번째 데이터 라인(DLi)에 연결된 제1 전극, 제1 노드(N1)에 연결된 제2 전극 및 j번째 기입 스캔 라인(GWLj)을 통해 j번째 기입 스캔 신호(GWj)를 수신하는 제3 전극을 포함한다. 데이터 기입 구간동안, j번째 기입 스캔 라인(GWLj)으로 제공되는 j번째 기입 스캔 신호(GWj)에 응답하여 제2 트랜지스터(T2)가 턴-온된다. 턴-온된 제2 트랜지스터(T2)에 의해 i번째 데이터 라인(DLi)과 제1 노드(N1)는 전기적으로 연결되고, i번째 데이터 라인(DLi)으로 인가된 데이터 전압(Vdata)은 턴-온된 제2 트랜지스터(T2)를 통해 제1 노드(N1)로 인가될 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제3 전극 사이에 접속된다. 구체적으로, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극에 전기적으로 연결된 제1 전극, 제2 노드(N2)에 전기적으로 연결된 제2 전극 및 j번째 보상 스캔 라인(GCLj)을 통해 j번째 보상 스캔 신호(GCj)를 수신하는 제3 전극을 포함한다. 보상 구간동안, j번째 보상 스캔 라인(GCLj)으로 제공되는 j번째 보상 스캔 신호(GCj)에 응답하여 제3 트랜지스터(T3)가 턴-온된다. 보상 구간동안 턴-온된 제3 트랜지스터(T3)에 의해 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 제1 초기화 전압 라인(VIL1) 사이에 전기적으로 연결된다. 구체적으로, 제4 트랜지스터(T4)는 제2 노드(N2)에 전기적으로 연결된 제1 전극, 제1 초기화 전압 라인(VIL1)에 전기적으로 연결된 제2 전극 및 j번째 초기화 스캔 라인(GILj)을 통해 j번째 초기화 스캔 신호(GIj)를 수신하는 제3 전극을 포함한다. 제1 초기화 전압 라인(VIL1)에는 제1 초기화 전압(VINT)이 인가될 수 있다. 초기화 구간동안, j번째 초기화 스캔 라인(GILj)으로 제공되는 j번째 초기화 스캔 신호(GIj)에 응답하여 제4 트랜지스터(T4)가 턴-온된다. 초기화 구간동안 턴-온된 제4 트랜지스터(T4)에 의해 제2 노드(N2)는 제1 초기화 전압(VINT)으로 초기화될 수 있다.
제5 트랜지스터(T5)는 제1 노드(N1)와 기준 전압 라인(VRL) 사이에 전기적으로 연결될 수 있다. 제5 트랜지스터(T5)는 기준 전압 라인(VRL)에 연결된 제1 전극, 제1 노드(N1)에 전기적으로 연결된 제2 전극 및 j번째 보상 스캔 라인(GCLj)을 통해 j번째 보상 스캔 신호(GCj)를 수신하는 제3 전극을 포함한다. 보상 구간동안, j번째 보상 스캔 라인(GCLj)으로 제공되는 j번째 보상 스캔 신호(GCj)에 응답하여 제5 트랜지스터(T5)가 턴-온된다. 턴-온된 제5 트랜지스터(T5)에 의해 기준 전압 라인(VRL)과 제1 노드(N1)는 전기적으로 연결된다. 즉, 보상 구간 동안 제1 노드(N1)에는 기준 전압(Vref)이 인가될 수 있다.
본 발명의 일 예로, 제3 및 제5 트랜지스터(T3, T5)의 제3 전극이 j번째 보상 스캔 라인(GCLj)에 공통적으로 연결되나, 본 발명은 이에 한정되지 않는다. 즉, 제3 트랜지스터(T3)의 제3 전극과 제5 트랜지스터(T5)의 제3 전극은 서로 다른 스캔 라인에 연결되어 서로 다른 스캔 신호를 수신할 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(ED)의 애노드 사이에 접속된다. 구체적으로, 제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극에 연결된 제1 전극, 발광 소자(ED)의 애노드에 전기적으로 연결된 제2 전극 및 j번째 발광 제어 라인(EMLj)에 전기적으로 연결된 제3 전극을 포함한다. 발광 구간동안 j번째 발광 제어 라인(EMLj)으로 제공되는 j번째 발광 제어 신호(EMj)에 의해 제6 트랜지스터(T6)는 턴-온될 수 있다.
제7 트랜지스터(T7)는 제2 초기화 전압 라인(VIL2)과 발광 소자(LD)의 애노드 사이에 접속된다. 제7 트랜지스터(T7)는 발광 소자(ED)의 애노드에 연결된 제1 전극, 제2 초기화 전압 라인(VIL2)에 연결된 제2 전극 및 j번째 기입 스캔 라인(GWLj)을 통해 j번째 기입 스캔 신호(GWj)를 수신하는 제3 전극을 포함한다. 제2 초기화 전압 라인(VIL2)에는 제2 초기화 전압(AINT)이 인가될 수 있다. 본 발명의 일 예로, 제2 초기화 전압(AINT)은 제1 초기화 전압(VINT)과 다른 전압 레벨을 갖는다. 블랙 구간동안, j번째 기입 스캔 라인(GWLj)으로 제공되는 j번째 기입 스캔 신호(GWj)에 응답하여 제7 트랜지스터(T7)가 턴-온된다. 블랙 구간동안, 턴-온된 제7 트랜지스터(T7)에 의해 발광 소자(ED)의 애노드는 제2 초기화 전압(AINT)으로 초기화될 수 있다.
발광 소자(ED)는 제6 트랜지스터(T6)와 제2 전압 라인(VL2) 사이에 전기적으로 연결될 수 있다. 발광 소자(ED)의 애노드는 제6 트랜지스터(T6)의 제2 전극에 연결되고, 발광 소자(ED)의 캐소드는 제2 전압 라인(VL2)에 연결된다. 제2 전압 라인(VL2)에는 제2 전원 전압(ELVSS)이 인가될 수 있다. 제2 전원 전압(ELVSS1)은 제1 전원 전압(ELVDD)보다 낮은 레벨을 갖는다. 따라서, 발광 소자(ED)는 제6 트랜지스터(T6)를 통해 전달된 신호와 제2 전원 전압(ELVSS) 사이의 차이에 대응하는 전압에 따라 발광할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 화소의 제1 구간(즉, 초기화 구간(Ti)) 동안의 동작을 나타낸 회로도이고, 도 3b은 도 3a의 제1 구간 동안의 스캔 신호들의 파형을 나타낸 도면이다.
도 3a 및 도 3b를 참조하면, 표시 장치(DD, 도 1에 도시됨)는 프레임 구간들마다 단위 영상을 표시한다. 도 1에 도시된 화소들(PX) 각각은 프레임 구간들마다 대응하는 데이터 전압(Vdata)을 수신한다.
도 3b에는 복수의 프레임 구간들 중 하나의 프레임 구간(F1)만을 도시하였다. 도 3b를 참조하여, 한 프레임 구간(F1) 내에서 화소(PXij)의 동작을 설명하나, 한 프레임 구간(F1) 내에서 동작하는 다른 화소들은 화소(PXij)와 유사하게 동작하며, 또한 다른 프레임 구간 내에서도 화소들은 유사하게 동작한다.
한 프레임 구간(F1)은 발광 제어 신호(EM1)에 의해 비발광 구간(Te)과 발광 구간(Tn)으로 구분될 수 있다. 본 발명의 일 예로, j번째 발광 제어 신호(EMj)는 비발광 구간(Te)동안 하이 레벨을 갖고, 발광 구간(Tn)동안 로우 레벨을 갖는다. 그러나, 이는 j번째 발광 제어 신호(EMj)를 수신하는 제6 트랜지스터(T6)가 PMOS 트랜지스터인 경우에 한하며, 제6 트랜지스터(T6)가 NMOS 트랜지스터인 경우, j번째 발광 제어 신호(EMj)는 비발광 구간(Te)동안 로우 레벨을 갖고, 발광 구간(Tn)동안 하이 레벨을 가질 수 있다.
j번째 초기화 스캔 신호(GIj)는 비발광 구간(Te) 중에 활성화된다. 본 실시예에서 도 3b에 도시된 신호들은 로우 레벨을 가질 때, 활성화되는 것으로 설명되나, 본 발명은 이에 한정되지 않는다. 여기서, j번째 초기화 스캔 신호(GIj)는 활성화 구간동안 로우 레벨을 갖고, 비활성화 구간동안 하이 레벨을 가질 수 있다. 도 3b에 도시된 신호들의 로우 레벨은 해당 신호들이 인가되는 트랜지스터의 턴-온 전압 레벨일 수 있다. 그러나, 다른 일 예로 도 3b에 도시된 신호들의 하이 레벨이 해당 신호들이 인가되는 트랜지스터의 턴-온 전압 레벨일 수도 있다.
j번째 초기화 스캔 신호(GIj)의 활성화 구간은 제1 구간(초기화 구간(Ti) 또는 제3 활성화 구간으로 지칭될 수 있음)으로 정의될 수 있다. j번째 초기화 스캔 신호(GIj)는 j번째 초기화 스캔 라인(GILj)을 통해 제4 트랜지스터(T4)로 공급되고, j번째 초기화 스캔 신호(GIj)가 활성화되는 초기화 구간(Ti)동안 제4 트랜지스터(T4)가 턴-온된다. 초기화 구간(Ti)동안, 턴-온된 제4 트랜지스터(T4) 의해 제2 노드(N2)의 전위는 제1 초기화 전압(VINT)으로 초기화될 수 있다.
j번째 보상 스캔 신호(GCj) 및 j번째 기입 스캔 신호(GWj) 역시 비발광 구간(Te) 중에 활성화될 수 있다. 초기화 구간(Ti)동안, j번째 보상 스캔 신호(GCj) 및 j번째 기입 스캔 신호(GWj) 각각은 비활성화되고, j번째 초기화 스캔 신호(GIj)만이 활성화될 수 있다. 여기서, j번째 보상 스캔 신호(GCj)의 활성화 구간은 제2 구간(보상 구간(Tc) 또는 제2 활성화 구간으로 지칭될 수 있음)으로 정의되고, j번째 기입 스캔 신호(GWj)의 활성화 구간은 제3 구간(데이터 기입 구간(Tw), 블랙 구간(Tb) 또는 제1 활성화 구간으로 지칭될 수 있음)으로 정의된다.
도 3b에 도시된 바와 같이, 초기화 구간(Ti), 보상 구간(Tc), 데이터 기입 구간(Tw)(또는 블랙 구간(Tb))은 비발광 구간(Te) 내에 포함되며, 초기화 구간(Ti), 보상 구간(Tc) 및 데이터 기입 구간(Tw)은 서로 중첩하지 않는다. 또한, 초기화 구간(Ti), 보상 구간(Tc) 및 데이터 기입 구간(Tw) 각각은 서로 동일한 폭(또는 지속 시간(duration))을 가질 수 있다. 본 발명의 일 예로, 초기화 구간(Ti), 보상 구간(Tc) 및 데이터 기입 구간(Tw) 각각은 2H 지속 시간을 가질 수 있다. 초기화 구간(Ti), 보상 구간(Tc) 및 데이터 기입 구간(Tw) 각각의 지속 시간은 이에 한정되지 않는다. 초기화 구간(Ti), 보상 구간(Tc) 및 데이터 기입 구간(Tw) 각각은 3H 이상의 지속 시간을 가질 수도 있다.
비발광 구간(Te) 내에서 j번째 보상 스캔 신호(GCj) 및 j번째 기입 스캔 신호(GWj)보다 j번째 초기화 스캔 신호(GIj)가 먼저 발생될 수 있다. 즉, 초기화 구간(Ti)이 보상 구간(Tc) 및 데이터 기입 구간(Tw)(또는 블랙 구간(Tb))보다 선행할 수 있다. 초기화 구간(Ti)은 보상 구간(Tc)과 비중첩할 수 있다. j번째 초기화 스캔 신호(GIj)가 비활성화되어 초기화 구간(Ti)이 종료되면, j번째 보상 스캔 신호(GCj)가 활성화되어 보상 구간(Tc)이 개시될 수 있다.
비발광 구간(Te) 내에서 j번째 기입 스캔 신호(GWj)보다 j번째 보상 스캔 신호(GCj)가 먼저 발생될 수 있다. 즉, 보상 구간(Tc)이 데이터 기입 구간(Tw)(또는 블랙 구간(Tb))보다 선행할 수 있다. 보상 구간(Tc)은 데이터 기입 구간(Tw)(또는 블랙 구간(Tb))과 비중첩할 수 있다. j번째 보상 스캔 신호(GCj)가 비활성화되어 보상 구간(Tc)이 종료되면, j번째 기입 스캔 신호(GWj)가 활성화되어 데이터 기입 구간(Tw)(또는 블랙 구간(Tb))이 개시될 수 있다.
도 4a는 본 발명의 일 실시예에 따른 화소의 제2 구간(즉, 보상 구간(Tc)) 동안의 동작을 나타낸 회로도이고, 도 4b은 도 4a의 제2 구간 동안의 스캔 신호들의 파형을 나타낸 도면이다.
도 4a 및 도 4b를 참조하면, j번째 보상 스캔 신호(GCj)는 비발광 구간(Te) 중에 활성화된다. 여기서, j번째 보상 스캔 신호(GCj)는 활성화 구간(즉, 보상 구간(Tc))동안 로우 레벨을 갖고, 비활성화 구간동안 하이 레벨을 가질 수 있다.
j번째 보상 스캔 신호(GCj)가 j번째 보상 스캔 라인(GCLj)을 통해 제3 및 제5 트랜지스터(T3, T5)로 공급되고, j번째 보상 스캔 신호(GCj)가 활성화된 보상 구간(Tc)에서 제3 및 제5 트랜지스터(T3, T5)가 턴-온된다. 보상 구간(Tc)동안, 턴-온된 제3 트랜지스터(T3) 의해 제1 트랜지스터(T1)는 다이오드 연결되고, 순방향으로 바이어스된다. 그러면, 제1 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소된 보상 전압("ELVDD-Vth")이 제2 노드(N2)에 인가될 수 있다. 즉, 보상 구간(Tc)에서 제2 노드(N2)의 전위는 보상 전압("ELVDD-Vth")으로 보상될 수 있다.
또한, 보상 구간(Tc) 동안 턴-온된 제5 트랜지스터(T5)를 통해 제1 노드(N1)에는 기준 전압(Vref)이 인가된다.
비발광 구간(Te) 내에서 보상 구간(Tc)은 데이터 기입 구간(Tw)(또는 블랙 구간(Tb))보다 선행할 수 있다. j번째 보상 스캔 신호(GCj)가 비활성화되어 보상 구간(Tc)이 종료되면, j번째 기입 스캔 신호(GWj)가 활성화될 수 있다.
도 5a는 본 발명의 일 실시예에 따른 화소의 제3 구간(즉, 데이터 기입 구간(Tw) 또는 블랙 구간(Tb) 동안의 동작을 나타낸 회로도이고, 도 5b은 도 5a의 제3 구간 동안의 스캔 신호들의 파형을 나타낸 도면이다.
도 5a 및 도 5b를 참조하면, j번째 기입 스캔 신호(GWj)는 비발광 구간(Te) 중에 활성화된다. 여기서, j번째 기입 스캔 신호(GWj)는 활성화 구간(즉, 데이터 기입 구간(Tw))동안 로우 레벨을 갖고, 비활성화 구간동안 하이 레벨을 가질 수 있다.
j번째 기입 스캔 신호(GWj)는 j번째 기입 스캔 라인(GWLj)을 통해 제2 트랜지스터(T2)로 공급되고, j번째 기입 스캔 신호(GWj)가 활성화된 데이터 기입 구간(Tw)에서 제2 트랜지스터(T2)가 턴-온된다. 데이터 기입 구간(Tw)은 제1 기입 구간(P1) 및 제2 기입 구간(P2)을 포함한다. 제1 기입 구간(P1)은 제1 데이터 라인(DL1)으로 공급된 이전 데이터 전압이 공급되는 구간이고, 제2 기입 구간(P2)은 현재 데이터 전압(Vdata)이 공급되는 구간이다. 제1 기입 구간(P1)은 프리챠징 구간으로 지칭될 수 있고, 제2 기입 구간(P2)은 실제 기입 구간으로 지칭될 수 있다. 현재 데이터 전압(Vdata)은 턴-온된 제2 트랜지스터(T2)를 통해 제1 노드(N1)로 인가될 수 있다. 그러면, 제1 노드(N1)의 전위는 기준 전압(Vref)에서 데이터 전압(Vdata)으로 변화된다. 즉, 제1 노드(N1)의 전위의 변화량은 "Vdata-Vref"로 정의된다.
데이터 기입 구간(Tw)동안, 제1 노드(N1)의 전위가 기준 전압(Vref)에서 데이터 전압(Vdata)으로 변화되면, 제2 커패시터(C2)의 커플링에 의해 제2 노드(N2)의 전위는 보상 전압("ELVDD-Vth")로부터 게이트 전압("ELVDD-Vth+Vdata-Vref")로 변화된다.
블랙 구간(Tb)은 데이터 기입 구간(Tw)과 동일한 구간일 수 있다. 데이터 기입 구간(Tw)과 블랙 구간(Tb)은 동시에 개시되고 동시에 종료될 수 있다. 블랙 구간(Tb)동안 활성화된 j번째 기입 스캔 신호(GWj)에 의해 제7 트랜지스터(T7)가 턴-온된다. 블랙 구간(Tb)동안, 제2 초기화 전압 라인(VIL2)으로 공급된 제2 초기화 전압(AINT)은 턴-온된 제7 트랜지스터(T7)를 통해 발광 소자(ED)의 애노드로 인가될 수 있다. 그러면, 발광 소자(ED)의 애노드는 제2 초기화 전압(AINT)으로 초기화될 수 있다. 블랙 구간(Tb)동안 발광 소자(ED)의 애노드가 제2 초기화 전압(AINT)으로 초기화되면, 화소(PXij)의 블랙 특성이 개선될 수 있다. 즉, 제1 트랜지스터(T1)로부터 누설된 전류에 의해 발광 소자(ED)가 발광하는 현상을 방지하여, 화소(PXij)는 정확한 블랙 계조를 표시할 수 있다.
이후, j번째 발광 제어 신호(EMj)가 발광 구간(Tn)에서 활성화되면, 제6 트랜지스터(T6)가 턴-온된다. 그러면, 제1 트랜지스터(T1)와 발광 소자(ED) 사이에 구동 전류가 흐를 수 있다. 따라서, 발광 구간(Tn) 동안 발광 소자(ED)는 구동 전류에 대응하는 광을 출력할 수 있다.
본 발명의 일 예로, j번째 초기화 스캔 신호(GIj), j번째 보상 스캔 신호(GCj) 및 j번째 기입 스캔 신호(GWj)는 도 1에 도시된 하나의 스캔 드라이버(300)로부터 출력된 스캔 신호일 수 있다. 따라서, j번째 초기화 스캔 신호(GIj), j번째 보상 스캔 신호(GCj) 및 j번째 기입 스캔 신호(GWj)는 스캔 드라이버(300)로부터 순차적으로 출력되는 스캔 신호일 수 있다. 예를 들어, j번째 초기화 스캔 신호(GIj)는 스캔 드라이버(300)로부터 출력된 j번째 스캔 신호일 수 있고, j번째 보상 스캔 신호(GCj)는 스캔 드라이버(300)로부터 출력된 j+2번째 스캔 신호일 수 있으며, j번째 기입 스캔 신호(GWj)는 스캔 드라이버(300)로부터 출력된 j+4번째 스캔 신호일 수 있다. j번째 초기화 스캔 신호(GIj), j번째 보상 스캔 신호(GCj) 및 j번째 기입 스캔 신호(GWj)는 하나의 스캔 드라이버(300)로부터 출력된 스캔 신호들이므로, 각각의 활성화 구간은 동일한 폭(즉, 지속 시간)을 가질 수 있다.
이처럼, 하나의 스캔 드라이버로부터 출력된 스캔 신호들을 j번째 초기화 스캔 신호(GIj), j번째 보상 스캔 신호(GCj) 및 j번째 기입 스캔 신호(GWj)로써 이용함으로써, 스캔 드라이버의 개수가 증가하는 것을 방지할 수 있다. 이로써, 스캔 드라이버의 개수의 증가로 인해 표시 패널(DP)의 비표시 영역(NDA)의 폭이 증가하는 것을 방지할 수 있다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 화소의 제1 구간 동안의 동작을 설명하기 위한 도면들이다.
도 6a 및 도 6b를 참조하면, 제7 트랜지스터(T7a)는 제2 초기화 전압 라인(VIL2)과 발광 소자(LD)의 애노드 사이에 접속된다. 제7 트랜지스터(T7a)는 발광 소자(ED)의 애노드에 연결된 제1 전극, 제2 초기화 전압 라인(VIL2)에 연결된 제2 전극 및 j번째 초기화 스캔 라인(GILj)을 통해 번째 초기화 스캔 신호(GIj)를 수신하는 제3 전극을 포함한다.
j번째 초기화 스캔 신호(GIj)의 활성화 구간(즉, 제3 활성화 구간)은 제1 구간(또는 초기화 구간(Ti) 또는 블랙 구간(Tb))으로 정의될 수 있다. j번째 초기화 스캔 신호(GIj)는 j번째 초기화 스캔 라인(GILj)을 통해 제4 트랜지스터(T4) 및 제7 트랜지스터(T7a)로 공급되고, j번째 초기화 스캔 신호(GIj)가 활성화되는 초기화 구간(Ti)동안 제4 트랜지스터(T4) 및 제7 트랜지스터(T7a)가 턴-온된다. 초기화 구간(Ti)동안, 턴-온된 제4 트랜지스터(T4) 의해 제2 노드(N2)의 전위는 제1 초기화 전압(VINT)으로 초기화될 수 있다. 블랙 구간(Tb)동안, 턴-온된 제7 트랜지스터(T7a) 의해 발광 소자(ED)의 애노드는 제2 초기화 전압(AINT)으로 초기화될 수 있다.
블랙 구간(Tb)은 초기화 구간(Ti)과 동일한 구간일 수 있다. 초기화 구간(Ti)과 블랙 구간(Tb)은 동시에 개시되고 동시에 종료될 수 있다. 블랙 구간(Tb)동안 활성화된 j번째 초기화 스캔 신호(GIj)에 의해 제7 트랜지스터(T7a)가 턴-온된다. 블랙 구간(Tb)동안, 제2 초기화 전압 라인(VIL2)으로 공급된 제2 초기화 전압(AINT)은 턴-온된 제7 트랜지스터(T7a)를 통해 발광 소자(ED)의 애노드로 인가될 수 있다. 그러면, 발광 소자(ED)의 애노드는 제2 초기화 전압(AINT)으로 초기화될 수 있다. 블랙 구간(Tb)동안 발광 소자(ED)의 애노드가 제2 초기화 전압(AINT)으로 초기화되면, 화소(PXij)의 블랙 특성이 개선될 수 있다. 즉, 제1 트랜지스터(T1)로부터 누설된 전류에 의해 발광 소자(ED)가 발광하는 현상을 방지하여, 화소(PXij)는 정확한 블랙 계조를 표시할 수 있다.
j번째 보상 스캔 신호(GCj) 및 j번째 기입 스캔 신호(GWj) 역시 비발광 구간(Te) 중에 활성화될 수 있다. 초기화 구간(Ti)동안, j번째 보상 스캔 신호(GCj) 및 j번째 기입 스캔 신호(GWj) 각각은 비활성화되고, j번째 초기화 스캔 신호(GIj)만이 활성화될 수 있다. 여기서, j번째 보상 스캔 신호(GCj)의 활성화 구간(즉, 제2 활성화 구간)은 제2 구간(또는 보상 구간(Tc))으로 정의되고, j번째 기입 스캔 신호(GWj)의 활성화 구간(즉, 제1 활성화 구간)은 제3 구간(또는 데이터 기입 구간(Tw))으로 정의된다.
도 6b에 도시된 바와 같이, 초기화 구간(Ti)(또는 블랙 구간(Tb), 보상 구간(Tc), 데이터 기입 구간(Tw)은 비발광 구간(Te) 내에 포함되며, 초기화 구간(Ti)(또는 블랙 구간(Tb), 보상 구간(Tc) 및 데이터 기입 구간(Tw)은 서로 중첩하지 않는다. 또한, 초기화 구간(Ti)(또는 블랙 구간(Tb), 보상 구간(Tc) 및 데이터 기입 구간(Tw) 각각은 서로 동일한 폭(또는 지속 시간(duration))을 가질 수 있다. 본 발명의 일 예로, 초기화 구간(Ti)(또는 블랙 구간(Tb), 보상 구간(Tc) 및 데이터 기입 구간(Tw) 각각은 2H 지속 시간을 가질 수 있다.
도 6a 및 도 6b에서는 j번째 초기화 스캔 신호(GIj)에 의해 제7 트랜지스터(T7a)가 턴-온되는 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 대안적으로, 제7 트랜지스터(T7a)는 j번째 보상 스캔 신호(GCj)에 의해 턴-온될 수도 있다. 이 경우, 블랙 구간(Tb)은 보상 구간(Tc)과 동일한 구간일 수 있다. 보상 구간(Tc)과 블랙 구간(Tb)은 동시에 개시되고 동시에 종료될 수 있다.
본 발명의 일 예로, j번째 초기화 스캔 신호(GIj), j번째 보상 스캔 신호(GCj) 및 j번째 기입 스캔 신호(GWj)는 도 1에 도시된 하나의 스캔 드라이버(300)로부터 출력된 스캔 신호일 수 있다. 예를 들어, j번째 초기화 스캔 신호(GIj)는 스캔 드라이버(300)로부터 출력된 j번째 스캔 신호일 수 있고, j번째 보상 스캔 신호(GCj)는 스캔 드라이버(300)로부터 출력된 j+2번째 스캔 신호일 수 있으며, j번째 기입 스캔 신호(GWj)는 스캔 드라이버(300)로부터 출력된 j+4번째 스캔 신호일 수 있다.
이처럼, 하나의 스캔 드라이버로부터 출력된 스캔 신호들을 j번째 초기화 스캔 신호(GIj), j번째 보상 스캔 신호(GCj) 및 j번째 기입 스캔 신호(GWj)로써 이용함으로써, 스캔 드라이버의 개수가 증가하는 것을 방지할 수 있다. 이로써, 스캔 드라이버의 개수의 증가로 인해 표시 패널(DP)의 비표시 영역(NDA)의 폭이 증가하는 것을 방지할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다. 단, 도 7에 도시된 구성 요소 중 도 1에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DDa)에서 복수의 화소들(PXb)은 초기화 스캔 라인들(GIL1 내지 GILn), 보상 스캔 라인들(GCL1 내지 GCLn), 기입 스캔 라인들(GWL1 내지 GWLn), 블랙 스캔 라인들(GBL1 내지 GBLn), 발광 제어 라인들(EML1 내지 EMLn), 데이터 라인들(DL1 내지 DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PXb) 각각은 4개의 스캔 라인들 및 1개의 발광 제어 라인에 전기적으로 연결될 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 1 번째 행의 화소들은 제1 초기화 스캔 라인(GIL1), 제1 보상 스캔 라인(GCL1), 제1 기입 스캔 라인(GWL1), 제1 블랙 스캔 라인(GBL1) 및 제1 발광 제어 라인(EML1)에 연결될 수 있다. 또한 2 번째 행의 화소들은 제2 초기화 스캔 라인(GIL2), 제2 보상 스캔 라인(GCL2), 제2 기입 스캔 라인(GWL2), 제2 블랙 스캔 라인(GBL2) 및 제2 발광 제어 라인(EML2)에 연결될 수 있다. 그러나, 각 화소(PXb)에 연결된 스캔 라인들의 개수 및 발광 제어 라인들의 개수는 이에 한정되지 않으며, 가변될 수 있다.
본 발명의 일 예로, 제1 보상 스캔 라인(GCL1)은 제3 초기화 스캔 라인과 전기적으로 연결되고, 제1 기입 스캔 라인(GWL1)은 제3 보상 스캔 라인 및 제5 초기화 스캔 라인과 전기적으로 연결될 수 있다. 제1 블랙 스캔 라인(GBL1)은 제6 초기화 스캔 라인, 제4 보상 스캔 라인 및 제2 기입 스캔 라인(GWL2)과 전기적으로 연결될 수 있다. 스캔 드라이버(300)의 제1 출력단자를 통해 출력된 제1 스캔 신호는 제1 초기화 스캔 라인(GIL1)에 제1 초기화 스캔 신호로써 공급된다. 스캔 드라이버(300)의 제3 출력단자를 통해 출력된 제3 스캔 신호는 제1 보상 스캔 라인(GCL1) 및 제3 초기화 스캔 라인에 각각 제1 보상 스캔 신호 및 제3 초기화 스캔 신호로써 공급된다. 스캔 드라이버(300)의 제5 출력단자를 통해 출력된 제5 스캔 신호는 제1 기입 스캔 라인(GWL1), 제3 보상 스캔 라인 및 제5 초기화 스캔 라인에 각각 제1 기입 스캔 신호, 제3 보상 스캔 신호 및 제5 초기화 스캔 신호로써 공급된다. 스캔 드라이버(300)의 제6 출력단자를 통해 출력된 제6 스캔 신호는 제2 기입 스캔 라인(GWL2), 제4 보상 스캔 라인 및 제6 초기화 스캔 라인에 각각 제2 기입 스캔 신호, 제4 보상 스캔 신호 및 제6 초기화 스캔 신호로써 공급된다.
따라서, 각 화소(PXb)에 4개의 스캔 라인이 연결되지만, 4개의 스캔 라인은 하나의 스캔 드라이버(300)로부터 출력된 4개의 스캔 신호들을 초기화 스캔 신호, 보상 스캔 신호, 기입 스캔 신호 및 블랙 스캔 신호로써 수신할 수 있다.
복수의 화소들(PXb) 각각은 제7 트랜지스터(T7b)(도 8a 참조)를 제외하고 도 2에 도시된 화소 회로부(PXC)와 동일한 회로 구성을 가질 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 화소의 제3 구간 및 제4 구간 동안의 동작을 설명하기 위한 도면들이다.
도 8a 및 도 8b를 참조하면, 본 발명의 일 실시예에 따른 화소(PXbij)에서 j번째 블랙 스캔 신호(GBj)(제4 스캔 신호로 지칭될 수 있음)는 비발광 구간(Te) 중에 활성화된다. 여기서, j번째 블랙 스캔 신호(GBj)는 활성화 구간(즉, 블랙 구간(Tb) 또는 제4 활성화 구간으로 지칭됨)동안 로우 레벨을 갖고, 비활성화 구간동안 하이 레벨을 가질 수 있다.
j번째 블랙 스캔 신호(GBj)는 j번째 블랙 스캔 라인(GBLj)을 통해 제7 트랜지스터(T7b)로 공급되고, j번째 블랙 스캔 신호(GBj)가 활성화된 블랙 구간(Tb)에서 제7 트랜지스터(T7b)가 턴-온된다.
블랙 구간(Tb)동안, 제2 초기화 전압 라인(VIL2)으로 공급된 제2 초기화 전압(AINT)은 턴-온된 제7 트랜지스터(T7b)를 통해 발광 소자(ED)의 애노드로 인가될 수 있다. 그러면, 발광 소자(ED)의 애노드는 제2 초기화 전압(AINT)으로 초기화될 수 있다. 블랙 구간(Tb)동안 발광 소자(ED)의 애노드가 제2 초기화 전압(AINT)으로 초기화되면, 화소(PXbij)의 블랙 특성이 개선될 수 있다. 즉, 제1 트랜지스터(T1)로부터 누설된 전류에 의해 발광 소자(ED)가 발광하는 현상을 방지하여, 화소(PXbij)는 정확한 블랙 계조를 표시할 수 있다.
도 8b에 도시된 바와 같이, 초기화 구간(Ti), 보상 구간(Tc), 데이터 기입 구간(Tw) 및 블랙 구간(Tb)은 비발광 구간(Te) 내에 포함되며, 초기화 구간(Ti), 보상 구간(Tc) 및 데이터 기입 구간(Tw)은 서로 중첩하지 않는다. 또한, 데이터 기입 구간(Tw) 및 블랙 구간(Tb)은 부분적으로 중첩할 수 있다.
초기화 구간(Ti), 보상 구간(Tc), 데이터 기입 구간(Tw) 및 블랙 구간(Tb) 각각은 서로 동일한 폭(또는 지속 시간(duration))을 가질 수 있다. 본 발명의 일 예로, 초기화 구간(Ti), 보상 구간(Tc), 데이터 기입 구간(Tw) 및 블랙 구간(Tb) 각각은 2H 지속 시간을 가질 수 있다. 이 경우, 데이터 기입 구간(Tw) 및 블랙 구간(Tb)은 1H의 구간만큼 중첩할 수 있다.
비발광 구간(Te) 내에서 j번째 보상 스캔 신호(GCj), j번째 기입 스캔 신호(GWj) 및 j번째 블랙 스캔 신호(GBj)보다 j번째 초기화 스캔 신호(GIj)가 먼저 발생될 수 있다. 즉, 초기화 구간(Ti)이 보상 구간(Tc), 데이터 기입 구간(Tw) 및 블랙 구간(Tb)보다 선행할 수 있다. 초기화 구간(Ti)은 보상 구간(Tc)과 비중첩할 수 있다. j번째 초기화 스캔 신호(GIj)가 비활성화되어 초기화 구간(Ti)이 종료되면, j번째 보상 스캔 신호(GCj)가 활성화되어 보상 구간(Tc)이 개시될 수 있다.
비발광 구간(Te) 내에서 j번째 기입 스캔 신호(GWj) 및 j번째 블랙 스캔 신호(GBj)보다 j번째 보상 스캔 신호(GCj)가 먼저 발생될 수 있다. 즉, 보상 구간(Tc)이 데이터 기입 구간(Tw) 및 블랙 구간(Tb)보다 선행할 수 있다. 보상 구간(Tc)은 데이터 기입 구간(Tw) 및 블랙 구간(Tb)과 비중첩할 수 있다. j번째 보상 스캔 신호(GCj)가 비활성화되어 보상 구간(Tc)이 종료되면, j번째 기입 스캔 신호(GWj)가 활성화되어 데이터 기입 구간(Tw)이 개시될 수 있다. 데이터 기입 구간(Tw)은 제1 기입 구간(P1) 및 제2 기입 구간(P2)을 포함한다. 제1 기입 구간(P1)은 제1 데이터 라인(DL1)으로 공급된 이전 데이터 전압이 공급되는 구간이고, 제2 기입 구간(P2)은 현재 데이터 전압(Vdata)이 공급되는 구간이다. 제1 기입 구간(P1)은 프리챠징 구간으로 지칭될 수 있고, 제2 기입 구간(P2)은 실제 기입 구간으로 지칭될 수 있다.
비발광 구간(Te) 내에서 j번째 블랙 스캔 신호(GBj)보다 j번째 기입 스캔 신호(GWj)가 먼저 발생될 수 있다. 즉, 데이터 기입 구간(Tw)이 블랙 구간(Tb)보다 먼저 개시될 수 있다. 데이터 기입 구간(Tw) 및 블랙 구간(Tb)은 서로 부분적으로 중첩할 수 있다. j번째 기입 스캔 신호(GWj)가 비활성화되어 데이터 기입 구간(Tw)이 종료되기 이전에, j번째 블랙 스캔 신호(GBj)가 활성화되어 블랙 구간(Tb)이 개시될 수 있다. 본 발명의 일 예로, 제2 기입 구간(P2)이 블랙 구간(Tb)과 중첩할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 대안적으로, 데이터 기입 구간(Tw) 및 블랙 구간(Tb)은 서로 중첩하지 않을 수 있다. 즉, 데이터 기입 기간(Tw)이 종료되면, 블랙 구간(Tb)이 개시될 수 있다.
스캔 드라이버(300)(도 7 참조)로부터 출력된 스캔 신호들 각각은 2H의 활성화 구간을 가질 수 있고, 서로 인접한 스캔 신호들은 1H 구간만큼 서로 중첩될 수 있다.
본 발명의 일 예로, j번째 초기화 스캔 신호(GIj), j번째 보상 스캔 신호(GCj), j번째 기입 스캔 신호(GWj) 및 j번째 블랙 스캔 신호(GBj)는 도 7에 도시된 하나의 스캔 드라이버(300)로부터 출력된 스캔 신호일 수 있다. 예를 들어, j번째 초기화 스캔 신호(GIj)는 스캔 드라이버(300)로부터 출력된 j번째 스캔 신호일 수 있고, j번째 보상 스캔 신호(GCj)는 스캔 드라이버(300)로부터 출력된 j+2번째 스캔 신호일 수 있다. 또한, j번째 기입 스캔 신호(GWj)는 스캔 드라이버(300)로부터 출력된 j+4번째 스캔 신호일 수 있으며, j번째 블랙 스캔 신호(GBj)는 스캔 드라이버(300)로부터 출력된 j+5번째 스캔 신호일 수 있다.
이처럼, 하나의 스캔 드라이버(300)로부터 출력된 스캔 신호들을 j번째 초기화 스캔 신호(GIj), j번째 보상 스캔 신호(GCj), j번째 기입 스캔 신호(GWj) 및 j번째 블랙 스캔 신호(GBj)로써 이용함으로써, 스캔 드라이버(300)의 개수가 증가하는 것을 방지할 수 있다. 이로써, 스캔 드라이버(300)의 개수의 증가로 인해 표시 패널(DP)의 비표시 영역(NDA)의 폭이 증가하는 것을 방지할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DD, DDa: 표시 장치 DP: 표시 패널
PX: 화소 ED: 발광 소자
100: 구동 컨트롤러 200: 데이터 드라이버
300: 스캔 드라이버 350: 발광 드라이버
T1 내지 T7: 제1 내지 제7 트랜지스터
C1, C2: 제1 및 제2 커패시터
Tc: 초기화 구간 Tc: 보상 구간
Tw: 데이터 기입 구간 Tb: 블랙 구간
GIj: 제3 스캔 신호 GWj: 제1 스캔 신호
GCj: 제2 스캔 신호 N1: 제1 노드
N2: 제2 노드 VL1: 제1 전압 라인

Claims (20)

  1. 화소를 포함하는 표시 패널; 및
    제1 내지 제3 스캔 신호를 상기 화소로 제공하는 스캔 드라이버를 포함하고,
    상기 화소는,
    발광 소자;
    제1 구동 전압을 수신하는 제1 전압 라인과 발광 소자 사이에 연결된 제1 트랜지스터;
    상기 제1 전원 라인과 제1 노드 사이에 연결된 제1 커패시터;
    상기 제1 노드와 제2 노드 사이에 연결된 제2 커패시터;
    데이터 라인과 제1 노드 사이에 연결되고, 상기 스캔 드라이버로부터 상기 제1 스캔 신호를 수신하는 제2 트랜지스터;
    상기 제2 노드와 상기 제1 트랜지스터의 사이에 연결되고, 상기 스캔 드라이버로부터 제2 스캔 신호를 수신하는 제3 트랜지스터; 및
    제1 초기화 전압을 수신하는 제1 초기화 전압 라인과 상기 제2 노드 사이에 연결되고, 상기 스캔 드라이버로부터 제3 스캔 신호를 수신하는 제4 트랜지스터를 포함하고,
    상기 제1 스캔 신호는 제1 활성화 구간을 포함하고, 상기 제2 스캔 신호는 제2 활성화 구간을 포함하며, 상기 제3 스캔 신호는 제3 활성화 구간을 포함하고,
    상기 제1 내지 제3 활성화 구간은 동일한 지속 시간을 갖는 표시 장치.
  2. 제1항에 있어서, 상기 제1 내지 제3 활성화 구간은 서로 중첩하지 않는 표시 장치.
  3. 제2항에 있어서, 상기 제3 활성화 구간은 상기 제2 활성화 구간보다 선행하고, 상기 제2 활성화 구간은 상기 제1 활성화 구간보다 선행하는 표시 장치.
  4. 제3항에 있어서, 상기 제1 활성화 구간은,
    상기 데이터 라인을 통해 이전 데이터 전압을 수신하는 제1 기입 구간 및 상기 데이터 라인을 통해 현재 데이터 전압을 수신하는 제2 기입 구간을 포함하는 표시 장치.
  5. 제1항에 있어서, 상기 화소는,
    기준 전압을 수신하는 기준 전압 라인 및 상기 제1 노드 사이에 연결되고, 상기 제2 스캔 신호를 수신하는 제5 트랜지스터를 더 포함하는 표시 장치.
  6. 제1항에 있어서, 발광 제어 신호를 상기 화소로 제공하는 발광 드라이버를 더 포함하고,
    상기 화소는,
    상기 제1 트랜지스터와 상기 발광 소자 사이에 연결되고, 상기 발광 드라이버로부터 상기 발광 제어 신호를 수신하는 제6 트랜지스터를 더 포함하는 표시 장치.
  7. 제6항에 있어서, 상기 발광 제어 신호는 발광 구간 및 비발광 구간을 포함하고,
    상기 제1 내지 제3 활성화 구간은 상기 비발광 구간과 중첩하는 표시 장치.
  8. 제1항에 있어서, 상기 화소는,
    제2 초기화 전압을 수신하는 제2 초기화 전압 라인과 상기 발광 소자 사이에 연결되고, 상기 스캔 드라이버로부터 상기 제1 스캔 신호를 수신하는 제7 트랜지스터를 더 포함하는 표시 장치.
  9. 제8항에 있어서, 상기 제1 내지 제3 활성화 구간은 서로 중첩하지 않는 표시 장치.
  10. 제9항에 있어서, 상기 제3 활성화 구간은 상기 제2 활성화 구간보다 선행하고, 상기 제2 활성화 구간은 상기 제1 활성화 구간보다 선행하는 표시 장치.
  11. 제8항에 있어서, 상기 제1 초기화 전압은 상기 제2 초기화 전압과 다른 전압 레벨을 갖는 표시 장치.
  12. 제1항에 있어서, 상기 화소는,
    제2 초기화 전압을 수신하는 제2 초기화 전압 라인과 상기 발광 소자 사이에 연결되고, 상기 스캔 드라이버로부터 상기 제3 스캔 신호를 수신하는 제7 트랜지스터를 더 포함하는 표시 장치.
  13. 제12항에 있어서, 상기 제1 내지 제3 활성화 구간은 서로 중첩하지 않는 표시 장치.
  14. 제13항에 있어서, 상기 제3 활성화 구간은 상기 제2 활성화 구간보다 선행하고, 상기 제2 활성화 구간은 상기 제1 활성화 구간보다 선행하는 표시 장치.
  15. 제12항에 있어서, 상기 제1 초기화 전압은 상기 제2 초기화 전압과 다른 전압 레벨을 갖는 표시 장치.
  16. 제1항에 있어서, 상기 스캔 드라이버는 제4 스캔 신호를 더 출력하고,
    상기 화소는,
    제2 초기화 전압을 수신하는 제2 초기화 전압 라인과 상기 발광 소자 사이에 연결되고, 상기 스캔 드라이버로부터 상기 제4 스캔 신호를 수신하는 제7 트랜지스터를 더 포함하는 표시 장치.
  17. 제16항에 있어서, 상기 제4 스캔 신호를 제4 활성화 구간을 갖고,
    상기 제4 활성화 구간은 상기 제1 내지 제3 활성화 구간과 동일한 지속 시간을 갖는 표시 장치.
  18. 제17항에 있어서, 상기 제1 활성화 구간은,
    상기 데이터 라인을 통해 이전 데이터 전압을 수신하는 제1 기입 구간 및 상기 데이터 라인을 통해 현재 데이터 전압을 수신하는 제2 기입 구간을 포함하고,
    상기 제4 활성화 구간은 상기 제2 기입 구간과 중첩하는 표시 장치.
  19. 제18항에 있어서, 상기 제3 활성화 구간은 제4 활성화 구간보다 선행하는 표시 장치.
  20. 제17항에 있어서, 상기 제1 내지 제3 활성화 구간은 서로 중첩하지 않고,
    상기 제3 활성화 구간은 상기 제2 활성화 구간보다 선행하고, 상기 제2 활성화 구간은 상기 제1 활성화 구간보다 선행하는 표시 장치.
KR1020220081820A 2022-07-04 2022-07-04 표시 장치 KR20240005266A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220081820A KR20240005266A (ko) 2022-07-04 2022-07-04 표시 장치
US18/138,123 US11955083B2 (en) 2022-07-04 2023-04-24 Display device
CN202310814207.1A CN117351871A (zh) 2022-07-04 2023-07-04 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220081820A KR20240005266A (ko) 2022-07-04 2022-07-04 표시 장치

Publications (1)

Publication Number Publication Date
KR20240005266A true KR20240005266A (ko) 2024-01-12

Family

ID=89354613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220081820A KR20240005266A (ko) 2022-07-04 2022-07-04 표시 장치

Country Status (3)

Country Link
US (1) US11955083B2 (ko)
KR (1) KR20240005266A (ko)
CN (1) CN117351871A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101547565B1 (ko) 2008-10-08 2015-09-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR101058116B1 (ko) * 2009-12-08 2011-08-24 삼성모바일디스플레이주식회사 화소 회로 및 유기 전계 발광 표시 장치
KR102244816B1 (ko) * 2014-08-25 2021-04-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치용 기판
KR20210086295A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20240005867A1 (en) 2024-01-04
CN117351871A (zh) 2024-01-05
US11955083B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
KR102668850B1 (ko) 표시장치 및 표시장치의 구동 방법
US10540928B2 (en) Electroluminescent display device
KR102639309B1 (ko) 표시 장치
US20100053144A1 (en) Image display device
KR101678333B1 (ko) 화소회로, 디스플레이 장치 및 그 구동방법
KR20200064560A (ko) 서브화소 구동 회로 및 이를 포함한 전계발광 표시장치
CN113077751B (zh) 像素驱动电路及其驱动方法、显示面板
KR20210095278A (ko) 표시 장치 및 그 구동 방법
CN115602112A (zh) 像素和显示装置
US11610541B1 (en) Pixel of display device
KR20210085540A (ko) 화소회로, 발광표시장치 및 그의 구동방법
KR20090073688A (ko) 발광 표시 장치 및 그 구동 방법
KR20240033711A (ko) 화소 및 표시 장치
KR20240005266A (ko) 표시 장치
KR20220075737A (ko) 전계발광 표시장치
KR102439226B1 (ko) 전계발광 표시장치
US20230005418A1 (en) Display device
KR102676775B1 (ko) 표시 장치
KR20190064265A (ko) 전계발광 표시장치
US20220335888A1 (en) Display device
KR20230011547A (ko) 화소 및 표시 장치
KR20230162837A (ko) 스캔 드라이버 및 이를 포함하는 표시장치
KR20230165953A (ko) 표시 장치
KR20220048355A (ko) 표시 장치
KR20220075735A (ko) 전계발광 표시장치