KR20230044091A

KR20230044091A - 픽셀 회로 및 이를 포함하는 표시 장치

Info

Publication number: KR20230044091A
Application number: KR1020210126729A
Authority: KR
Inventors: 박준현; 김형석; 강장미; 정민재; 전무경
Original assignee: 삼성디스플레이 주식회사
Priority date: 2021-09-24
Filing date: 2021-09-24
Publication date: 2023-04-03
Also published as: US20240013712A1; CN115909935A; US11804171B2; US20230099387A1; CN218886802U

Abstract

픽셀 회로는 발광 소자, 구동 스위칭 소자, 스토리지 캐패시터, 데이터 전압 인가 스위칭 소자 및 제1 리키지 보상 스위칭 소자를 포함한다. 상기 구동 스위칭 소자는 상기 발광 소자에 구동 전류를 인가한다. 상기 스토리지 캐패시터는 상기 구동 스위칭 소자의 제어 전극에 연결된다. 상기 데이터 전압 인가 스위칭 소자는 상기 스토리지 캐패시터에 데이터 전압을 인가한다. 상기 제1 리키지 보상 스위칭 소자는 상기 스토리지 캐패시터 및 상기 데이터 전압 인가 스위칭 소자 사이에 배치된다.

Description

픽셀 회로 및 이를 포함하는 표시 장치 {PIXEL CIRCUIT AND DISPLAY APPARATUS HAVING THE SAME}

본 발명은 픽셀 회로 및 표시 장치에 관한 것으로, 전류의 리키지를 감소시켜 표시 품질을 향상시키는 픽셀 회로 및 표시 장치에 관한 것이다.

일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 복수의 에미션 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부, 상기 에미션 라인들에 에미션 신호를 제공하는 에미션 구동부 및 상기 게이트 구동부, 상기 데이터 구동부 및 상기 에미션 구동부를 제어하는 구동 제어부를 포함한다.

저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서는 픽셀 회로 내에서의 전류의 리키지로 인해 구동 주파수에 따른 휘도 차가 발생하여 플리커가 발생하거나, 상기 구동 주파수의 변화가 사용자에게 시인되는 문제가 발생할 수 있다.

본 발명의 목적은 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 전류의 리키지를 감소시켜 표시 품질을 향상시키는 픽셀 회로를 제공하는 것이다.

본 발명의 목적은 상기 픽셀 회로를 포함하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 픽셀 회로는 발광 소자, 구동 스위칭 소자, 스토리지 캐패시터, 데이터 전압 인가 스위칭 소자 및 제1 리키지 보상 스위칭 소자를 포함한다. 상기 구동 스위칭 소자는 상기 발광 소자에 구동 전류를 인가한다. 상기 스토리지 캐패시터는 상기 구동 스위칭 소자의 제어 전극에 연결된다. 상기 데이터 전압 인가 스위칭 소자는 상기 스토리지 캐패시터에 데이터 전압을 인가한다. 상기 제1 리키지 보상 스위칭 소자는 상기 스토리지 캐패시터 및 상기 데이터 전압 인가 스위칭 소자 사이에 배치된다.

본 발명의 일 실시예에 있어서, 상기 구동 스위칭 소자 및 상기 데이터 전압 인가 스위칭 소자는 P 타입 트랜지스터일 수 있다. 상기 제1 리키지 보상 스위칭 소자는 N 타입 트랜지스터일 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀 회로는 상기 구동 스위칭 소자의 상기 제어 전극에 연결되는 입력 전극 및 상기 제1 리키지 보상 스위칭 소자의 제어 전극에 연결되는 제어 전극을 포함하는 제2 리키지 보상 스위칭 소자를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 구동 스위칭 소자 및 상기 데이터 전압 인가 스위칭 소자는 P 타입 트랜지스터일 수 있다. 상기 제1 리키지 보상 스위칭 소자 및 상기 제2 리키지 보상 스위칭 소자는 N 타입 트랜지스터일 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀 회로는 상기 제2 리키지 보상 스위칭 소자의 출력 전극에 연결되며, 상기 제2 리키지 보상 스위칭 소자의 출력 전극에 초기화 전압을 인가하는 데이터 초기화 스위칭 소자를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀 회로는 상기 데이터 초기화 스위칭 소자의 출력 전극 및 상기 구동 스위칭 소자의 출력 전극 사이에 배치되는 문턱 전압 보상 스위칭 소자를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀 회로는 상기 발광 소자의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 N번째 데이터 초기화 게이트 신호고, 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 N+K번째 데이터 초기화 게이트 신호일 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 데이터 초기화 게이트 신호이고, 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 상기 게이트 초기화 신호와 상이한 발광 소자 초기화 게이트 신호일 수 있다.

본 발명의 일 실시예에 있어서, 상기 발광 소자 초기화 스위칭 소자의 입력 전극에 인가되는 발광 소자 초기화 전압은 상기 데이터 초기화 스위칭 소자의 입력 전극에 인가되는 초기화 전압과 동일할 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀 회로는 상기 제1 리키지 보상 스위칭 소자의 입력 전극에 연결되는 기준 전압 인가 스위칭 소자를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 구동 스위칭 소자 및 상기 데이터 전압 인가 스위칭 소자는 P 타입 트랜지스터일 수 있다. 상기 제1 리키지 보상 스위칭 소자 및 상기 기준 전압 인가 스위칭 소자는 N 타입 트랜지스터일 수 있다.

본 발명의 일 실시예에 있어서, 상기 기준 전압 인가 스위칭 소자의 입력 전극에 인가되는 전압은 상기 구동 스위칭 소자의 입력 전극에 인가되는 전압과 동일할 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀 회로는 상기 구동 스위칭 소자의 상기 제어 전극에 연결되는 제1 전극 및 바이어스 신호가 인가되는 제2 전극을 포함하는 바이어스 캐패시터를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 바이어스 신호의 로우 레벨은 상기 데이터 전압 인가 스위칭 소자의 제어 전극에 인가되는 제어 신호의 로우 레벨보다 클 수 있다.

본 발명의 일 실시예에 있어서, 하나의 프레임 내에서 상기 바이어스 신호의 펄스는 복수 개일 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 리키지 보상 스위칭 소자의 입력 전극에 연결되는 기준 전압 인가 스위칭 소자를 더 포함하고, 상기 바이어스 신호는 상기 기준 전압 인가 스위칭 소자의 제어 전극에 인가되는 제어 신호와 동일할 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀 회로는 바이어스 전압이 인가되는 입력 전극 및 상기 구동 스위칭 소자의 입력 전극에 연결되는 제1 바이어스 스위칭 소자 및 제1 전원 전압이 인가되는 입력 전극 및 상기 구동 스위칭 소자의 입력 전극에 연결되는 제2 바이어스 스위칭 소자를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀 회로는 상기 구동 스위칭 소자의 상기 제어 전극에 연결되며, 상기 구동 스위칭 소자의 상기 제어 전극에 초기화 전압을 인가하는 데이터 초기화 스위칭 소자를 더 포함할 수 있다. 상기 구동 스위칭 소자는 P 타입 트랜지스터일 수 있다. 상기 데이터 초기화 스위칭 소자는 N 타입 트랜지스터일 수 있다.

본 발명의 일 실시예에 있어서, 상기 픽셀 회로는 상기 데이터 초기화 스위칭 소자의 출력 전극 및 상기 구동 스위칭 소자의 출력 전극 사이에 배치되는 문턱 전압 보상 스위칭 소자를 더 포함할 수 있다. 상기 문턱 전압 보상 스위칭 소자는 N 타입 트랜지스터일 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부 및 에미션 구동부를 포함한다. 상기 표시 패널은 픽셀을 포함한다. 상기 게이트 구동부는 상기 픽셀에 게이트 신호를 제공한다. 상기 데이터 구동부는 상기 픽셀에 데이터 전압을 제공한다. 상기 에미션 구동부는 상기 픽셀에 에미션 신호를 제공한다. 상기 픽셀은 발광 소자, 상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자, 상기 구동 스위칭 소자의 제어 전극에 연결되는 스토리지 캐패시터, 상기 스토리지 캐패시터에 상기 데이터 전압을 인가하는 데이터 전압 인가 스위칭 소자 및 상기 스토리지 캐패시터 및 상기 데이터 전압 인가 스위칭 소자 사이에 배치되는 제1 리키지 보상 스위칭 소자를 포함한다.

이와 같은 픽셀 회로 및 이를 포함하는 표시 장치에 따르면, 상기 픽셀 회로는 상기 스토리지 캐패시터에 연결되는 리키지 보상 스위칭 소자를 포함하므로, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 전류의 리키지를 감소시킬 수 있다.

따라서, 전류의 리키지로 인해 구동 주파수에 따른 휘도 차가 발생하여 플리커가 발생하거나, 상기 구동 주파수의 변화가 사용자에게 시인되는 문제를 방지할 수 있다. 결과적으로, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치의 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 구동 주파수를 나타내는 개념도이다.
도 3은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 4는 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 5는 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 6은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 7은 발광 주파수가 480Hz일 때, 도 6의 픽셀의 구동 신호를 나타내는 타이밍도이다.
도 8은 발광 주파수가 240Hz일 때, 도 6의 픽셀의 구동 신호를 나타내는 타이밍도이다.
도 9는 데이터 라이팅 구간에서 도 6의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 10은 셀프 스캔 구간에서 도 6의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 11은 데이터 라이팅 구간에서 도 6의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 12는 셀프 스캔 구간에서 도 6의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 13은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 14는 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 15는 데이터 라이팅 구간에서 도 14의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 16은 셀프 스캔 구간에서 도 14의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.
도 17은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 18은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GWL, GIL, GC1L, GC2L), 복수의 데이터 라인들(DL), 복수의 에미션 라인들(EML) 및 상기 게이트 라인들(GWL, GIL, GC1L, GC2L), 상기 데이터 라인들(DL) 및 상기 에미션 라인들(EML) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GWL, GIL, GC1L, GC2L)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되며, 상기 에미션 라인들(EML)은 상기 제1 방향(D1)으로 연장된다.

상기 구동 제어부(200)는 외부의 장치로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4) 및 데이터 신호(DATA)를 생성한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 에미션 구동부(600)의 동작을 제어하기 위한 상기 제4 제어 신호(CONT4)를 생성하여 상기 에미션 구동부(600)에 출력한다.

상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GWL, GIL, GC1L, GC2L)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GWL, GIL, GC1L, GC2L)에 출력할 수 있다.

상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 에미션 구동부(600)는 상기 구동 제어부(200)로부터 입력 받은 상기 제4 제어 신호(CONT4)에 응답하여 상기 에미션 라인들(EML)을 구동하기 위한 에미션 신호들을 생성한다. 상기 에미션 구동부(600)는 상기 에미션 신호들을 상기 에미션 라인들(EML)에 출력할 수 있다.

도 1에서는 설명의 편의 상, 상기 게이트 구동부(300)가 상기 표시 패널(100)의 제1 측에 배치되고 상기 에미션 구동부(600)가 상기 표시 패널(100)의 제2 측에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 모두 상기 표시 패널(100)의 제1 측에 배치될 수 있다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 일체로 형성될 수도 있다.

도 2는 도 1의 표시 패널(100)의 구동 주파수를 나타내는 개념도이다.

도 1 및 도 2를 참조하면, 상기 표시 패널(100)은 가변 주파수로 구동될 수 있다. 제1 주파수를 갖는 제1 프레임(FR1)은 제1 액티브 구간(AC1) 및 제1 블랭크 구간(BL1)을 포함할 수 있다. 상기 제1 주파수와 다른 제2 주파수를 갖는 제2 프레임(FR2)은 제2 액티브 구간(AC2) 및 제2 블랭크 구간(BL2)을 포함할 수 있다. 상기 제1 주파수 및 상기 제2 주파수와 다른 제3 주파수를 갖는 제3 프레임(FR3)은 제3 액티브 구간(AC3) 및 제3 블랭크 구간(BL3)을 포함할 수 있다.

상기 제1 액티브 구간(AC1)은 상기 제2 액티브 구간(AC2)과 동일한 길이를 갖고, 상기 제1 블랭크 구간(BL1)은 상기 제2 액티브 구간(BL2)과 상이한 길이를 가질 수 있다.

상기 제2 액티브 구간(AC2)은 상기 제3 액티브 구간(AC3)과 동일한 길이를 갖고, 상기 제2 블랭크 구간(BL2)은 상기 제3 액티브 구간(BL3)과 상이한 길이를 가질 수 있다.

가변 주파수를 지원하는 표시 장치는 픽셀에 데이터 전압이 라이팅되는 데이터 라이팅 구간과 픽셀에 데이터 전압이 라이팅되지 않으며 발광만을 수행하는 셀프 스캔 구간을 포함할 수 있다. 상기 데이터 라이팅 구간은 상기 액티브 구간(AC1, AC2, AC3) 내에 배치될 수 있다. 상기 셀프 스캔 구간은 상기 블랭크 구간(BL1, BL2, BL3) 내에 배치될 수 있다.

도 3은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.

도 1 내지 도 3을 참조하면, 상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(T1), 상기 구동 스위칭 소자(T1)의 제어 전극에 연결되는 스토리지 캐패시터(CST), 상기 스토리지 캐패시터(CST)에 상기 데이터 전압(VDATA)을 인가하는 데이터 전압 인가 스위칭 소자(T2) 및 상기 스토리지 캐패시터(CST) 및 상기 데이터 전압 인가 스위칭 소자(T2) 사이에 배치되는 제1 리키지 보상 스위칭 소자(T8)를 포함한다.

예를 들어, 상기 구동 스위칭 소자(T1) 및 상기 데이터 전압 인가 스위칭 소자(T2)는 P 타입 트랜지스터일 수 있다. 상기 제1 리키지 보상 스위칭 소자(T8)는 N 타입 트랜지스터일 수 있다. 예를 들어, 상기 구동 스위칭 소자(T1) 및 상기 데이터 전압 인가 스위칭 소자(T2)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다. 상기 제1 리키지 보상 스위칭 소자(T8)는 산화물(oxide) 박막 트랜지스터일 수 있다.

상기 제1 리키지 보상 스위칭 소자(T8)는 N 타입 트랜지스터로 형성되어, 저주파 구동 시에 상기 스토리지 캐패시터(CST)의 제1 전극에서 전류 리키지가 감소할 수 있다. 따라서, 저주파 구동 시에 상기 스토리지 캐패시터(CST)에 충전된 상기 데이터 전압(VDATA)의 레벨이 전류 리키지에 의해 감소되는 것을 방지할 수 있다.

상기 픽셀은 상기 구동 스위칭 소자(T1)의 상기 제어 전극에 연결되는 입력 전극 및 상기 제1 리키지 보상 스위칭 소자(T8)의 제어 전극에 연결되는 제어 전극을 포함하는 제2 리키지 보상 스위칭 소자(T9)를 더 포함할 수 있다.

예를 들어, 상기 제2 리키지 보상 스위칭 소자(T9)는 N 타입 트랜지스터일 수 있다. 예를 들어, 상기 제2 리키지 보상 스위칭 소자(T9)는 산화물(oxide) 박막 트랜지스터일 수 있다.

상기 제2 리키지 보상 스위칭 소자(T9)는 N 타입 트랜지스터로 형성되어, 저주파 구동 시에 상기 스토리지 캐패시터(CST)의 제2 전극에서 전류 리키지가 감소할 수 있다. 따라서, 저주파 구동 시에 상기 스토리지 캐패시터(CST)에 충전된 상기 데이터 전압(VDATA)의 레벨이 전류 리키지에 의해 감소되는 것을 방지할 수 있다.

상기 픽셀은 상기 제2 리키지 보상 스위칭 소자(T9)의 출력 전극에 연결되며, 상기 제2 리키지 보상 스위칭 소자(T9)의 출력 전극에 초기화 전압(VINT)을 인가하는 데이터 초기화 스위칭 소자(T4)를 더 포함할 수 있다.

상기 픽셀은 상기 데이터 초기화 스위칭 소자(T4)의 출력 전극 및 상기 구동 스위칭 소자(T1)의 출력 전극 사이에 배치되는 문턱 전압 보상 스위칭 소자(T3)를 더 포함할 수 있다.

상기 픽셀은 상기 발광 소자(EE)의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자(T7)를 더 포함할 수 있다.

본 실시예에서, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호는 N번째 데이터 초기화 게이트 신호(GI)이고, 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호는 N+K번째 데이터 초기화 게이트 신호(GI(N+K))일 수 있다. 여기서, N은 자연수이고, K는 자연수이다. 예를 들어, K는 1일 수 있다. 상기 발광 소자 초기화 스위칭 소자(T7)와 상기 데이터 초기화 스위칭 소자(T4)는 동일한 게이트 구동 회로에서 생성되는 타이밍이 다른 신호를 공유하므로, 상기 게이트 구동 회로 및 게이트 신호 배선으로 인한 해상도 증가를 방지할 수 있다.

본 실시예에서, 상기 발광 소자 초기화 스위칭 소자(T7)의 입력 전극에 인가되는 발광 소자 초기화 전압(VAINT)은 상기 데이터 초기화 스위칭 소자(T4)의 입력 전극에 인가되는 초기화 전압(VINT)과 상이할 수 있다. 상기 발광 소자(EE)의 상기 애노드 전극을 초기화하기 위한 전압(VAINT)과 상기 구동 스위칭 소자(T1)의 제어 전극을 초기화하기 위한 전압(VINT)의 레벨을 다르게 설정하여, 상기 발광 소자(EE)의 상기 애노드 전극의 초기화 및 상기 구동 스위칭 소자(T1)의 초기화의 정확도를 높일 수 있다.

상기 픽셀은 상기 제1 리키지 보상 스위칭 소자(T8)의 입력 전극에 연결되는 기준 전압 인가 스위칭 소자(T5)를 더 포함할 수 있다. 본 실시예에서, 상기 기준 전압 인가 스위칭 소자(T5)는 P 타입 트랜지스터일 수 있다. 본 실시예에서, 상기 기준 전압 인가 스위칭 소자(T5)의 입력 전극에 인가되는 전압은 기준 전압(VREF)일 수 있다.

상기 픽셀은 상기 구동 스위칭 소자(T1) 및 상기 발광 소자(EE) 사이에 배치되며 상기 에미션 신호(EM)에 응답하여, 상기 구동 스위칭 소자(T1) 및 상기 발광 소자(EE)를 연결하는 에미션 스위칭 소자(T6)를 더 포함할 수 있다.

상기 픽셀은 제1 전원 전압이 인가되는 제1 전극 및 상기 스토리지 캐패시터(T1)의 제1 전극에 연결되는 제2 전극을 포함하는 홀드 캐패시터(CHOLD)를 더 포함할 수 있다.

상기 픽셀에 대해 구체적으로 설명하면, 상기 픽셀은 제1 노드(N1)에 연결되는 제어 전극, 상기 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 제2 노드(N2)에 연결되는 출력 전극을 포함하는 제1 트랜지스터(T1), 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 제4 노드(N4)에 연결되는 출력 전극을 포함하는 제2 트랜지스터(T2), 제1 보상 게이트 신호(GC1)가 인가되는 제어 전극, 제3 노드(N3)에 연결되는 입력 전극 및 상기 제2 노드(N3)에 연결되는 출력 전극을 포함하는 제3 트랜지스터(T3), 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 상기 초기화 전압(VINT)이 인가되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제4 트랜지스터(T4), 상기 제1 보상 게이트 신호(GC1)가 인가되는 제어 전극, 상기 기준 전압(VREF)이 인가되는 입력 전극 및 상기 제4 노드(N4)에 연결되는 출력 전극을 포함하는 제5 트랜지스터(T5), 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제2 노드(N2)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제6 트랜지스터(T6), 다음 단의 초기화 게이트 신호(GI(N+1))가 인가되는 제어 전극, 상기 발광 소자 초기화 전압(VAINT)이 인가되는 입력 전극 및 상기 발광 소자(EE)의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 트랜지스터(T7) 및 제2 보상 게이트 신호(GC2)가 인가되는 제어 전극, 상기 제4 노드(N4)에 연결되는 입력 전극 및 상기 제5 노드(N5)에 연결되는 출력 전극을 포함하는 제8 트랜지스터(T8) 및 상기 제2 보상 게이트 신호(GC2)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 상기 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제8 트랜지스터(T8)를 포함할 수 있다.

도 3에서, GI(N+1)는 다음 단의 초기화 게이트 신호를 의미하며, GI는 현재 단의 초기화 게이트 신호를 의미한다. 즉, GI는 GI(N)과 동일할 수 있다. 다른 게이트 신호들(GW, GC1, GC2)의 경우에도 현재 단의 게이트 신호들을 의미할 수 있다. 또한, 에미션 신호(EM)의 경우에도 현재 단의 에미션 신호를 의미할 수 있다.

상기 픽셀은 상기 제5 노드(N5)에 연결되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함하는 상기 스토리지 캐패시터(CST), 상기 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제5 노드(N5)에 연결되는 제2 전극을 포함하는 상기 홀드 캐패시터(CHOLD) 및 상기 제6 트랜지스터(T6)의 상기 출력 전극에 연결되는 상기 애노드 전극 및 제2 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함하는 상기 발광 소자(EE)를 포함할 수 있다.

도 4는 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.

본 실시예에 따른 픽셀은 제5 트랜지스터(T5)의 입력 전극에 인가되는 전압을 제외하면, 도 3의 픽셀과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1 내지 도 4를 참조하면, 상기 기준 전압 인가 스위칭 소자(T5)의 입력 전극에 인가되는 전압(ELVDD)은 상기 구동 스위칭 소자(T1)의 입력 전극에 인가되는 전압(ELVDD)과 동일할 수 있다. 즉, 상기 기준 전압 인가 스위칭 소자(T5)의 상기 입력 전극에는 상기 제1 전원 전압(ELVDD)이 인가될 수 있다. 이 경우, 도 3의 상기 기준 전압(VREF)을 인가하는 배선을 생략할 수 있으므로, 상기 기준 전압(VREF)의 배선으로 인한 해상도 증가를 방지할 수 있다.

도 5는 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.

본 실시예에 따른 픽셀은 제7 트랜지스터(T7)의 입력 전극에 인가되는 전압을 제외하면, 도 3의 픽셀과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1 내지 도 3 및 도 5를 참조하면, 상기 발광 소자 초기화 스위칭 소자(T7)의 입력 전극에 인가되는 발광 소자 초기화 전압은 상기 데이터 초기화 스위칭 소자(T4)의 입력 전극에 인가되는 초기화 전압(VINT)과 동일할 수 있다. 이 경우, 도 3의 상기 발광 소자 초기화 전압(VAINT)을 인가하는 배선을 생략할 수 있으므로, 상기 발광 소자 초기화 전압(VAINT)의 배선으로 인한 해상도 증가를 방지할 수 있다.

상기 기준 전압 인가 스위칭 소자(T5)의 입력 전극에 인가되는 기준 전압(VREF)을 상기 제1 전원 전압(ELVDD)으로 대체하는 도 4의 실시예는 본 실시예에도 적용될 수 있다.

도 6은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다. 도 7은 발광 주파수가 480Hz일 때, 도 6의 픽셀의 구동 신호를 나타내는 타이밍도이다. 도 8은 발광 주파수가 240Hz일 때, 도 6의 픽셀의 구동 신호를 나타내는 타이밍도이다.

본 실시예에 따른 픽셀은 제1 트랜지스터(T1)의 제어 전극에 연결되는 바이어스 캐패시터를 더 포함하는 것을 제외하면, 도 3의 픽셀과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1 내지 도 3 및 도 6 내지 도 8을 참조하면, 상기 픽셀은 상기 구동 스위칭 소자(T1)의 상기 제어 전극에 연결되는 제1 전극 및 바이어스 신호(GB)가 인가되는 제2 전극을 포함하는 바이어스 캐패시터(CB)를 더 포함할 수 있다.

가변 주파수를 지원하는 표시 장치에서는 상기 픽셀의 구동 트랜지스터(T1)의 제어 전극 또는 입력 전극에 바이어스 동작이 수행될 수 있다. 본 실시예에서는 상기 바이어스 캐패시터(CG)를 이용하여 상기 구동 트랜지스터(T1)의 제어 전극에 주기적으로 바이어스 동작을 수행할 수 있다.

상기 기준 전압 인가 스위칭 소자(T5)의 입력 전극에 인가되는 기준 전압(VREF)을 상기 제1 전원 전압(ELVDD)으로 대체하는 도 4의 실시예는 본 실시예에도 적용될 수 있다. 상기 발광 소자 초기화 스위칭 소자(T7)의 입력 전극에 인가되는 발광 소자 초기화 전압(VAINT)을 상기 초기화 전압(VINT)으로 대체하는 도 5의 실시예는 본 실시예에도 적용될 수 있다.

도 7을 보면, 상기 표시 패널(100)은 가변 주파수로 구동 될 수 있고, 예를 들어, 최대 240Hz로 구동될 수 있다. 상기 표시 패널(100)이 240Hz로 구동될 때, 제1 구간(P1), 제3 구간(P3), 제5 구간(P5) 및 제7 구간(P7)에서 상기 데이터 기입 게이트 신호(GW)가 액티브 펄스를 가지며, 데이터 라이팅 동작이 수행될 수 있다. 상기 표시 패널(100)이 120Hz로 구동될 때, 제1 구간(P1) 및 제5 구간(P5)에서 상기 데이터 기입 게이트 신호(GW)가 액티브 펄스를 가지며, 데이터 라이팅 동작이 수행될 수 있다.

상기 표시 패널이 240Hz로 구동될 때, 상기 발광 소자(EE)의 발광 동작(EM)은 480Hz로 수행될 수 있고, 상기 발광 소자(EE)의 초기화 동작(GI)도 480Hz로 수행될 수 있으며, 상기 구동 스위칭 소자(T1)의 바이어스 동작(GB)도 480Hz로 수행될 수 있다.

이와 같이, 상기 표시 패널(100)이 240Hz로 구동되고, 상기 발광 동작이 480Hz로 구동될 때, 상기 표시 패널(100)은 2 cycle로 동작한다고 할 수 있다.

상기 표시 패널이 120Hz로 구동될 때, 상기 발광 소자(EE)의 발광 동작(EM)은 480Hz로 수행될 수 있고, 상기 발광 소자(EE)의 초기화 동작(GI)도 480Hz로 수행될 수 있으며, 상기 구동 스위칭 소자(T1)의 바이어스 동작(GB)도 480Hz로 수행될 수 있다.

이와 같이, 상기 표시 패널(100)이 120Hz로 구동되고, 상기 발광 동작이 480Hz로 구동될 때, 상기 표시 패널(100)은 4 cycle로 동작한다고 할 수 있다.

가변 주파수를 지원하는 표시 장치는 픽셀에 데이터 전압이 라이팅되는 데이터 라이팅 구간과 픽셀에 데이터 전압이 라이팅되지 않으며 발광만을 수행하는 셀프 스캔 구간을 포함할 수 있다. 상기 셀프 스캔 구간에서는 데이터 전압이 라이팅되지 않으나, 상기 발광 소자(EE)의 발광 동작(EM), 상기 발광 소자(EE)의 초기화 동작(GI) 및 상기 구동 스위칭 소자(T1)의 바이어스 동작(GB)은 수행된다. 도 7의 제1 구간(P1)은 데이터 라이팅 구간의 예시이며, 제2 구간(P2)은 셀프 스캔 구간의 예시이다.

도 8을 보면, 상기 표시 패널(100)은 가변 주파수로 구동 될 수 있고, 예를 들어, 최대 120Hz로 구동될 수 있다. 상기 표시 패널(100)이 120Hz로 구동될 때, 제1 구간(P1) 및 제3 구간(P3)에서 상기 데이터 기입 게이트 신호(GW)가 액티브 펄스를 가지며, 데이터 라이팅 동작이 수행될 수 있다. 상기 표시 패널(100)이 80Hz로 구동될 때, 제1 구간(P1) 및 제4 구간(P4)에서 상기 데이터 기입 게이트 신호(GW)가 액티브 펄스를 가지며, 데이터 라이팅 동작이 수행될 수 있다.

도 9는 데이터 라이팅 구간에서 도 6의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다. 도 10은 셀프 스캔 구간에서 도 6의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.

도 9를 보면, 상기 에미션 신호(EM)가 하이 레벨을 갖는 구간에서 상기 제6 트랜지스터(T6)가 턴 오프되므로, 상기 발광 소자(EE)는 발광하지 않는다. 반면, 상기 에미션 신호(EM)가 로우 레벨로 변하면, 상기 제6 트랜지스터(T6)가 턴 온되어, 상기 발광 소자(EE)가 발광하게 된다.

상기 제2 보상 게이트 신호(GC2)는 상기 제8 트랜지스터(T8) 및 상기 제9 트랜지스터(T9)의 제어 전극에 인가된다. 상기 제2 보상 게이트 신호(GC2)가 하이 레벨일 때, 상기 제8 트랜지스터(T8) 및 상기 제9 트랜지스터(T9)는 턴 온된다.

상기 데이터 초기화 게이트 신호(GI)는 상기 제4 트랜지스터(T4)의 제어 전극에 인가된다. 상기 데이터 초기화 게이트 신호(GI)가 로우 레벨일 때, 상기 제4 트랜지스터(T4)가 턴 온되며, 상기 제4 트랜지스터(T4) 및 상기 제9 트랜지스터(T9)를 통해 상기 제1 트랜지스터(T1)의 상기 제어 전극에 상기 초기화 전압(VINT)이 인가될 수 있다.

상기 다음 단의 초기화 게이트 신호(GI(N+1))는 상기 제7 트랜지스터(T7)의 제어 전극에 인가된다. 상기 다음 단의 초기화 게이트 신호(GI(N+1))가 로우 레벨일 때, 상기 제7 트랜지스터(T7)가 턴 온되며, 상기 제7 트랜지스터(T7)를 통해 상기 발광 소자(EE)의 상기 애노드 전극에 상기 발광 소자 초기화 전압(VAINT)이 인가될 수 있다.

상기 제1 보상 게이트 신호(GC1)는 상기 제3 트랜지스터(T3)의 제어 전극 및 제4 트랜지스터(T4)의 제어 전극에 인가된다. 상기 제1 보상 게이트 신호(GC1)가 로우 레벨일 때, 상기 제3 트랜지스터(T3)가 턴 온되며, 상기 제3 트랜지스터(T3) 및 상기 제9 트랜지스터(T9)를 통해 상기 제1 트랜지스터(T1)의 문턱 전압이 보상될 수 있다. 상기 제1 보상 게이트 신호(GC1)가 로우 레벨일 때, 상기 제5 트랜지스터(T5)가 턴 온되며, 상기 제5 트랜지스터(T5) 및 상기 제8 트랜지스터(T8)를 통해 상기 제5 노드(N5)에 기준 전압(VREF)이 인가될 수 있다.

상기 데이터 기입 게이트 신호(GW)는 상기 제2 트랜지스터(T2)의 제어 전극에 인가된다. 상기 데이터 기입 게이트 신호(GW)가 로우 레벨일 때, 상기 제2 트랜지스터(T2)가 턴 온되며, 상기 제2 트랜지스터(T2) 및 상기 제8 트랜지스터(T8)를 통해 상기 제5 노드(N5)에 상기 데이터 전압(VDATA)이 인가될 수 있다.

본 실시예에서, 상기 바이어스 신호(GB)는 상기 바이어스 캐패시터(CB)의 제2 전극에 인가된다. 상기 바이어스 신호(GB)가 상기 바이어스 캐패시터(CB)의 제2 전극에 인가되면, 상기 구동 스위칭 소자(T1)의 상기 제어 전극에 바이어스 동작이 수행된다.

상기 바이어스 신호(GB)의 로우 레벨에 의해 상기 구동 스위칭 소자(T1)의 바이어스의 정도가 결정되므로, 상기 바이어스 신호(GB)의 로우 레벨은 상기 데이터 기입 게이트 신호(GW)의 로우 레벨과 동일한 레벨을 갖지 않을 수 있다. 예를 들어, 상기 바이어스 신호(GB)의 로우 레벨은 상기 데이터 전압 인가 스위칭 소자(T2)의 제어 전극에 인가되는 데이터 기입 게이트 신호(GW)의 로우 레벨보다 클 수 있다.

반면, 상기 데이터 기입 게이트 신호(GW), 상기 제1 보상 게이트 신호(GC1) 및 상기 데이터 초기화 게이트 신호(GI)의 로우 레벨은 서로 동일할 수 있다.

도 9에서, G_T1은 상기 구동 스위칭 소자(T1)의 상기 제어 전극의 전압 레벨을 나타내고, ANODE는 상기 발광 소자(EE)의 상기 애노드 전극의 전압 레벨을 나타낸다.

도 9에서, 상기 데이터 초기화 게이트 신호(GI) 및 상기 제1 보상 게이트 신호(GC1)는 2개의 로우 펄스들을 가지므로, 상기 데이터 초기화 동작, 상기 발광 소자 초기화 동작 및 상기 구동 스위칭 소자의 문턱 전압 보상 동작은 2회 수행될 수 있다. 도 9에서, 상기 데이터 초기화 게이트 신호(GI) 및 상기 제1 보상 게이트 신호(GC1)는 2개의 로우 펄스들을 갖는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 데이터 초기화 게이트 신호(GI) 및 상기 제1 보상 게이트 신호(GC1)는 1개의 로우 펄스를 갖거나, 3개 이상의 로우 펄스들을 가질 수도 있다.

도 10은 셀프 스캔 구간을 나타내므로, 상기 제1 보상 게이트 신호(GC1), 제2 보상 게이트 신호(GC2) 및 상기 데이터 기입 게이트 신호(GW)는 비활성화 레벨을 가질 수 있다. 예를 들어, 상기 제1 보상 게이트 신호(GC1) 및 상기 데이터 기입 게이트 신호(GW)의 비활성화 레벨은 하이 레벨일 수 있고, 제2 보상 게이트 신호(GC2)의 비활성화 레벨은 로우 레벨일 수 있다.

상기 데이터 초기화 게이트 신호(GI)와 상기 다음 단의 초기화 게이트 신호(GI(N+1))는 활성화 펄스를 가질 수 있다. 상기 다음 단의 초기화 게이트 신호(GI(N+1))가 활성화 펄스를 가질 때, 상기 제7 트랜지스터(T7)가 턴 온되며, 상기 제7 트랜지스터(T7)를 통해 상기 발광 소자(EE)의 상기 애노드 전극에 상기 발광 소자 초기화 전압(VAINT)이 인가될 수 있다.

상기 데이터 초기화 게이트 신호(GI)는 활성화 펄스를 갖지만, 상기 제2 보상 게이트 신호(GC2)가 비활성화 레벨을 가지므로, 상기 제4 트랜지스터(T4)는 턴 온되어도 상기 제9 트랜지스터(T9)가 턴 오프되기 때문에 상기 초기화 전압(VINT)은 상기 제1 노드(N1)에 인가되지 않는다.

도 11은 데이터 라이팅 구간에서 도 6의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다. 도 12는 셀프 스캔 구간에서 도 6의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.

본 실시예에 따른 입력 신호들 및 노드 신호는 바이어스 신호의 펄스의 개수를 제외하면, 도 9 및 도 10의 입력 신호들 및 노드 신호와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 11 및 도 12를 보면, 하나의 프레임 내에서 상기 바이어스 신호(GB)의 펄스는 복수 개일 수 있다.

도 11 및 도 12에서, 상기 바이어스 신호(GB)는 2개의 로우 펄스들을 가지므로, 상기 바이어스 동작은 2회 수행될 수 있다. 도 11에서, 상기 바이어스 신호(GB)는 2개의 로우 펄스들을 갖는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 바이어스 신호(GB)는 3개 이상의 로우 펄스들을 가질 수도 있다.

도 13은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.

본 실시예에 따른 픽셀은 바이어스 캐패시터에 인가되는 전압을 제외하면, 도 6의 픽셀과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1, 도 2, 도 6 및 도 13을 참조하면, 상기 픽셀은 상기 구동 스위칭 소자(T1)의 상기 제어 전극에 연결되는 제1 전극 및 바이어스 신호(GC1)가 인가되는 제2 전극을 포함하는 바이어스 캐패시터(CB)를 더 포함할 수 있다.

본 실시예에서, 상기 바이어스 신호(GC1)는 상기 기준 전압 인가 스위칭 소자(T5)의 제어 전극에 인가되는 제어 신호와 동일할 수 있다. 이 경우, 도 6의 바이어스 신호(GB)를 생성하는 게이트 구동 회로 및 게이트 신호 배선을 생략할 수 있으므로, 상기 별개의 바이어스 신호(GB)로 인한 해상도 증가를 방지할 수 있다.

도 14는 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다. 도 15는 데이터 라이팅 구간에서 도 14의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다. 도 16은 셀프 스캔 구간에서 도 14의 픽셀에 인가되는 입력 신호들 및 노드 신호의 일례를 나타내는 타이밍도이다.

본 실시예에 따른 픽셀은 제1 트랜지스터(T1)의 입력 전극에 연결되는 제1 바이어스 스위칭 소자 및 제2 바이어스 스위칭 소자를 더 포함하는 것을 제외하면, 도 3의 픽셀과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1 내지 도 3 및 도 14 내지 도 16을 참조하면, 상기 픽셀은 바이어스 전압(VBIAS)이 인가되는 입력 전극 및 상기 구동 스위칭 소자(T1)의 입력 전극(N2)에 연결되는 제1 바이어스 스위칭 소자(T10) 및 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 구동 스위칭 소자(T1)의 입력 전극(N2)에 연결되는 제2 바이어스 스위칭 소자(T11)를 더 포함할 수 있다.

상기 제1 바이어스 스위칭 소자(T10)의 제어 전극에는 바이어스 게이트 신호(GB)가 인가될 수 있다. 상기 제2 바이어스 스위칭 소자(T11)의 제어 전극에는 제2 에미션 신호(EM2)가 인가될 수 있다.

제6 트랜지스터(T6)의 제어 전극에는 제1 에미션 신호(EM1)가 인가될 수 있다.

본 실시예에서, 제7 트랜지스터(T7)의 제어 전극에는 상기 바이어스 게이트 신호(GB)가 인가될 수 있다. 본 실시예에서, 상기 데이터 초기화 스위칭 소자(T4)의 제어 전극에 인가되는 제어 신호는 데이터 초기화 게이트 신호(GI)이고, 상기 발광 소자 초기화 스위칭 소자(T7)의 제어 전극에 인가되는 제어 신호는 상기 게이트 초기화 신호(GI)와 상이한 발광 소자 초기화 게이트 신호(GB)일 수 있다. 여기서, 상기 발광 소자 초기화 게이트 신호(GB)는 상기 바이어스 게이트 신호(GB)와 동일할 수 있다.

도 15를 보면, 상기 제1 에미션 신호(EM1)가 하이 레벨을 갖는 구간에서 상기 제6 트랜지스터(T6)가 턴 오프되므로, 상기 발광 소자(EE)는 발광하지 않는다. 반면, 상기 에미션 신호(EM)가 로우 레벨로 변하면, 상기 제6 트랜지스터(T6)가 턴 온되어, 상기 발광 소자(EE)가 발광하게 된다.

상기 제1 보상 게이트 신호(GC1)는 상기 제3 트랜지스터(T3)의 제어 전극 및 제4 트랜지스터(T5)의 제어 전극에 인가된다. 상기 제1 보상 게이트 신호(GC1)가 로우 레벨일 때, 상기 제3 트랜지스터(T3)가 턴 온되며, 상기 제3 트랜지스터(T3) 및 상기 제9 트랜지스터(T9)를 통해 상기 제1 트랜지스터(T1)의 문턱 전압이 보상될 수 있다. 상기 제1 보상 게이트 신호(GC1)가 로우 레벨일 때, 상기 제5 트랜지스터(T5)가 턴 온되며, 상기 제5 트랜지스터(T5) 및 상기 제8 트랜지스터(T8)를 통해 상기 제5 노드(N5)에 기준 전압(VREF)이 인가될 수 있다.

상기 데이터 기입 게이트 신호(GW)는 상기 제2 트랜지스터(T2)의 제어 전극에 인가된다. 상기 데이터 기입 게이트 신호(GW)가 로우 레벨일 때, 상기 제2 트랜지스터(T2)가 턴 온되며, 상기 제2 트랜지스터(T4) 및 상기 제8 트랜지스터(T8)를 통해 상기 제5 노드(N5)에 상기 데이터 전압(VDATA)이 인가될 수 있다.

상기 바이어스 게이트 신호(GB)는 제10 트랜지스터(T10)의 제어 전극 및 제7 트랜지스터(T7)의 제어 전극에 인가된다. 상기 바이어스 게이트 신호(GB)가 로우 레벨일 때, 상기 제10 트랜지스터(T10)가 턴 온되며, 상기 제10 트랜지스터(T10)를 통해 상기 제2 노드(N2)에 상기 바이어스 전압(VBIAS)이 인가된다. 상기 바이어스 게이트 신호(GB)가 로우 레벨일 때, 상기 제7 트랜지스터(T7)가 턴 온되며, 상기 제7 트랜지스터(T7)를 통해 상기 발광 소자(EE)의 애노드 전극에 상기 발광 소자 초기화 전압(VAINT)이 인가될 수 있다.

상기 제2 에미션 신호(EM2)는 제11 트랜지스터(T11)의 제어 전극에 인가된다. 상기 제2 에미션 신호(EM2)가 하이 레벨일 때, 상기 제11 트랜지스터(T11)가 턴 오프된다. 상기 제2 에미션 신호(EM2)는 상기 제10 트랜지스터(T10)가 턴 온될 때 상기 제11 트랜지스터(T11)를 턴 오프하여, 상기 제10 트랜지스터(T10)가 바이어스 동작을 수행하는 동안 상기 발광 소자(EE)가 발광하지 않도록 한다.

도 16은 셀프 스캔 구간을 나타내므로, 상기 제1 보상 게이트 신호(GC1), 제2 보상 게이트 신호(GC2) 및 상기 데이터 기입 게이트 신호(GW)는 비활성화 레벨을 가질 수 있다. 예를 들어, 상기 제1 보상 게이트 신호(GC1) 및 상기 데이터 기입 게이트 신호(GW)의 비활성화 레벨은 하이 레벨일 수 있고, 제2 보상 게이트 신호(GC2)의 비활성화 레벨은 로우 레벨일 수 있다.

하나의 프레임 내에서 상기 구동 스위칭 소자(T1)의 바이어스 동작을 복수 회 수행하는 도 11 및 도 12의 실시예는 본 실시예에도 적용될 수 있다.

도 17은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.

본 실시예에 따른 픽셀은 제9 트랜지스터(T9)를 포함하지 않고, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)가 N 타입 트랜지스터로 형성되는 것을 제외하면, 도 14의 픽셀과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1, 도 2, 도 14 및 도 17을 참조하면, 상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극(N1)에 연결되며, 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1)에 초기화 전압(VINT)을 인가하는 데이터 초기화 스위칭 소자(T4)를 포함할 수 있다.

여기서, 상기 구동 스위칭 소자(T1)는 P 타입 트랜지스터이고, 상기 데이터 초기화 스위칭 소자(T4)는 N 타입 트랜지스터일 수 있다. 예를 들어, 상기 구동 스위칭 소자(T1)는 LTPS (low temperature polysilicon) 박막 트랜지스터일 수 있다. 상기 데이터 초기화 스위칭 소자(T4)는 산화물(oxide) 박막 트랜지스터일 수 있다.

상기 제1 데이터 초기화 스위칭 소자(T4)는 N 타입 트랜지스터로 형성되어, 저주파 구동 시에 상기 스토리지 캐패시터(CST)의 제2 전극에서 전류 리키지가 감소할 수 있다. 따라서, 저주파 구동 시에 상기 스토리지 캐패시터(CST)에 충전된 상기 데이터 전압(VDATA)의 레벨이 전류 리키지에 의해 감소되는 것을 방지할 수 있다.

또한, 상기 픽셀은 상기 데이터 초기화 스위칭 소자(T4)의 출력 전극 및 상기 구동 스위칭 소자(T1)의 출력 전극 사이에 배치되는 문턱 전압 보상 스위칭 소자(T3)를 더 포함할 수 있다.

여기서, 상기 문턱 전압 보상 스위칭 소자(T3)는 N 타입 트랜지스터일 수 있다. 상기 문턱 전압 보상 스위칭 소자(T3)는 산화물(oxide) 박막 트랜지스터일 수 있다.

상기 문턱 전압 보상 스위칭 소자(T3)는 N 타입 트랜지스터로 형성되어, 저주파 구동 시에 상기 스토리지 캐패시터(CST)의 제2 전극에서 전류 리키지가 감소할 수 있다. 따라서, 저주파 구동 시에 상기 스토리지 캐패시터(CST)에 충전된 상기 데이터 전압(VDATA)의 레벨이 전류 리키지에 의해 감소되는 것을 방지할 수 있다.

상기 문턱 전압 보상 스위칭 소자(T3)의 제어 전극에는 제1 보상 게이트 신호(GC1)가 인가되고, 상기 제5 트랜지스터(T5)에는 상기 제1 보상 게이트 신호(GC1)와 상이한 제3 보상 게이트 신호(GC3)가 인가될 수 있다. 본 실시예에서, 상기 제5 트랜지스터(T5)는 P 타입 트랜지스터이고, 상기 제3 트랜지스터(T3)는 N 타입 트랜지스터이므로, 상기 제3 트랜지스터(T3) 및 상기 제5 트랜지스터(T5)의 제어 신호가 서로 상이할 수 있다.

도 18은 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.

본 실시예에 따른 픽셀은 제5 트랜지스터(T5)가 N 타입 트랜지스터로 형성되는 것을 제외하면, 도 17의 픽셀과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1, 도 2, 도 14, 도 17 및 도 18을 참조하면, 상기 픽셀은 구동 스위칭 소자(T1)의 제어 전극(N1)에 연결되며, 상기 구동 스위칭 소자(T1)의 상기 제어 전극(N1)에 초기화 전압(VINT)을 인가하는 데이터 초기화 스위칭 소자(T4)를 포함할 수 있다.

또한, 상기 픽셀은 상기 제1 리키지 보상 스위칭 소자(T8)의 입력 전극에 연결되는 기준 전압 인가 스위칭 소자(T5)를 더 포함할 수 있다.

상기 제1 리키지 보상 스위칭 소자(T8) 및 상기 기준 전압 인가 스위칭 소자(T5)는 N 타입 트랜지스터일 수 있다. 상기 제1 리키지 보상 스위칭 소자(T8) 및 상기 기준 전압 인가 스위칭 소자(T5)는 산화물(oxide) 박막 트랜지스터일 수 있다.

상기 기준 전압 인가 스위칭 소자(T5)는 N 타입 트랜지스터로 형성되어, 저주파 구동 시에 상기 스토리지 캐패시터(CST)의 제1 전극에서 전류 리키지가 감소할 수 있다. 따라서, 저주파 구동 시에 상기 스토리지 캐패시터(CST)에 충전된 상기 데이터 전압(VDATA)의 레벨이 전류 리키지에 의해 감소되는 것을 방지할 수 있다.

본 실시예에 따르면, 상기 픽셀 회로는 상기 스토리지 캐패시터에 연결되는 리키지 보상 스위칭 소자를 포함하므로, 저주파 구동 및 가변 주파수 구동을 지원하는 표시 장치에서 전류의 리키지를 감소시킬 수 있다.

이상에서 설명한 본 발명에 따른 표시 장치에 따르면, 표시 패널의 표시 품질을 향상시킬 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 구동 제어부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 600: 에미션 구동부

Claims

발광 소자;
상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자;
상기 구동 스위칭 소자의 제어 전극에 연결되는 스토리지 캐패시터;
상기 스토리지 캐패시터에 데이터 전압을 인가하는 데이터 전압 인가 스위칭 소자; 및
상기 스토리지 캐패시터 및 상기 데이터 전압 인가 스위칭 소자 사이에 배치되는 제1 리키지 보상 스위칭 소자를 포함하는 픽셀 회로.
제1항에 있어서, 상기 구동 스위칭 소자 및 상기 데이터 전압 인가 스위칭 소자는 P 타입 트랜지스터이고,
상기 제1 리키지 보상 스위칭 소자는 N 타입 트랜지스터인 것을 특징으로 하는 픽셀 회로.
제1항에 있어서, 상기 구동 스위칭 소자의 상기 제어 전극에 연결되는 입력 전극 및 상기 제1 리키지 보상 스위칭 소자의 제어 전극에 연결되는 제어 전극을 포함하는 제2 리키지 보상 스위칭 소자를 더 포함하는 것을 특징으로 하는 픽셀 회로.
제3항에 있어서, 상기 구동 스위칭 소자 및 상기 데이터 전압 인가 스위칭 소자는 P 타입 트랜지스터이고,
상기 제1 리키지 보상 스위칭 소자 및 상기 제2 리키지 보상 스위칭 소자는 N 타입 트랜지스터인 것을 특징으로 하는 픽셀 회로.
제3항에 있어서, 상기 제2 리키지 보상 스위칭 소자의 출력 전극에 연결되며, 상기 제2 리키지 보상 스위칭 소자의 출력 전극에 초기화 전압을 인가하는 데이터 초기화 스위칭 소자를 더 포함하는 것을 특징으로 하는 픽셀 회로.
제5항에 있어서, 상기 데이터 초기화 스위칭 소자의 출력 전극 및 상기 구동 스위칭 소자의 출력 전극 사이에 배치되는 문턱 전압 보상 스위칭 소자를 더 포함하는 것을 특징으로 하는 픽셀 회로.
제5항에 있어서, 상기 발광 소자의 애노드 전극에 연결되는 발광 소자 초기화 스위칭 소자를 더 포함하는 것을 특징으로 하는 픽셀 회로.
제7항에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 N번째 데이터 초기화 게이트 신호고, 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 N+K번째 데이터 초기화 게이트 신호인 것을 특징으로 하는 픽셀 회로 (N은 자연수, K는 자연수).
제7항에 있어서, 상기 데이터 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 데이터 초기화 게이트 신호이고, 상기 발광 소자 초기화 스위칭 소자의 제어 전극에 인가되는 제어 신호는 상기 게이트 초기화 신호와 상이한 발광 소자 초기화 게이트 신호인 것을 특징으로 하는 픽셀 회로.
제7항에 있어서, 상기 발광 소자 초기화 스위칭 소자의 입력 전극에 인가되는 발광 소자 초기화 전압은 상기 데이터 초기화 스위칭 소자의 입력 전극에 인가되는 초기화 전압과 동일한 것을 특징으로 하는 픽셀 회로.
제1항에 있어서, 상기 제1 리키지 보상 스위칭 소자의 입력 전극에 연결되는 기준 전압 인가 스위칭 소자를 더 포함하는 것을 특징으로 하는 픽셀 회로.
제11항에 있어서, 상기 구동 스위칭 소자 및 상기 데이터 전압 인가 스위칭 소자는 P 타입 트랜지스터이고,
상기 제1 리키지 보상 스위칭 소자 및 상기 기준 전압 인가 스위칭 소자는 N 타입 트랜지스터인 것을 특징으로 하는 픽셀 회로.
제11항에 있어서, 상기 기준 전압 인가 스위칭 소자의 입력 전극에 인가되는 전압은 상기 구동 스위칭 소자의 입력 전극에 인가되는 전압과 동일한 것을 특징으로 하는 픽셀 회로.
제1항에 있어서, 상기 구동 스위칭 소자의 상기 제어 전극에 연결되는 제1 전극 및 바이어스 신호가 인가되는 제2 전극을 포함하는 바이어스 캐패시터를 더 포함하는 것을 특징으로 하는 픽셀 회로.
제14항에 있어서, 상기 바이어스 신호의 로우 레벨은 상기 데이터 전압 인가 스위칭 소자의 제어 전극에 인가되는 제어 신호의 로우 레벨보다 큰 것을 특징으로 하는 픽셀 회로.
제14항에 있어서, 하나의 프레임 내에서 상기 바이어스 신호의 펄스는 복수 개인 것을 특징으로 하는 픽셀 회로.
제14항에 있어서, 상기 제1 리키지 보상 스위칭 소자의 입력 전극에 연결되는 기준 전압 인가 스위칭 소자를 더 포함하고, 상기 바이어스 신호는 상기 기준 전압 인가 스위칭 소자의 제어 전극에 인가되는 제어 신호와 동일한 것을 특징으로 하는 픽셀 회로.
제1항에 있어서, 바이어스 전압이 인가되는 입력 전극 및 상기 구동 스위칭 소자의 입력 전극에 연결되는 제1 바이어스 스위칭 소자; 및
제1 전원 전압이 인가되는 입력 전극 및 상기 구동 스위칭 소자의 입력 전극에 연결되는 제2 바이어스 스위칭 소자를 더 포함하는 것을 특징으로 하는 픽셀 회로.
제1항에 있어서, 상기 구동 스위칭 소자의 상기 제어 전극에 연결되며, 상기 구동 스위칭 소자의 상기 제어 전극에 초기화 전압을 인가하는 데이터 초기화 스위칭 소자를 더 포함하고,
상기 구동 스위칭 소자는 P 타입 트랜지스터이고,
상기 데이터 초기화 스위칭 소자는 N 타입 트랜지스터인 것을 특징으로 하는 픽셀 회로.
제19항에 있어서, 상기 데이터 초기화 스위칭 소자의 출력 전극 및 상기 구동 스위칭 소자의 출력 전극 사이에 배치되는 문턱 전압 보상 스위칭 소자를 더 포함하고,
상기 문턱 전압 보상 스위칭 소자는 N 타입 트랜지스터인 것을 특징으로 하는 픽셀 회로.
픽셀을 포함하는 표시 패널;
상기 픽셀에 게이트 신호를 제공하는 게이트 구동부;
상기 픽셀에 데이터 전압을 제공하는 데이터 구동부; 및
상기 픽셀에 에미션 신호를 제공하는 에미션 구동부를 포함하고,
상기 픽셀은
발광 소자;
상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자;
상기 구동 스위칭 소자의 제어 전극에 연결되는 스토리지 캐패시터;
상기 스토리지 캐패시터에 상기 데이터 전압을 인가하는 데이터 전압 인가 스위칭 소자; 및
상기 스토리지 캐패시터 및 상기 데이터 전압 인가 스위칭 소자 사이에 배치되는 제1 리키지 보상 스위칭 소자를 포함하는 것을 특징으로 하는 표시 장치.