KR20220111820A - 픽셀 및 이를 포함하는 표시 장치 - Google Patents
픽셀 및 이를 포함하는 표시 장치 Download PDFInfo
- Publication number
- KR20220111820A KR20220111820A KR1020210015026A KR20210015026A KR20220111820A KR 20220111820 A KR20220111820 A KR 20220111820A KR 1020210015026 A KR1020210015026 A KR 1020210015026A KR 20210015026 A KR20210015026 A KR 20210015026A KR 20220111820 A KR20220111820 A KR 20220111820A
- Authority
- KR
- South Korea
- Prior art keywords
- switching element
- pixel
- electrode
- gate
- compensation
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims description 166
- 239000002184 metal Substances 0.000 claims description 51
- 239000011229 interlayer Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims 10
- 238000010586 diagram Methods 0.000 description 26
- 239000010409 thin film Substances 0.000 description 22
- 230000005684 electric field Effects 0.000 description 19
- 230000004913 activation Effects 0.000 description 15
- 230000008859 change Effects 0.000 description 11
- 239000004642 Polyimide Substances 0.000 description 10
- 206010047571 Visual impairment Diseases 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 230000004044 response Effects 0.000 description 8
- 208000036252 interstitial lung disease 1 Diseases 0.000 description 4
- 208000036971 interstitial lung disease 2 Diseases 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
픽셀은 발광 소자, 구동 스위칭 소자, 제1 보상 스위칭 소자 및 제2 보상 스위칭 소자를 포함한다. 상기 구동 스위칭 소자는 상기 발광 소자에 구동 전류를 인가한다. 상기 제1 보상 스위칭 소자 및 상기 제2 보상 스위칭 소자는 상기 구동 스위칭 소자의 제어 전극 및 출력 전극 사이에 배치된다. 상기 제1 보상 스위칭 소자 및 상기 제2 보상 스위칭 소자는 서로 직렬로 연결된다. 상기 구동 스위칭 소자는 P형 트랜지스터이다. 상기 제1 보상 스위칭 소자는 N형 트랜지스터이다. 상기 제2 보상 스위칭 소자는 P형 트랜지스터이다.
Description
본 발명은 픽셀 및 이를 포함하는 표시 장치에 관한 것으로, 소비 전력을 감소시키고 표시 품질을 향상시키는 픽셀 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 복수의 에미션 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부, 상기 에미션 라인들에 에미션 신호를 제공하는 에미션 구동부 및 상기 게이트 구동부, 상기 데이터 구동부 및 상기 에미션 구동부를 제어하는 구동 제어부를 포함한다.
상기 표시 패널에 표시되는 영상이 정지 영상이거나, 상기 표시 패널이 상시 표시 모드(always on mode)로 동작하는 경우, 소비 전력 감소를 위해 상기 표시 패널의 구동 주파수를 감소시킬 수 있다.
상기 표시 패널의 구동 주파수를 감소시키는 경우, 전류 리키지로 인해 표시 패널의 표시 품질이 악화될 수 있다. 또한, 종래의 픽셀 구조에서 폴리 이미드층의 차징으로 인해 구동 트랜지스터의 액티브 영역에 전기장이 집중되어 상기 구동 트랜지스터의 소자의 특성이 변화하고, 구동 트랜지스터의 소자의 특성 변화로 인해 상기 표시 패널의 특정 영역에 광잔상이 발생하는 문제가 있다.
본 발명의 목적은 표시 패널의 소비 전력을 감소시키고 표시 품질을 향상시킬 수 있는 픽셀을 제공하는 것이다.
본 발명의 다른 목적은 상기 픽셀을 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 픽셀은 발광 소자, 구동 스위칭 소자, 제1 보상 스위칭 소자 및 제2 보상 스위칭 소자를 포함한다. 상기 구동 스위칭 소자는 상기 발광 소자에 구동 전류를 인가한다. 상기 제1 보상 스위칭 소자 및 상기 제2 보상 스위칭 소자는 상기 구동 스위칭 소자의 제어 전극 및 출력 전극 사이에 배치된다. 상기 제1 보상 스위칭 소자 및 상기 제2 보상 스위칭 소자는 서로 직렬로 연결된다. 상기 구동 스위칭 소자는 P형 트랜지스터이다. 상기 제1 보상 스위칭 소자는 N형 트랜지스터이다. 상기 제2 보상 스위칭 소자는 P형 트랜지스터이다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 제1 보상 스위칭 소자 및 상기 제2 보상 스위칭 소자 사이의 연결 노드에 초기화 전압을 인가하는 초기화 스위칭 소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자, 데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제4 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자, 상기 데이터 기입 게이트 신호가 인가되는 제어 전극, 상기 제4 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제1 초기화 전압이 인가되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자, 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자, 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 제2 초기화 전압이 인가되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자, 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터 및 상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함할 수 있다. 상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자일 수 있다. 상기 제1 보상 스위칭 소자는 상기 제3-1 픽셀 스위칭 소자일 수 있다. 상기 제2 보상 스위칭 소자는 상기 제3-2 픽셀 스위칭 소자일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 픽셀 스위칭 소자, 상기 제2 픽셀 스위칭 소자, 상기 제3-2 픽셀 스위칭 소자, 상기 제4 픽셀 스위칭 소자, 상기 제5 픽셀 스위칭 소자, 상기 제6 픽셀 스위칭 소자, 상기 제7 픽셀 스위칭 소자는 P형 트랜지스터일 수 있다. 상기 제3-1 픽셀 스위칭 소자는 N형 트랜지스터일 수 있다.
본 발명의 일 실시예에 있어서, 제1 구간 동안 상기 에미션 신호는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호는 활성 레벨을 가지며, 상기 데이터 기입 게이트 신호는 비활성 레벨을 갖고, 상기 보상 게이트 신호는 활성 레벨을 가질 수 있다. 상기 제1 구간에 연속하는 제2 구간 동안 상기 에미션 신호는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호는 비활성 레벨을 가지며, 상기 데이터 기입 게이트 신호는 활성 레벨을 갖고, 상기 보상 게이트 신호는 활성 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 에미션 신호의 활성 레벨은 로우 레벨이고, 상기 데이터 초기화 게이트 신호의 활성 레벨은 로우 레벨이며, 상기 데이터 기입 게이트 신호의 활성 레벨은 로우 레벨이고, 상기 보상 게이트 신호의 활성 레벨은 하이 레벨일 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자 초기화 게이트 신호는 상기 데이터 기입 게이트 신호와 동일한 위상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 구간에 연속하는 제2 구간 동안 제3 구간 동안 상기 에미션 신호는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호는 비활성 레벨을 가지며, 상기 데이터 기입 게이트 신호는 비활성 레벨을 갖고, 상기 발광 소자 초기화 게이트 신호는 활성 레벨을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자 초기화 게이트 신호는 상기 데이터 초기화 게이트 신호와 동일한 위상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 구동 트랜지스터의 액티브 영역은 상기 제2 보상 트랜지스터의 액티브 영역과 동일한 층에 배치될 수 있다. 상기 구동 트랜지스터의 액티브 영역은 상기 제1 보상 트랜지스터의 액티브 영역과 상이한 층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 액티브층, 상기 제1 액티브층 상에 배치되는 제1 게이트 절연층, 상기 제1 게이트 절연층 상에 배치되는 제1 게이트 메탈층, 상기 제1 게이트 메탈층 상에 배치되는 제2 게이트 절연층, 상기 제2 게이트 절연층 상에 배치되는 제2 게이트 메탈층, 상기 제2 게이트 메탈층 상에 배치되는 제1 층간 절연층, 상기 제1 층간 절연층 상에 배치되는 제2 액티브층, 상기 제2 액티브층 상에 배치되는 제3 게이트 절연층, 상기 제3 게이트 절연층 상에 배치되는 제3 게이트 메탈층 및 상기 제3 게이트 메탈층 상에 배치되는 제2 층간 절연층을 포함할 수 있다. 상기 구동 트랜지스터의 상기 액티브 영역 및 상기 제2 보상 트랜지스터의 상기 액티브 영역은 상기 제1 액티브층에 배치될 수 있다. 상기 제1 보상 트랜지스터의 상기 액티브 영역은 상기 제2 액티브층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 구동 트랜지스터의 상기 액티브 영역과 중첩되는 영역에 상기 제1 게이트 메탈층 및 상기 제2 게이트 메탈층이 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 보상 트랜지스터는 게이트 전극, 드레인 전극, 소스 전극 및 상기 게이트 전극과 중첩되는 바텀 게이트 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 액티브층, 상기 제1 액티브층 상에 배치되는 제1 게이트 절연층, 상기 제1 게이트 절연층 상에 배치되는 제1 게이트 메탈층, 상기 제1 게이트 메탈층 상에 배치되는 제2 게이트 절연층, 상기 제2 게이트 절연층 상에 배치되는 제2 게이트 메탈층, 상기 제2 게이트 메탈층 상에 배치되는 제1 층간 절연층, 상기 제1 층간 절연층 상에 배치되는 제2 액티브층, 상기 제2 액티브층 상에 배치되는 제3 게이트 절연층, 상기 제3 게이트 절연층 상에 배치되는 제3 게이트 메탈층 및 상기 제3 게이트 메탈층 상에 배치되는 제2 층간 절연층을 포함할 수 있다. 상기 제1 보상 트랜지스터의 게이트 전극은 상기 제3 게이트 메탈층에 형성되고, 상기 제1 보상 트랜지스터의 바텀 게이트 전극은 상기 제2 게이트 메탈층에 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 구동 트랜지스터는 제1 게이트 전극, 드레인 전극, 소스 전극 및 제2 게이트 전극을 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부 및 에미션 구동부를 포함한다. 상기 표시 패널은 픽셀을 포함한다. 상기 게이트 구동부는 게이트 신호를 상기 픽셀에 제공한다. 상기 데이터 구동부는 데이터 전압을 상기 픽셀에 제공한다. 상기 에미션 구동부는 에미션 신호를 상기 픽셀에 제공한다. 상기 픽셀은 발광 소자, 상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자, 상기 구동 스위칭 소자의 제어 전극 및 출력 전극 사이에 배치되며, 서로 직렬로 연결되는 제1 보상 스위칭 소자 및 제2 보상 스위칭 소자를 포함한다. 상기 구동 스위칭 소자는 P형 트랜지스터이다. 상기 제1 보상 스위칭 소자는 N형 트랜지스터이다. 상기 제2 보상 스위칭 소자는 P형 트랜지스터이다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 상기 제1 보상 스위칭 소자 및 상기 제2 보상 스위칭 소자 사이의 연결 노드에 초기화 전압을 인가하는 초기화 스위칭 소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 픽셀은 제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자, 데이터 기입 게이트 신호가 인가되는 제어 전극, 상기 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자, 보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제4 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자, 상기 데이터 기입 게이트 신호가 인가되는 제어 전극, 상기 제4 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자, 데이터 초기화 게이트 신호가 인가되는 제어 전극, 제1 초기화 전압이 인가되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자, 상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자, 발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 제2 초기화 전압이 인가되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자, 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터 및 상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함할 수 있다. 상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자일 수 있다. 상기 제1 보상 스위칭 소자는 상기 제3-1 픽셀 스위칭 소자일 수 있다. 상기 제2 보상 스위칭 소자는 상기 제3-2 픽셀 스위칭 소자일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 픽셀 스위칭 소자, 상기 제2 픽셀 스위칭 소자, 상기 제3-2 픽셀 스위칭 소자, 상기 제4 픽셀 스위칭 소자, 상기 제5 픽셀 스위칭 소자, 상기 제6 픽셀 스위칭 소자, 상기 제7 픽셀 스위칭 소자는 P형 트랜지스터일 수 있다.
상기 제3-1 픽셀 스위칭 소자는 N형 트랜지스터일 수 있다.
이와 같은 픽셀 및 이를 포함하는 표시 장치에 따르면, 표시 패널에 표시되는 영상이 정지 영상이거나, 상기 표시 패널이 상시 표시 모드로 동작할 때에 상기 표시 패널의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 제1 보상 스위칭 소자를 N형 트랜지스터로 구성하여, 저주파 구동 시에 전류 리키지를 방지하여 저주파 구동 모드에서 표시 패널의 표시 품질을 향상시킬 수 있다.
또한, 상기 구동 스위칭 소자와 이웃하는 제2 보상 스위칭 소자를 P형 트랜지스터로 구성하여, 폴리 이미드층의 차징으로 인해 구동 트랜지스터의 액티브 영역에 전기장이 집중되는 것을 방지할 수 있다. 따라서, 상기 구동 트랜지스터의 소자의 특성 변화로 인해 상기 표시 패널의 특정 영역에 광잔상이 발생하는 것을 방지할 수 있다. 결과적으로 표시 패널의 표시 품질을 향상시킬 수 있다.
또한, 상기 N형 트랜지스터와 상기 P형 트랜지스터를 모두 포함하는 픽셀 구조에서 상기 N형 트랜지스터의 개수를 감소시킬 수 있으므로, 픽셀의 해상도 특성을 향상시킬 수 있으며, 고속 구동 모드에서 고주파수 특성을 개선할 수 있다. 또한, 표시 장치의 수율을 더욱 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널의 픽셀을 나타내는 회로도이다.
도 3은 도 2의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 4a는 저주파 구동 모드에서 도 2의 표시 패널의 픽셀들에 인가되는 신호들을 나타내는 타이밍도이다.
도 4b는 일반 구동 모드에서 도 2의 표시 패널의 픽셀들에 인가되는 신호들을 나타내는 타이밍도이다.
도 5a는 도 2의 픽셀에 고계조의 영상이 표시될 때, 전류 리키지를 나타내는 회로도이다.
도 5b는 도 2의 픽셀에 저계조의 영상이 표시될 때, 전류 리키지를 나타내는 회로도이다.
도 6a는 비교예의 구동 트랜지스터에 인가되는 전기장을 나타내는 개념도이다.
도 6b는 도 2의 구동 트랜지스터에 인가되는 전기장을 나타내는 개념도이다.
도 7은 도 2의 픽셀의 제1 픽셀 스위칭 소자, 제3-1 픽셀 스위칭 소자 및 제3-2 픽셀 스위칭 소자를 나타내는 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 9는 도 8의 픽셀의 제1 픽셀 스위칭 소자, 제3-1 픽셀 스위칭 소자 및 제3-2 픽셀 스위칭 소자를 나타내는 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 2는 도 1의 표시 패널의 픽셀을 나타내는 회로도이다.
도 3은 도 2의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 4a는 저주파 구동 모드에서 도 2의 표시 패널의 픽셀들에 인가되는 신호들을 나타내는 타이밍도이다.
도 4b는 일반 구동 모드에서 도 2의 표시 패널의 픽셀들에 인가되는 신호들을 나타내는 타이밍도이다.
도 5a는 도 2의 픽셀에 고계조의 영상이 표시될 때, 전류 리키지를 나타내는 회로도이다.
도 5b는 도 2의 픽셀에 저계조의 영상이 표시될 때, 전류 리키지를 나타내는 회로도이다.
도 6a는 비교예의 구동 트랜지스터에 인가되는 전기장을 나타내는 개념도이다.
도 6b는 도 2의 구동 트랜지스터에 인가되는 전기장을 나타내는 개념도이다.
도 7은 도 2의 픽셀의 제1 픽셀 스위칭 소자, 제3-1 픽셀 스위칭 소자 및 제3-2 픽셀 스위칭 소자를 나타내는 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
도 9는 도 8의 픽셀의 제1 픽셀 스위칭 소자, 제3-1 픽셀 스위칭 소자 및 제3-2 픽셀 스위칭 소자를 나타내는 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함한다.
상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GWL, GCL, GIL, GBL), 복수의 데이터 라인들(DL), 복수의 에미션 라인들(EL) 및 상기 게이트 라인들(GWL, GCL, GIL, GBL), 상기 데이터 라인들(DL) 및 상기 에미션 라인들(EL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GWL, GCL, GIL, GBL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되며, 상기 에미션 라인들(EL)은 상기 제1 방향(D1)으로 연장된다.
상기 구동 제어부(200)는 외부의 장치로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4) 및 데이터 신호(DATA)를 생성한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 에미션 구동부(600)의 동작을 제어하기 위한 상기 제4 제어 신호(CONT4)를 생성하여 상기 에미션 구동부(600)에 출력한다.
상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GWL, GCL, GIL, GBL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GWL, GCL, GIL, GBL)에 출력할 수 있다.
상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.
상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
상기 에미션 구동부(600)는 상기 구동 제어부(200)로부터 입력 받은 상기 제4 제어 신호(CONT4)에 응답하여 상기 에미션 라인들(EL)을 구동하기 위한 에미션 신호들을 생성한다. 상기 에미션 구동부(600)는 상기 에미션 신호들을 상기 에미션 라인들(EL)에 출력할 수 있다.
도 1에서는 설명의 편의 상, 상기 게이트 구동부(300)가 상기 표시 패널(100)의 제1 측에 배치되고 상기 에미션 구동부(600)가 상기 표시 패널(100)의 제2 측에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 모두 상기 표시 패널(100)의 제1 측에 배치될 수 있다. 예를 들어, 상기 게이트 구동부(300) 및 상기 에미션 구동부(600)는 일체로 형성될 수도 있다.
도 2는 도 1의 표시 패널(100)의 픽셀을 나타내는 회로도이다. 도 3은 도 2의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 1 내지 도 3을 참조하면, 상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
본 실시예에서, 상기 픽셀은 제1 타입의 스위칭 소자 및 상기 제1 타입과 상이한 제2 타입의 스위칭 소자를 포함할 수 있다. 예를 들어, 상기 제1 타입의 스위칭 소자는 폴리 실리콘 박막 트랜지스터일 수 있다. 예를 들어, 상기 제1 타입의 스위칭 소자는 저온 폴리 실리콘(LTPS, low temperature polysilicon) 박막 트랜지스터일 수 있다. 예를 들어, 상기 제2 타입의 스위칭 소자는 산화물 박막 트랜지스터일 수 있다. 예를 들어, 상기 제1 타입의 스위칭 소자는 P형 트랜지스터일 수 있고, 상기 제2 타입의 스위칭 소자는 N형 트랜지스터일 수 있다.
상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(예컨대, T1), 상기 구동 스위칭 소자(예컨대, T1)의 제어 전극 및 출력 전극 사이에 배치되며, 서로 직렬로 연결되는 제1 보상 스위칭 소자(예컨대, T3-1) 및 제2 보상 스위칭 소자(예컨대, T3-2)를 포함할 수 있다.
여기서, 상기 구동 스위칭 소자(예컨대, T1)는 P형 트랜지스터이고, 상기 제1 보상 스위칭 소자(예컨대, T3-1)는 N형 트랜지스터이며, 상기 제2 보상 스위칭 소자(예컨대, T3-2)는 P형 트랜지스터일 수 있다.
상기 픽셀은 상기 제1 보상 스위칭 소자(예컨대, T3-1) 및 상기 제2 보상 스위칭 소자(예컨대, T3-2) 사이의 연결 노드(예컨대, N4)에 초기화 전압(예컨대, VI1)을 인가하는 초기화 스위칭 소자(예컨대, T4)를 더 포함할 수 있다.
더욱 구체적으로, 상기 픽셀은 제1, 제2, 제3-1, 제3-2, 제4, 제5, 제6 및 제7 픽셀 스위칭 소자(T1, T2, T3-1, T3-2, T4, T5, T6 및 T7), 스토리지 캐패시터(CST) 및 상기 발광 소자(EE)를 포함할 수 있다.
상기 제1 픽셀 스위칭 소자(T1)는 제1 노드(N1)에 연결되는 제어 전극, 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함한다. 상기 제1 픽셀 스위칭 소자(T1)는 상기 구동 스위칭 소자일 수 있다.
예를 들어, 상기 제1 픽셀 스위칭 소자(T1)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제1 픽셀 스위칭 소자(T1)는 P형 박막 트랜지스터일 수 있다. 상기 제1 픽셀 스위칭 소자(T1)의 제어 전극은 게이트 전극, 상기 제1 픽셀 스위칭 소자(T1)의 입력 전극은 소스 전극, 상기 제1 픽셀 스위칭 소자(T1)의 출력 전극은 드레인 전극일 수 있다.
상기 제2 픽셀 스위칭 소자(T2)는 상기 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 데이터 전압(VDATA)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제2 픽셀 스위칭 소자(T2)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제2 픽셀 스위칭 소자(T2)는 P형 박막 트랜지스터일 수 있다. 상기 제2 픽셀 스위칭 소자(T2)의 제어 전극은 게이트 전극, 상기 제2 픽셀 스위칭 소자(T2)의 입력 전극은 소스 전극, 상기 제2 픽셀 스위칭 소자(T2)의 출력 전극은 드레인 전극일 수 있다.
상기 제3-1 픽셀 스위칭 소자(T3-1)는 상기 보상 게이트 신호(GC)가 인가되는 제어 전극, 상기 제1 노드(N1)에 연결되는 입력 전극 및 제4 노드(N4)에 연결되는 출력 전극을 포함한다. 상기 제3-1 픽셀 스위칭 소자(T3-1)는 상기 제1 보상 스위칭 소자일 수 있다.
예를 들어, 상기 제3-1 픽셀 스위칭 소자(T3-1)는 산화물 박막 트랜지스터일 수 있다. 상기 제3-1 픽셀 스위칭 소자(T3)는 N형 박막 트랜지스터일 수 있다. 상기 제3-1 픽셀 스위칭 소자(T3-1)의 제어 전극은 게이트 전극, 상기 제3 픽셀 스위칭 소자(T3-1)의 입력 전극은 소스 전극, 상기 제3 픽셀 스위칭 소자(T3-1)의 출력 전극은 드레인 전극일 수 있다.
상기 제3-2 픽셀 스위칭 소자(T3-2)는 상기 데이터 기입 게이트 신호(GW)가 인가되는 제어 전극, 상기 제4 노드(N4)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함한다. 상기 제3-2 픽셀 스위칭 소자(T3-2)는 상기 제2 보상 스위칭 소자일 수 있다.
예를 들어, 상기 제3-2 픽셀 스위칭 소자(T3-2)는 산화물 박막 트랜지스터일 수 있다. 상기 제3-2 픽셀 스위칭 소자(T3-2)는 N형 박막 트랜지스터일 수 있다. 상기 제3-2 픽셀 스위칭 소자(T3-2)의 제어 전극은 게이트 전극, 상기 제3-2 픽셀 스위칭 소자(T3-2)의 입력 전극은 소스 전극, 상기 제3-2 픽셀 스위칭 소자(T3-2)의 출력 전극은 드레인 전극일 수 있다.
상기 제4 픽셀 스위칭 소자(T4)는 상기 데이터 초기화 게이트 신호(GI)가 인가되는 제어 전극, 초기화 전압(VI1)이 인가되는 입력 전극 및 상기 제4 노드(N4)에 연결되는 출력 전극을 포함한다. 상기 제4 픽셀 스위칭 소자(T3-1)는 상기 초기화 스위칭 소자일 수 있다.
예를 들어, 상기 제4 픽셀 스위칭 소자(T4)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제4 픽셀 스위칭 소자(T4)는 P형 박막 트랜지스터일 수 있다. 상기 제4 픽셀 스위칭 소자(T4)의 제어 전극은 게이트 전극, 상기 제4 픽셀 스위칭 소자(T4)의 입력 전극은 소스 전극, 상기 제4 픽셀 스위칭 소자(T4)의 출력 전극은 드레인 전극일 수 있다.
상기 제5 픽셀 스위칭 소자(T5)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 제2 노드(N2)에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제5 픽셀 스위칭 소자(T5)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제5 픽셀 스위칭 소자(T5)는 P형 박막 트랜지스터일 수 있다. 상기 제5 픽셀 스위칭 소자(T5)의 제어 전극은 게이트 전극, 상기 제5 픽셀 스위칭 소자(T5)의 입력 전극은 소스 전극, 상기 제5 픽셀 스위칭 소자(T5)의 출력 전극은 드레인 전극일 수 있다.
상기 제6 픽셀 스위칭 소자(T6)는 상기 에미션 신호(EM)가 인가되는 제어 전극, 상기 제3 노드(N3)에 연결되는 입력 전극 및 상기 발광 소자(EE)의 애노드 전극에 연결되는 출력 전극을 포함한다.
예를 들어, 상기 제6 픽셀 스위칭 소자(T6)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제6 픽셀 스위칭 소자(T6)는 P형 박막 트랜지스터일 수 있다. 상기 제6 픽셀 스위칭 소자(T6)의 제어 전극은 게이트 전극, 상기 제6 픽셀 스위칭 소자(T6)의 입력 전극은 소스 전극, 상기 제6 픽셀 스위칭 소자(T6)의 출력 전극은 드레인 전극일 수 있다.
상기 제7 픽셀 스위칭 소자(T7)는 상기 발광 소자 초기화 게이트 신호(GB)가 인가되는 제어 전극, 제2 초기화 전압(VI2)이 인가되는 입력 전극 및 상기 유기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함한다. 본 실시예에서는, 상기 제7 픽셀 스위칭 소자(T7)의 입력 전극에 제2 초기화 전압(VI2)이 인가되는 경우를 예시하였으나, 본 발명은 이에 한정되지 않는다. 실시예에 따라, 상기 제7 픽셀 스위칭 소자(T7)의 입력 전극에 상기 초기화 전압(VI1)이 인가될 수도 있다.
예를 들어, 상기 제7 픽셀 스위칭 소자(T7)는 폴리 실리콘 박막 트랜지스터일 수 있다. 상기 제7 픽셀 스위칭 소자(T7)는 P형 박막 트랜지스터일 수 있다. 상기 제7 픽셀 스위칭 소자(T7)의 제어 전극은 게이트 전극, 상기 제7 픽셀 스위칭 소자(T7)의 입력 전극은 소스 전극, 상기 제7 픽셀 스위칭 소자(T7)의 출력 전극은 드레인 전극일 수 있다.
상기 스토리지 캐패시터(CST)는 상기 제1 전원 전압(ELVDD)이 인가되는 제1 전극 및 상기 제1 노드(N1)에 연결되는 제2 전극을 포함한다.
상기 발광 소자(EE)는 상기 애노드 전극 및 제2 전원 전압(ELVSS)이 인가되는 캐소드 전극을 포함한다.
도 3을 보면, 제1 구간(DU1) 동안 상기 에미션 신호(EM)는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호(GI)는 활성 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 비활성 레벨을 갖고, 상기 보상 게이트 신호(GC)는 활성 레벨을 가질 수 있다.
상기 제1 구간(DU1)에 연속하는 제2 구간(DU2) 동안 상기 에미션 신호(EM)는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호(GI)는 비활성 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 활성 레벨을 갖고, 상기 보상 게이트 신호(GC)는 활성 레벨을 가질 수 있다.
본 실시예에서, 상기 발광 소자 초기화 게이트 신호(GB)는 상기 데이터 기입 게이트 신호(GW)와 동일한 위상을 가질 수 있다.
예를 들어, 상기 에미션 신호(EM)의 활성 레벨은 로우 레벨이고, 비활성 레벨은 하이 레벨일 수 있다. 상기 데이터 초기화 게이트 신호(GI)의 활성 레벨은 로우 레벨이며, 비활성 레벨은 하이 레벨일 수 있다. 상기 데이터 기입 게이트 신호(GW)의 활성 레벨은 로우 레벨이고, 비활성 레벨은 하이 레벨일 수 있다. 상기 발광 소자 초기화 게이트 신호(GB)의 활성 레벨은 로우 레벨이고, 비활성 레벨은 하이 레벨일 수 있다. 상기 보상 게이트 신호의 활성 레벨은 하이 레벨이고 비활성 레벨은 로우 레벨일 수 있다. 상기 에미션 신호(EM), 상기 데이터 초기화 게이트 신호(GI), 상기 데이터 기입 게이트 신호(GW) 및 상기 발광 소자 초기화 게이트 신호(GB)는 P형 트랜지스터의 제어 신호이므로 로우 레벨의 활성화 레벨을 가질 수 있다. 반면, 상기 보상 게이트 신호(GC)는 N형 트랜지스터의 제어 신호이므로 하이 레벨의 활성화 레벨을 가질 수 있다.
상기 제1 구간(DU1) 동안 상기 데이터 초기화 게이트 신호(GI) 및 상기 보상 게이트 신호(GC)에 의해 상기 제1 노드(N1) 및 상기 스토리지 캐패시터(CST)가 초기화 된다. 상기 제2 구간(DU2) 동안 상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)에 의해 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압(|VTH|)이 보상되고, 상기 쓰레스홀드 전압(|VTH|)이 보상된 상기 데이터 전압(VDATA)이 상기 제1 노드(N1)에 기입된다. 상기 제2 구간(DU2) 동안 상기 발광 소자 초기화 게이트 신호(GB)에 의해 상기 발광 소자(EE)의 상기 애노드 전극이 초기화 된다. 제3 구간(DU3) 동안 상기 에미션 신호(EM)에 의해 상기 발광 소자(EE)가 발광하여 상기 표시 패널(100)은 영상을 표시한다.
본 실시예에서, 상기 에미션 신호(EM)의 오프 구간은 상기 제1 내지 제2 구간(DU1, DU2)인 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 상기 에미션 신호(EM)의 오프 구간은 상기 데이터 기입 구간(DU2)을 포함하면 되고, 상기 에미션 신호(EM)의 오프 구간은 상기 제1 내지 제2 구간(DU1, DU2)보다 길 수 있다.
상기 제1 구간(DU1)에 상기 데이터 초기화 게이트 신호(GI) 및 상기 보상 게이트 신호(GC)가 활성화 레벨을 가질 수 있다. 상기 데이터 초기화 게이트 신호(GI)가 상기 활성화 레벨을 가질 때, 상기 제4 픽셀 스위칭 소자(T4)가 턴 온되고, 상기 보상 게이트 신호(GC)가 활성화 레벨을 가질 때, 상기 제3-1 픽셀 스위칭 소자(T3-1)가 턴 온되어, 상기 초기화 전압(VI1)이 상기 제1 노드(N1)에 인가될 수 있다.
상기 제2 구간(DU2)에는 상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)가 활성화 레벨을 가질 수 있다. 상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)가 활성화 레벨을 가질 때, 상기 제2 픽셀 스위칭 소자(T2), 상기 제3-1 픽셀 스위칭 소자(T3-1) 및 상기 제3-2 픽셀 스위칭 소자(T3-2)가 턴 온된다. 또한, 상기 초기화 전압(VI1)에 의해 상기 제1 픽셀 스위칭 소자(T1)도 턴 온된다.
상기 턴 온된 제1, 제2, 제3-1 및 제3-2 픽셀 스위칭 소자(T1, T2, T3-1, T3-2)에 의해 형성된 경로를 따라, 상기 제1 노드(N1)에는 상기 데이터 전압(VDATA)에서 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압(|VTH|)만큼 뺀 전압이 설정된다.
또한, 상기 제2 구간(DU2)에는 상기 발광 소자 초기화 게이트 신호(GB)가 활성화 레벨을 가질 수 있다. 상기 발광 소자 초기화 게이트 신호(GB)가 상기 활성화 레벨을 가질 때, 상기 제7 픽셀 스위칭 소자(T7)가 턴 온되어, 상기 제2 초기화 전압(VI2)이 상기 발광 소자(EE)의 애노드 전극에 인가될 수 있다.
상기 제3 구간(DU3)에는 상기 에미션 신호(EM)가 활성화 레벨을 가질 수 있다. 상기 에미션 신호(EM)가 상기 활성화 레벨을 가질 때, 상기 제5 픽셀 스위칭 소자(T5) 및 상기 제6 픽셀 스위칭 소자(T6)가 턴 온된다. 또한, 상기 데이터 전압(VDATA)에 의해 상기 제1 픽셀 스위칭 소자(T1)도 턴 온된다.
구동 전류는 상기 제5 픽셀 스위칭 소자(T5), 상기 제1 픽셀 스위칭 소자(T1) 및 상기 제6 픽셀 스위칭 소자(T6) 순서로 흘러 상기 발광 소자(EE)를 구동할 수 있다. 상기 구동 전류의 세기는 상기 데이터 전압(VDATA)의 레벨에 의해 결정될 수 있다. 상기 발광 소자(EE)의 휘도는 상기 구동 전류의 세기에 의해 결정될 수 있다. 상기 제1 픽셀 스위칭 소자(T1)의 입력 전극으로부터 출력 전극에 형성되는 경로를 따라 흐르는 구동 전류(ISD)는 이하의 수식 1과 같이 나타낼 수 있다.
[수식 1]
수식 1에서 u는 상기 제1 픽셀 스위칭 소자(T1)의 이동도이고, Cox는 상기 제1 픽셀 스위칭 소자(T1)의 단위 면적당 정전 용량이며, W/L은 상기 제1 픽셀 스위칭 소자(T1)의 폭과 길이의 비를 나타내고, VSG는 상기 제1 픽셀 스위칭 소자(T1)의 입력 전극(N2) 및 제어 전극(N1) 간의 전압을 의미하며, |VTH|는 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압을 의미한다.
상기 제2 구간(DU2)에서 상기 쓰레스홀드 전압(|VTH|)의 보상이 이루어진 상기 제1 노드(N1)의 전압(VG)은 수식 2와 같이 나타낼 수 있다.
[수식 2]
상기 제3 구간(DU3)에서 상기 발광 소자(EE)가 발광할 때, 구동 전압(VOV) 및 상기 구동 전류(ISD)는 아래 수식 3 및 4로 나타낼 수 있다. 수식 3에서 상기 VS는 상기 제2 노드(N2)의 전압이다.
[수식 3]
[수식 4]
상기 제2 구간(DU2)에서 상기 쓰레스홀드 전압(|VTH|)이 보상되므로, 상기 제3 구간(DU3)에서 상기 발광 소자(EE)가 발광할 때에는 상기 제1 픽셀 스위칭 소자(T1)의 상기 쓰레스홀드 전압(|VTH|) 성분과는 무관하게 상기 구동 전류(ISD)가 결정될 수 있다.
본 실시예에서는 상기 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드(always on mode)로 동작하는 경우, 소비 전력 감소를 위해 상기 표시 패널(100)의 구동 주파수를 감소시킬 수 있다. 상기 표시 패널(100)의 상기 스위칭 소자가 모두 상기 폴리 실리콘인 경우, 저주파 구동 모드에서 상기 스위칭 소자의 누설 전류로 인해 플리커가 발생할 수 있다. 따라서, 상기 픽셀의 스위칭 소자 중 일부 스위칭 소자들은 산화물 박막 트랜지스터로 구성할 수 있다. 본 실시예에서, 상기 제3-1 픽셀 스위칭 소자(T3-1)는 상기 산화물 박막 트랜지스터일 수 있다. 상기 제1 픽셀 스위칭 소자(T1), 상기 제2 픽셀 스위칭 소자(T2), 상기 제3-2 픽셀 스위칭 소자(T3-2), 상기 제4 픽셀 스위칭 소자(T4), 상기 제5 픽셀 스위칭 소자(T5), 상기 제6 픽셀 스위칭 소자(T6), 상기 제7 픽셀 스위칭 소자(T7)는 폴리 실리콘 박막 트랜지스터일 수 있다.
도 4a는 저주파 구동 모드에서 도 2의 표시 패널(100)의 픽셀들에 인가되는 신호들을 나타내는 타이밍도이다. 도 4b는 일반 구동 모드에서 도 2의 표시 패널(100)의 픽셀들에 인가되는 신호들을 나타내는 타이밍도이다.
도 1 내지 도 4b를 참조하면, 상기 표시 패널(100)은 제1 모드 및 제2 모드로 구동될 수 있다. 제1 모드에서, 상기 표시 패널 구동부는 상기 표시 패널(100)의 픽셀 스위칭 소자들을 저주파 구동 주파수로 구동하고, 제2 모드에서, 상기 표시 패널 구동부는 상기 표시 패널(100)의 픽셀 스위칭 소자들을 고주파 구동 주파수로 구동할 수 있다. 상기 제1 모드는 저주파 구동 모드이고, 상기 제2 모드는 일반 구동 모드일 수 있다.
예를 들어, 상기 제1 모드에서, 모든 픽셀 스위칭 소자가 저주파 구동 주파수로 구동될 수 있다. 이와는 달리, 상기 제1 모드에서, 일부 픽셀 스위칭 소자가 저주파 구동 주파수로 구동될 수도 있다.
상기 표시 패널 구동부(예컨대, 구동 제어부(200))는 상기 입력 영상을 분석할 수 있다. 상기 표시 패널 구동부는 상기 입력 영상이 동영상인지 정지 영상인지 판단할 수 있다.
상기 입력 영상이 동영상일 때, 상기 표시 패널(100)은 상기 일반 구동 모드로 구동될 수 있다. 상기 입력 영상이 정지 영상일 때, 상기 표시 패널(100)은 상기 저주파 구동 모드로 구동될 수 있다. 또한, 상기 표시 패널이 상시 표시 모드(always on mode)로 동작하는 경우, 상기 표시 패널(100)은 상기 저주파 구동 모드로 구동될 수 있다.
도 4a는 상기 저주파 구동 모드의 신호를 나타낸다. 상기 저주파 구동 모드에서는 상기 에미션 신호(EM), 상기 데이터 초기화 게이트 신호(GI), 상기 데이터 기입 게이트 신호(GW), 상기 발광 소자 초기화 게이트 신호(GB) 및 상기 보상 게이트 신호(GC)는 모두 저주파 구동 주파수로 구동될 수 있다.
예를 들어, 도 4a에서 상기 고주파 구동 주파수는 60Hz이고, 상기 저주파 구동 주파수는 1Hz일 수 있다. 이 때, 상기 저주파 구동 모드에서, 1초에 하나의 프레임에서만 기입 동작(WRITE)을 수행하고, 나머지 59개의 프레임에서 홀딩 동작(HOLD)을 수행할 수 있다.
예를 들어, 상기 저주파 구동 주파수가 10Hz라면, 상기 저주파 구동 모드에서, 1초에 10개의 프레임에서만 기입 동작(WRITE)을 수행하고, 나머지 50개의 프레임에서 홀딩 동작(HOLD)을 수행할 수 있다.
예를 들어, 상기 저주파 구동 주파수가 30Hz라면, 상기 저주파 구동 모드에서, 1초에 30개의 프레임에서만 기입 동작(WRITE)을 수행하고, 나머지 30개의 프레임에서 홀딩 동작(HOLD)을 수행할 수 있다.
도 4b는 상기 일반 구동 모드의 신호를 나타낸다. 상기 일반 구동 모드에서는 상기 에미션 신호(EM), 상기 데이터 초기화 게이트 신호(GI), 상기 데이터 기입 게이트 신호(GW), 상기 발광 소자 초기화 게이트 신호(GB) 및 상기 보상 게이트 신호(GC)는 모두 고주파 구동 주파수로 구동될 수 있다.
예를 들어, 도 4b에서 상기 고주파 구동 주파수는 60Hz일 수 있다. 상기 일반 구동 모드에서는 모든 프레임에서 기입 동작(WRITE)을 수행할 수 있다.
도 5a는 도 2의 픽셀에 고계조의 영상이 표시될 때, 전류 리키지를 나타내는 회로도이다. 도 5b는 도 2의 픽셀에 저계조의 영상이 표시될 때, 전류 리키지를 나타내는 회로도이다.
도 1 내지 도 5b를 참조하면, 상기 픽셀은 상기 구동 스위칭 소자(T1)의 제어 전극 및 출력 전극 사이에 배치되며, 서로 직렬로 연결되는 상기 제1 보상 스위칭 소자(T3-1) 및 제2 보상 스위칭 소자(T3-2)를 포함한다. 상기 제1 보상 스위칭 소자(T3-1)는 N형 트랜지스터이고, 상기 제2 보상 스위칭 소자(T3-2)는 P형 트랜지스터일 수 있다.
도 5a는 픽셀에 고계조의 영상이 표시되는 경우를 나타낸다. 상기 픽셀에 고계조의 영상이 표시되는 경우, 상기 구동 트랜지스터(T1)의 게이트 전압이 상대적으로 낮으므로, 전류의 경로는 상기 구동 트랜지스터(T1)의 출력 전극으로부터 상기 구동 트랜지스터(T1)의 제어 전극 방향으로 형성된다. 상기 제2 보상 스위칭 소자(T3-2)는 P형 트랜지스터이므로 전류 리키지가 크지만, 상기 제1 보상 스위칭 소자(T3-1)는 N형 트랜지스터이므로 전류 리키지가 작다. 상기 제1 보상 스위칭 소자(T3-1)에서 상기 전류 리키지가 작으므로, 상기 구동 트랜지스터(T1)의 게이트 전압의 레벨은 거의 감소하지 않는다. 따라서, 상기 픽셀이 저주파 구동 주파수로 구동되더라도 상기 전류 리키지가 방지되어 표시 패널(100)의 표시 품질이 악화되는 것을 방지할 수 있다.
도 5b는 픽셀에 저계조의 영상이 표시되는 경우를 나타낸다. 상기 픽셀에 저계조의 영상이 표시되는 경우, 상기 구동 트랜지스터(T1)의 게이트 전압이 상대적으로 높으므로, 전류의 경로는 상기 구동 트랜지스터(T1)의 제어 전극으로부터 상기 구동 트랜지스터(T1)의 출력 전극 방향으로 형성된다. 상기 제2 보상 스위칭 소자(T3-2)는 P형 트랜지스터이므로 전류 리키지가 크지만, 상기 제1 보상 스위칭 소자(T3-1)는 N형 트랜지스터이므로 전류 리키지가 작다. 상기 제1 보상 스위칭 소자(T3-1)에서 상기 전류 리키지가 작으므로, 이 경우에도 상기 구동 트랜지스터(T1)의 게이트 전압의 레벨은 거의 감소하지 않는다. 따라서, 상기 픽셀이 저주파 구동 주파수로 구동되더라도 상기 전류 리키지가 방지되어 표시 패널(100)의 표시 품질이 악화되는 것을 방지할 수 있다.
도 6a는 비교예의 구동 트랜지스터에 인가되는 전기장을 나타내는 개념도이다. 도 6b는 도 2의 구동 트랜지스터에 인가되는 전기장을 나타내는 개념도이다.
도 6a는 상기 구동 트랜지스터(T1)의 출력 전극에 이웃하여 배치되는 보상 트랜지스터가 N형 트랜지스터로 형성되는 경우를 나타낸다. 여기서, 상기 보상 트랜지스터는 보상 게이트 신호(GC)를 입력 받을 수 있다.
상기 표시 패널(100)의 픽셀(P)은 비발광 구간에 비해 발광 구간이 훨씬 길다.
도 6a의 경우를 보면, 상기 픽셀(P)의 발광 구간에 상기 에미션 신호(EM)는 활성화 레벨(ON, 예컨대 -8V)을 갖고, 상기 보상 게이트 신호(GC)는 비활성화 레벨(OFF, 예컨대 -8V)을 갖는다. 상기 보상 트랜지스터가 N형 트랜지스터이므로 상기 보상 게이트 신호(GC)의 비활성화 레벨은 로우 레벨(예컨대, -8V)일 수 있다.
상기 픽셀(P)의 발광 구간에 상기 에미션 신호(EM) 및 상기 보상 게이트 신호(GC)에 의해 폴리 이미드층(PI)에 전기장이 형성되고, 상기 전기장은 상기 버퍼층(BF)을 통해 상기 구동 트랜지스터(T1)에 도 6a와 같이 형성된다. 도 6a에서 상기 전기장은 상기 구동 트랜지스터(T1)에 집중되므로, 상기 전기장에 의해 상기 구동 트랜지스터(T1)의 소자 특성이 변화할 수 있다. 또한, 구동 트랜지스터(T1)의 소자의 특성 변화로 인해 상기 표시 패널(100)의 특정 영역에 광잔상이 발생하는 문제가 발생할 수 있다.
도 6b는 상기 구동 트랜지스터(T1)의 출력 전극에 이웃하여 배치되는 제2 보상 트랜지스터(T3-2)가 P형 트랜지스터로 형성되는 경우를 나타낸다. 여기서, 도 2에서 보듯이 상기 제2 보상 트랜지스터(T3-2)는 데이터 기입 게이트 신호(GW)를 입력 받을 수 있다.
도 6b의 경우를 보면, 상기 픽셀(P)의 발광 구간에 상기 에미션 신호(EM)는 활성화 레벨(ON, 예컨대 -8V)을 갖고, 상기 데이터 기입 게이트 신호(GW)는 비활성화 레벨(OFF, 예컨대 +8V)을 갖는다. 상기 제2 보상 트랜지스터가 P형 트랜지스터이므로 상기 데이터 기입 게이트 신호(GW)의 비활성화 레벨은 하이 레벨(예컨대, +8V)일 수 있다.
상기 픽셀(P)의 발광 구간에 상기 에미션 신호(EM) 및 상기 데이터 기입 게이트 신호(GW)에 의해 폴리 이미드층(PI)에 전기장이 형성되고, 상기 전기장은 상기 버퍼층(BF)을 통해 상기 구동 트랜지스터(T1)에 도 6b와 같이 형성된다. 도 6b에서 상기 전기장은 상기 구동 트랜지스터(T1)에 집중되지 않으므로, 상기 전기장에 의해 상기 구동 트랜지스터(T1)의 소자 특성이 변화하는 것을 방지할 수 있다. 또한, 구동 트랜지스터(T1)의 소자의 특성 변화가 방지되므로, 상기 표시 패널(100)의 특정 영역에 광잔상이 발생하는 것도 방지할 수 있다.
도 7은 도 2의 픽셀의 제1 픽셀 스위칭 소자(T1), 제3-1 픽셀 스위칭 소자(T3-1) 및 제3-2 픽셀 스위칭 소자(T3-2)를 나타내는 단면도이다.
도 1 내지 도 7을 참조하면, 상기 픽셀은 제1 액티브층(AC1), 상기 제1 액티브층(AC1) 상에 배치되는 제1 게이트 절연층(GI1), 상기 제1 게이트 절연층(GI1) 상에 배치되는 제1 게이트 메탈층(GATE1), 상기 제1 게이트 메탈층(GATE1) 상에 배치되는 제2 게이트 절연층(GI2), 상기 제2 게이트 절연층(GI2) 상에 배치되는 제2 게이트 메탈층(GATE2), 상기 제2 게이트 메탈층(GATE2) 상에 배치되는 제1 층간 절연층(ILD1), 상기 제1 층간 절연층(ILD1) 상에 배치되는 제2 액티브층(AC2), 상기 제2 액티브층(AC2) 상에 배치되는 제3 게이트 절연층(GI3), 상기 제3 게이트 절연층(GI3) 상에 배치되는 제3 게이트 메탈층(GATE3) 및 상기 제3 게이트 메탈층(GATE3) 상에 배치되는 제2 층간 절연층(ILD2)을 포함할 수 있다. 상기 제2 층간 절연층(ILD2) 상에는 제1 소스 드레인 메탈층(SD1)이 형성될 수 있다. 상기 제1 소스 드레인 메탈층(SD1)은 컨택홀을 통해 상기 제1 액티브층(AC1)의 도핑층(P+)에 접촉할 수 있다. 또한, 상기 제1 소스 드레인 메탈층(SD1)은 컨택홀을 통해 상기 제2 액티브층(AC2)의 도핑층에 접촉할 수 있다.
상기 구동 트랜지스터(T1)의 액티브 영역(CH1)은 상기 제2 보상 트랜지스터(T3-2)의 액티브 영역(CH3-2)과 동일한 층에 배치될 수 있다. 상기 구동 트랜지스터(T1)의 액티브 영역(CH1)은 상기 제1 보상 트랜지스터(T3-1)의 액티브 영역(CH3-1)과 상이한 층에 배치될 수 있다.
본 실시예에서, 상기 구동 트랜지스터(T1)의 상기 액티브 영역(CH1) 및 상기 제2 보상 트랜지스터(T3-2)의 상기 액티브 영역(CH3-2)은 상기 제1 액티브층(AC1)에 배치될 수 있다. 상기 제1 보상 트랜지스터(T3-1)의 상기 액티브 영역(CH3-1)은 상기 제2 액티브층(AC2)에 배치될 수 있다.
상기 구동 트랜지스터(T1)의 상기 액티브 영역(CH1)과 중첩되는 영역에 상기 제1 게이트 메탈층(GATE1) 및 상기 제2 게이트 메탈층(GATE2)이 중첩되어 배치될 수 있으며, 상기 액티브 영역(CH1)과 중첩되는 영역에 중첩 배치되는 상기 제1 게이트 메탈층(GATE1) 및 상기 제2 게이트 메탈층(GATE2)은 상기 스토리지 캐패시터(CST)를 형성할 수 있다.
상기 픽셀은 상기 제1 액티브층(AC1) 하부에 배치되는 버퍼층(BF2, BF1)을 더 포함할 수 있다. 실시예에 따라, 상기 버퍼층(BF2, BF1)은 생략될 수도 있고, 2개 이상의 서로 다른 층을 포함할 수도 있다. 상기 픽셀은 상기 버퍼층(BF2, BF1)의 하부에 배치되는 기판(BR)을 더 포함할 수 있다. 예를 들어, 상기 기판(BR)은 폴리 이미드층 및 배리어층을 포함할 수 있다.
본 실시예에 따르면, 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 제1 보상 스위칭 소자(T3-1)를 N형 트랜지스터로 구성하여, 저주파 구동 시에 전류 리키지를 방지하여 저주파 구동 모드에서 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 상기 구동 스위칭 소자(T1)와 이웃하는 제2 보상 스위칭 소자(T3-2)를 P형 트랜지스터로 구성하여, 폴리 이미드층(PI)의 차징으로 인해 구동 트랜지스터(T1)의 액티브 영역에 전기장이 집중되는 것을 방지할 수 있다. 따라서, 상기 구동 트랜지스터(T1)의 소자의 특성 변화로 인해 상기 표시 패널(100)의 특정 영역에 광잔상이 발생하는 것을 방지할 수 있다. 결과적으로 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 상기 N형 트랜지스터와 상기 P형 트랜지스터를 모두 포함하는 픽셀 구조에서 상기 N형 트랜지스터의 개수를 감소시킬 수 있으므로, 픽셀의 해상도 특성을 향상시킬 수 있으며, 고속 구동 모드에서 고주파수 특성을 개선할 수 있다. 또한, 표시 장치의 수율을 더욱 개선할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다. 도 9는 도 8의 픽셀의 제1 픽셀 스위칭 소자, 제3-1 픽셀 스위칭 소자 및 제3-2 픽셀 스위칭 소자를 나타내는 단면도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조를 제외하면, 도 1 내지 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 3 내지 도 6b, 도 8 및 도 9를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함한다.
상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(예컨대, T1), 상기 구동 스위칭 소자(예컨대, T1)의 제어 전극 및 출력 전극 사이에 배치되며, 서로 직렬로 연결되는 제1 보상 스위칭 소자(예컨대, T3-1) 및 제2 보상 스위칭 소자(예컨대, T3-2)를 포함할 수 있다.
여기서, 상기 구동 스위칭 소자(예컨대, T1)는 P형 트랜지스터이고, 상기 제1 보상 스위칭 소자(예컨대, T3-1)는 N형 트랜지스터이며, 상기 제2 보상 스위칭 소자(예컨대, T3-2)는 P형 트랜지스터일 수 있다.
본 실시예에서, 상기 제1 보상 트랜지스터(T3-1)는 게이트 전극, 드레인 전극, 소스 전극 및 상기 게이트 전극과 중첩되는 바텀 게이트 전극을 포함한다. 상기 게이트 전극 및 상기 바텀 게이트 전극에는 상기 보상 게이트 신호(GC)가 공통으로 인가될 수 있다.
상기 제1 보상 트랜지스터(T3-1)가 상기 바텀 게이트 전극(BML)을 더 포함하므로, 상기 제1 보상 트랜지스터(T3-1)의 소자 특성 및 신뢰성을 더욱 향상시킬 수 있다. 예컨대, 상기 제1 보상 트랜지스터(T3-1)가 상기 바텀 게이트 전극(BML)을 더 포함하므로, 상기 제1 보상 트랜지스터(T3-1)의 쓰레스홀드 전압의 쉬프트로 인한 소자의 열화를 방지할 수 있다.
상기 픽셀은 제1 액티브층(AC1), 상기 제1 액티브층(AC1) 상에 배치되는 제1 게이트 절연층(GI1), 상기 제1 게이트 절연층(GI1) 상에 배치되는 제1 게이트 메탈층(GATE1), 상기 제1 게이트 메탈층(GATE1) 상에 배치되는 제2 게이트 절연층(GI2), 상기 제2 게이트 절연층(GI2) 상에 배치되는 제2 게이트 메탈층(GATE2), 상기 제2 게이트 메탈층(GATE2) 상에 배치되는 제1 층간 절연층(ILD1), 상기 제1 층간 절연층(ILD1) 상에 배치되는 제2 액티브층(AC2), 상기 제2 액티브층(AC2) 상에 배치되는 제3 게이트 절연층(GI3), 상기 제3 게이트 절연층(GI3) 상에 배치되는 제3 게이트 메탈층(GATE3) 및 상기 제3 게이트 메탈층(GATE3) 상에 배치되는 제2 층간 절연층(ILD2)을 포함할 수 있다.
상기 구동 트랜지스터(T1)의 액티브 영역(CH1)은 상기 제2 보상 트랜지스터(T3-2)의 액티브 영역(CH3-2)과 동일한 층에 배치될 수 있다. 상기 구동 트랜지스터(T1)의 액티브 영역(CH1)은 상기 제1 보상 트랜지스터(T3-1)의 액티브 영역(CH3-1)과 상이한 층에 배치될 수 있다.
본 실시예에서, 상기 제1 보상 트랜지스터(T3-1)의 게이트 전극은 상기 제3 게이트 메탈층(GATE3)에 형성되고, 상기 제1 보상 트랜지스터(T3-1)의 바텀 게이트 전극(BML)은 상기 제2 게이트 메탈층(GATE2)에 형성될 수 있다.
본 실시예에 따르면, 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 제1 보상 스위칭 소자(T3-1)를 N형 트랜지스터로 구성하여, 저주파 구동 시에 전류 리키지를 방지하여 저주파 구동 모드에서 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 상기 구동 스위칭 소자(T1)와 이웃하는 제2 보상 스위칭 소자(T3-2)를 P형 트랜지스터로 구성하여, 폴리 이미드층(PI)의 차징으로 인해 구동 트랜지스터(T1)의 액티브 영역에 전기장이 집중되는 것을 방지할 수 있다. 따라서, 상기 구동 트랜지스터(T1)의 소자의 특성 변화로 인해 상기 표시 패널(100)의 특정 영역에 광잔상이 발생하는 것을 방지할 수 있다. 결과적으로 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 상기 N형 트랜지스터와 상기 P형 트랜지스터를 모두 포함하는 픽셀 구조에서 상기 N형 트랜지스터의 개수를 감소시킬 수 있으므로, 픽셀의 해상도 특성을 향상시킬 수 있으며, 고속 구동 모드에서 고주파수 특성을 개선할 수 있다. 또한, 표시 장치의 수율을 더욱 개선할 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 픽셀에 인가되는 입력 신호를 제외하면, 도 1 내지 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 5a 내지 도 6b 및 도 10을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함한다.
상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(예컨대, T1), 상기 구동 스위칭 소자(예컨대, T1)의 제어 전극 및 출력 전극 사이에 배치되며, 서로 직렬로 연결되는 제1 보상 스위칭 소자(예컨대, T3-1) 및 제2 보상 스위칭 소자(예컨대, T3-2)를 포함할 수 있다.
도 10을 보면, 제1 구간(DU1) 동안 상기 에미션 신호(EM)는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호(GI)는 활성 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 비활성 레벨을 갖고, 상기 보상 게이트 신호(GC)는 활성 레벨을 가질 수 있다.
상기 제1 구간(DU1)에 연속하는 제2 구간(DU2) 동안 상기 에미션 신호(EM)는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호(GI)는 비활성 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 활성 레벨을 갖고, 상기 보상 게이트 신호(GC)는 활성 레벨을 가질 수 있다.
본 실시예에서, 상기 제2 구간(DU2)에 연속하는 제3 구간(DU3) 동안 상기 에미션 신호(EM)는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호(GI)는 비활성 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 비활성 레벨을 갖고, 발광 소자 초기화 게이트 신호(GB)는 활성 레벨을 가질 수 있다.
예를 들어, 상기 에미션 신호(EM)의 활성 레벨은 로우 레벨이고, 비활성 레벨은 하이 레벨일 수 있다. 상기 데이터 초기화 게이트 신호(GI)의 활성 레벨은 로우 레벨이며, 비활성 레벨은 하이 레벨일 수 있다. 상기 데이터 기입 게이트 신호(GW)의 활성 레벨은 로우 레벨이고, 비활성 레벨은 하이 레벨일 수 있다. 상기 발광 소자 초기화 게이트 신호(GB)의 활성 레벨은 로우 레벨이고, 비활성 레벨은 하이 레벨일 수 있다. 상기 보상 게이트 신호의 활성 레벨은 하이 레벨이고 비활성 레벨은 로우 레벨일 수 있다. 상기 에미션 신호(EM), 상기 데이터 초기화 게이트 신호(GI), 상기 데이터 기입 게이트 신호(GW) 및 상기 발광 소자 초기화 게이트 신호(GB)는 P형 트랜지스터의 제어 신호이므로 로우 레벨의 활성화 레벨을 가질 수 있다. 반면, 상기 보상 게이트 신호(GC)는 N형 트랜지스터의 제어 신호이므로 하이 레벨의 활성화 레벨을 가질 수 있다.
상기 제1 구간(DU1) 동안 상기 데이터 초기화 게이트 신호(GI) 및 상기 보상 게이트 신호(GC)에 의해 상기 제1 노드(N1) 및 상기 스토리지 캐패시터(CST)가 초기화 된다. 상기 제2 구간(DU2) 동안 상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)에 의해 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압(|VTH|)이 보상되고, 상기 쓰레스홀드 전압(|VTH|)이 보상된 상기 데이터 전압(VDATA)이 상기 제1 노드(N1)에 기입된다. 상기 제3 구간(DU3) 동안 상기 발광 소자 초기화 게이트 신호(GB)에 의해 상기 발광 소자(EE)의 상기 애노드 전극이 초기화 된다. 제4 구간(DU4) 동안 상기 에미션 신호(EM)에 의해 상기 발광 소자(EE)가 발광하여 상기 표시 패널(100)은 영상을 표시한다.
본 실시예에 따르면, 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 제1 보상 스위칭 소자(T3-1)를 N형 트랜지스터로 구성하여, 저주파 구동 시에 전류 리키지를 방지하여 저주파 구동 모드에서 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 상기 구동 스위칭 소자(T1)와 이웃하는 제2 보상 스위칭 소자(T3-2)를 P형 트랜지스터로 구성하여, 폴리 이미드층(PI)의 차징으로 인해 구동 트랜지스터(T1)의 액티브 영역에 전기장이 집중되는 것을 방지할 수 있다. 따라서, 상기 구동 트랜지스터(T1)의 소자의 특성 변화로 인해 상기 표시 패널(100)의 특정 영역에 광잔상이 발생하는 것을 방지할 수 있다. 결과적으로 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
본 실시예에 따른 표시 장치는 픽셀에 인가되는 입력 신호를 제외하면, 도 1 내지 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2, 도 5a 내지 도 6b 및 도 11을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함한다.
상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(예컨대, T1), 상기 구동 스위칭 소자(예컨대, T1)의 제어 전극 및 출력 전극 사이에 배치되며, 서로 직렬로 연결되는 제1 보상 스위칭 소자(예컨대, T3-1) 및 제2 보상 스위칭 소자(예컨대, T3-2)를 포함할 수 있다.
도 11을 보면, 제1 구간(DU1) 동안 상기 에미션 신호(EM)는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호(GI)는 활성 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 비활성 레벨을 갖고, 상기 보상 게이트 신호(GC)는 활성 레벨을 가질 수 있다.
상기 제1 구간(DU1)에 연속하는 제2 구간(DU2) 동안 상기 에미션 신호(EM)는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호(GI)는 비활성 레벨을 가지며, 상기 데이터 기입 게이트 신호(GW)는 활성 레벨을 갖고, 상기 보상 게이트 신호(GC)는 활성 레벨을 가질 수 있다.
본 실시예에서, 상기 발광 소자 초기화 게이트 신호(GB)는 상기 데이터 초기화 게이트 신호(GI)와 동일한 위상을 가질 수 있다.
상기 제1 구간(DU1) 동안 상기 데이터 초기화 게이트 신호(GI) 및 상기 보상 게이트 신호(GC)에 의해 상기 제1 노드(N1) 및 상기 스토리지 캐패시터(CST)가 초기화 된다. 상기 제1 구간(DU1) 동안 상기 발광 소자 초기화 게이트 신호(GB)에 의해 상기 발광 소자(EE)의 상기 애노드 전극이 초기화 된다. 상기 제2 구간(DU2) 동안 상기 데이터 기입 게이트 신호(GW) 및 상기 보상 게이트 신호(GC)에 의해 상기 제1 픽셀 스위칭 소자(T1)의 쓰레스홀드 전압(|VTH|)이 보상되고, 상기 쓰레스홀드 전압(|VTH|)이 보상된 상기 데이터 전압(VDATA)이 상기 제1 노드(N1)에 기입된다. 제3 구간(DU3) 동안 상기 에미션 신호(EM)에 의해 상기 발광 소자(EE)가 발광하여 상기 표시 패널(100)은 영상을 표시한다.
본 실시예에 따르면, 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 제1 보상 스위칭 소자(T3-1)를 N형 트랜지스터로 구성하여, 저주파 구동 시에 전류 리키지를 방지하여 저주파 구동 모드에서 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 상기 구동 스위칭 소자(T1)와 이웃하는 제2 보상 스위칭 소자(T3-2)를 P형 트랜지스터로 구성하여, 폴리 이미드층(PI)의 차징으로 인해 구동 트랜지스터(T1)의 액티브 영역에 전기장이 집중되는 것을 방지할 수 있다. 따라서, 상기 구동 트랜지스터(T1)의 소자의 특성 변화로 인해 상기 표시 패널(100)의 특정 영역에 광잔상이 발생하는 것을 방지할 수 있다. 결과적으로 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 표시 패널의 픽셀을 나타내는 회로도이다.
본 실시예에 따른 표시 장치는 픽셀의 구조를 제외하면, 도 1 내지 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 3 내지 도 6b 및 도 12를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함한다.
상기 표시 패널(100)은 복수의 픽셀들을 포함하고, 상기 픽셀들은 각각 발광 소자(EE)를 포함한다.
상기 픽셀들은 데이터 기입 게이트 신호(GW), 보상 게이트 신호(GC), 데이터 초기화 게이트 신호(GI), 발광 소자 초기화 게이트 신호(GB), 상기 데이터 전압(VDATA) 및 상기 에미션 신호(EM)를 입력 받아, 상기 데이터 전압(VDATA)의 레벨에 따라 상기 발광 소자(EE)를 발광시켜 상기 영상을 표시한다.
상기 픽셀은 발광 소자(EE), 상기 발광 소자(EE)에 구동 전류를 인가하는 구동 스위칭 소자(예컨대, T1), 상기 구동 스위칭 소자(예컨대, T1)의 제어 전극 및 출력 전극 사이에 배치되며, 서로 직렬로 연결되는 제1 보상 스위칭 소자(예컨대, T3-1) 및 제2 보상 스위칭 소자(예컨대, T3-2)를 포함할 수 있다.
여기서, 상기 구동 스위칭 소자(예컨대, T1)는 P형 트랜지스터이고, 상기 제1 보상 스위칭 소자(예컨대, T3-1)는 N형 트랜지스터이며, 상기 제2 보상 스위칭 소자(예컨대, T3-2)는 P형 트랜지스터일 수 있다.
본 실시예에서, 상기 구동 트랜지스터(T1)는 제1 게이트 전극, 드레인 전극, 소스 전극 및 제2 게이트 전극을 포함할 수 있다. 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 상기 제1 노드(N1)에 공통으로 연결될 수 있다.
상기 구동 트랜지스터(T1)가 상기 제1 게이트 전극 및 상기 제2 게이트 전극을 포함하는 경우, 광잔상 현상을 더욱 방지할 수 있다.
본 실시예에 따르면, 표시 패널(100)에 표시되는 영상이 정지 영상이거나, 상기 표시 패널(100)이 상시 표시 모드로 동작할 때에 상기 표시 패널의 구동 주파수를 감소시켜 표시 장치의 소비 전력을 감소시킬 수 있다.
상기 제1 보상 스위칭 소자(T3-1)를 N형 트랜지스터로 구성하여, 저주파 구동 시에 전류 리키지를 방지하여 저주파 구동 모드에서 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 상기 구동 스위칭 소자(T1)와 이웃하는 제2 보상 스위칭 소자(T3-2)를 P형 트랜지스터로 구성하여, 폴리 이미드층(PI)의 차징으로 인해 구동 트랜지스터(T1)의 액티브 영역에 전기장이 집중되는 것을 방지할 수 있다. 따라서, 상기 구동 트랜지스터(T1)의 소자의 특성 변화로 인해 상기 표시 패널(100)의 특정 영역에 광잔상이 발생하는 것을 방지할 수 있다. 결과적으로 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
또한, 상기 N형 트랜지스터와 상기 P형 트랜지스터를 모두 포함하는 픽셀 구조에서 상기 N형 트랜지스터의 개수를 감소시킬 수 있으므로, 픽셀의 해상도 특성을 향상시킬 수 있으며, 고속 구동 모드에서 고주파수 특성을 개선할 수 있다. 또한, 표시 장치의 수율을 더욱 개선할 수 있다.
이상에서 설명한 본 발명에 따른 표시 장치에 따르면, 표시 장치의 소비 전력을 감소시키면서 상기 표시 패널의 표시 품질을 향상시킬 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널
200: 구동 제어부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 600: 에미션 구동부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 600: 에미션 구동부
Claims (20)
- 발광 소자;
상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자;
상기 구동 스위칭 소자의 제어 전극 및 출력 전극 사이에 배치되며, 서로 직렬로 연결되는 제1 보상 스위칭 소자 및 제2 보상 스위칭 소자를 포함하고,
상기 구동 스위칭 소자는 P형 트랜지스터이고,
상기 제1 보상 스위칭 소자는 N형 트랜지스터이며,
상기 제2 보상 스위칭 소자는 P형 트랜지스터인 것을 특징으로 하는 픽셀. - 제1항에 있어서, 상기 제1 보상 스위칭 소자 및 상기 제2 보상 스위칭 소자 사이의 연결 노드에 초기화 전압을 인가하는 초기화 스위칭 소자를 더 포함하는 것을 특징으로 하는 픽셀.
- 제1항에 있어서, 상기 픽셀은
제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자;
데이터 기입 게이트 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자;
보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제4 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자;
상기 데이터 기입 게이트 신호가 인가되는 제어 전극, 상기 제4 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자;
데이터 초기화 게이트 신호가 인가되는 제어 전극, 제1 초기화 전압이 인가되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자;
에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자;
상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자;
발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 제2 초기화 전압이 인가되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자;
상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터; 및
상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함하고,
상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자이고,
상기 제1 보상 스위칭 소자는 상기 제3-1 픽셀 스위칭 소자이며,
상기 제2 보상 스위칭 소자는 상기 제3-2 픽셀 스위칭 소자인 것을 특징으로 하는 픽셀. - 제3항에 있어서, 상기 제1 픽셀 스위칭 소자, 상기 제2 픽셀 스위칭 소자, 상기 제3-2 픽셀 스위칭 소자, 상기 제4 픽셀 스위칭 소자, 상기 제5 픽셀 스위칭 소자, 상기 제6 픽셀 스위칭 소자, 상기 제7 픽셀 스위칭 소자는 P형 트랜지스터이고,
상기 제3-1 픽셀 스위칭 소자는 N형 트랜지스터인 것을 특징으로 하는 픽셀. - 제3항에 있어서, 상기 제1 픽셀 스위칭 소자, 상기 제2 픽셀 스위칭 소자, 상기 제3-2 픽셀 스위칭 소자, 상기 제4 픽셀 스위칭 소자, 상기 제5 픽셀 스위칭 소자, 상기 제6 픽셀 스위칭 소자, 상기 제7 픽셀 스위칭 소자는 폴리 실리콘 트랜지스터이고,
상기 제3-1 픽셀 스위칭 소자는 산화물 트랜지스터인 것을 특징으로 하는 픽셀. - 제3항에 있어서, 제1 구간 동안 상기 에미션 신호는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호는 활성 레벨을 가지며, 상기 데이터 기입 게이트 신호는 비활성 레벨을 갖고, 상기 보상 게이트 신호는 활성 레벨을 가지며,
상기 제1 구간에 연속하는 제2 구간 동안 상기 에미션 신호는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호는 비활성 레벨을 가지며, 상기 데이터 기입 게이트 신호는 활성 레벨을 갖고, 상기 보상 게이트 신호는 활성 레벨을 갖는 것을 특징으로 하는 픽셀. - 제6항에 있어서, 상기 에미션 신호의 활성 레벨은 로우 레벨이고,
상기 데이터 초기화 게이트 신호의 활성 레벨은 로우 레벨이며,
상기 데이터 기입 게이트 신호의 활성 레벨은 로우 레벨이고,
상기 보상 게이트 신호의 활성 레벨은 하이 레벨인 것을 특징으로 하는 픽셀. - 제6항에 있어서, 상기 발광 소자 초기화 게이트 신호는 상기 데이터 기입 게이트 신호와 동일한 위상을 갖는 것을 특징으로 하는 픽셀.
- 제6항에 있어서, 상기 제2 구간에 연속하는 제3 구간 동안 상기 에미션 신호는 비활성 레벨을 갖고, 상기 데이터 초기화 게이트 신호는 비활성 레벨을 가지며, 상기 데이터 기입 게이트 신호는 비활성 레벨을 갖고, 상기 발광 소자 초기화 게이트 신호는 활성 레벨을 갖는 것을 특징으로 하는 픽셀.
- 제6항에 있어서, 상기 발광 소자 초기화 게이트 신호는 상기 데이터 초기화 게이트 신호와 동일한 위상을 갖는 것을 특징으로 하는 픽셀.
- 제1항에 있어서, 상기 구동 트랜지스터의 액티브 영역은 상기 제2 보상 트랜지스터의 액티브 영역과 동일한 층에 배치되고,
상기 구동 트랜지스터의 액티브 영역은 상기 제1 보상 트랜지스터의 액티브 영역과 상이한 층에 배치되는 것을 특징으로 하는 픽셀. - 제11항에 있어서, 상기 픽셀은
제1 액티브층;
상기 제1 액티브층 상에 배치되는 제1 게이트 절연층;
상기 제1 게이트 절연층 상에 배치되는 제1 게이트 메탈층;
상기 제1 게이트 메탈층 상에 배치되는 제2 게이트 절연층;
상기 제2 게이트 절연층 상에 배치되는 제2 게이트 메탈층;
상기 제2 게이트 메탈층 상에 배치되는 제1 층간 절연층;
상기 제1 층간 절연층 상에 배치되는 제2 액티브층;
상기 제2 액티브층 상에 배치되는 제3 게이트 절연층;
상기 제3 게이트 절연층 상에 배치되는 제3 게이트 메탈층; 및
상기 제3 게이트 메탈층 상에 배치되는 제2 층간 절연층을 포함하고,
상기 구동 트랜지스터의 상기 액티브 영역 및 상기 제2 보상 트랜지스터의 상기 액티브 영역은 상기 제1 액티브층에 배치되고,
상기 제1 보상 트랜지스터의 상기 액티브 영역은 상기 제2 액티브층에 배치되는 것을 특징으로 하는 픽셀. - 제11항에 있어서, 상기 구동 트랜지스터의 상기 액티브 영역과 중첩되는 영역에 상기 제1 게이트 메탈층 및 상기 제2 게이트 메탈층이 배치되는 것을 특징으로 하는 픽셀.
- 제1항에 있어서, 상기 제1 보상 트랜지스터는 게이트 전극, 드레인 전극, 소스 전극 및 상기 게이트 전극과 중첩되는 바텀 게이트 전극을 포함하는 것을 특징으로 하는 픽셀.
- 제14항에 있어서, 상기 픽셀은
제1 액티브층;
상기 제1 액티브층 상에 배치되는 제1 게이트 절연층;
상기 제1 게이트 절연층 상에 배치되는 제1 게이트 메탈층;
상기 제1 게이트 메탈층 상에 배치되는 제2 게이트 절연층;
상기 제2 게이트 절연층 상에 배치되는 제2 게이트 메탈층;
상기 제2 게이트 메탈층 상에 배치되는 제1 층간 절연층;
상기 제1 층간 절연층 상에 배치되는 제2 액티브층;
상기 제2 액티브층 상에 배치되는 제3 게이트 절연층;
상기 제3 게이트 절연층 상에 배치되는 제3 게이트 메탈층; 및
상기 제3 게이트 메탈층 상에 배치되는 제2 층간 절연층을 포함하고,
상기 제1 보상 트랜지스터의 게이트 전극은 상기 제3 게이트 메탈층에 형성되고, 상기 제1 보상 트랜지스터의 바텀 게이트 전극은 상기 제2 게이트 메탈층에 형성되는 것을 특징으로 하는 픽셀. - 제1항에 있어서, 상기 구동 트랜지스터는 제1 게이트 전극, 드레인 전극, 소스 전극 및 제2 게이트 전극을 포함하는 것을 특징으로 하는 픽셀.
- 픽셀을 포함하는 표시 패널;
게이트 신호를 상기 픽셀에 제공하는 게이트 구동부;
데이터 전압을 상기 픽셀에 제공하는 데이터 구동부; 및
에미션 신호를 상기 픽셀에 제공하는 에미션 구동부를 포함하고,
상기 픽셀은
발광 소자;
상기 발광 소자에 구동 전류를 인가하는 구동 스위칭 소자;
상기 구동 스위칭 소자의 제어 전극 및 출력 전극 사이에 배치되며, 서로 직렬로 연결되는 제1 보상 스위칭 소자 및 제2 보상 스위칭 소자를 포함하고,
상기 구동 스위칭 소자는 P형 트랜지스터이고,
상기 제1 보상 스위칭 소자는 N형 트랜지스터이며,
상기 제2 보상 스위칭 소자는 P형 트랜지스터인 것을 특징으로 하는 표시 장치. - 제17항에 있어서, 상기 픽셀은 상기 제1 보상 스위칭 소자 및 상기 제2 보상 스위칭 소자 사이의 연결 노드에 초기화 전압을 인가하는 초기화 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 장치.
- 제17항에 있어서, 상기 픽셀은
제1 노드에 연결되는 제어 전극, 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제1 픽셀 스위칭 소자;
데이터 기입 게이트 신호가 인가되는 제어 전극, 상기 데이터 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제2 픽셀 스위칭 소자;
보상 게이트 신호가 인가되는 제어 전극, 상기 제1 노드에 연결되는 입력 전극 및 제4 노드에 연결되는 출력 전극을 포함하는 제3-1 픽셀 스위칭 소자;
상기 데이터 기입 게이트 신호가 인가되는 제어 전극, 상기 제4 노드에 연결되는 입력 전극 및 상기 제3 노드에 연결되는 출력 전극을 포함하는 제3-2 픽셀 스위칭 소자;
데이터 초기화 게이트 신호가 인가되는 제어 전극, 제1 초기화 전압이 인가되는 입력 전극 및 상기 제4 노드에 연결되는 출력 전극을 포함하는 제4 픽셀 스위칭 소자;
상기 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 상기 제2 노드에 연결되는 출력 전극을 포함하는 제5 픽셀 스위칭 소자;
상기 에미션 신호가 인가되는 제어 전극, 상기 제3 노드에 연결되는 입력 전극 및 상기 발광 소자의 애노드 전극에 연결되는 출력 전극을 포함하는 제6 픽셀 스위칭 소자;
발광 소자 초기화 게이트 신호가 인가되는 제어 전극, 제2 초기화 전압이 인가되는 입력 전극 및 상기 발광 소자의 상기 애노드 전극에 연결되는 출력 전극을 포함하는 제7 픽셀 스위칭 소자;
상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제1 노드에 연결되는 제2 전극을 포함하는 스토리지 캐패시터; 및
상기 애노드 전극 및 제2 전원 전압이 인가되는 캐소드 전극을 포함하는 상기 발광 소자를 포함하고,
상기 구동 스위칭 소자는 상기 제1 픽셀 스위칭 소자이고,
상기 제1 보상 스위칭 소자는 상기 제3-1 픽셀 스위칭 소자이며,
상기 제2 보상 스위칭 소자는 상기 제3-2 픽셀 스위칭 소자인 것을 특징으로 하는 표시 장치. - 제19항에 있어서, 상기 제1 픽셀 스위칭 소자, 상기 제2 픽셀 스위칭 소자, 상기 제3-2 픽셀 스위칭 소자, 상기 제4 픽셀 스위칭 소자, 상기 제5 픽셀 스위칭 소자, 상기 제6 픽셀 스위칭 소자, 상기 제7 픽셀 스위칭 소자는 P형 트랜지스터이고,
상기 제3-1 픽셀 스위칭 소자는 N형 트랜지스터인 것을 특징으로 하는 표시 장치.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210015026A KR20220111820A (ko) | 2021-02-02 | 2021-02-02 | 픽셀 및 이를 포함하는 표시 장치 |
US17/536,560 US11705057B2 (en) | 2021-02-02 | 2021-11-29 | Pixel and display apparatus having the same |
CN202210102300.5A CN114842782A (zh) | 2021-02-02 | 2022-01-27 | 像素和具有像素的显示装置 |
EP22154193.1A EP4036905A3 (en) | 2021-02-02 | 2022-01-31 | Pixel and display apparatus having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210015026A KR20220111820A (ko) | 2021-02-02 | 2021-02-02 | 픽셀 및 이를 포함하는 표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220111820A true KR20220111820A (ko) | 2022-08-10 |
Family
ID=80123074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210015026A KR20220111820A (ko) | 2021-02-02 | 2021-02-02 | 픽셀 및 이를 포함하는 표시 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11705057B2 (ko) |
EP (1) | EP4036905A3 (ko) |
KR (1) | KR20220111820A (ko) |
CN (1) | CN114842782A (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240046384A (ko) | 2022-09-30 | 2024-04-09 | 삼성디스플레이 주식회사 | 화소, 표시 장치 및 화소의 구동 방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102570832B1 (ko) * | 2016-05-23 | 2023-08-24 | 엘지디스플레이 주식회사 | Oled 표시 장치 및 그의 구동 방법 |
KR102566551B1 (ko) | 2016-12-05 | 2023-08-14 | 삼성디스플레이주식회사 | 표시장치 및 그의 구동방법 |
KR102575662B1 (ko) | 2017-02-06 | 2023-09-07 | 삼성디스플레이 주식회사 | 화소 및 이를 포함하는 표시 장치 |
CN107481669A (zh) * | 2017-09-08 | 2017-12-15 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
KR102550732B1 (ko) * | 2017-12-13 | 2023-07-03 | 삼성디스플레이 주식회사 | 표시장치 |
KR102544555B1 (ko) | 2018-08-02 | 2023-06-19 | 삼성디스플레이 주식회사 | 화소 회로 및 이를 포함하는 표시 장치 |
KR102584291B1 (ko) | 2018-08-13 | 2023-10-05 | 삼성디스플레이 주식회사 | 픽셀 회로 및 이를 포함하는 표시 장치 |
KR102662937B1 (ko) | 2018-09-17 | 2024-05-08 | 삼성디스플레이 주식회사 | 표시 장치 |
US10916198B2 (en) | 2019-01-11 | 2021-02-09 | Apple Inc. | Electronic display with hybrid in-pixel and external compensation |
KR20200108146A (ko) | 2019-03-06 | 2020-09-17 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 이를 포함한 디스플레이 장치 |
CN109801592B (zh) * | 2019-03-27 | 2021-01-22 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板 |
CN112259050B (zh) * | 2020-10-30 | 2023-01-06 | 武汉天马微电子有限公司 | 显示面板及其驱动方法、显示装置 |
CN112419967B (zh) * | 2020-11-19 | 2022-04-12 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
-
2021
- 2021-02-02 KR KR1020210015026A patent/KR20220111820A/ko active Search and Examination
- 2021-11-29 US US17/536,560 patent/US11705057B2/en active Active
-
2022
- 2022-01-27 CN CN202210102300.5A patent/CN114842782A/zh active Pending
- 2022-01-31 EP EP22154193.1A patent/EP4036905A3/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220246087A1 (en) | 2022-08-04 |
US11705057B2 (en) | 2023-07-18 |
EP4036905A3 (en) | 2022-10-12 |
CN114842782A (zh) | 2022-08-02 |
EP4036905A2 (en) | 2022-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10964264B1 (en) | Electroluminescent display panel having pixel driving circuit | |
KR102593537B1 (ko) | 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법 | |
KR102482335B1 (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
KR102509795B1 (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
KR101517035B1 (ko) | 유기발광 다이오드 표시장치 및 그 구동방법 | |
US10847090B2 (en) | Electroluminescent display device and driving method of the same | |
US11270644B2 (en) | Pixel driving circuit and electroluminescent display device including the same | |
JP6311613B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
KR102636598B1 (ko) | 화소 구동 회로를 포함한 전계발광 표시장치 | |
KR102527847B1 (ko) | 표시 장치 | |
JP2002278504A (ja) | 自発光型表示装置 | |
KR20200144632A (ko) | 표시 장치 및 이의 구동 방법 | |
KR102544572B1 (ko) | 표시 장치 | |
TWI809540B (zh) | 有機發光顯示裝置 | |
KR102647169B1 (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
KR20210050626A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
KR20210115105A (ko) | 화소 및 이를 포함하는 표시 장치 | |
KR20220030344A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
US20090109149A1 (en) | Image display device | |
KR20220111820A (ko) | 픽셀 및 이를 포함하는 표시 장치 | |
KR20210153387A (ko) | 화소 구동 회로를 포함한 전계발광 표시패널 | |
US11455961B2 (en) | Display device | |
KR20230139824A (ko) | 표시 장치 및 이의 구동 방법 | |
KR20230099171A (ko) | 화소 회로 및 이를 포함하는 표시 장치 | |
KR20140041046A (ko) | 유기발광 표시장치와 그 게이트 신호 전압 변조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |