KR20210077467A - 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템 - Google Patents

메모리 시스템 및 그것을 포함하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR20210077467A
KR20210077467A KR1020190169138A KR20190169138A KR20210077467A KR 20210077467 A KR20210077467 A KR 20210077467A KR 1020190169138 A KR1020190169138 A KR 1020190169138A KR 20190169138 A KR20190169138 A KR 20190169138A KR 20210077467 A KR20210077467 A KR 20210077467A
Authority
KR
South Korea
Prior art keywords
memory
controller
data
level
open
Prior art date
Application number
KR1020190169138A
Other languages
English (en)
Inventor
진용
노정기
양순열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190169138A priority Critical patent/KR20210077467A/ko
Priority to US16/886,485 priority patent/US11487669B2/en
Priority to CN202010618521.9A priority patent/CN112988044A/zh
Publication of KR20210077467A publication Critical patent/KR20210077467A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/10—File systems; File servers
    • G06F16/18—File system types
    • G06F16/1805—Append-only file systems, e.g. using logs or journals to store data
    • G06F16/1815—Journaling file systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0643—Management of files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

메모리 시스템은 복수의 메모리 영역들을 포함하는 저장 매체; 및 상기 메모리 영역들 중 복수의 오픈 메모리 영역들 각각을 하나 이상의 레벨들에 할당하고, 호스트 장치로부터 수신된 데이터 및 상기 데이터의 레벨을 포함하는 라이트 요청에 응답하여 상기 레벨에 할당된 오픈 메모리 영역에 상기 데이터를 저장하도록 구성된 컨트롤러를 포함하되, 상기 레벨은 LSM(Log Structured Merge) 트리 구조에서 상기 데이터가 포함된 소정 단위의 파일의 레벨이다.

Description

메모리 시스템 및 그것을 포함하는 데이터 처리 시스템{MEMORY SYSTEM AND DATA PROCESSING SYSTEM INCLUDING THE SAME}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
데이터 처리 시스템은 데이터를 처리할 수 있는 전자 시스템으로서, 퍼스널 컴퓨터, 랩탑 컴퓨터, 스마트폰, 태블릿 컴퓨터, 디지털 카메라, 게임 콘솔, 네비게이션, 가상현실 장치 및 웨어러블 장치 등을 포함할 수 있다.
데이터 처리 시스템은 메모리 시스템을 포함할 수 있다. 메모리 시스템은 데이터 처리 시스템에서 처리되는 데이터를 저장하도록 구성될 수 있다. 메모리 시스템은 데이터 처리 시스템에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 데이터 처리 시스템에 연결됨으로써 동작할 수 있다. 메모리 시스템은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
본 발명의 실시 예는 기입 증폭을 감소시켜 동작 성능을 향상시키고 수명을 연장할 수 있는 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 메모리 영역들을 포함하는 저장 매체; 및 상기 메모리 영역들 중 복수의 오픈 메모리 영역들 각각을 하나 이상의 레벨들에 할당하고, 호스트 장치로부터 수신된 데이터 및 상기 데이터의 레벨을 포함하는 라이트 요청에 응답하여 상기 레벨에 할당된 오픈 메모리 영역에 상기 데이터를 저장하도록 구성된 컨트롤러를 포함하되, 상기 레벨은 LSM(Log Structured Merge) 트리 구조에서 상기 데이터가 포함된 소정 단위의 파일의 레벨일 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 물리 어드레스들에 대응하는 복수의 메모리 유닛들을 포함하는 저장 매체; 및 상기 물리 어드레스들과 논리 어드레스들의 맵핑 관계를 관리하도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 호스트 장치로부터 수신된 맵핑 변경 요청에 응답하여, 제1 논리 어드레스들에 맵핑되었던 제1 물리 어드레스들을 제2 논리 어드레스들에 맵핑시킬 수 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템은 복수의 메모리 영역들을 포함하는 저장 매체; 상기 저장 매체를 제어하도록 구성된 컨트롤러; 및 키-값 쌍 및 상기 키-값 쌍의 레벨을 포함하는 라이트 요청을 상기 컨트롤러로 전송하도록 구성되되, 상기 레벨은 LSM 트리 구조에서 상기 키-값 쌍이 포함된 소정 단위의 파일의 레벨인, 호스트 장치를 포함하되, 상기 컨트롤러는 상기 메모리 영역들 중 복수의 오픈 메모리 영역들 각각을 하나 이상의 레벨들에 할당하고, 상기 라이트 요청에 응답하여 상기 키-값 쌍의 상기 레벨에 할당된 오픈 메모리 영역에 상기 키-값 쌍을 저장할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템은 기입 증폭을 감소시켜 동작 성능을 향상시키고 수명을 연장할 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 도시한 블록도,
도2는 본 발명의 실시 예에 따른 도1의 호스트 장치의 데이터 관리 방법을 도시하는 도면,
도3은 본 발명의 실시 예에 따른 레벨 i에서 레벨 i+1로의 압축 동작을 구체적으로 도시하는 도면,
도4는 본 발명의 실시 예에 따라 도3의 압축 동작이 수행될 때 메모리 시스템에서 맵핑의 변화를 도시하는 도면,
도5는 본 발명의 실시 예에 따라 오픈 메모리 영역들을 레벨들에 할당하는 방법을 도시하는 도면,
도6은 본 발명의 실시 예에 따라 오픈 메모리 영역들의 저장 용량을 도시하는 도면,
도7은 본 발명의 실시 예에 따라 컨트롤러가 가비지 컬렉션 동작을 수행하는 방법을 도시하는 도면,
도8은 본 발명의 실시 예에 따라 도3의 압축 동작이 수행될 때 메모리 시스템의 라이트 동작 없이 맵핑 변경을 수행하는 방법을 도시하는 도면,
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도 13은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(10)을 포함하는 데이터 처리 시스템(1)을 도시한 블록도이다.
데이터 처리 시스템(1)은 데이터를 처리할 수 있는 전자 시스템으로서, 퍼스널 컴퓨터, 랩탑 컴퓨터, 스마트폰, 태블릿 컴퓨터, 디지털 카메라, 게임 콘솔, 네비게이션, 가상현실 장치 및 웨어러블 장치 등을 포함할 수 있다.
데이터 처리 시스템(1)은 호스트 장치(20) 및 메모리 시스템(10)을 포함할 수 있다.
호스트 장치(20)는 데이터 처리 시스템(1)의 제반 동작을 제어할 수 있다. 호스트 장치(20)는 호스트 장치(20)에 적용된 데이터베이스에 근거하여 메모리 시스템(10)에 저장될 데이터에 레벨(LV)을 부여할 수 있다. 호스트 장치(20)는 메모리 시스템(10)으로 데이터에 대한 라이트 요청(WRQ)을 전송할 때 데이터의 레벨(LV)을 함께 전송할 수 있다. 데이터의 레벨(LV)에 대한 구체적인 설명은 도2를 참조하여 후술될 것이다.
메모리 시스템(10)은 호스트 장치(20)의 라이트 요청(WRQ)에 응답하여, 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(10)은 호스트 장치(20)의 리드 요청에 응답하여, 데이터를 호스트 장치(20)로 제공하도록 구성될 수 있다. 메모리 시스템(10)은 데이터 처리 시스템(1)에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 데이터 처리 시스템(1)에 연결됨으로써 동작할 수 있다.
메모리 시스템(10)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
메모리 시스템(10)은 컨트롤러(100) 및 저장 매체(200)를 포함할 수 있다.
컨트롤러(100)는 메모리 시스템(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 호스트 장치(20)의 지시에 따라 포그라운드 동작을 수행하기 위해 저장 매체(200)를 제어할 수 있다. 포그라운드 동작은 호스트 장치(20)의 지시에 따라 저장 매체(200)에 데이터를 라이트하고 저장 매체(200)로부터 데이터를 리드하는 동작을 포함할 수 있다.
또한, 컨트롤러(100)는 호스트 장치(20)와 독립적으로 내부적으로 필요한 백그라운드 동작을 수행하기 위해서 저장 매체(200)를 제어할 수 있다. 백그라운드 동작은 저장 매체(200)에 대한 웨어 레벨링 동작, 가비지 컬렉션 동작, 소거 동작, 리드 리클레임 동작, 및 리프레시 동작을 포함할 수 있다. 백그라운드 동작은 포그라운드 동작처럼 저장 매체(200)에 데이터를 라이트하고 저장 매체(200)로부터 데이터를 리드하는 동작을 포함할 수 있다.
컨트롤러(100)는 라이트 요청(WRQ)에 포함된 레벨(LV)에 근거하여 저장 매체(200)의 복수의 오픈 메모리 영역들(OPMR) 중 어느 하나에 데이터를 저장할 수 있다. 구체적으로, 컨트롤러(100)는 오픈 메모리 영역들(OPMR) 각각을 하나 이상의 레벨들에 할당하고, 라이트 요청된 데이터를 데이터의 레벨(LV)에 할당된 오픈 메모리 영역에 저장할 수 있다. 따라서, 오픈 메모리 영역들(OPMR) 각각은 유사한 속성을 가진 데이터를 저장하게 되고, 결과적으로 메모리 시스템(10)의 성능이 향상될 수 있다.
실시 예에 따라, 컨트롤러(100)는 오픈 메모리 영역들(OPMR) 각각을 할당한 하나 이상의 레벨들에 근거하여 오픈 메모리 영역들(OPMR) 각각의 저장 용량을 결정할 수 있다. 구체적으로, 컨트롤러(100)는 제1 오픈 메모리 영역이 할당된 하나 이상의 레벨들이 제2 오픈 메모리 영역이 할당된 하나 이상의 레벨들보다 낮으면, 제1 오픈 메모리 영역의 저장 용량을 제2 오픈 메모리 영역의 저장 용량보다 크게 설정할 수 있다.
저장 매체(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다.
저장 매체(200)는 하나 이상의 비휘발성 메모리 장치들을 포함할 수 있다. 비휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
비휘발성 메모리 장치는 하나 이상의 플래인(Plane)들, 하나 이상의 메모리 칩들, 하나 이상의 메모리 다이들, 또는 하나 이상의 메모리 패키지들을 포함할 수 있다.
저장 매체(200)는 오픈 메모리 영역들(OPMR)을 포함할 수 있다. 오픈 메모리 영역들(OPMR) 각각은 자신에게 대응하는 하나 이상의 레벨들의 데이터를 저장할 수 있다. 오픈 메모리 영역들(OPMR) 각각은 자신에게 대응하지 않는 레벨의 데이터를 저장하지 않을 수 있다. 오픈 메모리 영역들(OPMR)에 대한 구체적인 설명은 도5를 참조하여 후술될 것이다.
도2는 본 발명의 실시 예에 따른 도1의 호스트 장치(20)의 데이터 관리 방법을 도시하는 도면이다.
호스트 장치(20)는, 예를 들어, RocksDB에 근거하여 데이터를 관리할 수 있다. 한편, 본 발명은 RocksDB 기반의 호스트 장치(20)로 제한되는 것은 아니다. 예를 들어, 본 발명은 다양한 NoSQL 데이터베이스에 근거하여 동작하는 호스트 장치(20)에 적용될 수 있다. 예를 들어, 본 발명은 Key-Value Store 구조에 근거하여 동작하는 호스트 장치(20)에 적용될 수 있다. 예를 들어, 본 발명은 LSM Tree(Log Structured Merge Tree) 구조에 근거하여 동작하는 호스트 장치(20)에 적용될 수 있다.
도2를 참조하여 호스트 장치(20)의 데이터 관리 방법을 설명하면, 단계(S21)에서, 호스트 장치(20)는 데이터가 생성되면, 호스트 장치(20) 내부의 메모리(미도시됨)의 멤테이블(Memtable)에 키와 값의 쌍(즉, 키-값 쌍)을 입력할 수 있다. 멤테이블은 키-값 쌍들로 구성된 테이블 구조를 의미할 수 있다. 멤테이블은 복수의 키-값 쌍들을 포함할 수 있다.
단계(S22)에서, 호스트 장치(20)는 멤테이블이 가득차게 되면, 즉, 멤테이블이 소정 용량에 도달하면, 멤테이블을 데이터 변경이 불가능해지는 변경불가 멤테이블(Immutable Memtable)로 변경할 수 있다. 그리고 호스트 장치(20)는 키-값 쌍의 입력을 위해 새로운 멤테이블을 생성할 수 있다.
단계(S23)에서 호스트 장치(20)는 변경불가 멤테이블을 키에 근거하여 정렬하고, 레벨 0(LV0)의 소정 단위의 파일, 예를 들어, SST(Sorted Static Table) 파일로서 메모리 시스템(10)에 저장할 수 있다. 즉, 메모리 시스템(10)에 저장되는 SST 파일은 레벨 0의 데이터일 수 있다.
단계들(S21~S23)이 반복됨으로써 레벨 0(LV0)의 SST 파일들의 개수가 소정 값에 도달하면, 단계(S24)에서 호스트 장치(20)는 레벨 0(LV0)과 레벨 1(LV1)의 SST 파일들에 대해 압축(Compaction) 동작을 수행할 수 있다. 구체적으로, 호스트 장치(20)는 압축 동작을 통해, 레벨 0(LV0)의 SST 파일들을 레벨 1(LV1)의 SST 파일들과 병합함으로써 레벨 1(LV1)로 변환할 수 있다. 그리고, 호스트 장치(20)는 레벨들(LV1~LVN) 각각에 대해서도 레벨 0(LV0)에 대한 압축과 유사하게 압축 동작을 수행할 수 있다.
한편, 레벨들(LV0~LVN)은 레벨 0(LV0), 즉, 최상위 레벨부터 레벨 N(LVN), 즉, 최하위 레벨로 갈수록 더 큰 용량, 다시 말해 더 많은 개수의 SST 파일들을 가질 수 있다.
레벨들(LV0~LVN)의 개수 및 SST 파일의 크기 등은 호스트 장치(20)의 데이터베이스 설계 시 결정될 수 있다.
도3은 본 발명의 실시 예에 따른 레벨 i(LVi)에서 레벨 i+1(LVi+1)로의 압축 동작을 구체적으로 도시하는 도면이다.
도3을 참조하면, SST 파일의 "<>"는 키를 나타내고, "{}"는 값을 나타낼 수 있다. 압축 전에, 레벨 i(LVi)의 SST 파일과 레벨 i+1(LVi+1)의 SST 파일이 동일한 키의 키-값 쌍을 각각 포함하면, 상위 레벨인 레벨 i(LVi)의 값은 최신 데이터이고, 하위 레벨인 레벨 i+1(LVi+1)의 값은 구식 데이터일 수 있다. 예를 들어, 키(K1)에 대해, 레벨 i(LVi)의 값(NEW1)은 최신 데이터이고, 레벨 i+1(LVi+1)의 값(OLD1)은 구식 데이터일 수 있다. 또한, 키(K2)에 대해, 레벨 i(LVi)의 값(NEW2)은 최신 데이터이고, 레벨 i+1(LVi+1)의 값(OLD2)은 구식 데이터일 수 있다.
한편 압축 전에, 레벨 i(LVi)의 키-값 쌍들(KV1)은 논리 어드레스들(LA100~LA200)에 대응될 수 있다. 즉, 키-값 쌍들(KV1)은 논리 어드레스들(LA100~LA200)을 부여받고 메모리 시스템(10)에 저장된 상태일 수 있다.
레벨 i+1(LVi+1)의 키-값 쌍들(KV2)은 논리 어드레스들(LA1200~LA1300)에 대응될 수 있다. 즉, 키-값 쌍들(KV2)은 논리 어드레스들(LA1200~LA1300)을 부여받고 메모리 시스템(10)에 저장된 상태일 수 있다.
이러한 상황에서, 레벨 i(LVi)의 SST 파일들의 개수가 소정 값에 도달하면, 압축 동작을 통해 레벨 i(LVi)의 SST 파일들은 레벨 i+1(LVi+1)의 SST 파일들과 병합될 수 있다. 구체적으로, 레벨 i+1(LVi+1)의 동일한 키의 키-값 쌍은 레벨 i(LVi)의 키-값 쌍으로 교체될 수 있다. 예를 들어, 레벨 i+1(LVi+1)의 키-값 쌍들(KV2)은 레벨 i(LVi)의 키-값 쌍들(KV1)로 각각 교체될 수 있다. 이때 레벨 i+1(LVi+1)의 키-값 쌍들(KV1)은 논리 어드레스들(LA1200~LA1300)에 대응될 수 있다.
도4는 본 발명의 실시 예에 따라 도3의 압축 동작이 수행될 때 메모리 시스템(10)에서 맵핑의 변화를 도시하는 도면이다.
도4를 참조하면, 우선 컨트롤러(100)는 논리 어드레스들(LA)에 물리 어드레스들(PA)을 맵핑시키고 맵핑 관계를 관리할 수 있다.
논리 어드레스(LA)는 상술한 바와 같이 호스트 장치(20)가 데이터에 부여한 어드레스일 수 있다. 호스트 장치(20)는 데이터를 메모리 시스템(10)에 저장할 때, 데이터와 데이터의 논리 어드레스(LA)를 메모리 시스템(10)에 전송할 수 있다.
물리 어드레스(PA)는 저장 매체(200)에서 데이터가 저장된 메모리 유닛의 어드레스일 수 있다. 따라서, 컨트롤러(100)는 데이터를 저장 매체(200)에 저장할 때, 데이터의 논리 어드레스(LA)와 물리 어드레스(PA)를 맵핑시킬 수 있다. 이후 컨트롤러(100)는 호스트 장치(20)가 논리 어드레스(LA)에 근거하여 데이터를 요청하면, 논리 어드레스(LA)에 맵핑된 물리 어드레스(PA)에 근거하여 데이터를 저장 매체(200)로부터 리드하고 호스트 장치(20)로 전송할 수 있다.
호스트 장치(20)의 압축 전에, 논리 어드레스들(LA100~LA200)은 물리 어드레스들(PA500~PA600)에 맵핑된 상태일 수 있다. 다른 말로 하면, 논리 어드레스들(LA100~LA200)에 대응하는 키-값 쌍들(KV1)은 저장 매체(200)에서 물리 어드레스들(PA500~PA600)에 대응하는 메모리 유닛들에 저장된 상태일 수 있다.
그리고, 논리 어드레스들(LA1200~LA1300)은 물리 어드레스들(PA850~PA950)에 맵핑된 상태일 수 있다. 다른 말로 하면, 논리 어드레스들(LA1200~LA1300)에 대응하는 키-값 쌍들(KV2)은 저장 매체(200)에서 물리 어드레스들(PA850~PA950)에 대응하는 메모리 유닛들에 저장된 상태일 수 있다.
호스트 장치(20)는 압축 동작을 수행하면, 논리 어드레스들(LA1200~LA1300)에 대응하는 데이터가 키-값 쌍들(KV1)로 변경되었으므로, 라이트 요청(WRQ)을 메모리 시스템(10)으로 전송할 수 있다. 컨트롤러(100)는 호스트 장치(20)의 라이트 요청(WRQ)에 응답하여, 키-값 쌍들(KV1)을 저장 매체(200)에서 물리 어드레스들(PA300~PA400)에 대응하는 새로운 메모리 유닛들에 저장하기 위해 라이트 동작을 수행하고, 논리 어드레스들(LA1200~LA1300)을 물리 어드레스들(PA300~PA400)에 맵핑시킬 수 있다.
또한, 컨트롤러(100)는 호스트 장치(20)의 제어에 따라 물리 어드레스들(PA500~PA600)에 대응하는 메모리 유닛들에 저장된 데이터, 즉, 레벨 i(LVi)의 키-값 쌍들(KV1)을 무효화시킬 수 있다. 또한, 미도시되었지만, 컨트롤러(100)는 호스트 장치(20)의 제어에 따라 물리 어드레스들(PA850~PA950)에 대응하는 메모리 유닛들에 저장된 데이터, 즉, 레벨 i+1(LVi+1)의 키-값 쌍들(KV2)을 무효화시킬 수 있다.
한편, 호스트 장치(20)가 상술한 압축 동작을 수행하는 동안, 메모리 시스템(10)은 상당한 기입 증폭(write amplification)을 겪을 수 있다. 예를 들어, 메모리 시스템(10)은 물리 어드레스들(PA500~PA600)의 메모리 유닛들에 저장되어 있던 데이터를 물리 어드레스들(PA300~PA400)의 메모리 유닛들에 새로 저장해야 한다. 이때, 메모리 시스템(10)은 실제로는 변경되지 않은 데이터에 대해서도 다시 저장해야 할 수 있다.
또한 메모리 시스템(10)의 기입 증폭은 일반적으로 단일 SST 파일의 크기가 클수록 증가할 수 있다. 여기에, 가비지 컬렉션 동작과 같은 메모리 시스템(10)의 백그라운드 동작이 더해지면 메모리 시스템(10)의 기록 증폭은 심화될 수 있다. 기입 증폭이 증가하면, 메모리 시스템(10)의 성능이 저하되고, 저장 매체(200)의 마모가 가속화됨으로써 메모리 시스템(10)의 수명이 단축될 수 있다.
도5는 본 발명의 실시 예에 따라 오픈 메모리 영역들(OPMR)을 레벨들에 할당하는 방법을 도시하는 도면이다.
우선, 저장 매체(200)의 메모리 영역들을 설명하면 다음과 같다. 컨트롤러(100)는 저장 매체(200)에서 복수의 메모리 영역들을 관리할 수 있다. 메모리 영역은 논리적인 메모리 단위일 수 있다. 각 메모리 영역은 저장 매체(200)에 포함된 복수의 비휘발성 메모리 장치들에 걸쳐 형성될 수 있다. 각 메모리 영역은 복수의 비휘발성 메모리 장치들 각각에 포함된 하나 이상의 메모리 블록들을 포함하도록 형성될 수 있다. 각 메모리 영역은 복수의 비휘발성 메모리 장치들 각각에 포함된 동일한 블록 어드레스를 가지는 메모리 블록들을 포함하도록 형성될 수 있다. 메모리 블록은 비휘발성 메모리 장치의 소거 단위일 수 있다. 메모리 블록은 물리 어드레스로 식별가능한 복수의 메모리 유닛들을 포함할 수 있다.
또한 메모리 영역들은 복수의 메모리 셀들을 포함할 수 있다. 저장 용량이 1비트부터 4비트까지의 메모리 셀은 각각 SLC(Single Level Cell), MLC(Multi Level Cell), TLC(Triple Level Cell), 및 QLC(Quadruple Level Cell)로 일컬어 진다. 컨트롤러(100)는 메모리 영역의 메모리 셀들이 어떤 저장 용량을 가질 것인지를 결정하고 결정된 저장 용량만큼 메모리 영역에 데이터를 저장할 수 있다.
이제 도5를 참조하면, 메모리 영역들(MR51~MR52)은 데이터가 가득 차있고, 빈 공간이 없는 상태일 수 있다. 메모리 영역들(MR53~MR54)은 비어있고, 데이터를 저장하는데 사용되기 위해서 대기하는 상태일 수 있다. 메모리 영역들(MR55, MR56)은 오픈 메모리 영역들(OPMR)로서, 데이터를 저장하기 위해 사용되는 중일 수 있다.
컨트롤러(100)는 동시에 복수의(도5에서는 예를 들어 2개의) 오픈 메모리 영역들(OPMR)을 사용할 수 있다. 컨트롤러(100)는 오픈 메모리 영역들(OPMR)의 사용 시작 전에, 오픈 메모리 영역들(OPMR) 각각을 하나 이상의 레벨들에 할당할 수 있다. 예를 들어, 오픈 메모리 영역(MR55)은 레벨들(LV0, LV1, LV2)에 할당되고, 오픈 메모리 영역(mr56)은 레벨들(LV3, LV4)에 할당될 수 있다.
컨트롤러(100)는 오픈 메모리 영역들(OPMR) 각각에, 대응하는 레벨들의 데이터(즉, 키-값 쌍)를 저장할 수 있다. 구체적으로, 컨트롤러(100)는 호스트 장치(20)로부터 도1의 라이트 요청(WRQ)을 수신하면, 라이트 요청(WRQ)에 포함된 데이터의 레벨(LV)을 확인함으로써 오픈 메모리 영역들(OPMR) 중 데이터를 저장할 오픈 메모리 영역을 결정할 수 있다.
호스트 장치(20)로부터 메모리 시스템(10)으로 전송된 데이터는 자신의 레벨(LV)에 할당된 오픈 메모리 영역에만 저장될 수 있다. 따라서, 레벨들(LV0, LV1, LV2)이 부여된 데이터는 오픈 메모리 영역들(OPMR) 중 오픈 메모리 영역(MR55)에만 저장되고, 레벨들(LV3, LV4)이 부여된 데이터는 오픈 메모리 영역들(OPMR) 중 오픈 메모리 영역(MR56)에만 저장될 수 있다.
실시 예에 따라, 컨트롤러(100)는 단일의 SST 파일의 크기에 따라 동시에 사용할 오픈 메모리 영역들(OPMR)의 개수를 결정할 수 있다. 구체적으로, 단일의 SST 파일의 크기가 클수록 컨트롤러(100)는 더 많은 개수의 오픈 메모리 블록들을 사용할 수 있다.
예를 들어 단일의 SST 파일이 64kb일 때, 컨트롤러(100)는 도5와 같이 2개의 오픈 메모리 영역들(MR55, MR56)을 사용할 수 있다.
예를 들어 단일의 SST 파일이 256kb일 때, 컨트롤러(100)는 제1 내지 제3 오픈 메모리 영역들을 사용할 수 있다. 예를 들어 제1 오픈 메모리 영역은 레벨 0 및 레벨 1에 대응하고, 제2 오픈 메모리 영역은 레벨2 및 레벨 3에 대응하고, 제3 오픈 메모리 영역은 레벨 4에 대응할 수 있다.
실시 예에 따라, 저장 매체(200)에서 동시에 사용되는 오픈 메모리 블록들(OPMR)의 총 개수는 호스트 장치(20)가 관리하는 레벨들의 총 개수 이하일 수 있다.
실시 예에 따라, 호스트 장치(20)는 메모리 시스템(10)으로 자신의 데이터베이스 정보를 전송할 수 있다. 데이터베이스 정보는 단일 SST 파일의 크기와 LSM 트리 구조에 포함된 레벨들의 총 개수를 포함할 수 있다. 컨트롤러(100)는 호스트 장치(20)로부터 전송된 데이터베이스 정보에 근거하여 동시에 사용할 오픈 메모리 블록들(OPMR)의 개수를 결정하고, 오픈 메모리 블록들(OPMR) 각각을 어떤 레벨들에 할당할 것인지 결정할 수 있다.
한편, 오픈 메모리 영역들(OPMR) 각각에 저장된 데이터는 결국 유사한 속성을 가질 수 있다. 앞서 살펴본 바와 같이, 보다 상위 레벨의 데이터는 최신 데이터이고, 보다 하위 레벨의 데이터는 구식 데이터이므로, 오픈 메모리 영역(MR55)에 저장된 데이터는 오픈 메모리 영역(MR56)에 저장된 데이터보다 최신일 수 있다.
도6은 본 발명의 실시 예에 따라 오픈 메모리 영역들(MR55, MR56)의 저장 용량을 도시하는 도면이다.
도6을 참조하면, 컨트롤러(100)는 오픈 메모리 영역들(MR55, MR56) 각각이 할당된 레벨들에 근거하여 오픈 메모리 영역들(MR55, MR56) 각각의 저장 용량을 결정할 수 있다. 구체적으로, 컨트롤러(100)는, 오픈 메모리 영역(MR56)이 할당된 레벨들(LV3, LV4)이 오픈 메모리 영역(MR55)이 할당된 레벨들(LV0, LV1, LV2)보다 낮으므로, 오픈 메모리 영역(MR56)이 오픈 메모리 영역(MR55)보다 더 큰 저장 용량을 가지도록 설정할 수 있다.
예를 들어, 컨트롤러(100)는 오픈 메모리 영역(MR55)의 메모리 셀들을 TLC로서 사용하고, 오픈 메모리 영역(MR56)의 메모리 셀들을 QLC로서 사용할 수 있다.
이러한 까닭은, 보다 상위 레벨들에 할당된 오픈 메모리 영역(MR55)에는 비교적 최신인 데이터가 저장될 것이고 또한 적은 개수의 SST 파일들이 저장될 것이다. 반면에, 보다 하위 레벨들에 할당된 오픈 메모리 영역(MR56)에는 비교적 오래된 데이터가 저장될 것이고 많은 개수의 SST 파일들이 저장될 것이다. 따라서, 레벨들에 따라 저장 용량을 다르게 하면, 오버 프로비저닝(Over-provisioning)이 증가하게 되어 메모리 시스템(10)의 용량이 효율적으로 사용될 수 있다.
도7은 본 발명의 실시 예에 따라 컨트롤러(100)가 가비지 컬렉션 동작(GC)을 수행하는 방법을 도시하는 도면이다.
도7을 참조하면, 컨트롤러(100)는 하나 이상의 소스 메모리 영역들에 저장된 유효 데이터를 목적지 메모리 영역에 저장하고 소스 메모리 영역들에 저장된 데이터를 소거하는 가비지 컬렉션 동작(GC)을 수행할 수 있다. 이때, 컨트롤러(100)는 저장 용량 별로 소스 메모리 영역들을 분리하여 가비지 컬렉션 동작을 수행할 수 있다. 구체적으로 컨트롤러(100)는 동일한 목적지 메모리 영역으로 함께 병합될 소스 메모리 블록들로서 동일한 저장 용량을 가진 메모리 영역들만 선택할 수 있다.
구체적으로, 컨트롤러(100)는 동일한 저장 용량을 가진 메모리 영역들(MR71~MR72)만 공통의 목적지 메모리 영역(MR73)으로 함께 병합되는 소스 메모리 영역들로 선택할 수 있다. 또한, 컨트롤러(100)는 동일한 저장 용량을 가진 메모리 영역들(MR74~MR75)만 공통의 목적지 메모리 영역(MR76)으로 함께 병합되는 소스 메모리 영역들로 선택할 수 있다. 따라서, 가비지 컬렉션 동작(GC)이 수행된 뒤에도, 목적지 메모리 영역에 저장된 데이터는 여전히 서로 유사한 속성을 가질 수 있다.
저장 용량 별로 소스 메모리 영역들을 분리하는 것은 저장된 데이터의 레벨들 별로 소스 메모리 영역들을 분리하는 것을 의미할 수 있다. 즉, 컨트롤러(100)는 동일한 목적지 메모리 영역으로 함께 병합될 소스 메모리 블록들로서 동일한 레벨들의 데이터가 저장된 메모리 영역들만 선택할 수 있다. 구체적으로, 도6과 도7을 함께 참조하면, 메모리 영역들(MR71~MR72)은 동일한 레벨들(LV0, LV1, LV2)의 데이터를 저장하므로, 동일한 목적지 메모리 영역(MR73)으로 함께 병합될 소스 메모리 블록들로서 선택될 수 있다. 또한, 메모리 영역들(MR74~MR75)은 동일한 레벨들(LV3, LV4)의 데이터를 저장하므로, 동일한 목적지 메모리 영역(MR76)으로 함께 병합될 소스 메모리 블록들로서 선택될 수 있다.
이처럼 서로 유사한 속성을 가지는 데이터를 함께 관리하는 것은 메모리 시스템(10)의 성능 향상에 도움이 될 수 있다. 예를 들어, 서로 유사한 속성을 가지는 데이터는 비슷한 속도로 무효화되기 때문에, 가비지 컬렉션 동작의 비용이 절감될 수 있다.
한편, 도7은 소스 메모리 영역들(MR71~MR72, MR74~MR75)이 2개의 그룹들로 구분되고 2개의 목적지 메모리 영역들(MR73, MR76)로 병합되는 경우를 도시하지만, 본 발명의 실시 예에 따르면 이에 한정되지 않는다. 예를 들어, 동시에 k개의 오픈 메모리 블록들이 사용되는 경우, 소스 메모리 영역들은 k개의 그룹들로 구분되고 k개의 목적지 메모리 영역들로 병합될 수 있다.
도8은 본 발명의 실시 예에 따라 도3의 압축 동작이 수행될 때 메모리 시스템(10)의 라이트 동작 없이 맵핑 변경을 수행하는 방법을 도시하는 도면이다.
도8을 참조하면, 호스트 장치(20)는 논리 어드레스들(LA100~LA200)에 대응되었던 키-값 쌍들(KV1)을 논리 어드레스들(LA1200~LA1300)에 대응시키기 위해, 맵핑 변경 요청을 메모리 시스템(10)으로 전송할 수 있다. 호스트 장치(20)의 맵핑 변경 요청은 논리 어드레스들(LA100~LA200)과 논리 어드레스들(LA1200~LA1300)을 포함할 수 있다.
컨트롤러(100)는 호스트 장치(20)의 맵핑 변경 요청에 응답하여 논리 어드레스들(LA100~LA200)에 맵핑되었던 물리 어드레스들(PA500~PA600)을 논리 어드레스들(LA1200~LA1300)에 맵핑시킬 수 있다. 물리 어드레스들(PA500~PA600)에 대응하는 메모리 유닛들에 저장된 데이터, 즉, 키-값 쌍들(KV1)은 논리 어드레스들(LA1200~LA1300)에 맵핑된 상태에서 유효하게 유지될 수 있다.
그리고 컨트롤러(100)는 논리 어드레스들(LA100~LA200)과 물리 어드레스들(PA500~PA600) 간의 맵핑 관계를 언맵시킬 수 있다.
또한, 미도시되었지만, 컨트롤러(100)는 맵핑 변경 요청에 응답하여 물리 어드레스들(PA850~PA950)에 대응하는 메모리 유닛들에 저장된 데이터, 즉, 레벨 i+1(LVi+1)의 키-값 쌍들(KV2)을 무효화시킬 수 있다. 실시 예에 따라, 컨트롤러(100)는 맵핑 변경 요청 이외의 호스트 장치(20)의 별도의 제어에 따라 레벨 i+1(LVi+1)의 키-값 쌍들(KV2)을 무효화시킬 수 있다.
상술한 컨트롤러(100)의 맵핑 변경 방식에 따르면 도4에서 수행된 물리 어드레스들(PA300~PA400)에 대한 키-값 쌍들(KV1)의 라이트 동작이 생략될 수 있다. 즉, 메모리 시스템(10)은 저장 매체(200)에 대한 라이트 동작 없이, 호스트 장치(20)의 압축 결과를 저장 매체(200)에 반영할 수 있다.
따라서, 본 발명에 따르면, 불필요한 라이트 동작이 생략되므로 메모리 시스템(10)의 기입 증폭이 감소되고, 그 결과 메모리 시스템(10)의 성능이 향상되며 수명이 연장될 수 있다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
호스트 장치(1100)는 도1의 호스트 장치(20)와 실질적으로 동일하게 구성되고 동작할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 도1의 컨트롤러(100)와 실질적으로 동일하게 구성되고 동작할 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 9에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 9에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 11를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(10), 도 9의 SSD(1200), 도 10의 메모리 시스템(2200), 도 11의 메모리 시스템(3200)으로 구성될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 13을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 데이터 처리 시스템
10: 메모리 시스템
100: 컨트롤러
200: 저장 매체
OPMR: 오픈 메모리 영역
20: 호스트 장치

Claims (18)

  1. 복수의 메모리 영역들을 포함하는 저장 매체; 및
    상기 메모리 영역들 중 복수의 오픈 메모리 영역들 각각을 하나 이상의 레벨들에 할당하고, 호스트 장치로부터 수신된 데이터 및 상기 데이터의 레벨을 포함하는 라이트 요청에 응답하여 상기 레벨에 할당된 오픈 메모리 영역에 상기 데이터를 저장하도록 구성된 컨트롤러를 포함하되,
    상기 레벨은 LSM(Log Structured Merge) 트리 구조에서 상기 데이터가 포함된 소정 단위의 파일의 레벨인 메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 하나 이상의 레벨들에 근거하여 상기 오픈 메모리 영역들 각각의 저장 용량을 결정하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는 제1 오픈 메모리 영역이 할당된 하나 이상의 레벨들이 제2 오픈 메모리 영역이 할당된 하나 이상의 레벨들보다 낮으면, 상기 제1 오픈 메모리 영역의 저장 용량을 상기 제2 오픈 메모리 영역의 저장 용량보다 크게 설정하는 메모리 시스템.
  4. 제2항에 있어서,
    상기 컨트롤러는 상기 메모리 영역들 중 동일한 저장 용량을 가진 메모리 영역들만 동일한 목적지 메모리 영역으로 함께 병합될 소스 메모리 블록들로서 선택하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 컨트롤러는 상기 메모리 영역들 중 동일한 레벨들의 데이터가 저장된 메모리 영역들만 동일한 목적지 메모리 영역으로 함께 병합될 소스 메모리 블록들로서 선택하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 컨트롤러는 상기 파일의 크기에 따라 상기 오픈 메모리 영역들의 개수를 결정하는 메모리 시스템.
  7. 복수의 물리 어드레스들에 대응하는 복수의 메모리 유닛들을 포함하는 저장 매체; 및
    상기 물리 어드레스들과 논리 어드레스들의 맵핑 관계를 관리하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는 호스트 장치로부터 수신된 맵핑 변경 요청에 응답하여, 제1 논리 어드레스들에 맵핑되었던 제1 물리 어드레스들을 제2 논리 어드레스들에 맵핑시키는 메모리 시스템.
  8. 제7항에 있어서,
    상기 컨트롤러는 상기 맵핑 변경 요청에 응답하여 상기 제1 논리 어드레스들과 상기 제1 물리 어드레스들의 맵핑 관계를 언맵시키는 메모리 시스템.
  9. 제7항에 있어서,
    상기 컨트롤러는 상기 맵핑 변경 요청에 응답하여 상기 제1 물리 어드레스들에 대응하는 메모리 유닛들에 저장된 데이터를 유효 상태로 유지하는 메모리 시스템.
  10. 제7항에 있어서,
    상기 컨트롤러는 상기 맵핑 변경 요청에 응답하여 상기 제2 논리 어드레스들에 맵핑되었던 제2 물리 어드레스들에 대응하는 메모리 유닛들에 저장된 데이터를 무효화시키는 메모리 시스템.
  11. 제7항에 있어서,
    상기 맵핑 변경 요청은 상기 제1 논리 어드레스들 및 상기 제2 논리 어드레스들을 포함하고,
    상기 제1 논리 어드레스들은 LSM 트리 구조에서 상위 레벨의 키-값 쌍들에 대응하고,
    상기 제2 논리 어드레스들은 상기 LSM 트리 구조에서 하위 레벨의 키-값 쌍들에 대응하는 메모리 시스템.
  12. 복수의 메모리 영역들을 포함하는 저장 매체;
    상기 저장 매체를 제어하도록 구성된 컨트롤러; 및
    키-값 쌍 및 상기 키-값 쌍의 레벨을 포함하는 라이트 요청을 상기 컨트롤러로 전송하도록 구성되되, 상기 레벨은 LSM 트리 구조에서 상기 키-값 쌍이 포함된 소정 단위의 파일의 레벨인, 호스트 장치를 포함하되,
    상기 컨트롤러는 상기 메모리 영역들 중 복수의 오픈 메모리 영역들 각각을 하나 이상의 레벨들에 할당하고, 상기 라이트 요청에 응답하여 상기 키-값 쌍의 상기 레벨에 할당된 오픈 메모리 영역에 상기 키-값 쌍을 저장하는 데이터 처리 시스템.
  13. 제12항에 있어서,
    상기 컨트롤러는 상기 하나 이상의 레벨들에 근거하여 상기 오픈 메모리 영역들 각각의 저장 용량을 결정하는 데이터 처리 시스템.
  14. 제13항에 있어서,
    상기 컨트롤러는 제1 오픈 메모리 영역이 할당된 하나 이상의 레벨들이 제2 오픈 메모리 영역이 할당된 하나 이상의 레벨들보다 낮으면, 상기 제1 오픈 메모리 영역의 저장 용량을 상기 제2 오픈 메모리 영역의 저장 용량보다 크게 설정하는 데이터 처리 시스템.
  15. 제13항에 있어서,
    상기 컨트롤러는 상기 메모리 영역들 중 동일한 저장 용량을 가진 메모리 영역들만 동일한 목적지 메모리 영역으로 함께 병합될 소스 메모리 블록들로서 선택하는 데이터 처리 시스템.
  16. 제12항에 있어서,
    상기 컨트롤러는 상기 메모리 영역들 중 동일한 레벨들의 데이터가 저장된 메모리 영역들만 동일한 목적지 메모리 영역으로 함께 병합될 소스 메모리 블록들로서 선택하는 데이터 처리 시스템.
  17. 제12항에 있어서,
    상기 호스트 장치는 상기 컨트롤러로 데이터베이스 정보를 전송하고,
    상기 컨트롤러는 상기 데이터베이스 정보에 근거하여 상기 오픈 메모리 영역들의 개수를 결정하고, 상기 오픈 메모리 영역들 각각이 할당되는 상기 하나 이상의 레벨들을 결정하는 데이터 처리 시스템.
  18. 제17항에 있어서,
    상기 데이터베이스 정보는 상기 파일의 크기 및 상기 LSM 트리 구조에 포함된 레벨들의 총 개수를 포함하는 데이터 처리 시스템.
KR1020190169138A 2019-12-17 2019-12-17 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템 KR20210077467A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190169138A KR20210077467A (ko) 2019-12-17 2019-12-17 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템
US16/886,485 US11487669B2 (en) 2019-12-17 2020-05-28 Memory system for storing data of log-structured merge tree structure and data processing system including the same
CN202010618521.9A CN112988044A (zh) 2019-12-17 2020-06-30 存储器***及包括该存储器***的数据处理***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190169138A KR20210077467A (ko) 2019-12-17 2019-12-17 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템

Publications (1)

Publication Number Publication Date
KR20210077467A true KR20210077467A (ko) 2021-06-25

Family

ID=76317972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190169138A KR20210077467A (ko) 2019-12-17 2019-12-17 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템

Country Status (3)

Country Link
US (1) US11487669B2 (ko)
KR (1) KR20210077467A (ko)
CN (1) CN112988044A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041338A (ko) * 2020-09-25 2022-04-01 연세대학교 산학협력단 쓰기 최적화 데이터베이스에서의 디스크 스캔 연산 gpu 오프로딩 방법
KR20230018032A (ko) * 2021-07-29 2023-02-07 단국대학교 산학협력단 존 스토리지에서의 키-값 스토어 파일 저장 장치 및 방법
WO2023121338A1 (ko) * 2021-12-23 2023-06-29 재단법인대구경북과학기술원 Lsm-tree 및 근사 인덱싱에 기반한 ftl을 이용하는 ssd 장치 및 그 동작 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11126378B1 (en) * 2020-05-27 2021-09-21 Western Digital Technologies, Inc. Rate limit on the transitions of zones to open
US11194521B1 (en) 2020-05-27 2021-12-07 Western Digital Technologies, Inc. Rate limit on the transitions of streams to open
CN115168317B (zh) * 2022-07-29 2023-04-07 北京志凌海纳科技有限公司 一种lsm树存储引擎构建方法和***

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10289722B2 (en) 2015-11-17 2019-05-14 Samsung Electronics Co., Ltd. System and methods for multi-level key-value store
US10691693B2 (en) * 2018-01-30 2020-06-23 Salesforce.Com, Inc. Cache for efficient record lookups in an LSM data structure
US10445022B1 (en) * 2018-04-26 2019-10-15 Alibaba Group Holding Limited Optimization of log-structured merge (LSM) tree-based databases using object solid state drive (SSD) devices
US10909102B2 (en) * 2018-12-06 2021-02-02 Vmware, Inc. Systems and methods for performing scalable Log-Structured Merge (LSM) tree compaction using sharding
US11093472B2 (en) * 2018-12-07 2021-08-17 Vmware, Inc. Using an LSM tree file structure for the on-disk format of an object storage platform
US11436139B2 (en) * 2019-05-10 2022-09-06 Microsoft Technology Licensing, Llc Object storage change-events
US11392555B2 (en) * 2019-05-15 2022-07-19 Pure Storage, Inc. Cloud-based file services

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041338A (ko) * 2020-09-25 2022-04-01 연세대학교 산학협력단 쓰기 최적화 데이터베이스에서의 디스크 스캔 연산 gpu 오프로딩 방법
KR20230018032A (ko) * 2021-07-29 2023-02-07 단국대학교 산학협력단 존 스토리지에서의 키-값 스토어 파일 저장 장치 및 방법
WO2023121338A1 (ko) * 2021-12-23 2023-06-29 재단법인대구경북과학기술원 Lsm-tree 및 근사 인덱싱에 기반한 ftl을 이용하는 ssd 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US20210182202A1 (en) 2021-06-17
CN112988044A (zh) 2021-06-18
US11487669B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
KR102533207B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US20210182202A1 (en) Memory system and data processing system including the same
CN112597069A (zh) 存储***、主机***和存储***的操作方法
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
KR102527265B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11681462B2 (en) Memory system, operating method thereof and computing system
US11543990B2 (en) Data storage apparatus with extended lifespan and operation method thereof
US20230031745A1 (en) Memory system and controller of memory system
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
CN110389907B (zh) 电子装置
US11635896B2 (en) Method and data storage apparatus for replacement of invalid data blocks due to data migration
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20210240627A1 (en) Data storage appratus and operating method thereof
KR20190091035A (ko) 메모리 시스템 및 그것의 동작 방법
KR20210156010A (ko) 저장 장치 및 그 동작 방법
US20200089421A1 (en) Data storage device, operation method thereof, and storage system including the same
US11720276B2 (en) Memory system and controller for managing write status
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20210048349A (ko) 메모리 시스템
CN113010092A (zh) 数据存储设备及其操作方法
KR20210079894A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN112328516A (zh) 控制器、控制器的操作方法以及包括控制器的存储装置
US11954351B2 (en) Memory system, operating method thereof, and data processing system for processing duplicate data
US11294587B2 (en) Data storage device capable of maintaining continuity of logical addresses mapped to consecutive physical addresses, electronic device including the same, and method of operating the data storage device
KR20230135357A (ko) 메모리 시스템 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination