KR102533207B1 - 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 - Google Patents

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 Download PDF

Info

Publication number
KR102533207B1
KR102533207B1 KR1020180102987A KR20180102987A KR102533207B1 KR 102533207 B1 KR102533207 B1 KR 102533207B1 KR 1020180102987 A KR1020180102987 A KR 1020180102987A KR 20180102987 A KR20180102987 A KR 20180102987A KR 102533207 B1 KR102533207 B1 KR 102533207B1
Authority
KR
South Korea
Prior art keywords
block
block group
data
controller
bad
Prior art date
Application number
KR1020180102987A
Other languages
English (en)
Other versions
KR20200025521A (ko
Inventor
박진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180102987A priority Critical patent/KR102533207B1/ko
Priority to US16/217,470 priority patent/US11055007B2/en
Priority to CN201811611221.7A priority patent/CN110874188B/zh
Publication of KR20200025521A publication Critical patent/KR20200025521A/ko
Priority to US17/368,281 priority patent/US20210333999A1/en
Application granted granted Critical
Publication of KR102533207B1 publication Critical patent/KR102533207B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/804—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout to prevent clustered faults
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/886—Masking faults in memories by using spares or by reconfiguring with partially good memories combining plural defective memory devices to provide a contiguous address range, e.g. one device supplies working blocks to replace defective blocks in another device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술의 일 실시예에 의한 데이터 저장 장치는 복수의 메모리 블럭의 집합인 저장부 및 호스트 장치로부터 전송되는 요청에 따라 저장부에 대한 데이터 입출력을 제어하며, 동시에 선택 가능한 기 설정된 개수의 메모리 블럭을 그룹화하여 적어도 하나의 제 1 블럭그룹을 구성하고, 배드 블럭이 발생된 제 1 블럭그룹의 배드 블럭을 스페어 블럭으로 치환하여 적어도 하나의 제 2 블럭그룹을 구성하며, 제 2 블럭그룹 중, 배드 블럭과 치환된 스페어 블럭이 배드 블럭과 동일한 다이 내의 동일한 플래인에 존재하지 않는 제 2 블럭그룹을 특수 블럭그룹으로 관리하며, 기 설정된 속성을 갖는 데이터를 특수 블럭그룹에 라이트하도록 구성되는 컨트롤러를 포함하도록 구성될 수 있다.

Description

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템{Data Storage Device and Operation Method Thereof, Storage System Having the Same}
본 발명은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템에 관한 것이다.
저장 장치는 호스트 장치와 연결되어 호스트의 요청에 따라 데이터 입출력 동작을 수행한다. 저장 장치는 데이터를 저장하기 위해 다양한 저장 매체를 사용할 수 있다.
저장 장치는 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치, 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리 장치, 특히 비휘발성 메모리에 데이터를 저장하는 장치를 포함할 수 있다.
플래시 메모리를 사용한 저장 매체는 대용량, 비휘발성, 낮은 단가 및 적은 전력 소모, 고속 데이터 처리 속도를 제공하는 등의 장점이 있다.
저장 매체를 고속을 동작시키기 위하여 복수의 독립적인 메모리 영역에 동시에 접근하는 인터리빙 방식이 사용되고 있다. 그리고, 인터리빙 방식을 효율적으로 이용하기 위해서는 동시에 접근할 수 있도록 그룹화된 메모리 영역에 대한 유지 및 관리가 수반되어야 함은 물론이다.
본 기술의 실시예는 동시 동작하는 메모리 그룹을 효율적으로 관리할 수 있는 데이터 저장 장치 및 동작 방법과 이를 포함하는 스토리지 시스템을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 복수의 메모리 블럭의 집합인 저장부; 및 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하며, 동시에 선택 가능한 기 설정된 개수의 메모리 블럭을 그룹화하여 적어도 하나의 제 1 블럭그룹을 구성하고, 배드 블럭이 발생된 상기 제 1 블럭그룹의 상기 배드 블럭을 스페어 블럭으로 치환하여 적어도 하나의 제 2 블럭그룹을 구성하며, 상기 제 2 블럭그룹 중, 상기 배드 블럭과 치환된 스페어 블럭이 상기 배드 블럭과 동일한 플래인에 존재하지 않는 제 2 블럭그룹을 특수 블럭그룹으로 관리하며, 기 설정된 속성을 갖는 데이터를 상기 특수 블럭그룹에 라이트하도록 구성되는 컨트롤러;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 복수의 플래인을 포함하는 적어도 하나의 다이를 구비하며, 상기 복수의 플래인 각각이 복수의 메모리 블럭의 집합인 저장부; 및 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하며, 상기 적어도 하나의 다이 각각에 포함되는 상기 복수의 플래인 각각으로부터 선택되는 하나의 메모리 블럭을 그룹화하여 적어도 하나의 제 1 블럭그룹을 구성하고, 배드 블럭이 발생된 상기 제 1 블럭그룹의 상기 배드 블럭을 스페어 블럭으로 치환하여 적어도 하나의 제 2 블럭그룹을 구성하며, 상기 제 2 블럭그룹 중 모든 메모리 블럭이 동시에 선택되지 않는 적어도 하나의 제 2 블럭그룹은 특수 블럭그룹으로 분류하여, 기 설정된 속성을 갖는 데이터를 기록하도록 구성되는 컨트롤러;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 복수의 메모리 블럭의 집합인 저장부 및, 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 상기 컨트롤러가, 동시에 선택 가능한 기 설정된 개수의 메모리 블럭을 그룹화하여 적어도 하나의 제 1 블럭그룹을 구성하는 단계; 상기 컨트롤러가, 배드 블럭이 발생된 상기 제 1 블럭그룹의 상기 배드 블럭을 스페어 블럭으로 치환하여 적어도 하나의 제 2 블럭그룹을 구성하고, 상기 제 2 블럭그룹 중, 상기 배드 블럭과 치환된 스페어 블럭이 상기 배드 블럭과 동일한 플래인에 존재하지 않는 제 2 블럭그룹을 특수 블럭그룹으로 구성하는 단계; 및 라이트 요청에 응답하여, 기 설정된 속성을 갖는 데이터를 상기 특수 블럭그룹에 라이트하는 단계;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 스토리지 시스템은 호스트 장치; 및 복수의 메모리 블럭의 집합인 저장부와, 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러를 포함하는 데이터 저장 장치;를 포함하고, 상기 컨트롤러는, 동시에 선택 가능한 기 설정된 개수의 메모리 블럭을 그룹화하여 적어도 하나의 제 1 블럭그룹을 구성하고, 배드 블럭이 발생된 상기 제 1 블럭그룹의 상기 배드 블럭을 스페어 블럭으로 치환하여 적어도 하나의 제 2 블럭그룹을 구성하며, 상기 제 2 블럭그룹 중, 상기 배드 블럭과 치환된 스페어 블럭이 상기 배드 블럭과 동일한 플래인에 존재하지 않는 제 2 블럭그룹을 특수 블럭그룹으로 관리하며, 기 설정된 속성을 갖는 데이터를 상기 특수 블럭그룹에 라이트하도록 구성될 수 있다.
본 기술에 의하면 인터리빙 방식으로 동작할 수 없게 된 메모리 그룹을 특수한 속성의 데이터를 저장하는 데 활용할 수 있다. 따라서 저장 장치의 활용도를 극대화할 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 3 내지 도 5는 일 실시예에 의한 저장부 관리 개념을 설명하기 위한 도면이다.
도 6은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 7은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 8은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 9 및 도 10은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 11은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 12는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(10)는 컨트롤러(110), 저장부(120) 및 버퍼 메모리부(130)를 포함할 수 있다.
컨트롤러(110)는 호스트 장치의 요청에 응답하여 저장부(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치의 프로그램(라이트) 요청에 따라 저장부(120)에 데이터가 프로그램되도록 할 수 있다. 그리고, 호스트 장치의 읽기 요청에 응답하여 저장부(120)에 기록되어 있는 데이터를 호스트 장치로 제공할 수 있다. 일 실시예에서, 컨트롤러(110)는 호스트 장치로부터 전송되는 커맨드 또는 요청(request)을 큐에 저장해 두고, 커맨드를 스케쥴링한 결과에 따라 커맨드를 처리할 수 있다.
저장부(120)는 컨트롤러(110)의 제어에 따라 데이터를 기록하거나 기록된 데이터를 출력할 수 있다. 저장부(120)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 저장부(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다. 저장부(120)는 적어도 하나의 다이를 포함할 수 있다. 각각의 다이는 복수의 플래인을 포함할 수 있다. 각각의 플래인은 적어도 하나의 메모리 블럭을 포함할 수 있고, 각각의 메모리 블럭은 복수의 메모리 셀을 포함하는 적어도 하나의 페이지를 포함하는 계층 구조를 가질 수 있다. 리드 및 라이트(프로그램) 동작은 예를 들어 페이지 단위로 수행될 수 있고, 소거 동작은 예를 들어 블럭 단위로 수행될 수 있다. 데이터 입출력 속도를 향상시키기 위해 리드 또는 라이트되는 데이터의 처리 단위는 데이터 저장 장치(10)의 제조 목적 등에 따라 결정될 수 있다. 나아가 저장부(120)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 이루어질 수 있다.
버퍼 메모리부(130)는 데이터 저장 장치(10)가 호스트 장치와 연동하여 데이터를 라이트하거나 읽는 등의 일련의 동작을 수행할 때 데이터를 임시 저장할 수 있는 공간으로 작용한다. 도 1에는 버퍼 메모리부(130)가 컨트롤러(110) 외부에 위치하는 경우를 예로 들어 도시하였으나, 버퍼 메모리부(130)는 컨트롤러(110) 내부에 또는 내부에도 구비될 수도 있음은 물론이다.
일 실시예에서, 컨트롤러(110)는 복수의 메모리 블럭을 기 설정된 기준에 따라 그룹화하여 "블럭그룹"으로 관리할 수 있다. 블럭그룹에 포함되는 메모리 블럭들은 인터리빙 방식, 예를 들어, 채널 인터리밍 방식 또는 다이 인터리빙 방식 또는 칩 인터리빙 방식 등을 통해 실질적으로 동시에 선택될 수 있다.
호스트 장치의 라이트 요청, 또는 데이터 저장 장치(10)의 내부 라이트 커맨드에 따라 저장부(120)에 한 번에 기록되는 데이터는 "청크(Chunk)"라 지칭할 수 있다. 청크의 사이즈는 호스트 장치의 요청, 또는 기록될 데이터의 종류에 따라 가변적일 수 있다.
컨트롤러(110)가 저장부(120)를 블럭그룹으로 관리함에 따라 기 설정된 사이즈 이상의 청크 데이터는 동시에 선택 가능한 복수의 블럭에 동시에 라이트될 수 있고, 동시에 선택 가능한 각 블럭그룹에 저장된 청크 데이터는 해당 블럭그룹으로부터 동시에 리드될 수 있다.
한편, 저장부(120)를 구성하는 메모리 셀들은 한정된 수명을 가지며, 사용 중에 다양한 원인에 의해 정상적으로 동작하지 못하게 될 수 있다. 그리고, 이러한 메모리 셀들이 포함된 메모리 블럭은 "배드블럭"으로 처리될 수 있다.
블럭그룹에 포함된 메모리 블럭들은 동시에 선택하도록 그룹화되기 때문에, 어느 하나의 메모리 블럭이라도 배드 블럭으로 분류된다면 해당 블럭 그룹은 정상 동작할 수 없다.
컨트롤러(110)는 배드 블럭을 포함하는 블럭그룹이 논리적으로 정상적인 블럭그룹으로 인식될 수 있도록, 해당 블럭 그룹 내의 배드 블럭을 여분의 블럭으로 대체하여 블럭 그룹을 재구성할 수 있다.
일 실시예에서, 컨트롤러(110)는 다이 인터리빙 방식으로 저장부(120)를 동작시키기 위해, 각 다이의 각 플래인으로부터 동일하거나 상이한 위치의 메모리 블럭을 선택하여 블럭 그룹을 구성할 수 있다. 그리고, 이러한 블럭 그룹에 배드 블럭이 발생한 경우, 배드 블럭을 대체할 여분의 블럭(치환 메모리 블럭)은 배드 블럭과 동일하거나 상이한 다이, 또는 동일하거나 상이한 플래인에서 선택될 수 있다. 만약, 치환 메모리 블럭이 배드 블럭과 동일한 다이 내의 동일한 플래인에서 선택된다면 해당 블럭그룹은 여전히 다이 인터리빙이 가능한 상태가 된다. 하지만, 치환 메모리 블럭이 배드 블럭과 동일한 다이 내의 상이한 플래인, 또는 상이한 다이 내에서 선택된다면 해당 블럭그룹은 인터리빙 방식으로 동작할 수 없게 된다.
블럭그룹이 인터리빙 방식으로 동작할 수 없다는 것은, 블럭그룹에 포함되는 복수의 메모리 블럭이 동시에 선택될 수 없고 복수회에 걸쳐 선택됨을 의미한다.
따라서, 본 기술의 일 실시예에 의한 컨트롤러(110)는 적어도 하나의 다이를 포함하는 저장부(120)에 대해 각 다이에 포함되는 각 플래인에서 각각 하나의 메모리 블럭을 선택하고 그룹화하여 적어도 하나의 제 1 블럭 그룹을 구성할 수 있다. 또한, 컨트롤러(110)는 각 다이에 포함되는 각각의 플래인의 일부로부터 적어도 하나의 블럭을 선택하고 그룹화하여 적어도 하나의 제 2 블럭 그룹을 구성할 수 있다.
다른 관점에서, 컨트롤러(110)는 복수의 다이 내 복수의 플래인 각각에 포함된 동일하거나 상이한 위치의 블럭을 그룹화하여 제 1 블럭그룹(노멀 블럭그룹)을 구성하고 관리할 수 있다.
제 1 블럭그룹(노멀 블럭그룹)에 포함된 메모리 블럭 중 적어도 하나가 배드 블럭으로 처리된 경우, 컨트롤러는 해당 배드 블럭을 스페어 블럭(치환 메모리 블럭)으로 대체하고, 제 2 블럭그룹(재구성 블럭그룹)을 구성할 수 있다. 이 경우, 치환 메모리 블럭이 배드 블럭과 동일한 다이 내의 동일한 플래인에 위치하지 않는다면 해당 제 2 블럭그룹(재구성 블럭그룹)은 인터리빙 방식으로 동작하지 않는 특성을 띄게 된다.
일 실시예에서, 컨트롤러(110)는 제 2 블럭그룹(재구성 블럭그룹) 중, 배드 블럭과 교체된 치환 메모리 블럭이 배드 블럭과 동일한 다이 내의 동일한 플래인에 존재하지 않는 제 2 블럭그룹(재구성 블럭그룹)의 정보(예를 들어, 어드레스)를 별도의 블럭 풀(pool)에 특수 블럭그룹으로 관리할 수 있다. 그리고, 라이트 대상데이터 중, 기 설정된 속성을 갖는 데이터를 특수 블럭그룹에 라이트하도록 구성될 수 있다.
다른 관점에서, 컨트롤러(110)는 블럭그룹 중 동시 선택이 불가능한 블럭 그룹을 특수 블럭그룹으로 관리하고, 기 설정된 속성을 갖는 데이터의 라이트 요청이 검출되면 해당 데이터를 특수 블럭그룹에 라이트하도록 구성될 수 있다.
도 2는 일 실시예에 의한 컨트롤러의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 컨트롤러(110)는 중앙처리장치(111), 호스트 인터페이스(113), ROM(1151), RAM(1153), 버퍼 매니저(117) 및 메모리 인터페이스(119)를 포함할 수 있다.
중앙처리장치(111)는 저장부(120)에 대한 데이터의 읽기 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), RAM(1151), 메모리 인터페이스(119)에 전달하도록 구성될 수 있다. 일 실시예에서, 중앙처리장치(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 일 실시예에서, 중앙처리장치(111)는 저장부(120)를 관리하기 위한 가비지 콜렉션, 주소맵핑, 웨어레벨링 등을 수행하기 위한 플래시 변환계층(FTL)의 기능, 저장부(120)로부터 독출된 데이터의 에러를 검출하고 정정하는 기능 등을 수행할 수 있다.
호스트 인터페이스(113)는 중앙처리장치(111)의 제어에 따라 호스트 장치로부터 커맨드 및 클럭신호를 수신하고 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 특히, 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
ROM(1151)은 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
RAM(1153)은 컨트롤러(110)의 동작에 필요한 데이터 또는 컨트롤러(110)에 의해 생성된 데이터를 저장할 수 있다.
버퍼 매니저(117)는 각 버퍼 메모리부(130)의 사용 상태를 관리하도록 구성될 수 있다.
메모리 인터페이스(119)는 컨트롤러(110)와 저장부(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스(119)는 중앙처리장치(111)의 제어에 따라 버퍼 메모리부에 일시 저장된 데이터를 저장부(120)에 기입할 수 있다. 그리고 저장부(120)로부터 독출되는 데이터를 버퍼 메모리부로 전달하여 일시 저장할 수 있다.
도 3 내지 도 5는 일 실시예에 의한 저장부 관리 개념을 설명하기 위한 도면이다.
도 3을 참조하면, 저장부(120)는 복수의 다이(DIE0~DIEi)를 포함할 수 있다. 각 다이(DIE0~DIEi)는 복수의 플래인(PLANE0~PLANEj)을 포함할 수 있다. 컨트롤러(110)는 각각의 플래인(PLANE0~PLANEj)에서 동일하거나 상이한 위치의 블럭을 선택하고 그룹화하여 블럭그룹(SUPER BLCCK0~SUPER BLOCKk)을 구성할 수 있다. 저장부(120)는 또한 블럭그룹에 포함되지 않는 여분의 블럭들(SPARE BLOCKS0~Sn)을 포함할 수 있다.
복수의 메모리 다이(DIE0~DIEi)에 포함된 복수의 플래인((PALNE0~PLANEj)*i)은 l개의 채널(CH0~CHl) 및 m개의 경로(WAY0~WAYm)를 통해 데이터를 입출력할 수 있다. 즉, 1개의 채널을 (i/l)개의 경로가 공유하고 1개의 경로를 j개의 플래인이 공유하는 것을 예시하였다.
컨트롤러(110)는 복수의 메모리 블럭을 기 설정된 기준에 따라 그룹화하여 "블럭그룹"으로 관리할 수 있다. 예를 들어, 하나의 블럭그룹에 포함되는 메모리 블럭들은 다이 인터리빙 방식을 통해 실질적으로 동시에 선택될 수 있다.
일 실시예에서, 컨트롤러(110)는 다이 인터리빙 방식으로 저장부(120)를 동작시키기 위해, 각 다이의 각 플래인으로부터 동일하거나 상이한 위치의 메모리 블럭을 선택하여 블럭그룹을 구성할 수 있다.
따라서, 본 기술의 일 실시예에 의한 컨트롤러(110)는 적어도 하나의 다이를 포함하는 저장부(120)에 대해 각 다이에 포함되는 각 플래인에서 각각 하나의 메모리 블럭을 선택하고 그룹화하여 적어도 하나의 제 1 블럭그룹(노멀 블럭그룹)을 구성할 수 있다.
한편, 저장부(120)를 제 1 블럭그룹에 포함된 메모리 블럭 중 배드 블럭이 발생하면 해당 블럭 그룹은 정상 동작할 수 없다.
도 4를 참조하여 설명하면 다음과 같다.
예를 들어, 블럭그룹 718(SUPER BLOCK 718)에 포함되는 메모리 블럭 중, 1번 다이의 1번 플래인의 메모리 블럭이 배드 블럭 처리될 수 있다. 유사하게, 블럭그룹 820(SUPER BLOCK 820)에 포함되는 메모리 블럭 중, 3번 다이의 1번 플래인의 메모리 블럭, 4번 다이의 0번 플래인 및 1번 플래인의 메모리 블럭이 배드 블럭 처리될 수 있다. 또한, 블럭그룹 829(SUPER BLOCK 829)에 포함되는 메모리 블럭 중, 0번 다이의 1번 플래인의 메모리 블럭이 배드 블럭 처리될 수 있다.
그러므로, 컨트롤러(110)는 각 다이에 포함되는 각각의 플래인의 일부로부터 선택된 적어도 하나의 블럭을 그룹화하여 적어도 하나의 제 2 블럭 그룹을 구성할 수 있다.
다시 말해, 제 1 블럭그룹(노멀 블럭그룹)에 포함된 메모리 블럭 중 적어도 하나가 배드 블럭으로 처리된 경우, 컨트롤러는 해당 배드 블럭을 스페어 블럭(치환 메모리 블럭)으로 대체하고, 제 2 블럭그룹(재구성 블럭그룹)을 구성할 수 있다. 이 경우, 치환 메모리 블럭이 배드 블럭과 동일한 다이 내의 동일한 플래인에 위치하지 않는다면 해당 제 2 블럭그룹(재구성 블럭그룹)은 인터리빙 방식으로 동작하지 않는 특성을 띄게 된다.
일 실시예에서, 컨트롤러(110)는 제 2 블럭그룹(재구성 블럭그룹) 중, 배드 블럭과 교체된 치환 메모리 블럭이 배드 블럭과 동일한 다이 내의 동일한 플래인에 존재하지 않는 제 2 블럭그룹(재구성 블럭그룹)을 별도의 블럭 풀(pool)에 "특수 블럭그룹"으로 관리할 수 있다. 그리고, 라이트 대상 데이터 중, 기 설정된 속성을 갖는 데이터를 특수 블럭그룹에 라이트하도록 구성될 수 있다.
다른 관점에서, 컨트롤러(110)는 블럭그룹 중 동시 선택이 불가능한 블럭 그룹을 특수 블럭그룹으로 관리하고, 기 설정된 속성을 갖는 데이터의 라이트 요청이 검출되면 해당 데이터를 특수 블럭그룹에 라이트하도록 구성될 수 있다.
도 4를 참조하면, 컨트롤러(110)는 배드 블럭을 포함하는 제 1 블럭그룹(SUPER BLOCK718, SUPER BLOCK820, SUPER BLOCK829)이 논리적으로 정상적인 제 1 블럭그룹으로 인식될 수 있도록, 해당 블럭 그룹 내의 배드 블럭을 여분의(spare) 블럭으로 대체하여 블럭 그룹을 재구성하고 제 2 블럭그룹(재구성 블럭그룹)으로 관리할 수 있다.
도 5를 참조하면, 블럭그룹 718(SUPER BLOCK 718)에 발생한 배드 블럭을 스페어 블럭(S0)으로 대체하고, 블럭그룹 820(SUPER BLOCK 820)에 발생한 배드 블럭을 스페어 블럭(S0, S1, S2)으로 대체하며, 블럭그룹 829(SUPER BLOCK 829)에 발생한 배드 블럭을 스페어 블럭(S3)으로 대체할 수 있다.
컨트롤러(110)는 제 2 블럭그룹(재구성 블럭그룹) 중, 배드 블럭과 교체된 치환 메모리 블럭이 배드 블럭과 동일한 다이 내의 동일한 플래인에 존재하지 않는 제 2 블럭그룹(재구성 블럭그룹)을 별도의 블럭 풀(121)에 "특수 블럭그룹"으로 관리할 수 있다(RE SUPER BLOCK 0~2). 그리고, 라이트 대상 데이터 중, 기 설정된 속성을 갖는 데이터를 특수 블럭그룹에 라이트하도록 구성될 수 있다.
도 5에 도시한 블럭 풀(121)은 특수 블럭그룹의 논리적 구성을 나타낸다.
일 실시예에서, 기 설정된 속성을 갖는 데이터는 다음 중 어느 하나일 수 있으나 이에 한정되지 않는다.
1. 랜덤 데이터(이전 라이트 시의 논리 블럭 어드레스와 연속되지 않는 논리 블럭 어드레스를 갖는 메모리 블럭에 라이트되는 데이터)
2. 기 설정된 사이즈 이하의 사이즈를 갖는 데이터
3. 시스템 데이터(예를 들어, 맵 데이터)
4. 단일 레벨 셀(Single Level Cell; SLC) 데이터
상기 예시한 데이터들은 연속적으로 라이트되는 특성이 없거나 청크 사이즈가 작은 특징이 있다. 즉, 인터리빙 방식으로 동시에 선택되는 메모리 셀에 기록되지 않아도 처리 속도가 저하되지 않는다.
따라서, 본 기술에서는 특수 블럭그룹으로 분류된 블럭그룹에 기 설정된 속성의 데이터를 기록하므로써, 특수 블럭그룹의 활용 효율을 극대화할 수 있다.
한편, 라이트 요청은 호스트 장치에 의해서 또는 데이터 저장 장치(10) 자체적으로 발행될 수 있다. 호스트 장치가 발행하는 라이트 요청은 예를 들어 사용자 데이터를 기록하기 위한 요청일 수 있다.
데이터 저장 장치(10)가 자체적으로 발생하는 라이트 요청은 가비지 컬렉션, 또는 웨어 레벨링에 수반되는 라이트 요청일 수 있다.
라이트요청의 발행 주체가 어떤 장치이든지, 본 기술에서는 라이트 요청에 따른 데이터가 기 설정된 속성을 갖는 경우, 특수 블럭그룹에 라이트 데이터를 저장할 수 있다.
도 6은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도로서, 호스트 장치의 라이트 요청에 응답하여 데이터를 저장하는 예를 나타낸다.
도 6도 6을 참조하면, 라이트 커맨드 및 이에 따라 라이트 대상 데이터가 데이터 저장 장치(10)로 제공될 수 있다(S101).
컨트롤러(110)는 라이트할 데이터의 속성을 판단할 수 있다(S103). 데이터의 속성이 기 설정된 속성이 아닌 경우(제 1 속성), 컨트롤러(110)는 제 1 블럭그룹 즉, 노멀 블럭그룹을 할당하고(S105), 할당한 노멀 블럭그룹에 제 1 속성의 데이터가 라이트되도록 한다(S109).
한편, 라이트할 데이터의 속성이 기 설정된 속성(제 2 속성)인 경우, 컨트롤러(110)는 제 2 블럭 그룹(재구성 블럭 그룹) 중, 특수 블럭그룹을 할당하고(S107), 할당한 특수 블럭그룹에 제 2 속성의 데이터가 라이트되도록 한다(S109).
일 실시예에서, 제 2 속성을 갖는 데이터는 랜덤 데이터, 기 설정된 사이즈 이하의 사이즈를 갖는 데이터, 시스템 데이터(예를 들어, 맵 데이터), 단일 레벨 셀(Single Level Cell; SLC) 데이터일 수 있으나 이에 한정되는 것은 아니다.
도 7은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도로서, 가비지 컬렉션 동작의 예를 설명하기 위한 도면이다.
도 7을 참조하면, 컨트롤러(110)는 데이터 저장 장치(10)의 동작 중 또는 대기 중에(S20), 저장부(120) 내에 프리 블럭이 기 설정된 임계값(TH) 이상 확보되어 있는지 주기적으로 확인할 수 있다(S301:Y)).
만약, 프리 블럭이 임계값(TH) 미만으로 감소하였다면(S301:Y), 컨트롤러(110)는 블럭 병합을 수행하기 위하여 소스 블럭을 선택할 수 있다(S303).
소스 블럭은 예를 들어 가비지 컬렉션 수행의 결과로 소거될 블럭을 의미한다. 소스 블럭은 예를 들어, 유효(Valid) 데이터가 적은 블럭 순서, 무효(Invalid) 데이터가 많은 블럭 순서 등 블럭 병합에 효율적인 기 설정된 기준에 따라 선택될 수 있다.
이후, 컨트롤러(110)는 선택된 소스 블럭 내의 유효 데이터의 속성을 파악할 수 있다(S305). 그리고, 데이터의 속성에 기초하여 목적(destination) 블럭을 할당할 수 있다(S307).
소스 블럭 내 유효 데이터의 속성을 파악하는 단계(S307)에서, 유효 데이터의 속성이 기 설정된 속성이 아닌 경우(제 1 속성), 컨트롤러(110)는 제 1 블럭그룹 즉, 노멀 블럭그룹을 할당할 수 있다(S3071). 만약, 목적 블럭으로 복사될 유효 데이터의 속성이 기 설정된 속성(제 2 속성)인 경우, 컨트롤러(110)는 제 2 블럭 그룹(재구성 블럭 그룹) 중, 특수 블럭그룹을 할당할 수 있다(S3073).
일 실시예에서, 제 2 속성을 갖는 데이터는 랜덤 데이터, 기 설정된 사이즈 이하의 사이즈를 갖는 데이터, 시스템 데이터(예를 들어, 맵 데이터), 단일 레벨 셀(Single Level Cell; SLC) 데이터일 수 있으나 이에 한정되는 것은 아니다.
목적 블럭이 할당되면, 컨트롤러(110)는 할당된 목적 블럭에 유효 데이터를 병합할 수 있다(S309). 이제, 소스 블럭은 소거되고(S311) 맵 테이블은 갱신될 수 있다(S313).
도 8은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 8을 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리 장치(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 내지 도 4에 도시한 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다
버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터 저장 장치(1200)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 9 및 도 10은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1 내지 도 4에 도시된 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 10을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 1 내지 도 4에 도시한 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 11은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 11을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 8의 데이터 저장 장치(1200), 도 9의 메모리 시스템(3200), 도 10의 메모리 시스템(4200)으로 구성될 수 있다.
도 12는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 12를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
20 : 읽기 제어부
110 : 컨트롤러
120 : 저장부
130 : 버퍼 메모리부

Claims (20)

  1. 복수의 메모리 블럭의 집합인 저장부; 및
    호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하며, 동시에 선택 가능한 기 설정된 개수의 메모리 블럭을 그룹화하여 적어도 하나의 제 1 블럭그룹을 구성하고, 배드 블럭이 발생된 상기 제 1 블럭그룹의 상기 배드 블럭을 스페어 블럭으로 치환하여 적어도 하나의 제 2 블럭그룹을 구성하며, 상기 제 2 블럭그룹 중, 상기 배드 블럭과 치환된 스페어 블럭이 상기 배드 블럭과 동일한 플래인에 존재하지 않는 제 2 블럭그룹을 특수 블럭그룹으로 관리하며, 기 설정된 속성을 갖는 데이터를 상기 특수 블럭그룹에 라이트하도록 구성되는 컨트롤러;
    를 포함하도록 구성되는 데이터 저장 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 저장부는 복수의 플래인을 포함하는 적어도 하나의 다이를 구비하고, 상기 복수의 플래인 각각은 복수의 메모리 블럭의 집합이며,
    상기 컨트롤러는 상기 플래인 내의 동일하거나 상이한 위치의 블럭을 그룹화하여 상기 제 1 블럭그룹을 구성하는 데이터 저장 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 특수 블럭그룹은, 상기 배드 블럭과 치환된 스페어 블럭이 상기 배드 블럭과 동일한 다이 내의 동일한 플래인에 존재하지 않는 적어도 하나의 제 2 블럭그룹으로 구성되는 데이터 저장 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 기 설정된 속성을 갖는 데이터는 랜덤 데이터, 기 설정된 사이즈 이하의 사이즈를 갖는 데이터, 시스템 데이터, 단일 레벨 셀(Single Level Cell; SLC) 데이터 중 어느 하나인 데이터 저장 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 컨트롤러는 상기 특수 블럭그룹의 정보를 별도의 블럭 풀에 관리하도록 구성되는 데이터 저장 장치.
  6. 복수의 플래인을 포함하는 적어도 하나의 다이를 구비하며, 상기 복수의 플래인 각각이 복수의 메모리 블럭의 집합인 저장부; 및
    호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하며, 상기 적어도 하나의 다이 각각에 포함되는 상기 복수의 플래인 각각으로부터 선택되는 하나의 메모리 블럭을 그룹화하여 적어도 하나의 제 1 블럭그룹을 구성하고, 배드 블럭이 발생된 상기 제 1 블럭그룹의 상기 배드 블럭을 스페어 블럭으로 치환하여 적어도 하나의 제 2 블럭그룹을 구성하며, 상기 제 2 블럭그룹 중 모든 메모리 블럭이 동시에 선택되지 않는 적어도 하나의 제 2 블럭그룹은 특수 블럭그룹으로 분류하여, 기 설정된 속성을 갖는 데이터를 기록하도록 구성되는 컨트롤러;
    를 포함하도록 구성되는 데이터 저장 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 컨트롤러는, 상기 배드 블럭이 발생된 상기 제 1 블럭그룹의 상기 배드 블럭을 상기 배드 블럭과 동일한 다이 내의 상이한 플래인, 또는 상기 배드 블럭과 상이한 다이에 위치하는 스페어 블럭으로 치환하여 상기 특수 블럭그룹을 구성하는 데이터 저장 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 컨트롤러는 상기 플래인 내의 동일하거나 상이한 위치의 블럭을 그룹화하여 상기 제 1 블럭그룹을 구성하는 데이터 저장 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 기 설정된 속성을 갖는 데이터는 랜덤 데이터, 기 설정된 사이즈 이하의 사이즈를 갖는 데이터, 시스템 데이터, 단일 레벨 셀(Single Level Cell; SLC) 데이터 중 어느 하나인 데이터 저장 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 컨트롤러는 상기 특수 블럭그룹의 정보를 별도의 블럭 풀에 관리하도록 구성되는 데이터 저장 장치.
  11. 복수의 메모리 블럭의 집합인 저장부 및, 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 컨트롤러가, 동시에 선택 가능한 기 설정된 개수의 메모리 블럭을 그룹화하여 적어도 하나의 제 1 블럭그룹을 구성하는 단계;
    상기 컨트롤러가, 배드 블럭이 발생된 상기 제 1 블럭그룹의 상기 배드 블럭을 스페어 블럭으로 치환하여 적어도 하나의 제 2 블럭그룹을 구성하고, 상기 제 2 블럭그룹 중, 상기 배드 블럭과 치환된 스페어 블럭이 상기 배드 블럭과 동일한 플래인에 존재하지 않는 제 2 블럭그룹을 특수 블럭그룹으로 구성하는 단계; 및
    라이트 요청에 응답하여, 기 설정된 속성을 갖는 데이터를 상기 특수 블럭그룹에 라이트하는 단계;
    를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 저장부는 복수의 플래인을 포함하는 적어도 하나의 다이를 구비하고, 상기 복수의 플래인 각각은 복수의 메모리 블럭의 집합이며,
    상기 제 1 블럭그룹을 구성하는 단계는, 상기 컨트롤러가 상기 플래인 내의 동일하거나 상이한 위치의 블럭을 그룹화하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 특수 블럭그룹을 구성하는 단계는, 상기 배드 블럭과 치환된 스페어 블럭이 상기 배드 블럭과 동일한 다이 내의 동일한 플래인에 존재하지 않는 적어도 하나의 제 2 블럭그룹을 상기 특수 블럭그룹으로 분류하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 기 설정된 속성을 갖는 데이터는 랜덤 데이터, 기 설정된 사이즈 이하의 사이즈를 갖는 데이터, 시스템 데이터, 단일 레벨 셀(Single Level Cell; SLC) 데이터 중 어느 하나인 데이터 저장 장치의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 특수 블럭그룹을 구성하는 단계는, 상기 특수 블럭그룹의 정보를 별도의 블럭 풀에 관리하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  16. 호스트 장치; 및
    복수의 메모리 블럭의 집합인 저장부와, 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러를 포함하는 데이터 저장 장치;를 포함하고,
    상기 컨트롤러는, 동시에 선택 가능한 기 설정된 개수의 메모리 블럭을 그룹화하여 적어도 하나의 제 1 블럭그룹을 구성하고, 배드 블럭이 발생된 상기 제 1 블럭그룹의 상기 배드 블럭을 스페어 블럭으로 치환하여 적어도 하나의 제 2 블럭그룹을 구성하며, 상기 제 2 블럭그룹 중, 상기 배드 블럭과 치환된 스페어 블럭이 상기 배드 블럭과 동일한 플래인에 존재하지 않는 제 2 블럭그룹을 특수 블럭그룹으로 관리하며, 기 설정된 속성을 갖는 데이터를 상기 특수 블럭그룹에 라이트하도록 구성되는 스토리지 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 저장부는 복수의 플래인을 포함하는 적어도 하나의 다이를 구비하고, 상기 복수의 플래인 각각은 복수의 메모리 블럭의 집합이며,
    상기 컨트롤러는 상기 플래인 내의 동일하거나 상이한 위치의 블럭을 그룹화하여 상기 제 1 블럭그룹을 구성하는 스토리지 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 특수 블럭그룹은, 상기 배드 블럭과 치환된 스페어 블럭이 상기 배드 블럭과 동일한 다이 내의 동일한 플래인에 존재하지 않는 적어도 하나의 제 2 블럭그룹으로 구성되는 스토리지 시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18 항에 있어서,
    상기 기 설정된 속성을 갖는 데이터는 랜덤 데이터, 기 설정된 사이즈 이하의 사이즈를 갖는 데이터, 시스템 데이터, 단일 레벨 셀(Single Level Cell; SLC) 데이터 중 어느 하나인 스토리지 시스템.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 컨트롤러는 상기 특수 블럭그룹의 정보를 별도의 블럭 풀에 관리하도록 구성되는 스토리지 시스템.
KR1020180102987A 2018-08-30 2018-08-30 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 KR102533207B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180102987A KR102533207B1 (ko) 2018-08-30 2018-08-30 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US16/217,470 US11055007B2 (en) 2018-08-30 2018-12-12 Data storage device, operation method thereof and storage system having the same
CN201811611221.7A CN110874188B (zh) 2018-08-30 2018-12-27 数据存储装置、其操作方法以及具有其的存储***
US17/368,281 US20210333999A1 (en) 2018-08-30 2021-07-06 Data storage device, operation method thereof and storage system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180102987A KR102533207B1 (ko) 2018-08-30 2018-08-30 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Publications (2)

Publication Number Publication Date
KR20200025521A KR20200025521A (ko) 2020-03-10
KR102533207B1 true KR102533207B1 (ko) 2023-05-17

Family

ID=69641134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180102987A KR102533207B1 (ko) 2018-08-30 2018-08-30 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Country Status (3)

Country Link
US (1) US11055007B2 (ko)
KR (1) KR102533207B1 (ko)
CN (1) CN110874188B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420025B1 (ko) * 2017-06-19 2022-07-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10872678B1 (en) * 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device
KR20210017481A (ko) * 2019-08-08 2021-02-17 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
US20210055878A1 (en) * 2019-08-20 2021-02-25 Micron Technology, Inc. Data compaction within the same plane of a memory component
US11726869B2 (en) 2019-08-20 2023-08-15 Micron Technology, Inc. Performing error control operation on memory component for garbage collection
US11281578B2 (en) 2019-08-20 2022-03-22 Micron Technology, Inc. Garbage collection in a memory sub-system during a low battery state
US11282567B2 (en) 2019-08-20 2022-03-22 Micron Technology, Inc. Sequential SLC read optimization
US11281392B2 (en) 2019-08-28 2022-03-22 Micron Technology, Inc. Garbage collection in a memory component using an adjusted parameter
US10871910B1 (en) * 2019-09-27 2020-12-22 Western Digital Technologies, Inc. Non-volatile memory with selective interleaved coding based on block reliability
KR20210132253A (ko) * 2020-04-24 2021-11-04 삼성전자주식회사 메모리 장치
CN115543185B (zh) * 2022-03-30 2023-12-19 ***通信集团四川有限公司 数据存储管理方法及***、装置、计算机可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054351A (ja) * 2015-09-10 2017-03-16 株式会社東芝 メモリシステム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010505B2 (ja) * 2008-03-01 2012-08-29 株式会社東芝 メモリシステム
KR100974215B1 (ko) * 2008-10-02 2010-08-06 주식회사 하이닉스반도체 반도체 스토리지 시스템 및 그 제어 방법
CN103377143B (zh) * 2012-04-27 2016-12-21 群联电子股份有限公司 存储器管理方法、存储器控制器与存储器存储装置
US9811413B2 (en) * 2014-07-30 2017-11-07 Apple Inc. Orphan block management in non-volatile memory devices
US10114562B2 (en) * 2014-09-16 2018-10-30 Sandisk Technologies Llc Adaptive block allocation in nonvolatile memory
KR20170044780A (ko) 2015-10-15 2017-04-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20170059658A (ko) 2015-11-23 2017-05-31 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20170078315A (ko) * 2015-12-29 2017-07-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20180047329A (ko) * 2016-10-31 2018-05-10 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102648774B1 (ko) * 2016-11-10 2024-03-19 에스케이하이닉스 주식회사 랜더마이즈 동작을 수행하는 반도체 메모리 장치
KR102645572B1 (ko) * 2016-11-29 2024-03-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10037152B2 (en) * 2016-12-19 2018-07-31 Alibaba Group Holding Limited Method and system of high-throughput high-capacity storage appliance with flash translation layer escalation and global optimization on raw NAND flash
US10528469B2 (en) * 2017-01-12 2020-01-07 SK Hynix Inc. Memory system for writing data based on types of command and data and operating method of the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054351A (ja) * 2015-09-10 2017-03-16 株式会社東芝 メモリシステム

Also Published As

Publication number Publication date
CN110874188B (zh) 2023-02-28
KR20200025521A (ko) 2020-03-10
US20200073573A1 (en) 2020-03-05
US11055007B2 (en) 2021-07-06
CN110874188A (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
KR102533207B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US20210318820A1 (en) Data storage device and operating method thereof
KR102527265B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102583787B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11675699B2 (en) Data storage device, operation method thereof, and storage system including the same
KR102653843B1 (ko) 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템
CN110928805B (zh) 存储器***及其操作方法
US11543990B2 (en) Data storage apparatus with extended lifespan and operation method thereof
US20200152274A1 (en) Data storage apparatus, operating method thereof, and storage system including data storage apparatus
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11635896B2 (en) Method and data storage apparatus for replacement of invalid data blocks due to data migration
US10877853B2 (en) Data storage device and operation method optimized for recovery performance, and storage system having the same
CN114764396A (zh) 数据存储装置及其操作方法
KR20200029085A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11269528B2 (en) Data storage device with reduced memory access operation method thereof and controller therefor
CN111258494B (zh) 数据存储装置及操作方法、具有数据存储装置的存储***
CN113220216A (zh) 数据存储设备及其操作方法
US20200327069A1 (en) Data storage device and operation method thereof, controller using the same
US20200089421A1 (en) Data storage device, operation method thereof, and storage system including the same
US20210333999A1 (en) Data storage device, operation method thereof and storage system having the same
US11593006B2 (en) Data storage apparatus and method for managing valid data based on bitmap table
KR20230135357A (ko) 메모리 시스템 및 그 동작 방법
KR20220018757A (ko) 데이터 저장 장치 및 동작 방법
CN118215905A (zh) 用于主机缓冲区管理的数据存储设备和方法
KR20200127409A (ko) 데이터 저장 장치 및 이를 위한 컨트롤러와 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right