CN110389907B - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN110389907B
CN110389907B CN201811474493.7A CN201811474493A CN110389907B CN 110389907 B CN110389907 B CN 110389907B CN 201811474493 A CN201811474493 A CN 201811474493A CN 110389907 B CN110389907 B CN 110389907B
Authority
CN
China
Prior art keywords
superblock
logical address
data
write
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811474493.7A
Other languages
English (en)
Other versions
CN110389907A (zh
Inventor
郑锡训
许忈雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110389907A publication Critical patent/CN110389907A/zh
Application granted granted Critical
Publication of CN110389907B publication Critical patent/CN110389907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Valve Device For Special Equipments (AREA)
  • Noodles (AREA)
  • Surgical Instruments (AREA)
  • Memory System (AREA)

Abstract

本发明涉及一种电子装置，该电子装置包括：控制器；以及非暂时性计算机可读存储介质，被配置成存储使控制器执行进程的操作代码。非暂时性计算机可读存储介质包括多个存储块。进程包括将多个存储块分组为多个超级块；根据与请求写入的数据相对应的一个或多个逻辑地址，在多个超级块之中选择第一超级块并写入数据；并且将第一超级块映射到第一逻辑地址范围。第一逻辑地址范围由对应于超级块大小的连续地址来配置，并且该连续地址的起始地址是一个或多个逻辑地址的起始逻辑地址。

Description

电子装置
相关申请的交叉引用
本申请要求于2018年4月18日向韩国知识产权局提交的申请号为10-2018-0044785的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
各个实施例总体涉及一种电子装置，并且更特别地，涉及一种包括非易失性存储器装置的电子装置。
背景技术
电子装置可响应于从外部装置接收的写入请求存储由外部装置提供的数据。电子装置还可响应于从外部装置接收的读取请求，将存储的数据提供给外部装置。外部装置通常被称为主机装置或简称为主机。使用电子装置的外部装置的示例包括计算机、数码相机、蜂窝电话等。电子装置可在外部装置的制造期间被嵌入在外部装置中，或者可被单独制造并然后连接到外部装置。
发明内容
在实施例中，电子装置包括：控制器；以及非暂时性计算机可读存储介质，被配置成存储使控制器执行进程的操作代码，其中该非暂时性计算机可读存储介质包括多个存储块，其中进程包括将多个存储块分组为多个超级块；根据与请求写入的数据相对应的一个或多个写入目标逻辑地址，在多个超级块之中选择第一超级块，并写入数据；并且将第一超级块映射到第一逻辑地址范围，并且其中第一逻辑地址范围由对应于超级块大小的连续地址配置，并且连续地址的起始地址是一个或多个写入目标逻辑地址的起始逻辑地址。
在实施例中，电子装置包括：控制器；以及非暂时性计算机可读存储介质，被配置成存储使控制器执行进程的操作代码，其中该非暂时性计算机可读存储介质包括多个存储块，并且其中进程包括：将多个存储块分组为多个超级块，并且将多个超级块之中的第一超级块分别映射到逻辑地址范围；并且将与请求写入的数据相对应的一个或多个写入目标逻辑地址与逻辑地址范围进行比较，并将数据写入第一超级块之中的至少一个超级块中。
在实施例中，存储器***包括：存储器装置，包括多个超级块；以及控制器，被配置成：根据落入分别映射到当前开放的超级块的逻辑地址范围内的一个或多个写入目标逻辑地址，控制存储器装置将数据写入当前开放的超级块之中的一个中；并且从超级块之中开放另一超级块，将另一逻辑地址范围映射到新开放的另一超级块，并且根据在分别映射到当前开放的超级块的逻辑地址范围之外的写入目标逻辑地址之中的一个或多个，控制存储器装置将数据写入到新开放的另一超级块中，其中逻辑地址范围是一组连续的逻辑地址，并且其中另一逻辑地址范围的起始地址是在分别映射到当前开放的超级块的逻辑地址范围之外的写入目标逻辑地址的起始地址。
从以下结合附图的详细描述中，本发明的这些和其它特征与优点对于本发明领域的技术人员将变得显而易见。
附图说明
图1是示出根据实施例的电子装置的框图。
图2是示出控制器将存储块分组为超级块的方法的示图。
图3是示出根据实施例的开放特定超级块的方法的示意图。
图4是示出控制器开放特定超级块的方法的示意图。
图5是示出控制器将数据连续写入特定超级块中的方法的示意图。
图6是示出控制器将数据写入特定超级块中并使先前版本的数据无效的方法的示意图。
图7是示出图1的控制器开放新的特定超级块的方法的示意图。
图8是控制器将数据写入正常超级块中的方法的示意图。
图9是示出控制器将数据连续写入特定超级块和正常超级块中的方法的示意图。
图10是示出根据实施例的控制器的操作方法的流程图。
图11是示出包括根据实施例的固态驱动器(SSD)的数据处理***的示图。
图12是示出包括根据实施例的存储器***的数据处理***的示图。
图13是示出包括根据实施例的存储器***的数据处理***的示图。
图14是示出包括根据实施例的存储器***的网络***的示图。
图15是示出包括在根据实施例的存储器***中的非易失性存储器装置的框图。
具体实施方式
在下文中，将通过本发明的示例性实施例参照附图来描述根据本发明的数据存储装置及其操作方法。然而，本发明可以不同的形式体现，并不应被解释为限于本文所阐述的实施例。相反，提供这些实施例以详细地描述本发明至本发明所属领域的技术人员能够实施本发明的技术构思的程度。
将理解的是，本发明的实施例不限于附图中所示的细节，其中附图不一定按比例绘制，并且在一些情况下，可能夸大了比例以更清楚地描绘本发明的某些特征。虽然使用了特定术语，但是应当理解，所使用的术语仅用于描述特定实施例，而不旨在限制本发明的范围。
将进一步理解的是，当元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，还将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个该元件或也可存在一个或多个中间元件。
当短语“……和……中的至少一个”在本文中与项目列表一起使用时，其表示列表中的单个项目或列表中项目的任何组合。例如，“A、B和C中的至少一个”指仅A或仅B或仅C，或A、B和C的任何组合。
本文所使用的术语“或”是指两种或更多种替代物中的一种，而不是两者或其的任何组合。
如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其指明所陈述元件的存在，并且不排除一个或多个其它元件的存在或添加。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任意和所有组合。
除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于形式化的意义来解释，除非本文明确地如此限定。
在以下描述中，为了提供本发明的彻底理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。
还注意到的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有特别说明，否则结合一个实施例所描述的元件可被单独使用或与另一实施例的其它元件组合使用，其中元件也被称为特征。
在下文中，将参照附图详细描述本发明的各个实施例。
图1是示出根据实施例的电子装置100的框图。
电子装置100可被配置成响应于主机装置的写入请求，存储从外部主机装置(未示出)提供的数据。而且，电子装置100可被配置成响应于主机装置的读取请求向主机装置提供存储的数据。
电子装置100可被配置成个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC、eMMC、RS-MMC和微型-MMC)、各种安全数字卡(SD、迷你-SD和微型-SD)、通用闪存(UFS)、固态驱动器(SSD)等。
例如，主机装置可包括个人计算机、膝上型计算机、智能电话、平板计算机、数码相机、游戏机、导航、虚拟现实装置、可穿戴装置等。电子装置100可以可拆卸地或永久地联接到主机装置。在主机装置的制造期间，可将电子装置100构建为主机装置的组成部分。可单独构建电子装置100，并且可将其可拆卸地联接到主机装置。
现参照图1，电子装置100可包括可操作地彼此联接的控制器110和存储介质120。
控制器110可控制电子装置100的操作。例如，控制器110可访问存储介质120来处理主机装置的请求。而且，控制器110可访问存储介质120以执行电子装置100的内部管理操作或后台操作。电子装置100的内部管理操作或后台操作可在没有来自主机装置的请求的情况下由控制器控制。
控制器110可将包括在存储介质120中的多个存储块(未示出)分组为多个超级块SB。超级块SB可以是用于控制器110的存储介质120中的存储器区域的、控制器110执行垃圾收集操作和损耗均衡操作的逻辑单位。如稍后将描述的，每一个超级块SB可被形成在包括在存储介质120中的多个非易失性存储器装置上。稍后将参照图2详细描述控制器110在存储介质120中形成超级块SB的方法。
控制器110可通过将超级块SB分类为开放超级块OPSB、关闭超级块CLSB和经擦除超级块ESB来存储并管理超级块SB。
首先，控制器110可选择，即开放一个或多个超级块SB以用于写入访问，并且可将它们作为开放超级块OPSB进行管理。开放超级块SB表示将经擦除超级块ESB指定为开放超级块OPSB。可对开放超级块OPSB进行写入访问，直到开放超级块OPSB不再包括空区域。当开放超级块OPSB不再包括空区域时，可关闭开放超级块OPSB，并且可将其作为关闭超级块CLSB来管理。
也就是说，如本文所使用的该术语，开放超级块OPSB包括存储了数据的区域和未存储数据的空区域。如本文所使用的该术语，封闭的超级块CLSB仅包括存储了数据的区域，并且不包括未存储数据的空区域。如本文所使用的该术语，经擦除超级块ESB仅包括未存储数据的空区域。
控制器110可将一个或多个开放超级块OPSB作为特定超级块SSB进行管理，并且可为每一个特定超级块SSB映射特定可用逻辑地址范围。逻辑地址可以是主机装置寻找并识别电子装置100的地址。
当请求写入的数据的一个或多个逻辑地址被包括在映射到某个特定超级块SSB的逻辑地址范围中时，相应数据可被写入相应特定超级块SSB中。相反地，当请求写入的数据的一个或多个逻辑地址未被包括在映射到某个特定超级块SSB的逻辑地址范围中时，相应数据无法被写入相应特定超级块SSB中。
能够被写入特定超级块SSB中的每一个中的数据可能是有限的。映射到各个特定超级块SSB的逻辑地址范围可以如下确定。
当开放超级块SB时，控制器110可将相应超级块SB指定为特定超级块SSB，并且可将该特定超级块SSB映射到特定逻辑地址范围。即，当开放新的特定超级块SSB时，控制器110可将该新的特定超级块SSB映射到特定逻辑地址范围。映射到特定超级块SSB的逻辑地址范围可由对应于超级块大小的连续逻辑地址来配置，并且逻辑地址范围的起始逻辑地址可以是待被首先写入相应特定超级块SSB中的数据的起始逻辑地址。
当从主机装置接收到写入请求时，控制器110可确定请求写入的数据是否能够被写入当前开放的特定超级块SSB中。详细地，控制器110可将请求写入的数据的一个或多个写入目标逻辑地址与分别映射到特定超级块SSB的逻辑地址范围进行比较。当数据的写入目标逻辑地址被包括在分别映射到特定超级块SSB的逻辑地址范围之中的至少一个逻辑地址范围中时，可将数据写入映射到相应逻辑地址范围的特定超级块SSB中。然而，当数据的写入目标逻辑地址甚至未被包括在分别映射到特定超级块SSB的逻辑地址范围之中的至少一个中时，如稍后将描述的，控制器110可在某些条件下开放新的特定超级块SSB以写入数据。在这种情况下，如上所述，映射到新的特定超级块SSB的逻辑地址范围可由对应于超级块大小的连续逻辑地址来配置，并且逻辑地址范围的起始逻辑地址可以是待被首先写入新的特定超级块SSB中的数据的起始逻辑地址。
为了开放新的特定超级块SSB，控制器110可进一步确定当前开放的特定超级块SSB的数量是否小于参考数量。当请求写入的数据无法被写入当前开放的特定超级块SSB中时，如果当前开放的特定超级块SSB的数量小于参考数量，则控制器110可开放新的特定超级块SSB。
然而，在当前开放的特定超级块SSB的数量等于参考数量时，控制器110可能不会另外开放特定超级块。这样，在任何给定时间处，特定超级块SSB的最大数量无法超过参考数量。这控制了在存储介质120中同时使用的特定超级块SSB的最大数量。
当特定超级块的数量已经达到参考数量且主机接收的数据的逻辑地址不与分配给特定超级块中的一个的任何范围相对应时，控制器可控制将这些数据写入正常超级块NSB中。更具体地，控制器110可将一个或多个开放超级块OPSB作为正常超级块NSB来管理。正常超级块NSB是被指定为写入无法写入当前开放的特定超级块SSB或新的特定超级块SSB中的数据的超级块。正常超级块NSB是在开放时未被映射到逻辑地址范围的超级块。控制器110可保留预定数量的正常超级块NSB。如果某个正常超级块NSB被关闭，则控制器110可开放新的超级块SB并将相应超级块SB指定为正常超级块NSB。这样，控制器将正常超级块的数量保持在预定数量。
因此，请求写入的数据可被优先写入到特定超级块SSB中。然而，当特定超级块SSB对于请求写入的数据不可用时，那么请求写入的数据可被写入到正常超级块NSB中。
控制器110可生成并管理特定超级块列表SSB_LIST和正常超级块列表NSB_LIST。特定超级块列表SSB_LIST可包括与特定超级块SSB相关的信息和与映射到特定超级块SSB中的每一个的逻辑地址范围相关的信息。与特定超级块SSB相关的信息可包括被分组为特定超级块SSB的存储块的块地址。正常超级块列表NSB_LIST可包括与正常超级块NSB相关的信息。与正常超级块NSB相关的信息可包括被分组为正常超级块NSB的存储块的块地址。通过首先检查特定超级块列表SSB_LIST，并且然后是否需要正常超级块列表NSB_LIST，控制器110可根据上述方法选择超级块来存储请求写入的数据。
根据实施例，当从开放特定超级块SSB时起经过参考时间时，即使特定超级块SSB尚未充满数据，控制器110也可关闭相应特定超级块SSB。
根据控制器110的控制，存储介质120可存储从控制器110传输的数据，并且可读取存储的数据并将读取的数据传输到控制器110。如下面将参照图2更详细地描述的，控制器110可以通过将存储介质120分组为超级块SB来访问存储介质120。
图2是示出图1的控制器110将存储块MB分组为超级块SB的方法的示意图。
参照图2，存储介质120可包括非易失性存储器装置D1至D4。非易失性存储器装置D1至D4中的每一个可包括多个存储块MB。每一个存储块MB可包括可一起擦除的存储器单元。换言之，存储块MB可以是非易失性存储器装置执行擦除操作的单位。
控制器110可将包括在非易失性存储器装置D1至D4中的存储块MB分组为超级块SB。每一个超级块SB可在非易失性存储器装置D1至D4上形成。分组到每一个超级块SB中的存储块MB可被均匀地分布在非易失性存储器装置D1至D4上。分组到每一个超级块SB中的存储块MB可被分别包括在非易失性存储器装置D1至D4中。例如，每一个超级块SB可包括来自每一个存储器装置D1至D4的至少一个存储块MB。
虽然在图2中示出了一个非易失性存储器装置中的一个存储块MB被包括在每一个超级块SB中，但应当注意的是，根据实施例，一个非易失性存储器装置中的、被包括在每一个超级块SB中的存储块MB的数量可以是至少两个。
超级块SB可以是控制器110并行地访问非易失性存储器装置D1至D4的单位。即，因为超级块SB在非易失性存储器装置D1至D4上形成，所以控制器110可并行地访问非易失性存储器装置D1至D4。为了通过并行地访问非易失性存储器装置D1至D4而将数据存储在存储介质120中，控制器110可将数据分开地写入开放超级块SB的存储块MB中。
非易失性存储器装置可以是包括以下的任何合适的非易失性存储器装置：诸如NAND闪存或NOR闪存的闪速存储器、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
虽然在图2中示出了存储介质120包括四个非易失性存储器装置D1至D4，但应当注意的是，包括在存储介质120中的非易失性存储器装置的数量不限于此。
图3是示出根据实施例的开放特定超级块SSB的方法的示意图。
参照图3，超级块SB1可由非易失性存储器装置D1至D4的存储块MB1至MB4来配置。当通过省略单元来简单地进行描述时，每一个存储块可具有例如“8”的存储容量。因此，超级块SB1可具有“32”的存储容量，即超级块大小为“32”。换言之，在图3的示例中，超级块SB1具有四倍于单个存储块容量的存储容量。
可假设对例如数据大小为“2”的每一个数据分配逻辑地址。在这种情况下，超级块大小可最多对应于16个逻辑地址。因此，当超级块SB1被指定为特定超级块时，映射到超级块SB1的逻辑地址范围可由16个连续逻辑地址来配置。
而且，当超级块SB1被指定为特定超级块时，映射到超级块SB1的逻辑地址范围可从待被首先写入超级块SB1的数据的起始逻辑地址开始。例如，当如图所示对应于逻辑地址LA101至LA104的数据被首先写入超级块SB1中时，映射到超级块SB1的逻辑地址范围可以是从起始逻辑地址LA101至逻辑地址LA116的16个连续逻辑地址。此后，控制器110可仅将与逻辑地址LA101至LA116相对应的数据写入到超级块SB1中。
同时，为了并行地写入访问存储器装置D1至D4，对应于逻辑地址LA101至LA104的数据可以通过被划分成预定写入单位而写入存储块MB1至MB4中。写入单位可对应于例如一个逻辑地址。在图3中，存储在各个存储块MB1至MB4中的数据被示出为相应逻辑地址。
在说明控制器110管理和访问超级块的方法时，将按原样应用图3中的假设。然而，这仅用于说明目的，并且应当注意的是，实施例不限于此。
图4是示出图1的控制器110开放特定超级块SSB1的方法的示意图。
参照图4，控制器110可从主机装置接收针对写入目标逻辑地址LA11至LA14的数据的写入请求WRITE1。当假设当前没有开放的特定超级块时，控制器110可开放新的特定超级块SSB1，该特定超级块SSB1由存储块MB11至MB14配置。
控制器110可将特定超级块SSB1映射到逻辑地址范围RLA1。逻辑地址范围RLA1可由从写入目标逻辑地址LA11至LA14的起始逻辑地址LA11开始的16个连续逻辑地址LA11至LA26来配置。
控制器110可生成与特定超级块SSB1和逻辑地址范围RLA1相关的信息，并且可将该信息包括在特定超级块列表SSB_LIST中。
通过并行地写入访问存储块MB11至MB14，控制器110可将写入目标逻辑地址LA11至LA14的数据写入特定超级块SSB1中。
图5是示出图1的控制器110将数据连续地写入特定超级块SSB1中的方法的示意图。
参照图5，控制器110可从主机装置接收针对写入目标逻辑地址LA18至LA23的数据的写入请求WRITE2。
控制器110可检查特定超级块列表SSB_LIST并且确定写入目标逻辑地址LA18至LA23的数据是否能够被写入特定超级块SSB1中。详细地，控制器110可确定写入目标逻辑地址LA18至LA23是否被包括在映射到特定超级块SSB1的逻辑地址范围RLA1中。当目标写入逻辑地址LA18至LA23被包括在逻辑地址范围RLA1中时，控制器110确定逻辑地址LA18至LA23的数据可被写入特定超级块SSB1中。
因此，通过并行地写入访问存储块MB11至MB14，控制器110可将写入目标逻辑地址LA18至LA23的数据连续地写入特定超级块SSB1中。
图6是示出图1的控制器110将数据连续地写入特定超级块SSB1中并使先前版本的数据无效的方法的示意图。
参照图6，控制器110可从主机装置接收针对写入目标逻辑地址LA13和LA14的数据的写入请求WRITE3。
控制器110可检查特定超级块列表SSB_LIST并且确定写入目标逻辑地址LA13和LA14的数据是否能够被写入特定超级块SSB1中。因为逻辑地址LA13和LA14被包括在映射到特定超级块SSB1的逻辑地址范围RLA1中，所以控制器110确定写入目标逻辑地址LA13和LA14的数据能够被写入特定超级块SSB1中。
因此，通过并行地写入访问存储块MB13和MB14，控制器110将写入目标逻辑地址LA13和LA14的数据写入特定超级块SSB1中。此时，存储在特定超级块SSB1中的写入目标逻辑地址LA13和LA14的先前数据将被无效。在图6中，由“X”标记被无效的数据。
图7是图1的控制器110开放新的特定超级块SSB2的方法的示例的示意图。
参照图7，控制器110可从主机装置接收针对写入目标逻辑地址LA50至LA55的数据的写入请求WRITE4。
控制器110可检查特定超级块列表SSB_LIST并且确定写入目标逻辑地址LA50至LA55的数据是否能够被写入特定超级块SSB1中。因为写入目标逻辑地址LA50至LA55未被包括在映射到特定超级块SSB1的逻辑地址范围RLA1中，所以控制器110确定写入目标逻辑地址LA50至LA55的数据无法被写入特定超级块SSB1中。
同时，假设允许当前同时开放的特定超级块的参考数量最大为“2”。因此，控制器110将开放由存储块MB21至MB24配置的新的特定超级块SSB2。
然后，控制器110将特定超级块SSB2映射到逻辑地址范围RLA2。逻辑地址范围RLA2可由从写入目标逻辑地址LA50至LA55的起始逻辑地址LA50开始的16个连续逻辑地址LA50至LA65来配置。
控制器110可生成与特定超级块SSB2和逻辑地址范围RLA2相关的信息，并且可将该信息包括在特定超级块列表SSB_LIST中。
通过并行地写入访问存储块MB21至MB24，控制器110可将写入目标逻辑地址LA50至LA55的数据写入特定超级块SSB2中。
图8是示出图1的控制器110将数据写入正常超级块NSB1中的方法的示意图。
参照图8，控制器110可从主机装置接收针对写入目标逻辑地址LA30至LA33的数据的写入请求WRITE5。
控制器110可检查特定超级块列表SSB_LIST并且确定写入目标逻辑地址LA30至LA33的数据是否能够被写入特定超级块SSB1和SSB2中。因为写入目标逻辑地址LA30至LA33未被包括在映射到特定超级块SSB1和SSB2的逻辑地址范围RLA1和RLA2中的任何一个中，所以控制器110确定写入目标逻辑地址LA30至LA33的数据无法被写入特定超级块SSB1和SSB2中。
作为示例，假设允许当前同时开放的特定超级块的参考数量最大被限制为“2”，控制器110无法再开放新的特定超级块。因此，控制器110可检查正常超级块列表NSB_LIST并且确认由当前开放的存储块MB31至MB34配置的正常超级块NSB1。
因此，通过并行地写入访问存储块MB31至MB34，控制器110可将写入目标逻辑地址LA30至LA33的数据写入正常超级块NSB1中。虽然在图8中示出了写入目标逻辑地址LA30至LA33的数据被首先写入正常超级块NSB1中，但应当注意的是，写入目标逻辑地址LA30至LA33的数据可继已经被写入的数据之后而写入正常超级块NSB1中。
正常超级块列表NSB_LIST可包括与当前开放的一个或多个正常超级块NSB相关的信息。
图9是图1的控制器110将数据连续地写入特定超级块SSB1和正常超级块NSB1中的方法的示意图。
参照图9，控制器110可从主机装置接收针对写入目标逻辑地址LA64至LA67的数据的写入请求WRITE6。
控制器110可检查特定超级块列表SSB_LIST并且确定写入目标逻辑地址LA64至LA67的数据是否能够被写入特定超级块SSB1和SSB2中。因为写入目标逻辑地址LA64和LA65被包括在映射到特定超级块SSB2的逻辑地址范围RLA2中，所以控制器110可确定目标写入逻辑地址LA64和LA65的数据可被写入特定超级块SSB2中。
因此，通过并行地写入访问存储块MB23和MB24，控制器110可将写入目标逻辑地址LA64和LA65的数据连续地写入特定超级块SSB2中。
因为写入目标逻辑地址LA66和LA67未被包括在映射到特定超级块SSB1和SSB2的逻辑地址范围RLA1和RLA2中，所以控制器110可确定写入目标逻辑地址LA66和LA67的数据无法被写入特定超级块SSB1和SSB2中。
作为示例，假设允许当前同时开放的特定超级块的参考数量最大被限制为“2”，控制器110无法再开放新的特定超级块。因此，控制器110可检查正常超级块列表NSB_LIST并且确认由当前开放的存储块MB31至MB34配置的正常超级块NSB1。
因此，通过并行地写入访问存储块MB31和MB32，控制器110可将写入目标逻辑地址LA66和LA67的数据连续地写入正常超级块NSB1中。
图10是示出图1所示的控制器110的操作方法的流程图。
参照图1和图10，在步骤S110中，控制器110可从主机装置接收针对与一个或多个写入目标逻辑地址相对应的数据的写入请求。
在步骤S120中，控制器110可确定分别映射到当前开放的特定超级块SSB的逻辑地址范围之中的至少一个逻辑地址范围是否包括与接收的数据相对应的写入目标逻辑地址。也就是说，控制器110可确定是否可将数据写入当前开放的特定超级块SSB中的至少一个中。当分别映射到当前开放的特定超级块SSB的逻辑地址范围之中的至少一个逻辑地址范围包括数据的写入目标逻辑地址时，进程可继续进行到步骤S130。当分别映射到当前开放的特定超级块SSB的逻辑地址范围之中甚至没有一个包括数据的写入目标逻辑地址时，进程继续进行到步骤S140。
在步骤S130中，控制器110可确定将数据写入当前开放的特定超级块中，该当前开放的特定超级块被映射到包括该数据的目标写入逻辑地址的逻辑地址范围。
在步骤S140中，控制器110确定当前开放的特定超级块SSB的数量是否小于参考数量。在当前开放的特定超级块SSB的数量小于参考数量时，进程可继续进行到步骤S150。在当前开放的特定超级块SSB的数量等于参考数量时，进程可继续进行到步骤S160。
在步骤S150中，控制器110可开放新的特定超级块SSB，并且可确定将数据写入新的特定超级块SSB中。控制器110可将逻辑地址范围映射到新的特定超级块SSB。逻辑地址范围可由对应于超级块大小的连续逻辑地址来配置，并且逻辑地址范围的起始逻辑地址可以是写入目标逻辑地址的起始逻辑地址。
在步骤S160中，控制器110可确定将数据写入正常超级块NSB中的一个中。
在步骤S170中，控制器110可将数据写入在步骤S130、步骤S150或步骤S160中确定的超级块中。
总之，从主机装置写入请求的写入目标逻辑地址可表示局部性的特征。换言之，主机装置可频繁地传输关于特定数据的写入请求。因为非易失性存储器装置不可重写的特性，这种热数据可能造成许多无效数据。在这种情况下，根据实施例，在热数据被包括在映射到特定超级块的某个逻辑地址范围中的情况下，热数据的无效数据可被集中到对应的超级块中。因此，可降低仅将超级块的有效数据移动到另一超级块并擦除该超级块的垃圾收集操作和损耗均衡操作的成本。
图11是示出包括根据实施例的固态驱动器(SSD)1200的数据处理***1000的示图。参照图11，数据处理***1000可包括主机装置1100和SSD 1200。
SSD 1200可包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可控制SSD 1200的操作。控制器1210可以与图1所示的控制器110相同的方式来配置。
控制器1210可包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可包括命令、地址、数据等。主机接口单元1211可根据主机装置1100的协议来对主机装置1100和SSD 1200进行接口连接。例如，主机接口单元1211可通过诸如以下的标准接口协议中的任何一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机***接口(SCSI)、串列SCSI(SAS)、***组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
控制单元1212可分析和处理从主机装置1100接收的信号SGL。控制单元1212可根据用于驱动SDD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可用作驱动这种固件或软件的工作存储器。
ECC单元1214可生成待被传输到非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。生成的奇偶校验数据可与数据一起存储在非易失性存储器装置1231至123n中。ECC单元1214可基于奇偶校验数据来检测从非易失性存储器装置1231至123n中的至少一个读取的数据中的错误。如果检测到的错误在可校正范围内，ECC单元1214可校正检测到的错误。
存储器接口单元1215可根据控制单元1212的控制将诸如命令和地址的控制信号提供给非易失性存储器装置1231至123n中的至少一个。此外，存储器接口单元1215可根据控制单元1212的控制与非易失性存储器装置1231至123n中的至少一个交换数据。例如，存储器接口单元1215可将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n中的至少一个，或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供给缓冲存储器装置1220。
缓冲存储器装置1220可临时存储待存储在非易失性存储器装置1231至123n中的至少一个中的数据。进一步地，缓冲存储器装置1220可临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。被临时存储在缓冲存储器装置1220中的数据可根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231至123n中的至少一个。
非易失性存储器装置1231至123n可用作SSD 1200的存储介质。非易失性存储器装置1231至123n可分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可联接到一个通道。联接到每一个通道的非易失性存储器装置可联接到相同的信号总线和数据总线。
电源1240可将通过电源连接器1260输入的电源PWR提供至SSD1200的内部。电源1240可包括辅助电源1241。当发生突然断电时，辅助电源1241可进行供电以使SSD 1200正常地结束。辅助电源1241可包括大容量电容器。
信号连接器1250可根据主机装置1100和SSD 1200之间的接口连接方案而通过各种类型的连接器配置。
电源连接器1260可根据主机装置1100的供电方案而通过各种类型的连接器配置。
图12是示出包括根据实施例的存储器***2200的数据处理***2000的示图。参照图12，数据处理***2000可包括主机装置2100和存储器***2200。
主机装置2100可以诸如印刷电路板的板形式来配置。虽然未示出，但主机装置2100可包括用于执行主机装置的功能的内部功能块。
主机装置2100可包括诸如插座、插槽或连接器的连接端子2110。存储器***2200可被安装到连接端子2110。
存储器***2200可以诸如印刷电路板的板形式来配置。存储器***2200可表示存储器模块或存储卡。存储器***2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可控制存储器***2200的操作。控制器2210可以与图11所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可临时存储待被存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可临时存储从非易失性存储器装置2231和2232读取的数据。被临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可用作存储器***2200的存储介质。
PMIC 2240可将通过连接端子2250输入的电力提供到存储器***2200的内部。PMIC 2240可根据控制器2210的控制来管理存储器***2200的电力。
连接端子2250可联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可在主机装置2100与存储器***2200之间传输。连接端子2250可根据主机装置2100与存储器***2200之间的接口连接方案而被配置成各种类型。连接端子2250可被设置在存储器***2200的任何一侧。
图13是示出包括根据实施例的存储器***3200的数据处理***3000的示图。参照图13，数据处理***3000可包括主机装置3100和存储器***3200。
主机装置3100可以诸如印刷电路板的板形式来配置。虽然未示出，但主机装置3100可包括用于执行主机装置的功能的内部功能块。
存储器***3200可以表面安装型封装的形式来配置。存储器***3200可通过焊球3250安装到主机装置3100。存储器***3200可包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可控制存储器***3200的操作。控制器3210可以与图11所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可临时存储从非易失性存储器装置3230读取的数据。被临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可用作存储器***3200的存储介质。
图14是示出包括根据实施例的存储器***4200的网络***4000的示图。参照图14，网络***4000可包括通过网络4500联接的服务器***4300和多个客户端***4410至4430。
服务器***4300可响应于来自多个客户端***4410至4430的请求来服务数据。例如，服务器***4300可存储从多个客户端***4410至4430提供的数据。再例如，服务器***4300可将数据提供给多个客户端***4410至4430。
服务器***4300可包括主机装置4100和存储器***4200。存储器***4200可由图1所示的存储器***100、图11所示的存储器***1200、图12所示的存储器***2200或图13所示的存储器***3200来配置。
图15是示出包括在根据实施例的存储器***中的非易失性存储器装置300的框图。参照图15，非易失性存储器装置300可包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可包括布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域处的存储器单元MC。
行解码器320可通过字线WL1至WLm而与存储器单元阵列310联接。行解码器320可根据控制逻辑360的控制来进行操作。行解码器320可对从外部装置(未示出)提供的地址进行解码。行解码器320可基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可将从电压发生器350提供的字线电压提供给字线WL1至WLm。
数据读取/写入块330可通过位线BL1至BLn而与存储器单元阵列310联接。数据读取/写入块330可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可根据控制逻辑360的控制来操作。数据读取/写入块330可根据操作模式操作为写入驱动器或读出放大器。例如，数据读取/写入块330可操作为写入驱动器，在写入操作中将从外部装置提供的数据存储在存储器单元阵列310中。又例如，数据读取/写入块330可操作为读出放大器，在读取操作中从存储器单元阵列310读出数据。
列解码器340可根据控制逻辑360的控制来进行操作。列解码器340可对由外部装置提供的地址进行解码。列解码器340可基于解码结果将数据读取/写入块330的、分别对应于位线BL1至BLn的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压发生器350可生成将用于非易失性存储器装置300的内部操作的电压。通过电压发生器350生成的电压可被施加到存储器单元阵列310的存储器单元。例如，可将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可被施加到待执行擦除操作的存储器单元的阱区域。再例如，在读取操作中生成的读取电压可被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可基于从外部装置提供的控制信号来控制非易失性存储器装置300的操作。例如，控制逻辑360可控制非易失性存储器装置300的操作，例如非易失性存储器装置300的读取操作、写入操作和擦除操作。
尽管上面已经描述了各个实施例，但是本领域技术人员将理解的是，所描述的实施例仅为示例。因此，本文描述的电子装置不应仅限于所描述的实施例。

Claims (14)

1.一种电子装置，包括：
控制器；以及
非暂时性计算机可读存储介质，存储使所述控制器执行进程的操作代码，
其中所述非暂时性计算机可读存储介质包括多个存储块，
其中所述进程包括：
将所述多个存储块分组为多个超级块；
接收对与一个或多个写入目标逻辑地址相对应的数据的写入请求；
当分别映射到一个或多个第二超级块的逻辑地址范围之中的任何一个都不包括所述一个或多个写入目标逻辑地址时，选择空的并且未被映射到任何逻辑地址范围的第一超级块，并将所述数据写入所述第一超级块中；并且
将所述第一超级块映射到第一逻辑地址范围，并且
其中所述第一逻辑地址范围由对应于超级块大小的连续地址来配置，并且所述连续地址的起始地址是所述一个或多个写入目标逻辑地址的起始逻辑地址。
2.根据权利要求1所述的电子装置，其中选择所述第一超级块并写入所述数据包括：当所述逻辑地址范围之中的任何一个都不包括所述一个或多个写入目标逻辑地址时，通过确定所述第二超级块的数量是否小于参考数量来将所述数据写入所述第一超级块中。
3.根据权利要求1所述的电子装置，其中所述进程进一步包括：当所述逻辑地址范围之中的第二逻辑地址范围包括所述一个或多个写入目标逻辑地址时，将所述数据写入所述第二超级块之中被映射到所述第二逻辑地址范围的第二超级块中。
4.根据权利要求3所述的电子装置，其中将所述数据写入所述第二超级块中包括：将所述数据写入所述第二超级块中，并且当与所述一个或多个逻辑地址相对应的先前数据被写入所述第二超级块中时，使所述先前数据无效。
5.根据权利要求1所述的电子装置，其中所述进程进一步包括：当从先前选择所述第一超级块时起经过参考时间时，不再次选择所述第一超级块。
6.一种电子装置，包括：
控制器；以及
非暂时性计算机可读存储介质，存储使所述控制器执行进程的操作代码，
其中所述非暂时性计算机可读存储介质包括多个存储块，并且
其中所述进程包括：
将所述多个存储块分组为多个超级块；
响应于一个或多个写入请求，将第一请求写入的数据写入空的并且未被映射到任何逻辑地址范围的一个或多个第一超级块；
响应于所述一个或多个写入请求，将所述第一超级块分别映射到一个或多个逻辑地址范围；并且
当映射到第一超级块之中的至少一个超级块的逻辑地址范围包括与第二请求写入的数据相对应的一个或多个写入目标逻辑地址时，响应于第二写入请求，将第二请求写入的数据写入所述至少一个超级块；
其中逻辑地址范围中的每一个从最初写入映射到所述逻辑地址范围中的每一个的超级块的第一请求写入的数据的起始逻辑地址开始。
7.根据权利要求6所述的电子装置，其中所述逻辑地址范围中的每一个对应于超级块大小。
8.根据权利要求6所述的电子装置，其中将所述第二请求写入的数据写入所述超级块中包括：将所述第二请求写入的数据写入所述超级块中，并且当与所述一个或多个写入目标逻辑地址相对应的先前数据被写入所述超级块中时，使所述先前数据无效。
9.根据权利要求6所述的电子装置，其中所述第一超级块的映射包括：当选择所述第一超级块以使用所述第一超级块时，分别将所述第一超级块映射到所述逻辑地址范围，并且生成包括与所述第一超级块和所述逻辑地址范围相关的信息的列表。
10.根据权利要求6所述的电子装置，其中所述进程包括：当所述逻辑地址范围之中的任何一个都不包括所述一个或多个写入目标逻辑地址时，在所述多个超级块之中选择第二超级块并将所述第二请求写入的数据写入所述第二超级块中。
11.根据权利要求10所述的电子装置，其中所述进程包括：
在选择所述第二超级块时，将所述第二超级块映射到第二逻辑地址范围，并且
其中所述第二逻辑地址范围由对应于超级块大小的连续地址来配置，并且所述连续地址的起始地址是所述一个或多个写入目标逻辑地址的起始逻辑地址，并且
其中所述第二逻辑地址范围对应于超级块大小。
12.根据权利要求10所述的电子装置，其中将所述第二请求写入的数据写入所述第二超级块中包括：当所述逻辑地址范围之中的任何一个都不包括所述一个或多个写入目标逻辑地址时，通过确定所述第一超级块的数量是否小于参考数量来将所述第二请求写入的数据写入所述第二超级块中。
13.根据权利要求10所述的电子装置，其中所述进程进一步包括：当从先前选择所述第二超级块时起经过参考时间时，不再次选择所述第二超级块。
14.一种存储器***，包括：
存储器装置，包括多个超级块；以及
控制器：
根据一个或多个写入目标逻辑地址来控制所述存储器装置将数据写入到当前开放的超级块之中的一个中，所述一个或多个写入目标逻辑地址落入分别映射到所述当前开放的超级块的逻辑地址范围内；并且
响应于对写入目标逻辑地址的写入请求从所述超级块之中开放另一超级块，将另一逻辑地址范围映射到新开放的所述另一超级块，并根据写入目标逻辑地址之中的一个或多个控制所述存储器装置将数据写入到所述新开放的所述另一超级块中，所述写入目标逻辑地址在分别映射到所述当前开放的超级块的所述逻辑地址范围之外，
其中所述逻辑地址范围是一组连续的逻辑地址，并且
其中所述另一逻辑地址范围的起始逻辑地址是所述写入目标逻辑地址的起始逻辑地址，所述写入目标逻辑地址在分别映射到所述当前开放的超级块的所述逻辑地址范围之外。
CN201811474493.7A 2018-04-18 2018-12-04 电子装置 Active CN110389907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0044785 2018-04-18
KR1020180044785A KR102620727B1 (ko) 2018-04-18 2018-04-18 전자 장치

Publications (2)

Publication Number Publication Date
CN110389907A CN110389907A (zh) 2019-10-29
CN110389907B true CN110389907B (zh) 2023-09-01

Family

ID=68237788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811474493.7A Active CN110389907B (zh) 2018-04-18 2018-12-04 电子装置

Country Status (3)

Country Link
US (2) US10901653B2 (zh)
KR (1) KR102620727B1 (zh)
CN (1) CN110389907B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111240601B (zh) * 2020-01-19 2022-07-22 苏州浪潮智能科技有限公司 一种分区空间的超级块确定方法、装置、设备及存储介质
CN111857571B (zh) * 2020-06-12 2023-01-06 苏州浪潮智能科技有限公司 固态硬盘物理块地址分配方法、装置、设备和存储介质
CN114442936B (zh) * 2021-12-29 2024-03-08 山东云海国创云计算装备产业创新中心有限公司 一种闪存转换层的块管理方法、装置、设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103150275A (zh) * 2007-12-27 2013-06-12 桑迪士克企业知识产权有限责任公司 包括交叉切换器的用于闪存的存储控制器
CN104102585A (zh) * 2013-04-03 2014-10-15 群联电子股份有限公司 映射信息记录方法、存储器控制器与存储器储存装置
CN104461391A (zh) * 2014-12-05 2015-03-25 上海宝存信息科技有限公司 一种存储设备元数据管理处理方法及***
CN105989885A (zh) * 2015-03-18 2016-10-05 爱思开海力士有限公司 存储***及其操作方法
CN106681931A (zh) * 2015-11-06 2017-05-17 爱思开海力士有限公司 数据储存设备及其操作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8205063B2 (en) * 2008-12-30 2012-06-19 Sandisk Technologies Inc. Dynamic mapping of logical ranges to write blocks
US8239614B2 (en) * 2009-03-04 2012-08-07 Micron Technology, Inc. Memory super block allocation
KR101739556B1 (ko) * 2010-11-15 2017-05-24 삼성전자주식회사 데이터 저장 장치, 사용자 장치 및 그것의 주소 맵핑 방법
KR102447471B1 (ko) * 2015-06-24 2022-09-27 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치
US10019198B2 (en) * 2016-04-01 2018-07-10 Intel Corporation Method and apparatus for processing sequential writes to portions of an addressable unit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103150275A (zh) * 2007-12-27 2013-06-12 桑迪士克企业知识产权有限责任公司 包括交叉切换器的用于闪存的存储控制器
CN104102585A (zh) * 2013-04-03 2014-10-15 群联电子股份有限公司 映射信息记录方法、存储器控制器与存储器储存装置
CN104461391A (zh) * 2014-12-05 2015-03-25 上海宝存信息科技有限公司 一种存储设备元数据管理处理方法及***
CN105989885A (zh) * 2015-03-18 2016-10-05 爱思开海力士有限公司 存储***及其操作方法
CN106681931A (zh) * 2015-11-06 2017-05-17 爱思开海力士有限公司 数据储存设备及其操作方法

Also Published As

Publication number Publication date
KR20190121461A (ko) 2019-10-28
KR102620727B1 (ko) 2024-01-03
US20190324680A1 (en) 2019-10-24
US11704048B2 (en) 2023-07-18
US10901653B2 (en) 2021-01-26
CN110389907A (zh) 2019-10-29
US20210132857A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
CN108804023B (zh) 数据存储装置及其操作方法
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN109783008B (zh) 数据存储装置及其操作方法
US20190317892A1 (en) Memory system, data processing system, and operating method of memory system
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
US11704048B2 (en) Electronic device
US20220138096A1 (en) Memory system
US11681462B2 (en) Memory system, operating method thereof and computing system
CN109960466B (zh) 存储器***及其操作方法
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器***
CN111752852A (zh) 数据存储装置及数据存储装置的操作方法
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20210216458A1 (en) Memory system performing host map management
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20190278703A1 (en) Memory system, operating method thereof and electronic device
US11586379B2 (en) Memory system and method of operating the same
US11720276B2 (en) Memory system and controller for managing write status
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US10776008B2 (en) Memory system and operating method thereof
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20200142698A (ko) 데이터 저장 장치 및 그것의 동작 방법
US12026398B2 (en) Memory system performing flush operation for buffer region
US11954351B2 (en) Memory system, operating method thereof, and data processing system for processing duplicate data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant