KR20210073536A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20210073536A
KR20210073536A KR1020217011688A KR20217011688A KR20210073536A KR 20210073536 A KR20210073536 A KR 20210073536A KR 1020217011688 A KR1020217011688 A KR 1020217011688A KR 20217011688 A KR20217011688 A KR 20217011688A KR 20210073536 A KR20210073536 A KR 20210073536A
Authority
KR
South Korea
Prior art keywords
light emitting
pattern
semiconductor layer
electrically connected
via pattern
Prior art date
Application number
KR1020217011688A
Other languages
English (en)
Inventor
이정훈
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of KR20210073536A publication Critical patent/KR20210073536A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

발광 소자를 제공한다. 발광 소자는, 제1 발광부, 상기 제1 발광부 상에 배치되는 제2 발광부, 제2 발광부 상에 배치되는 제3 발광부, 제1 내지 제3 발광부들 각각의 외측벽을 감싸는 패시베이션막, 제1 내지 제3 발광부들 중 적어도 일부를 관통하여 제1 내지 제3 발광부들 중 적어도 하나와 전기적으로 연결되는 비아 패턴, 및 비아 패턴과 전기적으로 연결되며 제3 발광부의 일 면 상에서 패시베이션막으로 연장되는 패드를 포함한다.

Description

발광 소자
본 발명은 발광 소자에 관한 것으로, 보다 상세하게는 복수의 발광부들이 적층된 발광 소자에 관한 것이다.
발광 다이오드는 무기 광원으로서, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비 전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
특히, 디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치의 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비하며, 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되어 왔다. 그러나 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 차세대 디스플레이로서 마이크로 LED(micro LED)가 개발되고 있다.
본원 발명이 해결하고자 하는 과제는 광효율 및 광추출이 향상된 발광 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
해결하고자 하는 일 과제를 달성하기 위하여 본 발명의 실시예들에 따른 발광 소자는, 제1 발광부, 상기 제1 발광부 상에 배치되는 제2 발광부, 상기 제2 발광부 상에 배치되는 제3 발광부, 상기 제1 내지 제3 발광부들 각각의 외측벽을 감싸는 패시베이션막, 상기 제1 내지 제3 발광부들 중 적어도 일부를 관통하여, 상기 제1 내지 제3 발광부들 중 적어도 하나와 전기적으로 연결되는 비아 패턴, 및 상기 비아 패턴과 전기적으로 연결되며, 상기 제3 발광부의 일 면 상에서 상기 패시베이션막으로 연장되는 패드를 포함한다.
실시예들에 따르면, 상기 발광 소자는, 상기 비아 패턴과 전기적으로 연결되며, 상기 제3 발광부의 일 면으로부터 상기 제1 내지 제3 발광부들의 측면을 따라 상기 제1 발광부의 측면으로 연장되는 연장 패턴 및 상기 연장 패턴 및 상기 패드 사이를 전기적으로 연결하는 필라 패턴을 더 포함할 수 있다.
실시예들에 따르면, 상기 발광 소자는, 상기 비아 패턴과 상기 연장 패턴 사이에서, 상기 비아 패턴 및 상기 연장 패턴을 전기적으로 연결하는 도전 패턴을 더 포함할 수 있다.
실시예들에 따르면, 상기 발광 소자는, 상기 제1 발광부의 일 면의 일부를 덮어 광 추출면을 정의하는 차광막을 더 포함할 수 있다.
실시예들에 따르면, 상기 발광 소자는, 상기 차광막에 의해 정의되는 광 추출면 상에 배치되는 투명 접착부를 더 포함할 수 있다.
실시예들에 따르면, 상기 제1 발광부는, 제1-1형 반도체층, 제1 활성층, 및 제1-2형 반도체층을 포함하고, 상기 제2 발광부는, 제2-1형 반도체층, 제2 활성층, 및 제2-2형 반도체층을 포함하고, 상기 제3 발광부는, 제3-1형 반도체층, 제3 활성층, 및 제3-2형 반도체층을 포함할 수 있다.
실시예들에 따르면, 상기 비아 패턴은, 상기 제2 및 제3 발광부들을 관통하며 상기 제1-1형 반도체층과 전기적으로 연결되는 제1 비아 패턴, 상기 제3 발광부를 관통하여 상기 제2-1형 반도체층과 전기적으로 연결되는 제2 비아 패턴, 상기 제3-1형 반도체층과 전기적으로 연결되는 제3 비아 패턴, 상기 제2 및 제3 발광부들을 관통하여 상기 제1-2형 반도체층과 전기적으로 연결되는 제4 비아 패턴, 상기 제3 발광부를 관통하여 상기 제2-2형 반도체층과 전기적으로 연결되는 제5 비아 패턴, 및 상기 제3-2형 반도체층과 전기적으로 연결되는 제6 비아 패턴을 포함할 수 있다.
실시예들에 따르면, 상기 패드는, 상기 제1 비아 패턴과 전기적으로 연결되는 제1 패드, 상기 제2 비아 패턴과 전기적으로 연결되는 제2 패드, 상기 제3 비아 패턴과 전기적으로 연결되는 제3 패드, 및 상기 제4 내지 제6 비아 패턴들과 공통으로 전기적으로 연결되는 공통 패드를 포함할 수 있다.
실시예들에 따르면, 상기 패시베이션막은 이웃하는 발광 소자들 사이를 채울 수 있다.
실시예들에 따르면, 상기 패시베이션막은 에폭시 수지(epoxy resin), EMC(Epoxy Molding Compound), 또는 실리콘(silicone)로 이루어질 수 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 발광 소자에 따르면, 선폭(critical dimension)이 작은 발광 소자에 패드를 보다 유연하게 배치할 수 있다.
연장 패턴들이 발광 소자의 측면을 따라 연장되고 금속을 포함함으로써 인접한 발광 소자들 사이 광을 반사 및 차단하여 발광 소자의 색재현성을 향상시킬 수 있다.
차광막을 배치하며 광 추출면을 정의하여 발광 소자의 명암비(contrast)를 증대시켜 광 추출 효과를 향상시킬 수 있다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 1b는 도 1a의 발광 소자를 A-A' 및 B-B'으로 절단한 단면도이다.
도 2a는 본 발명의 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 2b는 도 2a의 발광 소자를 A-A' 및 B-B'으로 절단한 단면도이다.
도 3a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 3b는 도 3a의 발광 소자를 A-A' 및 B-B'으로 절단한 단면도이다.
도 4a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 4b는 도 4a의 발광 소자를 A-A' 및 B-B'으로 절단된 단면도이다.
도 5a, 도 6a, 도 7a, 도 8a, 도 9a, 도 10a 및 도 11a는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 평면도들이다.
도 5b, 도 6b, 도 7b, 도 8b, 도 9b, 도 10b 및 도 11b는 도 5a, 도 6a, 도 7a, 도 8a, 도 9a, 도 10a 및 도 11a의 발광 소자를 A-A' 및 B-B'으로 절단한 단면도들이다.
발명의 실시를 위한 최선의 형태
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다.
또한, 본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 발광 소자에 대하여 상세하게 설명한다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 1b는 도 1a의 발광 소자를 A-A' 및 B-B'으로 절단한 단면도이다. 도 2a는 본 발명의 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 2b는 도 2a의 발광 소자를 A-A' 및 B-B'으로 절단한 단면도이다. 도 3a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 3b는 도 3a의 발광 소자를 A-A' 및 B-B'으로 절단한 단면도이다.
도 1a, 도 1b, 도 2a, 도 2b, 도 3a, 및 도 3b를 참조하면, 발광 소자는 기판(100) 및 기판(100) 상에 수직 적층된 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)를 포함할 수 있다.
기판(100)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판으로, 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3), 또는 실리콘을 포함할 수 있다. 또한, 기판(100)은 패터닝된(patterned) 사파이어 기판일 수 있다. 일 실시예에 따르면, 기판(100)은 가시광이 투과하는 물질을 포함할 수 있다. 한편, 선택적으로 기판(100)은 생략될 수 있다.
기판(100)이 광 추출면일 경우, 제1 발광부(LE1)에서 발광되는 광의 파장이 가장 짧고, 제2 발광부(LE2)에서 발광되는 광의 파장이 제1 발광부(LE1)에서 발광되는 광의 파장보다 길고 제3 발광부(LE3)에서 발광되는 광의 파장보다 짧으며, 제3 발광부(LE3)에서 발광되는 광의 파장이 가장 길 수 있다. 예컨대, 제1 발광부(LE1)는 청색광을 발광시키며, 제2 발광부(LE2)는 녹색광을 발광시키며, 제3 발광부(LE3)는 적색광을 발광시킬 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니다. 예를 들어, 제2 발광부(LE2)가 제1 발광부(LE1)보다 단파장의 광을 방출할 수 있다.
제1 발광부(LE1)는 제1 n형 반도체층(102), 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 오믹층(108)을 포함하고, 제2 발광부(LE2)는 제2 n형 반도체층(202), 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 오믹층(208)을 포함하며, 제3 발광부(LE3)는 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 오믹층(308)을 포함할 수 있다.
제1 n형 반도체층(102), 제2 n형 반도체층(202), 및 제3 n형 반도체층(302) 각각은 Si이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 p형 반도체층(106), 제2 p형 반도체층(206), 및 제3 p형 반도체층(306) 각각은 Mg가 도핑된 질화갈륨계 반도체층일 수 있다. 제1 활성층(104), 제2 활성층(204), 및 제3 활성층(304) 각각은 다중양자우물구조(Multi Quantum Well: MQW)을 포함할 수 있고, 원하는 피크 파장의 광을 방출하도록 그 조성비가 결정될 수 있다. 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308) 각각은 산화주석(SnO), 산화인디움(InO2), 산화아연(ZnO), 산화인디움주석(ITO), 및 산화인디움주석아연(ITZO)과 같은 투명 산화물층(Transparent Conductive Oxide: TCO)이 사용될 수 있다.
제1 발광부(LE1)는 제1 접착부(AD1)를 사이에 두고 제2 발광부(LE2)와 이격되어 배치될 수 있다. 일 예로, 제1 발광부(LE1)의 제1 오믹층(108)과 제2 발광부(LE2)의 제2 n형 반도체층(202)은 제1 접착부(AD1)를 사이에 두고 마주할 수 있다. 다른 예로, 제1 발광부(LE1)의 제1 오믹층(108)과 제2 발광부(LE2)의 제2 오믹층(208)이 제1 접착부(AD1)를 사이에 두고 마주할 수 있다.
제2 발광부(LE2)는 제2 접착부(AD2)를 사이에 두고 제3 발광부(LE3)와 이격되어 배치될 수 있다. 일 예로, 제2 발광부(LE2)의 제2 오믹층(208)이 제3 발광부(LE3)의 제3 오믹층(308)과 제2 접착부(AD2)를 사이에 두고 마주할 수 있다. 다른 예로, 제2 발광부(LE2)의 제2 오믹층(208)이 제3 발광부(LE3)의 제3 n형 반도체층(302)과 제2 접착부(AD2)를 사이에 두고 마주할 수 있다.
제1 접착부(AD1) 및 제2 접착부(AD2) 각각은 가시광을 투과시키며 절연성을 갖는 물질을 포함할 수 있다. 제1 접착부(AD1) 및 제2 접착부(AD2) 각각은 폴리머(polymer), 레지스트(resist) 또는 폴리이미드(polyimide)를 포함할 수 있다. 예컨대, 제1 접착부(AD1) 및 제2 접착부(AD2) 각각은 SOG(Spin-On-Glass), BCB(BenzoCycloButadiene), HSQ(Hydrogen SilsesQuioxanes), SU-8 포토레지스트(photoresist), epoxy resin, PAE(poly arylene ether) 계열인 FlareTM, PMMA(polymethylmethacrylate), PDMS(polydimethylsiloxane), fluoropolymer, polyimide, MSSQ(methylsilisequioxane), PEEK(polyethereherketone), ATSP(Aromatic Thermosetting Polyester), PVDC(Polyvinylidene chloride), LCP(liquid-crystal polymer), 및 왁스(wax) 등으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
발광 소자는, 제1 발광부(LE1) 및 제2 발광부(LE2) 사이에 배치되는 제1 컬러 필터(CF1) 및 제2 발광부(LE2) 및 제3 발광부(LE3) 사이에 배치되는 제2 컬러 필터(CF2)를 더 포함할 수 있다. 제1 컬러 필터(CF1)는 제1 발광부(LE1)의 제1 오믹층(108) 또는 제2 발광부(LE2)의 제2 오믹층(208) 상에 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 발광부(LE2)의 제2 오믹층(208) 또는 제3 발광부(LE3)의 제3 오믹층(308) 상에 배치될 수 있다. 제1 컬러 필터(CF1)는 제1 발광부(LE1)로부터 발생된 광이 제2 발광부(LE2) 및 제3 발광부(LE3) 각각으로 영향을 미치지 않도록 제1 발광부(LE1)로부터 발생된 광은 반사시키고, 제2 발광부(LE2) 및 제3 발광부(LE3) 각각으로부터 발생된 광은 통과시킬 수 있다. 제2 컬러 필터(CF2)는 제1 발광부(LE1) 및 제2 발광부(LE2) 각각으로부터 발생된 광이 제3 발광부(LE3)로 영향을 미치지 않도록 제1 발광부(LE1) 및 제2 발광부(LE2)로부터 발생된 광은 반사시키고, 제3 발광부(LE3)로부터 발생된 광은 통과시킬 수 있다. 제1 컬러 필터(CF1) 및 제2 컬러 필터(CF2) 각각은 TiO2 및 SiO2가 교번 적층된 구조를 갖는 분산 드래그 반사경(Distributed Bragg Reflector, DBR)을 포함할 수 있다. 제1 컬러 필터(CF1)는 제2 컬러 필터(CF2)와 TiO2 및 SiO2가 교번된 횟수 및 두께가 상이할 수 있다. 일 실시예에 따르면, 선택적으로 제1 컬러 필터(CF1) 및 제2 컬러 필터(CF2)는 생략될 수 있다.
발광 소자는, 제1 n형 반도체층(102)과 전기적으로 연결되는 제1 연장 패턴(EL1), 제2 n형 반도체층(202)과 전기적으로 연결되는 제2 연장 패턴(EL2), 제3 n형 반도체층(302)과 전기적으로 연결되는 제3 연장 패턴(EL3), 및 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308)과 공통으로 전기적으로 연결되는 공통 연장 패턴(CEL)을 더 포함할 수 있다. 일 실시예에 따르면, 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL) 각각은 제3 발광부(LE3) 상에서 서로 이격되어 배치될 수 있다. 일 예로, 발광 소자가 평면적 관점에서 사각형 구조를 가질 경우, 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL) 각각은 사각형의 발광 소자의 각 모서리 부분에 배치될 수 있다. 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL) 각각은 Au, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Hf, Cr, Ti, Ta 및 Cu으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 또한, 상기 열거된 물질들의 합금을 포함할 수 있다.
본 실시예에서는 공통 연장 패턴(CEL)이 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308)을 공통으로 전기적으로 연결하는 것으로 설명하나, 공통 연장 패턴(CEL)이 제1 n형 반도체층(102), 제2 n형 반도체층(202), 및 제3 n형 반도체층(302)을 공통으로 전기적으로 연결할 수 있다.
발광 소자는, 제3 발광부(LE3), 제2 접착부(AD2), 제2 컬러 필터(CF2), 제2 발광부(LE2), 제1 접착부(AD1), 제1 컬러 필터(CF1), 제1 오믹층(108), 제1 p형 반도체층(106), 및 제1 활성층(104)을 관통하며 제1 n형 반도체층(102)과 제1 연장 패턴(EL1) 사이를 연결하는 제1 비아 패턴(VA1)과, 제3 발광부(LE3), 제2 접착부(AD2), 제2 컬러 필터(CF2), 제2 오믹층(208), 제2 p형 반도체층(206), 및 제2 활성층(204)을 관통하며 제2 n형 반도체층(202)과 제2 연장 패턴(EL2) 사이를 연결하는 제2 비아 패턴(VA2)과, 제3 n형 반도체층(302)과 제3 연장 패턴(EL3) 사이를 연결하는 제3 비아 패턴(VA3)을 더 포함할 수 있다. 일 실시예에 따르면, 제3 비아 패턴(VA3)은 생략될 수 있다.
발광 소자는, 제3 발광부(LE3), 제2 접착부(AD2), 제2 컬러 필터(CF2), 제2 발광부(LE2), 제1 접착부(AD1), 및 제1 컬러 필터(CF1)를 관통하며 제1 오믹층(108) 및 공통 연장 패턴(CEL) 사이를 연결하는 제4 비아 패턴(VA4)과, 제3 발광부(LE3), 제2 접착부(AD2), 및 제2 컬러 필터(CF2)를 관통하며 제2 오믹층(208) 및 공통 연장 패턴(CEL) 사이를 연결하는 제5 비아 패턴(VA5)과, 제3 n형 반도체층(302), 제3 활성층(304), 및 제3 p형 반도체층(306)을 관통하며 제3 오믹층(308)을 연결하는 제6 비아 패턴(VA6)을 더 포함할 수 있다.
제1 비아 패턴(VA1), 제2 비아 패턴(VA2), 제3 비아 패턴(VA3), 제4 비아 패턴(VA4), 제5 비아 패턴(VA5), 및 제6 비아 패턴(VA6) 각각은 Au, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Hf, Cr, Ti, Ta 및 Cu으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 또한, 상기 열거된 물질들의 합금을 포함할 수 있다.
일 실시예에 따르면, 제1 비아 패턴(VA1) 및 제1 연장 패턴(EL1)과, 제2 비아 패턴(VA2) 및 제2 연장 패턴(EL2)과, 제3 비아 패턴(VA3) 및 제3 연장 패턴(EL3)과, 제4 비아 패턴(VA4), 제5 비아 패턴(VA5), 제6 비아 패턴(VA6) 및 공통 연장 패턴(CEL)은 일체형일 수 있다.
발광 소자는, 제1 비아 패턴(VA1), 제2 비아 패턴(VA2), 제3 비아 패턴(VA3), 제4 비아 패턴(VA4), 제5 비아 패턴(VA5), 및 제6 비아 패턴(VA6) 각각의 외측벽을 감싸며 제3 발광부(LE3)의 상부로 연장되어 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL)과 제3 발광부(LE3) 사이를 절연하는 제1 패시베이션막(PVT1)을 더 포함할 수 있다. 제1 패시베이션막(PVT1)은 SiNx, TiNx, TiOx, TaOx, ZrOx, HfOx, AlxOy 및 SiOx으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
발광 소자는, 제1 연장 패턴(EL1)과 제1 패드(PD1) 사이를 전기적으로 연결하는 제1 필라 패턴(PL1), 제2 연장 패턴(EL2)과 제2 패드(PD2) 사이를 전기적으로 연결하는 제2 필라 패턴(PL2), 제3 연장 패턴(EL3)과 제3 패드(PD3) 사이를 전기적으로 연결하는 제3 필라 패턴(PL3), 및 공통 연장 패턴(CEL)과 공통 패드(CPD) 사이를 전기적으로 연결하는 공통 필라 패턴(CPL)을 더 포함할 수 있다. 제1 필라 패턴(PL1), 제2 필라 패턴(PL2), 제3 필라 패턴(PL3), 및 공통 필라 패턴(CPL) 각각은 Au, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Hf, Cr, Ti, Ta 및 Cu으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 또한, 상기 열거된 물질들의 합금을 포함할 수 있다.
또한, 발광 소자는, 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL) 상에서 제1 필라 패턴(PL1), 제2 필라 패턴(PL2), 제3 필라 패턴(PL3), 및 공통 필라 패턴(CPL) 사이를 채우는 제2 패시베이션막(PVT2)을 더 포함할 수 있다. 제2 패시베이션막(PVT2)은 EMC(Epoxy Molding Compound), 에폭시 수지(epoxy resin), 실리콘(silicone), 포토레지스트, BCB, FlareTM, MSSQ, PMMA, PDMS, fluoropolymer, polyimide, PEEK, ATSP, PVDC, LCP, 및 왁스(wax) 등과 같은 유기물질 또는 무기물질인 SiNx, TiNx, TiOx, TaOx, ZrOx, HfOx, AlxOy 및 SiOx으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 또한 유기물질을 이용할 경우 흑색 또는 투명과 같이 다양한 색상으로 형성될 수 있다.
본 발명의 실시예들에 따르면, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각의 선폭(critical dimension: CD)이 50 내지 80um으로 작은 크기를 가지며, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각과 전기적으로 연결되는 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD)를 직접 연결할 경우, 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 사이의 이격 거리가 너무 작을 수 있다. 이를 극복하기 위하여, 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL)과, 제1 필라 패턴(PL1), 제2 필라 패턴(PL2), 제3 필라 패턴(PL3), 및 공통 필라 패턴(CPL)을 이용하여 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 사이의 간격을 증가시킬 수 있다. 또한, 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL)과, 제1 필라 패턴(PL1), 제2 필라 패턴(PL2), 제3 필라 패턴(PL3), 및 공통 필라 패턴(CPL) 각각이 금속을 포함함으로써, 인접한 발광 소자들 사이 광을 반사 및 차단하는 기능을 수행할 수 있다.
도 2a 및 도 2b에 도시된 다른 실시예에 따르면, 발광 소자는, 제1 비아 패턴(VA1)과 제1 연장 패턴(EL1) 사이를 전기적으로 연결하는 제1 도전 패턴(CP1), 제2 비아 패턴(VA2)과 제2 연장 패턴(EL2) 사이를 전기적으로 연결하는 제2 도전 패턴(CP2), 제3 비아 패턴(VA3)과 제3 연장 패턴(EL3) 사이를 전기적으로 연결하는 제3 도전 패턴(CP3), 및 공통 비아 패턴과 공통 연장 패턴(CEL) 사이를 전기적으로 연결하는 공통 도전 패턴(CCP)을 더 포함할 수 있다. 제1 도전 패턴(CP1), 제2 도전 패턴(CP2), 제3 도전 패턴(CP3), 및 공통 도전 패턴(CCP) 각각은 Au, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Hf, Cr, Ti, 및 Cu으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 또한, 상기 열거된 물질들의 합금을 포함할 수 있다. 제1 도전 패턴(CP1), 제2 도전 패턴(CP2), 제3 도전 패턴(CP3), 및 공통 도전 패턴(CCP)의 위치 및 폭을 조절하여, 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD)의 이격 간격을 더욱 유연하게 조절할 수 있다.
도 1a, 도 3a 및 도 3b에서, 도 1a는 제3 발광부(LE3)에서 바라본 평면도이고, 도 3a는 제1 발광부(LE1)에서 바라본 평면도이다. 도 1a, 도 3a 및 도 3b에 도시된 또 다른 실시예에 따르면, 발광 소자는, 제1 발광부(LE1)의 일 면 상에서, 발광 소자의 광 추출면의 일부를 덮으며 배치되는 차광막(LS)을 더 포함할 수 있다. 차광막(LS)은 포토레지스트(photoresist) 또는 블랙 매트릭스(black matrix)을 포함할 수 있다. 이와 같이 차광막(LS)이 광 추출면의 일부를 덮어 광 추출면의 면적을 감소시켜 발광 소자의 명암비(contrast)를 증대시킬 수 있다. 따라서, 발광 소자의 광 추출 효과를 향상시킬 수 있다.
도 3a 및 도 3b의 발광 소자에서, 일 실시예에 따르면, 차광막(LS)은 광 추출면의 일부를 덮으며, 차광막(LS)이 배치되지 않은 제1 발광부(LE1)의 일 면의 일부(SP)는 공기에 노출될 수 있다. 다른 실시예에 따르면, 차광막(LS)이 배치되지 않은 제1 발광부(LE1)의 일 면의 일부(SP)에 가시광 투과 특성을 갖는 제3 접착부가 더 배치될 수 있다. 제3 접착부의 상부면은 차광막(LS)의 상부면과 동일 평면일 수 있다. 또한, 제3 접착부는 SOG, BCB, HSQ 또는 SU-8 포토레지스트를 포함할 수 있다.
발명의 실시를 위한 형태
도 4a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 4b는 도 4a의 발광 소자를 A-A' 및 B-B'으로 절단된 단면도이다.
도 4a 및 도 4b를 참조하면, 발광 소자는, 기판(100) 및 기판(100) 상에 수직 적층된 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)를 포함할 수 있다.
제1 발광부(LE1)는 제1 n형 반도체층(102), 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 오믹층(108)을 포함하고, 제2 발광부(LE2)는 제2 n형 반도체층(202), 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 오믹층(208)을 포함하며, 제3 발광부(LE3)는 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 오믹층(308)을 포함할 수 있다.
발광 소자는, 제1 비아 패턴(VA1), 제2 비아 패턴(VA2), 제3 비아 패턴(VA3), 제4 비아 패턴(VA4), 제5 비아 패턴(VA5), 및 제6 비아 패턴(VA6)과, 제1 비아 패턴(VA1), 제2 비아 패턴(VA2), 제3 비아 패턴(VA3), 제4 비아 패턴(VA4), 제5 비아 패턴(VA5), 및 제6 비아 패턴(VA6) 각각의 외측벽을 감싸고 제3 발광부(LE3)의 일 면으로 연장하는 제1 패시베이션막(PVT1)과, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각의 외측벽을 감싸는 제2 패시베이션막(PVT2)을 더 포함할 수 있다. 일 실시예에 따르면, 제2 패시베이션막(PVT2)의 상부면은 제1 패시베이션막(PVT1)의 상부면과 동일 평면일 수 있다.
발광 소자는, 제1 패시베이션막(PVT1) 및 제2 패시베이션막(PVT2)을 걸쳐 배치되고 제1 비아 패턴(VA1)과 전기적으로 연결되는 제1 패드(PD1), 제1 패시베이션막(PVT1) 및 제2 패시베이션막(PVT2)을 걸쳐 배치되고 제2 비아 패턴(VA2)과 전기적으로 연결되는 제2 패드(PD2), 제1 패시베이션막(PVT1) 및 제2 패시베이션막(PVT2)을 걸쳐 배치되고 제3 비아 패턴(VA3)과 전기적으로 연결되는 제3 패드(PD3), 및 제1 패시베이션막(PVT1) 및 제2 패시베이션막(PVT2)을 걸쳐 배치되고 제4 비아 패턴(VA4), 제5 비아 패턴(VA5), 및 제6 비아 패턴(VA6)과 전기적으로 연결되는 공통 패드(CPD)를 더 포함할 수 있다.
본 실시예에 따르면, 제1 패시베이션막(PVT1)뿐만 아니라, 제2 패시베이션막(PVT2)으로 연장되어 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 각각이 확장 배치됨으로써, 보다 넓어진 면적 내에서 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 각각을 배치시킬 수 있다.
본 실시예에서 설명된 발광 소자는 도 1a 및 도 1b에서 설명된 발광 소자와 실질적으로 동일하여 그 상세한 설명을 생략한다.
이하, 발광 소자의 제조 방법을 설명하기로 한다. 본 실시예에서는 도 1a 및 도 1b에 도시된 발광 소자의 제조 방법을 예시적으로 설명하기로 한다.
도 5a, 도 6a, 도 7a, 도 8a, 도 9a, 도 10a 및 도 11a는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 평면도들이고, 도 5b, 도 6b, 도 7b, 도 8b, 도 9b, 도 10b 및 도 11b는도 5a, 도 6a, 도 7a, 도 8a, 도 9a, 도 10a 및 도 11a의 발광 소자를 A-A' 및 B-B'으로 절단한 단면도들이다.
도 5a 및 도 5b를 참조하면, 제1 기판(100) 상에 제1 n형 반도체층(102), 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 오믹층(108)을 순차적으로 형성할 수 있다. 제1 기판(100) 상에 제1 n형 반도체층(102), 제1 활성층(104), 및 제1 p형 반도체층(106)을 MOCVD(Metal-Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy), MOC(Metal-Organic Chloride) 등의 성장법을 이용하여 순차적으로 형성할 수 있다. 제1 p형 반도체층(106) 상에 화학적 기상 증착(Chemical Vapor Deposition: CVD), 물리적 기상 증착(Physical Vapour Deposition) 공정 등을 통해 제1 오믹층(108)을 형성할 수 있다.
제2 기판(도시되지 않음) 상에 제2 n형 반도체층(202), 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 오믹층(208)을 순차적으로 형성하여 제2 발광부(LE2)를 형성할 수 있다. 제2 기판 상에 제2 n형 반도체층(202), 제2 활성층(204), 및 제2 p형 반도체층(206)을 MOCVD, MBE, HVPE, MOC 등의 성장법을 이용하여 순차적으로 형성할 수 있다. 제2 p형 반도체층(206) 상에 CVD, PVD 공정 등을 통해 제2 오믹층(208)을 형성할 수 있다.
제2 기판을 뒤집어 제2 오믹층(208)을 지지기판(도시되지 않음)과 마주하도록 배치하고, 탈부착 가능한(attachable/detachable) 접착부를 이용하여 제2 발광부(LE2)를 지지기판(도시되지 않음) 상에 접착시킬 수 있다. 제2 발광부(LE2)를 지지기판(도시되지 않음) 상에 접착시킨 후, 제2 기판을 레이저 리프트 오프(Laser Lift-Off: LLO) 공정 또는 화학적 리프트 오프(Chemical Lift-Off, CLO) 공정을 통해 제거될 수 있다.
지지 기판을 뒤집어 제2 n형 반도체층(202)을 제1 오믹층(108)과 마주하도록 배치하고, 제1 접착부(AD1)를 통해 제2 발광부(LE2)를 제1 발광부(LE1)에 접착시킬 수 있다. 제1 발광부(LE1) 및 제2 발광부(LE2)를 접착시킨 후, 탈부착 가능한 접착부를 통해 지지기판(도시되지 않음)을 제거할 수 있다.
제3 기판(도시되지 않음) 상에 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 오믹층(308)을 순차적으로 형성하여 제3 발광부(LE3)를 형성할 수 있다. 제3 기판 상에 제3 n형 반도체층(302), 제3 활성층(304), 및 제3 p형 반도체층(306)을 MOCVD, MBE, HVPE, MOC 등의 성장법을 이용하여 순차적으로 형성할 수 있다. 제3 p형 반도체층(306) 상에 CVD, PVD 공정 등을 통해 제3 오믹층(308)을 형성할 수 있다.
제3 기판을 뒤집어 제2 발광부(LE2)의 제2 n형 반도체층(202)과 제3 발광부(LE3)의 제3 오믹층(308)을 마주보도록 배치하여 제2 접착부(AD2)를 통해 제2 발광부(LE2) 및 제3 발광부(LE3)를 접착시킬 수 있다. 제2 발광부(LE2) 및 제3 발광부(LE3)를 제2 접착부(AD2)로 접착한 후, 제3 기판은 LLO 또는 CLO 공정을 통해 제거될 수 있다.
도 6a 및 도 6b를 참조하면, 제3 발광부(LE3), 제2 발광부(LE2), 및 제1 발광부(LE1)를 식각하여 제1 n형 반도체층(102)을 노출시키는 제1 비아홀(VH1), 제2 n형 반도체층(202)을 노출시키는 제2 비아홀(VH2), 제3 n형 반도체층(302)을 노출시키는 제3 비아홀(VH3), 제1 오믹층(108)을 노출시키는 제4 비아홀(VH4), 제2 오믹층(208)을 노출시키는 제5 비아홀(VH5), 및 제3 오믹층(308)을 노출시키는 제6 비아홀(VH6)을 형성할 수 있다.
일 실시예에 따르면, 제1 비아홀(VH1), 제2 비아홀(VH2), 제3 비아홀(VH3), 제4 비아홀(VH4), 제5 비아홀(VH5), 및 제6 비아홀(VH6)을 형성하는 동안 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)의 측면을 식각하여 기판(100)을 노출시켜, 발광 소자들 각각을 소자 분리할 수 있다. 상세하게 도시되지 않았으나, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각은 경사진 측벽을 가질 수 있다. 또한, 제1 비아홀(VH1), 제2 비아홀(VH2), 제3 비아홀(VH3), 제4 비아홀(VH4), 제5 비아홀(VH5), 및 제6 비아홀(VH6) 각각도 경사진 측벽을 가질 수 있다.
도 7a 및 도 7b를 참조하면, 제1 비아홀(VH1), 제2 비아홀(VH2), 제3 비아홀(VH3), 제4 비아홀(VH4), 제5 비아홀(VH5), 및 제6 비아홀(VH6) 각각을 완전하게 채우지 않으며, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)를 따라 컨포멀하게(conformally) 제1 패시베이션막(PVT1)을 형성할 수 있다.
제1 패시베이션막(PVT1)을 식각하여 제1 비아홀(VH1) 저면에 제1 n형 반도체층(102)을 노출시키고, 제2 비아홀(VH2) 저면에 제2 n형 반도체층(202)을 노출시키고, 제3 비아홀(VH3) 저면에 제3 n형 반도체층(302)을 노출시키고, 제4 비아홀(VH4) 저면에 제1 오믹층(108)을 노출시키고, 제5 비아홀(VH5) 저면에 제2 오믹층(208)을 노출시키며, 제3 오믹층(308) 저면에 제6 비아홀(VH6)을 노출시킬 수 있다.
도 8a 및 도 8b를 참조하면, 제1 패시베이션막(PVT1)이 형성된 제1 비아홀(VH1), 제2 비아홀(VH2), 제3 비아홀(VH3), 제4 비아홀(VH4), 제5 비아홀(VH5), 및 제6 비아홀(VH6) 각각을 채우는 제1 비아 패턴(VA1), 제2 비아 패턴(VA2), 제3 비아 패턴(VA3), 제4 비아 패턴(VA4), 제5 비아 패턴(VA5), 및 제6 비아 패턴(VA6)을 각각 형성할 수 있다.
제1 비아 패턴(VA1)은 제1 비아홀(VH1)을 채우며 제1 n형 반도체층(102)과 전기적으로 접촉하며, 제2 비아 패턴(VA2)은 제2 비아홀(VH2)을 채우며 제2 n형 반도체층과 전기적으로 접촉하며, 제3 비아 패턴(VA3)은 제3 비아홀(VH3)을 채우며 제3 n형 반도체층(302)과 전기적으로 접촉하며, 제4 비아 패턴(VA4)은 제4 비아홀(VH4)을 채우며 제1 오믹층(108)과 전기적으로 접촉하며, 제5 비아 패턴(VA5)은 제5 비아홀(VH5)을 채우며 제2 오믹층(208)과 전기적으로 접촉하며, 제6 비아 패턴(VA6)은 제6 비아홀(VH6)을 채우며 제3 오믹층(308)과 전기적으로 접촉할 수 있다.
일 실시예에 따르면, 제1 비아 패턴(VA1), 제2 비아 패턴(VA2), 제3 비아 패턴(VA3), 제4 비아 패턴(VA4), 제5 비아 패턴(VA5), 및 제6 비아 패턴(VA6) 각각의 상부면은 제1 패시베이션막(PVT1)의 상부면과 동일 평면일 수 있다.
도 9a 및 도 9b를 참조하면, 제1 비아 패턴(VA1)과 전기적으로 연결되며 기판(100)으로 연장되는 제1 연장 패턴(EL1)과, 제2 비아 패턴(VA2)과 전기적으로 연결되며 기판(100)으로 연장되는 제2 연장 패턴(EL2)과, 제3 비아 패턴(VA3)과 전기적으로 연결되며 기판(100)으로 연장되는 제3 연장 패턴(EL3)과, 제4 비아 패턴(VA4), 제5 비아 패턴(VA5), 및 제6 비아 패턴(VA6)과 전기적으로 연결되며 기판(100)으로 연장되는 공통 연장 패턴(CEL)을 형성할 수 있다.
제1 연장 패턴(EL1)은 제3 발광부(LE3) 상에 형성된 제1 패시베이션막(PVT1) 상에서 제1 비아 패턴(VA1)과 전기적으로 접촉하며, 제3 발광부(LE3), 제2 발광부(LE2), 및 제1 발광부(LE1)의 측면을 따라 기판(100)의 상부면으로 연장할 수 있다. 제2 연장 패턴(EL2)은 제3 발광부(LE3) 상에 형성된 제1 패시베이션막(PVT1) 상에서 제2 비아 패턴(VA2)과 전기적으로 접촉하며, 제3 발광부(LE3), 제2 발광부(LE2), 및 제1 발광부(LE1)의 측면을 따라 기판(100) 상부면으로 연장할 수 있다. 제3 연장 패턴(EL3)은 제3 발광부(LE3) 상에 형성된 제1 패시베이션막(PVT1) 상에서 제3 비아 패턴(VA3)과 전기적으로 접촉하며, 제3 발광부(LE3), 제2 발광부(LE2), 및 제1 발광부(LE1)의 측면을 따라 기판(100) 상부면으로 연장할 수 있다. 공통 연장 패턴(CEL)은 제3 발광부(LE3) 상에 형성된 제1 패시베이션막(PVT1) 상에서 제4 비아 패턴(VA4), 제5 비아 패턴(VA5), 및 제6 비아 패턴(VA6)과 전기적으로 접촉하며, 제3 발광부(LE3), 제2 발광부(LE2), 및 제1 발광부(LE1)의 측면을 따라 기판(100) 상부면으로 연장할 수 있다.
도 10a 및 도 10b를 참조하면, 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL)이 형성된 기판(100) 상에 제2 패시베이션막(PVT2)을 형성할 수 있다. 제2 패시베이션막(PVT2)은 소자 분리된 발광 소자들 사이를 채울 수 있다.
제2 패시베이션막(PVT2)을 식각하여, 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL) 각각의 일부를 노출시키는 제1 홀(HL1), 제2 홀(HL2), 제3 홀(HL3), 및 제4 홀(HL4)을 각각 형성할 수 있다.
제1 홀(HL1)은 기판(100) 상으로 연장된 제1 연장 패턴(EL1)의 일부를 노출시키며, 제2 홀(HL2)은 기판(100) 상으로 연장된 제2 연장 패턴(EL2)의 일부를 노출시키며, 제3 홀(HL3)은 기판(100) 상으로 연장된 제3 연장 패턴(EL3)의 일부를 노출시키며, 제4 홀(HL4)은 기판(100) 상으로 연장된 공통 연장 패턴(CEL)의 일부를 노출시킬 수 있다.
일 실시예에 따르면, 제1 홀(HL1), 제2 홀(HL2), 제3 홀(HL3), 및 제4 홀(HL4) 각각은 기판(100)으로 갈수록 그 폭이 좁아지는 구조를 가질 수 있다.
도 11a 및 도 11b를 참조하면, 제1 홀(HL1), 제2 홀(HL2), 제3 홀(HL3), 및 제4 홀(HL4) 각각을 채우는 제1 필라 패턴(PL1), 제2 필라 패턴(PL2), 제3 필라 패턴(PL3), 및 공통 필라 패턴(CPL)을 각각 형성할 수 있다.
일 실시예에 따르면, 제1 필라 패턴(PL1), 제2 필라 패턴(PL2), 제3 필라 패턴(PL3), 및 공통 필라 패턴(CPL) 각각의 상부면은 제2 패시베이션막(PVT2)의 상부면과 동일 평면일 수 있다.
다시, 도 1a 및 도 1b를 참조하면, 제1 필라 패턴(PL1)과 전기적으로 연결되는 제1 패드(PD1), 제2 필라 패턴(PL2)과 전기적으로 연결되는 제2 패드(PD2), 제3 필라 패턴(PL3)과 전기적으로 연결되는 제3 패드(PD3), 및 공통 필라 패턴(CPL)과 전기적으로 연결되는 공통 패드(CPD)를 형성할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 제1 발광부;
    상기 제1 발광부 상에 배치되는 제2 발광부;
    상기 제2 발광부 상에 배치되는 제3 발광부;
    상기 제1 내지 제3 발광부들 각각의 외측벽을 감싸는 패시베이션막;
    상기 제1 내지 제3 발광부들 중 적어도 일부를 관통하여, 상기 제1 내지 제3 발광부들 중 적어도 하나와 전기적으로 연결되는 비아 패턴; 및
    상기 비아 패턴과 전기적으로 연결되며, 상기 제3 발광부의 일 면 상에서 상기 패시베이션막으로 연장되는 패드를 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 비아 패턴과 전기적으로 연결되며, 상기 제3 발광부의 일 면으로부터 상기 제1 내지 제3 발광부들의 측면을 따라 상기 제1 발광부의 측면으로 연장되는 연장 패턴; 및
    상기 연장 패턴 및 상기 패드 사이를 전기적으로 연결하는 필라 패턴을 더 포함하는 발광 소자.
  3. 제2항에 있어서,
    상기 비아 패턴과 상기 연장 패턴 사이에서, 상기 비아 패턴 및 상기 연장 패턴을 전기적으로 연결하는 도전 패턴을 더 포함하는 발광 소자.
  4. 제1항에 있어서,
    상기 제1 발광부의 일 면의 일부를 덮어 광 추출면을 정의하는 차광막을 더 포함하는 발광 소자.
  5. 제4항에 있어서,
    상기 차광막에 의해 정의되는 광 추출면 상에 배치되는 투명 접착부를 더 포함하는 발광 소자.
  6. 제1항에 있어서,
    상기 제1 발광부는, 제1-1형 반도체층, 제1 활성층, 및 제1-2형 반도체층을 포함하고,
    상기 제2 발광부는, 제2-1형 반도체층, 제2 활성층, 및 제2-2형 반도체층을 포함하고,
    상기 제3 발광부는, 제3-1형 반도체층, 제3 활성층, 및 제3-2형 반도체층을 포함하는 발광 소자.
  7. 제6항에 있어서,
    상기 비아 패턴은,
    상기 제2 및 제3 발광부들을 관통하며 상기 제1-1형 반도체층과 전기적으로 연결되는 제1 비아 패턴;
    상기 제3 발광부를 관통하여 상기 제2-1형 반도체층과 전기적으로 연결되는 제2 비아 패턴;
    상기 제3-1형 반도체층과 전기적으로 연결되는 제3 비아 패턴;
    상기 제2 및 제3 발광부들을 관통하여 상기 제1-2형 반도체층과 전기적으로 연결되는 제4 비아 패턴;
    상기 제3 발광부를 관통하여 상기 제2-2형 반도체층과 전기적으로 연결되는 제5 비아 패턴; 및
    상기 제3-2형 반도체층과 전기적으로 연결되는 제6 비아 패턴을 포함하는 발광 소자.
  8. 제7항에 있어서,
    상기 패드는,
    상기 제1 비아 패턴과 전기적으로 연결되는 제1 패드;
    상기 제2 비아 패턴과 전기적으로 연결되는 제2 패드;
    상기 제3 비아 패턴과 전기적으로 연결되는 제3 패드; 및
    상기 제4 내지 제6 비아 패턴들과 공통으로 전기적으로 연결되는 공통 패드를 포함하는 발광 소자.
  9. 제1항에 있어서,
    상기 패시베이션막은 이웃하는 발광 소자들 사이를 채우는 발광 소자.
  10. 제1항에 있어서,
    상기 패시베이션막은 에폭시 수지(epoxy resin), EMC(Epoxy Molding Compound), 또는 실리콘(slilicone)로 이루어진 발광 소자.
KR1020217011688A 2018-11-05 2019-11-04 발광 소자 KR20210073536A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862755652P 2018-11-05 2018-11-05
US62/755,652 2018-11-05
US16/670,293 2019-10-31
US16/670,293 US11158665B2 (en) 2018-11-05 2019-10-31 Light emitting device
PCT/KR2019/014824 WO2020096304A1 (ko) 2018-11-05 2019-11-04 발광 소자

Publications (1)

Publication Number Publication Date
KR20210073536A true KR20210073536A (ko) 2021-06-18

Family

ID=70459099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217011688A KR20210073536A (ko) 2018-11-05 2019-11-04 발광 소자

Country Status (7)

Country Link
US (2) US11158665B2 (ko)
EP (1) EP3879576A4 (ko)
JP (1) JP7444873B2 (ko)
KR (1) KR20210073536A (ko)
CN (2) CN112970119A (ko)
BR (1) BR112021008682A2 (ko)
WO (1) WO2020096304A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158665B2 (en) * 2018-11-05 2021-10-26 Seoul Viosys Co., Ltd. Light emitting device
US11211528B2 (en) * 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11437353B2 (en) * 2019-11-15 2022-09-06 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
KR20220100870A (ko) * 2019-11-15 2022-07-18 서울바이오시스 주식회사 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
CN111433921B (zh) * 2019-12-16 2023-08-15 厦门三安光电有限公司 一种发光二极管
US11789341B2 (en) * 2021-11-08 2023-10-17 Lumileds Llc Dual junction LED with non-overlapping segmentation

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP4214704B2 (ja) * 2002-03-20 2009-01-28 日亜化学工業株式会社 半導体素子
US7271420B2 (en) 2004-07-07 2007-09-18 Cao Group, Inc. Monolitholic LED chip to emit multiple colors
KR20060023634A (ko) * 2004-09-10 2006-03-15 (주)케이디티 전면 유기 발광 소자 및 그 제조방법
KR100740309B1 (ko) * 2005-01-10 2007-07-18 (주)케이디티 휘어질 수 있는 풀 칼라 유기 발광 디스플레이 및 그제조방법
JP2008277176A (ja) * 2007-05-01 2008-11-13 Hitachi Maxell Ltd 光学デバイス、及び液晶表示装置
CN201134433Y (zh) * 2007-12-11 2008-10-15 鑫谷光电股份有限公司 发多色光的半导体二极管芯片
TWI508321B (zh) * 2008-07-21 2015-11-11 Mutual Pak Technology Co Ltd 發光二極體及其形成方法
JP5185308B2 (ja) * 2010-03-09 2013-04-17 株式会社東芝 半導体発光装置の製造方法
CN102593303A (zh) * 2011-01-05 2012-07-18 晶元光电股份有限公司 具有栓塞的发光元件
US9293641B2 (en) * 2011-11-18 2016-03-22 Invensas Corporation Inverted optical device
JP5684751B2 (ja) 2012-03-23 2015-03-18 株式会社東芝 半導体発光素子及びその製造方法
KR101961307B1 (ko) * 2012-06-08 2019-03-25 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
TWI572068B (zh) * 2012-12-07 2017-02-21 晶元光電股份有限公司 發光元件
JP6127468B2 (ja) 2012-11-22 2017-05-17 日亜化学工業株式会社 発光装置
US9444019B1 (en) * 2015-09-21 2016-09-13 Epistar Corporation Method for reusing a substrate for making light-emitting device
KR102406606B1 (ko) * 2015-10-08 2022-06-09 삼성디스플레이 주식회사 유기 발광 소자, 이를 포함하는 유기 발광 표시 장치, 및 이의 제조 방법
KR20170052738A (ko) * 2015-11-03 2017-05-15 삼성전자주식회사 반도체 발광소자
US10982141B2 (en) * 2015-12-23 2021-04-20 Lg Innotek Co., Ltd. Phosphor composition, light-emitting device package comprising same, and lighting apparatus
DE102016104280A1 (de) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
KR102513080B1 (ko) * 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
JP2018120959A (ja) 2017-01-25 2018-08-02 パナソニックＩｐマネジメント株式会社 発光装置及び照明装置
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892296B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US10748881B2 (en) * 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11158665B2 (en) * 2018-11-05 2021-10-26 Seoul Viosys Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
WO2020096304A1 (ko) 2020-05-14
US20210408101A1 (en) 2021-12-30
US11158665B2 (en) 2021-10-26
EP3879576A4 (en) 2022-08-03
CN211350648U (zh) 2020-08-25
US20200144326A1 (en) 2020-05-07
CN112970119A (zh) 2021-06-15
BR112021008682A2 (pt) 2021-11-09
EP3879576A1 (en) 2021-09-15
JP2022505883A (ja) 2022-01-14
JP7444873B2 (ja) 2024-03-06

Similar Documents

Publication Publication Date Title
JP7444873B2 (ja) 発光素子
KR102665335B1 (ko) 디스플레이를 위한 led 유닛 및 이를 가지는 디스플레이 장치
JP7246853B2 (ja) 発光素子
CN210403762U (zh) 发光元件
JP7460615B2 (ja) 発光装置
KR20210033480A (ko) 발광 소자
KR20210076013A (ko) 발광 소자
US11482650B2 (en) Light emitting device including light shielding layer
JP7500556B2 (ja) 発光ダイオード
JP2021536137A (ja) 発光装置
KR20210072006A (ko) 발광 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal