JP2022505883A - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP2022505883A
JP2022505883A JP2021522966A JP2021522966A JP2022505883A JP 2022505883 A JP2022505883 A JP 2022505883A JP 2021522966 A JP2021522966 A JP 2021522966A JP 2021522966 A JP2021522966 A JP 2021522966A JP 2022505883 A JP2022505883 A JP 2022505883A
Authority
JP
Japan
Prior art keywords
light emitting
pattern
emitting unit
type semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021522966A
Other languages
English (en)
Other versions
JPWO2020096304A5 (ja
JP7444873B2 (ja
Inventor
フン イ,チョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2022505883A publication Critical patent/JP2022505883A/ja
Publication of JPWO2020096304A5 publication Critical patent/JPWO2020096304A5/ja
Application granted granted Critical
Publication of JP7444873B2 publication Critical patent/JP7444873B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Figure 2022505883000001
発光素子を提供する。発光素子は、第1発光部と、前記第1発光部上に配置された第2発光部と、前記第2発光部上に配置された第3発光部と、前記第1~第3発光部のそれぞれの外壁を囲むパッシベーション膜と、前記第1~第3発光部の少なくとも一部を貫通し、前記第1~第3発光部の少なくとも1つと電気的に接続されるビアパターンと、前記ビアパターンと電気的に接続され、前記第3発光部の一面上で前記パッシベーション膜まで延びるパッドと、を備える。
【選択図】図1a

Description

本発明は、発光素子に関するもので、より詳細には、複数の発光部が積層された発光素子に関するものである。
発光ダイオードは、無機光源としては、表示装置、車両用ランプ、一般照明のような様々な分野に多様に利用されている。発光ダイオードは、寿命が長く、消費電力が低く、応答速度が速いという長所があり、既存の光源から急速に置き換わりつつある。
特に、表示装置は、一般的に青、緑、および赤の混色を利用して、様々な色を実現する。表示装置の各画素は、青色、緑色および赤色のサブ画素を備え、これらのサブ画素の色を使用して、特定の画素の色が定められ、これらの画素の組み合わせによって画像が表示される。
発光ダイオードは、主に表示装置のバックライト光源として使用されてきた。しかし、最近、発光ダイオードを利用して画像を直接表示する次世代ディスプレイとしてマイクロLED(micro LED)が開発されている。
本願発明が解決しようとする課題は、光効率と光取り出しが改善された発光素子を提供することにある。
本発明が解決しようとする課題は、以上で言及した課題に限定されず、言及されていないもう一つの課題は、以下の記載から当業者に明確に理解することができるだろう。
解決しようとする課題を達成するために、本発明の実施形態に係る発光素子は、第1発光部と、前記第1発光部上に配置される第2発光部と、前記第2発光部上に配置される第3発光部と、前記第1発光部、前記第2発光部、及び前記第3発光部それぞれの外側の側壁を囲むパッシベーション膜と、前記第1発光部、前記第2発光部、及び前記第3発光部のうちの少なくとも一部を貫通して、前記第1発光部、前記第2発光部、及び前記第3発光部のうち少なくとも一つと電気的に接続されているビアパターンと、前記ビアパターンと電気的に接続され、前記第3発光部の一面上で前記パッシベーション膜に延びるパッドと、を含む。
実施形態によれば、前記発光素子は、上記ビアパターンと電気的に接続され、前記第3発光部の一面から前記第1乃至第3発光部の側面に沿って前記第1発光部の側面に延びる延長パターンと、前記延長パターンと前記パッドとを電気的に接続するピラーパターンと、をさらに含むことができる。
実施形態によれば、前記発光素子は、前記ビアパターンと前記延長パターンとの間に、前記ビアパターンと前記延長パターンとを電気的に接続する導電パターンをさらに含むことができる。
実施形態によれば、前記発光素子は、前記第1発光部の一面の一部を覆って光取り出し面を定義する遮光膜をさらに含むことができる。
実施形態によれば、前記発光素子は、前記遮光膜によって定義される光取り出し面上に配置される透明接着部をさらに含むことができる。
実施形態によれば、前記第1発光部は、第1-1型半導体層、第1活性層、及び第1-2型半導体層を含み、前記第2発光部は、第2-1型半導体層、第2活性層、及び第2-2型半導体層を含み、前記第3発光部は、第3-1型半導体層、第3活性層、及び第3-2型半導体層を含むことができる。
実施形態によれば、前記ビアパターンは、前記第2及び第3発光部を貫通して前記第1-1型半導体層と電気的に接続される第1ビアパターンと、前記第3発光部を貫通して前記第2-1型半導体層と電気的に接続される第2ビアパターンと、前記第3-1型半導体層と電気的に接続される第3ビアパターンと、前記第2及び第3発光部を貫通して前記第1-2型半導体層と電気的に接続される第4ビアパターンと、前記第3発光部を貫通して前記第2-2型半導体層と電気的に接続される第5ビアパターンと、前記第3-2型半導体層と電気的に接続される第6ビアパターンと、を含むことができる。
実施形態によれば、前記パッドは、前記第1ビアパターンと電気的に接続される第1パッド、前記第2ビアパターンと電気的に接続される第2パッド、前記第3ビアパターンと電気的に接続される第3パッド、及び前記第4~第6ビアパターンと共通に電気的に接続される共通パッドを含むことができる。
実施形態によれば、前記パッシベーション膜は、隣接する発光素子間を充填することができる。
実施形態によれば、前記パッシベーション膜は、エポキシ樹脂(epoxy resin)、EMC(Epoxy Molding Compound)、またはシリコン(silicone)を含むことができる。
その他の実施形態の詳細は、詳細な説明及び図面に含まれている。
本発明の実施形態に係る発光素子によると、臨界寸法(critical dimension)が小さい発光素子にパッドをより柔軟に配置することができる。
延長パターンが発光素子の側面に沿って延長されて、金属を含むことにより、隣接する発光素子間の光を反射・遮蔽して発光素子の色再現性を向上させることができる。
遮光膜を配置し、光取り出し面を定義して発光素子のコントラスト比(contrast)を高め、光取り出し効果を向上させることができる。
本発明の一実施形態に係る発光素子を説明するための平面図である。 図1aの発光素子をA-A’とB-B’で切断した断面図である。 本発明の他の実施形態に係る発光素子を説明するための平面図である。 図2aの発光素子をA-A’とB-B’で切断した断面図である。 本発明の他の実施形態に係る発光素子を説明するための平面図である。 図3aの発光素子をA-A’とB-B’で切断した断面図である。 本発明の他の実施形態に係る発光素子を説明するための平面図である。 図3bの発光素子をA-A’とB-B’で切断した断面図である。 本発明の一実施形態に係る発光素子の製造方法を説明するための平面図である。 図5aの発光素子をA-A’とB-B’で切断した断面図である。 本発明の一実施形態に係る発光素子の製造方法を説明するための平面図である。 図6aの発光素子をA-A’とB-B’で切断した断面図である。 本発明の一実施形態に係る発光素子の製造方法を説明するための平面図である。 図7aの発光素子をA-A’とB-B’で切断した断面図である。 本発明の一実施形態に係る発光素子の製造方法を説明するための平面図である。 図8aの発光素子をA-A’とB-B’で切断した断面図である。 本発明の一実施形態に係る発光素子の製造方法を説明するための平面図である。 図9aの発光素子をA-A’とB-B’で切断した断面図である。 本発明の一実施形態に係る発光素子の製造方法を説明するための平面図である。 図10aの発光素子をA-A’とB-B’で切断した断面図である。 本発明の一実施形態に係る発光素子の製造方法を説明するための平面図である。 図11aの発光素子をA-A’とB-B’で切断した断面図である。
本発明の構成と効果を十分に理解するために、添付した図面を参照して、本発明の好ましい実施形態を説明する。しかし、本発明は、以下に開示されている実施形態に限定されるものではなく、様々な形態で実施することができ、様々な変更を加えることができる。
また、本発明の実施形態で使用される用語は、特に定義されていない限り、当該技術分野における通常の知識を有する者に一般的に知られている意味で解釈されることができる。
以下、図面を参照して、本発明の実施形態に係る発光素子について詳細に説明する。
図1aは、本発明の一実施形態に係る発光素子を説明するための平面図であり、図1bは、図1aの発光素子をA-A’とB-B’で切断した断面図である。図2aは、本発明の他の実施形態に係る発光素子を説明するための平面図であり、図2bは、図2aの発光素子をA-A’とB-B’で切断した断面図である。図3aは、本発明の他の実施形態に係る発光素子を説明するための平面図であり、図3bは、図3aの発光素子をA-A’とB-B’で切断した断面図である。
図1a、図1b、図2a、図2b、図3a、及び図3bを参照すると、発光素子は、基板100と、基板100上に垂直に積層された第1発光部LE1、第2発光部LE2、及び第3発光部LE3と、を含むことができる。
基板100は、窒化ガリウム系半導体層を成長させることができる基板であればよく、サファイア(Al)、シリコンカーバイド(SiC)、窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)、窒化アルミニウムガリウム(AlGaN)、窒化アルミニウム(AlN)、ガリウム酸化物(Ga)、またはシリコンを含むことができる。また、基板100は、パターニングされたサファイア基板であることができる。一実施形態によると、基板100は、可視光を透過する物質を含むことができる。一方、必要に応じて基板100は省略されることができる。
基板100が光取り出し面である場合には、第1発光部LE1から出射される光の波長が最も短く、第2発光部LE2から出射される光の波長が第1発光部LE1から出射される光の波長よりも長く、第3発光部LE3から出射される光の波長よりも短く、第3発光部LE3から出射される光の波長が最も長くなるようにしてもよい。例えば、第1発光部LE1は、青色光を発し、第2発光部LE2は、緑色光を発し、第3発光部LE3は、赤色光を発してもよい。しかし、本開示は、これに限定されるものではない。例えば、第2発光部LE2が第1発光部LE1より短波長の光を出射してもよい。
第1発光部LE1は、第1n型半導体層102、第1活性層104、第1p型半導体層106、及び第1オーミック層108を含み、第2発光部LE2は、第2n型半導体層202、第2活性層204、第2p型半導体層206、及び第2オーミック層208を含み、第3発光部LE3は、第3n型半導体層302、第3活性層304、第3p型半導体層306、及び第3オーミック層308を含むことができる。
第1n型半導体層102、第2n型半導体層202、及び第3n型半導体層302のそれぞれは、Siがドープされた窒化ガリウム系半導体層であることができる。第1p型半導体層106、第2p型半導体層206、及び第3p型半導体層306のそれぞれは、Mgがドープされた窒化ガリウム系半導体層であることができる。第1活性層104、第2活性層204、及び第3活性層304のそれぞれは、多重量子井戸構造(Multi Quantum Well:MQW)を含むことができ、所望のピーク波長の光を放出するように、その組成比が決定されている。第1オーミック層108、第2オーミック層208、及び第3オーミック層308のそれぞれは、酸化スズ(SnO)、酸化インジウム(InO)、酸化亜鉛(ZnO)、酸化インジウムスズ(ITO)、及び酸化インジウムスズ亜鉛(ITZO)のような透明導電性酸化物(Transparent Conductive Oxide:TCO)が使用されることができる。
第1発光部LE1は、第1接着部AD1を間に挟んで、第2発光部LE2と離隔されて配置されることができる。一例として、第1発光部LE1の第1オーミック層108と第2発光部LE2の第2n型半導体層202とは、第1接着部AD1を介在して対向してもよい。他の例としては、第1発光部LE1の第1オーミック層108と第2発光部LE2の第2オーミック層208とが、第1接着部AD1を介在して対向してもよい。
第2発光部LE2は、第2接着部AD2を間に挟んで、第3発光部LE3と離隔されて配置されることができる。一例として、第2発光部LE2の第2オーミック層208と第3発光部LE3の第3オーミック層308とは、第2接着部AD2を介在して対向してもよい。他の例として、第2発光部LE2の第2オーミック層208と第3発光部LE3の第3n型半導体層302とが、第2接着部AD2を介在して対向してもよい。
第1接着部AD1及び第2接着部AD2のそれぞれは、可視光を透過させ、絶縁性を有する物質を含むことができる。第1接着部AD1及び第2接着部AD2のそれぞれは、ポリマー(polymer)、レジスト(resist)またはポリイミド(polyimide)を含んでもよい。例えば、第1接着部AD1及び第2接着部AD2のそれぞれは、SOG(スピン-オン-グラス)、BCB(ベンゾシクロブタジエン)、HSQ(水素シルセスキオキサン)、SU-8フォトレジスト(photoresist)、エポキシ樹脂、PAE(ポリアリーレンエーテル)系列のFlare(登録商標)、PMMA(ポリメチルメタクリレート)、PDMS(ポリジメチルシロキサン)、フッ素樹脂、ポリイミド、MSSQ(メチルシルセスキオキサン)、PEEK(ポリエーテルエーテルケトン)、ATSP(芳香族熱硬化性ポリエステル)、PVDC(ポリ塩化ビニリデン)、LCP(液晶ポリマー)、およびワックス(wax)などからなる群から選択された少なくとも一つを含むことができる。
発光素子は、第1発光部LE1及び第2発光部LE2の間に配置される第1カラーフィルタCF1と、第2発光部LE2及び第3発光部LE3の間に配置される第2カラーフィルタCF2をさらに含むことができる。第1カラーフィルタCF1は、第1発光部LE1の第1オーミック層108、または第2発光部LE2の第2オーミック層208上に配置されることができる。第2カラーフィルタCF2は、第2発光部LE2の第2オーミック層208、または第3発光部LE3の第3オーミック層308上に配置されることができる。第1カラーフィルタCF1は、第1発光部LE1から発生した光が第2発光部LE2及び第3発光部LE3それぞれに影響を及ぼさないように、第1発光部LE1から発生した光を反射し、第2発光部LE2及び第3発光部LE3それぞれから発生した光を通過させることができる。第2カラーフィルタCF2は、第1発光部LE1及び第2発光部LE2それぞれから発生した光が第3発光部LE3に影響を及ぼさないように、第1発光部LE1及び第2発光部LE2から発生した光を反射し、第3発光部LE3から発生した光を通過させることができる。第1カラーフィルタCF1及び第2カラーフィルタCF2それぞれは、TiOとSiOとが交互に積層された構造を有する分布ブラッグ反射器(Distributed Bragg Reflector、DBR)を含むことができる。第1カラーフィルタCF1は、第2カラーフィルタCF2とはTiOとSiOとが交互に積層された回数と厚さが異なっていてもよい。一実施形態によると、第1カラーフィルタCF1及び第2カラーフィルタCF2は選択的に省略されてもよい。
発光素子は、第1n型半導体層102と電気的に接続される第1延長パターンEL1と、第2n型半導体層202と電気的に接続される第2延長パターンEL2と、第3n型半導体層302と電気的に接続される第3延長パターンEL3と、第1オーミック層108、第2オーミック層208、及び第3オーミック層308と共通に電気的に接続される共通延長パターンCELと、をさらに含むことができる。一実施形態によると、第1延長パターンEL1、第2延長パターンEL2、第3延長パターンEL3、および共通延長パターンCELのそれぞれは、第3発光部LE3上で互いに離隔された配置されてもよい。一例として、発光素子が平面的視で四角形の構造を有する場合、第1延長パターンEL1、第2延長パターンEL2、第3延長パターンEL3、および共通延長パターンCELのそれぞれは、四角形の発光素子の各コーナー部分に配置されてもよい。第1延長パターンEL1、第2延長パターンEL2、第3延長パターンEL3、および共通延長パターンCELのそれぞれは、Au、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Hf、Cr、Ti、Ta、およびCuからなる群から選択された少なくとも一つを含むことができる。また、前記列挙された物質の合金を含むことができる。
本実施形態では、共通延長パターンCELが第1オーミック層108、第2オーミック層208、及び第3オーミック層308を共通に電気的に接続することを説明するが、共通延長パターンCELは、第1n型半導体層102、第2n型半導体層202、及び第3n型半導体層302を共通に電気的に接続してもよい。
発光素子は、第3発光部LE3、第2接着部AD2、第2カラーフィルタCF2、第2発光部LE2、第1接着部AD1、第1カラーフィルタCF1、第1オーミック層108、第1p型半導体層106、及び第1活性層104を貫通し、第1n型半導体層102と第1延長パターンEL1とを接続する第1ビアパターン(VA1)と、第3発光部LE3、第2接着部AD2、第2カラーフィルタCF2、第2オーミック層208、第2p型半導体層206、及び第2活性層204を貫通し、第2n型半導体層202と第2延長パターンEL2とを接続する第2ビアパターンVA2と、第3n型半導体層302と第3延長パターンEL3とを接続する第3ビアパターンVA3をさらに含むことができる。一実施形態によると、第3ビアパターンVA3は省略されてもよい。
発光素子は、第3発光部LE3、第2接着部AD2、第2カラーフィルタCF2、第2発光部LE2、第1接着部AD1、及び第1カラーフィルタCF1を貫通し、第1オーミック層108と共通延長パターンCELとを接続する第4ビアパターンVA4と、第3発光部LE3、第2接着部AD2、及び第2カラーフィルタCF2を貫通し、第2オーミック層208と共通延長パターンCELとを接続する第5ビアパターンVA5と、第3n型半導体層302、第3活性層304、及び第3p型半導体層306を貫通し、第3オーミック層308を接続する第6ビアパターンVA6をさらに含むことができる。
第1ビアパターンVA1、第2ビアパターンVA2、第3ビアパターンVA3、第4ビアパターンVA4、第5ビアパターンVA5、及び第6ビアパターンVA6それぞれは、Au、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Hf、Cr、Ti、Ta、およびCuからなる群から選択された少なくとも一つを含むことができる。また、前記列挙された物質の合金を含むことができる。
一実施形態によると、第1ビアパターンVA1及び第1延長パターンEL1と、第2ビアパターンVA2及び第2延長パターンEL2と、第3ビアパターンVA3及び第3延長パターンEL3と、第4ビアパターンVA4、第5ビアパターンVA5、第6ビアパターンVA6及び共通延長パターン(CEL)とは、一体であってもよい。
発光素子は、第1ビアパターンVA1、第2ビアパターンVA2、第3ビアパターンVA3、第4ビアパターンVA4、第5ビアパターンVA5、及び第6ビアパターンVA6それぞれの外側の側壁を取り囲み、第3発光部LE3の上部に延長されて、第1延長パターンEL1、第2延長パターンEL2、第3延長パターンEL3、および共通延長パターンCELと第3発光部LE3とを絶縁する第1パッシベーション膜PVT1をさらに含むことができる。第1パッシベーション膜PVT1は、SiNx、TiNx、TiOx、TaOx、ZrOx、HfOx、AlxOy及びSiOxからなる群から選択された少なくとも一つを含むことができる。
発光素子は、第1延長パターンEL1と第1パッドPD1とを電気的に接続する第1ピラーパターンPL1、第2延長パターンEL2と第2パッドPD2とを電気的に接続する第2ピラーパターンPL2、第3延長パターンEL3と第3パッドPD3とを電気的に接続する第3のピラーパターンPL3、及び共通延長パターンCELと共通パッドCPDとを電気的に接続する共通ピラーパターンCPLをさらに含むことができる。第1ピラーパターンPL1、第2ピラーパターンPL2、第3ピラーパターンPL3、及び共通ピラーパターンCPLのそれぞれは、Au、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Hf、Cr、Ti、Ta、及びCuからなる群から選択された少なくとも一つを含むことができる。また、前記列挙された物質の合金を含むことができる。
また、発光素子は、第1延長パターンEL1、第2延長パターンEL2、第3延長パターンEL3、及び共通延長パターンCEL上で第1ピラーパターンPL1、第2ピラーパターンPL2、第3ピラーパターンPL3、及び共通ピラーパターンCPLの間を充填する第2パッシベーション膜PVT2をさらに含むことができる。第2パッシベーション膜PVT2は、EMC(Epoxy Molding Compound)、エポキシ樹脂(epoxy resin)、シリコン(silicone)、フォトレジスト、BCB、Flare(登録商標)、MSSQ、PMMA、PDMS、フッ素樹脂、ポリイミド、PEEK、ATSP、PVDC、LCP、およびワックス(wax)などのような有機物質、または無機物質であるSiNx、TiNx、TiOx、TaOx、ZrOx、HfOx、AlxOy及びSiOxからなる群から選択された少なくとも一つを含むことができる。また、有機物質を用いる場合、黒色または透明など、さまざまな色で形成することができる。
本発明の実施形態によると、第1発光部LE1、第2発光部LE2、及び第3発光部LE3それぞれの臨界寸法(critical dimension:CD)は、50~80μmの小さいサイズを有し、第1発光部LE1、第2発光部LE2、及び第3発光部LE3それぞれと電気的に接続される第1パッドPD1、第2パッドPD2、第3パッドPD3、及び共通パッドCPDを直接接続する場合は、第1パッドPD1、第2パッドPD2、第3パッドPD3、及び共通パッドCPDとの間の離隔距離があまりにも小さくなりすぎる場合がある。これを解消するために、第1延長パターンEL1、第2延長パターンEL2、第3延長パターンEL3、及び共通延長パターンCELと、第1ピラーパターンPL1、第2ピラーパターンPL2、第3ピラーパターンPL3、及び共通ピラーパターンCPLとを利用して、第1パッドPD1、第2パッドPD2、第3パッドPD3、及び共通パッドCPDの間の離隔距離を大きくすることができる。また、第1延長パターンEL1、第2延長パターンEL2、第3延長パターンEL3、及び共通延長パターンCELと、第1ピラーパターンPL1、第2ピラーパターンPL2、第3ピラーパターンPL3、及び共通ピラーパターンCPLとのそれぞれが、金属を含むことにより、隣接する発光素子間の光を反射して遮蔽する機能を実行することができる。
図2a及び図2bに示される他の実施形態によると、発光素子は、第1ビアパターンVA1と第1延長パターンEL1とを電気的に接続する第1導電パターンCP1、第2ビアパターンVA2と第2延長パターンEL2とを電気的に接続する第2導電パターンCP2、第3ビアパターンVA3と第3延長パターンEL3とを電気的に接続する第3導電パターンCP3、及び共通ビアパターンと共通延長パターンCELとを電気的に接続する共通導電パターンCCPをさらに含むことができる。第1導電パターンCP1、第2導電パターンCP2、第3導電パターンCP3、及び共通導電パターンCCPそれぞれは、Au、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Hf、Cr、Ti、及びCuからなる群から選択された少なくとも一つを含むことができる。また、前記列挙された物質の合金を含むことができる。第1導電パターンCP1、第2導電パターンCP2、第3導電パターンCP3、及び共通導電パターンCCPの位置と幅を調節することにより、第1パッドPD1、第2パッドPD2、第3パッドPD3、及び共通パッドCPDの離隔距離をより柔軟に調整することができる。
図1a、図3a及び図3bにおいて、図1aは、第3発光部LE3から見た平面図であり、図3aは、第1発光部LE1から見た平面図である。図1a、図3a及び図3bに示される別の実施形態によると、発光素子は、第1発光部LE1の一面上に、発光素子の光取り出し面の一部を覆うように配置される遮光膜LSをさらに含むことができる。遮光膜LSは、フォトレジスト(photoresist)またはブラックマトリックス(black matrix)を含むことができる。このように遮光膜LSが光取り出し面の一部を覆うことにより、光取り出し面の面積を減少させ、発光素子のコントラスト比(contrast)を増大させることができる。したがって、発光素子の光取り出し効果を向上させることができる。
図3a及び図3bの発光素子では、一実施形態によると、遮光膜LSは、光取り出し面の一部を覆い、遮光膜LSが配置されていない第1発光部LE1の一方の面の一部SPは、空気にさらされてもよい。他の実施形態によると、遮光膜LSが配置されていない第1発光部LE1の一面の一部SPに可視光透過特性を有する第3接着部が配置されてもよい。第3接着部の上面は、遮光膜LSの上面と同一平面であることができる。また、第3接着部は、SOG、BCB、HSQまたはSU-8フォトレジストを含むことができる。
図4aは、本発明の他の実施形態に係る発光素子を説明するための平面図であり、図4bは、図4aの発光素子をA-A’とB-B’で切断した断面図である。
図4a及び図4bを参照すると、発光素子は、基板100と、基板100上に垂直に積層された第1発光部LE1、第2発光部LE2、及び第3発光部LE3を含むことができる。
第1発光部LE1は、第1n型半導体層102、第1活性層104、第1p型半導体層106、及び第1オーミック層108を含み、第2発光部LE2は、第2n型半導体層202、第2活性層204、第2p型半導体層206、及び第2オーミック層208を含み、第3発光部LE3は、第3n型半導体層302、第3活性層304、第3p型半導体層306、及び第3オーミック層308を含むことができる。
発光素子は、第1ビアパターンVA1、第2ビアパターンVA2、第3ビアパターンVA3、第4ビアパターンVA4、第5ビアパターンVA5、及び第6ビアパターンVA6と、第1ビアパターンVA1、第2ビアパターンVA2、第3ビアパターンVA3、第4ビアパターンVA4、第5ビアパターンVA5、及び第6ビアパターンVA6それぞれの外側の側壁を取り囲み、第3発光部LE3の一面に延長する第1パッシベーション膜PVT1と、第1発光部LE1、第2発光部LE2、及び第3発光部LE3それぞれの外側の側壁を取り囲む第2パッシベーション膜PVT2と、をさらに含むことができる。一実施形態によると、第2パッシベーション膜PVT2の上面は、第1パッシベーション膜PVT1の上面と同一平面であってもよい。
発光素子は、第1パッシベーション膜PVT1及び第2パッシベーション膜PVT2上に配置され、第1ビアパターンVA1と電気的に接続される第1パッドPD1、第1パッシベーション膜PVT1及び第2パッシベーション膜PVT2上に配置され、第2ビアパターンVA2と電気的に接続される第2パッドPD2、第1パッシベーション膜PVT1及び第2パッシベーション膜PVT2上に配置され、第3ビアパターンVA3と電気的に接続される第3パッドPD3、及び第1パッシベーション膜PVT1及び第2パッシベーション膜PVT2上に配置され、第4ビアパターンVA4、第5ビアパターンVA5、及び第6ビアパターンVA6と電気的に接続される共通パッドCPDをさらに含むことができる。
本実施形態によると、第1パッドPD1、第2パッドPD2、第3パッドPD3、及び共通パッドCPDのそれぞれが、第1パッシベーション膜PVT1だけでなく、第2パッシベーション膜PVT2に重なるように延在されて、拡張して配置されることにより、第1パッドPD1、第2パッドPD2、第3パッドPD3、及び共通パッドCPDのそれぞれをより広い面積に配置することができる。
本実施形態で説明された発光素子は、図1a及び図1bで説明された発光素子と実質的に同じであり、その詳細な説明を省略する。
以下、発光素子の製造方法を説明する。本実施形態では、図1aおよび図1bに示された発光素子の製造方法を例示的に説明する。
図5a、図6a、図7a、図8a、図9a、図10a及び図11aは、本発明の一実施形態に係る発光素子の製造方法を説明するための平面図であり、図5b、図6b、図7b、図8b、図9b、図10b及び図11bは、図5a、図6a、図7a、図8a、図9a、図10a及び図11aの発光素子のA-A’とB-B’で切断した断面図である。
図5a及び図5bを参照すると、第1基板100上に第1n型半導体層102、第1活性層104、第1p型半導体層106、及び第1オーミック層108を順次形成してもよい。第1基板100上に第1n型半導体層102、第1活性層104、及び第1p型半導体層106をMOCVD(有機金属化学気相成長)、MBE(分子線エピタキシー)、HVPE(ハイドライド気相成長)、MOC(Metal-Organic Chloride)などの成長法を用いて順次形成することができる。第1オーミック層108は、化学気相蒸着(Chemical Vapor Deposition:CVD)、物理蒸着(Physical Vapour Deposition)工程などを通じて、第1p型半導体層106上に形成することができる。
第2基板(図示せず)上に第2n型半導体層202、第2活性層204、第2p型半導体層206、及び第2オーミック層208を順次形成して、第2発光部LE2を形成することができる。MOCVD、MBE、HVPE、MOCなどの成長法を用いて、第2n型半導体層202、第2活性層204、及び第2p型半導体層206を第2基板上に順次形成することができる。第2オーミック層208は、CVD、PVD工程などを通じて、第2p型半導体層206上に形成することができる。
第2基板を裏返し、第2オーミック層208を支持基板(図示せず)と対向するように配置し、着脱可能な接着部を利用して、第2発光部LE2を支持基板(図示せず)上に接着することができる。第2発光部LE2を支持基板(図示せず)上に接着した後、第2基板をレーザリフトオフ(Laser Lift-Off:LLO)工程またはケミカルリフトオフ(Chemical Lift-Off、CLO)工程を通じて除去することができる。
支持基板を裏返し、第2n型半導体層202を第1オーミック層108と対向するように配置し、第1接着部AD1を介して第2発光部LE2を第1発光部LE1に接着することができる。第1発光部LE1及び第2発光部LE2を接着した後、着脱可能な接着部を介して支持基板(図示せず)を除去することができる。
第3基板(図示せず)上に第3n型半導体層302、第3活性層304、第3p型半導体層306、及び第3オーミック層308を順次形成して、第3発光部LE3を形成することができる。第3n型半導体層302、第3活性層304、及び第3p型半導体層(306)は、MOCVD、MBE、HVPE、MOCなどの成長法を用いて第3基板上に順次形成することができる。第3オーミック層308は、第3p型半導体層306上にCVD、PVD工程などを通じて形成することができる。
第3基板を裏返し、第2発光部LE2の第2n型半導体層202と第3発光部LE3の第3オーミック層308とが対向するように配置して、第2接着部AD2を介して第2発光部LE2及び第3発光部LE3を接着することができる。第2発光部LE2及び第3発光部LE3を第2接着部AD2によって接着した後、第3基板を、LLOまたはCLO工程を経て除去することができる。
図6a及び図6bを参照すると、第3発光部LE3、第2発光部LE2、及び第1発光部LE1をエッチングして、第1n型半導体層102を露出させる第1ビアホール(VH1)、第2n型半導体層202を露出させる第2ビアホールVH2、第3n型半導体層302を露出させる第3ビアホール(VH3)、第1オーミック層108を露出させる第4ビアホールVH4、第2オーミック層208を露出させる第5ビアホールVH5、及び第3オーミック層308を露出させる第6ビアホールVH6を形成することができる。
一実施形態によると、第1ビアホールVH1、第2ビアホールVH2、第3ビアホールVH3、第4ビアホールVH4、第5ビアホールVH5、及び第6ビアホールVH6を形成する間、第1発光部LE1、第2発光部LE2、及び第3発光部LE3の側面をエッチングして基板100を露出させることにより、発光素子のそれぞれを素子分離することができる。詳細に図示されていないが、第1発光部LE1、第2発光部LE2、及び第3発光部LE3のそれぞれは、傾斜した側壁を有してもよい。また、第1ビアホールVH1、第2ビアホールVH2、第3ビアホールVH3、第4ビアホールVH4、第5ビアホールVH5、及び第6ビアホールVH6それぞれは、傾斜した側壁を有してもよい。
図7a及び図7bを参照すると、第1ビアホールVH1、第2ビアホールVH2、第3ビアホールVH3、第4ビアホールVH4、第5ビアホールVH5、及び第6ビアホールVH6それぞれを完全に充填しないように、第1発光部LE1、第2発光部LE2、及び第3発光部LE3に沿ってコンフォーマルに第1パッシベーション膜PVT1を形成することができる。
第1パッシベーション膜PVT1をエッチングして、第1ビアホールVH1の底面に第1n型半導体層102を露出させ、第2ビアホールVH2の底面に第2n型半導体層202を露出させ、第3ビアホールVH3の底面に第3n型半導体層302を露出させ、第4ビアホールVH4の底面に第1オーミック層108を露出させ、第5ビアホールVH5の底面に第2オーミック層208を露出させ、第3オーミック層308の底面に第6ビアホールVH6を露出することができる。
図8a及び図8bを参照すると、第1パッシベーション膜PVT1が形成された第1ビアホールVH1、第2ビアホールVH2、第3ビアホールVH3、第4ビアホールVH4、第5ビアホールVH5、及び第6ビアホールVH6をそれぞれ充填する第1ビアパターンVA1、第2ビアパターンVA2、第3ビアパターンVA3、第4ビアパターンVA4、第5ビアパターンVA5、及び第6ビアパターンVA6をそれぞれ形成することができる。
第1ビアパターンVA1は、第1ビアホールVH1を充填して第1n型半導体層102と電気的に接続、第2ビアパターンVA2は、第2ビアホールVH2を充填して第2n型半導体層と電気的に接続し、第3ビアパターンVA3は、第3ビアホールVH3を充填して第3n型半導体層302と電気的に接続し、第4ビアパターンVA4は、第4ビアホールVH4を充填して第1オーミック層108と電気的に接続し、第5ビアパターンVA5は、第5ビアホールVH5を充填して第2オーミック層208と電気的に接続し、第6ビアパターンVA6は、第6ビアホールVH6を充填して第3オーミック層308と電気的に接続することができる。
一実施形態によると、第1ビアパターンVA1、第2ビアパターンVA2、第3ビアパターンVA3、第4ビアパターンVA4、第5ビアパターンVA5、及び第6ビアパターンVA6のそれぞれの上面は、第1パッシベーション膜PVT1の上面と同一平面上であることができる。
図9a及び図9bを参照すると、第1ビアパターンVA1と電気的に接続され、基板100に延長される第1延長パターンEL1と、第2ビアパターンVA2と電気的に接続され、基板100に延長される第2延長パターンEL2と、第3ビアパターンVA3と電気的に接続され、基板100に延長される第3延長パターンEL3と、第4ビアパターンVA4、第5ビアパターンVA5、及び第6ビアパターンVA6と電気的に接続され、基板100に延長される共通延長パターン(CEL)を形成することができる。
第1延長パターンEL1は、第3発光部LE3上に形成された第1パッシベーション膜PVT1上で第1ビアパターンVA1と電気的に接続し、第3発光部LE3、第2発光部LE2、及び第1発光部LE1の側面に沿って基板100の上面まで延長することができる。第2延長パターンEL2は、第3発光部LE3上に形成された第1パッシベーション膜PVT1上で第2ビアパターンVA2と電気的に接続し、第3発光部LE3、第2発光部LE2、及び第1発光部LE1の側面に沿って基板100の上面まで延長することができる。第3延長パターンEL3は、第3発光部LE3上に形成された第1パッシベーション膜PVT1上で第3ビアパターンVA3と電気的に接続し、第3発光部LE3、第2発光部LE2、及び第1発光部LE1の側面に沿って基板100の上面まで延長することができる。共通延長パターンCELは、第3発光部LE3上に形成された第1パッシベーション膜PVT1上で第4ビアパターンVA4、第5ビアパターンVA5、及び第6ビアパターンVA6と電気的に接続し、第3発光部LE3、第2発光部LE2、及び第1発光部LE1の側面に沿って基板100の上面まで延長することができる。
図10a及び図10bを参照すると、第1延長パターンEL1、第2延長パターンEL2、第3延長パターンEL3、及び共通延長パターンCELが形成された基板100上に第2パッシベーション膜PVT2を形成することができる。第2パッシベーション膜PVT2は素子分離された発光素子の間を埋めることができる。
第2パッシベーション膜PVT2をエッチングして、第1延長パターンEL1、第2延長パターンEL2、第3延長パターンEL3、及び共通延長パターンCELのそれぞれの一部を露出させる第1ホールHL1、第2ホールHL2、第3ホールHL3、及び第4ホールHL4をそれぞれ形成することができる。
第1ホールHL1は、基板100上に延長された第1延長パターンEL1の一部を露出させ、第2ホールHL2は、基板100上に延長された第2延長パターンEL2の一部を露出させ、第3ホールHL3は、基板100上に延長された第3延長パターンEL3の一部を露出させ、第4ホールHL4は、基板100上に延長された共通延長パターンCELの一部を露出させることができる。
一実施形態によると、第1ホールHL1、第2ホールHL2、第3ホールHL3、及び第4ホールHL4それぞれは、基板100に向かうほどその幅が狭くなる構造を有してもよい。
図11a及び図11bを参照すると、第1ホールHL1、第2ホールHL2、第3ホールHL3、及び第4ホールHL4をそれぞれ充填する第1ピラーパターンPL1、第2ピラーパターンPL2、第3ピラーパターンPL3、及び共通ピラーパターンCPLをそれぞれ形成することができる。
一実施形態によると、第1ピラーパターンPL1、第2ピラーパターンPL2、第3ピラーパターンPL3、及び共通ピラーパターンCPLそれぞれの上面は、第2パッシベーション膜PVT2の上面と同一平面上であることができる。
再び、図1a及び図1bを参照すると、第1ピラーパターンPL1と電気的に接続される第1パッドPD1、第2ピラーパターンPL2と電気的に接続される第2パッドPD2、第3ピラーパターンPL3と電気的に接続される第3パッドPD3、及び共通ピラーパターンCPLと電気的に接続される共通パッドCPDを形成することができる。
以上、添付された図面を参照して、本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更せず、他の具体的な形態で実施することができることを理解できるだろう。したがって、以上で記述した実施形態では、全ての面で例示的なものであり限定的ではないと理解しなければならない。

Claims (10)

  1. 第1発光部と、
    前記第1発光部上に配置される第2発光部と、
    前記第2発光部上に配置される第3発光部と、
    前記第1発光部、前記第2発光部、及び前記第3発光部それぞれの外側の側壁を取り囲むパッシベーション膜と、
    前記第1発光部、前記第2発光部、及び前記第3発光部のうちの少なくとも一部を貫通して、前記第1発光部、前記第2発光部、及び前記第3発光部のうち少なくとも一つと電気的に接続されているビアパターンと、
    前記ビアパターンと電気的に接続され、前記第3発光部の一面上で前記パッシベーション膜に延びるパッドと、
    を含む発光素子。
  2. 前記ビアパターンと電気的に接続され、前記第3発光部の一面から前記第1乃至第3発光部の側面に沿って前記第1発光部の側面に延びる延長パターンと、
    前記延長パターンと前記パッドとを電気的に接続するピラーパターンと、をさらに含む、請求項1に記載の発光素子。
  3. 前記ビアパターンと前記延長パターンとの間に、前記ビアパターンと前記延長パターンとを電気的に接続する導電パターンをさらに含む、請求項2に記載の発光素子。
  4. 前記第1発光部の一面の一部を覆って光取り出し面を定義する遮光膜をさらに含む、請求項1に記載の発光素子。
  5. 前記遮光膜によって定義される光取り出し面上に配置される透明接着部をさらに含む、請求項4に記載の発光素子。
  6. 前記第1発光部は、第1-1型半導体層、第1活性層、及び第1-2型半導体層を含み、
    前記第2発光部は、第2-1型半導体層、第2活性層、及び第2-2型半導体層を含み、
    前記第3発光部は、第3-1型半導体層、第3活性層、及び第3-2型半導体層を含む、請求項1に記載の発光素子。
  7. 前記ビアパターンは、
    前記第2及び第3発光部を貫通して前記第1-1型半導体層と電気的に接続される第1ビアパターンと、
    前記第3発光部を貫通して前記第2-1型半導体層と電気的に接続される第2ビアパターンと、
    前記第3-1型半導体層と電気的に接続される第3ビアパターンと、
    前記第2及び第3発光部を貫通して前記第1-2型半導体層と電気的に接続される第4ビアパターンと、
    前記第3発光部を貫通して前記第2-2型半導体層と電気的に接続される第5ビアパターンと、
    前記第3-2型半導体層と電気的に接続される第6ビアパターンと、を含む、請求項6に記載の発光素子。
  8. 前記パッドは、
    前記第1ビアパターンと電気的に接続される第1パッドと、
    前記第2ビアパターンと電気的に接続される第2パッドと、
    前記第3ビアパターンと電気的に接続される第3パッドと、
    前記第4~第6ビアパターンと共通に電気的に接続される共通パッドと、を含む、請求項7に記載の発光素子。
  9. 前記パッシベーション膜は、隣接する発光素子間を充填する、請求項1に記載の発光素子。
  10. 前記パッシベーション膜は、エポキシ樹脂(epoxy resin)、EMC(Epoxy Molding Compound)、またはシリコン(silicone)を含むからなる、請求項1に記載の発光素子。
JP2021522966A 2018-11-05 2019-11-04 発光素子 Active JP7444873B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862755652P 2018-11-05 2018-11-05
US62/755,652 2018-11-05
US16/670,293 2019-10-31
US16/670,293 US11158665B2 (en) 2018-11-05 2019-10-31 Light emitting device
PCT/KR2019/014824 WO2020096304A1 (ko) 2018-11-05 2019-11-04 발광 소자

Publications (3)

Publication Number Publication Date
JP2022505883A true JP2022505883A (ja) 2022-01-14
JPWO2020096304A5 JPWO2020096304A5 (ja) 2022-11-11
JP7444873B2 JP7444873B2 (ja) 2024-03-06

Family

ID=70459099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021522966A Active JP7444873B2 (ja) 2018-11-05 2019-11-04 発光素子

Country Status (7)

Country Link
US (2) US11158665B2 (ja)
EP (1) EP3879576A4 (ja)
JP (1) JP7444873B2 (ja)
KR (1) KR20210073536A (ja)
CN (2) CN112970119A (ja)
BR (1) BR112021008682A2 (ja)
WO (1) WO2020096304A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158665B2 (en) * 2018-11-05 2021-10-26 Seoul Viosys Co., Ltd. Light emitting device
US11211528B2 (en) * 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11437353B2 (en) * 2019-11-15 2022-09-06 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
KR20220100870A (ko) * 2019-11-15 2022-07-18 서울바이오시스 주식회사 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
CN111433921B (zh) * 2019-12-16 2023-08-15 厦门三安光电有限公司 一种发光二极管
US11789341B2 (en) * 2021-11-08 2023-10-17 Lumileds Llc Dual junction LED with non-overlapping segmentation

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP2003282957A (ja) * 2002-03-20 2003-10-03 Nichia Chem Ind Ltd フリップチップ型半導体素子及びその製造方法
US20060027820A1 (en) * 2004-07-07 2006-02-09 Densen Cao Monolitholic LED chip to emit multiple colors
JP2008277176A (ja) * 2007-05-01 2008-11-13 Hitachi Maxell Ltd 光学デバイス、及び液晶表示装置
JP2013201273A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体発光素子及びその製造方法
JP2014107307A (ja) * 2012-11-22 2014-06-09 Nichia Chem Ind Ltd 発光装置
US20170288093A1 (en) * 2016-04-04 2017-10-05 Samsung Electronics Co., Ltd. Led light source module and display device
JP2018120959A (ja) * 2017-01-25 2018-08-02 パナソニックIpマネジメント株式会社 発光装置及び照明装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023634A (ko) * 2004-09-10 2006-03-15 (주)케이디티 전면 유기 발광 소자 및 그 제조방법
KR100740309B1 (ko) * 2005-01-10 2007-07-18 (주)케이디티 휘어질 수 있는 풀 칼라 유기 발광 디스플레이 및 그제조방법
CN201134433Y (zh) * 2007-12-11 2008-10-15 鑫谷光电股份有限公司 发多色光的半导体二极管芯片
TWI508321B (zh) * 2008-07-21 2015-11-11 Mutual Pak Technology Co Ltd 發光二極體及其形成方法
JP5185308B2 (ja) * 2010-03-09 2013-04-17 株式会社東芝 半導体発光装置の製造方法
CN102593303A (zh) * 2011-01-05 2012-07-18 晶元光电股份有限公司 具有栓塞的发光元件
US9293641B2 (en) * 2011-11-18 2016-03-22 Invensas Corporation Inverted optical device
KR101961307B1 (ko) * 2012-06-08 2019-03-25 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
TWI572068B (zh) * 2012-12-07 2017-02-21 晶元光電股份有限公司 發光元件
US9444019B1 (en) * 2015-09-21 2016-09-13 Epistar Corporation Method for reusing a substrate for making light-emitting device
KR102406606B1 (ko) * 2015-10-08 2022-06-09 삼성디스플레이 주식회사 유기 발광 소자, 이를 포함하는 유기 발광 표시 장치, 및 이의 제조 방법
KR20170052738A (ko) * 2015-11-03 2017-05-15 삼성전자주식회사 반도체 발광소자
US10982141B2 (en) * 2015-12-23 2021-04-20 Lg Innotek Co., Ltd. Phosphor composition, light-emitting device package comprising same, and lighting apparatus
DE102016104280A1 (de) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892296B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US10748881B2 (en) * 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11158665B2 (en) * 2018-11-05 2021-10-26 Seoul Viosys Co., Ltd. Light emitting device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP2003282957A (ja) * 2002-03-20 2003-10-03 Nichia Chem Ind Ltd フリップチップ型半導体素子及びその製造方法
US20060027820A1 (en) * 2004-07-07 2006-02-09 Densen Cao Monolitholic LED chip to emit multiple colors
JP2008277176A (ja) * 2007-05-01 2008-11-13 Hitachi Maxell Ltd 光学デバイス、及び液晶表示装置
JP2013201273A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体発光素子及びその製造方法
JP2014107307A (ja) * 2012-11-22 2014-06-09 Nichia Chem Ind Ltd 発光装置
US20170288093A1 (en) * 2016-04-04 2017-10-05 Samsung Electronics Co., Ltd. Led light source module and display device
JP2018120959A (ja) * 2017-01-25 2018-08-02 パナソニックIpマネジメント株式会社 発光装置及び照明装置

Also Published As

Publication number Publication date
WO2020096304A1 (ko) 2020-05-14
US20210408101A1 (en) 2021-12-30
US11158665B2 (en) 2021-10-26
EP3879576A4 (en) 2022-08-03
KR20210073536A (ko) 2021-06-18
CN211350648U (zh) 2020-08-25
US20200144326A1 (en) 2020-05-07
CN112970119A (zh) 2021-06-15
BR112021008682A2 (pt) 2021-11-09
EP3879576A1 (en) 2021-09-15
JP7444873B2 (ja) 2024-03-06

Similar Documents

Publication Publication Date Title
JP7444873B2 (ja) 発光素子
JP7282138B2 (ja) 表示装置
CN210403762U (zh) 发光元件
KR102617962B1 (ko) 반도체 발광소자
JP7460615B2 (ja) 発光装置
KR20210076013A (ko) 발광 소자
KR20210033480A (ko) 발광 소자
JP2022506057A (ja) 発光素子
JP7500556B2 (ja) 発光ダイオード
JP7390364B2 (ja) 発光装置
TW201434181A (zh) 半導體發光裝置及其製造方法
TWI392114B (zh) 發光二極體及其形成方法
US20220302356A1 (en) Light-emitting device and display device
JP2023041231A (ja) 発光装置、プロジェクター、およびディスプレイ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240222

R150 Certificate of patent or registration of utility model

Ref document number: 7444873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150