KR20200070497A - 클록 트레이닝을 수행하는 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법 - Google Patents

클록 트레이닝을 수행하는 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20200070497A
KR20200070497A KR1020180157159A KR20180157159A KR20200070497A KR 20200070497 A KR20200070497 A KR 20200070497A KR 1020180157159 A KR1020180157159 A KR 1020180157159A KR 20180157159 A KR20180157159 A KR 20180157159A KR 20200070497 A KR20200070497 A KR 20200070497A
Authority
KR
South Korea
Prior art keywords
signal
data
level
training
frame control
Prior art date
Application number
KR1020180157159A
Other languages
English (en)
Inventor
편기현
김윤미
최지웅
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180157159A priority Critical patent/KR20200070497A/ko
Priority to US16/705,114 priority patent/US11380242B2/en
Priority to CN201911240251.6A priority patent/CN111292693B/zh
Publication of KR20200070497A publication Critical patent/KR20200070497A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 복수의 화소들을 포함하는 표시 패널, 액티브 구간에서 제1 레벨을 가지고 블랭크 구간에서 제2 레벨을 가지는 시작 프레임 제어 신호, 액티브 구간에서 제1 레벨과 제2 레벨 사이에서 토글링하고 블랭크 구간에서 제2 레벨을 가지는 로드 신호, 및 액티브 구간에서 영상 데이터를 포함하고 블랭크 구간에서 트레이닝 패턴을 포함하는 데이터 신호를 생성하는 컨트롤러, 및 액티브 구간에서 내부 클록 신호에 기초하여 데이터 신호로부터 영상 데이터를 복원하여 복원된 영상 데이터에 상응하는 데이터 전압들을 복수의 화소들에 제공하고, 블랭크 구간에서 시작 프레임 제어 신호 및 로드 신호 모두가 기준 시간 이상 동안 제2 레벨로 유지될 때 데이터 신호에 포함된 트레이닝 패턴을 이용한 내부 클록 신호에 대한 트레이닝 동작을 수행하는 데이터 드라이버를 포함한다.

Description

클록 트레이닝을 수행하는 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법{DATA DRIVER PERFORMING CLOCK TRAINING, DISPLAY DEVICE INCLUDING THE DATA DRIVER, AND METHOD OF OPERATING THE DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 구체적으로, 클록 트레이닝을 수행하는 데이터 드라이버, 상기 데이터 드라이버를 포함하는 표시 장치, 및 상기 표시 장치의 구동 방법에 관한 것이다.
표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 복수의 화소들에 데이터 전압들을 제공하는 데이터 드라이버, 상기 복수의 화소들에 게이트 신호들을 제공하는 게이트 드라이버, 및 상기 데이터 드라이버 및 상기 게이트 드라이버를 제어하는 컨트롤러를 포함할 수 있다.
상기 컨트롤러는 상기 복수의 화소들에 상기 데이터 전압들을 제공하도록 상기 데이터 드라이버에 영상 데이터를 전송할 수 있다. 이러한 영상 데이터의 전송을 위하여, 상기 컨트롤러와 상기 데이터 드라이버 사이에는 고속 인터페이스, 예를 들어 USI-T(Unified Standard Interface for TV) 인터페이스가 이용될 수 있다.
상기 USI-T 인터페이스를 채용한 표시 장치에서는, 상기 컨트롤러가 클록이 내장된(embedded) 데이터 신호를 전송하고, 상기 데이터 드라이버는 클록 데이터 복원(Clock Data Recovery; CDR) 회로를 이용하여 상기 클록이 내장된 데이터 신호로부터 클록 신호를 복원하고, 상기 복원된 클록 신호를 이용하여 데이터 신호를 샘플링할 수 있다. 한편, 상기 복원된 클록 신호가 원하는 주파수 및/또는 위상을 가지게 하도록, 상기 컨트롤러는 상기 클록이 내장된 데이터 신호로서 주기적으로 토글링하는 트레이닝 패턴을 전송하고, 상기 트레이닝 패턴이 전송됨을 알리도록 로우 레벨의 시작 프레임 제어(Start Frame Control; SFC) 신호를 전송할 수 있다. 상기 데이터 드라이버는 상기 로우 레벨의 시작 프레임 제어 신호에 응답하여 상기 트레이닝 패턴을 이용한 클록 트레이닝 동작(또는 락킹 동작)을 수행할 수 있다.
다만, 상기 시작 프레임 제어 신호가 전송되는 라인과 다른 라인 사이의 커플링 또는 임피던스 부정합(mismatching), 전원 전압의 불안정 등에 의해 상기 시작 프레임 제어 신호에 글리치(glitch)가 발생될 수 있고, 이러한 글리치가 발생된 경우, 상기 시작 프레임 제어 신호의 레벨이 잘못된 레벨로 검출되어, 원하는 주파수 및/또는 위상을 가지는 클록 신호가 복원되지 못하고, 상기 데이터 드라이버의 동작 오류가 발생될 수 있다.
본 발명의 일 목적은 데이터 드라이버의 동작 오류를 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 동작 오류를 방지할 수 있는 데이터 드라이버를 제공하는 것이다.
본 발명의 또 다른 목적은 데이터 드라이버의 동작 오류를 방지할 수 있는 표시 장치의 구동 방법을 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 액티브 구간에서 제1 레벨을 가지고 블랭크 구간에서 제2 레벨을 가지는 시작 프레임 제어 신호, 상기 액티브 구간에서 상기 제1 레벨과 상기 제2 레벨 사이에서 토글링하고 상기 블랭크 구간에서 상기 제2 레벨을 가지는 로드 신호, 및 상기 액티브 구간에서 영상 데이터를 포함하고 상기 블랭크 구간에서 트레이닝 패턴을 포함하는 데이터 신호를 생성하는 컨트롤러, 및 상기 액티브 구간에서 내부 클록 신호에 기초하여 상기 데이터 신호로부터 상기 영상 데이터를 복원하여 상기 복원된 영상 데이터에 상응하는 데이터 전압들을 상기 복수의 화소들에 제공하고, 상기 블랭크 구간에서 상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 기준 시간 이상 동안 상기 제2 레벨로 유지될 때 상기 데이터 신호에 포함된 상기 트레이닝 패턴을 이용한 상기 내부 클록 신호에 대한 트레이닝 동작을 수행하는 데이터 드라이버를 포함한다.
일 실시예에서, 상기 기준 시간은 상기 트레이닝 패턴에 포함된 기준 개수의 트레이닝 펄스들에 상응할 수 있다.
일 실시예에서, 상기 데이터 드라이버는, 상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 상기 기준 시간 이상 동안 상기 제2 레벨로 유지될 때 락 인에이블 신호를 생성하는 글리치 제거 회로, 상기 액티브 구간에서 상기 내부 클록 신호에 응답하여 상기 데이터 신호에 포함된 상기 영상 데이터를 샘플링하여 상기 데이터 신호로부터 상기 영상 데이터를 복원하고, 상기 블랭크 구간에서 상기 락 인에이블 신호에 응답하여 상기 내부 클록 신호에 대한 상기 트레이닝 동작을 수행하는 클록 데이터 복원 회로, 및 상기 액티브 구간에서 상기 복원된 영상 데이터를 데이터 전압들로 변환하고, 상기 데이터 전압들을 상기 복수의 화소들에 제공하는 데이터 변환 회로를 포함할 수 있다.
일 실시예에서, 상기 글리치 제거 회로는, 상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 상기 제2 레벨을 가질 때 상기 제1 레벨의 인에이블 신호를 생성하는 레벨 판단 회로, 및 상기 인에이블 신호가 상기 기준 시간 이상 동안 상기 제1 레벨로 유지될 때 상기 제1 레벨의 상기 락 인에이블 신호를 생성하는 유지 판단 회로를 포함할 수 있다.
일 실시예에서, 상기 레벨 판단 회로는, 상기 시작 프레임 제어 신호의 레벨을 판단하는 슈미트 트리거 회로, 및 상기 슈미트 트리거 회로의 출력 신호 및 상기 로드 신호에 NOR 연산을 수행하는 NOR 게이트를 포함할 수 있다.
일 실시예에서, 상기 유지 판단 회로는, 각각이 상기 데이터 신호를 수신하는 클록 단자를 포함하고, 상기 인에이블 신호를 순차적으로 출력하는 복수의 직렬 연결된 플립-플롭들, 및 상기 복수의 직렬 연결된 플립-플롭들의 출력 신호들에 AND 연산을 수행하는 적어도 하나의 AND 게이트를 포함할 수 있다.
일 실시예에서, 상기 복수의 직렬 연결된 플립-플롭들 각각은 상기 데이터 신호에 포함된 상기 트레이닝 패턴의 각 트레이닝 펄스의 에지에서 입력 신호를 저장 및 출력할 수 있다.
일 실시예에서, 상기 기준 시간은 상기 복수의 직렬 연결된 플립-플롭들의 개수에 의해 결정될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치에 포함된 데이터 드라이버는 상기 표시 장치에 포함된 컨트롤러로부터 액티브 구간에서 제1 레벨을 가지고 블랭크 구간에서 제2 레벨을 가지는 시작 프레임 제어 신호, 및 상기 액티브 구간에서 상기 제1 레벨과 상기 제2 레벨 사이에서 토글링하고 상기 블랭크 구간에서 상기 제2 레벨을 가지는 로드 신호를 수신하고, 상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 기준 시간 이상 동안 상기 제2 레벨로 유지될 때 락 인에이블 신호를 생성하는 글리치 제거 회로, 상기 컨트롤러로부터 상기 액티브 구간에서 영상 데이터를 포함하고 상기 블랭크 구간에서 트레이닝 패턴을 포함하는 데이터 신호를 수신하고, 상기 액티브 구간에서 내부 클록 신호에 응답하여 데이터 신호에 포함된 상기 영상 데이터를 샘플링하여 상기 데이터 신호로부터 상기 영상 데이터를 복원하고, 상기 블랭크 구간에서 상기 락 인에이블 신호에 응답하여 상기 트레이닝 패턴을 이용한 상기 내부 클록 신호에 대한 트레이닝 동작을 수행하는 클록 데이터 복원 회로, 및 상기 액티브 구간에서 상기 복원된 영상 데이터를 데이터 전압들로 변환하고, 상기 데이터 전압들을 상기 표시 장치에 포함된 복수의 화소들에 제공하는 데이터 변환 회로를 포함한다.
일 실시예에서, 상기 기준 시간은 상기 트레이닝 패턴에 포함된 기준 개수의 트레이닝 펄스들에 상응할 수 있다.
일 실시예에서, 상기 글리치 제거 회로는, 상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 상기 제2 레벨을 가질 때 상기 제1 레벨의 인에이블 신호를 생성하는 레벨 판단 회로, 및 상기 인에이블 신호가 상기 기준 시간 이상 동안 상기 제1 레벨로 유지될 때 상기 제1 레벨의 상기 락 인에이블 신호를 생성하는 유지 판단 회로를 포함할 수 있다.
일 실시예에서, 상기 레벨 판단 회로는, 상기 시작 프레임 제어 신호의 레벨을 판단하는 슈미트 트리거 회로, 및 상기 슈미트 트리거 회로의 출력 신호 및 상기 로드 신호에 NOR 연산을 수행하는 NOR 게이트를 포함할 수 있다.
일 실시예에서, 상기 유지 판단 회로는, 각각이 상기 데이터 신호를 수신하는 클록 단자를 포함하고, 상기 인에이블 신호를 순차적으로 출력하는 복수의 직렬 연결된 플립-플롭들, 및 상기 복수의 직렬 연결된 플립-플롭들의 출력 신호들에 AND 연산을 수행하는 적어도 하나의 AND 게이트를 포함할 수 있다.
일 실시예에서, 상기 복수의 직렬 연결된 플립-플롭들 각각은 상기 데이터 신호에 포함된 상기 트레이닝 패턴의 각 트레이닝 펄스의 에지에서 입력 신호를 저장 및 출력할 수 있다.
일 실시예에서, 상기 기준 시간은 상기 복수의 직렬 연결된 플립-플롭들의 개수에 의해 결정될 수 있다.
본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치의 구동 방법에서, 시작 프레임 제어 신호 및 로드 신호 모두가 기준 시간 이상 동안 로우 레벨로 유지되는지 여부가 판단되고, 상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 상기 기준 시간 이상 동안 상기 로우 레벨로 유지될 때, 데이터 신호에 포함된 트레이닝 패턴을 이용한 내부 클록 신호에 대한 트레이닝 동작이 수행되며, 상기 내부 클록 신호에 기초하여 상기 데이터 신호로부터 영상 데이터가 복원되고, 상기 복원된 영상 데이터에 상응하는 데이터 전압들을 상기 표시 장치에 포함된 복수의 화소들에 제공하여 영상이 표시된다.
일 실시예에서, 상기 기준 시간은 상기 트레이닝 패턴에 포함된 기준 개수의 트레이닝 펄스들에 상응할 수 있다.
일 실시예에서, 상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 상기 기준 시간 이상 동안 상기 로우 레벨로 유지되는지 여부를 판단하도록, 상기 시작 프레임 제어 신호가 슈미트 트리거 회로에 제공되고, 상기 슈미트 트리거 회로의 출력 신호 및 상기 로드 신호에 NOR 연산을 수행하여 인에이블 신호가 생성되며, 상기 인에이블 신호가 복수의 직렬 연결된 플립-플롭들에 제공되고, 상기 복수의 직렬 연결된 플립-플롭들의 출력 신호들에 AND 연산을 수행하여 상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 상기 기준 시간 이상 동안 상기 로우 레벨로 유지되는 것을 나타내는 락 인에이블 신호가 생성될 수 있다.
일 실시예에서, 상기 복수의 직렬 연결된 플립-플롭들 각각은 상기 트레이닝 패턴의 각 트레이닝 펄스의 에지에서 입력 신호를 저장 및 출력할 수 있다.
일 실시예에서, 상기 기준 시간은 상기 복수의 직렬 연결된 플립-플롭들의 개수에 의해 결정될 수 있다.
본 발명의 실시예들에 따른 표시 장치, 데이터 드라이버 및 표시 장치의 구동 방법은, 시작 프레임 제어 신호 및 로드 신호 모두가 기준 시간 이상 동안 제2 레벨로 유지될 때 데이터 신호에 포함된 트레이닝 패턴을 이용한 내부 클록 신호에 대한 트레이닝 동작을 수행할 수 있다. 이에 따라, 상기 시작 프레임 제어 신호에 글리치가 발생되더라도, 원하는 주파수 및/또는 위상을 가지는 내부 클록 신호가 생성될 수 있고, 데이터 드라이버의 동작 오류가 방지될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 시작 프레임 제어 신호, 로드 신호 및 데이터 신호를 나타내는 타이밍도이다.
도 3은 글리치가 발생된 시작 프레임 제어 신호, 및 슈미트 트리거 회로의 출력 신호를 나타내는 타이밍도이다.
도 4는 본 발명의 실시예들에 따른 데이터 드라이버에 포함된 글리치 제거 회로를 나타내는 블록도이다.
도 5는 시작 프레임 제어 신호에 글리치가 발생되지 않은 경우에 도 4의 글리치 제거 회로의 동작을 설명하기 위한 타이밍도이다.
도 6은 시작 프레임 제어 신호에 글리치가 발생된 경우에 도 4의 글리치 제거 회로의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 8은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 2는 시작 프레임 제어 신호, 로드 신호 및 데이터 신호를 나타내는 타이밍도이며, 도 3은 글리치가 발생된 시작 프레임 제어 신호, 및 슈미트 트리거 회로의 출력 신호를 나타내는 타이밍도이다.
도 1을 참조하면, 표시 장치(100)는 복수의 화소들(PX)을 포함하는 표시 패널(110), 복수의 화소들(PX)에 데이터 전압들(VD)을 제공하는 데이터 드라이버(120), 복수의 화소들(PX)에 게이트 신호들(GS)을 제공하는 게이트 드라이버(130), 및 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는 컨트롤러(140)를 포함할 수 있다.
표시 패널(110)은 복수의 데이터 라인들, 복수의 게이트 라인들, 및 상기 복수의 데이터 라인들과 상기 복수의 게이트 라인들에 연결된 복수의 화소들(PX)을 포함할 수 있다. 일 실시예에서, 각 화소(PX)는 스위칭 트랜지스터, 및 상기 스위칭 트랜지스터에 연결된 액정 커패시터를 포함할 수 있고, 표시 패널(110)은 액정 표시(Liquid Crystal Display; LCD) 패널일 수 있다. 다만, 표시 패널(110)은 상기 LCD 패널에 한정되지 않고, 임의의 표시 패널일 수 있다.
데이터 드라이버(120)는 컨트롤러(140)로부터 출력된 영상 데이터(ID) 및 데이터 제어 신호에 기초하여 데이터 전압들(VD)을 생성하고, 상기 복수의 데이터 라인들을 통하여 복수의 화소들(PX)에 데이터 전압들(VD)을 제공할 수 있다. 상기 데이터 제어 신호는 시작 프레임 제어(Start Frame Control) 신호 및 로드 신호(TP)를 포함할 수 있다. 일 실시예에서, 상기 데이터 제어 신호는 출력 데이터 인에이블 신호, 수평 개시 신호 등을 더 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 컨트롤러(140)와 데이터 드라이버(120) 사이에는 영상 데이터(ID)의 전송을 위한 고속 인터페이스, 예를 들어 USI-T(Unified Standard Interface for TV) 인터페이스가 채용될 수 있고, 영상 데이터(ID)는 클록이 내장된(embedded) 데이터 신호(SDS)의 형태로 타이밍 컨트롤러(140)로부터 데이터 드라이버(120)에 전송될 수 있다. 또한, 일 실시예에서, 데이터 드라이버(120)는 하나 이상의 데이터 집적 회로(Integrated Circuit; IC)들로 구현될 수 있다. 또한, 실시예에 따라, 데이터 드라이버(120)는 표시 패널(110)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 표시 패널(110)에 연결될 수 있다. 다른 실시예에서, 데이터 드라이버(120)는 표시 패널(110)의 주변부에 집적(integrated)될 수 있다.
게이트 드라이버(130)는 컨트롤러(140)로부터 출력된 게이트 제어 신호(GCTRL)에 기초하여 게이트 신호들(GS)을 생성하고, 상기 복수의 게이트 라인들을 통하여 복수의 화소들(PX)에 게이트 신호들(GS)을 제공할 수 있다. 일 실시예에서, 게이트 제어 신호(GCTRL)는 게이트 시작 신호 및 게이트 클록 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 게이트 드라이버(130)는 표시 패널(110)의 주변부에 집적되는 비정질 실리콘 게이트(Amorphous Silicon Gate; ASG) 드라이버로 구현될 수 있다. 다른 실시예에서, 게이트 드라이버(130)는 하나 이상의 게이트 IC들로 구현될 수 있다. 또한, 실시예에 따라, 게이트 드라이버(130)는 표시 패널(110)에 직접 실장되거나, TCP 형태로 표시 패널(110)에 연결될 수 있다.
컨트롤러(예를 들어, 타이밍 컨트롤러(Timing Controller; TCON)(140)는 외부의 호스트 프로세서(예를 들어, 그래픽 처리 유닛(Graphic Processing Unit; GPU) 또는 그래픽 카드)로부터 영상 데이터(ID) 및 제어 신호(CTRL)를 제공받을 수 있다. 일 실시예에서, 영상 데이터(ID)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 데이터일 수 있다. 일 실시예에서, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 더 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(140)는 입력 영상 데이터(ID) 및 제어 신호(CTRL)에 기초하여 게이트 제어 신호(GCTRL), 상기 데이터 제어 신호 및 데이터 신호(SDS)를 생성할 수 있다. 컨트롤러(140)는 데이터 드라이버(120)에 상기 데이터 제어 신호 및 데이터 신호(SDS)를 제공하여 데이터 드라이버(120)의 동작을 제어하고, 게이트 드라이버(130)에 게이트 제어 신호(GCTRL)를 제공하여 게이트 드라이버(130)의 동작을 제어할 수 있다.
본 발명의 실시예들에 따른 컨트롤러(140)는, 액티브 구간에서 제1 레벨을 가지고 블랭크 구간에서 제2 레벨을 가지는 시작 프레임 제어 신호(SFC), 상기 액티브 구간에서 상기 제1 레벨과 상기 제2 레벨 사이에서 토글링하고 상기 블랭크 구간에서 상기 제2 레벨을 가지는 로드 신호(TP), 및 상기 액티브 구간에서 영상 데이터(ID)를 포함하고 상기 블랭크 구간에서 트레이닝 패턴(TPT)을 포함하는 데이터 신호(SDS)를 생성할 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 표시 장치(100)의 각 프레임 구간(FP)은 영상 데이터(또는 액티브 데이터)(ID)가 출력되는 액티브 구간(AP), 및 액티브 구간들(AP) 사이의 블랭크 구간(예를 들어, 수직 블랭크 구간)(BP)을 포함할 수 있다. 시작 프레임 제어 신호(SFC)는 액티브 구간(AP)에서 하이 레벨을 가지고, 블랭크 구간(BP)에서 트레이닝 패턴(TPT)이 출력될 때 로우 레벨을 가질 수 있다. 컨트롤러(140)는 데이터 신호(SDS)로서 트레이닝 패턴(TPT)이 출력될 때 상기 로우 레벨의 시작 프레임 제어 신호(SFC)를 제공함으로써 데이터 드라이버(120)에 트레이닝 패턴(TPT)을 이용한 클록 트레이닝 동작이 수행되는 구간을 알릴 수 있다. 로드 신호(TP)는 액티브 구간(AP)에서 상기 하이 레벨과 상기 로우 레벨 사이에서 토글링하고, 블랭크 구간(BP)에서 상기 로우 레벨을 가질 수 있다. 즉, 로드 신호(TP)는 액티브 구간(AP)에서 복수의 로딩 펄스들(LP)을 가질 수 있다. 컨트롤러(140)는 로딩 펄스(LP)를 제공함으로써 데이터 드라이버(120)에 데이터 전압들(VD)이 출력되는 시점을 알릴 있다. 예를 들어, 각 액티브 구간(AP)에서 로드 신호(TP)에 포함된 복수의 로딩 펄스들(LP)의 개수는 표시 패널(110)의 수평 라인들의 개수에 상응할 수 있다. 데이터 신호(SDS)는 액티브 구간(AP)에서 영상 데이터(또는 액티브 데이터)(ID)를 포함하고, 블랭크 구간(BP)에서 데이터 드라이버(120)의 클록 트레이닝 동작의 수행을 위한 트레이닝 패턴(TPT)을 포함할 수 있다. 트레이닝 패턴(TPT)은 복수의 트레이닝 펄스들(TPULSE)을 포함할 수 있다. 일 예에서, 복수의 트레이닝 펄스들(TPULSE)은, 도 2에 도시된 바와 같이, 6 UI(Unit Interval)의 하이 구간, 4 UI의 로우 구간, 4 UI의 하이 구간 및 6 UI의 로우 구간을 주기적으로 가질 수 있으나, 이에 한정되지 않는다. 여기서, UI는 데이터 신호(SDS)의 1비트의 전송에 할당된 시간을 나타낼 수 있다.
종래의 표시 장치의 데이터 드라이버(120)는 블랭크 구간(BP)에서 상기 로우 레벨의 시작 프레임 제어 신호(SFC)에 응답하여 데이터 신호(SDS)에 포함된 트레이닝 패턴(TPT)을 이용한 클록 트레이닝 동작, 즉 데이터 드라이버(120)의 내부 클록 신호에 대한 트레이닝 동작을 수행할 수 있다. 한편, 데이터 드라이버(120)는 히스테리시스(hysteresis)를 가지고 시작 프레임 제어 신호(SFC)의 레벨을 판단하도록, 즉 상승 및 하강 에지들에서 서로 다른 기준 전압 레벨들로 시작 프레임 제어 신호(SFC)의 레벨을 판단하도록 슈미트 트리거(Schmitt Trigger) 회로를 포함할 수 있다. 다만, 시작 프레임 제어 신호(SFC)가 전송되는 라인과 다른 라인 사이의 커플링 또는 임피던스 부정합(mismatching), 전원 전압의 불안정 등에 의해 시작 프레임 제어 신호(SFC)에 글리치(glitch)가 발생될 수 있다. 특히, 일정 수준 이상의 글리치가 발생되는 경우, 상기 슈미트 트리거 회로가 채용되더라도 시작 프레임 제어 신호(SFC)의 레벨이 잘못된 레벨로 검출될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 시작 프레임 제어 신호(SFC)가 로우 레벨로 하강될 때 하이 레벨의 약 0.6배(예를 들어, 0.6VDD)에 상응하는 글리치가 발생되는 경우, 상기 슈미트 트리거 회로가 상기 상승 및 하강 에지들에서 서로 다른 기준 전압 레벨들(예를 들어, 0.4VDD 및 0.6VDD)를 가지더라도, 상기 슈미트 트리거 회로는 하이 레벨의 신호를 출력할 수 있다. 또한, 시작 프레임 제어 신호(SFC)가 하이 레벨로 상승될 때 하이 레벨의 약 0.4배(예를 들어, 0.4VDD)에 상응하는 글리치가 발생되는 경우, 상기 슈미트 트리거 회로는 로우 레벨의 신호를 출력할 수 있다. 이 경우, 종래의 표시 장치에서는, 데이터 드라이버(120)가 원하는 주파수 및/또는 위상을 가지는 클록 신호를 복원하지 못할 수 있고, 데이터 드라이버(120)의 동작 오류가 발생될 수 있다.
이러한 데이터 드라이버(120)의 동작 오류를 방지하도록, 본 발명의 실시예들에 따른 데이터 드라이버(120)는 클록 데이터 복원 회로(160) 및 데이터 변환 회로(170)뿐만 아니라, 글리치 제거 회로(150)를 포함할 수 있다.
글리치 제거 회로(150)는 컨트롤러(140)로부터 액티브 구간(AP)에서 상기 제1 레벨(예를 들어, 하이 레벨)을 가지고 블랭크 구간(BP)에서 상기 제2 레벨(예를 들어, 로우 레벨)을 가지는 시작 프레임 제어 신호(SFC), 및 액티브 구간(AP)에서 상기 제1 레벨과 상기 제2 레벨 사이에서 토글링하고 블랭크 구간(BP)에서 상기 제2 레벨을 가지는 로드 신호(TP)를 수신하고, 시작 프레임 제어 신호(SFC) 및 로드 신호(TP) 모두가 기준 시간 이상 동안 상기 제2 레벨(예를 들어, 로우 레벨)로 유지될 때 락 인에이블 신호(LOCK_EN)를 생성할 수 있다. 일 실시예에서, 상기 기준 시간은 트레이닝 패턴(TPT)에 포함된 기준 개수의 트레이닝 펄스들(TPULSE)에 상응할 수 있다. 일 예에서, 상기 기준 개수는 5개일 수 있고, 글리치 제거 회로(150)는, 시작 프레임 제어 신호(SFC) 및 로드 신호(TP) 모두가 5개의 트레이닝 펄스들(TPULSE)이 수신되는 동아 상기 제2 레벨을 유지할 때, 하이 레벨의 락 인에이블 신호(LOCK_EN)를 생성할 수 있다.
클록 데이터 복원 회로(160)는 컨트롤러(140)로부터 액티브 구간(AP)에서 영상 데이터(ID)를 포함하고 블랭크 구간(BP)에서 트레이닝 패턴(TPT)을 포함하는 데이터 신호(SDS)를 수신하고, 액티브 구간(AP)에서 내부 클록 신호에 응답하여 데이터 신호(SDS)에 포함된 영상 데이터(ID)를 샘플링하여 데이터 신호(SDS)로부터 영상 데이터(ID)를 복원하고, 블랭크 구간(BP)에서 락 인에이블 신호(LOCK_EN)에 응답하여 트레이닝 패턴(TPT)을 이용한 상기 내부 클록 신호에 대한 트레이닝 동작을 수행할 수 있다. 일 실시예에서, 클록 데이터 복원 회로(160)는 락 인에이블 신호(LOCK_EN)에 응답하여 트레이닝 패턴(TPT)에 기초하여 상기 내부 클록 신호의 주파수 및/또는 위상을 조절하는 상기 트레이닝 동작(또는 락킹 동작)을 수행하고, 다중 위상(예를 들어, 10개의 위상들)을 가지는 상기 내부 클록 신호를 생성하는 클록 복원부, 및 상기 다중 위상을 가지는 상기 내부 클록 신호에 기초하여 1 UI마다 데이터 신호(SDS)를 샘플링하여 영상 데이터(ID)를 복원하는 데이터 복원부를 포함할 수 있으나, 이에 한정되지 않는다. 예를 들어, 상기 클록 복원부는 상기 내부 클록 신호의 주파수 및/또는 위상을 조절하도록 위상 고정 루프(Phase Locked Loop; PLL) 회로 또는 지연 고정 루프(Delay Locked Loop; DLL) 회로를 포함할 수 있다.
데이터 변환 회로(170)는 액티브 구간(AP)에서 복원된 영상 데이터(RID)를 데이터 전압들(VD)로 변환하고, 복수의 화소들(PX)에 데이터 전압들(VD)을 제공할 수 있다. 일 실시예에서, 데이터 변환 회로(170)는 복원된 영상 데이터(RID)를 순차적으로 저장하는 쉬프트 레지스터, 로드 신호(TP)의 로딩 펄스(LP)에 응답하여 상기 쉬프트 레지스터에 저장된 영상 데이터(RID)를 로딩하는 데이터 래치부, 감마 전압들을 이용하여 상기 데이터 래치부로부터 출력된 영상 데이터(RID)를 데이터 전압들(VD)로 변환하는 아날로그 디지털 변환부, 및 데이터 전압들(VD)을 상기 복수의 데이터 라인들에 출력하는 출력 버퍼부를 포함할 수 있으나, 이에 한정되지 않는다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(100)에 포함된 데이터 드라이버는 블랭크 구간(BP)에서 시작 프레임 제어 신호(SFC) 및 로드 신호(LP) 모두가 상기 기준 시간 이상 동안 상기 제2 레벨(예를 들어, 로우 레벨)로 유지될 때 데이터 신호(SDS)에 포함된 트레이닝 패턴(TPT)을 이용한 상기 내부 클록 신호에 대한 상기 트레이닝 동작을 수행할 수 있다. 이에 따라, 시작 프레임 제어 신호(SFC)가 상기 로우 레벨로 하강할 때 시작 프레임 제어 신호(SFC)에 글리치가 발생하더라도, 상기 글리치가 발생된 시점으로부터 상기 기준 시간이 지난 후 상기 트레이닝 동작을 개시함으로써, 본 발명의 실시예들에 따른 데이터 드라이버(120)는 원하는 주파수 및/또는 위상을 가지는 상기 내부 클록 신호를 생성할 수 있고, 데이터 드라이버(120)의 동작 오류가 방지될 수 있다.
도 4는 본 발명의 실시예들에 따른 데이터 드라이버에 포함된 글리치 제거 회로를 나타내는 블록도이고, 도 5는 시작 프레임 제어 신호에 글리치가 발생되지 않은 경우에 도 4의 글리치 제거 회로의 동작을 설명하기 위한 타이밍도이며, 도 6은 시작 프레임 제어 신호에 글리치가 발생된 경우에 도 4의 글리치 제거 회로의 동작을 설명하기 위한 타이밍도이다.
도 4를 참조하면, 본 발명의 실시예들에 따른 데이터 드라이버에 포함된 글리치 제거 회로(150)는 시작 프레임 제어 신호(SFC) 및 로드 신호(TP) 모두가 제2 레벨(예를 들어, 로우 레벨)을 가질 때 제1 레벨(예를 들어, 하이 레벨)의 인에이블 신호(EN)를 생성하는 레벨 판단 회로(180), 및 인에이블 신호(EN)가 기준 시간 이상 동안 상기 제1 레벨로 유지될 때 상기 제1 레벨의 락 인에이블 신호(LOCK_EN)를 생성하는 유지 판단 회로(190)를 포함할 수 있다.
레벨 판단 회로(180)는 시작 프레임 제어 신호(SFC)의 레벨을 판단하는 슈미트 트리거 회로(182), 및 슈미트 트리거 회로(182)의 출력 신호 및 로드 신호(TP)에 NOR 연산을 수행하는 NOR 게이트(184)를 포함할 수 있다. 슈미트 트리거 회로(182)는 히스테리시스(hysteresis)를 가지고 시작 프레임 제어 신호(SFC)의 레벨을 판단할 수 있다. 즉, 슈미트 트리거 회로(182)는 상승 및 하강 에지들에서 서로 다른 기준 전압 레벨들(예를 들어, 0.6VDD 및 0.4VDD)로 시작 프레임 제어 신호(SFC)의 레벨을 판단할 수 있다. 슈미트 트리거 회로(182)의 상기 출력 신호 및 로드 신호(TP)에 상기 NOR 연산이 수행되므로, 레벨 판단 회로(180)는 슈미트 트리거 회로(182)의 상기 출력 신호(또는 시작 프레임 제어 신호(SFC)) 및 로드 신호(TP)가 모두 로우 레벨을 가질 때 하이 레벨의 인에이블 신호(EN)를 출력할 수 있다.
유지 판단 회로(190)는 인에이블 신호(EN)를 순차적으로 출력하는 복수의 직렬 연결된 플립-플롭들(191, 192, 193, 194, 195), 및 복수의 직렬 연결된 플립-플롭들(191, 192, 193, 194, 195)의 출력 신호들에 AND 연산을 수행하는 적어도 하나의 AND 게이트(196, 197, 198, 199)를 포함할 수 있다. 일 실시예에서, 복수의 직렬 연결된 플립-플롭들(191, 192, 193, 194, 195) 각각은 D 플립-플롭(DFF)일 수 있다. 또한, 일 실시예에서, 복수의 직렬 연결된 플립-플롭들(191, 192, 193, 194, 195) 각각은 클록 단자에서 데이터 신호(SDS)를 수신하고, 데이터 신호(SDS)에 포함된 트레이닝 패턴의 각 트레이닝 펄스의 에지(예를 들어, 상승 에지)에서 입력 신호를 저장 및 출력할 수 있다.
예를 들어, 도 4에 도시된 바와 같이, 유지 판단 회로(190)는 제1 내지 제5 플립-플롭들(191, 192, 193, 194, 195), 및 제1 내지 제4 AND 게이트들(196, 197, 198, 199)을 포함할 수 있다. 제1 플립-플롭(191)은 제1 트레이닝 펄스의 상승 에지에서 레벨 판단 회로(180)로부터 수신된 인에이블 신호(EN)를 저장 및 출력하고, 제2 플립-플롭(192)은 상기 제1 트레이닝 펄스 다음의 제2 트레이닝 펄스의 상승 에지에서 제1 플립-플롭(191)로부터 수신된 인에이블 신호(EN)를 저장 및 출력하고, 제3 플립-플롭(193)은 상기 제2 트레이닝 펄스 다음의 제3 트레이닝 펄스의 상승 에지에서 제2 플립-플롭(192)로부터 수신된 인에이블 신호(EN)를 저장 및 출력하고, 제4 플립-플롭(194)은 상기 제3 트레이닝 펄스 다음의 제4 트레이닝 펄스의 상승 에지에서 제3 플립-플롭(193)로부터 수신된 인에이블 신호(EN)를 저장 및 출력하고, 제5 플립-플롭(195)은 상기 제4 트레이닝 펄스 다음의 제5 트레이닝 펄스의 상승 에지에서 제4 플립-플롭(194)로부터 수신된 인에이블 신호(EN)를 저장 및 출력할 수 있다. 또한, 제1 AND 게이트(196)는 제1 플립-플롭(191)로부터 출력된 인에이블 신호(EN) 및 제2 플립-플롭(192)로부터 출력된 인에이블 신호(EN)에 AND 연산을 수행하고, 제2 AND 게이트(197)는 제3 플립-플롭(193)로부터 출력된 인에이블 신호(EN) 및 제4 플립-플롭(194)로부터 출력된 인에이블 신호(EN)에 AND 연산을 수행하고, 제3 AND 게이트(198)는 제1 AND 게이트(196)의 출력 신호 및 제2 AND 게이트(197)의 출력 신호에 AND 연산을 수행하고, 제4 AND 게이트(199)는 제3 AND 게이트(198)의 출력 신호 및 제5 플립-플롭(195)로부터 출력된 인에이블 신호(EN)에 AND 연산을 수행할 수 있다. 이에 따라, 도 4의 예에서, 유지 판단 회로(190)는 인에이블 신호(EN)가 상기 제1 내지 제5 트레이닝 펄스들이 인가되는 동안 상기 하이 레벨을 유지할 때 상기 하이 레벨의 락 인에이블 신호(LOCK_EN)를 출력할 수 있다.
일 실시예에서, 유지 판단 회로(190)에 포함된 플립-플롭들(191, 192, 193, 194, 195)의 개수(및 AND 게이트들(196, 197, 198, 199)의 개수)는 글리치 지속 시간에 따라 변경될 수 있고, 상기 기준 시간은 플립-플롭들(191, 192, 193, 194, 195)의 개수에 의해 결정될 수 있다. 예를 들어, 시작 프레임 제어 신호(SFC)의 하강 시점으로부터 3개의 트레이닝 펄스들이 인가되는 시간 구간 내에서만 글리치가 발생되는 경우, 유지 판단 회로(190)는 3개의 플립-플롭들만을 포함할 수 있다. 이 경우, 글리치 제거 회로(150)는 시작 프레임 제어 신호(SFC) 및 로드 신호(TP) 모두가 상기 기준 시간으로서 3개의 트레이닝 펄스들이 인가되는 시간 동안 로우 레벨을 유지할 때 하이 레벨의 락 인에이블 신호(LOCK_EN)를 출력할 수 있다.
이하, 도 4 내지 도 6을 참조하여 글리치 제거 회로(150)의 동작이 설명될 것이다.
도 5에 도시된 바와 같이, 블랭크 구간(BP)에서, 데이터 신호(SDS)는 복수의 트레이닝 펄스들(TPULSE)을 포함하는 트레이닝 패턴을 포함하고, 시작 프레임 제어 신호(SFC) 및 로드 신호(TP)는 로우 레벨을 가질 수 있다. 슈미트 트리거 회로(182)는 시작 프레임 제어 신호(SFC)가 소정의 기준 전압 레벨(예를 들어, 약 0.4VDD)이하로 하강하면 로우 레벨의 신호를 출력할 수 있고, NOR 게이트(184)는 상기 로우 레벨을 가지는 슈미트 트리거 회로(182)의 출력 신호 및 상기 로우 레벨의 로드 신호(TP)에 응답하여 하이 레벨의 인에이블 신호(EN)를 출력할 수 있다. 유지 판단 회로(190)는 5개의 플립-플롭들(191, 192, 193, 194, 195) 및 4개의 AND 게이트들(196, 197, 198, 199)을 이용하여 인에이블 신호(EN)가 기준 시간(RT) 동안, 즉 5개의 트레이닝 펄스들(TPULSE)이 인가되는 동안 상기 하이 레벨을 유지할 때 하이 레벨의 락 인에이블 신호(LOCK_EN)를 출력할 수 있다. 상기 데이터 드라이버에 포함된 클록 데이터 복원 회로는 상기 하이 레벨의 락 인에이블 신호(LOCK_EN)에 응답하여 클록 트레이닝 동작, 즉 상기 트레이닝 패턴을 이용한 내부 클록 신호에 대한 트레이닝 동작을 수행할 수 있다. 한편, 시작 프레임 제어 신호(SFC)가 소정의 기준 전압 레벨(예를 들어, 약 0.6VDD)이상으로 상승하면, 레벨 판단 회로(180)는 로우 레벨의 인에이블 신호(EN)를 출력할 수 있고, 유지 판단 회로(190)는 트레이닝 펄스(TPULSE)의 상승 에지에서 로우 레벨의 락 인에이블 신호(LOCK_EN)를 출력할 수 있다. 상기 클록 데이터 복원 회로는 상기 로우 레벨의 락 인에이블 신호(LOCK_EN)에 응답하여 상기 클록 트레이닝 동작을 중단할 수 있다.
시작 프레임 제어 신호(SFC)에 글리치가 발생하더라도, 글리치 제거 회로(150)는 상기 글리치가 발생된 시점으로부터 (대략적으로) 기준 시간(RT)이 지난 후 하이 레벨의 락 인에이블 신호(LOCK_EN)를 생성함으로써, 상기 데이터 드라이버의 동작 오류를 방지할 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 시작 프레임 제어 신호(SFC)가 소정의 기준 전압 레벨(예를 들어, 약 0.4VDD)이하로 하강하면, 레벨 판단 회로(180)는 하이 레벨의 인에이블 신호(EN)를 출력할 수 있다. 한편, 시작 프레임 제어 신호(SFC)에 상기 글리치가 발생된 경우, 인에이블 신호(EN)는 로우 레벨로 변경되고, 다시 하이 레벨로 변경될 수 있다. 이와 같이, 상기 글리치에 의해 인에이블 신호(EN)가 기준 시간(RT) 동안, 즉 5개의 트레이닝 펄스들(TPULSE)이 인가되는 동안 상기 하이 레벨을 유지하지 않는 경우, 유지 판단 회로(190)는 하이 레벨의 락 인에이블 신호(LOCK_EN)를 출력하지 않을 수 있고, 상기 클록 데이터 복원 회로는 상기 클록 트레이닝 동작을 개시하지 않을 수 있다. 상기 글리치가 발생된 이후 인에이블 신호(EN)가 상기 하이 레벨로 변경되고, 인에이블 신호(EN)가 기준 시간(RT) 동안 상기 하이 레벨을 유지하면, 유지 판단 회로(190)는 하이 레벨의 락 인에이블 신호(LOCK_EN)를 출력하고, 상기 클록 데이터 복원 회로는 상기 클록 트레이닝 동작을 개시할 수 있다. 이에 따라, 상기 클록 데이터 복원 회로는 원하는 주파수 및/또는 위상을 가지는 내부 클록 신호를 생성할 수 있고, 상기 데이터 드라이버의 동작 오류가 방지될 수 있다.
도 7은 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 1, 도 4 및 도 7을 참조하면, 본 발명의 실시예들에 따른 데이터 드라이버(120)의 글리치 제거 회로(150)는 컨트롤러(140)로부터 수신된 시작 프레임 제어 신호(SFC) 및 로드 신호(TP) 모두가 기준 시간 이상 동안 로우 레벨로 유지되는지 여부를 판단할 수 있다(S210). 일 실시예에서, 상기 기준 시간은 컨트롤러(140)로부터 수신된 데이터 신호(SDS)의 트레이닝 패턴(TPT)에 포함된 복수의 트레이닝 펄스들 중 기준 개수의 트레이닝 펄스들에 상응할 수 있다.
일 실시예에서, 시작 프레임 제어 신호(SFC) 및 로드 신호(TP) 모두가 상기 기준 시간 이상 동안 상기 로우 레벨로 유지되는지 여부를 판단하도록, 시작 프레임 제어 신호(SFC)가 슈미트 트리거 회로(182)에 제공하고, 슈미트 트리거 회로(182)의 출력 신호 및 로드 신호(TP)에 NOR 연산을 수행하여 인에이블 신호(EN)가 생성되며, 인에이블 신호(EN)가 복수의 직렬 연결된 플립-플롭들(191-195)에 제공되며, 복수의 직렬 연결된 플립-플롭들(191-195)의 출력 신호들에 AND 연산을 수행하여 시작 프레임 제어 신호(SFC) 및 로드 신호(TP) 모두가 상기 기준 시간 이상 동안 상기 로우 레벨로 유지될 때 하이 레벨을 가지는 락 인에이블 신호(LOCK_EN)가 생성될 수 있다. 일 실시예에서, 복수의 직렬 연결된 플립-플롭들(191-195) 각각은 트레이닝 패턴(TPT)의 각 트레이닝 펄스의 에지(예를 들어, 상승 에지)에서 자신의 입력 신호를 저장 및 출력할 수 있다. 또한, 상기 기준 시간은 복수의 직렬 연결된 플립-플롭들(191-195)의 개수에 의해 결정될 수 있다.
시작 프레임 제어 신호(SFC) 및 로드 신호 모두(TP)가 상기 기준 시간 이상 동안 상기 로우 레벨로 유지될 때, 즉 상기 하이 레벨을 가지는 락 인에이블 신호(LOCK_EN)가 출력될 때, 클록 데이터 복원 회로(160)는 데이터 신호(SDS)에 포함된 트레이닝 패턴(TPT)을 이용한 내부 클록 신호에 대한 트레이닝 동작을 수행할 수 있다(S230). 이후, 액티브 구간에서, 클록 데이터 복원 회로(160)는 상기 내부 클록 신호에 기초하여 데이터 신호(SDS)로부터 영상 데이터(ID)를 복원할 수 있다(S250). 데이터 변환 회로(170)는 복원된 영상 데이터(RID)에 상응하는 데이터 전압들(VD)을 복수의 화소들(PX)에 제공할 수 있고, 복수의 화소들(PX)은 데이터 전압들(VD)에 기초하여 영상을 표시할 수 있다(S270).
도 8은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 8을 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1160)는 시작 프레임 제어 신호 및 로드 신호 모두가 기준 시간 이상 동안 제2 레벨(예를 들어, 로우 레벨)로 유지될 때 데이터 신호에 포함된 트레이닝 패턴을 이용한 클록 트레이닝 동작을 수행할 수 있다. 이에 따라, 상기 시작 프레임 제어 신호에 글리치가 발생되더라도, 원하는 주파수 및/또는 위상을 가지는 클록 신호가 복원될 수 있고, 데이터 드라이버의 동작 오류가 방지될 수 있다.
실시예에 따라, 전자 기기(1100)는 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Table Computer), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 데이터 드라이버가 클록 트레이닝 동작을 수행하는 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 표시 장치를 포함하는 TV(Television), 디지털 TV, 3D TV, 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Table Computer), 노트북 컴퓨터(Laptop Computer), 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 임의의 전자 기기에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치
110: 표시 패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 타이밍 컨트롤러
150: 글리치 제거 회로
160: 클록 데이터 복원 회로
170: 데이터 변환 회로

Claims (20)

  1. 복수의 화소들을 포함하는 표시 패널;
    액티브 구간에서 제1 레벨을 가지고 블랭크 구간에서 제2 레벨을 가지는 시작 프레임 제어 신호, 상기 액티브 구간에서 상기 제1 레벨과 상기 제2 레벨 사이에서 토글링하고 상기 블랭크 구간에서 상기 제2 레벨을 가지는 로드 신호, 및 상기 액티브 구간에서 영상 데이터를 포함하고 상기 블랭크 구간에서 트레이닝 패턴을 포함하는 데이터 신호를 생성하는 컨트롤러; 및
    상기 액티브 구간에서 내부 클록 신호에 기초하여 상기 데이터 신호로부터 상기 영상 데이터를 복원하여 상기 복원된 영상 데이터에 상응하는 데이터 전압들을 상기 복수의 화소들에 제공하고, 상기 블랭크 구간에서 상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 기준 시간 이상 동안 상기 제2 레벨로 유지될 때 상기 데이터 신호에 포함된 상기 트레이닝 패턴을 이용한 상기 내부 클록 신호에 대한 트레이닝 동작을 수행하는 데이터 드라이버를 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 기준 시간은 상기 트레이닝 패턴에 포함된 기준 개수의 트레이닝 펄스들에 상응하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서, 상기 데이터 드라이버는,
    상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 상기 기준 시간 이상 동안 상기 제2 레벨로 유지될 때 락 인에이블 신호를 생성하는 글리치 제거 회로;
    상기 액티브 구간에서 상기 내부 클록 신호에 응답하여 상기 데이터 신호에 포함된 상기 영상 데이터를 샘플링하여 상기 데이터 신호로부터 상기 영상 데이터를 복원하고, 상기 블랭크 구간에서 상기 락 인에이블 신호에 응답하여 상기 내부 클록 신호에 대한 상기 트레이닝 동작을 수행하는 클록 데이터 복원 회로; 및
    상기 액티브 구간에서 상기 복원된 영상 데이터를 데이터 전압들로 변환하고, 상기 데이터 전압들을 상기 복수의 화소들에 제공하는 데이터 변환 회로를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서, 상기 글리치 제거 회로는,
    상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 상기 제2 레벨을 가질 때 상기 제1 레벨의 인에이블 신호를 생성하는 레벨 판단 회로; 및
    상기 인에이블 신호가 상기 기준 시간 이상 동안 상기 제1 레벨로 유지될 때 상기 제1 레벨의 상기 락 인에이블 신호를 생성하는 유지 판단 회로를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 레벨 판단 회로는,
    상기 시작 프레임 제어 신호의 레벨을 판단하는 슈미트 트리거 회로; 및
    상기 슈미트 트리거 회로의 출력 신호 및 상기 로드 신호에 NOR 연산을 수행하는 NOR 게이트를 포함하는 것을 특징으로 하는 표시 장치.
  6. 제4 항에 있어서, 상기 유지 판단 회로는,
    각각이 상기 데이터 신호를 수신하는 클록 단자를 포함하고, 상기 인에이블 신호를 순차적으로 출력하는 복수의 직렬 연결된 플립-플롭들; 및
    상기 복수의 직렬 연결된 플립-플롭들의 출력 신호들에 AND 연산을 수행하는 적어도 하나의 AND 게이트를 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서, 상기 복수의 직렬 연결된 플립-플롭들 각각은 상기 데이터 신호에 포함된 상기 트레이닝 패턴의 각 트레이닝 펄스의 에지에서 입력 신호를 저장 및 출력하는 것을 특징으로 하는 표시 장치.
  8. 제6 항에 있어서, 상기 기준 시간은 상기 복수의 직렬 연결된 플립-플롭들의 개수에 의해 결정되는 것을 특징으로 하는 표시 장치.
  9. 표시 장치에 포함된 데이터 드라이버에 있어서,
    상기 표시 장치에 포함된 컨트롤러로부터 액티브 구간에서 제1 레벨을 가지고 블랭크 구간에서 제2 레벨을 가지는 시작 프레임 제어 신호, 및 상기 액티브 구간에서 상기 제1 레벨과 상기 제2 레벨 사이에서 토글링하고 상기 블랭크 구간에서 상기 제2 레벨을 가지는 로드 신호를 수신하고, 상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 기준 시간 이상 동안 상기 제2 레벨로 유지될 때 락 인에이블 신호를 생성하는 글리치 제거 회로;
    상기 컨트롤러로부터 상기 액티브 구간에서 영상 데이터를 포함하고 상기 블랭크 구간에서 트레이닝 패턴을 포함하는 데이터 신호를 수신하고, 상기 액티브 구간에서 내부 클록 신호에 응답하여 데이터 신호에 포함된 상기 영상 데이터를 샘플링하여 상기 데이터 신호로부터 상기 영상 데이터를 복원하고, 상기 블랭크 구간에서 상기 락 인에이블 신호에 응답하여 상기 트레이닝 패턴을 이용한 상기 내부 클록 신호에 대한 트레이닝 동작을 수행하는 클록 데이터 복원 회로; 및
    상기 액티브 구간에서 상기 복원된 영상 데이터를 데이터 전압들로 변환하고, 상기 데이터 전압들을 상기 표시 장치에 포함된 복수의 화소들에 제공하는 데이터 변환 회로를 포함하는 데이터 드라이버.
  10. 제9 항에 있어서, 상기 기준 시간은 상기 트레이닝 패턴에 포함된 기준 개수의 트레이닝 펄스들에 상응하는 것을 특징으로 하는 데이터 드라이버.
  11. 제9 항에 있어서, 상기 글리치 제거 회로는,
    상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 상기 제2 레벨을 가질 때 상기 제1 레벨의 인에이블 신호를 생성하는 레벨 판단 회로; 및
    상기 인에이블 신호가 상기 기준 시간 이상 동안 상기 제1 레벨로 유지될 때 상기 제1 레벨의 상기 락 인에이블 신호를 생성하는 유지 판단 회로를 포함하는 것을 특징으로 하는 데이터 드라이버.
  12. 제11 항에 있어서, 상기 레벨 판단 회로는,
    상기 시작 프레임 제어 신호의 레벨을 판단하는 슈미트 트리거 회로; 및
    상기 슈미트 트리거 회로의 출력 신호 및 상기 로드 신호에 NOR 연산을 수행하는 NOR 게이트를 포함하는 것을 특징으로 하는 데이터 드라이버.
  13. 제11 항에 있어서, 상기 유지 판단 회로는,
    각각이 상기 데이터 신호를 수신하는 클록 단자를 포함하고, 상기 인에이블 신호를 순차적으로 출력하는 복수의 직렬 연결된 플립-플롭들; 및
    상기 복수의 직렬 연결된 플립-플롭들의 출력 신호들에 AND 연산을 수행하는 적어도 하나의 AND 게이트를 포함하는 것을 특징으로 하는 데이터 드라이버.
  14. 제13 항에 있어서, 상기 복수의 직렬 연결된 플립-플롭들 각각은 상기 데이터 신호에 포함된 상기 트레이닝 패턴의 각 트레이닝 펄스의 에지에서 입력 신호를 저장 및 출력하는 것을 특징으로 하는 데이터 드라이버.
  15. 제13 항에 있어서, 상기 기준 시간은 상기 복수의 직렬 연결된 플립-플롭들의 개수에 의해 결정되는 것을 특징으로 하는 데이터 드라이버.
  16. 표시 장치의 구동 방법에 있어서,
    시작 프레임 제어 신호 및 로드 신호 모두가 기준 시간 이상 동안 로우 레벨로 유지되는지 여부를 판단하는 단계;
    상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 상기 기준 시간 이상 동안 상기 로우 레벨로 유지될 때, 데이터 신호에 포함된 트레이닝 패턴을 이용한 내부 클록 신호에 대한 트레이닝 동작을 수행하는 단계;
    상기 내부 클록 신호에 기초하여 상기 데이터 신호로부터 영상 데이터를 복원하는 단계; 및
    상기 복원된 영상 데이터에 상응하는 데이터 전압들을 상기 표시 장치에 포함된 복수의 화소들에 제공하여 영상을 표시하는 단계를 포함하는 표시 장치의 구동 방법.
  17. 제16 항에 있어서, 상기 기준 시간은 상기 트레이닝 패턴에 포함된 기준 개수의 트레이닝 펄스들에 상응하는 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제16 항에 있어서, 상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 상기 기준 시간 이상 동안 상기 로우 레벨로 유지되는지 여부를 판단하는 단계는,
    상기 시작 프레임 제어 신호를 슈미트 트리거 회로에 제공하는 단계;
    상기 슈미트 트리거 회로의 출력 신호 및 상기 로드 신호에 NOR 연산을 수행하여 인에이블 신호를 생성하는 단계;
    상기 인에이블 신호를 복수의 직렬 연결된 플립-플롭들에 제공하는 단계; 및
    상기 복수의 직렬 연결된 플립-플롭들의 출력 신호들에 AND 연산을 수행하여 상기 시작 프레임 제어 신호 및 상기 로드 신호 모두가 상기 기준 시간 이상 동안 상기 로우 레벨로 유지되는 것을 나타내는 락 인에이블 신호를 생성하는 단계를 포함하는 표시 장치의 구동 방법.
  19. 제18 항에 있어서, 상기 복수의 직렬 연결된 플립-플롭들 각각은 상기 트레이닝 패턴의 각 트레이닝 펄스의 에지에서 입력 신호를 저장 및 출력하는 것을 특징으로 하는 표시 장치의 구동 방법.
  20. 제18 항에 있어서, 상기 기준 시간은 상기 복수의 직렬 연결된 플립-플롭들의 개수에 의해 결정되는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020180157159A 2018-12-07 2018-12-07 클록 트레이닝을 수행하는 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법 KR20200070497A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180157159A KR20200070497A (ko) 2018-12-07 2018-12-07 클록 트레이닝을 수행하는 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법
US16/705,114 US11380242B2 (en) 2018-12-07 2019-12-05 Data driver performing clock training, display device including the data driver, and method of operating the display device
CN201911240251.6A CN111292693B (zh) 2018-12-07 2019-12-06 数据驱动器、显示设备及操作显示设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180157159A KR20200070497A (ko) 2018-12-07 2018-12-07 클록 트레이닝을 수행하는 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법

Publications (1)

Publication Number Publication Date
KR20200070497A true KR20200070497A (ko) 2020-06-18

Family

ID=70972023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180157159A KR20200070497A (ko) 2018-12-07 2018-12-07 클록 트레이닝을 수행하는 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법

Country Status (3)

Country Link
US (1) US11380242B2 (ko)
KR (1) KR20200070497A (ko)
CN (1) CN111292693B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210081867A (ko) * 2019-12-24 2021-07-02 주식회사 실리콘웍스 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
KR20210085628A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
KR20220017249A (ko) * 2020-08-04 2022-02-11 엘지디스플레이 주식회사 표시 장치의 데이터 인터페이스 장치 및 방법
KR20220099166A (ko) * 2021-01-04 2022-07-13 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치
KR20230074378A (ko) * 2021-11-19 2023-05-30 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102663270B1 (ko) * 2022-01-25 2024-05-07 현대모비스 주식회사 차량의 디스플레이 장치의 화면 정지 오류를 검출하는 방법 및 장치
TWI823622B (zh) * 2022-10-17 2023-11-21 友達光電股份有限公司 顯示系統及其操作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003228332A (ja) * 2002-02-06 2003-08-15 Toshiba Corp 表示装置
US20040125239A1 (en) 2002-12-26 2004-07-01 David Rahn Television tuner supporting channel hopping
KR100661828B1 (ko) 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR100937509B1 (ko) 2009-05-13 2010-01-19 고화수 타이밍 컨트롤러, 컬럼 드라이버 및 이를 갖는 표시 장치
CN101826855B (zh) 2010-05-12 2012-10-03 四川和芯微电子股份有限公司 具有∑-△调制器的信号调整***
KR101995290B1 (ko) 2012-10-31 2019-07-03 엘지디스플레이 주식회사 표시장치와 그 구동 방법
JP6462207B2 (ja) 2013-11-21 2019-01-30 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
US9583070B2 (en) 2015-03-26 2017-02-28 Himax Technologies Limited Signal transmitting and receiving system and associated timing controller of display
KR102321216B1 (ko) 2015-05-29 2021-11-04 삼성디스플레이 주식회사 표시 장치
KR102486445B1 (ko) 2016-04-01 2023-01-10 삼성디스플레이 주식회사 표시 장치
KR102482393B1 (ko) 2016-04-26 2022-12-29 삼성디스플레이 주식회사 표시장치
KR102522805B1 (ko) 2016-10-31 2023-04-20 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN111292693B (zh) 2023-01-17
US11380242B2 (en) 2022-07-05
US20200184877A1 (en) 2020-06-11
CN111292693A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
KR20200070497A (ko) 클록 트레이닝을 수행하는 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법
US11043184B2 (en) Display device supporting variable frame mode, and method of operating display device
US8917266B2 (en) Timing controller and a display device including the same
JP4395060B2 (ja) 液晶表示装置の駆動装置及び方法
US11670215B2 (en) Display device including a data driver performing clock training, and method of operating the display device
KR102305502B1 (ko) 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
KR102518861B1 (ko) 게이트 드라이버 및 이를 구비한 표시 장치
CN105719589B (zh) 显示装置
US11227555B2 (en) Display device performing adaptive refresh
US11368159B2 (en) Clock data recovery circuit, display device, and method of operating a clock data recovery circuit
US10249253B2 (en) Display panel controller to control frame synchronization of a display panel based on a minimum refresh rate and display device including the same
US9525545B2 (en) Phase locked loop for preventing harmonic lock, method of operating the same, and devices including the same
US11670209B2 (en) Display device performing clock gating
US11521531B2 (en) Display device performing still image detection, and method of detecting a still image in a display device
US20240194117A1 (en) Display device
KR102617050B1 (ko) 정지 영상 검출을 수행하는 표시 장치, 및 표시 장치의 구동 방법
KR102545589B1 (ko) 표시 시스템 및 이를 위한 감마 전압 생성 방법
CN101996577B (zh) 图像显示***
US20210104191A1 (en) Display device and method of operating a display device
CN118280319A (zh) 显示装置、显示***和用于驱动显示***的方法
CN117059012A (zh) 显示装置
CN117711289A (zh) 显示面板驱动器和使用该驱动器驱动显示面板的方法
KR20160031606A (ko) 보안 기능을 구비한 표시 장치
JP2018031926A (ja) タイミングコントローラ、それを用いた電子機器、内部データイネーブル信号の生成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal