JP2018031926A - タイミングコントローラ、それを用いた電子機器、内部データイネーブル信号の生成方法 - Google Patents
タイミングコントローラ、それを用いた電子機器、内部データイネーブル信号の生成方法 Download PDFInfo
- Publication number
- JP2018031926A JP2018031926A JP2016165119A JP2016165119A JP2018031926A JP 2018031926 A JP2018031926 A JP 2018031926A JP 2016165119 A JP2016165119 A JP 2016165119A JP 2016165119 A JP2016165119 A JP 2016165119A JP 2018031926 A JP2018031926 A JP 2018031926A
- Authority
- JP
- Japan
- Prior art keywords
- timing controller
- enable signal
- signal
- data enable
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Synchronizing For Television (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】入力DE信号の周期変動に対して安定動作可能なタイミングコントローラを提供する。
【解決手段】内部DE信号の生成方法が提供される。入力DE信号のロー区間の基準値TL_MINをあらかじめ規定しておく(S100)。画像データを構成するピクセルデータおよび入力DE信号を受信する(S104)。ラインごとに入力DE信号のハイ区間THを測定する(S106)。i番目のラインにおけるハイ区間の測定値THおよびロー区間の基準値TL_MINそれぞれを1/N倍し、(i+1)番目のラインにおける内部DE信号のハイ区間TH’、ロー区間TL’とする(S108、S102)。
【選択図】図4
【解決手段】内部DE信号の生成方法が提供される。入力DE信号のロー区間の基準値TL_MINをあらかじめ規定しておく(S100)。画像データを構成するピクセルデータおよび入力DE信号を受信する(S104)。ラインごとに入力DE信号のハイ区間THを測定する(S106)。i番目のラインにおけるハイ区間の測定値THおよびロー区間の基準値TL_MINそれぞれを1/N倍し、(i+1)番目のラインにおける内部DE信号のハイ区間TH’、ロー区間TL’とする(S108、S102)。
【選択図】図4
Description
本発明は、グラフィックコントローラからの画像データを受け、ゲートドライバ、ソースドライバに情報を伝送するタイミングコントローラに関する。
図1は、画像表示システムのブロック図である。画像表示システム100は、液晶パネルや有機ELパネルなどのディスプレイパネル102と、ゲートドライバ104、ソースドライバ106、グラフィックコントローラ110およびタイミングコントローラ200を備える。グラフィックコントローラ110は、ディスプレイパネル102に表示すべき画像データを生成する。この画像データに含まれるピクセル(RGB)データは、シリアル形式でタイミングコントローラ200に伝送される。ケーブルはコネクタ112において着脱可能であってもよい。
画像データを構成する1ライン分のRGBデータは、Input_DE信号がハイレベルの間(水平アクティブ区間)、伝送される。Input_DE信号がローレベルの間(水平ブランク区間)、RGBデータは無効である。タイミングコントローラ200は、Input_DE信号にもとづいて、各種、制御信号、タイミング信号(同期信号)を生成する。
タイミングコントローラ200が生成する同期信号のひとつとして、内部データイネーブル(Internal_DE)信号が例示される。たとえばデュアルゲートパネルを駆動するタイミングコントローラ200は、Input_DE信号を実質的に二分割したデータイネーブル(Half_DE)信号を生成し、Half_DE信号にもとづいて内部カウンタを制御し、各種ゲート信号や制御信号を生成する。またトリプルゲートパネルを駆動するタイミングコントローラ200は、Input_DE信号を実質的に三分割したデータイネーブル(Triple_DE)信号を生成し、Triple_DE信号にもとづいて内部カウンタを制御し、各種ゲート信号や制御信号を生成する。
図2は、タイミングコントローラ200が受信する入力データイネーブル信号およびタイミングコントローラ200が生成する内部データイネーブル信号を示すタイムチャートである。Half_DE信号を生成する手法として、以下の方式(以下、検討方式という)が考えられる。なお、各時間(区間)の長さは、ピクセルクロックの周期を単位して表す。
・あるラインにおけるInput_DE信号の水平アクティブ区間Hactive(ハイ区間TH)および水平ブランク区間Hblank(ロー区間TL)を測定
・演算によって、ハイ区間TH、ロー区間TLそれぞれを1/2倍し、次のラインのHalf_DE信号のアクティブ区間(ハイ区間)TH’、ブランク区間(ロー区間)TL’とする。
・あるラインにおけるInput_DE信号の水平アクティブ区間Hactive(ハイ区間TH)および水平ブランク区間Hblank(ロー区間TL)を測定
・演算によって、ハイ区間TH、ロー区間TLそれぞれを1/2倍し、次のラインのHalf_DE信号のアクティブ区間(ハイ区間)TH’、ブランク区間(ロー区間)TL’とする。
図2の例では、先頭の第1ラインにおいて、Input_DE信号のハイ区間THは960サイクル、ロー区間TLは120サイクル、周期Htotalは960+120=1080サイクルとなっている。
したがって次の第2ラインにおけるHalf_DE信号のハイ区間TH’は480サイクル、ロー区間TL’は60サイクルであり、それが1ラインの間、2回発生する。
第2ラインにおいてもInput_DE信号の各区間が測定され、第3ラインのHalf_DE信号の各区間の長さが決定される。
第2ラインにおいてもInput_DE信号の各区間が測定され、第3ラインのHalf_DE信号の各区間の長さが決定される。
Triple_DE信号については、演算によって、水平アクティブ区間Hactive、水平ブランク区間Hblankそれぞれを1/3倍し、次のラインのTriple_DE信号のハイ区間TH”、ロー区間TL”とすればよい。
本発明者は、上述のHalf_DE信号、Triple_DE信号の生成方法について検討した結果、以下の課題を認識するに至った。
図3は、検討方式の問題点を説明する図である。Input_DE信号の周期は必ずしもラインごとに同一であるとは限らず、ライン毎に変動しうる。この例では、先頭の第1ラインにおいて、Input_DE信号のハイ区間THは960サイクル、ロー区間TLは260サイクル、周期は960+260=1220サイクルとなっている。したがって次の第2ラインにおけるHalf_DE信号のハイ区間TH’は480サイクル、ロー区間TL’は130サイクルであり、それが1ラインの間、2回発生する。
図3は、検討方式の問題点を説明する図である。Input_DE信号の周期は必ずしもラインごとに同一であるとは限らず、ライン毎に変動しうる。この例では、先頭の第1ラインにおいて、Input_DE信号のハイ区間THは960サイクル、ロー区間TLは260サイクル、周期は960+260=1220サイクルとなっている。したがって次の第2ラインにおけるHalf_DE信号のハイ区間TH’は480サイクル、ロー区間TL’は130サイクルであり、それが1ラインの間、2回発生する。
第2ラインの周期Htotalが第1ラインのそれより短くなったとする。この例では、第2ラインのInput_DE信号のハイ区間THは960サイクル、ロー区間TLは120サイクル、周期Htotalは960+120=1080サイクルとなっている。
そうすると、第2ラインのHalf_DE信号の2回目のネガティブエッジが現れるより先に、第3ラインのHalf_DE信号の1回目のポジエッジが現れるため、一点鎖線で囲んだ箇所において、2つのHalf_DE信号が結合してしまう。2つのHalf_DE信号が結合すると、1回分のHalf_DE信号が欠落するため、デュアルゲートのパネルを正しく駆動できなくなる。
同様の問題はTriple_DE信号の生成時にも生じうる。
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、Input_DE信号の周期変動に対して安定動作可能なタイミングコントローラの提供にある。
本発明のある態様は、画像データを構成するピクセルデータおよび入力データイネーブル信号を受信するタイミングコントローラに関する。タイミングコントローラは、入力データイネーブル信号の水平ブランク区間の基準値を保持するメモリと、ラインごとに入力データイネーブル信号の水平アクティブ区間を測定する解像度検出器と、N個(N≧2)の連続するパルスを含む内部データイネーブル信号を生成する内部データイネーブル信号発生器と、を備える。第1モードにおいて、内部データイネーブル信号の各パルスのアクティブ区間は、ひとつ前のラインにおいて測定された水平アクティブ区間の1/N倍であり、各パルスのブランク区間は、水平ブランク区間の基準値の1/N倍である。
この態様によると、入力データイネーブル信号の周期が大きく変動するプラットフォームにおいて、1ラインごとに、内部データイネーブル信号がN個の独立したパルスを含むことが可能となり、安定動作が可能となる。
入力データイネーブル信号の水平ブランク区間の基準値は、入力データイネーブル信号の水平ブランク区間の最小値にもとづいていることが望ましい。
基準値を小さくすればするほど、入力データイネーブル信号の周期減少に対する安定性は高められるが、その反面、入力データイネーブル信号の周期が正常であるときに、内部データイネーブル信号に含まれるN個のパルスの周期が不均一となる。基準値を入力データイネーブル信号の水平ブランク区間の最小値にもとづいて規定することで、パルスの消失を防止しつつも、N個のパルスの周期の均一性を改善できる。
基準値を小さくすればするほど、入力データイネーブル信号の周期減少に対する安定性は高められるが、その反面、入力データイネーブル信号の周期が正常であるときに、内部データイネーブル信号に含まれるN個のパルスの周期が不均一となる。基準値を入力データイネーブル信号の水平ブランク区間の最小値にもとづいて規定することで、パルスの消失を防止しつつも、N個のパルスの周期の均一性を改善できる。
第2モードにおいて、解像度検出器は、ラインごとに入力データイネーブル信号の水平ブランク区間を測定可能であってもよい。第2モードにおいて、内部データイネーブル信号の各パルスのアクティブ区間は、ひとつ前のラインにおいて測定された水平アクティブ区間の1/N倍であり、各パルスのブランク区間は、ひとつ前のラインにおいて測定された水平ブランク区間の1/N倍であってもよい。タイミングコントローラは、第1モードと第2モードが選択可能であってもよい。
入力データイネーブル信号の周期が安定したプラットフォームにおいては第2モードを選択することにより、より安定した動作が可能となる。
入力データイネーブル信号の周期が安定したプラットフォームにおいては第2モードを選択することにより、より安定した動作が可能となる。
タイミングコントローラは、基準値を書き換え可能に保持するレジスタをさらに備えてもよい。基準値は、不揮発性メモリに格納されていてもよい。
デュアルゲート用の内部データイネーブル信号を生成する場合にN=2、トリプルゲート用の内部データイネーブル信号を生成する場合にN=3であってもよい。
タイミングコントローラは、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
本発明の別の態様は、電子機器に関する。電子機器は、上述のいずれかのタイミングコントローラを備える。
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、安定性を改善できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図4は、実施の形態に係る内部データイネーブル信号(Internal_DE信号)の発生方法を示すフローチャートである。なおフローチャートに示される各処理の順序は、処理に支障や矛盾が生じない限りにおいて入れ換えることができる。
図4を参照し、Internal_DE信号のハイ区間、ロー区間の制御を説明する。はじめにInput_DE信号の水平ブランク区間Hblankの基準値TL_SPECが規定される(S100)。この基準値TL_SPECは、Input_DE信号の周期の変動を考慮したときの最小値にもとづいていることが好ましい。たとえば基準値TL_SPECは、Input_DE信号の水平ブランク区間のスペック上の最小値そのものであってもよいし、スペック上の最小値に所定値を減算した値であってもよいし、あるいは最小値に所定の係数(K<1)を乗じた値であってもよい。この基準値TL_SPECは、タイミングコントローラ200の設計者ではなく、タイミングコントローラ200を備える電子機器や表示装置の設計者が、グラフィックコントローラICのスペックを考慮して規定すればよい。
実施の形態に係るタイミングコントローラ200には、パラメータNが導入される。パラメータNは、1ラインに含まれるInternal_DE信号のパルス数を表す。たとえばデュアルゲートのパネルを駆動するプラットフォームにおいてはN=2、トリプルゲートのパネルを駆動するプラットフォームにおいてはN=3を用いることができ、N=2のときのInternal_DE信号をHalf_DE信号、N=3のときのInternal_DE信号をTriple_DE信号とも称する。
Internal_DE信号のブランク区間TL’は以下の式で規定される(S102)。
TL’=TL_SPEC/N
TL’=TL_SPEC/N
続いて、画像データの伝送が開始される(S104)。そうすると、グラフィックコントローラICからタイミングコントローラに対して、Input_DE信号およびRGBデータ(ピクセルデータ)が供給される。
タイミングコントローラは、ライン毎に、Input_DE信号の水平アクティブ区間Hactive(=TH)を測定する(S106)。第iラインの測定値THをTH[i]と表記する。
第i+1ラインのInternal_DE信号のアクティブ区間Hactive(=TH’)が計算される(S108)。
TH’[i+1]=TH[i]/N
TH’[i+1]=TH[i]/N
そしてライン番号iがインクリメントされ(S110)、同じ処理が繰り返され、水平アクティブ区間TH’[i]がライン毎に更新されていく。
タイミングコントローラは、図4のフローチャートで規定されるアクティブ区間TH’[i](すなわちハイ区間)と、ブランク区間TL’(ロー区間)にもとづいて、Internal_DE信号を発生する。具体的にはタイミングコントローラは、i番目のラインにおいて、連続するN個のパルスを含むInternal_DE信号を発生する。各パルスのハイ区間はTH[i]’であり、ロー区間はTL’である。N個のパルスの発生後、次のi+1番目のラインまで時間が余る場合には、最後のロー区間(ブランク区間)が引き延ばされる。
図5(a)はINPUT_DE信号を、図5(b)、(c)はN=2,3のときのInternal_DE信号を示す波形図である。i番目のラインにおいて、タイミングコントローラは、TH’[i]のハイレベル(アクティブ区間)と、TL’のローレベルを有するパルス202を、N個繰り返して発生する。N個のパルス202の後の余剰期間204は、ローレベルとなる。
以上が実施の形態に係るInternal_DE信号の生成方法である。続いてその利点を説明する。図6は、Input_DE信号の周期が変動したときの動作波形図である。
この例では、Input_DE信号の水平ブランク区間Hblankの基準値TL_SPECは60サイクルである。
Input_DE信号の水平アクティブ区間Hactive(ハイ区間TH)は複数のラインにわたって一定(960サイクル)であるが、水平ブランク区間Hblank(ロー区間)が、260,120,200サイクルと変動している。その結果、Input_DE信号の周期は、図3と同様に1220,1080,1160サイクルと変動している。
図6に示すように、実施の形態に係るInternal_DE信号の生成方法によれば、Input_DE信号の周期が短くなるラインにおいて、Internal_DE信号のパルスが消失するのを防止することができ、安定動作が可能となる。
基準値TL_SPECを小さくすればするほど、Input_DE信号の周期減少に対する安定性は高められるが、その反面、INPUT_DE信号の周期が正常であるときに、N番目のパルスのブランク区間が長くなってしまい、Internal_DE信号に含まれるN個のパルスの周期が不均一となる。上述したように基準値TL_SPECをInput_DE信号の水平ブランク区間Hblankの最小値(スペック値)にもとづいて規定することで、パルスの消失を防止しつつも、N個のパルスの周期の均一性を改善できる。
本発明は、図4のフローチャートとして把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
図7は、実施の形態に係るタイミングコントローラ200を備えるディスプレイ装置100のブロック図である。ディスプレイ装置100は、ディスプレイパネル102、ゲートドライバ104、ソースドライバ106、タイミングコントローラ200を備える。
ソースドライバ106は、ディスプレイパネル102の複数のデータ線に、輝度に応じた電圧を印加する。ゲートドライバ104は、LCDパネルの複数の走査線を順に選択する。
ディスプレイ装置100は、画像ソース、たとえばコンピュータのグラフィックコントローラ(グラフィックスプロセッサ)110やテレビ受像器のチューナユニットなどと、HDMI(登録商標)規格、DVI(登録商標)規格、DisplayPort(登録商標)規格などのデジタルインタフェースを介して接続されている。そしてクロックラインとデータラインを介した2線シリアル伝送によって、ディスプレイパネル102に表示すべき画像データがグラフィックコントローラ110からディスプレイ装置100へと伝送される。
タイミングコントローラ200は、グラフィックコントローラ110からLCDパネル302に表示すべき画像データを受ける。タイミングコントローラ200は、ディスプレイパネル102の解像度に応じたドライバ制御信号(タイミングパルス)を発生し、画像データとともにゲートドライバ104およびソースドライバ106へと供給する。
タイミングコントローラ200は、入力インタフェース部212、ロジック部214、画像用の出力インタフェース部216、解像度検出器218、内部DE信号発生器220、タイミング信号発生器222、タイミング信号用の出力インタフェース部224を備える。
入力インタフェース部212は、グラフィックコントローラ110からの画像データを受け、RGBの画像データRGBと、ピクセルクロックCLK、Input_DE信号、垂直同期信号Vsync、水平同期信号Hsyncを取得して、それらをロジック部214へと出力する。ロジック部214は、画像データRGBに必要な信号処理を施し、出力インタフェース部216へと出力する。
画像用の出力インタフェース部216は、ソースドライバ106とRSDS規格(Reduced Swing Differential Signaling)やLVDS規格(Low Voltage Differential Signaling)のバスを介して接続されており、画素ごとの画像データ(RGBデータ)を順に出力する。
ロジック部214は入力された信号にもとづいて、各フレームの所定のタイミングにおいてアサートされる基準信号REFを発生し、タイミング信号発生器222へと出力する。
解像度検出器218には、Input_DE信号が入力されている。解像度検出器218は、ラインごとにInput_DE信号の水平アクティブ区間Hactive(=TH)を測定する。解像度検出器218は、カウンタを用いて区間の時間長を測定することができる。カウンタは、ピクセルクロックを基準としてハイ区間THを測定してもよいし、ピクセルクロックを逓倍して得られる内部システムクロック(不図示)を基準としてハイ区間THを測定してもよい。
メモリ226は、Input_DE信号の水平ブランク区間の基準値TL_SPECを保持する。メモリ226は、タイミングコントローラ200に内蔵されるレジスタであってもよい。この場合、タイミングコントローラ200が起動するたびに、外部のプロセッサがこのレジスタに基準値TL_SPECを書き込めばよい。あるいはメモリ226には、タイミングコントローラ200に外付けされる不揮発性メモリからロードされた基準値TL_SPECが格納されてもよい。
内部DE信号発生器220は、ラインごとに、N個(N≧2)の連続するパルスを含むInternal_DE信号を生成する。内部DE信号発生器220は、第1モードにおいて、i番目のラインのInternal_DE信号に含まれるN個パルスのアクティブ区間TH’は、ひとつ前のi−1番目のラインにおいて測定された水平アクティブ区間TH[i−1]の1/N倍である。また各パルスのブランク区間(ロー区間)TL’は、水平ブランク区間の基準値TL_SPECの1/N倍である。
タイミング信号発生器222は、内部DE信号発生器220が生成したInternal_DE信号をトリガーとして、複数のドライバ制御信号を生成する。当業者には各ドライバ制御信号の名称および記号が、メーカによって異なる場合があることが理解される。
1.ソースドライバに対するドライバ制御信号
1.1 スタートパルス(STH)
ソースドライバ106およびゲートドライバ104はそれぞれ、ディスプレイパネル102のパネルサイズ(解像度)に応じて、複数個がカスケード接続される。タイミングコントローラ200から出力された画像データおよびドライバ制御信号は、複数のソースドライバ106を順に経由していく。複数のソースドライバ106は、スタートパルスSTHをシフトレジスタのように順に先送りする。スタートパルスSTHが入力されているソースドライバ106が、画像データを取り込む。
1.1 スタートパルス(STH)
ソースドライバ106およびゲートドライバ104はそれぞれ、ディスプレイパネル102のパネルサイズ(解像度)に応じて、複数個がカスケード接続される。タイミングコントローラ200から出力された画像データおよびドライバ制御信号は、複数のソースドライバ106を順に経由していく。複数のソースドライバ106は、スタートパルスSTHをシフトレジスタのように順に先送りする。スタートパルスSTHが入力されているソースドライバ106が、画像データを取り込む。
1.2 ラッチパルス(LOAD)
ラッチパルスLOADは、1走査ラインごとにアサートされる。ソースドライバ106は、ラッチパルスLOADがアサートされると、1走査線分の画像データを取り込む。
ラッチパルスLOADは、1走査ラインごとにアサートされる。ソースドライバ106は、ラッチパルスLOADがアサートされると、1走査線分の画像データを取り込む。
1.3 交流化信号(POL)
ソースドライバ106は、極性を交互に反転しながらディスプレイパネル102を駆動する。交流化信号POLによってソースドライバ106の極性が決定される。
ソースドライバ106は、極性を交互に反転しながらディスプレイパネル102を駆動する。交流化信号POLによってソースドライバ106の極性が決定される。
2.ゲートドライバに対するドライバ制御信号
2.1 垂直シフト方向入出力信号(STV)
カスケード接続された複数のゲートドライバ104へと供給される。垂直シフト方向入出力信号STVは、複数のゲートドライバ104によって順にシフトされる。
2.1 垂直シフト方向入出力信号(STV)
カスケード接続された複数のゲートドライバ104へと供給される。垂直シフト方向入出力信号STVは、複数のゲートドライバ104によって順にシフトされる。
2.2 垂直転送クロック(CPV)
各ゲートドライバ104は、入力された上述の垂直シフト方向入出力信号STVを、この垂直転送クロックCPVのポジティブエッジのタイミングで取り込む。
各ゲートドライバ104は、入力された上述の垂直シフト方向入出力信号STVを、この垂直転送クロックCPVのポジティブエッジのタイミングで取り込む。
2.3 出力イネーブル(OE)
ゲートドライバ104の出力端子の状態を制御するデータである。出力イネーブルOEがアサートされると、走査線SLに駆動電圧が印加され、ネゲートされると走査線SLの電位が固定される。
ゲートドライバ104の出力端子の状態を制御するデータである。出力イネーブルOEがアサートされると、走査線SLに駆動電圧が印加され、ネゲートされると走査線SLの電位が固定される。
ドライバ制御信号のパルス幅や発生タイミングは、パネルの解像度に応じて固有の値に定められる。ドライバ制御信号は、出力インタフェース部224を介して、ソースドライバ106およびゲートドライバ104へと供給される。
タイミングコントローラ200は、上述の第1モードに加えて、第2モードを選択可能とすることが好ましい。
第2モードにおいて、解像度検出器218は、ラインごとにInput_DE信号の水平ブランク区間Hblank(ロー区間TL)を測定可能である。
第2モードにおいて、解像度検出器218は、ラインごとにInput_DE信号の水平ブランク区間Hblank(ロー区間TL)を測定可能である。
内部DE信号発生器220は、第2モードにおいて、Internal_DE信号の各パルスのアクティブ区間(ハイ区間)TH’を、ひとつ前のラインにおいて測定された水平アクティブ区間THの1/N倍とし、各パルスのブランク区間(ロー区間)TL’を、ひとつ前のラインにおいて測定された水平ブランク区間TLの1/N倍とする。
Input_DE信号の周期変動が小さいプラットフォームにおいて、第1モードで動作させると、ひとつのラインのInternal_DE信号のN番目のパルスのブランク区間が、1〜N−1番目のパルスのブランク区間より長くなる。このようなプラットフォームでは、第2モードを選択することで、複数のパルスのブランク区間の長さを揃えることができる。
最後に、タイミングコントローラ200の用途を説明する。
図8は、電子機器500を示す斜視図である。図8の電子機器500は、ノートPCやタブレット端末、スマートホン、ポータブルゲーム機、オーディオプレイヤなどであり得る。電子機器500は、筐体502に内蔵されたグラフィックコントローラ110、ディスプレイパネル102、ゲートドライバ104、ソースドライバ106を備える。タイミングコントローラ200とグラフィックコントローラ110の間には、差動トランスミッタ、伝送路および差動レシーバを含む伝送装置120が設けられてもよい。
図8は、電子機器500を示す斜視図である。図8の電子機器500は、ノートPCやタブレット端末、スマートホン、ポータブルゲーム機、オーディオプレイヤなどであり得る。電子機器500は、筐体502に内蔵されたグラフィックコントローラ110、ディスプレイパネル102、ゲートドライバ104、ソースドライバ106を備える。タイミングコントローラ200とグラフィックコントローラ110の間には、差動トランスミッタ、伝送路および差動レシーバを含む伝送装置120が設けられてもよい。
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
100…ディスプレイ装置、102…LCDパネル、104…ゲートドライバ、106…ソースドライバ、200…タイミングコントローラ、212…入力インタフェース部、214…ロジック部、216…出力インタフェース部、218…解像度検出器、220…内部DE信号発生器、222…タイミング信号発生器、224…出力インタフェース部、226…メモリ。
Claims (9)
- 画像データを構成するピクセルデータおよび入力データイネーブル信号を受信するタイミングコントローラであって、
前記入力データイネーブル信号の水平ブランク区間の基準値を保持するメモリと、
ラインごとに前記入力データイネーブル信号の水平アクティブ区間を測定する解像度検出器と、
N個(N≧2)の連続するパルスを含む内部データイネーブル信号を生成する内部データイネーブル信号発生器と、
を備え、
第1モードにおいて、前記内部データイネーブル信号の各パルスのアクティブ区間は、ひとつ前のラインにおいて測定された前記水平アクティブ区間の1/N倍であり、前記各パルスのブランク区間は、前記水平ブランク区間の基準値の1/N倍であることを特徴とするタイミングコントローラ。 - 前記基準値は、前記入力データイネーブル信号の水平ブランク区間の最小値にもとづいていることを特徴とする請求項1に記載のタイミングコントローラ。
- 第2モードにおいて、前記解像度検出器は、ラインごとに前記入力データイネーブル信号の水平ブランク区間を測定可能であり、
前記第2モードにおいて、前記内部データイネーブル信号の各パルスのアクティブ区間は、ひとつ前のラインにおいて測定された前記水平アクティブ区間の1/N倍であり、前記各パルスのブランク区間は、ひとつ前のラインにおいて測定された前記水平ブランク区間の1/N倍であり、
前記第1モードと前記第2モードが選択可能であることを特徴とする請求項1または2に記載のタイミングコントローラ。 - 前記基準値を書き換え可能に保持するレジスタをさらに備えることを特徴とする請求項1から3のいずれかに記載のタイミングコントローラ。
- 前記基準値は、不揮発性メモリに格納されていることを特徴とする請求項1から3のいずれかに記載のタイミングコントローラ。
- デュアルゲート用の内部データイネーブル信号を生成する場合にN=2、トリプルゲート用の内部データイネーブル信号を生成する場合にN=3であることを特徴とする請求項1から5のいずれかに記載のタイミングコントローラ。
- ひとつの半導体基板に一体集積化されたことを特徴とする請求項1から6のいずれかに記載のタイミングコントローラ。
- 請求項1から7のいずれかに記載のタイミングコントローラを備えることを特徴とする電子機器。
- タイミングコントローラにおける内部データイネーブル信号の生成方法であって、
入力データイネーブル信号のロー区間の基準値TL_MINをあらかじめ規定しておくステップと、
前記タイミングコントローラが画像データを構成するピクセルデータおよび入力データイネーブル信号を受信するステップと、
ラインごとに前記入力データイネーブル信号のハイ区間THを測定するステップと、
i番目のラインにおけるハイ区間の測定値THおよび前記ロー区間の前記基準値TL_MINそれぞれを1/N倍し、(i+1)番目のラインにおける内部データイネーブル信号のハイ区間TH’、ロー区間TL’とするステップと、
を備えることを特徴とする生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016165119A JP2018031926A (ja) | 2016-08-25 | 2016-08-25 | タイミングコントローラ、それを用いた電子機器、内部データイネーブル信号の生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016165119A JP2018031926A (ja) | 2016-08-25 | 2016-08-25 | タイミングコントローラ、それを用いた電子機器、内部データイネーブル信号の生成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018031926A true JP2018031926A (ja) | 2018-03-01 |
Family
ID=61303274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016165119A Pending JP2018031926A (ja) | 2016-08-25 | 2016-08-25 | タイミングコントローラ、それを用いた電子機器、内部データイネーブル信号の生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018031926A (ja) |
-
2016
- 2016-08-25 JP JP2016165119A patent/JP2018031926A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10679546B2 (en) | Timing controller, display apparatus having the same and signal processing method thereof | |
KR102275709B1 (ko) | 게이트 드라이버, 디스플레이 구동 회로 및 디스플레이 장치 | |
JP5403879B2 (ja) | 液晶表示装置及びその駆動方法 | |
CN111292693B (zh) | 数据驱动器、显示设备及操作显示设备的方法 | |
US20080062155A1 (en) | Display device and method capable of adjusting slew rate | |
CN110827766A (zh) | 进行感测操作的显示设备 | |
US8619066B2 (en) | Liquid crystal display | |
US8823626B2 (en) | Matrix display device with cascading pulses and method of driving the same | |
KR100333969B1 (ko) | 멀티 타이밍 컨트롤러를 가지는 액정표시장치 | |
JP2004062210A (ja) | 液晶表示装置及びその駆動方法 | |
JP4693653B2 (ja) | タイミング信号の出力制御方法及びタイミングコントローラ | |
TW201642236A (zh) | 顯示驅動裝置及觸控顯示面板的驅動方法 | |
TWI767286B (zh) | 顯示面板的行驅動方法及利用其之顯示面板和資訊處理裝置 | |
KR102356588B1 (ko) | 표시 장치 및 이의 구동 방법 | |
JP5299734B2 (ja) | 画像処理方法、画像表示装置及びそのタイミングコントローラ | |
US20240038134A1 (en) | Driving controller and a display device including the same | |
JP2018031926A (ja) | タイミングコントローラ、それを用いた電子機器、内部データイネーブル信号の生成方法 | |
KR102290414B1 (ko) | 구동부 및 이를 포함하는 표시장치 | |
KR102243676B1 (ko) | 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치 | |
KR102384762B1 (ko) | 터치 센싱 구동 회로 | |
KR20050032797A (ko) | 액정표시장치의 구동장치 및 방법 | |
US20240194117A1 (en) | Display device | |
JP2012003122A (ja) | タイミングコントローラおよびそれを用いたディスプレイ装置ならびにドライバ制御信号の生成方法 | |
US20240153435A1 (en) | Display driving circuit and display device thereof | |
US20240221597A1 (en) | Display Device |