KR20200034805A - 플렉시블 디스플레이 패널의 제조 방법 및 플렉시블 디스플레이 패널 - Google Patents

플렉시블 디스플레이 패널의 제조 방법 및 플렉시블 디스플레이 패널 Download PDF

Info

Publication number
KR20200034805A
KR20200034805A KR1020207007949A KR20207007949A KR20200034805A KR 20200034805 A KR20200034805 A KR 20200034805A KR 1020207007949 A KR1020207007949 A KR 1020207007949A KR 20207007949 A KR20207007949 A KR 20207007949A KR 20200034805 A KR20200034805 A KR 20200034805A
Authority
KR
South Korea
Prior art keywords
layer
display panel
flexible display
photoresist
flexible
Prior art date
Application number
KR1020207007949A
Other languages
English (en)
Other versions
KR102315759B1 (ko
Inventor
원 시
Original Assignee
선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Publication of KR20200034805A publication Critical patent/KR20200034805A/ko
Application granted granted Critical
Publication of KR102315759B1 publication Critical patent/KR102315759B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H01L27/3244—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 플렉시블 디스플레이 패널의 제조 방법 및 플렉시블 디스플레이 패널을 제공하는 것이다. 본 방법에서는, 우선 포토레지스트층(2)에 대하여 패터닝 처리를 수행하여 복수의 서로 이격된 포토레지스트 영역(20)을 얻고, 서로 인접하는 2개의 포토레지스트 영역(20)의 사이에 관통 구멍(21)을 형성하고 나서, 다음으로 포토레지스트 영역(20)을 마스크로 하여 가요성 베이스 기판(1)에 대하여 캐비티 형성 처리를 수행하여, 관통 구멍(21)과 대응한 위치에 복수의 서로 평행인 베이스 홈(11)을 형성하고, 이어서 금속 박막을 증착시킨 후에 포토레지스트 영역(20) 및 그 위에 있는 금속층(31)을 제거하여, 복수의 서로 평행인 베이스 홈(11) 내에 각각 매립된 복수의 금속 패턴(32)을 얻되, 각각의 금속 패턴(32)은 스캔 라인(321)과, 복수의 게이트 전극(322)을 포함하고, 그리고 나서 어레이형으로 배치된 복수의 TFT 및 OLED 발광 소자를 형성한다. 본 방법은 스캔 라인(321)과 게이트 전극(322)을 가요성 베이스 기판(1) 내에 매립시켜, 플렉시블 디스플레이 패널이 벤딩되었을 때 스캔 라인(321)에 생기는 응력 결함을 효과적으로 감소시킬 수 있어, 플렉시블 디스플레이 패널의 안정성을 높일 수 있다.

Description

플렉시블 디스플레이 패널의 제조 방법 및 플렉시블 디스플레이 패널
본 발명은 디스플레이 기술의 분야에 관한 것이며, 특히 플렉시블 디스플레이 패널의 제조 방법 및 플렉시블 디스플레이 패널에 관한 것이다.
디스플레이 기술의 분야에 있어서, 액정 디스플레이 패널(Liquid Crystal Display, LCD)이나 유기 발광 다이오드 디스플레이 패널(Organic Light Emitting Diode, OLED) 등의 플랫 패널 디스플레이 장치는 이미 서서히 CRT 디스플레이를 대체하고 있다.
나아가, 액정 디스플레이 패널은 컬러 필터(Color Filter, CF) 기판과, 박막 트랜지스터 어레이 기판(Thin Film Transistor Array Substrate, TFT Array Substrate)과, 2개의 기판의 사이에 충전된(filled) 액정층(Liquid Crystal Layer)으로 구성되어 있고, 또한 CF 기판 및 TFT 기판은 모두 강성이 있는 유리를 베이스 기판으로서 사용하기 때문에, 플랫 패널형 액정 디스플레이 패널은 벤딩(bending; 굽힘, 구부림)할 수 없다.
OLED 디스플레이 패널은 플렉시블 디스플레이 패널이다. 플렉시블 디스플레이 패널은 가요성(flexibility)이 있는 재료를 사용하여 제조되고 있어, 임의로 만곡 및 변형된 상태로 표시를 행할 수 있다. OLED 등의 플렉시블 디스플레이 패널은 중량이 가볍고, 부피가 작으며, 얇고, 휴대하기 편리하며, 고온 및 저온에 대한 내성, 충격에 대한 내성, 진동에 대한 보다 강한 저항력, 보다 광범위한 동작 환경에 대한 적응, 롤러블(rollable)함, 보다 예술적 미감[美感]이 있는 외형 등의 장점을 갖고 있어, 근래에 들어 국내외 대학 및 연구 기관에서 주목 받는 연구 대상이 되고 있다.
종래 기술에 있어서의 플렉시블 디스플레이 패널은 통상 가요성 기판을 포함하고, 가요성 기판의 일측에는, 가요성 기판의 표면 상에 배치된 TFT 어레이와, 발광 소자와, TFT 어레이를 구동시키는 구동 회로가 마련되어 있으며, 상기 TFT 어레이를 구동시키는 구동 회로는 또한 스캔 라인 등을 포함한다. 이러한 종래의 플렉시블 디스플레이 패널이 벤딩되었을 때, 스캔 라인을 내부에 갖는 구동 회로도 가요성 기판의 표면을 따라 벤딩되므로, 응력 결함이 생겨, TFT 및 발광 소자의 정상적인 동작에 영향을 주게 된다.
따라서, 종래 기술에는 여전히 개선과 발전의 여지가 있다.
본 발명의 목적은, 플렉시블 디스플레이 패널이 벤딩되었을 때 스캔 라인에 생기는 응력 결함을 효과적으로 감소시켜, 플렉시블 디스플레이 패널의 안정성을 높일 수 있는 플렉시블 디스플레이 패널의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은, 플렉시블 디스플레이 패널이 벤딩되었을 때의 그 내부에서의 스캔 라인에 생기는 응력 결함이 비교적 적어, 플렉시블 디스플레이 패널의 안정성을 높인 플렉시블 디스플레이 패널을 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명은 우선, 플렉시블 디스플레이 패널의 제조 방법을 제공하며, 상기 제조 방법은,
가요성 베이스 기판을 제공하고, 또한 상기 가요성 베이스 기판 상에 포토레지스트층을 증착시키는 단계 S1과,
상기 포토레지스트층에 대하여 패터닝 처리를 수행하여, 복수의 서로 이격된 포토레지스트 영역을 형성하고, 서로 인접하는 2개의 포토레지스트 영역의 사이에 관통 구멍을 형성하는 단계 S2와,
상기 포토레지스트 영역을 마스크로 하여 상기 가요성 베이스 기판에 대하여 캐비티 형성 처리를 수행하여, 상기 관통 구멍과 대응한 위치에 복수의 서로 평행인 베이스 홈(groove)을 형성하는 단계 S3과,
상기 포토레지스트 영역 및 상기 가요성 베이스 기판 상에 금속 박막을 증착시켜, 상기 포토레지스트 영역을 덮는 금속층을 형성함과 함께, 상기 복수의 서로 평행인 베이스 홈 내에 각각 매립된 복수의 금속 패턴을 형성하되, 각 금속 패턴이 스캔 라인과, 상기 스캔 라인에 접속된 복수의 게이트 전극을 갖는 단계 S4와,
상기 포토레지스트 영역을 박리(peeling off)하여 상기 포토레지스트 영역과 상기 포토레지스트 영역 상의 상기 금속층을 제거하는 단계 S5와,
상기 가요성 베이스 기판 및 상기 베이스 홈 내에 매립된 각각의 상기 금속 패턴 상에 어레이형으로 배치된 복수의 TFT를 형성하고, 또한 상기 어레이형으로 배치된 복수의 TFT 상에 OLED 발광 소자를 증착시키는 단계 S6을 포함한다.
상기 관통 구멍의 측변(sidewall)과 상기 포토레지스트 영역의 하면이 이루는 끼인각은 둔각이고, 상기 관통 구멍의 측변과 상기 포토레지스트 영역의 상면이 이루는 끼인각은 예각이다.
상기 관통 구멍의 단면은 등변사다리꼴 형상이고, 또한 상기 등변사다리꼴의 하부 바닥은 상부 바닥보다 길다.
상기 베이스 홈의 깊이는 300 내지 3000nm이다.
상기 베이스 홈의 단면은 직사각형 형상이다.
상기 금속 패턴의 두께는 상기 베이스 홈의 깊이와 일치한다.
상기 단계 S6은,
상기 가요성 베이스 기판 및 상기 금속 패턴 상에 게이트 절연층을 증착시키고,
상기 게이트 절연층 상에 반도체 활성층을 증착시키고,
금속 박막을 증착시키고 또한 패터닝 처리를 수행하여, 상기 반도체 활성층의 양측과 각각 접촉하는 소스 전극 및 드레인 전극을 형성하되, 상기 게이트 전극과, 상기 반도체 활성층과, 상기 소스 전극과, 상기 드레인 전극이 TFT를 구성하고,
층간 절연층, 평탄층 및 애노드를 순차적으로 증착시키되, 상기 애노드는 상기 층간 절연층 및 상기 평탄층을 관통하는 비아 홀을 통하여 TFT의 상기 드레인 전극에 접속하고,
상기 평탄층 및 상기 애노드 상에 패턴화된 픽셀 격리층을 형성하되, 상기 픽셀 격리층은 상기 평탄층 및 상기 애노드를 부분적으로 덮고,
상기 픽셀 격리층에 의해 경계가 정의된 영역 내에 유기 발광층 및 캐소드를 순차적으로 증착시키되, 상기 애노드와, 상기 유기 발광층과, 상기 캐소드가 OLED 발광 소자를 구성하는 것을 포함한다.
본 발명은 또한 플렉시블 디스플레이 패널을 제공하며, 상기 플렉시블 디스플레이 패널은,
복수의 서로 평행인 베이스 홈을 갖는 가요성 베이스 기판과,
상기 복수의 서로 평행인 베이스 홈에 각각 매립되고, 각각이 스캔 라인과 상기 스캔 라인에 접속된 복수의 게이트 전극을 갖는 복수의 금속 패턴과,
상기 가요성 베이스 기판 및 각각의 금속 패턴 상에 어레이형으로 배치된 복수의 TFT와,
상기 어레이형으로 배치된 복수의 TFT 상에 마련된 OLED 발광 소자를 포함한다.
상기 베이스 홈의 깊이는 300 내지 3000nm이며, 단면은 직사각형 형상이다.
상기 금속 패턴의 두께는 상기 베이스 홈의 깊이와 일치한다.
본 발명은 또한 플렉시블 디스플레이 패널의 제조 방법을 제공하며, 상기 제조 방법은,
가요성 베이스 기판을 제공하고, 또한 상기 가요성 베이스 기판 상에 포토레지스트층을 증착시키는 단계 S1과,
상기 포토레지스트층에 대하여 패터닝 처리를 수행하여, 복수의 서로 이격된 포토레지스트 영역을 형성하고, 서로 인접하는 2개의 포토레지스트 영역의 사이에 관통 구멍을 형성하는 단계 S2와,
상기 포토레지스트 영역을 마스크로 하여, 상기 가요성 베이스 기판에 대하여 캐비티 형성 처리를 수행하여, 상기 관통 구멍과 대응한 위치에 복수의 서로 평행인 베이스 홈을 형성하는 단계 S3과,
상기 포토레지스트 영역 및 상기 가요성 베이스 기판 상에 금속 박막을 증착시켜, 상기 포토레지스트 영역을 덮는 금속층을 형성함과 함께, 상기 복수의 서로 평행인 베이스 홈 내에 각각 매립된 복수의 금속 패턴을 형성하되, 각 금속 패턴이 스캔 라인과, 상기 스캔 라인에 접속된 복수의 게이트 전극을 갖는 단계 S4와,
상기 포토레지스트 영역을 박리하여 상기 포토레지스트 영역과 상기 포토레지스트 영역 상의 상기 금속층을 제거하는 단계 S5와,
상기 가요성 베이스 기판 및 상기 베이스 홈 내에 매립된 각각의 상기 금속 패턴 상에 어레이형으로 배치된 복수의 TFT를 형성하고, 또한 상기 어레이형으로 배치된 복수의 TFT 상에 OLED 발광 소자를 증착시키는 단계 S6을 포함하되,
상기 관통 구멍의 측변과 상기 포토레지스트 영역의 하면이 이루는 끼인각은 둔각이고, 상기 관통 구멍의 측변과 상기 포토레지스트 영역의 상면이 이루는 끼인각은 예각이고,
상기 관통 구멍의 단면은 등변사다리꼴 형상이고, 또한 상기 등변사다리꼴의 하부 바닥은 상부 바닥보다 길고,
상기 베이스 홈의 깊이는 300 내지 3000nm이고,
상기 금속 패턴의 두께는 상기 베이스 홈의 깊이와 일치한다.
본 발명의 유익한 효과는 이하와 같다. 본 발명이 제공하는 플렉시블 디스플레이 패널의 제조 방법에서는, 우선 포토레지스트층에 대하여 패터닝 처리를 수행하여 복수의 서로 이격된 포토레지스트 영역을 얻고, 서로 인접하는 2개의 포토레지스트 영역의 사이에 관통 구멍을 형성하고 나서, 다음으로 상기 포토레지스트 영역을 마스크로 하여 가요성 베이스 기판에 대하여 캐비티 형성 처리를 수행하여, 상기 관통 구멍과 대응한 위치에 복수의 서로 평행인 베이스 홈을 형성하고, 이어서 금속 박막을 증착시킨 후에 포토레지스트 영역 및 그 위에 있는 금속층을 제거하여, 상기 복수의 서로 평행인 베이스 홈 내에 각각 매립된 복수의 금속 패턴을 얻되, 각각의 금속 패턴은 스캔 라인과, 복수의 게이트 전극을 포함하고, 그리고 나서 어레이형으로 배치된 복수의 TFT 및 OLED 발광 소자(D)를 형성한다. 상기 방법은 스캔 라인과 게이트 전극을 가요성 베이스 기판 내에 매립시켜, 플렉시블 디스플레이 패널이 벤딩되었을 때 스캔 라인에 생기는 응력 결함을 효과적으로 감소시킬 수 있어, 플렉시블 디스플레이 패널의 안정성을 높일 수 있다. 본 발명이 제공하는 플렉시블 디스플레이 패널에서는, 그 스캔 라인과 게이트 전극을 갖는 금속 패턴이 가요성 베이스의 베이스 홈에 매립되어 있기 때문에, 플렉시블 디스플레이 패널이 벤딩되었을 때 스캔 라인에 생기는 응력 결함을 비교적 적게 할 수 있어, 플렉시블 디스플레이 패널의 안정성을 높이는 데에 유용하다.
본 발명의 특징 및 기술 내용을 한층 더 이해할 수 있도록 하기 위해, 이하의 발명의 상세한 설명 및 도면을 참조하기 바란다. 단, 도면은 단지 참고 및 설명용으로 제공하기 위한 것일 뿐, 본 발명에 한정을 가하기 위한 것은 결코 아니다.
도면 중에서,
도 1은 본 발명에 있어서의 플렉시블 디스플레이 패널의 제조 방법의 흐름도이다.
도 2는 본 발명에 있어서의 플렉시블 디스플레이 패널의 제조 방법의 단계 S1을 도시하는 도면이다.
도 3은 본 발명에 있어서의 플렉시블 디스플레이 패널의 제조 방법의 단계 S2를 도시하는 도면이다.
도 4는 본 발명에 있어서의 플렉시블 디스플레이 패널의 제조 방법의 단계 S3을 도시하는 도면이다.
도 5는 본 발명에 있어서의 플렉시블 디스플레이 패널의 제조 방법의 단계 S4를 도시하는 도면이다.
도 6은 본 발명에 있어서의 플렉시블 디스플레이 패널의 제조 방법의 단계 S4에 의해 형성된 금속 패턴을 도시하는 평면도이다.
도 7은 본 발명에 있어서의 플렉시블 디스플레이 패널의 제조 방법의 단계 S5를 도시하는 도면이다.
도 8은 본 발명에 있어서의 플렉시블 디스플레이 패널의 제조 방법의 단계 S6을 도시하는 도면으로, 또한 본 발명의 플렉시블 디스플레이 패널의 단면 구조를 도시한다.
본 발명이 채용하는 기술 수단 및 그 효과를 한층 더 기술하기 위해, 이하에서는 본 발명의 바람직한 실시 형태와 그 도면을 결합하여 상세하게 설명한다.
도 1을 참조하면, 본 발명은 우선, 이하의 단계를 포함하는 플렉시블 디스플레이 패널의 제조 방법을 제공한다.
단계 S1로서, 도 2에 도시하는 바와 같이, 가요성 베이스 기판(1)을 제공하고, 또한 상기 가요성 베이스 기판(1) 상에 포토레지스트층(2)을 증착시킨다.
구체적으로는, 상기 가요성 베이스 기판(1)의 재질은 바람직하게는 폴리이미드(Polyimide, PI) 또는 폴리에틸렌테레프탈레이트(PET)이다.
단계 S2로서, 도 3에 도시하는 바와 같이, 상기 포토레지스트층(2)에 대하여 노광 및 현상을 통해 패터닝 처리를 수행하여, 복수의 서로 이격된 포토레지스트 영역(20)을 형성하고, 서로 인접하는 2개의 포토레지스트 영역(20)의 사이에 관통 구멍(21)을 형성한다.
유의해야 할 점은, 상기 관통 구멍(21)의 측변과 포토레지스트 영역(20)의 하면이 이루는 끼인각 a는 바람직하게는 90°보다 큰 둔각이고, 상기 관통 구멍(21)의 측변과 포토레지스트 영역(20)의 상면이 이루는 끼인각 b는 바람직하게는 날카롭고 뾰족한 예각이라는 것이다.
구체적으로는, 상기 관통 구멍(21)의 단면은 등변사다리꼴 형상이고, 또한 등변사다리꼴의 하부 바닥은 상부 바닥보다 길며, 즉 등변사다리꼴의 측변은 모두 그 상단으로부터 아래를 향하여, 또한 포토레지스트 영역(20)의 재료의 내부를 향하여 경사져 있다.
단계 S3으로서, 도 4에 도시하는 바와 같이, 상기 포토레지스트 영역(20)을 마스크로 하여 에칭에 의해 상기 가요성 베이스 기판(1)에 대하여 캐비티 형성 처리를 수행하여, 상기 관통 구멍(21)과 대응한 위치에 복수의 서로 평행인 베이스 홈(11)을 형성한다.
구체적으로는, 상기 베이스 홈(11)의 깊이는 바람직하게는 300 내지 3000nm이고, 베이스 홈(11)의 깊이가 가요성 베이스 기판(1)의 두께보다 작음을 보장한다. 나아가, 상기 베이스 홈(11)의 단면은 직사각형 형상이다.
단계 S4로서, 도 5에 도시하는 바와 같이, 포토레지스트 영역(20) 및 가요성 베이스 기판(1) 상에 금속 박막을 직접 증착시키는데, 상기 관통 구멍(21)의 측변과 포토레지스트 영역(20)의 하면이 이루는 끼인각 a가 90°보다 큰 둔각이고, 상기 관통 구멍(21)의 측변과 포토레지스트 영역(20)의 상면이 이루는 끼인각 b가 날카롭고 뾰족한 예각이기 때문에, 상기 관통 구멍(21)은 금속 박막을 효과적으로 분할할 수 있고, 상기 포토레지스트 영역(20)을 덮는 금속층(31)을 형성함과 함께, 상기 복수의 서로 평행인 베이스 홈(11)에 각각 매립되고, 또한 베이스 홈(11)과 서로 동일한 패턴을 나타내는 복수의 금속 패턴(32)을 형성한다.
나아가, 상기 금속 패턴(32)의 두께는 상기 베이스 홈(11)의 깊이와 일치한다.
도 6에 도시하는 바와 같이, 각 금속 패턴(32)은 스캔 라인(321)과, 상기 스캔 라인(321)에 접속된 복수의 게이트 전극(322)을 갖는다.
단계 S5로서, 도 7에 도시하는 바와 같이, 상기 포토레지스트 영역(20)을 박리하고, 또한 상기 포토레지스트 영역(20)을 덮고 있는 금속층(31)을 제거하여, 상기 복수의 서로 평행인 베이스 홈(11)에 각각 매립되고, 또한 베이스 홈(11)과 서로 동일한 패턴을 나타내는 복수의 금속 패턴(32)을 남긴다.
이러한 공정에 있어서, 상기 관통 구멍(21)이 효과적으로 금속 박막을 분할하기 때문에, 포토레지스트 영역(20) 및 포토레지스트 영역(20) 상의 금속층을 제거해도, 베이스 홈(11) 내에 매립된 금속 패턴(32)에 손상을 주지 않을 것이다.
단계 S6으로서, 도 8에 도시하는 바와 같이, 가요성 베이스 기판(1) 및 베이스 홈(11) 내에 매립된 각각의 금속 패턴(32) 상에 어레이형으로 배치된 복수의 TFT(T)를 형성하고, 또한 상기 어레이형으로 배치된 복수의 TFT(T) 상에 OLED 발광 소자(D)를 증착시키고, 마지막으로 봉지(encapsulation)을 수행한다.
구체적으로는, 상기 단계 S6은,
상기 가요성 베이스 기판(1) 및 금속 패턴(32) 상에 게이트 절연층(51)을 증착시키고,
상기 게이트 절연층(51) 상에 반도체 활성층(52)을 증착시키고,
금속 박막을 증착시키고 또한 패터닝 처리를 수행하여, 상기 반도체 활성층(52)의 양측과 각각 접촉하는 소스 전극(531) 및 드레인 전극(532)을 형성하되, 상기 게이트 전극(322)과, 반도체 활성층(52)과, 소스 전극(531)과, 드레인 전극(532)이 TFT(T)를 구성하고,
층간 절연층(54), 평탄층(55) 및 애노드(57)를 순차적으로 증착시키되, 상기 애노드(57)는 층간 절연층(54) 및 평탄층(55)을 관통하는 비아 홀(V)을 통하여 TFT(T)의 드레인 전극(532)에 접속하고,
상기 평탄층(55) 및 애노드(57) 상에 패턴화된 픽셀 격리층(56)을 형성하되, 상기 픽셀 격리층(56)은 상기 평탄층(55) 및 애노드(57)를 부분적으로 덮고,
상기 픽셀 격리층(56)에 의해 경계가 정의된 영역 내에 유기 발광층(58) 및 캐소드(59)를 순차적으로 증착시키되, 상기 애노드(57)와, 유기 발광층(58)과, 캐소드(59)가 OLED 발광 소자(D)를 구성하는 것을 포함한다.
상술한 방법은 스캔 라인(321) 및 게이트 전극(322)을 갖는 금속 패턴(32)을 가요성 베이스 기판(1)의 베이스 홈(11) 내에 매립시켜, 금속 패턴(32)과 가요성 베이스 기판(2)의 복합 박막을 하나의 층으로서 형성한 것에 상당하고, 즉 스캔 라인(321) 및 게이트 전극(322)은 가요성 베이스 기판(1)과 일체로 되어, 디스플레이 패널의 만곡 시에 스캔 라인(321) 상에 생기는 응력을 분산시키는 데 도움이 되기 때문에, 이로부터 플렉시블 디스플레이 패널이 벤딩되었을 때 스캔 라인(321)에 생기는 응력 결함을 효과적으로 저감시킬 수 있어, 플렉시블 디스플레이 패널의 안정성을 높일 수 있다.
동일한 발명에 관한 사상에 기초하여, 본 발명은 또한 상기 방법으로 제조된 플렉시블 디스플레이 패널을 제공한다. 도 8 및 도 6을 참조하기 바란다. 본 발명의 플렉시블 디스플레이 패널은,
가요성 베이스 기판(1)으로서, 복수의 서로 평행인 베이스 홈(11)을 갖는 상기 가요성 베이스 기판(1),
상기 복수의 서로 평행인 베이스 홈(11)에 각각 매립된 복수의 금속 패턴(32)으로서, 각각이 스캔 라인(321)과, 상기 스캔 라인(321)에 접속된 복수의 게이트 전극(322)을 갖는 금속 패턴(32),
상기 가요성 베이스 기판(1) 및 각각의 금속 패턴(32)을 덮고 있는 게이트 절연층(51),
상기 게이트 절연층(51) 상에 마련된 반도체 활성층(52),
상기 반도체 활성층(52)의 양측에 각각 접속된 소스 전극(531) 및 드레인 전극(532),
상기 반도체 활성층(52), 소스 전극(531), 드레인 전극(532) 및 게이트 절연층(51)을 덮는 층간 절연층(54),
상기 층간 절연층(54)을 덮는 평탄층(55),
평탄층(55) 상에 마련된 애노드(57)로서, 층간 절연층(54) 및 평탄층(55)을 관통하는 비아 홀(V)을 통하여 드레인 전극(532)에 접속되는 상기 애노드(57),
상기 평탄층(55) 및 애노드(57)를 부분적으로 덮는 픽셀 격리층(56), 및
상기 픽셀 격리층(56)에 의해 경계가 정의된 영역 내에 있어서 아래에서부터 위로 순차적으로 마련된 유기 발광층(58) 및 캐소드(59)를 포함한다.
상기 게이트 전극(322)과, 반도체 활성층(52)과, 소스 전극(531)과, 드레인 전극(532)은 TFT(T)를 구성하고, 상기 애노드(57)와, 유기 발광층(58)과, 캐소드(59)는 OLED 발광 소자(D)를 구성한다.
구체적으로는, 상기 베이스 홈(11)의 깊이는 300 내지 3000nm이고, 단면은 직사각형 형상이며, 또한 상기 금속 패턴(32)의 두께는 상기 베이스 홈(11)의 깊이와 일치한다.
본 발명의 플렉시블 디스플레이 패널에서는 스캔 라인(321) 및 게이트 전극(322)을 갖는 금속 패턴(32)을 가요성 베이스 기판(1)의 베이스 홈(11) 내에 매립하여, 금속 패턴(3)과 가요성 베이스 기판(2)의 복합 박막을 하나의 층으로서 형성한 것에 상당하고, 즉 스캔 라인(321) 및 게이트 전극(322)은 가요성 베이스 기판(1)과 일체로 되어, 디스플레이 패널의 만곡 시에 스캔 라인(321) 상에 생기는 응력을 분산시키는 데 도움이 되기 때문에, 이로부터 플렉시블 디스플레이 패널이 벤딩되었을 때 스캔 라인(321)에 생기는 응력 결함을 효과적으로 저감시킬 수 있어, 플렉시블 디스플레이 패널의 안정성을 높일 수 있다.
상술한 바를 종합하면, 본 발명의 플렉시블 디스플레이 패널의 제조 방법에서는, 우선 포토레지스트층에 대하여 패터닝 처리를 수행하여 복수의 서로 이격된 포토레지스트 영역을 얻고, 서로 인접하는 2개의 포토레지스트 영역의 사이에 관통 구멍을 형성하고 나서, 다음으로 상기 포토레지스트 영역을 마스크로 하여 가요성 베이스 기판에 대하여 캐비티 형성 처리를 수행하여, 상기 관통 구멍과 대응한 위치에 복수의 서로 평행인 베이스 홈을 형성하고, 이어서 금속 박막을 증착시킨 후에 포토레지스트 영역 및 그 위에 있는 금속층을 제거하여, 상기 복수의 서로 평행인 베이스 홈 내에 각각 매립된 복수의 금속 패턴을 얻되, 각각의 금속 패턴은 스캔 라인과, 복수의 게이트 전극을 포함하고, 그리고 나서 어레이형으로 배치된 복수의 TFT 및 OLED 발광 소자(D)를 형성한다. 상기 방법은 스캔 라인과 게이트 전극을 가요성 베이스 기판 내에 매립시켜, 플렉시블 디스플레이 패널이 벤딩되었을 때 스캔 라인에 생기는 응력 결함을 효과적으로 감소시킬 수 있어, 플렉시블 디스플레이 패널의 안정성을 높일 수 있다. 본 발명의 플렉시블 디스플레이 패널에서는, 그 스캔 라인과 게이트 전극을 갖는 금속 패턴이 가요성 베이스의 베이스 홈에 매립되어 있기 때문에, 플렉시블 디스플레이 패널이 벤딩되었을 때 스캔 라인에 생기는 응력 결함을 비교적 적게 할 수 있어, 플렉시블 디스플레이 패널의 안정성을 높이는 데에 유용하다.
상술한 바에 있어서, 본 분야의 통상의 기술자는, 본 발명의 기술적 방안 및 기술적 사상에 근거하여 그 밖의 각종 상응하는 수정 및 변형을 할 수 있고, 이들 수정 및 변형은 모두 본 발명의 청구범위의 보호 범위에 속한다.

Claims (13)

  1. 플렉시블 디스플레이 패널의 제조 방법으로서,
    가요성 베이스 기판을 제공하고, 또한 상기 가요성 베이스 기판 상에 포토레지스트층을 증착시키는 단계 S1과,
    상기 포토레지스트층에 대하여 패터닝 처리를 수행하여, 복수의 서로 이격된 포토레지스트 영역을 형성하고, 서로 인접하는 2개의 상기 포토레지스트 영역의 사이에 관통 구멍을 형성하는 단계 S2와,
    상기 포토레지스트 영역을 마스크로 하여, 상기 가요성 베이스 기판에 대하여 캐비티 형성 처리를 수행하여, 상기 관통 구멍과 대응한 위치에 복수의 서로 평행인 베이스 홈을 형성하는 단계 S3과,
    상기 포토레지스트 영역 및 상기 가요성 베이스 기판 상에 금속 박막을 증착시켜, 상기 포토레지스트 영역을 덮는 금속층을 형성함과 함께, 상기 복수의 서로 평행인 베이스 홈 내에 각각 매립된 복수의 금속 패턴을 형성하되, 각 금속 패턴이 스캔 라인과, 상기 스캔 라인에 접속된 복수의 게이트 전극을 갖는 단계 S4와,
    　상기 포토레지스트 영역을 박리하여 상기 포토레지스트 영역과 상기 포토레지스트 영역 상의 상기 금속층을 제거하는 단계 S5와,
    상기 가요성 베이스 기판 및 상기 베이스 홈 내에 매립된 각각의 상기 금속 패턴 상에 어레이형으로 배치된 복수의 TFT를 형성하고, 또한 상기 어레이형으로 배치된 복수의 TFT 상에 OLED 발광 소자를 증착시키는 단계 S6을 포함하는, 플렉시블 디스플레이 패널의 제조 방법.
  2. 제1항에 있어서,
    상기 관통 구멍의 측변과 상기 포토레지스트 영역의 하면이 이루는 끼인각은 둔각이고, 상기 관통 구멍의 측변과 상기 포토레지스트 영역의 상면이 이루는 끼인각은 예각인, 플렉시블 디스플레이 패널의 제조 방법.
  3. 제2항에 있어서,
    상기 관통 구멍의 단면은 등변사다리꼴 형상이고, 또한 상기 등변사다리꼴의 하부 바닥은 상부 바닥보다 긴, 플렉시블 디스플레이 패널의 제조 방법.
  4. 제1항에 있어서,
    상기 베이스 홈의 깊이는 300 내지 3000nm인, 플렉시블 디스플레이 패널의 제조 방법.
  5. 제4항에 있어서,
    상기 베이스 홈의 단면은 직사각형 형상인, 플렉시블 디스플레이 패널의 제조 방법.
  6. 제1항에 있어서,
    상기 금속 패턴의 두께는 상기 베이스 홈의 깊이와 일치하는, 플렉시블 디스플레이 패널의 제조 방법.
  7. 제1항에 있어서,
    상기 단계 S6은,
    상기 가요성 베이스 기판 및 상기 금속 패턴 상에 게이트 절연층을 증착시키고,
    상기 게이트 절연층 상에 반도체 활성층을 증착시키고,
    금속 박막을 증착시키고 또한 패터닝 처리를 수행하여, 상기 반도체 활성층의 양측과 각각 접촉하는 소스 전극 및 드레인 전극을 형성하되, 상기 게이트 전극과, 상기 반도체 활성층과, 상기 소스 전극과, 상기 드레인 전극이 TFT를 구성하고,
    층간 절연층, 평탄층 및 애노드를 순차적으로 증착시키되, 상기 애노드는 상기 층간 절연층 및 상기 평탄층을 관통하는 비아 홀을 통하여 TFT의 상기 드레인 전극에 접속하고,
    상기 평탄층 및 상기 애노드 상에 패턴화된 픽셀 격리층을 형성하되, 상기 픽셀 격리층은 상기 평탄층 및 상기 애노드를 부분적으로 덮고,
    상기 픽셀 격리층에 의해 경계가 정의된 영역 내에 유기 발광층 및 캐소드를 순차적으로 증착시키되, 상기 애노드와, 상기 유기 발광층과, 상기 캐소드가 OLED 발광 소자를 구성하는, 플렉시블 디스플레이 패널의 제조 방법.
  8. 플렉시블 디스플레이 패널로서,
    복수의 서로 평행인 베이스 홈을 갖는 가요성 베이스 기판과,
    상기 복수의 서로 평행인 베이스 홈에 각각 매립되고, 각각이 스캔 라인과 상기 스캔 라인에 접속된 복수의 게이트 전극을 갖는 복수의 금속 패턴과,
    상기 가요성 베이스 기판 및 각각의 금속 패턴 상에 어레이형으로 배치된 복수의 TFT와,
    상기 어레이형으로 배치된 복수의 TFT 상에 마련된 OLED 발광 소자를 포함하는, 플렉시블 디스플레이 패널.
  9. 제8항에 있어서,
    상기 베이스 홈의 깊이는 300 내지 3000nm이며, 단면은 직사각형 형상인, 플렉시블 디스플레이 패널.
  10. 제9항에 있어서,
    상기 금속 패턴의 두께는 상기 베이스 홈의 깊이와 일치하는, 플렉시블 디스플레이 패널.
  11. 플렉시블 디스플레이 패널의 제조 방법으로서,
    가요성 베이스 기판을 제공하고, 또한 상기 가요성 베이스 기판 상에 포토레지스트층을 증착시키는 단계 S1과,
    상기 포토레지스트층에 대하여 패터닝 처리를 수행하여, 복수의 서로 이격된 포토레지스트 영역을 형성하고, 서로 인접하는 2개의 상기 포토레지스트 영역의 사이에 관통 구멍을 형성하는 단계 S2와,
    상기 포토레지스트 영역을 마스크로 하여, 상기 가요성 베이스 기판에 대하여 캐비티 형성 처리를 수행하여, 상기 관통 구멍과 대응한 위치에 복수의 서로 평행인 베이스 홈을 형성하는 단계 S3과,
    상기 포토레지스트 영역 및 상기 가요성 베이스 기판 상에 금속 박막을 증착시켜, 상기 포토레지스트 영역을 덮는 금속층을 형성함과 함께, 상기 복수의 서로 평행인 베이스 홈 내에 각각 매립된 복수의 금속 패턴을 형성하되, 각 금속 패턴이 스캔 라인과, 상기 스캔 라인에 접속된 복수의 게이트 전극을 갖는 단계 S4와,
    상기 포토레지스트 영역을 박리하여 상기 포토레지스트 영역과 상기 포토레지스트 영역 상의 상기 금속층을 제거하는 단계 S5와,
    상기 가요성 베이스 기판 및 상기 베이스 홈 내에 매립된 각각의 상기 금속 패턴 상에 어레이형으로 배치된 복수의 TFT를 형성하고, 또한 상기 어레이형으로 배치된 복수의 TFT 상에 OLED 발광 소자를 증착시키는 단계 S6을 포함하되,
    상기 관통 구멍의 측변과 상기 포토레지스트 영역의 하면이 이루는 끼인각은 둔각이고, 상기 관통 구멍의 측변과 상기 포토레지스트 영역의 상면이 이루는 끼인각은 예각이고,
    상기 관통 구멍의 단면은 등변사다리꼴 형상이고, 또한 상기 등변사다리꼴의 하부 바닥은 상부 바닥보다 길고,
    상기 베이스 홈의 깊이는 300 내지 3000nm이고,
    상기 금속 패턴의 두께는 상기 베이스 홈의 깊이와 일치하는, 플렉시블 디스플레이 패널의 제조 방법.
  12. 제11항에 있어서,
    상기 베이스 홈의 단면은 직사각형 형상인, 플렉시블 디스플레이 패널의 제조 방법.
  13. 제11항에 있어서,
    상기 단계 S6은,
    상기 가요성 베이스 기판 및 상기 금속 패턴 상에 게이트 절연층을 증착시키고,
    상기 게이트 절연층 상에 반도체 활성층을 증착시키고,
    금속 박막을 증착시키고, 또한 패터닝 처리를 수행하여, 상기 반도체 활성층의 양측과 각각 접촉하는 소스 전극 및 드레인 전극을 형성하되, 상기 게이트 전극과, 상기 반도체 활성층과, 상기 소스 전극과, 상기 드레인 전극이 TFT를 구성하고,
    층간 절연층, 평탄층 및 애노드를 순차적으로 증착시키고, 상기 층간 절연층 및 상기 평탄층을 관통하는 비아 홀을 통하여, 상기 애노드를 TFT의 상기 드레인 전극에 접속하고,
    상기 평탄층 및 상기 애노드 상에 패턴화된 픽셀 격리층을 형성하되, 상기 픽셀 격리층은 상기 평탄층 및 상기 애노드를 부분적으로 덮고,
    상기 픽셀 격리층에 의해 경계가 정의된 영역 내에서 유기 발광층 및 캐소드를 순차적으로 증착시키되, 상기 애노드와, 상기 유기 발광층과, 상기 캐소드가 OLED 발광 소자를 구성하는, 플렉시블 디스플레이 패널의 제조 방법.
KR1020207007949A 2017-08-21 2017-09-15 플렉시블 디스플레이 패널의 제조 방법 및 플렉시블 디스플레이 패널 KR102315759B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710720612.1A CN107342375B (zh) 2017-08-21 2017-08-21 柔性显示面板的制作方法及柔性显示面板
CN201710720612.1 2017-08-21
PCT/CN2017/101971 WO2019037166A1 (zh) 2017-08-21 2017-09-15 柔性显示面板的制作方法及柔性显示面板

Publications (2)

Publication Number Publication Date
KR20200034805A true KR20200034805A (ko) 2020-03-31
KR102315759B1 KR102315759B1 (ko) 2021-10-21

Family

ID=60215723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207007949A KR102315759B1 (ko) 2017-08-21 2017-09-15 플렉시블 디스플레이 패널의 제조 방법 및 플렉시블 디스플레이 패널

Country Status (5)

Country Link
EP (1) EP3675169A4 (ko)
JP (1) JP2020529047A (ko)
KR (1) KR102315759B1 (ko)
CN (1) CN107342375B (ko)
WO (1) WO2019037166A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6763452B1 (ja) * 2019-04-15 2020-09-30 富士ゼロックス株式会社 発光装置、光学装置および情報処理装置
CN110265460A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN110752295B (zh) 2019-11-29 2023-04-28 武汉天马微电子有限公司 柔性显示面板及其制作方法和显示装置
CN111081639B (zh) * 2019-12-05 2022-05-31 深圳市华星光电半导体显示技术有限公司 Cmos薄膜晶体管及其制备方法、显示面板
TW202032226A (zh) * 2020-01-14 2020-09-01 友達光電股份有限公司 軟性電路結構
CN111180610A (zh) * 2020-02-20 2020-05-19 福建华佳彩有限公司 一种窄边框的面板结构及制作方法
CN111403467B (zh) * 2020-03-31 2022-09-13 武汉天马微电子有限公司 显示基板、显示面板和显示装置
CN111613138B (zh) * 2020-05-19 2021-09-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US11640963B2 (en) 2020-05-19 2023-05-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN111754870B (zh) * 2020-06-22 2022-05-27 武汉华星光电半导体显示技术有限公司 柔性显示面板及显示装置
CN111785737A (zh) * 2020-07-15 2020-10-16 Tcl华星光电技术有限公司 阵列基板、其制作方法及显示面板
CN112185984B (zh) * 2020-09-17 2022-07-12 武汉华星光电半导体显示技术有限公司 一种阵列基板及显示面板
CN113053766A (zh) * 2021-03-08 2021-06-29 京东方科技集团股份有限公司 光刻胶残留检测方法、面板及制造方法和显示装置
CN115447239A (zh) * 2022-09-26 2022-12-09 昆山国显光电有限公司 柔性多膜层结构及其制备方法和显示模组

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449660A (zh) * 2016-11-11 2017-02-22 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61181164A (ja) * 1985-02-07 1986-08-13 Matsushita Electric Ind Co Ltd 薄膜電界効果トランジスタの製造方法
JP2001154218A (ja) * 1999-09-08 2001-06-08 Matsushita Electric Ind Co Ltd 表示装置およびその製造方法
US6852997B2 (en) * 2001-10-30 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW546853B (en) * 2002-05-01 2003-08-11 Au Optronics Corp Active type OLED and the fabrication method thereof
JP4433404B2 (ja) * 2005-01-06 2010-03-17 セイコーエプソン株式会社 半導体装置、液晶装置、電子デバイス及び半導体装置の製造方法
KR101141533B1 (ko) * 2005-06-25 2012-05-04 엘지디스플레이 주식회사 기판 반송방법 및 이를 이용한 플렉서블 디스플레이의제조방법
JP2007165860A (ja) * 2005-11-17 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
KR101433613B1 (ko) * 2007-11-01 2014-08-27 삼성디스플레이 주식회사 표시장치의 제조방법 및 이에 의한 표시장치
JP5007246B2 (ja) * 2008-01-31 2012-08-22 三菱電機株式会社 有機電界発光型表示装置及びその製造方法
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
US9564604B2 (en) * 2012-10-18 2017-02-07 Nippon Kayaku Kabushiki Kaisha Fused polycyclic aromatic compounds, organic semiconductor material and thin film including the same, and method for producing an organic semiconductor device
CN202916556U (zh) * 2012-11-16 2013-05-01 京东方科技集团股份有限公司 一种显示基板和具有该显示基板的显示装置
JP2014194517A (ja) * 2013-02-27 2014-10-09 Sony Corp 表示装置、表示装置の製造方法、表示装置の駆動方法および電子機器
JP6174877B2 (ja) * 2013-03-21 2017-08-02 株式会社半導体エネルギー研究所 表示装置及び電子機器
CN103489880B (zh) * 2013-10-12 2015-03-25 京东方科技集团股份有限公司 一种显示基板和含有该显示基板的柔性显示装置
KR20150075367A (ko) * 2013-12-25 2015-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6596224B2 (ja) * 2014-05-02 2019-10-23 株式会社半導体エネルギー研究所 発光装置及び入出力装置
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104393002A (zh) * 2014-10-29 2015-03-04 合肥京东方光电科技有限公司 一种显示基板及其制作方法、显示装置
CN104393019B (zh) * 2014-11-07 2017-11-10 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
KR102399568B1 (ko) * 2015-09-23 2022-05-19 삼성디스플레이 주식회사 폴딩 가능한 디스플레이 장치 및 그 제조방법
KR102473224B1 (ko) * 2015-12-31 2022-12-01 엘지디스플레이 주식회사 표시 장치
CN105428245B (zh) * 2016-01-26 2019-03-01 京东方科技集团股份有限公司 像素结构及其制备方法、阵列基板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449660A (zh) * 2016-11-11 2017-02-22 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置

Also Published As

Publication number Publication date
EP3675169A4 (en) 2021-04-21
CN107342375A (zh) 2017-11-10
WO2019037166A1 (zh) 2019-02-28
KR102315759B1 (ko) 2021-10-21
JP2020529047A (ja) 2020-10-01
EP3675169A1 (en) 2020-07-01
CN107342375B (zh) 2019-05-31

Similar Documents

Publication Publication Date Title
KR102315759B1 (ko) 플렉시블 디스플레이 패널의 제조 방법 및 플렉시블 디스플레이 패널
KR102653423B1 (ko) 디스플레이 장치
US10868263B2 (en) Flexible display panel and method for manufacturing same
US9811191B2 (en) Array substrate and manufacture method thereof, and touch display panel
CN108550612A (zh) 显示面板及其制作方法
US10916609B2 (en) Array substrate and method for manufacturing array substrate
JP4618444B2 (ja) Ａｍｅｌ（アクティブマトリックスｅｌ）ディスプレイパネルおよびその製造方法
WO2018086211A1 (zh) 柔性tft基板及其制作方法
CN102466933B (zh) 液晶显示器的像素结构及其制作方法
US20210184140A1 (en) Flexible organic light-emitting panel and manufactoring method thereof
CN109638054A (zh) 显示面板及制作方法
WO2022111094A1 (zh) 显示基板及其制备方法、显示装置
CN111554831B (zh) 柔性显示基板及其制备方法、显示装置
WO2019105086A1 (zh) 显示基板及其制作方法、显示面板、显示装置
WO2020186984A1 (zh) 显示面板及其制作方法和电子设备
JP2022539621A (ja) ディスプレイパネル及びその製造方法、表示装置
WO2018205587A1 (zh) 显示基板及其制作方法、显示装置
WO2022041337A1 (zh) 柔性显示面板
WO2019051988A1 (zh) 光学薄膜、有机电致发光显示面板及其制作方法
CN110556386A (zh) 驱动背板及其制备方法、显示面板
CN109671748A (zh) 一种显示面板及其制作方法
US10333086B2 (en) Flexible display panel fabrication method and flexible display panel
CN110416274B (zh) 一种基板及其制备方法和oled显示面板
CN108288631A (zh) 柔性oled显示面板及其形成方法
CN102760750A (zh) 一种oled金属氧化物及其制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant