KR20190022260A - 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법 - Google Patents

사면 오염으로부터 웨이퍼를 보호하는 반도체 방법 Download PDF

Info

Publication number
KR20190022260A
KR20190022260A KR1020170166495A KR20170166495A KR20190022260A KR 20190022260 A KR20190022260 A KR 20190022260A KR 1020170166495 A KR1020170166495 A KR 1020170166495A KR 20170166495 A KR20170166495 A KR 20170166495A KR 20190022260 A KR20190022260 A KR 20190022260A
Authority
KR
South Korea
Prior art keywords
wafer
resist layer
coating
protective layer
chemical solution
Prior art date
Application number
KR1020170166495A
Other languages
English (en)
Other versions
KR102005640B1 (ko
Inventor
안-렌 지
조이 쳉
칭-유 창
친-흐시앙 린
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20190022260A publication Critical patent/KR20190022260A/ko
Application granted granted Critical
Publication of KR102005640B1 publication Critical patent/KR102005640B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명개시는 방법을 제공하고, 상기 방법은 산 불안정기, 용해도 제어 단위 및 열산 발생제의 화학 혼합물을 포함하는 제 1 화학 용액으로 웨이퍼의 에지부를 코팅하는 단계; 웨이퍼의 에지부 상에 제 1 보호층을 형성하기 위해 제 1 화학 용액을 경화시키는 단계; 웨이퍼의 전면 표면 상에 레지스트 층을 코팅하는 단계; 제 1 제거 용액으로 제 1 보호층을 제거하는 단계; 및 레지스트 층에 노광 공정을 수행하는 단계를 포함한다.

Description

사면 오염으로부터 웨이퍼를 보호하는 반도체 방법{SEMICONDUCTOR METHOD OF PROTECTING WAFER FROM BEVEL CONTAMINATION}
반도체 집적 회로(integrated circuit; IC) 산업은 기하 급수적인 성장을 경험했다. IC 물질 및 설계에서의 기술적 진보는 IC 세대를 만들었고, 각각의 세대는 이전 세대보다 더욱 작고 더욱 복잡한 회로를 갖는다. IC 진화 동안에, 기하학적 크기(즉, 제조 공정을 이용하여 생성될 수 있는 가장 작은 컴포넌트 또는 라인)는 감소하는 반면, 기능 밀도(즉, 칩 영역당 상호 접속된 디바이스들의 수)는 일반적으로 증가했다. 이러한 축소 공정은 일반적으로 생산 효율성을 증가시키고 관련 비용을 낮춤으로써 이점을 제공한다. 또한, 이와 같은 축소는 IC 제조 및 처리의 복잡성을 증가시켰고, 이러한 진보를 실현하기 위해, IC 제조 및 처리에서 유사한 개발이 필요하다. 일 예시에서, 반도체 웨이퍼 상에 게이트 전극 및 금속 라인과 같은 다양한 패턴을 형성하기 위해 진보된 리소그래피 패턴화 기술이 구현된다. 리소그래피 패턴화 기술은 반도체 웨이퍼의 표면 상에 레지스트 물질을 코팅하는 것을 포함한다.
스핀 코팅과 같은 기존의 레지스트 코팅 방법은 웨이퍼의 에지를 포함하는 웨이퍼의 모든 영역 상에, 심지어 웨이퍼의 후면 표면에 대해서도 레지스트 물질을 형성한다. 코팅 공정 및 후속 공정 (예를 들어, 현상) 동안 웨이퍼의 에지 및 후면 표면 상의 레지스트 물질은, 코터 척(coater chuck) 또는 트랙을 오염시키는 것과 같은 다양한 오염 관련 문제점 및 우려로 이어진다. 웨이퍼 에지 상의 레지스트 물질의 축적은 웨이퍼 에지 상의 패턴화 안정성을 방해할 것이고, 리소그래피 공정 동안 잘못된 수평(leveling) 판독을 야기한다. 예를 들어, 사면(bevel)과 후면 상의 레지스트 물질의 존재는, 높은 핫스팟 확률을 증가시킬뿐만 아니라 후속의 처리 툴을 오염시킬 가능성을 갖는다. 다른 예시들에서, 기존의 코팅 공정은 웨이퍼 에지 및 사면에서 높은 레지스트 잔류물을 가지며, 이는 레지스트 박리를 유도하여 낮은 수율을 초래할 수 있다. 에지 비드(edge bead) 세정, 후면 세정 및 추가 코팅과 같은 다양한 방법이 이러한 문제를 해결하기 위해 이용되거나 제안되고 있다. 그러나 에지 비드 세정과 후면 세정으로 인해 원하지 않는 험프(undesired hump)가 생성되었고, 이는 후속 공정에서 잠재적인 결함 원인이 된다. 다른 경우, 추가 코팅은 웨이퍼 및 리소그래피 시스템에 오염을 추가로 도입하거나, 제조 처리량에 대한 추가의 효율성 및 유효성 우려를 갖는다. 따라서, 앞서 논의된 단점이 없는 시스템 및 이를 이용하는 방법을 제공하는 것이 바람직할 수 있다.
본 발명개시의 양태들은 첨부 도면들과 함께 읽혀질 때 아래의 상세한 설명으로부터 최상으로 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처(feature)들은 실척도로 도시되지 않았음을 강조한다. 실제로, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 일부 실시예들에 따라 구성된, 집적 회로 제조를 위한 방법의 흐름도이다.
도 2a는 일부 실시예들에 따라 구성된 웨이퍼의 단면도이다.
도 2b는 일부 실시예들에 따라 구성된, 도 1의 웨이퍼의 평면도이다.
도 3a, 도 3b 및 도 3c는 다양한 실시예들에 따라 구성된, 제조 단계에서의 웨이퍼의 단면도이다.
도 4는 일부 실시예들에 따라 구성된, 도 1의 방법에 의해 이용되는 웨이퍼 및 코팅 장치의 개략적인 단면도이다.
도 5는 다양한 실시예들에 따른 도 3a, 도 3b 및 도 3c의 보호층에서의 ALG의 화학적 구조를 도시한다.
도 6은 다양한 실시예들에 따른 도 3a, 도 3b 및 도 3c의 보호층에서의 TAG의 화학적 구조를 도시한다.
도 7은 일부 실시예들에 따라 구성된, 도 1의 방법에 의해 이용되는 웨이퍼 및 코팅 장치의 개략적인 단면도이다.
도 8은 일부 실시예들에 따라 구성된, 도 1의 방법에 의해 이용되는 웨이퍼 및 코팅 장치의 개략적인 단면도이다.
도 9는 일부 실시예들에 따라 구성된, 도 8의 코팅 장치에 이용되는 차단기(blocker)의 개략도이다.
도 10, 도 11, 도 12, 도 13 및 도 14는 다양한 실시예들에 따라 구성된, 제조 단계에서의 웨이퍼의 단면도이다.
다음의 발명개시는 다양한 실시예들의 상이한 피처들을 구현하는 다수의 상이한 실시예들 또는 예시들을 제공한다는 것을 이해할 것이다. 본 발명개시를 단순화하기 위해 컴포넌트들 및 배열들의 특정한 예시들이 아래에서 설명된다. 물론, 이것들은 단지 예시들에 불과하며, 한정적인 것으로 의도된 것은 아니다. 게다가, 본 발명개시는 다양한 예시들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 간략함과 명료함을 위한 것으로, 이러한 반복 그 자체가 논의된 다양한 실시예들 및/또는 구성들 사이의 관계를 지시하는 것은 아니다.
더욱이, "아래", "밑", "하위", "위", "상위" 등과 같은 공간적으로 상대적인 용어들이 도면들에 나타난 바와 같이 다른 요소(들) 또는 피처(들)에 대한 하나의 요소 또는 피처의 관계를 설명하는 데 설명의 용이함을 위해 본 명세서에서 이용될 수 있다. 공간적으로 상대적인 용어들은 도면들에 도시된 방향은 물론 사용 중이거나 동작 중인 디바이스의 상이한 방향을 포함하기 위한 것이다. 예를 들어, 도면들의 디바이스가 뒤집히면, 다른 요소들 또는 피처들 "아래" 또는 "밑"에 있는 것으로 설명된 요소들은 다른 요소들 또는 피처들 "위"로 배향된다. 따라서, 예시적인 용어 "아래"는 위 아래 방향 모두를 포함할 수 있다. 장치는 다른 식으로 배향될 수 있고(90도 회전 또는 다른 방향으로 있음), 그에 맞춰 본 명세서에서 이용되는 공간적으로 상대적인 기술어들이 마찬가지로 이해될 수 있다.
도 1은 일부 실시예들에 따른 집적 회로 제조를 위한 방법(100)의 흐름도를 도시한다. 도 2a, 도 2b, 도 3a, 도 3b, 도 3c, 도 4, 도 7, 도 8 및 도 10 내지 도 14는 일부 실시예들에 따른 다양한 제조 단계에서의 웨이퍼(200)의 단면도 및 평면도를 도시한다. 방법(100), 웨이퍼(200) 및 방법에 이용되는 시스템은 이들 및 다른 도면들을 참조하여 집학적으로 설명된다.
방법(100)은 웨이퍼(200)의 에지 부분을 코팅하기 위한 동작(102)을 포함한다. 본 실시예에서, 웨이퍼(200)는 실리콘 웨이퍼와 같은 반도체 웨이퍼이다. 일부 실시예들에서, 웨이퍼(200)는 다른 원소(elementary) 반도체(예를 들어, 게르마늄); 화합물 반도체(예를 들어, 실리콘 게르마늄, 실리콘 탄화물, 갈륨 비화물, 갈륨 인화물, 인듐 인화물, 인듐 비화물 및/또는 인듐 안티몬화물); 또는 이들의 조합물을 포함할 수 있다. 실시예들을 증진하기 위해, 이들 반도체 물질 막은 실리콘 웨이퍼 상에 에피택셜 성장될 수 있다. 일부 다른 실시예들에서, 웨이퍼(200)는 다른 물질의 기판일 수 있다.
웨이퍼(200)는 서로 대향하는 전면 표면(200A) 및 후면 표면(200B)을 갖는다. 하나 이상의 집적 회로가 웨이퍼(200)의 전면 표면(200A) 상에 형성되거나, 부분적으로 형성되거나, 형성될 것이다. 따라서, 웨이퍼(200)의 전면 표면(200A)은 패턴화된 물질 층 또는 패턴화될 물질 층을 포함한다. 예를 들어, 전면 표면(200A)은 다양한 분리 피처(예를 들어, 얕은 트렌치 아이솔레이션 피처), 다양한 도핑 피처(예를 들어, 도핑된 웰 또는 도핑된 소스 및 드레인 피처), 다양한 디바이스(예를 들어, 트랜지스터, 다이오드, 이미징 센서 또는 저항기), 다양한 전도성 피처(예를 들어, 콘택, 금속 라인 및/또는 상호 접속 구조물의 비아), 패키징 물질 층(예를 들어, 본딩 패드 및/또는 패시베이션 층), 또는 이들의 조합물을 포함할 수 있다. 완전하게 제조된 반도체 웨이퍼 상에, 상기 모든 물질 층 및 패턴이 반도체 웨이퍼(200)의 전면 표면(200A) 상에 존재할 수 있다. 본 예시에서, 반도체 웨이퍼(200)는 아직 제조 중에 있고, 상기 물질 층의 서브 세트가 전면 표면(200A) 상에 형성될 수 있다.
웨이퍼(200), 예를 들어 웨이퍼 상의 상부 물질 층 또는 웨이퍼의 실리콘 기판은 리소그래피 공정을 통해 패턴화될 것이다. 웨이퍼(200)는 회로 영역(202) 및 회로 영역(202)을 둘러싸는 에지부(204)를 포함한다. 회로 영역(202)은, 집적 회로가 웨이퍼의 상부 표면(200A) 상에 형성되는 웨이퍼(200)의 영역이다. 회로 영역(202)은 제조의 말미(backend)에서 다수의 집적 회로 칩을 형성하도록 절단될 다수의 집적 회로를 포함한다. 회로 영역(202)은 또한 집적 회로 칩 사이에 스크라이브 라인을 포함한다. 다양한 테스트 패턴이 다양한 테스트, 모니터링 및 제조 목적을 위해 스크라이브 라인에 형성될 수 있다. 웨이퍼(200)의 에지부(204)는 회로가 없는 영역이며 제조 중에 패턴화되지 않을 것이다. 에지부(204)는 전면 표면(200A)의 에지에 있는 부분을 포함하고, 베젤 표면 및 웨이퍼의 후면 표면(200B)의 에지부를 더 포함할 수 있다. 동작(102)에서, 에지부(204)는 보호층(또는 제 1 보호층)(206)으로 코팅되어, 도 3a에 도시된 바와 같이 에지부(204)에는 그 위에 레지스트 물질의 직접 증착 및 형성이 제한된다. 웨이퍼(200)의 에지부(204)의 코팅은 다양한 실시예들에 따른 적합한 메커니즘을 통해 구현될 수 있다.
에지부(204)는 웨이퍼(200)의 에지부(204) 상에 보호층(206)을 형성하기 위해 선택적으로 코팅된다. 보호층(206)은 웨이퍼의 에지부에 코팅된 레지스트 층에 의해 야기되는 다양한 문제를 방지하기 위해 형성된다. 이러한 문제는 박리, 수평화(leveling) 및 오염(특히, EUV 리소그래피 공정에서 이용되는 레지스트로부터의 금속 오염)을 포함한다. 일부 실시예들에서, 선택적 코팅 공정은 스프레이 코팅을 포함하여 웨이퍼(200)의 에지부(204) 상에 보호층(206)을 형성한다. 특히, 스프레이 코팅 공정은 도 4에 도시된 바와 같은 스프레이 코팅 장치(400)를 사용할 수 있다. 스프레이 코팅 장치(400)는 스프레이 코팅을 위해 웨이퍼(200)를 고정하도록 설계된 웨이퍼 스테이지(402)를 포함한다. 웨이퍼 스테이지(402)는 축(404) 주위로 회전하도록 동작 가능하여, 그 위에 고정된 웨이퍼(200)가 또한 회전한다. 스프레이 코팅 장치(400)는 스프레이 팁(406)을 또한 포함하고, 상기 스프레이 팁은 스프레이 팁에 연결된 화학 물질 공급기(408)로부터 중합체 용액과 같은 보호 화학 용액을 분무하도록 설계된다. 스프레이 팁(406)은 웨이퍼(200)의 에지부(206)를 조준하도록 구성되고, 웨이퍼(200)의 에지부(206)에 화학 용액을 분무할 수 있다. 동작(102)은 웨이퍼(200)의 에지부(204)에 화학 용액을 분무하는 단계, 및 동시에 웨이퍼(200)를 회전시키는 단계를 포함하여, 에지부(204) 상에 화학 용액이 스핀 코팅되도록 한다. 일부 예시들에서, 보호층(206)은 500 옹스트롬 내지 1000 옹스트롬 범위의 두께를 갖는다.
본 실시예에서, 웨이퍼(200)의 에지부(204) 상에 코팅될 화학 용액은 산 불안정기(acid-labile group; ALG), 용해도 제어 단위 및 열산 발생제(thermal acid generator; TAG)의 화학 혼합물을 포함한다. 화학 용액은 유기 용매 또는 수성 용매와 같은 적절한 용매를 추가로 포함한다. 적절한 베이킹 온도를 이용하는 열 공정이 산을 방출하기 위해 TAG를 작동시킬 것이고, 생성된 산은 추가로 ALG와 반응하며, 이는 보호층으로서 중합체 물질 층의 형성으로 이어진다. 본 예시에서, 용해도 제어 단위는 생성된 산에 의해 작동된 ALG와 화학적으로 결합하여 교차 결합된 중합체 물질 층을 형성한다. 다른 예시들에서, 화학 용액은 다른 단량체를 더 포함할 수 있다. 이 경우, ALG는 초기에 단량체에 화학적으로 결합된다. 생성된 산은 ALG와 반응하여 단량체 및 단량체로부터 쪼개진 ALG가 용해도 제어 단위와 결합하여 중합체를 형성하게 한다. 화학 용액은 열 공정에 민감하지만 감광성 조성물이 없으며, 레지스트와는 상이하다.
일부 실시예들에서, ALG는 t-부톡시카르보닐(t-butoxycarbonyl; tBOC)을 포함한다. 도 5는 다른 실시예들에 따른 ALG(500)의 다른 예시를 제공한다. 관례에 따라 탄소와 수소는 상기 화학식에서 표지되어 있지 않다. 일부 실시예들에서, TAG는 NH4 +C4F9SO3 - 및 NH4 +CF3SO3 -으부터 선택된다. 도 6은 다른 실시예들에 따른 TAG(600)의 다른 예시들을 제공한다. 관례에 따라 탄소와 수소는 상기 화학식에서 표지되어 있지 않다. 일부 실시예들에서, 용해도 제어 단위는 락톤, 에스테르, 에테르, 케톤 및 이들의 조합물로부터 선택된다.
화학 용액에서 ALG, 용해도 제어 단위 및 TAG는 일정 비율로 혼합된다. 화학 용액에서 ALG 및 용해도 제어 단위의 총 중량(W0)이 기준으로 이용된다. 총 중량(W0)에 대한 ALG의 중량은 30%에서 70% 사이이다. 총 중량(W0)에 대한 용해도 제어 단위의 중량은 70%에서 30% 사이이다. 총 중량(W0)에 대한 TAG의 중량은 3%에서 20% 사이이다.
용해도 제어 단위는 특정 제거 화학 물질에서 보호층의 용해도를 제어하도록 설계된다. 따라서, 보호층은 특정 제거 화학 물질에 의해 선택적으로 제거될 수 있는 반면, 레지스트 층은 남아 있을 수 있다. 다시 말해서, 이 특정 제거 화학 물질은 용해도 제어 단위에 상응하는 보호층(206)의 화학기를 용해시킬 수 있고, 따라서 보호층을 용해시킬 수 있다. 레지스트 층에는 용해도 제어 단위가 없기 때문에, 레지스트 층은 제거 화학 물질 내에 남아 있다. 본 실시예에서, 이 특정 제거 화학 물질은 프로필렌 글리콜 메틸 에테르(propylene glycol methyl ether; PGME) 및 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate; PGMEA)의 혼합물을 갖는 화학 용액(또는 제거 용액)이다. 본 실시예를 증진하기 위해, 제거 용액은 70% PGME 및 30% PGMEA를 포함하고, 따라서 OK73으로 언급된다.
동작(102)은 상승된 온도에서의 경화 또는 자외선 조사에 의한 경화와 같은 경화 공정을 더 포함하여 보호 화학 용액을 경화시켜 보호층(206)을 형성하고, 이는 전술한 바와 같이 코팅된 화학 용액이 교차 결합하게 하여 에지부(204)에서 보호층(206)으로서 중합체 물질을 형성하게 한다. 일부 실시예들에서, 경화 공정은 산을 방출하기 위해 TAG를 작동시키기에 충분히 높은 베이킹 온도를 이용하는 열 베이킹 공정이다. 이 고려 사항에서, 열 경화 공정에서의 베이킹 온도가 노광 후 베이킹의 온도 TPEB에 가깝도록, 예를 들어, 130℃ 내지 170℃의 범위와 같은 TPEB±20℃가 되도록 TAG가 선택된다. 열 경화 공정은 약 60초의 지속 시간을 가질 수 있다.
일부 실시예들에서, 선택적 코팅 메커니즘이 도 7에서 평면도에 도시된 바와 같이, 특정 설계를 갖는 차단기(blocker)(702)를 이용하는 것을 포함한다. 차단기(702)는 웨이퍼(200)의 회로 영역(202)이 보호 화학 용액에 의해 코팅되는 것을 방지하기 위한 형상, 크기 및 구성으로 설계된다. 예를 들어, 차단기(702)는 웨이퍼(200)의 회로 영역(202)과 매칭되어 웨이퍼(200)의 회로 영역(202)을 커버하는 크기를 갖는 둥근 형상을 포함한다. 일부 예시들에서, 이러한 목적을 위해 차단기(802)는 도 8에서 단면도로 도시된 바와 같이, 웨이퍼(200)의 회로 영역(202)이 보호 화학 용액에 의해 코팅되는 것을 효과적으로 방지하기 위해 상이한 형상을 가질 수 있다. 도 9는 차단기(802)의 개략도이다. 차단기(802)는 서로 연결된 원형 플레이트(902) 및 커튼 에지(904)를 포함한다. 선택적 코팅 공정 동안, 웨이퍼의 회로 영역(202)은 실질적으로 상부 및 측면으로부터 커버되어 보호 화학 용액이 회로 영역(202)에 분배될 수 없도록 차단기(802)가 배치된다. 구체적으로, 원형 플레이트(902)는 웨이퍼(200)의 회로 영역(202)의 반경(R)과 같거나 반경(R)에 가까운 반경을 갖는다.
다시 도 1을 참조하면, 동작(102)에 의해 웨이퍼(200)의 에지부(204) 상에 보호층(206)을 형성한 후에, 방법(100)은 도 3a에 도시된 바와 같이 웨이퍼(200) 상에 레지스트 층(208)을 코팅하기 위한 동작(104)으로 진행한다. 구체적으로, 레지스트 층(208)은 회로 영역(202)에서 웨이퍼(200)의 전면 표면(200A) 상에는 코팅되는 반면, 에지부(204)로부터는 레지스트 층(208)이 제한된다. 대안적으로, 웨이퍼, 보호층 및 레지스트 물질 사이의 표면 장력, 조성 차이로 인해, 도 3b에 도시된 바와 같이, 레지스트 층(208)의 에지는 둥근 에지와 같은 상이한 기하학적 구조를 가질 수 있다. 다른 예시들에서, 도 3c에 도시된 바와 같이, 레지스트 층(208)은 에지부(204)로 확산될 수 있지만 실질적으로 보호층(206) 상에 배치될 수 있다.
레지스트 층(208)은 리소그래피 노광 공정에서 이용되는 방사선에 민감하고 에칭(또는 주입)에 대한 저항성을 갖는다. 일 실시예에서, 레지스트 층(208)은 스핀 온 코팅 공정에 의해 형성된다. 일부 실시예들에서, 레지스트 층(208)은 소프트 베이킹 공정으로 추가 처리된다. 일부 실시예들에서, 레지스트 층(208)은 I-선 광, 심자외선(deep ultraviolet; DUV) 광(예컨대, 크립톤 불화물(krypton fluoride; KrF) 엑시머 레이저에 의한 248nm 방사선 또는 아르곤 불화물(argon fluoride; ArF) 엑시머 레이저에 의한 193nm 방사선), 극자외선(extreme ultraviolet; EUV) 광(예컨대, 135nm 광), 전자빔(e-빔) 및 이온빔과 같은 방사선에 민감하다. 일부 예시들에서, 레지스트 층(208)은 방사선에 의해 노광된 후 포지티브 톤 현상액에 가용성이 된다.
레지스트 층(208)은 감광성 화학 물질, 중합체 물질 및 용매를 포함할 수 있다. 일부 실시예들에서, 레지스트 층(208)은 화학 증폭형(chemical amplification; CA) 레지스트 물질을 이용한다. 예를 들어, CA 레지스트 물질은 포지티브 톤이며, 중합체 물질이 산과 반응한 후에 현상액에 가용성으로 변하는 중합체 물질을 포함한다. 다른 예시에서, CA 레지스트 물질은 네거티브 톤이며, 중합체가 산과 반응한 후에 염기 용액과 같은 현상액에 불용성으로 변하는 중합체 물질을 포함한다. 또 다른 예시에서, CA 레지스트 물질은, 중합체가 산과 반응한 후에 극성을 변화시켜 현상액의 유형(유기 용매 또는 수성 용매)에 따라 현상 공정 중에 노출된 부분 또는 비노출된 부분 중 어느 하나가 제거되도록 하는 중합체 물질을 포함한다. 일 예시에서, CA 레지스트는 감광성 화학 물질로서 광산 발생제(photo-acid generator; PAG)를 포함하고, EUV CA 레지스트 물질에 사용되는 것과 같은 증감제(sensitizer)와 같은 다른 민감한 화학 물질을 포함할 수 있다. CA 레지스트 물질의 중합체 물질은 산 불안정기를 더 포함할 수 있다. 앞서 언급한 바와 같이, 보호층(206)은 교차 결합된 중합체이므로, 레지스트 코팅 동안 용해되지 않을 것이다.
도 1 및 도 10을 참조하면, 방법(100)은 본 예시에서 제거 용액(OK73)과 같은, 보호층(206)을 선택적으로 제거하는 특정 제거 용액으로 웨이퍼로부터 보호층(206)을 제거함으로써 동작(106)으로 진행한다. 따라서, 웨이퍼(200)의 에지부(204)에는 레지스트 층(208)이 없다. 또한, 제거 용액은 보호층(206)을 선택적으로 제거하도록 설계되기 때문에, 보호층(206)의 제거 후에 레지스트 층(208)은 남아 있다. 보호층(206)은 리소그래피 시스템(노광 공정을 수행하기 위해 이용됨)에 그리고 리소그래피 시스템에서 노광될 후속 웨이퍼에 오염을 도입할 수 있기 때문에, 보호층(206)은 레지스트 층에 노광 공정을 적용하기 전에 제거된다.
방법(100)에서, 스핀 코팅, 베이킹, 보호층의 제거 및 현상과 같은 다양한 동작들이 트랙(또는 클린 트랙)으로 지칭되는 클러스터 툴에서 구현된다. 트랙은 각각 화학 스테이지 및 열 스테이지로 지칭되는 화학 처리 또는 열 처리를 위해 웨이퍼를 고정하도록 설계된 다수의 스테이지를 포함한다. 각각의 화학 스테이지는, 고정된 웨이퍼를 회전시키고 웨이퍼가 회전하는 동안 스프레이 팁에 의해 웨이퍼에 화학 물질을 분배하도록 동작 가능하다. 화학 스테이지는 스핀 코팅, 현상, 세척 및 제거(예를 들어, 레지스트 스트립핑)에 이용될 수 있다. 열 스테이지는 웨이퍼를 고정시키고 고정된 웨이퍼를 가열하도록 설계되어 핫 플레이트로서 기능한다. 열 스테이지는 노광 후 베이킹과 같은 다양한 베이킹에 사용될 수 있다. 웨이퍼는 다양한 화학 및 열 처리를 위해 트랙의 다른 스테이지로 이송될 수 있다. 방법(100)의 본 실시예에서, 동작들(104 및 106)은 효율성을 증가시키기 위해 트랙의 동일한 화학 스테이지(이하의 설명에서 제 1 화학 스테이지로 지칭됨) 상에서 구현된다. 특히, 웨이퍼가 제 1 화학 스테이지로 이송될 때, 제 1 스프레이 팁(또는 노즐 또는 스프레이 헤드)이 레지스트 코팅을 위해 제 1 화학 스테이지 상에 고정된 웨이퍼(200)에 제 1 화학 물질(즉, 레지스트 물질 용액)을 분배하도록 배치되고, 그 뒤에 제 2 스프레이 팁이 제 1 보호층(206)을 제거하기 위해 제 1 화학 스테이지 상에 남아 있는 웨이퍼(200)에 제 2 화학 물질(즉, 제거 용액, 보다 구체적으로 본 실시예에서는 OK73)을 분배하도록 배치된다.
도 1 및 도 11을 참조하면, 방법(100)은 리소그래피 시스템에서 방사선(1110)으로 레지스트 층(208)에 노광 공정을 수행함으로써 동작(108)으로 진행한다. 언급한 바와 같이, 방사선(1110)은 I-선, DUV 방사선, EUV 방사선 또는 다른 적합한 방사선일 수 있다. 동작(108)은 공기에서, 액체(액침(immersion) 리소그래피)에서, 또는 진공(예컨대, EUV 리소그래피 및 전자빔 리소그래피)에서 수행될 수 있다. 일부 실시예들에서, 방사선 빔(1110)은 위상 시프팅, 오프 축 조명(off-axis illumination; OAI) 및/또는 광학 근접 보정(optical proximity correction; OPC)과 같은 해상도 향상 기술을 포함할 수 있는 투과 마스크 또는 반사 마스크와 같은 마스크(1112)로 패턴화된다. 일부 다른 실시예들에서, 방사선 빔은 마스크를 사용하지 않고 IC 레이아웃과 같은 사전 정의된 패턴으로 직접 변조된다(예를 들어, 디지털 패턴 생성기 또는 직접 기록 모드를 사용함). 예시적인 실시예에서, 방사선 빔은 투명 기판(예를 들어, 용융 석영)(1114), 패턴화된 불투명 층(예를 들어, 크롬)(1116)을 포함하는 투과 마스크(1112)로 지향된다.
동작(108) 후에, 레지스트 층(208) 상에 잠재(latent) 패턴이 형성된다. 레지스트 층의 잠재 패턴은 레지스트 층 상의 노광된 패턴을 나타내며, 이는 결국 현상 공정에 의해서와 같이 물리적 레지스트 패턴이 된다. 레지스트 층(208)의 잠재 패턴은 비노출된 부분(208a) 및 노출된 부분(208b)을 포함한다. PAG를 갖는 CA 레지스트 물질을 사용하는 본 예시에서, 산은 노광 공정 동안 노출된 부분(208b)에서 생성된다. 잠재 패턴에서, 레지스트 층(208)의 노출된 부분(208b)은 물리적으로 또는 화학적으로 변화된다. 일부 예시들에서, 노출된 부분(208b)은 보호 해제되고, 이중 톤 이미징(현상) 동안 극성 변화를 유도한다. 다른 예시들에서, 노출된 부분(208b)은 포지티브 레지스트에서와 같이 디폴리머라이즈되거나(depolymerized) 네거티브 레지스트에서와 같이 교차 결합되는(cross-linked) 것과 같이 중합에서 변화된다.
도 1 및 도 12를 참조하면, 방법(100)은 동작(108)에서의 노광 공정 이후에 그리고 노광 후 베이킹 및 현상과 같은 후속 동작 이전에, 웨이퍼(200)의 에지부(204) 상에 제 2 보호층(1202)을 코팅함으로써 동작(110)으로 진행한다. 따라서, 웨이퍼(200)의 에지부(204)는 이러한 동작들 동안 임의의 오염으로부터 보호된다. 제 2 보호층(1202)은 조성 및 형성 면에서 제 1 보호층(206)과 실질적으로 유사하다. 예를 들어, 화학 용액이 먼저 스핀 코팅에 의해 웨이퍼(200)의 에지부(204) 상에 코팅되고, 그런 다음 제 2 보호층(1202)으로서 중합체 물질을 형성하도록 경화된다. 화학 용액은 ALG, 용해도 제어 단위 및 TAG의 화학 혼합물을 포함한다. 화학 용액은 유기 용매 또는 수성 용매와 같은 적절한 용매를 추가로 포함한다. 적절한 베이킹 온도를 이용하는 열 공정이 산을 방출하기 위해 TAG를 작동시킬 것이고, 생성된 산은 추가로 ALG와 반응하며, 이는 중합체 물질의 형성으로 이어진다.
도 1을 참조하면, 방법(100)은 웨이퍼(200), 특히 웨이퍼(200) 상에 코팅된 레지스트 층(208)에 노광 후 베이킹(post exposure baking; PEB) 공정을 수행함으로써 동작(112)으로 진행한다. PEB 공정 동안, 보다 많은 산이 생성되고 레지스트 물질(208)의 노출된 부분은 화학적으로 (예를 들어, 보다 친수성 또는 소수성으로) 변화된다. 특정 실시예에서, PEB 공정은 90℃ 내지 130℃ 범위의 온도에서 열 챔버에서 수행될 수 있다. PEB 공정은 약 60초의 지속 시간을 가질 수 있다.
도 1 및 도 13을 참조하면, 방법(100)은 일부 실시예들에 따라 구성된, 현상액으로 노출된 레지스트 층(208)을 현상함으로써 동작(114)으로 진행한다. 현상 공정에 의해, 패턴화된 레지스트 층이 형성된다. 일부 실시예들에서, 레지스트 층(208)은 동작(106) 후에 극성 변화를 경험하고, 이중 톤 현상 공정이 구현될 수 있다. 일부 예시들에서, 레지스트 층(208)은 비극성 상태(소수성 상태)에서 극성 상태(친수성 상태)로 변화되고, 노출된 부분(208b)은 테트라메틸 암모늄 하이드록사이드(tetramethyl ammonium hydroxide; TMAH)와 같은 수성 용매에 의해 제거될 것이거나(포지티브 톤 이미징), 또는 대안적으로 비노출된 부분(208a)은 부틸 아세테이트와 같은 유기 용매에 의해 제거될 것이다(네거티브 톤 이미징). 일부 다른 예시들에서, 레지스트 층(208)은 극성 상태에서 비극성 상태로 변화되고, 노출된 부분(208b)은 유기 용매에 의해 제거될 것이거나(포지티브 톤 이미징), 또는 비노출된 부분(208a)은 수성 용매에 의해 제거될 것이다(네거티브 톤 이미징).
도 13에 도시된 본 예시에서, 노출된 부분(208b)은 현상 공정에서 제거된다. 또한, 도 13의 이 예시에서, 패턴화된 레지스트 층은 2 라인 패턴으로 표현된다. 그러나 다음 설명은 트렌치로 표현되는 레지스트 패턴에 동일하게 적용 가능하다.
도 1 및 도 14를 참조하면, 방법(100)은 본 예시에서와 같이 특정 제거 용액으로 웨이퍼로부터 제 2 보호층(1202)을 제거함으로써 동작(116)으로 진행한다. 동작(116)은 동작(106)과 실질적으로 유사하다. 예를 들어, 제거 용액은 제 2 보호층(1202)(즉, 조성이 제 1 보호층(206)과 동일함)을 선택적으로 제거하도록 설계되고, 레지스트 층(208)은 제 2 보호층(1202)의 제거 후에 남아 있다. 제 2 보호층(1202)은 동작(114)에서의 현상 공정 후에 제거된다. 특히, 동작들(114 및 116)은 효율성 및 제조 처리량을 위해 트랙의 동일한 화학 스테이지(제 2 화학 스테이지로 지칭됨)에서 순차적으로 구현된다. 웨이퍼(200)가 제 2 화학 스테이지로 이송될 때, 제 1 스프레이 팁이 현상을 위해 제 2 화학 스테이지 상에 고정된 웨이퍼(200)에 제 1 화학 물질(즉, 현상액)을 분배하도록 배치되고, 그 뒤에 제 2 스프레이 팁이 제 2 보호층(1202)을 제거하기 위해 제 2 화학 스테이지 상에 남아 있는 웨이퍼(200)에 제 2 화학 물질(즉, 제거 용액, 보다 구체적으로 본 실시예에서는 OK73)을 분배하도록 배치된다.
여전히, 도 1 및 도 14를 참조하면, 방법(100)은 패턴화된 레지스트 층을 마스크로 사용하여 웨이퍼(200)에 제조 공정을 수행하는 동작(118)을 포함하고, 그 제조 공정은 패턴화된 레지스트 층의 개구부 내의 웨이퍼(200) 부분에만 적용되는 반면, 패턴화된 레지스트 층에 의해 커버되는 다른 부분은 제조 공정에 의해 영향을 받지 않도록 보호된다. 일부 실시예들에서, 제조 공정은 패턴화된 레지스트 층을 에칭 마스크로 사용하여 웨이퍼(200)(웨이퍼 상의 상부 물질 층)에 적용되는 에칭 공정을 포함하여, 이에 의해 패턴화된 레지스트 층으로부터의 패턴을 웨이퍼(또는 웨이퍼 상의 상부 물질 층)로 전사한다. 대안적인 실시예들에서, 제조 공정은 패턴화된 레지스트 층을 주입 마스크로서 사용하여 웨이퍼(200)에 적용되는 이온 주입 공정을 포함하여, 이에 의해 웨이퍼(200)에 다양한 도핑 피처를 형성한다.
일부 예시에서, 상부 물질 층은 하드 마스크 층이다. 또한, 이 실시예를 위해, 패턴은 먼저 패턴화된 레지스트 층으로부터 하드 마스크 층으로, 이어서 웨이퍼(200)의 다른 층들로 전사된다. 예를 들어, 하드 마스크 층은 건식 (플라즈마) 에칭, 습식 에칭 및/또는 다른 에칭 방법을 이용하여 패턴화된 레지스트 층의 개구부를 통해 에칭될 수 있다. 예를 들어, 건식 에칭 공정은 산소 함유 가스, 불소 함유 가스, 염소 함유 가스, 브롬 함유 가스, 요오드 함유 가스, 다른 적합한 가스 및/또는 플라즈마 및/또는 이들의 조합물을 구현할 수 있다. 패턴화된 레지스트 층은 하드 마스크 층의 에칭 동안 부분적으로 또는 완전히 소모될 수 있다. 일 실시예에서, 패턴화된 레지스트 층의 임의의 나머지 부분은 박리되어 웨이퍼 상에 패턴화된 하드 마스크 층을 남길 수 있다.
도 1에 도시되지 않았지만, 방법(100)은 앞서 설명된 동작들 전에, 도중에 또는 이후에 다른 동작들을 포함할 수 있다. 일 실시예에서, 웨이퍼(200)는 반도체 기판이고, 방법(100)은 핀 전계 효과 트랜지스터(fin field effect transistor; FinFET) 구조물을 형성하는 단계로 진행한다. 이 실시예에서, 방법(100)은 웨이퍼의 반도체 기판에 복수의 활성 핀을 형성하는 단계를 포함한다. 실시예를 증진하기 위해, 방법(100)은 기판에 트렌치를 형성하기 위해 패턴화된 하드 마스크의 개구부를 통해 기판을 에칭하는 단계; 트렌치를 유전체 물질로 충전하는 단계; 얕은 트렌치 분리(shallow trench isolation; STI) 피처들을 형성하기 위해 화학적 기계적 연마(chemical mechanical polishing; CMP) 공정을 수행하는 단계; 및 에피택시(epitaxy) 성장시키는 단계 및 핀과 같은 활성 영역을 형성하기 위해 STI 피처를 리세스하는 단계를 더 포함한다. 다른 실시예에서, 방법(100)은 웨이퍼(200)의 반도체 기판 상에 복수의 게이트 전극들을 형성하기 위한 다른 동작들을 포함한다. 방법(100)은 게이트 스페이서, 도핑된 소스/드레인 영역, 게이트/소스/드레인 피처들에 대한 콘택 등을 추가로 형성할 수 있다. 다른 실시예에서, 타겟 패턴이 다층 상호 접속 구조물에서 금속 라인으로서 형성될 것이다. 예를 들어, 금속 라인은 기판의 층간 유전체(inter-layer dielectric; ILD) 층에 형성될 수 있으며, ILD 층은 복수의 트렌치를 형성하기 위해 동작(118)에 의해 에칭되었다. 방법(100)은 패턴화된 ILD 층을 노출시켜 ILD 층에 금속 라인을 형성하기 위해, 금속과 같은 전도성 물질로 트렌치를 충전하는 단계; 및 화학적 기계적 평탄화(CMP)와 같은 공정을 이용하여 전도성 물질을 연마하는 단계로 진행한다. 상기는 본 발명개시의 다양한 양태에 따른 방법(100)을 이용하여 제조 및/또는 개선될 수 있는 디바이스/구조물의 비제한적인 예시이다.
앞서 설명한 바와 같이, 반도체 웨이퍼(200)는 IC 또는 그 일부의 처리 중에 제조된 중간 구조물일 수 있고, 이는 로직 회로, 메모리 구조물, 수동 컴포넌트(예를 들어, 저항기, 커패시터, 및 인덕터) 및 다이오드, 전계 효과 트랜지스터(field-effect transistor; FET), 금속 산화물 반도체 전계 효과 트랜지스터(metal-oxide semiconductor field effect transistor; MOSFET), 상보성 금속 산화물 반도체(complementary metal-oxide semiconductor; CMOS) 트랜지스터, 바이폴라 트랜지스터, 고전압 트랜지스터, 고주파 트랜지스터, 핀 FET(FinFET), 다른 3 차원(3D) FET, 다른 메모리 셀 및 이들의 조합과 같은 능동 컴포넌트를 포함할 수 있다.
본 발명개시는 리소그래피 공정을 위한 방법을 제공한다. 개시된 방법은, 레지스트 물질이 회로 영역 내의 웨이퍼의 전면 표면 상에 코팅되도록 제한되어 웨이퍼 에지는 레지스트를 포함하는 리소그래피 패턴화 방법 동안 레지스트 물질이 없거나 레지스트에 의해 직접 코팅되지 않도록 하는 웨이퍼 에지를 코팅하는 단계를 포함한다. 따라서, 웨이퍼는 (제 1/제 2) 보호층에 의해 보호되어 리소그래피 공정 동안 금속 오염을 비롯한 다양한 문제를 제거한다. 특히, 웨이퍼가 노광 공정을 위해 리소그래피 시스템으로 이송될 때, 보호층은 또한 제 1 보호층 자체로부터 리소그래피 시스템으로의 오염을 피하기 위해 회피된다.
본 발명개시의 실시예들은 종래 기술에 비해 장점들을 제공하지만, 다른 실시예들이 상이한 장점들을 제공할 수 있다는 것과, 여기서는 모든 장점들을 반드시 논의할 필요는 없다는 것과, 모든 실시예들에 대해서 어떠한 특별한 장점도 요구되지 않는 다는 것이 이해된다. 개시된 방법을 이용함으로써, 웨이퍼 에지 상에 레지스트 물질의 축적 및 관련 문제(예를 들어, 오염 및 레지스트 박리)가 제거된다. 다른 예시들에서, 보호된 웨이퍼 에지를 형성하기 위한 개시된 방법은 구현하기 쉽고, 따라서 제조 비용이 감소되고 제조 처리량이 증가된다. 또한, 웨이퍼 에지 수정에 의해 도입되는 어떠한 추가 오염도 없다. 다른 예시들에서, 다양한 동작들(예를 들어, 동작들(104 및 105) 또는 동작들(114 및 116))은 처리 효율성 및 제조 비용을 증가시키기 위해 트랙의 동일한 웨이퍼 스테이지 상에 집합적으로 구현된다.
따라서, 본 발명개시는 반도체 제조 방법을 제공한다. 상기 방법은 산 불안정기, 용해도 제어 단위 및 열산 발생제의 화학 혼합물을 포함하는 제 1 화학 용액으로 웨이퍼의 에지부를 코팅하는 단계; 웨이퍼의 에지부 상에 제 1 보호층을 형성하기 위해 제 1 화학 용액을 경화시키는 단계; 웨이퍼의 전면 표면 상에 레지스트 층을 코팅하는 단계; 제 1 제거 용액으로 제 1 보호층을 제거하는 단계; 및 레지스트 층에 노광 공정을 수행하는 단계를 포함한다.
본 발명개시는 리소그래피 패턴화를 위한 방법의 다른 실시예를 제공한다. 상기 방법은 중합체 물질의 제 1 보호층으로 웨이퍼의 전면 표면의 에지부를 코팅하는 단계; 웨이퍼의 전면 표면 상에 레지스트 층을 코팅하는 단계; 제 1 보호층을 제거하는 단계; 레지스트 층에 노광 공정을 수행하는 단계; 중합체 물질의 제 2 보호층으로 웨이퍼의 전면 표면의 에지부를 코팅하는 단계; 레지스트 층에 노광 후 베이킹 공정을 수행하는 단계; 패턴화된 레지스트 층을 형성하기 위해 레지스트 층에 현상 공정을 수행하는 단계; 및 제 2 보호층을 제거하는 단계를 포함한다.
본 발명개시는 리소그래피 패턴화를 위한 방법의 다른 실시예를 제공한다. 상기 방법은 산 불안정기, 용해도 제어 단위 및 열산 발생제의 화학 혼합물을 포함하는 제 1 화학 용액으로 웨이퍼의 에지부를 코팅하는 단계; 웨이퍼의 에지부 상에 제 1 보호층을 형성하기 위해 제 1 화학 용액을 경화시키는 단계; 웨이퍼의 전면 표면 상에 레지스트 층을 코팅하는 단계; 프로필렌 글리콜 메틸 에테르(PGME) 및 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA)를 포함하는 제거 용액으로 제 1 보호층을 제거하는 단계; 및 그 후에 레지스트 층에 노광 공정을 수행하는 단계를 포함한다.
본 발명개시는 리소그래피 패턴화를 위한 방법의 다른 실시예를 제공한다. 상기 방법은 산 불안정기, 용해도 제어 단위 및 열산 발생제의 화학 혼합물을 포함하는 제 1 화학 용액으로 웨이퍼의 에지부를 코팅하는 단계; 웨이퍼의 에지부 상에 제 1 보호층을 형성하기 위해 제 1 화학 용액을 경화시키는 단계; 웨이퍼의 전면 표면 상에 레지스트 층을 코팅하는 단계; 프로필렌 글리콜 메틸 에테르(PGME) 및 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA)를 포함하는 제거 용액으로 제 1 보호층을 제거하는 단계; 및 그 후에 레지스트 층에 노광 공정을 수행하는 단계를 포함하고, 용해도 제어 단위는 락톤, 에스테르, 에테르, 케톤 및 이들의 조합물로부터 선택된다.
본 발명개시는 리소그래피 패턴화를 위한 방법의 다른 실시예를 제공한다. 상기 방법은 중합체 물질의 제 1 보호층으로 웨이퍼의 전면 표면의 에지부를 코팅하는 단계; 웨이퍼의 전면 표면 상에 레지스트 층을 코팅하는 단계; 프로필렌 글리콜 메틸 에테르(PGME) 및 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA)를 포함하는 제거 용액으로 제 1 보호층을 제거하는 단계; 그 후에 레지스트 층에 노광 공정을 수행하는 단계; 중합체 물질의 제 2 보호층으로 웨이퍼의 전면 표면의 에지부를 코팅하는 단계; 레지스트 층에 노광 후 베이킹 공정을 수행하는 단계; 그 후에 패턴화된 레지스트 층을 형성하기 위해 레지스트 층에 현상 공정을 수행하는 단계; 및 PGME 및 PGMEA를 포함하는 제거 용액으로 제 2 보호층을 제거하는 단계를 포함한다.
본 발명개시는 리소그래피 패턴화를 위한 방법의 다른 실시예를 제공한다. 상기 방법은 산 불안정기, 용해도 제어 단위 및 열산 발생제의 화학 혼합물을 포함하는 제 1 화학 용액으로 웨이퍼의 전면 표면의 에지부를 코팅하는 단계; 웨이퍼의 에지부 상에 제 1 보호층을 형성하기 위해 제 1 화학 용액을 경화시키는 단계; 웨이퍼의 전면 표면 상에 레지스트 층을 코팅하는 단계; 그 후에 프로필렌 글리콜 메틸 에테르(PGME) 및 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA)를 포함하는 제거 용액으로 제 1 보호층을 제거하는 단계; 레지스트 층에 노광 공정을 수행하는 단계; 화학 혼합물을 포함하는 제 2 화학 용액으로 웨이퍼의 전면 표면의 에지부를 코팅하는 단계; 웨이퍼의 에지부 상에 제 2 보호층을 형성하기 위해 제 2 화학 용액을 경화시키는 단계; 레지스트 층에 노광 후 베이킹 공정을 수행하는 단계; 패턴화된 레지스트 층을 형성하기 위해 레지스트 층에 현상 공정을 수행하는 단계; 및 제거 용액으로 제 2 보호층을 제거하는 단계를 포함한다.
전술한 것은 몇몇 실시예들의 특징들을 설명하였다. 본 발명분야의 당업자는 여기서 소개한 실시예들의 동일한 목적들을 수행하거나 및/또는 동일한 장점들을 달성하기 위한 다른 공정들 및 구조물들을 설계하거나 또는 수정하기 위한 기초로서 본 발명개시를 자신들이 손쉽게 이용할 수 있다는 것을 알아야 한다. 본 발명분야의 당업자는 또한 이와 같은 등가적 구성들은 본 발명개시의 사상과 범위를 이탈하지 않는다는 것과, 본 발명개시의 사상과 범위를 이탈하지 않고서 당업자가 다양한 변경들, 대체들, 및 개조들을 본 발명에서 행할 수 있다는 것을 자각해야 한다.
<부기>
1. 방법에 있어서,
산 불안정기(acid-labile group), 용해도 제어 단위 및 열산 발생제의 화학 혼합물을 포함하는 제 1 화학 용액으로 웨이퍼의 에지부를 코팅하는 단계;
상기 웨이퍼의 상기 에지부 상에 제 1 보호층을 형성하기 위해 상기 제 1 화학 용액을 경화시키는 단계;
상기 웨이퍼의 전면 표면(front surface) 상에 레지스트 층을 코팅하는 단계;
상기 제 1 보호층을 제 1 제거 용액으로 제거하는 단계; 및
상기 레지스트 층에 노광 공정을 수행하는 단계
를 포함하는 방법.
2. 제 1 항에 있어서,
상기 웨이퍼의 상기 에지부를 코팅하는 단계는, 상기 웨이퍼의 상기 에지부에 상기 제 1 화학 용액을 스프레이 코팅하는 단계를 포함하고;
상기 제 1 화학 용액을 경화시키는 단계는, 상기 제 1 화학 용액에 제 1 베이킹 공정을 수행하는 단계를 포함하는 것인, 방법.
3. 제 2 항에 있어서, 상기 제 1 화학 용액을 스프레이 코팅하는 단계는,
상기 웨이퍼의 상기 에지부를 조준하도록(aim) 구성된 스프레이 헤드를 사용하여 상기 웨이퍼의 상기 에지부에 상기 제 1 화학 용액을 전달하는 단계; 및
상기 제 1 화학 용액을 전달하는 단계 동안, 동시에 상기 웨이퍼를 회전시키는(spin) 단계
를 포함하는 것인, 방법.
4, 제 2 항에 있어서,
상기 제 1 베이킹 공정은 산을 방출하기 위해 상기 열산 발생제를 작동시킬 수(trigger) 있는 베이킹 온도를 포함하는 것인, 방법.
5. 제 1 항에 있어서,
상기 제 1 제거 용액은 상기 용해도 제어 단위를 용해시키도록 설계되고, 상기 제 1 제거 용액은, 70% 프로필렌 글리콜 메틸 에테르(propylene glycol methyl ether; PGME) 및 30% 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate; PGMEA)를 포함하는 것인, 방법.
6. 제 5 항에 있어서,
상기 용해도 제어 단위는 락톤, 에스테르, 에테르, 케톤 및 이들의 조합물로부터 선택되는 것인, 방법.
7. 제 1 항에 있어서,
상기 레지스트 층에 상기 노광 공정을 수행하는 단계 이후에, 상기 화학 혼합물을 포함하는 제 2 화학 용액으로 상기 웨이퍼의 상기 에지부를 코팅하는 단계; 및
상기 웨이퍼의 상기 에지부 상에 제 2 보호층을 형성하기 위해 상기 제 2 화학 용액을 경화시키는 단계
를 더 포함하는 방법.
8. 제 7 항에 있어서,
상기 노광된 레지스트 층에 노광 후 베이킹 공정을 수행하는 단계;
패턴화된 레지스트 층을 형성하기 위해 상기 노광된 레지스트 층을 현상하는 단계; 및
70% PGME 및 30% PGMEA를 포함하는 제 2 제거 용액으로 상기 제 2 보호층을 제거하는 단계
를 더 포함하는 방법.
9. 제 8 항에 있어서,
상기 노광된 레지스트 층을 현상하는 단계는, 상기 웨이퍼가 트랙 툴의 제 1 웨이퍼 스테이지 상에 배치될 때 구현되고;
상기 제 2 보호층을 제거하는 단계는, 상기 웨이퍼가 상기 트랙 툴의 상기 제 1 웨이퍼 스테이지 상에 배치될 때 그 후에 구현되는 것인, 방법.
10. 제 9 항에 있어서,
상기 레지스트 층을 코팅하는 단계는, 상기 웨이퍼가 상기 트랙 툴의 제 2 웨이퍼 스테이지 상에 배치될 때 구현되고;
상기 제 1 보호층을 제거하는 단계는, 상기 웨이퍼가 상기 트랙 툴의 상기 제 2 웨이퍼 스테이지 상에 배치될 때 그 후에 구현되는 것인, 방법.
11. 제 1 항에 있어서,
상기 제 1 보호층은 500 옹스트롬 내지 1000 옹스트롬 범위의 두께를 포함하고;
상기 레지스트 층은 150 옹스트롬 내지 250 옹스트롬 범위의 두께를 포함하는 것인, 방법.
12. 제 1 항에 있어서,
상기 산 불안정기는 t-부톡시카르보닐(t-butoxycarbonyl; tBOC)을 포함하고;
상기 열산 발생제는 NH4 +C4F9SO3 - 및 NH4 +CF3SO3 -으로부터 선택되는 것인, 방법.
13. 제 1 항에 있어서,
상기 노광 공정 이후에, 패턴화된 레지스트 층을 형성하기 위해 상기 레지스트 층에 현상 공정을 수행하는 단계; 및
상기 패턴화된 레지스트 층의 개구부를 통해 상기 웨이퍼의 상기 전면 표면에 제조 공정을 적용하는 단계
를 더 포함하는 방법.
14. 방법에 있어서,
중합체 물질의 제 1 보호층으로 웨이퍼의 전면 표면의 에지부를 코팅하는 단계;
상기 웨이퍼의 상기 전면 표면 상에 레지스트 층을 코팅하는 단계;
상기 제 1 보호층을 제거하는 단계;
상기 레지스트 층에 노광 공정을 수행하는 단계;
상기 중합체 물질의 제 2 보호층으로 상기 웨이퍼의 상기 전면 표면의 상기 에지부를 코팅하는 단계;
상기 레지스트 층에 노광 후(post-exposure) 베이킹 공정을 수행하는 단계;
패턴화된 레지스트 층을 형성하기 위해 상기 레지스트 층에 현상 공정을 수행하는 단계; 및
상기 제 2 보호층을 제거하는 단계
를 포함하는 방법.
15. 제 14 항에 있어서, 상기 제 1 보호층으로 상기 웨이퍼의 상기 에지부를 코팅하는 단계는,
상기 웨이퍼의 상기 에지부에 제 1 화학 용액을 스프레이 코팅하는 단계; 및
상기 제 1 보호층을 형성하기 위해 제 1 베이킹 공정으로 상기 제 1 화학 용액을 경화시키는 단계
를 포함하는 것인, 방법.
16. 제 15 항에 있어서, 상기 제 2 보호층으로 상기 웨이퍼의 상기 에지부를 코팅하는 단계는,
상기 웨이퍼의 상기 에지부에 제 2 화학 용액을 스프레이 코팅하는 단계; 및
상기 제 2 보호층을 형성하기 위해 제 2 베이킹 공정으로 상기 제 2 화학 용액을 경화시키는 단계를 포함하고,
상기 제 1 화학 용액 및 상기 제 2 화학 용액 각각은, 산 불안정기, 용해도 제어 단위, 및 열산 발생제를 포함하고;
상기 제 1 베이킹 공정 및 상기 제 2 베이킹 공정 각각은, 산을 방출하기 위해 상기 열산 발생제를 작동시킬 수 있는 베이킹 온도를 포함하는 것인, 방법.
17. 제 16 항에 있어서,
상기 제 1 보호층을 제거하는 단계 및 상기 제 2 보호층을 제거하는 단계 각각은, 상기 용해도 제어 단위를 용해시키도록 설계된 제거 용액을 이용하고, 상기 제거 용액은, 프로필렌 글리콜 메틸 에테르(PGME) 및 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA)를 포함하는 것인, 방법.
18. 제 16 항에 있어서,
상기 용해도 제어 단위는, 락톤, 에스테르, 에테르, 케톤 및 이들의 조합물로부터 선택되는 것인, 방법.
19. 방법에 있어서,
산 불안정기, 용해도 제어 단위, 및 열산 발생제의 화학 혼합물을 포함하는 제 1 화학 용액으로 웨이퍼의 에지부를 코팅하는 단계;
상기 웨이퍼의 상기 에지부 상에 제 1 보호층을 형성하기 위해 상기 제 1 화학 용액을 경화시키는 단계;
상기 웨이퍼의 전면 표면 상에 레지스트 층을 코팅하는 단계;
프로필렌 글리콜 메틸 에테르(PGME) 및 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA)를 포함하는 제거 용액으로 상기 제 1 보호층을 제거하는 단계; 및
그 후에, 상기 레지스트 층에 노광 공정을 수행하는 단계
를 포함하는 방법.
20. 제 19 항에 있어서,
상기 레지스트 층에 상기 노광 공정을 수행하는 단계 이후에, 상기 화학 혼합물을 포함하는 제 2 화학 용액으로 상기 웨이퍼의 상기 에지부를 코팅하는 단계; 및
상기 웨이퍼의 상기 에지부 상에 제 2 보호층을 형성하기 위해 상기 제 2 화학 용액을 경화시키는 단계
를 더 포함하는 방법.

Claims (10)

  1. 방법에 있어서,
    산 불안정기(acid-labile group), 용해도 제어 단위, 및 열산 발생제의 화학 혼합물을 포함하는 제 1 화학 용액으로 웨이퍼의 에지부를 코팅하는 단계;
    상기 웨이퍼의 상기 에지부 상에 제 1 보호층을 형성하기 위해 상기 제 1 화학 용액을 경화시키는 단계;
    상기 웨이퍼의 전면 표면(front surface) 상에 레지스트 층을 코팅하는 단계;
    상기 제 1 보호층을 제 1 제거 용액으로 제거하는 단계; 및
    상기 레지스트 층에 노광 공정을 수행하는 단계
    를 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 웨이퍼의 상기 에지부를 코팅하는 단계는, 상기 웨이퍼의 상기 에지부에 상기 제 1 화학 용액을 스프레이 코팅하는 단계를 포함하고,
    상기 제 1 화학 용액을 경화시키는 단계는, 상기 제 1 화학 용액에 제 1 베이킹 공정을 수행하는 단계를 포함하는 것인, 방법.
  3. 제 2 항에 있어서, 상기 제 1 화학 용액을 스프레이 코팅하는 단계는,
    상기 웨이퍼의 상기 에지부를 조준하도록(aim) 구성된 스프레이 헤드를 사용하여 상기 웨이퍼의 상기 에지부에 상기 제 1 화학 용액을 전달하는 단계; 및
    상기 제 1 화학 용액을 전달하는 단계 동안, 동시에 상기 웨이퍼를 회전시키는(spin) 단계
    를 포함하는 것인, 방법.
  4. 제 1 항에 있어서,
    상기 제 1 제거 용액은 상기 용해도 제어 단위를 용해시키도록 설계되고, 상기 제 1 제거 용액은, 70% 프로필렌 글리콜 메틸 에테르(propylene glycol methyl ether; PGME) 및 30% 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate; PGMEA)를 포함하는 것인, 방법.
  5. 제 1 항에 있어서,
    상기 레지스트 층에 노광 공정을 수행하는 단계 이후에, 상기 화학 혼합물을 포함하는 제 2 화학 용액으로 상기 웨이퍼의 상기 에지부를 코팅하는 단계; 및
    상기 웨이퍼의 상기 에지부 상에 제 2 보호층을 형성하기 위해 상기 제 2 화학 용액을 경화시키는 단계
    를 더 포함하는 방법.
  6. 제 1 항에 있어서,
    상기 제 1 보호층은 500 옹스트롬 내지 1000 옹스트롬 범위의 두께를 포함하고,
    상기 레지스트 층은 150 옹스트롬 내지 250 옹스트롬 범위의 두께를 포함하는 것인, 방법.
  7. 제 1 항에 있어서,
    상기 산 불안정기는 t-부톡시카르보닐(t-butoxycarbonyl; tBOC)을 포함하고,
    상기 열산 발생제는 NH4 +C4F9SO3 - 및 NH4 +CF3SO3 -으로부터 선택되는 것인, 방법.
  8. 제 1 항에 있어서,
    상기 노광 공정 이후에, 패턴화된 레지스트 층을 형성하기 위해 상기 레지스트 층에 현상 공정을 수행하는 단계; 및
    상기 패턴화된 레지스트 층의 개구부를 통해 상기 웨이퍼의 상기 전면 표면에 제조 공정을 적용하는 단계
    를 더 포함하는 방법.
  9. 방법에 있어서,
    중합체 물질의 제 1 보호층으로 웨이퍼의 전면 표면의 에지부를 코팅하는 단계;
    상기 웨이퍼의 상기 전면 표면 상에 레지스트 층을 코팅하는 단계;
    상기 제 1 보호층을 제거하는 단계;
    상기 레지스트 층에 노광 공정을 수행하는 단계;
    상기 중합체 물질의 제 2 보호층으로 상기 웨이퍼의 상기 전면 표면의 상기 에지부를 코팅하는 단계;
    상기 레지스트 층에 노광 후(post-exposure) 베이킹 공정을 수행하는 단계;
    패턴화된 레지스트 층을 형성하기 위해 상기 레지스트 층에 현상 공정을 수행하는 단계; 및
    상기 제 2 보호층을 제거하는 단계
    를 포함하는 방법.
  10. 방법에 있어서,
    산 불안정기, 용해도 제어 단위, 및 열산 발생제의 화학 혼합물을 포함하는 제 1 화학 용액으로 웨이퍼의 에지부를 코팅하는 단계;
    상기 웨이퍼의 상기 에지부 상에 제 1 보호층을 형성하기 위해 상기 제 1 화학 용액을 경화시키는 단계;
    상기 웨이퍼의 전면 표면 상에 레지스트 층을 코팅하는 단계;
    프로필렌 글리콜 메틸 에테르(PGME) 및 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA)를 포함하는 제거 용액으로 상기 제 1 보호층을 제거하는 단계; 및
    그 후에, 상기 레지스트 층에 노광 공정을 수행하는 단계
    를 포함하는 방법.
KR1020170166495A 2017-08-24 2017-12-06 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법 KR102005640B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/685,908 2017-08-24
US15/685,908 US10073347B1 (en) 2017-08-24 2017-08-24 Semiconductor method of protecting wafer from bevel contamination

Publications (2)

Publication Number Publication Date
KR20190022260A true KR20190022260A (ko) 2019-03-06
KR102005640B1 KR102005640B1 (ko) 2019-07-30

Family

ID=63406256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166495A KR102005640B1 (ko) 2017-08-24 2017-12-06 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법

Country Status (5)

Country Link
US (3) US10073347B1 (ko)
KR (1) KR102005640B1 (ko)
CN (1) CN109427553B (ko)
DE (1) DE102017127260B4 (ko)
TW (1) TWI662369B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605538B2 (en) * 2018-10-31 2023-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Protective composition and method of forming photoresist pattern
JP7164777B2 (ja) * 2018-11-13 2022-11-02 東京エレクトロン株式会社 ウェハ上の欠陥、金属粒子汚染及び膜成長を抑制するシステム及び方法
US11121238B2 (en) 2018-11-29 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11289376B2 (en) * 2019-07-31 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd Methods for forming self-aligned interconnect structures
US11626285B2 (en) 2019-09-10 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device
US11664213B2 (en) 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Bevel edge removal methods, tools, and systems
CN116209715A (zh) * 2020-10-08 2023-06-02 Jsr株式会社 保护膜形成用组合物、保护膜、保护膜的形成方法、及基板的制造方法
US20220291587A1 (en) * 2021-03-10 2022-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060120399A (ko) * 2005-05-20 2006-11-27 삼성전기주식회사 영구보호피막의 형성방법 및 영구보호피막이 형성된인쇄회로기판
KR20100019935A (ko) * 2008-08-11 2010-02-19 삼성전자주식회사 신너 조성물 및 이를 이용한 감광막의 형성 방법
KR20110065029A (ko) * 2009-12-09 2011-06-15 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR20130022911A (ko) * 2011-08-26 2013-03-07 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20160086631A (ko) * 2015-01-12 2016-07-20 삼성전자주식회사 씬너 조성물 및 이를 이용한 반도체 장치의 제조 방법
US9711367B1 (en) * 2016-06-01 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor method with wafer edge modification

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713236B2 (en) * 2002-07-03 2004-03-30 Infineon Technologies North America Corp. Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer
DE102006030266A1 (de) * 2006-06-30 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
KR20090017120A (ko) * 2007-08-14 2009-02-18 삼성전자주식회사 감광성 조성물을 이용한 블로킹 패턴의 형성 방법 및반도체 장치의 제조 방법
JP2009117832A (ja) * 2007-11-06 2009-05-28 Asml Netherlands Bv リソグラフィの基板を準備する方法、基板、デバイス製造方法、密封コーティングアプリケータ及び密封コーティング測定装置
JP4623324B2 (ja) 2008-03-18 2011-02-02 信越化学工業株式会社 水酸基を有する単量体、高分子化合物、レジスト材料及びパターン形成方法
US9213234B2 (en) 2012-06-01 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensitive material and method of lithography
US9256133B2 (en) 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for developing process
US9028915B2 (en) 2012-09-04 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a photoresist layer
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9012132B2 (en) 2013-01-02 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Coating material and method for photolithography
US9223220B2 (en) 2013-03-12 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist baking in lithography process
US9146469B2 (en) 2013-03-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Middle layer composition for trilayer patterning stack
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9536759B2 (en) 2015-05-29 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd Baking apparatus and method
US10466593B2 (en) 2015-07-29 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of patterning a semiconductor device
TWI725220B (zh) * 2016-08-12 2021-04-21 美商因普利亞公司 減少邊緣珠區域中來自含金屬光阻劑之金屬殘留物的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060120399A (ko) * 2005-05-20 2006-11-27 삼성전기주식회사 영구보호피막의 형성방법 및 영구보호피막이 형성된인쇄회로기판
KR20100019935A (ko) * 2008-08-11 2010-02-19 삼성전자주식회사 신너 조성물 및 이를 이용한 감광막의 형성 방법
KR20110065029A (ko) * 2009-12-09 2011-06-15 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR20130022911A (ko) * 2011-08-26 2013-03-07 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20160086631A (ko) * 2015-01-12 2016-07-20 삼성전자주식회사 씬너 조성물 및 이를 이용한 반도체 장치의 제조 방법
US9711367B1 (en) * 2016-06-01 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor method with wafer edge modification

Also Published As

Publication number Publication date
US10073347B1 (en) 2018-09-11
US20200257203A1 (en) 2020-08-13
US10635000B2 (en) 2020-04-28
CN109427553A (zh) 2019-03-05
US20190064669A1 (en) 2019-02-28
TW201913723A (zh) 2019-04-01
US11137685B2 (en) 2021-10-05
KR102005640B1 (ko) 2019-07-30
TWI662369B (zh) 2019-06-11
DE102017127260B4 (de) 2023-08-10
DE102017127260A1 (de) 2019-02-28
CN109427553B (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
KR102005640B1 (ko) 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법
US11822238B2 (en) Extreme ultraviolet photolithography method with developer composition
US10281819B2 (en) Silicon-containing photoresist for lithography
JP5944484B2 (ja) リソグラフィ適用において感放射線材料のラインを幅狭化する方法
US9711367B1 (en) Semiconductor method with wafer edge modification
JP5663656B2 (ja) リソグラフィ用途において放射線感受性を有する材料のラインを細くする方法
US11387104B2 (en) Grafting design for pattern post-treatment in semiconductor manufacturing
US10747114B2 (en) Blocking layer material composition and methods thereof in semiconductor manufacturing
US10082734B2 (en) Composition and method for lithography patterning
US11774855B2 (en) Lithography patterning technique
US10520821B2 (en) Lithography process with enhanced etch selectivity
US12019370B2 (en) Method and system for manufacturing a semiconductor device
CN110941148B (zh) 半导体装置的制造方法
TWI761987B (zh) 負光阻及其顯影的方法
JP2012178394A (ja) 半導体装置の製造方法および半導体装置ならびに露光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant