KR20180079202A - 칩 패키지 구조체 및 그 제조 방법 - Google Patents

칩 패키지 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR20180079202A
KR20180079202A KR1020170183330A KR20170183330A KR20180079202A KR 20180079202 A KR20180079202 A KR 20180079202A KR 1020170183330 A KR1020170183330 A KR 1020170183330A KR 20170183330 A KR20170183330 A KR 20170183330A KR 20180079202 A KR20180079202 A KR 20180079202A
Authority
KR
South Korea
Prior art keywords
insulating layer
substrate
chips
heat
chip package
Prior art date
Application number
KR1020170183330A
Other languages
English (en)
Other versions
KR102082252B1 (ko
Inventor
후이리 푸
수지에 카이
시아오 후
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20180079202A publication Critical patent/KR20180079202A/ko
Application granted granted Critical
Publication of KR102082252B1 publication Critical patent/KR102082252B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 기판, 기판의 상부 표면 상에 패키지되는 다수의 칩들 및 다수의 개별 디바이스들, 및 열 방산 장치를 포함하는 칩 패키지 구조체를 제공한다. 열 방산 장치는 적층되는 절연 층과 열 전도 층을 포함한다. 절연 층은 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면을 완전히 둘러싸고 그들에 접착하고, 다수의 칩들 및 다수의 개별 디바이스들에 의해 발생된 열을 열 전도 층 및 기판에 전도하도록 구성되어, 다수의 칩들 및 다수의 개별 디바이스들에 의해 발생된 열이 열 전도 층 및 기판을 사용하여 방산되게 한다.

Description

칩 패키지 구조체 및 그 제조 방법{CHIP PACKAGE STRUCTURE AND MANUFACTURING METHOD THEREOF}
본 발명은 칩 패키징 기술들의 분야에 관한 것으로, 특히, 칩 패키지 구조체 및 그 제조 방법에 관한 것이다.
칩 프로세스 노드가 점점 더 드롭됨에 따라, 칩 통합이 점점 더 개선된다. 소형화, 고속화, 및 고성능화가 전자 부품의 발전 동향이 되고 있다. 칩 내의 단위 면적당 트랜지스터들의 수량이 증가함에 따라 전력 밀도가 점점 더 높아져 칩 상의 열 관리가 점점 더 어려워지고 있다. 시스템-레벨 칩 패키지(시스템-인-패키지, SiP) 구조체에서, 다수의 이종 칩들 및 개별 디바이스들이 소형 시스템 내로 패키지 및 통합된다. 상이한 칩들은 상이한 동작 상태들에서 상이한 전력 소비를 갖기 때문에, 열 축적 또는 불균일한 열 방산과 같은 문제가 시스템-인-패키지 구조체에서 쉽게 발생한다. 현재, 칩의 열 방산 능력을 개선시키는 통상적으로 사용되는 기술은 열적 인터페이스 재료(TIM)를 사용하여 칩의 수동 표면 상에, 금속 열 싱크(metal heat sink) 또는 열 전기 냉각기(TEC)와 같은 열 방산 장치를 추가하는 것이다. 칩에 의해 발생된 열은 결국 공기로 전달된다. 그러나, 시스템-레벨 칩 패키지에서, 이러한 열 방산 방식은 다수의 이종 칩들 및 개별 디바이스들의 빠르고 균일한 열 방산을 달성할 수 없으므로, 시스템-레벨 칩 패키지에 대한 열 방산 효율을 개선시키는 데 도움이 되지 않는다.
본 발명의 실시예들은 칩 패키지 구조체 및 그 제조 방법, 및 시스템-레벨 칩 패키지 구조체를 사용하는 단말기를 제공하여, 시스템-레벨 칩 패키지 내의 다수의 칩들 및 다수의 개별 디바이스들에 대한 빠르고 균일한 열 방산을 구현하고, 시스템-레벨 칩 패키지 구조체 및 단말기에 대한 열 방산 효율을 개선시킨다.
본 발명의 실시예들의 제1 양태는 칩 패키지 구조체로서, 기판, 기판의 상부 표면 상에 패키지되는 다수의 칩들 및 다수의 개별 디바이스들, 및 열 방산 장치를 포함하고, 열 방산 장치는 적층되는 절연 층과 열 전도 층을 포함하고, 절연 층은 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면을 완전히 둘러싸고 그들에 접착하고, 다수의 칩들 및 다수의 개별 디바이스들에 의해 발생된 열을 열 전도 층 및 기판에 전도하도록 구성되어, 다수의 칩들 및 다수의 개별 디바이스들에 의해 발생된 열이 열 전도 층 및 기판을 사용하여 방산되는 칩 패키지 구조체를 제공한다.
칩 패키지 구조체에서, 적층되는 절연 층과 열 전도 층을 포함하는 열 방산 장치가 배치되고, 절연 층은 칩 패키지 내의 다수의 칩들 및 다수의 개별 디바이스들 및 기판의 상부 표면을 완전히 둘러싸서, 열 방산 면적을 효과적으로 증가시키고, 다수의 칩들 및 다수의 개별 디바이스들에 대한 균일하고 빠른 열 방산을 구현한다.
일 구현예에서, 적층되는 절연 층과 열 전도 층은 기판의 상부 표면에 수직인 투사 방향에서 일치한다.
일 구현예에서, 절연 층은 다수의 칩들 및 다수의 개별 디바이스들에 의해 발생된 열을 공기로 전도하도록 더 구성되어, 다수의 칩들 및 다수의 개별 디바이스들에 의해 발생된 열이 절연 층을 사용하여 직접 방산되게 한다.
절연 층은 기판에 가까운 에지 위치에서 공기와 직접 접촉하기 때문에, 다수의 칩들 및 다수의 개별 디바이스들에 의해 발생된 열은 절연 층을 사용하여 더욱 직접 방산될 수 있으므로, 열 방산 속도를 더욱 개선시킨다.
일 구현예에서, 절연 층은 성형가능한 절연 재료로 만들어진다.
성형가능한 절연 재료로 만들어진 절연 층이 사용된다. 그러므로, 열 방산 장치가 시스템-레벨 칩 패키지에 경화될 때, 절연 층은 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면에 열 압축과 같은 방식으로 가깝게 접착할 수 있으므로, 열 방산 면적을 효과적으로 증가시키고, 다수의 칩들 및 다수의 개별 디바이스들에 대한 빠른 열 방산을 구현한다.
일 구현예에서, 열 전도 층은 열 전도 재료 및 성형가능한 절연 재료로 만들어진다.
일 구현예에서, 열 전도 재료는 성형가능한 절연 재료로 균일하게 도핑된다.
열 전도 재료는 열 전도 층을 형성하기 위해 성형가능한 절연 재료로 균일하게 도핑된다. 한편으로, 열 전도 층은 또한 절연 재료의 성형성(formability)에 의해 양호한 성형성을 가질 수 있다. 다른 한편으로, 균일하게 도핑된 열 전도 재료는 열 전도 층의 모든 영역들이 균일한 열 전도도를 가지는 것을 보장하기 위해 사용되어, 다수의 칩들 및 다수의 개별 디바이스들에 대한 균일한 열 방산을 구현한다.
일 구현예에서, 열 전도 재료는 그래핀, 흑연 시트, 또는 붕소 질화물 시트 중 하나 이상을 포함한다.
일 구현예에서, 성형가능한 절연 재료는 에폭시 수지 또는 폴리이미드 중 적어도 하나를 포함한다.
그래핀, 흑연 시트, 또는 붕소 질화물 시트는 열 전도 층을 형성하기 위해 상이한 비율들로 에폭시 수지 또는 폴리이미드로 균일하게 도핑된다. 한편으로, 양호한 열 전도 효율이 보장될 수 있고, 열 방산 속도가 개선될 수 있다. 다른 한편으로, 열 전도 층이 양호한 성형성을 갖는 것이 보장될 수 있다. 그러므로, 열 방산 장치가 시스템-레벨 칩 패키지에 경화될 때, 열 전도 층은 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면의 형상 변화들에 따라 열 압축과 같은 방식으로 변화할 수 있으므로, 열 방산 면적을 더욱 증가시키고, 전체 시스템-레벨 칩 패키지에 대한 열 방산 효율을 개선시킨다.
일 구현예에서, 칩은 와이어 본딩 칩 또는 플립 칩 중 어느 하나를 포함한다.
일 구현예에서, 칩 패키지 구조체는 다수의 솔더 볼들을 더 포함하고, 다수의 솔더 볼들은 기판의 하부 표면 상에 어레이로 배치된다.
본 발명의 실시예들의 제2 양태는 칩 패키지 구조체를 제조하는 방법으로서,
기판을 제공하고, 기판의 상부 표면 상에 다수의 칩들 및 다수의 개별 디바이스들을 패키지하는 단계;
절연 층 및 열 전도 층을 포함하는 열 방산 장치를 제공하는 단계; 및
기판의 상부 표면에 열 방산 장치를 적층하여, 절연 층이 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면을 완전히 둘러싸고 그들에 접착하는 단계
를 포함하는 방법을 제공한다.
칩 패키지 구조체를 제조하는 방법에서, 열 방산 장치는 기판의 상부 표면에 적층되므로, 절연 층은 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면을 완전히 둘러싸고 그들에 접착하여, 열 방산 면적을 효과적으로 증가시키고, 다수의 칩들 및 다수의 개별 디바이스들에 대한 균일하고 빠른 열 방산을 구현한다.
일 구현예에서, 기판의 상부 표면에 열 방산 장치를 적층하여, 절연 층이 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면을 완전히 둘러싸고 그들에 접착하게 되는 단계는
절연 층을 제1 온도로 가열하고, 절연 층이 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면을 완전히 둘러싸고 그들에 접착할 때까지 제1 압력으로 제1 시간 기간 동안 절연 층을 계속 적층하는 단계;
절연 층을 제2 온도로 가열하고, 제2 시간 기간 동안 제2 온도를 유지하여, 절연 층을 경화시키는 단계;
열 전도 층을 제3 온도로 가열하고, 절연 층의 상부 표면에 대해 제2 압력으로 제3 시간 기간 동안 열 전도 층을 계속 적층하는 단계;
열 전도 층을 제4 온도로 가열하고, 제4 시간 기간 동안 제4 온도를 유지하여, 열 전도 층을 경화시키는 단계를 포함한다.
일 구현예에서, 기판의 상부 표면에 열 방산 장치를 적층하여, 절연 층이 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면을 완전히 둘러싸고 그들에 접착하는 단계는
적층되는 절연 층과 열 전도 층을, 열 방산 장치로서 형성하기 위해 열 전도 층을 절연 층에 적층하는 단계;
절연 층을 기판의 상부 표면을 향하도록 유지시키고, 열 방산 장치를 제1 온도로 가열하고, 절연 층이 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면을 완전히 둘러싸고 그들에 접착할 때까지 제1 압력으로 제1 시간 기간 동안 열 방산 장치를 계속 적층하는 단계; 및
열 방산 장치를 제2 온도로 가열하고, 제2 시간 기간 동안 제2 온도를 유지하여, 열 방산 장치를 경화시키는 단계를 포함한다.
일 구현예에서, 제1 온도와 제3 온도는 둘 다 150도이고, 제2 온도와 제4 온도는 둘 다 175도이고, 제1 압력과 제2 압력은 둘 다 7-10kgf/cm2이고, 제1 시간 기간과 제3 시간 기간은 둘 다 30초이고, 제2 시간 기간과 제4 시간 기간은 둘 다 1시간이다.
본 발명의 실시예들의 제4 양태는 칩 패키지 구조체 및 메인보드를 포함하는 단말기를 제공하고, 여기서 패드가 메인보드 상에 배치되고, 칩 패키지 구조체가 패드에 용접되고, 칩 패키지 구조체는 기판, 기판의 상부 표면 상에 패키지되는 다수의 칩들 및 다수의 개별 디바이스들, 및 열 방산 장치를 포함하고, 열 방산 장치는 적층되는 절연 층과 열 전도 층을 포함하고, 절연 층은 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면을 완전히 둘러싸고 그들에 접착하고, 다수의 칩들 및 다수의 개별 디바이스들에 의해 발생된 열을 열 전도 층 및 기판에 전도하도록 구성되어, 다수의 칩들 및 다수의 개별 디바이스들에 의해 발생된 열이 열 전도 층 및 기판을 사용하여 방산되게 한다.
칩 패키지 구조체에서, 절연 층 및 열 전도 층을 포함하는 열 방산 장치는 기판의 상부 표면 상에 배치된다. 절연 층은 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면에 열 압축 프로세스를 사용하여 가깝게 접착하므로, 열 방산 면적을 효과적으로 증가시키고, 열 방산 균일성을 개선시키고, 다수의 칩들 및 다수의 개별 디바이스들에 대한 빠르고 효율적인 열 방산을 구현하고, 단말기의 열 방산 효율을 개선시킨다.
본 발명의 실시예들의 기술적 해결책들을 보다 명확히 설명하기 위해, 다음에 본 발명의 실시예들을 설명하기 위해 필요한 첨부 도면에 대해 간단히 설명한다.
도 1은 본 발명의 실시예에 따른 시스템-레벨 칩 패키지 구조체의 개략 단면도이고;
도 2는 본 발명의 실시예에 따른 시스템-레벨 칩 패키지 구조체의 개략 분해도이고;
도 3은 본 발명의 실시예에 따른 시스템-레벨 칩 패키지 구조체의 열 방산 경로의 개략도이고;
도 4는 본 발명의 실시예에 따른 시스템-레벨 칩 패키지 구조체를 사용하는 단말기의 개략 구조도이고;
도 5는 본 발명의 실시예에 따른 시스템-레벨 칩 패키지 구조체를 제조하는 방법의 개략 플로우차트이고;
도 6는 본 발명의 실시예에 따른 시스템-레벨 칩 패키지 구조체를 제조하는 방법의 또 하나의 개략 플로우차트이다.
다음에 첨부 도면을 참조하여 본 발명의 실시예들에 대해 설명한다.
도 1을 참조하면, 본 발명의 실시예는 기판(104)을 포함하는 시스템-레벨 칩 패키지 구조체(10)를 제공한다. 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103)은 기판(104)의 상부 표면 상에 패키지된다. 다수의 솔더 볼들(105)은 기판(104)의 하부 표면 상에 배치된다. 본 실시예에서, 칩(101)은 플립 칩(Flip Chip) 방식으로 기판(104)의 상부 표면 상에 패키지된다. 칩(102)은 와이어 본딩(Wire bonding) 방식으로 기판(104)의 상부 표면 상에 패키지된다. 다수의 개별 디바이스들(103)은 표면-장착 방식으로 기판(104)의 상부 표면 상에 패키지된다. 시스템-레벨 칩 패키지 구조체(10)가 동작할 때, 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103)은 열 소스들이라는 것을 이해할 수 있다. 시스템-레벨 칩 패키지 구조체(10)의 동작 온도를 정격 온도 범위 내로 하기 위해, 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103)에 의해 발생된 열이 시스템-레벨 칩 패키지 구조체(10)의 안정한 동작을 보장하도록, 균일하고 빨리 방산될 필요가 있다. 칩들(101 및 102)의 유형들은 와이어 본딩 칩 및 플립 칩을 포함하지만 이들로 제한되지 않고, 개별 디바이스들은 캐패시터 및 인덕터를 포함하지만 이들로 제한되지 않는다는 것을 이해할 수 있다.
시스템-레벨 칩 패키지 구조체(10)는 열 방산 장치(100)를 더 포함한다. 열 방산 장치(100)는 적층되는 절연 층(106)과 열 전도 층(107)을 포함한다. 절연 층(106)은 다수의 칩들(101 및 102)의 외부 표면들, 다수의 개별 디바이스들(103)의 외부 표면들, 및 기판(104)의 상부 표면을 완전히 둘러싸고 그들에 접착하고, 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103)에 의해 발생된 열을 열 전도 층(107) 및 기판(104)에 전도하도록 구성되어, 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103)에 의해 발생된 열이 열 전도 층(107) 및 기판(104)을 사용하여 방산되게 한다. 적층(lamination)은 동일한 재료 또는 상이한 재료의 2개 이상의 층들이 바인더를 사용하거나 사용하지 않고 가열 및 압박(pressing)에 의해 전체적으로 조합되는 것을 의미한다. 본 실시예에서, 절연 층(106)과 열 전도 층(107)은 열과 압력의 작용 하에서 전체로서 조합된다. 본 실시예에서, 적층되는 절연 층(106)과 열 전도 층(107)은 기판(104)의 상부 표면에 수직인 투사 방향에서 일치한다.
절연 층(106)은 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103)에 의해 발생된 열을 공기에 전도하도록 더 구성되어, 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103)에 의해 발생된 열이 절연 층(106)을 사용하여 직접 방산되게 한다는 것을 이해할 수 있다. 절연 층(106)은 양호한 성형성 및 특정 열 전도도를 갖는다. 그러므로, 열 방산 장치(100))는 열 압축 방식으로 기판(104)에 경화될 수 있고, 절연 층(106)은 다수의 칩들(101 및 102)의 외부 표면들, 다수의 개별 디바이스들(103)의 외부 표면들, 및 기판(104)의 상부 표면에 가깝게 접착하여, 열 방산 면적을 효과적으로 증가시키고, 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103)에 대한 빠른 열 방산을 구현한다. 본 실시예에서, 절연 층(106)은 예를 들어, 에폭시 수지 또는 폴리이미드를 포함하지만 이들로 제한되지 않는 성형가능한 절연 재료로 만들어진다. 열 전도 층(107)은 상이한 비율들로 에폭시 수지 또는 폴리이미드로 도핑된 그래핀, 흑연 시트, 또는 붕소 질화물 시트로 만들어진다. 열 전도 층(107)은 에폭시 수지 또는 폴리이미드로 도핑된 그래핀, 흑연 시트, 또는 붕소 질화물 시트로 만들어지는 것으로 제한되지 않고, 그래핀, 흑연 시트, 붕소 질화물 시트와 유사한 성능을 갖고 에폭시 수지 또는 폴리이미드와 유사한 성능을 갖는 다른 성형가능한 절연 재료로 특정 비율로 균일하게 도핑된 다른 열 전도 재료로 대안적으로 만들어질 수 있다는 것을 이해할 수 있다.
일 구현예에서, 열 방산 장치(100)는 다수의 절연 층들(106) 및 다수의 열 전도 층들(107)을 포함할 수 있다. 다수의 절연 층들(106)과 다수의 열 전도 층들(107)은 교대로 적층된다. 열 방산 장치(100)가 다수의 절연 층들(106) 및 다수의 열 전도 층들(107)을 포함할 때, 하부 층은 다수의 칩들(101 및 102)의 외부 표면들, 다수의 개별 디바이스들(103)의 외부 표면들, 및 기판(104)의 상부 표면을 완전히 봉입하도록 구성된 절연 층(106)이고; 상부 층은 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103)에 의해 발생된 열을 공기에 전도하도록 더 구성된 열 전도 층(107)이다. 상이한 절연 층들(106) 및 상이한 열 전도 층들(107)은 상이한 열 전도도 계수들 및 상이한 전기 전도도 계수들을 가질 수 있다는 것을 이해할 수 있다.
도 2를 참조하면, 시스템-레벨 칩 패키지 구조체(10)가 제조될 때, 대응하는 칩들(101 및 102) 및 개별 디바이스들(103)이 먼저 기판(104)의 상부 표면 상에 패키지될 수 있고, 다음에 열 방산 장치(100)는 열 압축 방식으로 기판(104)의 상부 표면에 경화된다. 구체적으로, 도 2에 도시한 바와 같이, 절연 층(106)과 열 전도 층(107)은 열 방산 장치(100)를 형성하도록 미리 함께 적층될 수 있고, 열 방산 장치(100)는 기판(104)의 상부 표면을 향하는 절연 층(106)과 함께 열 압축 방식으로 기판(104)의 상부 표면에 더 경화된다. 대안적으로, 절연 층(106)은 먼저 열 압축 방식으로 기판(104)의 상부 표면에 경화될 수 있고, 다음에 열 전도 층(107)이 열 압축 방식으로 절연 층(106)의 상부 표면에 경화된다. 열 방산 장치(100)를 기판(104)의 상부 표면에 경화하는 프로세스 조건은 온도 조건 및 압력 조건을 포함할 수 있지만 이들로 제한되지 않는다는 것을 이해할 수 있다.
도 3을 참조하면, 열 방산 장치(100)의 절연 층(106)은 다수의 칩들(101 및 102)의 외부 표면들, 다수의 개별 디바이스들(103)의 외부 표면들, 및 기판(104)의 상부 표면을 완전히 둘러싸서, 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103) 주위에 전방향 열 방산 경로를 형성하고, 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103)에 대한 균일하고 효율적인 열 방산을 구현한다. 구체적으로, 시스템-레벨 칩 패키지 구조체(10)의 열 방산 경로는 도 3에서 화살표들로 표시된다. 절연 층(106)은 기판(104)의 상부 표면 및 열 전도 층(107)과 가깝게 접촉하기 때문에, 한편으로, 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103)에 의해 발생된 열이 절연 층(106)을 사용하여 기판(104)에 전도될 수 있고, 열은 기판(104)을 사용하여 공기로 더 방산될 수 있고; 다른 한편으로, 열은 절연 층(106)을 사용하여 열 전도 층(107)에 전도될 수 있고, 열은 열 전도 층(107)을 사용하여 공기로 더 방산된다. 또한, 기판(104) 근처의 에지 위치의 열은 열 방산을 구현하도록 절연 층(106)을 사용하여 공기로 직접 전도될 수 있다. 절연 층(106)은 모든 칩들(101 및 102) 및 모든 개별 디바이스들(103)과 가깝게 접촉하기 때문에, 칩들(101 및 102) 및 개별 디바이스들(103)에 의해 발생된 열은 열 전도 층(107 및 기판(104)에 보다 균일하게 전도될 수 있고, 전체 시스템-레벨 칩 패키지 구조체(10)의 성능이 개별적인 칩 또는 개별 디바이스의 과도하게 높은 온도로 인해 영향받는 것이 효과적으로 방지될 수 있다.
도 4를 참조하면, 본 발명의 실시예는 시스템-레벨 칩 패키지 구조체(10) 및 메인보드(20)를 포함하는 단말기(40)를 제공한다. 패드(21)는 메인보드(20) 상에 배치되고, 시스템-레벨 칩 패키지 구조체(10)는 솔더 볼들(105)을 사용하여 패드(21)에 용접되어, 메인보드(20)와의 전기적 접속을 구현한다. 시스템-레벨 칩 패키지 구조체(10)는 도 1 내지 도 3에 도시한 실시예에서의 시스템-레벨 칩 패키지 구조체(10)이다. 상세들을 위해, 도 1 내지 도 3에 도시한 실시예의 관련 설명을 참조할 수 있다. 상세들은 여기서 다시 설명되지 않는다. 시스템-레벨 칩 패키지 구조체(10)는 열 방산 장치(100)를 포함하여, 시스템-레벨 칩 패키지 구조체(10) 내의 칩들(101 및 102) 및 개별 디바이스들(103)에 대한 균일하고 효율적인 열 방산을 구현하고, 단말기(40)의 열 방산 성능을 개선시키고, 단말기(40)의 동작 안정성을 보장한다는 것이 이해될 수 있다. 단말기는 이동 전화, 태블릿 컴퓨터, 스마트워치 등을 포함할 수 있지만, 이들로 제한되지 않는다.
도 5를 참조하면, 본 발명의 실시예는 다음을 포함하는 시스템-레벨 칩 패키지 구조체를 제조하는 방법을 제공한다:
단계 501: 기판을 제공하고, 기판의 상부 표면 상에 다수의 칩들 및 다수의 개별 디바이스들을 패키지한다.
단계 502: 열 방산 장치를 제공하고, 여기서 열 방산 장치는 절연 층 및 열 전도 층을 포함한다.
단계 503: 절연 층을 제1 온도로 가열하고, 절연 층이 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면을 완전히 둘러싸고 그들에 접착할 때까지 제1 압력으로 제1 시간 기간 동안 절연 층을 계속 적층한다.
단계 504: 절연 층을 제2 온도로 가열하고, 제2 시간 기간 동안 제2 온도를 유지하여, 절연 층을 경화시킨다.
단계 505: 열 전도 층을 제3 온도로 가열하고, 열 전도 층이 절연 층의 상부 표면에 접착할 때까지 제2 압력으로 제3 시간 기간 동안 열 전도 층을 계속 적층한다.
단계 506: 열 전도 층을 제4 온도로 가열하고, 제4 시간 기간 동안 제4 온도를 유지하여, 열 전도 층을 경화시킨다.
본 실시예에서, 제1 온도와 제3 온도는 둘 다 150도이다. 제2 온도와 제4 온도는 둘 다 175도이다. 제1 압력과 제2 압력은 둘 다 7-10kgf/cm2(kgf/cm2)이다. 제1 시간 기간과 제3 시간 기간은 둘 다 30초이다. 제2 시간 기간과 제4 시간 기간은 둘 다 1시간이다. 절연 층을 적층하는 온도 조건, 압력 조건, 및 기간은 열 전도 층을 적층하는 온도 조건, 압력 조건, 및 기간과 동일할 수 있거나 상이할 수 있고, 절연 층을 경화하는 온도 조건 및 기간은 열 전도 층을 경화하는 온도 조건 및 기간과 동일할 수 있거나 상이할 수 있다는 것을 이해할 수 있다. 선택은 상이한 재료들에 따라 구체적으로 수행될 수 있다.
도 6을 참조하면, 본 발명의 실시예는 다음을 포함하는 시스템-레벨 칩 패키지 구조체를 제조하는 방법을 제공한다:
단계 601: 기판을 제공하고, 기판의 상부 표면 상에 다수의 칩들 및 다수의 개별 디바이스들을 패키지한다.
단계 602: 열 방산 장치를 제공하고, 여기서 열 방산 장치는 절연 층 및 열 전도 층을 포함한다.
단계 603: 적층되는 절연 층과 열 전도 층을 형성하기 위해 열 전도 층을 절연 층에 적층한다.
단계 604: 절연 층을 기판의 상부 표면을 향하도록 유지시키고, 열 방산 장치를 제1 온도로 가열하고, 절연 층이 다수의 칩들의 외부 표면들, 다수의 개별 디바이스들의 외부 표면들, 및 기판의 상부 표면을 완전히 둘러싸고 그들에 접착할 때까지 제1 압력으로 제1 시간 기간 동안 열 방산 장치를 계속 적층한다.
단계 605: 열 방산 장치를 제2 온도로 가열하고, 제2 시간 기간 동안 제2 온도를 유지하여, 열 방산 장치를 경화시킨다.
본 실시예에서, 제1 온도는 150도이고, 제2 온도는 175도이고, 제1 압력은 7-10kgf/cm2이고, 제1 시간 기간은 30초이고, 제2 시간 기간은 1시간이다.
도 5 및 도 6에 도시한 방법 실시예들의 각 단계에서 사용된 프로세스 파라미터들은 단지 예시적인 파라미터들이고, 본 발명의 보호 범위를 제한하려는 의도는 아니라는 것이 이해될 수 있다. 프로세스 파라미터들은 절연 층 및 열 전도 층에 의해 사용된 상이한 재료들에 따라 적절히 변화될 수 있다.
시스템-레벨 칩 패키지 구조체(10)에서, 절연 층(106) 및 열 전도 층(107)을 포함하는 열 방산 장치(100)는 기판(104)의 상부 표면 상에 배치된다. 절연 층(106)은 다수의 칩들(101 및 102)의 외부 표면들, 다수의 개별 디바이스들(103)의 외부 표면들, 및 기판(104)의 외부 상부 표면에 열 압축 프로세스를 사용하여 가깝게 접착하여, 열 방산 면적을 효과적으로 증가시키고, 열 방산 균일성을 개선시키고, 다수의 칩들(101 및 102) 및 다수의 개별 디바이스들(103)에 대한 빠르고 효율적인 열 방산을 구현한다.

Claims (13)

  1. 칩 패키지 구조체로서,
    기판, 상기 기판의 상부 표면 상에 패키지되는 다수의 칩들 및 다수의 개별 디바이스들, 및 열 방산 장치
    를 포함하고,
    상기 열 방산 장치는 적층되는 절연 층과 열 전도 층을 포함하고,
    상기 절연 층은 상기 다수의 칩들의 외부 표면들, 상기 다수의 개별 디바이스들의 외부 표면들, 및 상기 기판의 상부 표면을 완전히 둘러싸고 그들에 접착하고, 상기 다수의 칩들 및 상기 다수의 개별 디바이스들에 의해 발생된 열을 상기 열 전도 층 및 상기 기판에 전도하도록 구성되어, 상기 다수의 칩들 및 상기 다수의 개별 디바이스들에 의해 발생된 상기 열이 상기 열 전도 층 및 상기 기판을 사용하여 방산되는 칩 패키지 구조체.
  2. 제1항에 있어서, 적층되는 상기 절연 층과 상기 열 전도 층은 상기 기판의 상기 상부 표면에 수직인 투사 방향에서 일치하는 칩 패키지 구조체.
  3. 제1항에 있어서, 상기 절연 층은 상기 다수의 칩들 및 상기 다수의 개별 디바이스들에 의해 발생된 상기 열을 공기로 전도하도록 더 구성되어, 상기 다수의 칩들 및 상기 다수의 개별 디바이스들에 의해 발생된 상기 열이 상기 절연 층을 사용하여 직접 방산되게 하는 칩 패키지 구조체.
  4. 제1항에 있어서, 상기 절연 층은 성형가능한 절연 재료로 만들어지는 칩 패키지 구조체.
  5. 제1항에 있어서, 상기 열 전도 층은 열 전도 재료 및 성형가능한 절연 재료로 만들어지는 칩 패키지 구조체.
  6. 제5항에 있어서, 상기 열 전도 재료는 상기 성형가능한 절연 재료로 균일하게 도핑되는 칩 패키지 구조체.
  7. 제5항에 있어서, 상기 열 전도 재료는 그래핀, 흑연 시트, 또는 붕소 질화물 시트 중 하나 이상을 포함하는 칩 패키지 구조체.
  8. 제5항에 있어서, 상기 성형가능한 절연 재료는 에폭시 수지 또는 폴리이미드 중 적어도 하나를 포함하는 칩 패키지 구조체.
  9. 제1항에 있어서, 상기 칩은 와이어 본딩 칩 또는 플립 칩 중 어느 하나를 포함하는 칩 패키지 구조체.
  10. 제1항에 있어서, 상기 칩 패키지 구조체는 다수의 솔더 볼들을 더 포함하고, 상기 다수의 솔더 볼들은 상기 기판의 하부 표면 상에 어레이로 배치되는 칩 패키지 구조체.
  11. 칩 패키지 구조체를 제조하기 위한 방법으로서,
    기판을 제공하고, 상기 기판의 상부 표면 상에 다수의 칩들 및 다수의 개별 디바이스들을 패키지하는 단계;
    절연 층 및 열 전도 층을 포함하는 열 방산 장치를 제공하는 단계; 및
    상기 기판의 상기 상부 표면에 상기 열 방산 장치를 적층하여, 상기 절연 층이 상기 다수의 칩들의 외부 표면들, 상기 다수의 개별 디바이스들의 외부 표면들, 및 상기 기판의 상기 상부 표면을 완전히 둘러싸고 그들에 접착하는 단계
    를 포함하는 방법.
  12. 제11항에 있어서, 상기 기판의 상기 상부 표면에 상기 열 방산 장치를 적층하여, 상기 절연 층이 상기 다수의 칩들의 외부 표면들, 상기 다수의 개별 디바이스들의 외부 표면들, 및 상기 기판의 상기 상부 표면을 완전히 둘러싸고 그들에 접착하는 단계는,
    상기 절연 층을 제1 온도로 가열하고, 상기 절연 층이 상기 다수의 칩들의 상기 외부 표면들, 상기 다수의 개별 디바이스들의 상기 외부 표면들, 및 상기 기판의 상기 상부 표면을 완전히 둘러싸고 그들에 접착할 때까지 제1 압력으로 제1 시간 기간 동안 상기 절연 층을 계속 적층하는 단계;
    상기 절연 층을 제2 온도로 가열하고, 제2 시간 기간 동안 상기 제2 온도를 유지하여, 상기 절연 층을 경화시키는 단계;
    상기 열 전도 층을 제3 온도로 가열하고, 상기 열 전도 층이 상기 절연 층의 상부 표면에 접착할 때까지 제2 압력으로 제3 시간 기간 동안 상기 열 전도 층을 계속 적층하는 단계; 및
    상기 열 전도 층을 제4 온도로 가열하고, 제4 시간 기간 동안 상기 제4 온도를 유지하여, 상기 열 전도 층을 경화시키는 단계를 포함하는 방법.
  13. 제11항에 있어서, 상기 기판의 상기 상부 표면에 상기 열 방산 장치를 적층하여, 상기 절연 층이 상기 다수의 칩들의 외부 표면들, 상기 다수의 개별 디바이스들의 외부 표면들, 및 상기 기판의 상기 상부 표면을 완전히 둘러싸고 그들에 접착하는 단계는,
    적층되는 상기 절연 층과 상기 열 전도 층을, 상기 열 방산 장치로서 형성하기 위해 상기 열 전도 층을 상기 절연 층에 적층하는 단계;
    상기 절연 층이 상기 기판의 상기 상부 표면을 향하도록 유지시키고, 상기 열 방산 장치를 제1 온도로 가열하고, 상기 절연 층이 상기 다수의 칩들의 상기 외부 표면들, 상기 다수의 개별 디바이스들의 상기 외부 표면들, 및 상기 기판의 상기 상부 표면을 완전히 둘러싸고 그들에 접착할 때까지 제1 압력으로 제1 시간 기간 동안 상기 열 방산 장치를 계속 적층하는 단계; 및
    상기 열 방산 장치를 제2 온도로 가열하고, 제2 시간 기간 동안 상기 제2 온도를 유지하여, 상기 열 방산 장치를 경화시키는 단계를 포함하는 방법.
KR1020170183330A 2016-12-30 2017-12-29 칩 패키지 구조체 및 그 제조 방법 KR102082252B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201611258231.8 2016-12-30
CN201611258231.8A CN106684057B (zh) 2016-12-30 2016-12-30 芯片封装结构及其制造方法

Publications (2)

Publication Number Publication Date
KR20180079202A true KR20180079202A (ko) 2018-07-10
KR102082252B1 KR102082252B1 (ko) 2020-05-27

Family

ID=58873521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170183330A KR102082252B1 (ko) 2016-12-30 2017-12-29 칩 패키지 구조체 및 그 제조 방법

Country Status (6)

Country Link
US (1) US10903135B2 (ko)
EP (1) EP3343610A1 (ko)
KR (1) KR102082252B1 (ko)
CN (1) CN106684057B (ko)
TW (1) TWI663695B (ko)
WO (1) WO2018121162A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684057B (zh) * 2016-12-30 2019-10-22 华为技术有限公司 芯片封装结构及其制造方法
CN110060961B (zh) 2018-01-19 2021-07-09 华为技术有限公司 一种晶圆封装器件
US10720416B2 (en) * 2018-08-15 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package including thermal relaxation block and manufacturing method thereof
US10973114B2 (en) * 2018-10-29 2021-04-06 L3 Technologies, Inc. Indium-based interface structures, apparatus, and methods for forming the same
CN109738063B (zh) * 2019-01-10 2021-02-19 南京工业职业技术大学 一种增强热量吸收的亚太赫兹波探测器
WO2020168518A1 (zh) * 2019-02-21 2020-08-27 华为技术有限公司 封装结构及其制备方法
TWI723802B (zh) * 2020-03-12 2021-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN111564430B (zh) * 2020-06-19 2022-08-19 青岛歌尔智能传感器有限公司 ***级封装结构和电子设备
CN112382615B (zh) * 2020-11-05 2023-03-10 海光信息技术股份有限公司 功率器件封装结构、封装方法及封装***
CN112666008A (zh) * 2020-11-26 2021-04-16 山东云海国创云计算装备产业创新中心有限公司 一种SoC封装互连结构剪切可靠性等效测试装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057358A (ko) * 2001-12-27 2003-07-04 폴리마테크 컴퍼니 리미티드 전자소자를 냉각하는 방법 및 그 방법을 이용하는열전도성 쉬트
JP2004104115A (ja) * 2002-08-21 2004-04-02 Matsushita Electric Ind Co Ltd パワーモジュール及びその製造方法
JP2015035567A (ja) * 2013-08-09 2015-02-19 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
US6963141B2 (en) * 1999-12-31 2005-11-08 Jung-Yu Lee Semiconductor package for efficient heat spreading
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
US20050039884A1 (en) * 2003-08-20 2005-02-24 Ivan Pawlenko Conformal heat sink
KR100886292B1 (ko) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
JP2008108782A (ja) 2006-10-23 2008-05-08 Nec Electronics Corp 電子装置およびその製造方法
US8202765B2 (en) 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
CN102208373A (zh) 2010-03-30 2011-10-05 力成科技股份有限公司 芯片封装结构及其制造方法
CN102371739A (zh) * 2010-08-26 2012-03-14 富葵精密组件(深圳)有限公司 胶片及其制作方法
CN102683302A (zh) 2011-03-08 2012-09-19 中国科学院微电子研究所 一种用于单芯片封装和***级封装的散热结构
TW201320263A (zh) * 2011-11-11 2013-05-16 Chipmos Technologies Inc 加強散熱的封裝結構
CN102692000A (zh) * 2012-06-04 2012-09-26 山西山地新源科技有限公司 用于led大功率照明模组的石墨基板及制作工艺
US9159643B2 (en) * 2012-09-14 2015-10-13 Freescale Semiconductor, Inc. Matrix lid heatspreader for flip chip package
WO2014045671A1 (ja) * 2012-09-21 2014-03-27 株式会社村田製作所 電子機器
US8575767B1 (en) * 2012-10-06 2013-11-05 Ixys Corporation Reflow of thermoplastic sheet for passivation of power integrated circuits
CN104620373A (zh) * 2012-12-18 2015-05-13 富士电机株式会社 半导体装置
JP6393092B2 (ja) * 2013-08-07 2018-09-19 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
US10319660B2 (en) 2013-10-31 2019-06-11 Nxp Usa, Inc. Semiconductor device packages using a thermally enhanced conductive molding compound
JP6620989B2 (ja) * 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
CN106684057B (zh) * 2016-12-30 2019-10-22 华为技术有限公司 芯片封装结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057358A (ko) * 2001-12-27 2003-07-04 폴리마테크 컴퍼니 리미티드 전자소자를 냉각하는 방법 및 그 방법을 이용하는열전도성 쉬트
JP2004104115A (ja) * 2002-08-21 2004-04-02 Matsushita Electric Ind Co Ltd パワーモジュール及びその製造方法
JP2015035567A (ja) * 2013-08-09 2015-02-19 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Also Published As

Publication number Publication date
US10903135B2 (en) 2021-01-26
TWI663695B (zh) 2019-06-21
CN106684057A (zh) 2017-05-17
CN106684057B (zh) 2019-10-22
WO2018121162A1 (zh) 2018-07-05
EP3343610A1 (en) 2018-07-04
KR102082252B1 (ko) 2020-05-27
US20180190569A1 (en) 2018-07-05
TW201841315A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
KR102082252B1 (ko) 칩 패키지 구조체 및 그 제조 방법
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
US20160181125A1 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US7772692B2 (en) Semiconductor device with cooling member
TWI309549B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
JP5484429B2 (ja) 電力変換装置
US11387159B2 (en) Chip package
TWI508238B (zh) 晶片散熱系統
CN102800636B (zh) 电子元件封装体及其制造方法
US9349671B2 (en) Integrated circuit chip comprising electronic device and electronic system
KR20130115456A (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
CN111180434A (zh) 封装结构及封装方法
TW201740526A (zh) 用於封裝上元件之電路之機械相容的以及導電及導熱的引線架
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
TW200830975A (en) PCB structure having heat-dissipating member
CN114446903A (zh) 封装器件、封装模组和电子设备
JP2012138475A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP3164067U (ja) 回路板
JP2017017229A (ja) 半導体装置
JP6528730B2 (ja) 半導体装置
CN103050454A (zh) 堆迭封装构造
TW200421571A (en) Semiconductor device
KR101897304B1 (ko) 파워 모듈
JP4237116B2 (ja) 半導体装置およびその製造方法
CN110676232A (zh) 一种半导体器件封装结构及其制作方法、一种电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right