KR20180015553A - 디스플레이 장치 및 전자 장치의 제어 방법 - Google Patents

디스플레이 장치 및 전자 장치의 제어 방법 Download PDF

Info

Publication number
KR20180015553A
KR20180015553A KR1020160178436A KR20160178436A KR20180015553A KR 20180015553 A KR20180015553 A KR 20180015553A KR 1020160178436 A KR1020160178436 A KR 1020160178436A KR 20160178436 A KR20160178436 A KR 20160178436A KR 20180015553 A KR20180015553 A KR 20180015553A
Authority
KR
South Korea
Prior art keywords
luminance
correction coefficient
value
pixel
pixels
Prior art date
Application number
KR1020160178436A
Other languages
English (en)
Inventor
정길수
김병철
김성열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160178436A priority Critical patent/KR20180015553A/ko
Priority to US15/480,824 priority patent/US10430142B2/en
Priority to CN201710235839.7A priority patent/CN107689206B/zh
Priority to PCT/KR2017/007815 priority patent/WO2018026121A1/en
Priority to EP17837173.8A priority patent/EP3459068B1/en
Publication of KR20180015553A publication Critical patent/KR20180015553A/ko
Priority to US16/556,825 priority patent/US10719288B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 장치가 개시된다. 디스플레이 장치는, 복수의 디스플레이 모듈을 포함하는 디스플레이, 복수의 디스플레이 모듈 각각을 구성하는 발광 픽셀에 대응되는 제1 휘도 보정 계수 및 발광 픽셀 중 심(seam) 영역에 인접한 적어도 하나의 타겟 픽셀에 대응되는 제2 휘도 보정 계수를 저장하는 스토리지 및, 타겟 픽셀에 제2 휘도 보정 계수를 적용하고, 나머지 픽셀에 제1 휘도 보정 계수를 적용하여 디스플레이를 구동하는 프로세서를 포함할 수 있다. 여기서, 제2 휘도 보정 계수는, 심 영역을 보상하기 위한 타겟 휘도 값에 기초하여 산출된 휘도 보정 계수가 될 수 있다.

Description

디스플레이 장치 및 전자 장치의 제어 방법 {Display apparatus and control method of Electronic apparatus}
본 발명은 디스플레이 장치 및 전자 장치의 제어 방법에 관한 것으로, 더욱 상세하게는 복수의 디스플레이 모듈을 포함하는 디스플레이 장치 및 전자 장치의 제어 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
이러한 발광 다이오드는 발광소자 패키지의 형태로 대량 생산이 가능하다. 대량 생산된 발광소자 패키지는 성능 및 특성을 검사하여 양품만 취합 되며, 각 발광소자 패키지의 광도 등의 특성에 따라 분류하여 광원으로 사용된다.
하지만, 다수의 LED 모듈(또는 캐비넷)을 이용하여 디스플레이 패널을 구성하는 경우, LED 모듈의 조립 공차로 인한 암선(또는 휘선)이 발생하게 된다는 문제점이 있다.
본 발명은 상술한 필요성에 따른 것으로, 본 발명의 목적은, 심(seam) 영역에 인접한 발광 픽셀의 휘도 조정을 통해 모든 계조의 입력 신호에 대해 심 영역 제거가 가능한 디스플레이 장치 및 전자 장치의 제어 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 디스플레이 장치는, 복수의 디스플레이 모듈을 포함하는 디스플레이, 상기 복수의 디스플레이 모듈 각각을 구성하는 발광 픽셀에 대응되는 제1 휘도 보정 계수 및 상기 발광 픽셀 중 심(seam) 영역에 인접한 적어도 하나의 타겟 픽셀에 대응되는 제2 휘도 보정 계수를 저장하는 스토리지 및, 상기 타겟 픽셀에 상기 제2 휘도 보정 계수를 적용하고, 나머지 픽셀에 상기 제1 휘도 보정 계수를 적용하여 상기 디스플레이를 구동하는 프로세서를 포함하며, 상기 제2 휘도 보정 계수는, 상기 심 영역을 보상하기 위한 타겟 휘도 값에 기초하여 산출된 휘도 보정 계수가 될 수 있다.
여기서, 상기 제2 휘도 보정 계수는, 상기 발광 픽셀 각각에 상기 제1 휘도 보정 계수를 적용한 상태에서 상기 심 영역을 보상하기 위한 상기 타겟 휘도 값에 기초하여 산출된 휘도 보정 계수가 될 수 있다.
여기서, 상기 제1 휘도 보정 계수는, 상기 복수의 디스플레이 모듈 각각을 구성하는 상기 발광 픽셀 간 유니포미티(Uniformity)를 위해 캘리브레이션된 휘도 보정 계수가 될 수 있다.
또한, 상기 타겟 휘도 값은, 상기 심 영역을 보상하기 위한 보상 계조 값에 대응되는 휘도 값이 될 수 있다.
또한, 상기 보상 계조 값은, 상기 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 모델링하여 산출될 수 있다.
또한, 상기 보상 계조 값은, 상기 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 가우시안 함수 형태로 모델링하고, 모델링된 각 가우시안 함수가 교차되는 지점의 휘도 값이 기설정된 휘도 값이 되도록 산출될 수 있다.
이 경우, 상기 기설정된 휘도 값은, 심 영역을 가지지 않는 복수의 인접 픽셀 각각에 대응되는 가우시안 함수가 교차되는 지점의 휘도 값이 될 수 있다.
또한, 상기 프로세서는, 상기 제2 휘도 보정 계수를 상기 타겟 픽셀에 적용한 후, 상기 제2 휘도 보정 계수에 따른 입력 영상의 계조 별 휘도 값과, 상기 제1 휘도 보정 계수에 따른 상기 입력 영상의 계조 별 휘도 값을 비교하여, 상기 입력 영상의 계조 값을 보정하여 출력 영상을 렌더링할 수 있다.
또한, 상기 프로세서는, 상기 타겟 픽셀에 디스플레이되는 영상의 계조 값이 기설정된 계조 값 이하인 경우, 상기 타겟 픽셀에 대응되는 상기 입력 영상의 계조 값을 보정하여 상기 출력 영상을 렌더링하며, 상기 입력 영상의 계조 값은,
상기 제2 휘도 보정 계수에 따라 조정된 휘도 값이, 상기 타겟 픽셀에 디스플레이되는 영상의 계조 값에 기초하여 상향 조정되거나, 하향 조정되도록 보정될 수 있다.
또한, 상기 타겟 픽셀은, 상기 디스플레이에서 상기 심 영역에 인접한 복수의 픽셀 중 기설정된 간격으로 이격된 적어도 하나의 픽셀을 포함할 수 있다.
또한, 상기 타겟 픽셀은, 상기 심 영역의 일 측으로 인접한 픽셀 영역에 포함된 복수의 제1 픽셀 및 타 측으로 인접한 픽셀 영역에 포함된 복수의 제2 픽셀 중 Zig-zag 형상으로 위치한 복수의 제1 픽셀 및 제2 픽셀을 포함할 수 있다.
여기서, 상기 디스플레이 모듈은, 적어도 하나의 LED 소자를 포함하는 LED 모듈 또는 복수의 LED 모듈들이 연결된 LED 캐비넷(cabinet)으로 구현될 수 있다.
한편, 본 발명의 일 실시 예에 따른 디스플레이에 포함된 복수의 디스플레이 모듈 각각을 구성하는 발광 픽셀에 대응되는 제1 휘도 보정 계수를 저장하는 전자 장치의 제어 방법에 있어서, 상기 발광 픽셀에 상기 제1 휘도 보정 계수를 적용하여 심(seam) 영역 보상을 위한 타겟 휘도 값을 산출하는 단계 및, 상기 타겟 휘도 값에 기초하여 상기 심(seam) 영역에 인접한 적어도 하나의 타겟 픽셀에 대응되는 제2 휘도 보정 계수를 산출하는 단계를 포함할 수 있다.
여기서, 상기 제1 휘도 보정 계수는, 상기 복수의 디스플레이 모듈 각각을 구성하는 상기 발광 픽셀 간 유니포미티(Uniformity)를 위해 캘리브레이션된 휘도 보정 계수이며, 상기 타겟 휘도 값은, 상기 심 영역을 보상하기 위한 보상 계조 값에 대응되는 휘도 값이 될 수 있다.
또한, 상기 제2 휘도 보정 계수를 산출하는 단계는, 상기 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 모델링하여 상기 보상 계조 값을 산출할 수 있다.
또한, 상기 제2 휘도 보정 계수를 산출하는 단계는, 상기 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 가우시안 함수 형태로 모델링하는 단계 및, 상기 모델링된 각 가우시안 함수가 교차되는 지점의 휘도 값이 기설정된 휘도 값이 되도록 상기 보상 계조 값을 산출하는 단계를 포함할 수 있다.
또한, 상기 기설정된 휘도 값은, 심 영역을 가지지 않는 복수의 인접 픽셀 각각에 대응되는 가우시안 함수가 교차되는 지점의 휘도 값이 될 수 있다.
또한, 상기 디스플레이에서 상기 심 영역에 인접한 복수의 픽셀 중 기설정된 간격으로 이격된 적어도 하나의 픽셀을 상기 타겟 픽셀로 결정하는 단계를 포함할 수 있다.
또한, 상기 타겟 픽셀로 결정하는 단계는, 상기 심 영역의 일 측으로 인접한 픽셀 영역에 포함된 복수의 제1 픽셀 및 타 측으로 인접한 픽셀 영역에 포함된 복수의 제2 픽셀 중 Zig-zag 형상으로 위치한 복수의 제1 픽셀 및 제2 픽셀을 상기 타겟 픽셀로 결정할 수 있다.
또한, 상기 타겟 픽셀의 상기 제2 휘도 보정 계수에 따른 휘도 증가가, 상기 타겟 픽셀로 선택되지 않은 적어도 하나의 주변 픽셀로 전가하는 휘도량을 산출하는 단계 및, 상기 산출된 휘도량에 기초하여 상기 주변 픽셀의 제1 휘도 보정 계수를 수정하는 단계를 포함할 수 있다.
또한, 상기 전자 장치는, 상기 복수의 디스플레이 모듈 각각을 구성하는 픽셀의 사이즈 및 픽셀 간 간격에 대한 정보를 더 저장하며, 상기 디스플레이를 촬영한 계측 데이터 및 상기 픽셀의 사이즈 및 픽셀 간 간격에 대한 정보에 기초하여 상기 픽셀 간 거리를 도출하고, 상기 도출된 픽셀 간 거리에 기초하여 상기 심 영역을 검출하는 단계를 더 포함할 수 있다.
이상 설명한 바와 같이 본 발명의 다양한 실시 예에 따르면, 모든 계조의 입력 신호에 대해 심 영역 제거가 가능하게 되므로, 사용자에게 제공되는 화질이 향상될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 장치의 구성을 개략적으로 설명하기 위한 도면이다.
도 2a는 본 발명의 일 실시 예에 따른 디스플레이 장치의 구성을 나타내는 블럭도이다.
도 2b는 본 발명의 일 실시 예에 따른 전자 장치의 구성을 나타내는 블럭도이다.
도 3은 본 발명의 일 실시 예에 따른 휘도 보정 계수의 일 예를 나타내는 도면이다.
도 4a 내지 도 4d는 본 발명의 일 실시 예에 따른 심 영역 검출 방법을 설명하기 위한 도면들이다.
도 5a 및 도 5b, 도 6a 내지 도 6d, 도 7, 도 8a 및 도 8b, 도 9a 및 도 9b는 본 발명의 일 실시 예에 따른 휘도 보정 계수 보상 방법을 설명하기 위한 도면들이다.
도 10은 본 발명의 일 실시 예에 따른 영상 계조 보정 방법을 설명하기 위한 도면이다.
도 11, 도 12, 도 13a 및 도 13b는 본 발명의 다른 실시 예에 따른 타겟 픽셀 결정 방법을 설명하기 위한 도면들이다.
도 14는 본 발명의 일 실시 예에 따른 디스플레이 장치의 세부 동작을 설명하기 위한 블록도이다.
도 15는 본 발명의 일 실시 예에 따른 디스플레이 장치의 제어 방법을 설명하기 위한 흐름도이다.
도 16은 본 발명의 일 실시 예에 따른 전자 장치의 제어 방법을 설명하기 위한 흐름도이다.
이하 본 발명의 다양한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 장치의 구성을 개략적으로 설명하기 위한 도면이다.
도 1에 도시된 바에 따르면, 본 발명의 일 실시 예에 따른 디스플레이 장치(100)는 복수의 디스플레이 모듈(110-1, 110-2, 110-3, 110-4....)을 물리적으로 연결한 형태로 구현될 수 있다. 여기서, 복수의 디스플레이 모듈 각각은 매트릭스 형태로 배열되는 다수의 픽셀, 예를 들어 자발광 픽셀들을 포함할 수 있다. 특히, 디스플레이 모듈은 다수의 픽셀 각각이 LED 픽셀로 구현되는 LED 모듈 또는 복수의 LED 모듈들이 연결된 LED 캐비넷(cabinet)으로 구현될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 디스플레이 모듈은, LCD(liquid crystal display), OLED(organic LED) AMOLED(active-matrix OLED), PDP(Plasma Display Panel) 등으로 구현될 수도 있다. 다만, 이하에서는 설명의 편의를 위하여 디스플레이 모듈 각각이 LED 모듈 또는 LED 캐비넷으로 구현되는 경우를 상정하여 설명하도록 한다.
이와 같은 단위 디스플레이 모듈을 이용하여 디스플레이(110)를 구성하는 경우, 다양한 사이즈 및/또는 형상의 디스플레이(110)를 구현할 수 있으나, 디스플레이 모듈의 조립 공차로 인한 심(seam)이 발생하게 된다. 여기서, 심은 암선 또는 휘선의 형태가 될 수 있으나, 이하에서는 설명의 편의를 위해 암선인 경우를 상정하여 설명하도록 한다.
이에 따른 문제점을 해결하기 위해, 본 발명의 일 실시 예에서는 각 디스플레이 모듈에 디스플레이되는 영상의 계조 뿐 아니라, 각 디스플레이 모듈을 구성하는 픽셀 자체의 휘도 값(예를 들어, 최대 계조에 대응되는 최대 휘도 값)을 조정할 수 있는데, 이하에서는 본 발명의 다양한 실시 예들에 대해 설명하도록 한다.
도 2a는 본 발명의 일 실시 예에 따른 디스플레이 장치의 구성을 나타내는 블럭도이다.
도 2a에 따르면, 디스플레이 장치(100)는 디스플레이(110), 스토리지(120) 및 프로세서(130)를 포함한다.
디스플레이(110)는 복수의 디스플레이 모듈을 포함한다. 특히, 디스플레이(110)는 복수의 디스플레이 모듈을 연결하여 조립한 형태로 구성될 수 있다. 여기서, 복수의 디스플레이 모듈 각각은 매트릭스 형태로 배열되는 다수의 픽셀, 예를 들어 자발광 픽셀들을 포함할 수 있다. 일 실시 예에 따라 디스플레이(110)는 복수의 LED 모듈(적어도 하나의 LED 소자를 포함하는 LED 모듈) 및/또는, 복수의 LED 캐비넷(cabinet)으로 구현될 수 있다. 또한 LED 모듈은 복수 개의 LED 픽셀들을 포함할 수 있는데, 일 예에 따라 LED 픽셀은 RGB LED로 구현될 수 있으며, RGB LED는 RED LED, GREEN LED 및 BLUE LED를 함께 포함할 수 있다.
스토리지(120)는 디스플레이 장치(100)의 동작에 필요한 다양한 데이터를 저장한다.
스토리지(120)는 비휘발성 메모리, 휘발성 메모리, 하드 디스크 드라이브(HDD) 또는 솔리드 스테이트 드라이브(SSD), 디스플레이 장치(100)에 장착되는 메모리 카드(예를 들어, micro SD 카드, USB 메모리 등), 외부 입력 포트에 연결가능한 외부 메모리(예를 들어, USB 메모리 등) 등으로 구현될 수 있다.
스토리지(120)는 Binning group에 대한 정보, 픽셀 별 최대 휘도에 대한 정보, 픽셀 별 색상에 대한 정보 등을 저장할 수 있다. 여기서, Binning group 이란, LED 픽셀의 경우 최대한 동일한 특성(휘도, 색좌표 등)을 갖는 LED 픽셀 그룹이 될 수 있다.
특히, 스토리지(120)는 복수의 디스플레이 모듈 중 적어도 하나를 구성하는 적어도 하나의 발광 픽셀에 대응되는 휘도 보정 계수를 저장할 수 있다.
일 실시 예에 따라 스토리지(120)는 복수의 디스플레이 모듈 각각을 구성하는 발광 픽셀 각각에 대응되는 제1 휘도 보정 계수를 저장할 수 있다.
예를 들어, 발광 픽셀이 LED 픽셀과 같은 자발광 픽셀로 구현되는 경우, 복수의 LED 픽셀 간 유니포미티(uniformity) 특성을 위해 최대 휘도(luminance)를 기준휘도에 맞추기 위하여 휘도 보정 계수(correction coefficient)를 활용하여 캘리브레이션을 통해 휘도를 하향 조정하게 된다. 이 경우, 제1 휘도 보정 계수는 도 3에 도시된 바와 같이 타겟 R/G/B를 구현하기 위한 3*3 매트릭스 형태가 될 수 있으며, 각 픽셀에 서로 다른 휘도 보정 계수를 적용하여 최대 휘도가 기준 휘도가 되도록 하여 유니포미티(uniformity)를 구현할 수 있게 된다. 또한, R/G/B 요소 각각에 대응되는 3*3 매트릭스 형태의 파라미터에 기초하여 타겟 휘도를 구현하면서, 색 온도 또한 유니포미티(uniformity)를 갖도록 캘리브레이션될 수 있다.
한편, 기준 휘도는 가장 낮은 휘도를 갖는 LED 픽셀에 기초하여 설정될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 가장 낮은 최대 휘도값을 가지는 LED 픽셀의 90% 정도의 휘도 값을 기준 휘도 값으로 설정할 수 있다.
또한, 스토리지(120)는 복수의 디스플레이 모듈 각각을 구성하는 발광 픽셀 중 심(seam) 영역에 인접한 적어도 하나의 타겟 픽셀에 대응되는 제2 휘도 보정 계수를 저장할 수 있다. 여기서, 제2 휘도 보정 계수는, 심 영역을 보상하기 위한 타겟 휘도 값에 기초하여 산출된 휘도 보정 계수가 될 수 있다. 또한, 제2 휘도 보정 계수는 발광 픽셀 각각에 제1 휘도 보정 계수를 적용하여 유니포미티(uniformity)를 구현한 상태에서 심 영역을 보상하기 위한 타겟 휘도 값에 기초하여 산출된 휘도 보정 계수가 될 수 있다. 여기서, 타겟 휘도 값은, 심 영역을 보상하기 위한 보상 계조 값에 대응되는 휘도 값이 될 수 있다. 또한, 보상 계조 값은, 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 모델링하여 산출될 수 있다. 또한, 보상 계조 값은, 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 가우시안 함수 형태로 모델링하고, 모델링된 각 가우시안 함수가 교차되는 지점의 휘도 값이 기설정된 휘도 값이 되도록 산출된 값일 수 있다.
또한, 스토리지(120)는 복수의 디스플레이 모듈 각각을 구성하는 픽셀의 개수, 픽셀의 사이즈 및 픽셀 간 간격에 대한 정보를 더 저장할 수 있다. 예를 들어, LED 모듈이 M*N개의 픽셀 개수, 픽셀 사이즈 2.1mm, 픽셀의 중심 간 거리 2.5mm로 구성되었음을 나타내는 정보를 저장할 수 있다.
프로세서(130)는 디스플레이 장치(100)의 전반적인 동작을 제어한다. 여기서, 프로세서(130)는 중앙처리장치(central processing unit(CPU)), controller, 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 또는 그 이상을 포함할 수 있다.
또한, 프로세서(130)는 영상에 대응되는 그래픽 처리를 위한 그래픽 프로세서(Graphic Processing Unit, 미도시)를 포함할 수 있다. 프로세서(130)는 코어(core, 미도시)와 GPU(미도시)를 포함하는 SoC(System On Chip)로 구현될 수 있다. 프로세서(130)는 싱글 코어, 듀얼 코어, 트리플 코어, 쿼드 코어 및 그 배수의 코어를 포함할 수 있다.
본 발명의 일 실시 예에 따르면 프로세서(130)는 타겟 픽셀에 제2 휘도 보정 계수를 적용하고, 나머지 픽셀에 제1 휘도 보정 계수를 적용하여 디스플레이를 구동할 수 있다. 여기서, 타겟 픽셀은, 심 영역에 인접한 적어도 하나의 발광 픽셀이 될 수 있다. 또한, 타겟 픽셀은, 디스플레이(110)에서 심 영역에 인접한 복수의 픽셀 중 기설정된 간격으로 이격된 적어도 하나의 픽셀을 포함할 수 있다. 또한, 타겟 픽셀은, 심 영역의 일 측으로 인접한 픽셀 영역에 포함된 복수의 제1 픽셀 및 타 측으로 인접한 픽셀 영역에 포함된 복수의 제2 픽셀 중 Zig-zag 형상으로 위치한 복수의 제1 픽셀 및 제2 픽셀을 포함할 수 있다.
또한, 제2 휘도 보정 계수는, 상술한 바와 같이 심 영역을 보상하기 위한 타겟 휘도 값에 기초하여 산출된 휘도 보정 계수가 될 수 있다.
또한, 프로세서(130)는 제2 휘도 보정 계수를 타겟 픽셀에 적용한 후, 제2 휘도 보정 계수에 따른 입력 영상의 계조 별 휘도 값과, 제1 휘도 보정 계수에 따른 입력 영상의 계조 별 휘도 값을 비교하여, 입력 영상의 계조 값을 보정하여 출력 영상을 렌더링할 수 있다.
또한, 프로세서(130)는 타겟 픽셀에 디스플레이되는 영상의 계조 값이 기설정된 계조 값 이하인 경우, 타겟 픽셀에 대응되는 입력 영상의 계조 값을 보정하여 출력 영상을 렌더링할 수 있다. 여기서, 입력 영상의 계조 값은, 제2 휘도 보정 계수에 따라 조정된 휘도 값이, 타겟 픽셀에 디스플레이되는 영상의 계조 값에 기초하여 상향 조정되거나, 하향 조정되도록 보정된 값일 수 있다.
본 발명의 일 실시 예에 따르면, 제1 및 제2 휘도 보정 계수는 프로세서(130)에 의해 산출될 수 있다. 즉, 프로세서(130)는 외부 촬영 장치로부터 촬영된 이미지를 수신하여 직접 제1 및 제2 휘도 보정 계수 중 적어도 하나는 프로세서(130)에 의해 산출될 수 있다. 본 발명의 일 실시 예에 따르면 프로세서(130)는 디스플레이(110)의 심(seam) 영역에 인접한 적어도 하나의 타겟 픽셀의 제1 휘도 보정 계수를 스토리지(120)로부터 획득한다. 이어서, 프로세서(130)는 심 영역을 제거하기 위한 보상 계조 값에 기초하여 획득된 제1 휘도 보정 계수를 보상하여 제2 휘도 보정 계수를 획득하고, 제2 휘도 보정 계수를 타겟 픽셀에 적용할 수 있다.
다만, 다른 실시 예에 따르면, 제1 및 제2 휘도 보정 계수는 디스플레이 장치(100)와 별도의 전자 장치(예를 들어, 색측기, 색차계, 계측기(도 4a), PC 등)에 의해 산출될 수 있다. 이 경우 전자 장치는 디스플레이(110) 촬영을 위한 카메라를 구비하거나, 외부 촬영 장치로부터 촬영 이미지를 수신하는 것도 가능하다.
도 2b는 본 발명의 일 실시 예에 따른 전자 장치의 구성을 나타내는 블럭도이다. 도 2b에 따르면, 전자 장치(200)는 카메라(210), 스토리지(220) 및 프로세서(230)를 포함한다. 도 2b에서는 전자 장치(200)에 카메라(210)가 구비된 경우를 상정하여 설명하도록 한다. 여기서, 스토리지(220)는 디스플레이 장치(100)에 구비된 스토리지(210)와 동일한 데이터를 저장할 수 있다.
< 심 영역 검출 >
일 실시 예에 따라 프로세서(230)는 카메라(210)를 통해 디스플레이 장치(100)의 디스플레이(110)를 촬영한 계측 데이터 및 스토리지(220)로부터 획득된 모듈 내 픽셀 개수, 픽셀 사이즈 및 픽셀 간 간격에 대한 정보에 기초하여, 픽셀 간 거리를 도출하고, 도출된 픽셀 간 거리에 기초하여 심 영역을 검출할 수 있다. 여기서, 계측 데이터는 각 픽셀 영역이 최대 계조 값, 예를 들어 255 계조 값(영상이 RGB의 각 색 신호에 대해 256 단계의 계조를 가지는 경우)을 갖는 샘플 영상(예를 들어, Full white 영상)을 디스플레이하는 상태에서 디스플레이(110)를 촬영한 데이터가 될 수 있다. 또한, 계측 데이터는 각 발광 픽셀에 유니포미티를 위한 제1 휘도 보정 계수가 적용된 상태에서 샘플 영상을 촬영한 데이터가 될 수 있다. 도 4a는 계측 데이터의 일 예(410)를 나타낸다.
구체적으로, 프로세서(230)는 도 4a에 도시된 바와 같은 계측 데이터(410)로부터 도 4b에 도시된 바와 같이 각 픽셀 영역의 Peak Intensity를 도출하고, 도 4c에 도시된 바와 같이 Peak Intensity 기준으로 휘도 레벨을 낮추어 가며 픽셀 예상 영역을 확장할 수 있다. 이 경우, 프로세서(230)는 확장된 예상 픽셀 영역이 서로 오버랩되지 않으면서 스토리지(220)에 저장된 픽셀 사이즈에 일치하는 수준까지 픽셀 예상 영역을 확장하여 최종 예상 픽셀 영역을 결정하고 이에 기초하여 픽셀 간 간격을 도출할 수 있다. 이에 따라 기존의 Peak Intensity 만을 고려하던 알고리즘에서 심이 아닌 영역들이 심으로 간주되는 경우와 달리, 영역 확장에 기초하여 center를 보정함에 따라 일반 픽셀 간격으로 수정될 수 있게 된다.
다만, 이에 한정되는 것은 아니며, 픽셀 간 간격은 다른 방식으로 도출가능하다. 예를 들어, 도4d에 도시된 바와 같이 빔 폼 측정 전에 계측기 초점을 조절하여 디스플레이 픽셀의 발광 형태가 아닌 물리적 크기가 정확히 측정되도록 하여, 한 픽셀에 해당하는 CCD 영상 크기 MxN을 도출한다. 다음으로, 한 픽셀에 해당되는 CCD 크기와 같은 크기의 윈도우 MxN을 정의한다. 이어서, 정의한 윈도우를 빔 폼 측정한 계측 영상 내에서 스캔 라인별로 상/하/좌/우 움직이면서 윈도우 내 평균 Intensity가 최대인 곳을 사용자가 정의한 일정 영역에서 찾은 후, 윈도우의 center를 픽셀의 center로 간주한다. 인접한 픽셀의 center 간 거리를 픽셀 간 간격으로 결정한다.
이어서, 프로세서(230)는 도출된 픽셀 간 간격과 스토리지(220)로부터 획득된 기준 픽셀 간 간격을 비교하여 심 영역을 검출할 수 있다. 즉, 도출된 픽셀 간 간격이 기준 픽셀 간 간격보다 기설정된 임계값 보다 큰 경우 해당 영역을 암선이 발생되는 심 영역으로 결정할 수 있다. 설명의 편의를 위해 암선인 경우를 상정하여 설명하고 있지만, 기설정된 임계값 보다 작은 경우 해당 영역을 휘선이 발생되는 심 영역이 될 수 있다.
이와 같이 검출된 심 영역에 대한 정보, 예를 들어 심 영역의 위치 및 심 영역의 크기에 대한 정보는 스토리지(220)에 저장될 수 있다.
다만, 상술한 심 영역 검출 방법은 일 예에 불과하며, 심 영역은 다른 방법에 따라 검출되는 것도 가능하다.
<제2 휘도 보정 계수 산출(또는 제1 휘도 보정 계수 보상)>
프로세서(230)는 심 영역에 대한 정보 및 심 영역에 인접한 적어도 하나의 타겟 픽셀의 휘도 보정 계수를 스토리지(220)로부터 획득하고, 심 영역을 보상하기 위한 보상 계조 값에 기초하여 타겟 픽셀에 대한 제2 휘도 보정 계수를 산출할 수 있다. 또는 심 영역을 보상하기 위한 보상 계조 값에 기초하여 제1 휘도 보정 계수를 보정하여 제2 휘도 보정 계수를 획득할 수 있다.
구체적으로, 프로세서(230)는 심 영역을 제거하기 위해 타겟 픽셀 영역에서 제공되어야 하는 보상 계조 값에 대응되는 휘도값을 가지도록 타겟 픽셀 영역의 최대 휘도 값을 조정하여 제2 휘도 보정 계수를 산출할 수 있다. 예를 들어, 암선을 제거하기 위해 타겟 픽셀 영역에서 제공되어야 하는 보상 계조 값에 대응되는 휘도값을 가지도록 타겟 픽셀 영역의 최대 휘도 값을 상향 조정하여 제2 휘도 보정 계수를 산출할 수 있다.
일 실시 예에 따르면, 프로세서(230)는 심 영역에 인접한 복수의 픽셀들을 모두 휘도 보정을 위한 타겟 픽셀로 결정할 수 있다.
다만, 다른 실시 예에 따르면, 심 영역에 인접한 복수의 픽셀 영역 중 기설정된 간격으로 이격된 적어도 하나의 픽셀 영역을 타겟 픽셀 영역으로 결정할 수 있다. 이는 심 영역에 인접한 픽셀들 모두를 휘도를 상향 조정하게 되면, 도 11에도시된 바와 같이 R/G/B Intensity가 중첩되어 white가 증가하여 휘선이 발생될 수 있기 때문이다.
이에 따라, 프로세서(230)는 심 영역을 기준으로 일측 또는 양측에 위한 복수의 픽셀들 중 기설정된 픽셀 간격으로 이격된 위치에 있는 픽셀들을 타겟 픽셀로 설정할 수 있다. 예를 들어, 가로 방향의 심 영역을 기준으로 일측 즉, 좌측 또는 우측에 위치한 픽셀들 만을 보정하는 경우 좌측 또는 우측에 위치한 픽셀들 중 기설정된 픽셀 간격으로 이격된 위치에 있는 픽셀들을 타겟 픽셀로 설정할 수 있다. 또한, 세로 방향의 심 영역을 기준으로 일측 즉, 상측 또는 하측에 위치한 픽셀들 만을 보정하는 경우 좌측 또는 우측에 위치한 픽셀들 중 기설정된 픽셀 간격으로 이격된 위치에 있는 픽셀들을 타겟 픽셀로 설정할 수 있다.
또한, 프로세서(230)는 심 영역을 기준으로 양측에 인접된 픽셀들을 모두 보정하는 경우 Zig-zag 형상으로 위치한 픽셀들을 타겟 픽셀로 설정할 수 있다. 구체적으로, 심 영역의 일 측으로 인접한 픽셀 영역에 포함된 복수의 제1 픽셀 및 및 타 측으로 인접한 픽셀 영역에 포함된 복수의 제2 픽셀 중 Zig-zag 형상으로 위치한 복수의 제1 픽셀 및 제2 픽셀을 타겟 픽셀로 결정할 수 있다.
일 실시 예에 따라, 프로세서(230)는 심 영역의 양측에 인접한 복수의 픽셀 영역 각각에 의한 휘도 세기 분포를 모델링하고, 모델링된 휘도 세기 분포에 기초하여 보상 계조 값을 산출하고, 산출된 보상 계조 값에 대응되는 휘도 세기를 예측할 수 있다. 이어서, 프로세서(230)는 예측된 휘도 값에 기초하여 타겟 픽셀에 대응되는 제2 휘도 보정 계수를 산출할 수 있다.
특히, 프로세서(230)는 보상 계조 값이 최대 계조 값 예를 들어, 255 계조 값을 초과하는 경우, 해당 보상 계조 값에 대응되는 휘도 값을 예측하고, 타겟 픽셀 영역이 예측된 휘도 값을 가지도록 제2 휘도 보정 계수를 산출할 수 있다.
타겟 픽셀의 제2 휘도 보정 계수 산출 과정을 설명하기 위해 8bit 입력 영상을 가정한다. 우선 타겟 픽셀에 대해 별도의 제2 휘도 보정 계수를 산출하는 이유, 즉, 제1 휘도 보정 계수를 보상하는 이유는, 입력 영상의 계조를 통해 심 영역을 보상하는 경우 최대 계조 값을 가지는 영상 즉, 255 계조의 영상에 대해서는 더 높은 계조로 보정이 불가능하기 때문이다. 즉, 입력 영상이 255 계조인 경우 심 영역을 보상하기 위해서는 입력 영상을 더 높은 계조로 보정하여 디스플레이해야 하는데, 255 계조가 가장 높은 계조이므로 더 높은 계조로 보정하는 것이 불가능하기 때문이다. 이에 본 발명의 일 실시 예에서는 상술한 바와 같이 픽셀 간 uniformity를 위해 하향 조정된 픽셀의 자체 휘도를 보정할 수 있다.
예를 들어, 프로세서(230)는 타겟 픽셀 영역의 오리지널 휘도 값이 1000 nit(=cd/m2), 심 영역을 제거하기 위한 보상 계조 값이 265 계조이고 이에 대응되는 휘도 값이 1039 nit인 경우, 오리지널 휘도 값인 1000 nit가 1039 nit가 되도록 타겟 픽셀 영역의 제2 휘도 보정 계수를 산출할 수 있다. 즉, 타겟 픽셀 영역에 대하여 유니포미티를 위해 산출된 제1 휘도 보정 계수와 별도로 심 영역 보상을 위한 제2 휘도 보정 계수를 산출할 수 있다. 디스플레이 모듈 간 조립 공차가 픽셀의 평균 이격 거리보다 커서 암선이 발생하는 상술한 실시 예와 달리, 디스플레이 모듈 간 조립 공차가 픽셀의 평균 이격 거리보다 작은 경우 휘선이 발생할 수 있는데, 이 경우 입력 영상의 계조가 1이면 더 이상 어두운 값으로 보정할 수 없는 문제가 있으며, 이 경우에도 유사한 원리로 픽셀 자체의 휘도를 보상할 수 있으나, 이하에서는 설명의 편의를 위하여 암선에 따른 심 영역이 발생하는 경우를 상정하여 설명하도록 한다.
한편, 프로세서(230)는 도 5a에 도시된 바와 같이 심 영역의 픽셀 간 간격 및 심 영역에 인접한 픽셀의 최대 휘도 값에 기초하여 심 영역의 최대 휘도 값을 추정할 수 있다. 프로세서(230)는 최대 계조 레벨(예를 들어, 255 계조의 Full White) 기준으로, 휘도 분포에 대한 빔 폼 모델링(Beam Form Modeling)을 수행하여 심 영역의 최대 휘도 값을 추정할 수 있다. 예를 들어, 심 영역 양 측 인접 픽셀 영역 각각에 대한 빔 폼 모델링을 통해 각 픽셀 영역에 대응되는 가우시안 함수 형태의 휘도 분포를 도출한 후, 가우시안 함수가 교차되는 지점의 휘도 값을 심 영역의 최대 휘도 값으로 추정할 수 있다.
구체적으로, 프로세서(230)는 도 5b에 도시된 바와 같이 심 영역의 픽셀 간 간격 및 심 영역에 인접한 타겟 픽셀의 최대 휘도 값에 기초하여 빔 포밍 모델링을 수행하여, 가우시안 함수 형태의 휘도 분포 함수를 도출할 수 있다.
이어서, 프로세서(230)는 심 영역 양 측에 인접한 타겟 픽셀 영역 각각에 대응되는 가우시안 함수가 교차되는 지점의 제1 휘도 값을, 다른 픽셀 영역 즉, 심 영역을 가지지 않는 픽셀 영역 각각에 대응되는 가우시안 함수가 교차되는 지점의 제2 휘도 값과 비교할 수 있다.
이 경우, 프로세서(230)는 제2 휘도 값이 제1 휘도 값과 동일해지도록 가우시안 함수를 상향조정하여, 심 영역을 제거하기 위한 계조 값을 산출할 수 있다. 즉, 프로세서(230)는 상향 조정된 각 가우시안 함수의 최대 값에 대응되는 보상 계조 값을 산출한 후, 보상 계조 값에 대응되는 최대 휘도 값을 산출할 수 있다. 즉, 가우시안 함수의 최대 값이 255 계조를 나타내므로, 프로세서(230)는 상향 조정된 가우시안 함수의 최대 값이 나타내는 계조 값을 산출할 수 있으며, 해당 계조 값이 보상 계조값이 될 수 있다. 이어서, 프로세서(230)는 보상 계조 값에 대응되는 휘도 값을 산출할 수 있다. 즉, 가우시안 함수의 최대 휘도 값이 1000nit인 경우, 1000nit/255에 기초하여 계조 간 휘도 간격을 도출하여, 보상 계조 값에 대응되는 휘도 값을 산출할 수 있다.
예를 들어, 도 6a(실험 데이터) 및 도 6c(도식화 데이터)은 정상적인 픽셀 간격(dnormal)을 갖는 경우 인접 픽셀의 가우시안 함수가 교차되는 지점의 간섭 휘도 값(610, A)을 나타내고, 도 6b(실험 데이터) 및 도 6d(도식화 데이터)는 심이 발생되는 픽셀 간격(dseam)을 갖는 경우 인접 픽셀의 가우시안 함수가 교차되는 지점의 간섭 휘도 값(620, B)을 나타낸다. 이 경우, 심을 제거하기 위해서는 도 6d에 도시된 심 영역의 간섭 휘도 값(B)을 도 6b에 도시된 심 영역의 간섭 휘도 값(A)으로 보정할 필요가 있게 된다. 이에 따라, 프로세서(230)는 도 6d에 도시된 바와 같이 심 영역의 간섭 휘도 값(B)이 도 6b에 도시된 정상적인 픽셀 간격(dnormal)을 갖는 경우의 간섭 휘도 값(A)이 되도록 타겟 픽셀 영역 각각의 가우시안 함수를 상향조정할 수 있다. 이 후, 프로세서(130)는 타겟 픽셀 영역 각각이 상향 조정된 가우시안 함수의 꼭지점(C)이 나타내는 계조값을 산출할 수 있다. 즉, 조정 전 가우시안 함수의 꼭지점이 나타내는 최대 계조값이 255 이므로, 상향 조정 후 가우시안 함수의 꼭지점이 나타내는 최대 계조값 즉, 보상 계조 값을 산출하고, 보상 계조 값에 대응되는 최대 휘도 값을 산출할 수 있다.
이 후, 프로세서(230)는 타겟 픽셀 영역 각각이 상향 조정된 가우시안 함수의 꼭지점 즉, 최대 휘도 값을 가지도록 타겟 픽셀 영역 각각의 제2 휘도 보정 계수를 산출할 수 있다.
예를 들어, 도 7에 도시된 바와 같이 디스플레이를 구성하는 각 자발광 픽셀(710-1 내지 710-12)(예를 들어, LED 픽셀)은 각각 상이한 자체 휘도 값을 가질 수 있다. 이 경우, 픽셀 간 unifornity를 위해 캘리브레이션을 통해 각 자발광 픽셀이 특정 기준 휘도 값, 예를 들어 1000 nit를 가지기 위한 제1 휘도 보정 계수(720-1 내지 720-12)가 각 픽셀 영역 별로 기 산출되어 스토리지(220)에 저장될 수 있다.
이와 같이 각 픽셀 별로 상이한 제1 휘도 보정 계수(720-1 내지 720-12)를 적용하게 되면 각 픽셀은 동일한 최대 휘도 값(예를 들어, 1000 nit)를 가지게 되고, 도 8a에 도시된 바와 같이 각 픽셀은 각 영상 계조 별로 동일한 휘도 값을 가지게 된다.
다만, 이 경우, 도 8b에 도시된 바와 같이 빔 포밍 모델링을 통해 산출된 심 영역을 제거하기 위해 보상되어야 할 입력 계조 별 보상 계조 그래프를 참고하면, 246 계조 이상에서는 심 제거를 위한 보상 계조 값이 256을 초과하므로 계조 보상이 불가능하게 된다. 그래프에 따르면, 입력 계조가 255인 경우 보상 가능한 계조는 265이 된다.
도 9a에 도시된 바와 같이 심 영역을 제거하기 위하여, 인접 픽셀(710-2, 710-3, 710-6, 710-7, 710-10, 710-11)에 디스플레이되어야 하는 계조가 265인 경우, 프로세서(230)는 심 영역에 인접한 인접 픽셀이 보상 계조인 265에 필요한 휘도인 1039 nit를 가지도록 픽셀 자체의 휘도를 보상할 수 있다.
구체적으로, 도 9b에 도시된 바와 같이 심 영역에 인접한 픽셀들(710-2, 710-3, 710-6, 710-7, 710-10, 710-11)의 오리지널 휘도 값인, 1400, 1300, 1500, 1400, 1300, 1400 이 1039 nit의 휘도 값을 가지려면 각 휘도 보정 계수는 0.742, 0.799, 0.693, 0.742, 0.799, 0.742(720-2, 720-3, 720-6, 720-7, 720-10, 720-11) 로 수정되어야 한다. 이에 따라 프로세서(230)는 심 영역에 인접한 픽셀들(710-2, 710-3, 710-6, 710-7, 710-10, 710-11) 각각에 제2 휘도 보정 계수를 별도로 산출하여 저장부(220)에 저장할 수 있다. 한편, 프로세서(230)는 스토리지(220)에 저장된 타겟 픽셀의 제1 휘도 보정 계수를 제2 휘도 보정 계수로 업데이트할 수도 있다. 다만, 스토리지(120)에 저장된 제1 휘도 보정 계수를 업데이트하지 않고 제2 휘도 보정 계수를 별도로 저장하여 관리하는 것도 가능하다. 이 후, 제1 및 제2 휘도 보정 계수는 디스플레이 장치(100)로 전송되어, 디스플레이 장치에 구비된 스토리지(120)에 저장되게 된다.
다만, 다른 실시 예에 따르면, 상술한 방법으로 산출된 심 영역을 보상하기 위한 보상 계조 값이, 룩업 테이블 형태로 디스플레이 장치(100)에 구비된 스토리지(120)에 저장되어 있을 수 있다.
또는, 심 영역을 보상하기 위한 보상 계조 값은 실험에 의해 획득되어 디스플레이 장치(100)에 구비된 스토리지(120)에 저장되어 있을 수 있다. 예를 들어, 디스플레이(110)에 기설정된 샘플 영상(예를 들어, Full white 영상)을 디스플레이하는 상태에서 심 영역에 인접한 적어도 하나의 타겟 픽셀 영역에 디스플레이되는 영상의 계조를 변경하면서 디스플레이하며, 심 영역이 제거되는 영상의 계조를 결정하여 룩업 테이블 형태로 스토리지(120)에 저장할 수 있다. 이 경우, 디스플레이 장치(100)에 구비된 프로세서(130)는 스토리지(120)로부터 획득된 보상 계조 값에 기초하여 대응되는 휘도 값을 가지도록 제1 휘도 보정 계수를 수정하거나, 제2 휘도 보정 계수를 산출하여 타겟 픽셀 영역에 적용할 수 있다.
< 입력 영상의 계조 보상>
이하에서는, 디스플레이 장치(100)의 입력 영상의 계조 보상 방법에 대해 설명하도록 한다.
우선, 디스플레이 장치(100)의 프로세서(130)는 심 영역에 인접한 타겟 픽셀에 제2 휘도 보정 계수를 적용하고, 나머지 픽셀에 제1 휘도 보정 계수를 적용하여 디스플레이(110)를 구동할 수 있다. 즉, 프로세서(120)는 스토리지(120)로부터 각 픽셀에 대응되는 제1 및 제2 휘도 보정 계수를 획득하여 적용할 수 있다.
다만, 상술한 바와 같이 최대 계조에 대응되는 휘도를 보상하기 위하여 휘도 보정 계수를 통해 픽셀 자체의 휘도를 보상하게 되면, 최대 계조가 아닌, 다른 계조의 영상이 디스플레이되는 경우 필요한 휘도보다 높은 휘도 값을 가지게 되는 문제점이 있다. 이는 상술한 가우시안 함수 그래프에서 최대값 즉, 최대 계조에 대응되는 휘도값이 상향 조정됨에 따라, 계조간 휘도 간격 또한 커지게 되기 때문이다.
이에 따라 프로세서(130)는 스토리지(120)로부터 획득된 제2 휘도 보정 계수를 타겟 픽셀 영역에 적용한 후, 재2 휘도 보정 계수에 따른 입력 영상의 계조 별 휘도 값과, 스토리지(120)로부터 획득된 제1 휘도 보정 계수에 따른 입력 영상의 계조 별 휘도 값을 비교하여, 입력 영상의 계조 값을 보정하여 디스플레될 영상을 렌더링할 수 있다.
구체적으로, 프로세서(130)는 타겟 픽셀 영역에 기설정된 계조 값(예를 들어, 254) 이하의 영상이 디스플레이되는 경우, 제2 휘도 보정 계수에 따라 상향 조정된 휘도 값이, 타겟 픽셀에 디스플레이되는 영상의 계조 값에 기초하여 하향 조정되도록 타겟 픽셀에 대응되는 입력 영상의 계조 값을 보정하여 디스플레이될 영상을 렌더링할 수 있다.
예를 들어, 도 10에 도시된 바와 같이 픽셀 자체의 휘도 보상 전, 입력 영상의 계조가 128(대응되는 휘도 501.76 nit)이고, 심 영역에 디스플레이되는 영상의 계조를 132(대응되는 휘도 516.78 nit)로 보정하면 심 영역이 제거되는 경우를 상정하도록 한다. 이 경우, 본 발명의 일 실시 예에 따라 픽셀 자체의 휘도를 보상하게 되면, 128 계조의 영상이 520.96 nit로 오히려 보상 계조에 대응되는 휘도 값인 516.78 nit 보다 높은 휘도 값을 가지게 된다. 이에 따라, 심 영역에 디스플레이되는 영상의 계조를 128에서 516.78 nit과 유사한 휘도 값을 가지는 127(휘도 값 516.89)로 하향 조정할 필요가 있게 된다.
한편, 본 발명의 다른 실시 예에 따라, 디스플레이(110)에서 심 영역에 인접한 복수의 픽셀 영역 중 기설정된 간격으로 이격된 적어도 하나의 픽셀 영역을 타겟 픽셀 영역으로 결정한 경우, 심 영역의 Intensity가 낮아져 심 영역이 완전히 제거되지 않을 수 있다. 이에 따라 프로세서(130)는 낮아진 Intensity를 보상하기 위해 타겟 픽셀 영역의 휘도 값을 추가적으로 상향 조정할 수 있다.
예를 들어, 도 12에 도시된 바와 같이 심 영역을 기준으로 좌/우측에 Zig-zag 형상으로 위치한 픽셀들(1211, 1212, 1221, 1222, 1223)을 타겟 픽셀로 설정하여 휘도 값을 보상한 경우, 타겟 픽셀에 디스플레이되는 영상의 계조를 상향 조정하여 심 영역의 Intensity를 상향 보상할 수 있다. 이와 같은 Zig-zag보상은 모든 인접 픽셀 보상보다 휘선 발생이 줄어들지만, 여전히 Zig-zag 보상으로 인해 증가된 휘도 값이 주변 픽셀로 전가되어 주변 픽셀의 휘도가 높아진다. 즉, 특정 타겟 픽셀에서 휘도 보정 계수의 보상에 따라 증가되는 휘도 값이 △I인 경우, 특정 타겟 픽셀의 인접한 픽셀들의 휘도는 거리(r)의 제곱 값에 비례하므로 △I/r2 만큼만 상향된다. 따라서, 해당 주변 픽셀들(1311~1315)의 휘도 값은 하향 조정됨으로써 암선 제거에 따른 휘선이 발생하는 문제점을 방지할 수 있게 된다.
예를 들어, 도 13a에 도시된 바와 같이, 세로 방향의 심 영역에 특정 타겟 픽셀(1310)의 증가된 휘도 값은 타겟 픽셀(1310)의 주변 픽셀 영역(1300)에 포함된 픽셀들 (1311~1315)로 거리에 반비례하여 전가된다. 타켓 픽셀(1310)에서 상/하/우로 동일 거리(1)로 전가되는 휘도를 A라 가정하면, 주변 픽셀(1311, 1313, 1315)로 전가되는 휘도는 A이고, 주변 픽셀 1312, 1314는 주변 픽셀(1311, 1313, 1315)보다 √2 만큼 더 멀리 때문에 전가된 휘도는 A/2이다. 한편, 타겟 픽셀(1310)의 주변 픽셀 영역(1300)에 영향을 주는 픽셀은 해당 타겟 픽셀(1310)뿐 아니라 또 다른 타겟 픽셀(1316, 1317)도 도면에 도시된 바와 같이 영향을 주게 된다. 이와 같이 주변 픽셀로 전가되는 총 휘도량을 계산하면 7A가 된다. 결과적으로 7A =△I이기 때문에 A=△I/7로 표현되어, 주변 픽셀(1311, 1313, 1315)는 △I/7 만큼, 주변 픽셀 1312, 1314는 △I/14만큼 휘도 전가가 일어난다. 따라서, 타겟 픽셀의 주변 픽셀은 △I/7 혹은 △I/14만큼 휘도 보정 계수를 하향 조정하여 암선 제거에 따른 추가적인 휘선이 발생되지 않도록 한다.
도 13b는 가로 방향의 심 영역에서 특정 타겟 픽셀(1320)의 휘도 값 증가에 따른 영향을 도시한 것으로 도 13a와 유사한 원리를 갖게 되므로 자세한 설명은 생략하도록 한다.
도 14는 본 발명의 일 실시 예에 따른 디스플레이 장치의 세부 동작을 설명하기 위한 블록도이다.
도 14에 따르면 디스플레이 장치(100)는, 디스플레이(110), 스토리지(120), 및 프로세서(130) 및 디스플레이 구동부(140)를 포함한다. 도 14에 도시된 구성 중 도 2a에 도시된 구성과 중복되는 부분에 대해서는 자세한 설명을 생략하도록 한다.
프로세서(130)는 CPU, 디스플레이 장치(100)의 제어를 위한 제어 프로그램이 저장된 ROM(또는 비 휘발성 메모리) 및 디스플레이 장치(100)의 외부에서부터 입력되는 데이터를 저장하거나 디스플레이 장치(100)에서 수행되는 다양한 작업에 대응되는 저장 영역으로 사용되는 RAM(또는 휘발성 메모리)을 포함할 수 있다. CPU는 스토리지(120)에 액세스하여, 스토리지(120)에 저장된 O/S를 이용하여 부팅을 수행한다. 그리고, 스토리지(120)에 저장된 각종 프로그램, 컨텐츠, 데이터 등을 이용하여 다양한 동작을 수행한다.
디스플레이 구동부(140)는 프로세서(130)의 제어에 따라 디스플레이(110)를 구동한다. 예를 들어, 디스플레이 구동부(140)는 프로세서(130)의 제어에 따라 디스플레이 패널(110)을 구성하는 각 자발광 소자, 예를 들어 LED 픽셀을 구동하기 위해 구동 전압을 인가하거나 구동 전류를 흐르게 함으로써, 각 LED 픽셀을 구동한다.
한편, 프로세서(130)는 휘도 보정 계수가 수정되면, 수정된 휘도 보정 계수에 따라 타겟 픽셀 영역을 구동하기 위하여, 해당 타겟 픽셀 영역에 대응되는 적어도 하나의 LED 픽셀로 입력되는 펄스(R_Pulse, G_Pulse, B_Pulse)의 듀티비를 조절할 수 있다. 이를 위해 수정된 휘도 보정 계수에 따라 펄스(R_Pulse, G_Pulse, B_Pulse)의 듀티비를 조절하여 LED 픽셀을 구동하기 위한 디스플레이 구동부(140)로 출력할 수 있다. 디스플레이 구동부(140)는 프로세서(130)로부터 입력되는 각 제어 신호에 대응되도록 디스플레이(110)에 구동 전류를 공급하여 디스플레이(110)를 구동한다. 즉, 디스플레이(110)은 입력되는 각 구동 신호에 대응되도록 각 LED 소자에 공급되는 구동전류의 공급 시간 또는 세기 등을 조절하여 출력한다.
이 경우, 디스플레이 구동부(140)는 복수의 디스플레이 모듈 각각에 대응되는 복수의 구동 모듈을 포함하거나, 복수의 디스플레이 모듈을 모두 구동하는 하나의 구동 모듈 형태로 구현될 수 있다. 예를 들어, 복수의 디스플레이 모듈 각각에 대응되는 복수의 구동 모듈들은 각각 복수의 반도체 IC(integrated chip)로 형성될 수 있다.
경우에 따라 복수의 디스플레이 모듈 각각은 각 디스플레이 모듈의 동작을 제어하기 위한 서브 프로세서 및 서브 프로세서의 제어에 따라 각 디스플레이 모듈을 구동하는 구동 모듈을 포함하도록 구현될 수도 있다. 이 경우, 각 서브 프로세서 및 구동 모듈은, 하드웨어, 소프트웨어, 펌웨어(firmware) 또는 IC(integrated chip) 등으로 구현될 수 있다. 일 실시 예에 따르면, 각 서브 프로세서는 각각 분리된 반도체 IC로 구현될 수 있다.
도 15는 본 발명의 일 실시 예에 따른 디스플레이 장치의 제어 방법을 설명하기 위한 흐름도이다.
도 15에 도시된 디스플레이 장치의 제어 방법을 적용되는 디스플레이 장치는, 복수의 디스플레이 모듈을 포함하는 디스플레이(110) 및 복수의 디스플레이 모듈 각각을 구성하는 발광 픽셀에 대응되는 제1 휘도 보정 계수 및 발광 픽셀 중 심(seam) 영역에 인접한 적어도 하나의 타겟 픽셀에 대응되는 제2 휘도 보정 계수를 저장하는 스토리지(120)를 포함할 수 있다. 여기서, 디스플레이 모듈은, 적어도 하나의 LED 소자를 포함하는 LED 모듈 또는 복수의 LED 모듈들이 연결된 LED 캐비넷(cabinet)으로 구현될 수 있다.
우선, 디스플레이(110)에서 심(seam) 영역에 인접한 적어도 하나의 타겟 픽셀 영역의 제2 휘도 보정 계수 및 나머지 픽셀에 대한 제1 휘도 보정 계수를 스토리지로부터 획득한다(S1510). 여기서, 제1 휘도 보정 계수는, 복수의 디스플레이 모듈 각각을 구성하는 상기 발광 픽셀 간 유니포미티(Uniformity)를 위해 캘리브레이션된 휘도 보정 계수가 된다. 제2 휘도 보정 계수는, 발광 픽셀 각각에 제1 휘도 보정 계수를 적용한 상태에서 심 영역을 보상하기 위한 타겟 휘도 값에 기초하여 산출된 휘도 보정 계수가 될 수 있다.
이어서, 타겟 픽셀에 제2 휘도 보정 계수를 적용하고, 나머지 픽셀에 제1 휘도 보정 계수를 적용하여 디스플레이를 구동한다(S1520).
이 경우, 타겟 휘도 값은, 심 영역을 보상하기 위한 보상 계조 값에 대응되는 휘도 값이 될 수 있다. 여기서, 보상 계조 값은, 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 모델링하여 산출될 수 있다.
또한, 보상 계조 값은, 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 가우시안 함수 형태로 모델링하고, 모델링된 각 가우시안 함수가 교차되는 지점의 휘도 값이 기설정된 휘도 값이 되도록 산출될 수 있다. 이 경우, 기설정된 휘도 값은, 심 영역을 가지지 않는 복수의 인접 픽셀 각각에 대응되는 가우시안 함수가 교차되는 지점의 휘도 값이 될 수 있다.
또한, 상기 제어 방법은, 제2 휘도 보정 계수를 타겟 픽셀에 적용한 후, 제2 휘도 보정 계수에 따른 입력 영상의 계조 별 휘도 값과, 제1 휘도 보정 계수에 따른 입력 영상의 계조 별 휘도 값을 비교하여, 입력 영상의 계조 값을 보정하여 출력 영상을 렌더링할 수 있다.
또한, 상기 제어 방법은, 타겟 픽셀에 디스플레이되는 영상의 계조 값이 기설정된 계조 값 이하인 경우, 타겟 픽셀에 대응되는 입력 영상의 계조 값을 보정하여 상기 출력 영상을 렌더링할 수 있다. 여기서, 입력 영상의 계조 값은, 제2 휘도 보정 계수에 따라 조정된 휘도 값이, 상기 타겟 픽셀에 디스플레이되는 영상의 계조 값에 기초하여 상향 조정되거나, 하향 조정되도록 보정될 수 있다.
도 16은 본 발명의 일 실시 예에 따른 전자 장치의 제어 방법을 설명하기 위한 흐름도이다.
도 16에 도시된 전자 장치의 제어 방법에 있어서, 전자 장치는, 디스플레이에 포함된 복수의 디스플레이 모듈 각각을 구성하는 발광 픽셀에 대응되는 제1 휘도 보정 계수를 저장할 수 있다. 여기서, 제1 휘도 보정 계수는, 복수의 디스플레이 모듈 각각을 구성하는 발광 픽셀 간 유니포미티(Uniformity)를 위해 캘리브레이션된 휘도 보정 계수이며, 이 또한 전자 장치에 의해 산출되어 저장될 수 있으며, 타 전자 장치, 외부 서버 등에 의해 산출되어 전자 장치에 저장되는 것도 가능하다.
도 16에 도시된 전자 장치의 제어 방법에 따르면, 복수의 디스플레이 모듈 각각을 구성하는 각 발광 픽셀에 제1 휘도 보정 계수를 각각 적용하여 타겟 휘도 값을 산출한다(S1610). 여기서, 타겟 휘도 값은, 심 영역을 보상하기 위한 보상 계조 값에 대응되는 휘도 값이 될 수 있다.
이어서, 타겟 휘도 값에 기초하여 심(seam) 영역에 인접한 적어도 하나의 타겟 픽셀에 대응되는 제2 휘도 보정 계수를 산출한다(S1620).
또한, 제2 휘도 보정 계수를 산출하는 S1620 단계는, 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 모델링하여 보상 계조 값을 산출할 수 있다.
또한, 제2 휘도 보정 계수를 산출하는 S1620 단계는, 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 가우시안 함수 형태로 모델링하는 단계 및, 모델링된 각 가우시안 함수가 교차되는 지점의 휘도 값이 기설정된 휘도 값이 되도록 상기 보상 계조 값을 산출하는 단계를 포함할 수 있다.
여기서, 기설정된 휘도 값은, 심 영역을 가지지 않는 복수의 인접 픽셀 각각에 대응되는 가우시안 함수가 교차되는 지점의 휘도 값이 될 수 있다.
또한, 상기 제어 방법은, 디스플레이에서 심 영역에 인접한 복수의 픽셀 중 기설정된 간격으로 이격된 적어도 하나의 픽셀을 타겟 픽셀로 결정하는 단계를 포함할 수 있다. 이 경우, 심 영역의 일 측으로 인접한 픽셀 영역에 포함된 복수의 제1 픽셀 및 타 측으로 인접한 픽셀 영역에 포함된 복수의 제2 픽셀 중 Zig-zag 형상으로 위치한 복수의 제1 픽셀 및 제2 픽셀을 타겟 픽셀로 결정할 수 있다.
또한, 상기 제어 방법은, 타겟 픽셀의 상기 제2 휘도 보정 계수에 따른 휘도 증가가, 타겟 픽셀로 선택되지 않은 적어도 하나의 주변 픽셀로 전가하는 휘도량을 산출하는 단계 및, 산출된 휘도량에 기초하여 주변 픽셀의 제1 휘도 보정 계수를 수정하는 단계를 포함할 수 있다.
또한, 전자 장치는, 복수의 디스플레이 모듈 각각을 구성하는 픽셀의 사이즈 및 픽셀 간 간격에 대한 정보를 더 저장할 수 있다. 또한, 상기 제어 방법은, 디스플레이를 촬영한 계측 데이터 및 픽셀의 사이즈 및 픽셀 간 간격에 대한 정보에 기초하여 상기 픽셀 간 거리를 도출하고, 도출된 픽셀 간 거리에 기초하여 심 영역을 검출하는 단계를 더 포함할 수 있다.
이상 설명한 바와 같이 본 발명의 다양한 실시 예에 따르면, 모든 계조의 입력 신호에 대해 심 영역 제거가 가능하게 되므로, 사용자에게 제공되는 화질이 향상될 수 있다.
한편, 상술한 본 발명의 다양한 실시 예들에 따른 방법들은, 기존의 단위 디스플레이 모듈 및/또는 단위 디스플레이 모듈로 구성된 디스플레이 장치에 대한 소프트웨어/하드웨어 업그레이드 만으로도 구현될 수 있다.
또한, 본 발명에 따른 제어 방법을 순차적으로 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.
비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100: 디스플레이 장치 110: 디스플레이
120: 스토리지 130: 프로세서
140: 디스플레이 구동부

Claims (20)

  1. 복수의 디스플레이 모듈을 포함하는 디스플레이;
    상기 복수의 디스플레이 모듈 각각을 구성하는 발광 픽셀에 대응되는 제1 휘도 보정 계수 및 상기 발광 픽셀 중 심(seam) 영역에 인접한 적어도 하나의 타겟 픽셀에 대응되는 제2 휘도 보정 계수를 저장하는 스토리지; 및
    상기 타겟 픽셀에 상기 제2 휘도 보정 계수를 적용하고, 나머지 픽셀에 상기 제1 휘도 보정 계수를 적용하여 상기 디스플레이를 구동하는 프로세서;를 포함하며,
    상기 제2 휘도 보정 계수는,
    상기 심 영역을 보상하기 위한 타겟 휘도 값에 기초하여 산출된 휘도 보정 계수인, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제2 휘도 보정 계수는,
    상기 발광 픽셀 각각에 상기 제1 휘도 보정 계수를 적용한 상태에서 상기 심 영역을 보상하기 위한 상기 타겟 휘도 값에 기초하여 산출된 휘도 보정 계수인, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 타겟 휘도 값은,
    상기 심 영역을 보상하기 위한 보상 계조 값에 대응되는 휘도 값인, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 보상 계조 값은,
    상기 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 모델링하여 산출되는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 보상 계조 값은,
    상기 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 가우시안 함수 형태로 모델링하고, 모델링된 각 가우시안 함수가 교차되는 지점의 휘도 값이 기설정된 휘도 값이 되도록 산출된, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 기설정된 휘도 값은,
    심 영역을 가지지 않는 복수의 인접 픽셀 각각에 대응되는 가우시안 함수가 교차되는 지점의 휘도 값인, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1 휘도 보정 계수는,
    상기 복수의 디스플레이 모듈 각각을 구성하는 상기 발광 픽셀 간 유니포미티(Uniformity)를 위해 캘리브레이션된 휘도 보정 계수인, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 프로세서는,
    상기 제2 휘도 보정 계수를 상기 타겟 픽셀에 적용한 후, 상기 제2 휘도 보정 계수에 따른 입력 영상의 계조 별 휘도 값과, 상기 제1 휘도 보정 계수에 따른 상기 입력 영상의 계조 별 휘도 값을 비교하여, 상기 입력 영상의 계조 값을 보정하여 출력 영상을 렌더링하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 프로세서는,
    상기 타겟 픽셀에 디스플레이되는 영상의 계조 값이 기설정된 계조 값 이하인 경우, 상기 타겟 픽셀에 대응되는 상기 입력 영상의 계조 값을 보정하여 상기 출력 영상을 렌더링하며,
    상기 입력 영상의 계조 값은,
    상기 제2 휘도 보정 계수에 따라 조정된 휘도 값이, 상기 타겟 픽셀에 디스플레이되는 영상의 계조 값에 기초하여 상향 조정되거나, 하향 조정되도록 보정되는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 타겟 픽셀은,
    상기 디스플레이에서 상기 심 영역에 인접한 복수의 픽셀 중 기설정된 간격으로 이격된 적어도 하나의 픽셀을 포함하는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 타겟 픽셀은,
    상기 심 영역의 일 측으로 인접한 픽셀 영역에 포함된 복수의 제1 픽셀 및 타 측으로 인접한 픽셀 영역에 포함된 복수의 제2 픽셀 중 Zig-zag 형상으로 위치한 복수의 제1 픽셀 및 제2 픽셀을 포함하는, 디스플레이 장치.
  12. 제1항에 있어서,
    상기 디스플레이 모듈은,
    적어도 하나의 LED 소자를 포함하는 LED 모듈 또는 복수의 LED 모듈들이 연결된 LED 캐비넷(cabinet)으로 구현되는, 디스플레이 장치.
  13. 디스플레이에 포함된 복수의 디스플레이 모듈 각각을 구성하는 발광 픽셀에 대응되는 제1 휘도 보정 계수를 저장하는 전자 장치의 제어 방법에 있어서,
    상기 발광 픽셀에 상기 제1 휘도 보정 계수를 적용하여 심(seam) 영역 보상을 위한 타겟 휘도 값을 산출하는 단계; 및
    상기 타겟 휘도 값에 기초하여 상기 심(seam) 영역에 인접한 적어도 하나의 타겟 픽셀에 대응되는 제2 휘도 보정 계수를 산출하는 단계;를 포함하는, 제어 방법.
  14. 제13항에 있어서,
    상기 타겟 휘도 값은,
    상기 심 영역을 보상하기 위한 보상 계조 값에 대응되는 휘도 값이며,
    상기 제1 휘도 보정 계수는,
    상기 복수의 디스플레이 모듈 각각을 구성하는 상기 발광 픽셀 간 유니포미티(Uniformity)를 위해 캘리브레이션된 휘도 보정 계수인, 제어 방법.
  15. 제14항에 있어서,
    상기 제2 휘도 보정 계수를 산출하는 단계는,
    상기 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 모델링하여 상기 보상 계조 값을 산출하는, 제어 방법.
  16. 제15항에 있어서,
    상기 제2 휘도 보정 계수를 산출하는 단계는,
    상기 심 영역에 인접한 복수의 타겟 픽셀 각각에 대응되는 광의 세기 분포를 가우시안 함수 형태로 모델링하는 단계; 및
    상기 모델링된 각 가우시안 함수가 교차되는 지점의 휘도 값이 기설정된 휘도 값이 되도록 상기 보상 계조 값을 산출하는 단계;를 포함하는, 제어 방법.
  17. 제16항에 있어서,
    상기 기설정된 휘도 값은,
    심 영역을 가지지 않는 복수의 인접 픽셀 각각에 대응되는 가우시안 함수가 교차되는 지점의 휘도 값인, 제어 방법.
  18. 제13항에 있어서,
    상기 디스플레이에서 상기 심 영역에 인접한 복수의 픽셀 중 기설정된 간격으로 이격된 적어도 하나의 픽셀을 상기 타겟 픽셀로 결정하는 단계;를 더 포함하는, 제어 방법.
  19. 제18항에 있어서,
    상기 타겟 픽셀로 결정하는 단계는,
    상기 심 영역의 일 측으로 인접한 픽셀 영역에 포함된 복수의 제1 픽셀 및 타 측으로 인접한 픽셀 영역에 포함된 복수의 제2 픽셀 중 Zig-zag 형상으로 위치한 복수의 제1 픽셀 및 제2 픽셀을 상기 타겟 픽셀로 결정하는, 제어 방법.
  20. 제19항에 있어서,
    상기 타겟 픽셀의 상기 제2 휘도 보정 계수에 따른 휘도 증가가, 상기 타겟 픽셀로 선택되지 않은 적어도 하나의 주변 픽셀로 전가하는 휘도량을 산출하는 단계; 및
    상기 산출된 휘도량에 기초하여 상기 주변 픽셀의 제1 휘도 보정 계수를 수정하는 단계;를 포함하는 제어 방법.
KR1020160178436A 2016-08-03 2016-12-23 디스플레이 장치 및 전자 장치의 제어 방법 KR20180015553A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160178436A KR20180015553A (ko) 2016-08-03 2016-12-23 디스플레이 장치 및 전자 장치의 제어 방법
US15/480,824 US10430142B2 (en) 2016-08-03 2017-04-06 Display apparatus and control method thereof
CN201710235839.7A CN107689206B (zh) 2016-08-03 2017-04-12 显示设备及其控制方法
PCT/KR2017/007815 WO2018026121A1 (en) 2016-08-03 2017-07-20 Display apparatus and control method thereof
EP17837173.8A EP3459068B1 (en) 2016-08-03 2017-07-20 Display apparatus and control method thereof
US16/556,825 US10719288B2 (en) 2016-08-03 2019-08-30 Display apparatus and control method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20160098711 2016-08-03
KR1020160098711 2016-08-03
KR1020160178436A KR20180015553A (ko) 2016-08-03 2016-12-23 디스플레이 장치 및 전자 장치의 제어 방법

Publications (1)

Publication Number Publication Date
KR20180015553A true KR20180015553A (ko) 2018-02-13

Family

ID=61069625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160178436A KR20180015553A (ko) 2016-08-03 2016-12-23 디스플레이 장치 및 전자 장치의 제어 방법

Country Status (5)

Country Link
US (2) US10430142B2 (ko)
EP (1) EP3459068B1 (ko)
KR (1) KR20180015553A (ko)
CN (1) CN107689206B (ko)
WO (1) WO2018026121A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002218A (ko) * 2019-06-27 2021-01-07 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11404026B2 (en) 2020-09-02 2022-08-02 Samsung Display Co., Ltd. Display device and method of compensating for luminance of display device

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580135B2 (en) * 2016-07-14 2020-03-03 Shanghai United Imaging Healthcare Co., Ltd. System and method for splicing images
CN107919092A (zh) * 2016-10-10 2018-04-17 群创光电股份有限公司 显示装置
KR20180058048A (ko) * 2016-11-23 2018-05-31 삼성전자주식회사 디스플레이 장치, 캘리브레이션 장치 및 그 제어 방법
KR102439146B1 (ko) * 2017-09-26 2022-09-02 삼성전자주식회사 디스플레이 장치 및 그 제어방법
US11164509B2 (en) * 2018-04-19 2021-11-02 Innolux Corporation Electronic apparatus
US11355083B2 (en) * 2018-06-13 2022-06-07 Shenzhen Torey Microelectronic Technology Co. Ltd. Correction device, display device, method of performing correction for display device, and method of manufacturing display device
KR102528532B1 (ko) * 2018-08-23 2023-05-04 삼성전자주식회사 디스플레이 장치 및 그 휘도 제어 방법
KR102608216B1 (ko) * 2019-01-15 2023-12-01 삼성디스플레이 주식회사 표시 장치 및 표시 시스템
WO2020230281A1 (ja) * 2019-05-15 2020-11-19 三菱電機株式会社 Ｌｅｄ表示装置
WO2020232588A1 (zh) * 2019-05-17 2020-11-26 华为技术有限公司 控制屏幕亮度的装置及方法
WO2020250328A1 (ja) * 2019-06-12 2020-12-17 三菱電機株式会社 Ｌｅｄ表示装置
CN112259031A (zh) * 2019-07-02 2021-01-22 西安诺瓦星云科技股份有限公司 显示屏校正系数修正方法、装置及***和计算机可读介质
US10891890B1 (en) * 2019-08-13 2021-01-12 Facebook Technologies, Llc Asymmetric pixel operation for compensating lens optics limitations
CN110599981B (zh) * 2019-08-15 2021-01-29 昆山国显光电有限公司 屏体亮度补偿***及方法、电子设备
CN113393813B (zh) * 2020-03-12 2023-07-25 北京小米移动软件有限公司 显示屏亮度调节方法及装置、终端设备
CN111554233B (zh) * 2020-05-09 2021-07-23 深圳市洲明科技股份有限公司 Led显示屏校正的方法、终端及存储介质
KR20210158254A (ko) * 2020-06-23 2021-12-30 삼성전자주식회사 Led 패키지 및 이를 포함하는 디스플레이 장치
CN113936614B (zh) * 2020-06-29 2022-10-04 京东方科技集团股份有限公司 显示面板的驱动方法、驱动装置、显示装置和存储介质
CN113963658B (zh) * 2020-07-21 2023-05-30 Oppo广东移动通信有限公司 亮度补偿方法及亮度数据确定方法、装置、芯片
CN111816113A (zh) * 2020-07-29 2020-10-23 昆山工研院新型平板显示技术中心有限公司 显示面板的亮度补偿方法、装置及设备
CN111899689B (zh) * 2020-08-17 2021-09-10 云谷（固安）科技有限公司 显示面板的亮度补偿方法和补偿装置
TWI746201B (zh) * 2020-10-06 2021-11-11 瑞軒科技股份有限公司 顯示裝置及影像校正方法
CN112201199B (zh) * 2020-10-22 2022-04-01 季华实验室 Led拼接缝隙亮暗线修正方法、装置、存储介质及终端
CN112542142B (zh) 2020-12-02 2022-04-01 Tcl华星光电技术有限公司 显示面板的补偿方法及其补偿装置
KR20220094263A (ko) * 2020-12-28 2022-07-06 삼성디스플레이 주식회사 타일형 표시 장치 및 영상 보정 방법
KR20220100759A (ko) * 2021-01-08 2022-07-18 삼성디스플레이 주식회사 복수의 표시 패널들을 가지는 타일드 표시 장치
CN114792502A (zh) * 2021-01-26 2022-07-26 京东方科技集团股份有限公司 像素数据补偿装置和方法、显示面板、存储介质
CN112967669B (zh) * 2021-03-02 2022-07-12 长春希达电子技术有限公司 一种提高led显示屏灰度一致性的校正方法
CN113205749B (zh) * 2021-05-14 2022-09-20 业成科技（成都）有限公司 拼接式显示器接缝补偿方法及应用其的拼接式显示器
CN113393803B (zh) * 2021-05-24 2022-08-19 卡莱特云科技股份有限公司 一种校正过程中的画面生成方法及装置
CN113470567B (zh) * 2021-06-25 2023-01-10 西安诺瓦星云科技股份有限公司 显示屏校正方法、装置和***
CN113674657A (zh) * 2021-08-20 2021-11-19 Oppo广东移动通信有限公司 折痕补偿方法、装置、电子设备及存储介质
CN113903285A (zh) * 2021-09-09 2022-01-07 西安诺瓦星云科技股份有限公司 显示单元校正方法、装置和计算机可读存储介质
CN114360449B (zh) * 2022-01-14 2023-08-08 苇创微电子(上海)有限公司 一种显示器Mura校准的多像素融合压缩方法
JP2024016620A (ja) * 2022-07-26 2024-02-07 キヤノン株式会社 画像処理装置、画像処理方法、システム

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830231A (ja) * 1994-07-18 1996-02-02 Toshiba Corp Ｌｅｄドットマトリクス表示器及びその調光方法
US6115092A (en) 1999-09-15 2000-09-05 Rainbow Displays, Inc. Compensation for edge effects and cell gap variation in tiled flat-panel, liquid crystal displays
US7336277B1 (en) * 2003-04-17 2008-02-26 Nvidia Corporation Per-pixel output luminosity compensation
KR100741970B1 (ko) 2005-05-24 2007-07-23 삼성에스디아이 주식회사 유기 전계발광 표시장치
KR100741971B1 (ko) 2005-08-12 2007-07-23 삼성에스디아이 주식회사 유기 전계발광 표시장치의 구동 방법
KR101217554B1 (ko) 2006-05-09 2013-01-02 삼성전자주식회사 이음매가 없는 폴더형 디스플레이 장치
EP2128846B1 (en) * 2007-03-26 2012-08-22 Mitsubishi Electric Corporation Video display device
KR20090021740A (ko) * 2007-08-28 2009-03-04 삼성에스디아이 주식회사 전자방출표시장치의 영상신호 보정방법
RU2470382C1 (ru) * 2008-10-24 2012-12-20 Шарп Кабусики Кайся Устройство отображения и способ возбуждения устройства отображения
JP5049945B2 (ja) 2008-11-06 2012-10-17 明拓工業株式会社 看板、ディスプレイ、表示板、照明パネル等の大判背面照明装置
JP4818351B2 (ja) * 2008-12-25 2011-11-16 株式会社東芝 画像処理装置及び画像表示装置
KR101605157B1 (ko) 2009-03-24 2016-03-22 삼성디스플레이 주식회사 표시 장치 구동 방법
KR101612455B1 (ko) * 2009-04-16 2016-04-15 삼성디스플레이 주식회사 화소 데이터의 보정 방법 및 이를 수행하기 위한 표시 장치
KR20110047397A (ko) 2009-10-30 2011-05-09 삼성전자주식회사 디스플레이장치, 백라이트 어셈블리 및 그 영상표시방법
JP2011188391A (ja) * 2010-03-10 2011-09-22 Sony Corp 画像処理装置および方法、並びにプログラム
KR101741638B1 (ko) * 2010-08-12 2017-05-30 삼성전자 주식회사 디스플레이장치 및 그 영상보정방법
KR20120092790A (ko) 2011-02-14 2012-08-22 삼성전자주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR20120135946A (ko) 2011-06-08 2012-12-18 주식회사 오리온 대형 디스플레이 장치 및 그의 휘도 제어 방법
JP5761359B2 (ja) 2011-10-06 2015-08-12 三菱電機株式会社 画像表示システム、制御装置、及び表示モジュール
KR101289698B1 (ko) 2011-10-21 2013-07-26 한양대학교 에리카산학협력단 영상 화질 향상 장치 및 방법
JP6232563B2 (ja) * 2011-11-08 2017-11-22 株式会社Ｊｏｌｅｄ 発光パネルの製造方法
CN102842285B (zh) * 2012-09-18 2015-06-24 广东威创视讯科技股份有限公司 一种亮度调节方法及led点阵模块、屏幕
US9684483B2 (en) * 2012-11-01 2017-06-20 Lellan, Inc. Seamless illuminated panel
JP2014194525A (ja) 2013-02-28 2014-10-09 Canon Inc 画像表示装置、画像出力装置、及びその制御方法
US8836797B1 (en) * 2013-03-14 2014-09-16 Radiant-Zemax Holdings, LLC Methods and systems for measuring and correcting electronic visual displays
CN103778887B (zh) * 2013-03-21 2016-05-18 西安电子科技大学 Led显示装置的亮度校正方法及装置
JP2015031874A (ja) * 2013-08-05 2015-02-16 キヤノン株式会社 表示装置、表示装置の制御方法、及び、プログラム
KR102105102B1 (ko) * 2013-10-10 2020-04-27 삼성전자주식회사 디스플레이 장치 및 그 디스플레이 방법
CN103559862B (zh) * 2013-11-11 2016-08-17 西安诺瓦电子科技有限公司 Led显示屏的分区校正方法
KR102119881B1 (ko) 2013-11-22 2020-06-08 삼성디스플레이 주식회사 휘도 보정 시스템 및 방법
TWI539433B (zh) * 2014-08-13 2016-06-21 友達光電股份有限公司 曲面顯示裝置及其伽馬校正方法
CN105469375B (zh) * 2014-08-28 2021-09-07 北京三星通信技术研究有限公司 处理高动态范围全景图的方法和装置
US9557954B2 (en) * 2014-12-23 2017-01-31 X Development Llc Display panel using direct emission pixel arrays
JP6823927B2 (ja) * 2015-01-21 2021-02-03 株式会社半導体エネルギー研究所 表示システム
CN104778920B (zh) * 2015-04-21 2017-06-16 西安诺瓦电子科技有限公司 Led显示屏的拼接亮暗线补偿方法
CN104882098B (zh) * 2015-06-08 2018-07-10 广东威创视讯科技股份有限公司 基于led拼接显示屏的图像校正方法及图像传感器
CN104966493B (zh) * 2015-07-31 2017-09-05 西安诺瓦电子科技有限公司 拼接亮暗线补偿方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002218A (ko) * 2019-06-27 2021-01-07 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11404026B2 (en) 2020-09-02 2022-08-02 Samsung Display Co., Ltd. Display device and method of compensating for luminance of display device

Also Published As

Publication number Publication date
US10430142B2 (en) 2019-10-01
CN107689206B (zh) 2022-05-31
EP3459068B1 (en) 2022-11-09
US10719288B2 (en) 2020-07-21
US20190384561A1 (en) 2019-12-19
WO2018026121A1 (en) 2018-02-08
US20180040271A1 (en) 2018-02-08
EP3459068A4 (en) 2019-03-27
EP3459068A1 (en) 2019-03-27
CN107689206A (zh) 2018-02-13

Similar Documents

Publication Publication Date Title
KR20180015553A (ko) 디스플레이 장치 및 전자 장치의 제어 방법
US10636364B2 (en) Gamma voltage correction method and system for display module
CN110024020B (zh) 显示装置、校准装置及其校准方法
US10825377B2 (en) Display apparatus, control method and compensation coefficient calculation method thereof
KR102599600B1 (ko) 디스플레이 장치 및 그 구동 방법
KR102650046B1 (ko) 표시 장치 및 표시 장치의 광학 보상 방법
KR101442680B1 (ko) 유기 발광 표시 장치의 구동 장치 및 구동 방법
KR101439333B1 (ko) 유기전계 발광 표시장치용 휘도 보정 시스템
KR20170137456A (ko) 모듈형 디스플레이 장치, 이를 포함하는 디스플레이 장치 및 그 제어 방법
KR20120092982A (ko) 보상 테이블 생성 시스템, 휘도 보상 테이블을 갖는 표시 장치 및 보상 테이블 생성방법
KR20120108445A (ko) 유기전계 발광 표시장치용 휘도 보정 시스템
US20210295760A1 (en) Display device and driving method therefor
CN109872668B (zh) 图像显示总电流预测方法、显示装置及存储介质
KR102180683B1 (ko) 영상 표시 방법, 이를 수행하는 표시 장치, 이에 적용되는 보정값 산출 방법 및 계조 데이터의 보정 방법
KR20180068639A (ko) 디스플레이 장치 및 심 조정 방법
KR101341026B1 (ko) 디지털 표시 장치의 색온도 튜닝 방법 및 장치
KR102119091B1 (ko) 표시장치 및 그의 구동방법
CN114596815A (zh) 不匀补偿装置和方法以及用于不匀补偿的数据处理电路
KR20150078025A (ko) 유기 발광 다이오드 표시 장치의 휘도 제어 방법 및 장치
KR20170065087A (ko) 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR20170003251A (ko) 유기 발광 다이오드 표시장치 및 구동방법
KR20140120544A (ko) 표시 장치 및 표시 장치의 색 보상 방법
KR20170023615A (ko) 보상부를 포함하는 표시장치 및 이를 이용한 영상 보상방법
KR102323358B1 (ko) 유기발광표시장치 및 그 표시방법
KR102380391B1 (ko) 표시 장치 및 이의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal