KR20170053115A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20170053115A
KR20170053115A KR1020160141912A KR20160141912A KR20170053115A KR 20170053115 A KR20170053115 A KR 20170053115A KR 1020160141912 A KR1020160141912 A KR 1020160141912A KR 20160141912 A KR20160141912 A KR 20160141912A KR 20170053115 A KR20170053115 A KR 20170053115A
Authority
KR
South Korea
Prior art keywords
wafer
groove
mold resin
divided
cutting
Prior art date
Application number
KR1020160141912A
Other languages
English (en)
Inventor
츠바사 오바타
요헤이 야마시타
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170053115A publication Critical patent/KR20170053115A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 디바이스의 측면에 상처를 입히지 않고 품질이 양호한 몰드 수지로 둘러싼 외주를 갖는 디바이스를 얻을 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
웨이퍼의 가공 방법으로서, 웨이퍼에 대해 흡수성을 갖는 파장의 레이저 광선을 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 조사하여, 분할 예정 라인을 따라 디바이스칩의 마무리 두께에 상당하는 깊이의 홈을 형성하는 홈 형성 공정과, 웨이퍼의 표면에 몰드 수지를 부설하고, 홈에 몰드 수지를 매설하는 몰딩 공정과, 웨이퍼의 표면에 부설된 몰드 수지의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과, 웨이퍼의 이면을 연삭하여 홈을 표출시켜 홈에 매설된 몰드 수지를 웨이퍼의 이면에 노출시키는 이면 연삭 공정과, 홈의 폭보다 얇은 두께를 갖는 절삭 블레이드로 홈을 따라 노출된 몰드 수지의 폭 방향 중앙부를 홈을 따라 절삭함으로써 웨이퍼를 몰드 수지로 둘러싼 외주를 갖는 개개의 디바이스칩으로 분할하는 분할 공정을 포함한다.

Description

웨이퍼의 가공 방법{PROCESSING METHOD OF WAFER}
본 발명은 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스칩으로 분할하며, 개개의 디바이스칩을 수지로 피복하는 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스 제조 프로세스에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자형으로 배열된 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 이와 같이 형성된 반도체 웨이퍼를 분할 예정 라인을 따라 절단함으로써, 디바이스가 형성된 영역을 분할하여 개개의 디바이스칩을 제조하고 있다.
최근, 웨이퍼를 개개의 디바이스칩으로 분할하고, 개개의 디바이스칩을 수지로 피복하는 패키지 기술이 개발되어 있다. 이 패키지 기술의 하나인 웨이퍼 레벨 칩 사이즈 패키지(WL-CSP)라고 불리는 패키지 기술이 하기 특허문헌 1에 개시되어 있다.
하기 특허문헌 1에 개시된 패키지 기술은, 웨이퍼의 이면에 수지를 피복하고, 웨이퍼의 표면으로부터 분할 예정 라인을 따라 수지에 도달하는 절삭홈을 형성하며, 웨이퍼의 표면에 몰드 수지를 부설하여 각 디바이스칩을 피복하고, 절삭홈에 몰드 수지를 매설한 후, 절삭홈의 폭보다 얇은 두께의 절삭 블레이드에 의해 절삭홈에 매설된 몰드 수지를 절단함으로써, 개개의 웨이퍼 레벨 칩 사이즈 패키지(WL-CSP)로 분할한다.
또한, IC, LSI 등의 반도체칩의 처리 능력을 향상시키기 위해서, 실리콘 등의 기판의 표면에 SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어지는 저유전율 절연체 피막(Low-k막)이 적층된 기능층에 의해 반도체 디바이스를 형성시킨 형태의 반도체 웨이퍼가 실용화되어 있고, 이 형태의 반도체 웨이퍼를 이용하여 웨이퍼 레벨 칩 사이즈 패키지(WL-CSP)를 제조하는 웨이퍼의 가공 방법으로서 이하의 공정을 포함하는 기술이 개발되어 있다.
(1) 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 절삭홈을 형성할 때에, 절삭 블레이드의 파괴력이 기능층에 형성된 디바이스에 이르지 않도록, 기능층에 분할 예정 라인을 따라 레이저 광선을 조사하여 레이저 가공홈을 형성함으로써 기능층을 분할 예정 라인을 따라 제거한다(기능층 제거 공정).
(2) 웨이퍼의 표면측으로부터 분할 예정 라인에 형성된 레이저 가공홈을 따라 레이저 가공홈의 폭보다 좁은 폭의 제1 절삭 블레이드에 의해 디바이스칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성한다(절삭홈 형성 공정).
(3) 웨이퍼의 표면에 몰드 수지를 부설하고, 절삭홈에 몰드 수지를 매설한다(몰딩 공정).
(4) 웨이퍼의 표면에 부설된 몰드 수지의 표면에 보호 부재를 접착하고 웨이퍼의 이면을 연삭하여 절삭홈을 노출시킨다(이면 연삭 공정).
(5) 웨이퍼의 이면을 다이싱 테이프에 접착하고, 절삭홈의 폭보다 얇은 두께의 제2 절삭 블레이드에 의해 절삭홈에 매설된 몰드 수지를 절단함으로써, 개개의 웨이퍼 레벨 칩 사이즈 패키지(WL-CSP)로 분할한다(분할 공정).
[특허문헌 1] 일본 특허 공개 제2006-100535호 공보
그런데, 상기 분할 공정을 실시할 때에 사용하는 제2 절삭 블레이드의 두께는 20 ㎛ 이하로 설정하는 것이 곤란한 것에 더하여 분할 예정 라인의 폭도 제한되어 있기 때문에, 필연적으로 제1 절삭 블레이드의 두께도 제한되므로(예컨대 40 ㎛ 이하), 제1 절삭 블레이드에 의해 분할 예정 라인을 따라 형성되는 절삭홈의 폭도 제한된다. 따라서, 절삭홈에 매설되는 몰드 수지의 폭이 불충분해지고, 제2 절삭 블레이드에 의해 절삭홈에 매설되는 몰드 수지를 절단할 때에 제2 절삭 블레이드의 측면과 디바이스칩의 측면 사이에 존재하는 몰드 수지의 폭이 10 ㎛ 정도로 작기 때문에, 디바이스칩의 측면에 상처를 입혀 디바이스칩의 외주를 몰드 수지로 둘러싸는 것이 곤란하다고 하는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, 디바이스칩의 측면에 상처를 입히지 않고 품질이 양호한 외주가 몰드 수지로 둘러싸인 디바이스칩을 얻을 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
상기 주된 기술 과제를 해결하기 위해서, 본 발명에 의하면, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 표면에 복수의 범프를 구비한 디바이스가 형성된 웨이퍼의 가공 방법으로서,
웨이퍼에 대해 흡수성을 갖는 파장의 레이저 광선을 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 조사하여, 분할 예정 라인을 따라 디바이스칩의 마무리 두께에 상당하는 깊이의 홈을 형성하는 홈 형성 공정과,
상기 홈 형성 공정이 실시된 웨이퍼의 표면에 몰드 수지를 부설하고, 상기 홈에 몰드 수지를 매설하는 몰딩 공정과,
상기 몰딩 공정이 실시된 웨이퍼의 표면에 부설된 몰드 수지의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과,
상기 보호 부재 접착 공정이 실시된 웨이퍼의 이면을 연삭하여 상기 홈을 표출시켜 상기 홈에 매설된 몰드 수지를 웨이퍼의 이면에 노출시키는 이면 연삭 공정과,
상기 홈의 폭보다 얇은 두께를 갖는 절삭 블레이드로 상기 홈을 따라 노출된 몰드 수지의 폭 방향 중앙부를 상기 홈을 따라 절삭함으로써, 웨이퍼를 몰드 수지로 둘러싼 외주를 갖는 개개의 디바이스칩으로 분할하는 분할 공정을 포함하는
것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 상기 분할 공정은, 웨이퍼의 이면측으로부터 홈을 따라 노출된 몰드 수지의 폭 방향 중앙부를 홈을 따라 절삭한다.
바람직하게는, 상기 이면 연삭 공정이 실시된 웨이퍼의 이면을 환형의 프레임의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프의 표면에 접착하고, 웨이퍼의 표면에 부설된 몰드 수지의 표면에 접착되어 있는 상기 보호 부재를 박리하는 웨이퍼 지지 공정을 실시하며, 그 후 상기 분할 공정을 실시한다.
또한, 본 발명에 의하면, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 표면에 복수의 범프를 구비한 디바이스가 형성된 웨이퍼의 가공 방법으로서,
웨이퍼에 대해 흡수성을 갖는 파장의 레이저 광선을 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 조사하여, 분할 예정 라인을 따라 디바이스칩의 마무리 두께에 상당하는 깊이의 홈을 형성하는 홈 형성 공정과,
상기 홈 형성 공정이 실시된 웨이퍼의 표면에 몰드 수지를 부설하고, 상기 홈에 몰드 수지를 매설하는 몰딩 공정과,
상기 몰딩 공정이 실시된 웨이퍼의 표면측으로부터 상기 홈의 폭보다 얇은 두께를 갖는 절삭 블레이드에 의해 웨이퍼의 표면에 부설된 몰드 수지 및 상기 홈에 매설된 몰드 수지의 폭 방향 중앙부를 상기 홈을 따라 절삭하여 디바이스칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성하는 절삭홈 형성 공정과,
상기 절삭홈 형성 공정이 실시된 웨이퍼의 표면에 부설된 몰드 수지의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과,
상기 보호 부재 접착 공정이 실시된 웨이퍼의 이면을 연삭하여 상기 홈에 매설된 몰드 수지 및 상기 절삭홈을 웨이퍼의 이면에 노출시킴으로써 웨이퍼를 몰드 수지로 둘러싼 외주를 갖는 개개의 디바이스칩으로 분할하는 이면 연삭 공정을 포함하는
것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 웨이퍼의 가공 방법은, 상기 분할 공정 전에, 상기 이면 연삭 공정이 실시된 웨이퍼의 이면을 환형의 프레임의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프의 표면에 접착하고, 웨이퍼의 표면에 부설된 몰드 수지의 표면에 접착되어 있는 상기 보호 부재를 박리하는 웨이퍼 지지 공정을 더 포함한다.
본 발명의 웨이퍼의 가공 방법의 제1 측면에 의하면, 홈 형성 공정에서는, 기능층에 분할 예정 라인(폭이 80 ㎛)을 따라 레이저 광선을 조사하여 레이저 가공홈을 형성함으로써 기능층을 분할 예정 라인을 따라 제거한 후에, 디바이스칩의 마무리 두께에 상당하는 깊이에 도달하는 넓은 폭의 홈을 형성할 수 있다. 따라서, 분할 공정에 있어서 홈의 폭보다 얇은 두께를 갖는 절삭 블레이드로 웨이퍼의 홈을 따라 노출된 몰드 수지의 폭 방향 중앙부를 홈을 따라 절삭함으로써, 웨이퍼를 몰드 수지로 둘러싼 외주를 갖는 개개의 디바이스칩으로 분할할 때에, 폭이 20 ㎛ 이상으로 제한되는 절삭 블레이드를 이용해도 디바이스칩의 측면에 상처를 입히는 일은 없다.
또한, 본 발명의 웨이퍼의 가공 방법의 제2 측면에 의하면, 홈 형성 공정에서는, 홈 형성 공정에 있어서, 레이저 광선의 조사에 의해, 디바이스칩의 마무리 두께에 상당하는 깊이에 형성한 절삭홈의 폭보다 넓은 폭의 홈을 형성할 수 있다. 따라서, 절삭홈 형성 공정에 있어서, 홈의 폭보다 얇은 두께를 갖는 절삭 블레이드에 의해 웨이퍼의 표면에 부설된 몰드 수지 및 홈에 매설된 몰드 수지의 폭 방향 중앙부를 홈을 따라 절삭하여 디바이스의 마무리 두께에 상당하는 깊이의 절삭홈을 형성할 때에, 폭이 20 ㎛ 이상으로 제한되는 절삭 블레이드를 이용해도 디바이스의 측면에 상처를 입히는 일은 없다.
도 1은 반도체 웨이퍼의 사시도 및 주요부를 확대하여 도시한 단면도이다.
도 2는 홈 형성 공정을 실시하기 위한 절삭 장치의 주요부 사시도이다.
도 3은 홈 형성 공정의 설명도이다.
도 4는 몰딩 공정의 설명도이다.
도 5는 범프 노출 공정을 도시한 설명도이다.
도 6은 보호 부재 접착 공정의 설명도이다.
도 7은 이면 연삭 공정의 설명도이다.
도 8은 분할 공정을 실시하기 위한 절삭 장치의 주요부 사시도이다.
도 9는 분할 공정의 설명도이다.
도 10은 웨이퍼 지지 공정의 설명도이다.
도 11은 개개로 분할된 디바이스의 사시도이다.
도 12는 절삭홈 형성 공정을 실시하기 위한 절삭 장치의 주요부 사시도이다.
도 13은 절삭홈 형성 공정의 설명도이다.
도 14는 보호 부재 접착 공정의 다른 실시형태를 도시한 설명도이다.
도 15는 이면 연삭 공정의 다른 실시형태를 도시한 설명도이다.
이하, 본 발명에 의한 웨이퍼의 가공 방법의 적합한 실시형태에 대해, 첨부 도면을 참조하여 상세히 설명한다.
도 1의 (a) 및 도 1의 (b)에는, 본 발명에 의한 웨이퍼의 가공 방법에 의해 가공되는 반도체 웨이퍼의 사시도 및 주요부 확대 단면도가 도시되어 있다. 반도체 웨이퍼(2)는, 직경이 200 ㎜, 두께가 400 ㎛인 실리콘 등의 기판(20)의 표면(20a)에 절연막과 회로를 형성하는 기능막이 적층된 기능층(21)을 구비하고 있다. 이 기능층(21)의 두께는 10 ㎛로 설정되어 있고, 기능층(21)을 형성하는 절연막은 SiO2막 또는, SiOF, BSG(SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어지는 저유전율 절연체 피막(Low-k막)으로 이루어져 있다. 이와 같이 형성된 기능층(21)에는 복수의 분할 예정 라인(22)이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인(22)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(23)가 형성되어 있다. 한편, 분할 예정 라인(22)의 폭은 80 ㎛로 설정되어 있고, 디바이스(23)는 모두 동일한 구성을 하고 있다. 디바이스(23)의 표면에는 각각 복수의 돌기 전극인 범프(24)가 형성되어 있다. 이하, 이 반도체 웨이퍼(2)를 분할 예정 라인(22)을 따라 개개의 디바이스(23)를 갖는 칩으로 분할하고, 개개의 디바이스칩을 수지로 피복하는 웨이퍼의 가공 방법에 대해 설명한다.
웨이퍼의 가공 방법에 있어서의 제1 실시형태는, 먼저, 웨이퍼에 대해 흡수성을 갖는 파장의 레이저 광선을 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 조사하여, 분할 예정 라인을 따라 디바이스칩의 마무리 두께에 상당하는 깊이의 홈을 형성하는 홈 형성 공정을 실시한다. 이 홈 형성 공정은, 도 2에 도시된 레이저 가공 장치(3)를 이용하여 실시한다. 도 2에 도시된 레이저 가공 장치(3)는, 피가공물을 유지하는 척 테이블(31)과, 상기 척 테이블(31) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(32)과, 척 테이블(31) 상에 유지된 피가공물을 촬상하는 촬상 수단(33)을 구비하고 있다. 척 테이블(31)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 가공 이송 수단에 의해 도 2에 있어서 화살표 X로 나타내는 가공 이송 방향으로 이동되며, 도시하지 않은 인덱싱 이송 수단에 의해 도 2에 있어서 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 레이저 광선 조사 수단(32)은, 실질적으로 수평으로 배치된 원통 형상의 케이싱(321)을 포함하고 있다. 케이싱(321) 내에는 도시하지 않은 펄스 레이저발진기나 반복 주파수 설정 수단을 구비한 펄스 레이저 광선 발진 수단이 배치되어 있다. 상기 케이싱(321)의 선단부에는, 펄스 레이저 광선 발진 수단으로부터 발진된 펄스 레이저 광선을 집광하기 위한 집광기(322)가 장착되어 있다. 한편, 레이저 광선 조사 수단(32)은, 집광기(322)에 의해 집광되는 펄스 레이저 광선의 집광점 위치를 조정하기 위한 집광점 위치 조정 수단(도시하지 않음)을 구비하고 있다.
상기 레이저 광선 조사 수단(32)을 구성하는 케이싱(321)의 선단부에 장착된 촬상 수단(33)은, 피가공물을 조명하는 조명 수단과, 상기 조명 수단에 의해 조명된 영역을 포착하는 광학계와, 상기 광학계에 의해 포착된 상을 촬상하는 촬상 소자(CCD) 등을 구비하고, 촬상한 화상 신호를 도시하지 않은 제어 수단에 보낸다.
전술한 레이저 가공 장치(3)를 이용하여, 웨이퍼에 대해 흡수성을 갖는 파장의 레이저 광선을 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 조사하여, 분할 예정 라인을 따라 디바이스칩의 마무리 두께에 상당하는 깊이의 홈을 형성하는 홈 형성 공정에 대해, 도 2 및 도 3을 참조하여 설명한다.
먼저, 전술한 도 2에 도시된 레이저 가공 장치(3)의 척 테이블(31) 상에 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써, 반도체 웨이퍼(2)를 척 테이블(31) 상에 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(31)에 유지된 반도체 웨이퍼(2)는, 기능층(21)의 표면(21a)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(31)은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단(33) 바로 아래에 위치된다.
척 테이블(31)이 촬상 수단(33) 바로 아래에 위치되면, 촬상 수단(33) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(33) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 소정 방향으로 형성되어 있는 분할 예정 라인(22)과, 상기 분할 예정 라인(22)을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단(32)의 집광기(322)와의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하여, 레이저 광선 조사 위치의 얼라인먼트를 수행한다(얼라인먼트 공정). 또한, 반도체 웨이퍼(2)에 상기 소정 방향과 직교하는 방향으로 형성된 분할 예정 라인(22)에 대해서도, 마찬가지로 레이저 광선 조사 위치의 얼라인먼트가 수행된다.
전술한 얼라인먼트 공정을 실시했다면, 도 3의 (a)에서 도시된 바와 같이 척 테이블(31)을 레이저 광선을 조사하는 레이저 광선 조사 수단(32)의 집광기(322)가 위치하는 레이저 광선 조사 영역으로 이동시켜, 소정의 분할 예정 라인(22)을 집광기(322) 바로 아래에 위치시킨다. 이때, 도 3의 (a)에서 도시된 바와 같이 반도체 웨이퍼(2)는, 분할 예정 라인(22)의 일단[도 3의 (a)에 있어서 좌단]이 집광기(322) 바로 아래에 위치하도록 위치된다. 그리고, 도 3의 (c)에 도시된 바와 같이 집광기(322)로부터 조사되는 펄스 레이저 광선(LB)의 집광점(P)을 분할 예정 라인(22)의 폭 방향 좌단으로부터 15 ㎛의 위치에 있어서의 표면 부근에 맞춘다. 다음으로, 레이저 광선 조사 수단(32)의 집광기(322)로부터 반도체 웨이퍼(2)에 대해 흡수성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블(31)을 도 3의 (a)에 있어서 화살표 X1로 나타내는 방향으로 소정의 가공 이송 속도로 이동시킨다. 그리고, 도 3의 (b)에서 도시된 바와 같이 분할 예정 라인(22)의 타단[도 3의 (b)에 있어서 우단]이 집광기(322) 바로 아래 위치에 도달했다면, 펄스 레이저 광선의 조사를 정지하고, 척 테이블(31)의 이동을 정지한다(홈 형성 공정). 이 홈 형성 공정은, 도시된 실시형태에서는 이하의 가공 조건으로 행해진다.
레이저 광선의 파장 : 355 ㎚
펄스폭 : 5 ㎱
반복 주파수 : 40 ㎑
출력 : 4 W
집광 스폿 직경 : φ20 ㎛
가공 이송 속도 : 200 ㎜/초
상기 가공 조건에 의해 홈 형성 공정을 실시함으로써, 반도체 웨이퍼(2)에는, 도 3의 (d)에 도시된 바와 같이 분할 예정 라인(22)을 따라 기능층(21)을 분단하여 기판(20)에 도달하는 폭이 10 ㎛이고 디바이스칩의 마무리 두께에 상당하는 깊이(100 ㎛)의 레이저 가공홈(25)이 형성된다.
다음으로, 도 3의 (b)에 있어서, 척 테이블(31)을 지면(紙面)에 수직인 방향(인덱싱 이송 방향)으로 본 실시형태에서는 10 ㎛ 이동시킨다. 그리고, 레이저 광선 조사 수단(32)의 집광기(322)로부터 펄스 레이저 광선을 조사하면서 척 테이블(31)을 도 3의 (b)에 있어서 화살표 X2로 나타내는 방향으로 소정의 가공 이송 속도로 이동시키고, 도 3의 (a)에 도시된 위치에 도달했다면 펄스 레이저 광선의 조사를 정지하며, 척 테이블(31)의 이동을 정지한다. 이 홈 형성 공정을 1개의 분할 예정 라인(22)에 대해 3 왕복 실시함으로써, 도 3의 (e)에 도시된 바와 같이 분할 예정 라인(22)을 따라 폭이 60 ㎛이고 기능층(21)을 분단하며 디바이스칩의 마무리 두께에 상당하는 깊이(100 ㎛)의 레이저 가공홈(250)이 형성된다. 이와 같이 하여, 반도체 웨이퍼(2)에 형성된 모든 분할 예정 라인(22)을 따라 홈 형성 공정을 실시한다.
이와 같이 홈 형성 공정은, 분할 예정 라인(22)을 따라 레이저 광선을 조사함으로써 디바이스칩의 마무리 두께에 상당하는 깊이(100 ㎛)의 레이저 가공홈(250)을 형성하기 때문에, 폭이 80 ㎛인 분할 예정 라인(22)을 따라 폭이 60 ㎛인 레이저 가공홈(250)을 형성하는 것이 가능해진다.
전술한 홈 형성 공정을 실시했다면, 반도체 웨이퍼(2)의 표면에 몰드 수지를 부설하고, 레이저 가공홈(250)에 몰드 수지를 매설하는 몰딩 공정을 실시한다. 이 몰딩 공정은, 도 4의 (a)에 도시된 바와 같이 수지 피복 장치(4)의 유지 테이블(41)의 상면인 유지면 상에 상기 홈 형성 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기능층(21)의 이면(20b)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써, 유지 테이블(41)의 유지면 상에 반도체 웨이퍼(2)를 흡인 유지한다. 따라서, 유지 테이블(41)에 유지된 반도체 웨이퍼(2)는, 기능층(21)의 표면(21a)이 상측이 된다. 이와 같이 하여, 유지 테이블(41) 상에 반도체 웨이퍼(2)를 유지했다면, 도 4의 (a)에 도시된 바와 같이 수지 공급 노즐(42)의 분출구(421)를 유지 테이블(41) 상에 유지된 반도체 웨이퍼(2)의 중심부에 위치시키고, 도시하지 않은 수지 공급 수단을 작동하여, 수지 공급 노즐(42)의 분출구(421)로부터 몰드 수지(40)를 유지 테이블(41) 상에 유지된 반도체 웨이퍼(2)의 기능층(21)의 표면(21a)의 중앙 영역에 소정량 적하한다. 반도체 웨이퍼(2)의 기능층(21)의 표면(21a)의 중앙 영역에 소정량의 몰드 수지(40)를 적하했다면, 도 4의 (b)에 도시된 바와 같이 유지 테이블(41)을 화살표 41a로 나타내는 방향으로 소정의 회전 속도로 소정 시간 회전시킴으로써, 도 4의 (b) 및 도 4의 (c)에 도시된 바와 같이 반도체 웨이퍼(2)의 기능층(21)의 표면(21a)에 몰드 수지(40)가 부설되고, 레이저 가공홈(250)에 몰드 수지(40)가 매설된다. 한편, 몰드 수지(40)는, 본 실시형태에서는 열경화성의 액상 수지(에폭시계의 수지)가 이용되고 있고, 반도체 웨이퍼(2)의 표면(2a)에 부설되며, 레이저 가공홈(250)에 매설된 후, 150℃ 정도에서 가열함으로써 경화된다.
다음으로, 반도체 웨이퍼(2)의 기능층(21)의 표면(21a)에 부설된 몰드 수지(40)를 연마하여, 디바이스(23)의 표면에 형성된 범프(24)를 노출시키는 범프 노출 공정을 실시한다. 이 범프 노출 공정은, 도 5의 (a)에 도시된 연마 장치(5)를 이용하여 실시한다. 도 5의 (a)에 도시된 연마 장치(5)는, 피가공물을 유지하는 척 테이블(51)과, 상기 척 테이블(51)에 유지된 피가공물을 연마하는 연마 수단(52)을 구비하고 있다. 척 테이블(51)은, 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 5의 (a)에 있어서 화살표 51a로 나타내는 방향으로 회전된다. 연마 수단(52)은, 스핀들 하우징(521)과, 상기 스핀들 하우징(521)에 회전 가능하게 지지되며 도시하지 않은 회전 구동 기구에 의해 회전되는 스핀들(522)과, 상기 스핀들(522)의 하단에 장착된 마운터(523)와, 상기 마운터(523)의 하면에 부착된 연마 공구(524)를 구비하고 있다. 이 연마 공구(524)는, 원형 형상의 베이스(525)와, 상기 베이스(525)의 하면에 장착된 연마 패드(526)로 이루어져 있고, 베이스(525)가 마운터(523)의 하면에 체결 볼트(527)에 의해 부착되어 있다. 한편, 연마 패드(526)는, 본 실시형태에서는, 펠트에 연마재로서 실리카로 이루어지는 지립이 혼입되어 있다.
전술한 연마 장치(5)를 이용하여 상기 범프 노출 공정을 실시하기 위해서는, 도 5의 (a)에 도시된 바와 같이 척 테이블(51)의 상면(유지면)에 상기 몰딩 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써 척 테이블(51) 상에 반도체 웨이퍼(2)를 흡인 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(51) 상에 유지된 반도체 웨이퍼(2)는, 기능층(21)의 표면(21a)에 부설된 몰드 수지(40)가 상측이 된다. 이와 같이 척 테이블(51) 상에 반도체 웨이퍼(2)를 흡인 유지했다면, 척 테이블(51)을 도 5의 (a)에 있어서 화살표 51a로 나타내는 방향으로 소정의 회전 속도로 회전시키면서, 연마 수단(52)의 연마 공구(524)를 도 5의 (a)에 있어서 화살표 524a로 나타내는 방향으로 소정의 회전 속도로 회전시켜, 도 5의 (b)에 도시된 바와 같이 연마 패드(526)를 피가공면인 반도체 웨이퍼(2)의 기능층(21)의 표면(21a)에 부설된 몰드 수지(40)의 상면에 접촉시키고, 연마 공구(524)를 도 5의 (a) 및 도 5의 (b)에 있어서 화살표 524b로 나타내는 바와 같이 소정의 연마 이송 속도로 하방[척 테이블(51)의 유지면에 대해 수직인 방향]으로 소정량 연마 이송한다. 이 결과, 도 5의 (c)에 도시된 바와 같이 반도체 웨이퍼(2)의 기능층(21)의 표면(21a)에 부설된 몰드 수지(40)가 연마되어, 디바이스(23)의 표면에 형성된 범프(24)가 노출된다. 한편, 상기 몰딩 공정에 있어서 범프(24)를 피복하지 않고 반도체 웨이퍼(2)의 기능층(21)의 표면(21a)에 몰드 수지(40)를 부설한 경우에는, 전술한 범프 노출 공정은 반드시 필요하지 않다.
전술한 범프 노출 공정을 실시했다면, 반도체 웨이퍼(2)의 기능층(21)의 표면(21a)에 부설된 몰드 수지(40)의 표면에 보호 부재를 접착하는 보호 부재 접착 공정을 실시한다. 즉, 도 6에 도시된 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 부설된 몰드 수지(40)의 표면에 보호 부재로서의 보호 테이프(6)를 접착한다. 한편, 보호 테이프(6)는, 본 실시형태에서는 두께가 100 ㎛인 폴리염화비닐(PVC)로 이루어지는 시트형 기재의 표면에 아크릴 수지계의 풀이 두께 5 ㎛ 정도 도포되어 있다.
다음으로, 보호 부재 접착 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면을 연삭하여 레이저 가공홈(250)을 표출시켜 레이저 가공홈(250)에 매설된 몰드 수지를 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면에 노출시키는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 7에 도시된 연삭 장치(7)를 이용하여 실시한다. 도 7의 (a)에 도시된 연삭 장치(7)는, 피가공물을 유지하는 척 테이블(71)과, 상기 척 테이블(71)에 유지된 피가공물을 연삭하는 연삭 수단(72)을 구비하고 있다. 척 테이블(71)은, 유지면인 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 7의 (a)에 있어서 화살표 71a로 나타내는 방향으로 회전된다. 연삭 수단(72)은, 스핀들 하우징(721)과, 상기 스핀들 하우징(721)에 회전 가능하게 지지되며 도시하지 않은 회전 구동 기구에 의해 회전되는 스핀들(722)과, 상기 스핀들(722)의 하단에 장착된 마운터(723)와, 상기 마운터(723)의 하면에 부착된 연삭 휠(724)을 구비하고 있다. 이 연삭 휠(724)은, 원환 형상의 베이스(725)와, 상기 베이스(725)의 하면에 환형으로 장착된 연삭 지석(726)으로 이루어져 있고, 베이스(725)가 마운터(723)의 하면에 체결 볼트(727)에 의해 부착되어 있다.
전술한 연삭 장치(7)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 7의 (a)에 도시된 바와 같이 척 테이블(71)의 상면(유지면)에 상기 보호 부재 접착 공정이 실시된 반도체 웨이퍼(2)의 보호 테이프(6)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써 척 테이블(71) 상에 반도체 웨이퍼(2)를 보호 테이프(6)를 통해 흡인 유지한다. 따라서, 척 테이블(71) 상에 유지된 반도체 웨이퍼(2)는, 기판(20)의 이면(20b)이 상측이 된다. 이와 같이 척 테이블(71) 상에 반도체 웨이퍼(2)를 보호 테이프(6)를 통해 흡인 유지했다면, 척 테이블(71)을 도 7의 (a)에 있어서 화살표 71a로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(72)의 연삭 휠(724)을 도 7의 (a)에 있어서 화살표 724a로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 7의 (b)에 도시된 바와 같이 연삭 지석(726)을 피가공면인 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 접촉시키고, 연삭 휠(724)을 도 7의 (a) 및 도 7의 (b)에 있어서 화살표 724b로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하방[척 테이블(71)의 유지면에 대해 수직인 방향]으로 소정량 연삭 이송한다. 이 결과, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)이 연삭되어, 도 7의 (c)에서 도시된 바와 같이 레이저 가공홈(250)이 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 표출되고, 레이저 가공홈(250)에 매설된 몰드 수지(40)가 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 노출된다.
전술한 이면 연삭 공정을 실시했다면, 상기 레이저 가공홈(250)의 폭보다 얇은 두께를 갖는 절삭 블레이드로 레이저 가공홈(250)을 따라 노출된 몰드 수지(40)의 폭 방향 중앙부를 레이저 가공홈(250)을 따라 절삭함으로써 반도체 웨이퍼(2)를 몰드 수지로 둘러싼 외주를 갖는 개개의 디바이스칩으로 분할하는 분할 공정을 실시한다. 이 분할 공정은, 본 실시형태에서는 도 8에 도시된 절삭 장치(8)를 이용하여 실시한다. 도 8에 도시된 절삭 장치(8)는, 피가공물을 유지하는 척 테이블(81)과, 상기 척 테이블(81)에 유지된 피가공물을 절삭하는 절삭 수단(82)과, 상기 척 테이블(81)에 유지된 피가공물을 촬상하는 촬상 수단(83)을 구비하고 있다. 척 테이블(81)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 절삭 이송 수단에 의해 도 8에 있어서 화살표 X로 나타내는 절삭 이송 방향으로 이동되며, 도시하지 않은 인덱싱 이송 수단에 의해 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 절삭 수단(82)은, 실질적으로 수평으로 배치된 스핀들 하우징(821)과, 상기 스핀들 하우징(821)에 회전 가능하게 지지된 스핀들(822)과, 상기 스핀들(822)의 선단부에 장착된 환형의 절삭날(823a)을 구비한 절삭 블레이드(823)를 포함하고 있고, 스핀들(822)이 스핀들 하우징(821) 내에 배치된 도시하지 않은 서보 모터에 의해 화살표 822a로 나타내는 방향으로 회전되도록 되어 있다. 한편, 절삭 블레이드(823)의 환형의 절삭날(823a)은, 본 실시형태에서는 20 ㎛로 설정되어 있다. 상기 촬상 수단(83)은, 현미경이나 CCD 카메라 등의 광학 수단으로 이루어져 있고, 촬상한 화상 신호를 도시하지 않은 제어 수단에 보낸다.
전술한 절삭 장치(8)를 이용하여 분할 공정을 실시하기 위해서는, 척 테이블(81) 상에 상기 이면 연삭 공정이 실시된 반도체 웨이퍼(2)의 보호 테이프(6)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써 척 테이블(81) 상에 반도체 웨이퍼(2)를 보호 테이프(6)를 통해 흡인 유지한다. 따라서, 척 테이블(81) 상에 유지된 반도체 웨이퍼(2)는, 기판(20)의 이면(20b)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(81)은, 도시하지 않은 절삭 이송 수단에 의해 촬상 수단(83) 바로 아래에 위치된다.
척 테이블(81)이 촬상 수단(83) 바로 아래에 위치되면, 촬상 수단(83) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)를 구성하는 기판(20)에 형성된 레이저 가공홈(250)에 매설된 몰드 수지(40)의 절삭해야 할 절삭 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(83) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)를 구성하는 기판(20)의 제1 방향으로 형성되어 있는 레이저 가공홈(250)에 매설된 몰드 수지(40)와, 절삭 블레이드(823)와의 위치 맞춤을 행하기 위한 화상 처리를 실행하여, 절삭 영역의 얼라인먼트를 수행한다(얼라인먼트 공정). 또한, 반도체 웨이퍼(2)를 구성하는 기판(20)에 형성되어 있는 상기 제1 방향에 대해 직교하는 제2 방향으로 형성된 레이저 가공홈(250)에 매설된 몰드 수지(40)에 대해서도, 마찬가지로 절삭 영역의 얼라인먼트가 수행된다. 이 얼라인먼트 공정에서는, 레이저 가공홈(250)에 매설된 몰드 수지(40)가 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면에 노출되어 있기 때문에, 레이저 가공홈(250)에 매설된 몰드 수지(40)를 촬상 수단(83)에 의해 촬상함으로써 명확하게 검출할 수 있다.
이상과 같이 하여 척 테이블(81) 상에 유지되어 있는 반도체 웨이퍼(2)의 절삭 영역을 검출하는 얼라인먼트가 행해졌다면, 반도체 웨이퍼(2)를 유지한 척 테이블(81)을 절삭 가공 영역의 절삭 개시 위치로 이동시킨다. 이때, 도 9의 (a)에서 도시된 바와 같이 반도체 웨이퍼(2)는 절삭해야 할 레이저 가공홈(250)에 매설된 몰드 수지(40)의 일단[도 9의 (a)에 있어서 좌단]을 절삭 블레이드(823)의 환형의 절삭날(823b) 바로 아래보다 소정량 우측에 위치하도록 위치시키고, 레이저 가공홈(250)에 매설된 몰드 수지(40)의 폭 방향 중앙을 절삭 블레이드(823)와 대응하는 위치에 위치시킨다.
이와 같이 하여 절삭 장치(8)의 척 테이블(81) 상에 유지된 반도체 웨이퍼(2)가 절삭 가공 영역의 절삭 개시 위치에 위치되었다면, 절삭 블레이드(823)를 도 9의 (a)에 있어서 2점 쇄선으로 나타내는 대기 위치로부터 화살표 Z1로 나타내는 바와 같이 하방으로 절입 이송하여, 도 9의 (a)에 있어서 실선으로 나타내는 바와 같이 소정의 절입 이송 위치에 위치시킨다. 이 절입 이송 위치는, 도 9의 (a) 및 도 9의 (c)에 도시된 바와 같이 절삭 블레이드(823)의 환형의 절삭날(823b)의 하단이 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면에 부설된 몰드 수지(40)의 표면에 접착된 보호 테이프(6)에 도달하는 위치로 설정되어 있다.
다음으로, 절삭 블레이드(823)를 도 9의 (a)에 있어서 화살표 822a로 나타내는 방향으로 소정의 회전 속도로 회전시키고, 척 테이블(81)을 도 9의 (a)에 있어서 화살표 X1로 나타내는 방향으로 소정의 절삭 이송 속도로 이동시킨다. 그리고, 레이저 가공홈(250)에 매설된 몰드 수지(40)의 타단[도 9의 (b)에 있어서 우단]이 절삭 블레이드(823)의 환형의 절삭날(823b) 바로 아래보다 소정량 좌측에 위치하는 위치까지 도달했다면, 척 테이블(81)의 이동을 정지한다. 이와 같이 척 테이블(81)을 절삭 이송함으로써, 도 9의 (d)에서 도시된 바와 같이 레이저 가공홈(250)에 매설된 몰드 수지(40) 및 반도체 웨이퍼(2)의 표면에 부설된 몰드 수지(40)는 보호 테이프(6)에 도달하는 폭이 20 ㎛인 분할홈(401)에 의해 완전 절삭된다(분할 공정).
이 분할 공정은, 전술한 바와 같이, 종래의 가공 방법에 의해 분할 예정 라인(22)을 따라 형성되는 절삭홈의 폭(40 ㎛)보다 20 ㎛ 넓은 60 ㎛의 폭을 갖는 레이저 가공홈(250)에 매설된 몰드 수지(40)의 폭 방향 중앙을 절삭 블레이드(823)에 의해 레이저 가공홈(250)을 따라 절삭하기 때문에, 폭이 20 ㎛ 이상으로 제한되는 절삭 블레이드를 이용해도 절삭 블레이드의 측면과 디바이스칩의 측면 사이에는 각각 폭이 20 ㎛ 정도인 몰드 수지가 존재하기 때문에, 디바이스칩의 측면에 상처를 입히는 일은 없다.
다음으로, 절삭 블레이드(823)를 도 9의 (b)에 있어서 화살표 Z2로 나타내는 바와 같이 상승시켜 2점 쇄선으로 나타내는 대기 위치에 위치시키고, 척 테이블(81)을 도 9의 (b)에 있어서 화살표 X2로 나타내는 방향으로 이동시켜, 도 9의 (a)에 도시된 위치로 복귀시킨다. 그리고, 척 테이블(81)을 지면에 수직인 방향(인덱싱 이송 방향)으로 몰드 수지(40)가 매설된 레이저 가공홈(250)의 간격[분할 예정 라인(22)의 간격]에 상당하는 양만큼 인덱싱 이송하여, 다음에 절삭해야 할 레이저 가공홈(250)에 매설된 몰드 수지(40)를 절삭 블레이드(823)와 대응하는 위치에 위치시킨다. 이와 같이 하여, 다음에 절삭해야 할 레이저 가공홈(250)에 매설된 몰드 수지(40)를 절삭 블레이드(823)와 대응하는 위치에 위치시켰다면, 전술한 분할 공정을 실시한다. 그리고, 전술한 분할 공정을 반도체 웨이퍼(2)를 구성하는 기판(20)에 형성된 모든 레이저 가공홈(250)에 매설된 몰드 수지(40)에 실시한다.
전술한 분할 공정을 실시했다면, 반도체 웨이퍼(2)의 이면을 환형의 프레임의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프의 표면에 접착하고, 반도체 웨이퍼(2)의 기능층(21)의 표면에 부설된 몰드 수지(40)의 표면에 접착되어 있는 보호 부재를 박리하는 웨이퍼 지지 공정을 실시한다. 즉, 도 10에 도시된 바와 같이, 환형의 프레임(F)의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프(T)의 표면에 전술한 분할 공정이 실시된 반도체 웨이퍼(2)의 기판(20)의 이면(20b)을 접착한다. 그리고, 반도체 웨이퍼(2)를 구성하는 기능층(21)의 표면에 부설된 몰드 수지(40)의 표면에 접착되어 있는 보호 부재로서의 보호 테이프(6)를 박리한다. 따라서, 다이싱 테이프(T)의 표면에 접착된 반도체 웨이퍼(2)는, 기능층(21)의 표면에 부설된 몰드 수지(40)가 상측이 된다. 이와 같이 하여, 웨이퍼 지지 공정이 실시된 반도체 웨이퍼(2)는, 다음 공정인 픽업 공정으로 반송되어, 개개의 디바이스칩마다 픽업된다. 이와 같이 하여 픽업된 디바이스칩(25)은, 도 11에 도시된 바와 같이 표면 및 측면이 몰드 수지(40)에 의해 피복된 웨이퍼 레벨 칩 사이즈 패키지(WL-CSP)를 구성하고 있다.
한편, 전술한 실시형태에서는 상기 분할 공정이 실시된 반도체 웨이퍼(2)에 상기 웨이퍼 지지 공정을 실시한 예를 나타내었으나, 상기 이면 연삭 공정이 실시된 반도체 웨이퍼(2)에 웨이퍼 지지 공정을 실시하고, 그 후 다이싱 테이프(T)의 표면에 접착된 반도체 웨이퍼(2)의 표면으로부터 레이저 가공홈(250)에 매설된 몰드 수지(40)의 폭 방향 중앙을 절단하여 웨이퍼 레벨 칩 사이즈 패키지(WL-CSP)를 형성해도 좋다.
다음으로, 본 발명에 의한 웨이퍼의 가공 방법의 제2 실시형태에 대해, 도 12 내지 도 15를 참조하여 설명한다. 이 제2 실시형태에서도, 먼저 상기 제1 실시형태에서의 홈 형성 공정과 몰딩 공정 및 범프 노출 공정을 동일하게 실시한다.
다음으로, 반도체 웨이퍼(2)의 표면측으로부터 상기 레이저 가공홈(250)의 폭보다 얇은 두께를 갖는 절삭 블레이드에 의해 레이저 가공홈(250)의 표면에 부설된 몰드 수지 및 레이저 가공홈(250) 내에 매설된 몰드 수지의 폭 방향 중앙부를 레이저 가공홈(250)을 따라 절삭하여 디바이스칩의 마무리 두께에 상당하는 깊이의 절삭홈(402)을 형성하는 절삭홈 형성 공정을 실시한다. 이 절삭홈 형성 공정은, 상기 도 8에 도시된 절삭 장치(8)를 이용하여 실시할 수 있다.
상기 도 8에 도시된 절삭 장치(8)를 이용하여 절삭홈 형성 공정을 실시하기 위해서는, 도 12에 도시된 바와 같이 척 테이블(81) 상에 상기 제1 실시형태에서의 홈 형성 공정과 몰딩 공정 및 범프 노출 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써 척 테이블(81) 상에 반도체 웨이퍼(2)를 흡인 유지한다. 따라서, 척 테이블(81) 상에 유지된 반도체 웨이퍼(2)는, 기능층(21)의 표면에 부설된 몰드 수지(40)가 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(81)은, 도시하지 않은 절삭 이송 수단에 의해 촬상 수단(83) 바로 아래에 위치된다.
척 테이블(81)이 촬상 수단(83) 바로 아래에 위치되면, 촬상 수단(83) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 기능층(21)의 표면에 부설된 몰드 수지 및 레이저 가공홈(250)에 매설된 몰드 수지의 폭 방향 중앙부를 레이저 가공홈(250)을 따라 절삭하여 디바이스칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성해야 할 절삭 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(83) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 제1 방향으로 형성되어 있는 레이저 가공홈(250)에 매설된 몰드 수지(40)와, 절삭 블레이드(823)와의 위치 맞춤을 행하기 위한 화상 처리를 실행하여, 절삭 영역의 얼라인먼트를 수행한다(얼라인먼트 공정). 한편, 본 실시형태에서는 레이저 가공홈(250)이 형성된 반도체 웨이퍼(2)의 기능층(21)의 표면에는 몰드 수지(40)가 부설되어 있기 때문에, 촬상 수단(83)은 분할 예정 라인(22)을 사이에 두고 인접하는 디바이스(23)에 형성되며 몰드 수지(40)의 표면으로부터 노출되어 있는 범프(24)를 촬상하여 도시하지 않은 제어 수단에 보낸다. 그리고, 도시하지 않은 제어 수단은, 인접하는 디바이스(23)에 형성되며 범프(24)와 범프(24)의 중간 위치를 분할 예정 라인(22)에 형성된 레이저 가공홈(250)의 폭 방향 중간 위치로서 결정한다. 이와 같이 하여, 반도체 웨이퍼(2)의 제1 방향으로 형성되어 있는 몰드 수지(40)가 매설된 레이저 가공홈(250)에 대한 얼라인먼트를 수행했다면, 반도체 웨이퍼(2)에 형성되어 있는 상기 제1 방향에 대해 직교하는 제2 방향으로 형성된 레이저 가공홈(250)에 대해서도, 마찬가지로 절삭 영역의 얼라인먼트가 수행된다.
이상과 같이 하여 척 테이블(81) 상에 유지되어 있는 반도체 웨이퍼(2)의 기능층(21)의 표면에 부설된 몰드 수지 및 레이저 가공홈(250)에 매설된 몰드 수지의 절삭 영역을 검출하는 얼라인먼트가 행해졌다면, 반도체 웨이퍼(2)를 유지한 척 테이블(81)을 절삭 가공 영역의 절삭 개시 위치로 이동시킨다. 이때, 도 13의 (a)에서 도시된 바와 같이 반도체 웨이퍼(2)는 절삭해야 할 레이저 가공홈(250)에 매설된 몰드 수지(40)의 일단[도 13의 (a)에 있어서 좌단]이 절삭 블레이드(823)의 환형의 절삭날(823a) 바로 아래보다 소정량 우측에 위치하도록 위치된다.
이와 같이 하여 절삭 장치(8)의 척 테이블(81) 상에 유지된 반도체 웨이퍼(2)가 절삭 가공 영역의 절삭 개시 위치에 위치되었다면, 절삭 블레이드(823)를 도 13의 (a)에 있어서 2점 쇄선으로 나타내는 대기 위치로부터 화살표 Z1로 나타내는 바와 같이 하방으로 절입 이송하여, 도 13의 (a)에 있어서 실선으로 나타내는 바와 같이 소정의 절입 이송 위치에 위치시킨다. 이 절입 이송 위치는, 도 13의 (c)에 도시된 바와 같이 절삭 블레이드(823)의 환형의 절삭날(823a)의 하단이 반도체 웨이퍼(2)를 구성하는 기판(20)에 디바이스칩의 마무리 두께에 상당하는 깊이에 형성된 레이저 가공홈(250)의 바닥면에 도달하는 위치로 설정되어 있다.
다음으로, 절삭 블레이드(823)를 도 13의 (a)에 있어서 화살표 822a로 나타내는 방향으로 소정의 회전 속도로 회전시키고, 척 테이블(81)을 도 13의 (a)에 있어서 화살표 X1로 나타내는 방향으로 소정의 절삭 이송 속도로 이동시킨다. 그리고, 레이저 가공홈(250)에 매설된 몰드 수지(40)의 타단[도 13의 (b)에 있어서 우단]이 절삭 블레이드(823)의 환형의 절삭날(823b) 바로 아래보다 소정량 좌측에 위치하는 위치까지 도달했다면, 척 테이블(81)의 이동을 정지한다. 이와 같이 척 테이블(81)을 절삭 이송함으로써, 도 13의 (d)에서 도시된 바와 같이 반도체 웨이퍼(2)의 표면에 부설된 몰드 수지(40) 및 레이저 가공홈(250)에 매설된 몰드 수지(40)에는 폭이 20 ㎛이고 레이저 가공홈(250)의 바닥면에 도달하는 절삭홈(402)이 형성된다(절삭홈 형성 공정).
다음으로, 절삭 블레이드(823)를 도 13의 (b)에 있어서 화살표 Z2로 나타내는 바와 같이 상승시켜 2점 쇄선으로 나타내는 대기 위치에 위치시키고, 척 테이블(81)을 도 13의 (b)에 있어서 화살표 X2로 나타내는 방향으로 이동시켜, 도 13의 (a)에 도시된 위치로 복귀시킨다. 그리고, 척 테이블(81)을 지면에 수직인 방향(인덱싱 이송 방향)으로 몰드 수지(40)가 매설된 레이저 가공홈(250)의 간격[분할 예정 라인(22)의 간격]에 상당하는 양만큼 인덱싱 이송하여, 다음에 절삭해야 할 레이저 가공홈(250)에 매설된 몰드 수지(40)를 절삭 블레이드(823)와 대응하는 위치에 위치시킨다. 이와 같이 하여, 다음에 절삭해야 할 레이저 가공홈(250)에 매설된 몰드 수지(40)를 절삭 블레이드(823)와 대응하는 위치에 위치시켰다면, 전술한 절삭홈 형성 공정을 실시한다. 그리고, 전술한 절삭홈 형성 공정을 반도체 웨이퍼(2)의 기능층(21)의 표면에 부설된 몰드 수지(40) 및 레이저 가공홈(250)에 매설된 모든 몰드 수지(40)에 실시한다.
전술한 절삭홈 형성 공정을 실시했다면, 반도체 웨이퍼(2)의 표면에 부설된 몰드 수지(40)의 표면에 보호 부재를 접착하는 보호 부재 접착 공정을 실시한다. 즉, 도 14에 도시된 바와 같이 상기 절삭홈 형성 공정이 실시된 반도체 웨이퍼(2)의 표면(2a)에 부설된 몰드 수지(40)의 표면에 보호 부재로서의 보호 테이프(6)를 접착한다. 한편, 보호 테이프(6)는, 상기 도 6에 도시된 실시형태와 마찬가지로 두께가 100 ㎛인 폴리염화비닐(PVC)로 이루어지는 시트형 기재의 표면에 아크릴 수지계의 풀이 두께 5 ㎛ 정도 도포되어 있다.
다음으로, 보호 부재 접착 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면을 연삭하여 레이저 가공홈(250)에 매설된 몰드 수지(40)를 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면에 노출시킴으로써 반도체 웨이퍼(2)를 몰드 수지로 둘러싼 외주를 갖는 개개의 디바이스칩으로 분할하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 상기 도 7에 도시된 연삭 장치(7)를 이용하여 실시할 수 있다.
전술한 연삭 장치(7)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 15의 (a)에 도시된 바와 같이 척 테이블(71)의 상면(유지면)에 상기 보호 부재 접착 공정이 실시된 반도체 웨이퍼(2)의 보호 테이프(6)측을 배치한다. 그리고, 도시하지 않은 흡인 수단을 작동함으로써 척 테이블(71) 상에 반도체 웨이퍼(2)를 보호 테이프(6)를 통해 흡인 유지한다. 따라서, 척 테이블(71) 상에 유지된 반도체 웨이퍼(2)는, 기판(20)의 이면(20b)이 상측이 된다. 이와 같이 척 테이블(71) 상에 반도체 웨이퍼(2)를 보호 테이프(6)를 통해 흡인 유지했다면, 척 테이블(71)을 도 15의 (a)에 있어서 화살표 71a로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(72)의 연삭 휠(724)을 도 15의 (a)에 있어서 화살표 724a로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 15의 (b)에 도시된 바와 같이 연삭 지석(726)을 피가공면인 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 접촉시키고, 연삭 휠(724)을 도 15의 (a) 및 도 15의 (b)에 있어서 화살표 724b로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 하방[척 테이블(71)의 유지면에 대해 수직인 방향]으로 소정량 연삭 이송한다. 이 결과, 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)이 연삭되어, 도 15의 (c)에서 도시된 바와 같이 레이저 가공홈(250)이 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 표출되고, 레이저 가공홈(250)에 매설된 몰드 수지(40)가 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)에 노출된다. 이 결과, 반도체 웨이퍼(2)는 몰드 수지(40)로 둘러싼 외주를 갖는 개개의 디바이스칩(25)으로 분할된다.
이상과 같이 하여 이면 연삭 공정을 실시했다면, 상기 도 10에 도시된 웨이퍼 지지 공정과 마찬가지로 환형의 프레임(F)의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프(T)의 표면에 전술한 이면 연삭 공정이 실시된 반도체 웨이퍼(2)를 구성하는 기판(20)의 이면(20b)을 접착한다. 그리고, 반도체 웨이퍼(2)의 기능층(21)의 표면에 부설된 몰드 수지(40)의 표면에 접착되어 있는 보호 부재로서의 보호 테이프(6)를 박리하고, 다음 공정인 픽업 공정으로 반송되어, 개개의 디바이스칩(25)마다 픽업된다. 이와 같이 하여 픽업된 디바이스칩(25)은, 도 11에 도시된 바와 같이 표면 및 측면이 몰드 수지(40)에 의해 피복된 웨이퍼 레벨 칩 사이즈 패키지(WL-CSP)를 구성하고 있다.
이상, 본 발명을 도시된 실시형태에 기초하여 설명하였으나, 본 발명은 전술한 실시형태에만 한정되는 것은 아니며, 본 발명의 취지의 범위에서 여러 가지 변형은 가능하다. 예컨대, 전술한 실시형태에서는, 웨이퍼로서 실리콘 등의 기판(20)과 상기 기판(20)의 표면(20a)에 저유전율 절연체 피막(Low-k막)으로 이루어지는 절연막과 회로를 형성하는 기능막이 적층된 기능층(21)에 의해 구성된 반도체 웨이퍼(2)를 가공하는 예를 나타내었으나, 본 발명은 다른 구성의 웨이퍼에 적용해도 동일한 작용 효과를 나타낸다.
2: 반도체 웨이퍼 20: 기판
21: 기능층 22: 분할 예정 라인
23: 디바이스 24: 범프
3: 레이저 가공 장치 31: 레이저 가공 장치의 척 테이블
32: 레이저 광선 조사 수단 322: 집광기
4: 수지 피복 장치 40: 몰드 수지
5: 연마 장치 51: 연마 장치의 척 테이블
52: 연마 수단 524: 연마 공구
6: 보호 테이프 7: 연삭 장치
71: 연삭 장치의 척 테이블 72: 연삭 수단
76: 연삭 휠 8: 절삭 장치
81: 절삭 장치의 척 테이블 82: 절삭 수단
823: 절삭 블레이드 F: 환형의 프레임
T: 다이싱 테이프

Claims (5)

  1. 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 표면에 복수의 범프를 구비한 디바이스가 형성된 웨이퍼의 가공 방법에 있어서,
    웨이퍼에 대해 흡수성을 갖는 파장의 레이저 광선을 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 조사하여, 분할 예정 라인을 따라 디바이스칩의 마무리 두께에 상당하는 깊이의 홈을 형성하는 홈 형성 공정과;
    상기 홈 형성 공정이 실시된 웨이퍼의 표면에 몰드 수지를 부설하고, 상기 홈에 몰드 수지를 매설하는 몰딩 공정과;
    상기 몰딩 공정이 실시된 웨이퍼의 표면에 부설된 몰드 수지의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과;
    상기 보호 부재 접착 공정이 실시된 웨이퍼의 이면을 연삭하여 상기 홈을 표출시켜 상기 홈에 매설된 몰드 수지를 웨이퍼의 이면에 노출시키는 이면 연삭 공정과;
    상기 홈의 폭보다 얇은 두께를 갖는 절삭 블레이드로 상기 홈을 따라 노출된 몰드 수지의 폭 방향 중앙부를 상기 홈을 따라 절삭함으로써, 웨이퍼를 몰드 수지로 둘러싼 외주를 갖는 개개의 디바이스칩으로 분할하는 분할 공정
    을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서,
    상기 분할 공정은, 웨이퍼의 이면측으로부터 상기 홈을 따라 노출된 몰드 수지의 폭 방향 중앙부를 상기 절삭 블레이드로 홈을 따라 절삭하는 것인 웨이퍼의 가공 방법.
  3. 제1항에 있어서,
    상기 분할 공정을 실시하기 전에, 상기 이면 연삭 공정이 실시된 웨이퍼의 이면을 환형의 프레임의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프의 표면에 접착하고, 웨이퍼의 표면에 부설된 몰드 수지의 표면에 접착되어 있는 상기 보호 부재를 박리하는 웨이퍼 지지 공정을 더 포함하는 웨이퍼의 가공 방법.
  4. 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 표면에 복수의 범프를 구비한 디바이스가 형성된 웨이퍼의 가공 방법에 있어서,
    웨이퍼에 대해 흡수성을 갖는 파장의 레이저 광선을 웨이퍼의 표면측으로부터 분할 예정 라인을 따라 조사하여, 분할 예정 라인을 따라 디바이스칩의 마무리 두께에 상당하는 깊이의 홈을 형성하는 홈 형성 공정과;
    상기 홈 형성 공정이 실시된 웨이퍼의 표면에 몰드 수지를 부설하고, 상기 홈에 몰드 수지를 매설하는 몰딩 공정과;
    상기 몰딩 공정이 실시된 웨이퍼의 표면측으로부터 상기 홈의 폭보다 얇은 두께를 갖는 절삭 블레이드에 의해 웨이퍼의 표면에 부설된 몰드 수지 및 상기 홈에 매설된 몰드 수지의 폭 방향 중앙부를 상기 홈을 따라 절삭하여 디바이스칩의 마무리 두께에 상당하는 깊이의 절삭홈을 형성하는 절삭홈 형성 공정과;
    상기 절삭홈 형성 공정이 실시된 웨이퍼의 표면에 부설된 몰드 수지의 표면에 보호 부재를 접착하는 보호 부재 접착 공정과;
    상기 보호 부재 접착 공정이 실시된 웨이퍼의 이면을 연삭하여 상기 홈에 매설된 몰드 수지 및 상기 절삭홈을 웨이퍼의 이면에 노출시킴으로써 웨이퍼를 몰드 수지로 둘러싼 외주를 갖는 개개의 디바이스칩으로 분할하는 이면 연삭 공정
    을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  5. 제4항에 있어서,
    상기 이면 연삭 공정이 실시된 웨이퍼의 이면을 환형의 프레임의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프의 표면에 접착하고, 웨이퍼의 표면에 부설된 몰드 수지의 표면에 접착되어 있는 상기 보호 부재를 박리하는 웨이퍼 지지 공정을 더 포함하는 웨이퍼의 가공 방법.
KR1020160141912A 2015-11-05 2016-10-28 웨이퍼의 가공 방법 KR20170053115A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015217275A JP2017092125A (ja) 2015-11-05 2015-11-05 ウエーハの加工方法
JPJP-P-2015-217275 2015-11-05

Publications (1)

Publication Number Publication Date
KR20170053115A true KR20170053115A (ko) 2017-05-15

Family

ID=58584094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160141912A KR20170053115A (ko) 2015-11-05 2016-10-28 웨이퍼의 가공 방법

Country Status (6)

Country Link
US (1) US9953871B2 (ko)
JP (1) JP2017092125A (ko)
KR (1) KR20170053115A (ko)
CN (1) CN106935548A (ko)
DE (1) DE102016221544B4 (ko)
TW (1) TW201719745A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6738687B2 (ja) * 2016-08-25 2020-08-12 株式会社ディスコ パッケージウエーハの加工方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP6987443B2 (ja) * 2017-09-08 2022-01-05 株式会社ディスコ ウェーハの加工方法
JP6918419B2 (ja) * 2017-09-08 2021-08-11 株式会社ディスコ ウェーハの加工方法
JP7013085B2 (ja) * 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
TWI797154B (zh) * 2018-01-31 2023-04-01 日商三星鑽石工業股份有限公司 膜剝離機構及基板裂斷系統
JP2021002625A (ja) * 2019-06-24 2021-01-07 株式会社ディスコ パッケージデバイスチップの製造方法
JP7463037B2 (ja) * 2020-08-26 2024-04-08 株式会社ディスコ 検査用基板及び検査方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2001284497A (ja) 2000-04-03 2001-10-12 Fujitsu Ltd 半導体装置及びその製造方法及び半導体チップ及びその製造方法
DE10202881B4 (de) 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
JP4100936B2 (ja) * 2002-03-01 2008-06-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2005086074A (ja) * 2003-09-10 2005-03-31 Disco Abrasive Syst Ltd 半導体ウェーハの移し替え方法
JP4607531B2 (ja) 2004-09-29 2011-01-05 カシオマイクロニクス株式会社 半導体装置の製造方法
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4974384B2 (ja) * 2008-09-05 2012-07-11 株式会社テラミクロス 半導体装置の製造方法
JP2011124266A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
JP6215544B2 (ja) * 2013-03-18 2017-10-18 株式会社ディスコ ウエーハの加工方法
US9318386B2 (en) * 2013-07-17 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment methods in die sawing process
WO2015081141A1 (en) 2013-11-26 2015-06-04 Diodes Incorporation A chip scale package

Also Published As

Publication number Publication date
DE102016221544A1 (de) 2017-05-11
US20170133269A1 (en) 2017-05-11
JP2017092125A (ja) 2017-05-25
DE102016221544B4 (de) 2024-05-08
TW201719745A (zh) 2017-06-01
US9953871B2 (en) 2018-04-24
CN106935548A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
KR102505700B1 (ko) 웨이퍼의 가공 방법
KR20170053115A (ko) 웨이퍼의 가공 방법
JP4471632B2 (ja) ウエーハの加工方法
JP4694845B2 (ja) ウエーハの分割方法
JP4890746B2 (ja) ウエーハの加工方法
US9640420B2 (en) Wafer processing method
KR102210945B1 (ko) 웨이퍼의 가공 방법
KR20170030035A (ko) 웨이퍼의 가공 방법
KR20160072775A (ko) 웨이퍼의 가공 방법
JP2017028160A (ja) ウエーハの加工方法
KR20180050225A (ko) 웨이퍼의 가공 방법
JP2008182015A (ja) ウエーハの研削方法
KR102519860B1 (ko) 웨이퍼의 가공 방법
JP6815692B2 (ja) ウェーハの加工方法
KR20140095424A (ko) 웨이퍼 가공 방법
KR20160144311A (ko) 웨이퍼의 가공 방법
KR20150140215A (ko) 웨이퍼 가공 방법
KR20180048376A (ko) 웨이퍼의 가공 방법
JP5513042B2 (ja) ウエーハの加工方法
JP2017022162A (ja) ウエーハの加工方法
KR20150105210A (ko) 판형물의 가공 방법
TWI831886B (zh) 裝置晶片的製造方法
JP6808525B2 (ja) ウエーハの加工方法
TW201935549A (zh) 晶圓之加工方法
US20230282486A1 (en) Wafer processing method