KR20170048169A - 포커스 링 및 센서 칩 - Google Patents
포커스 링 및 센서 칩 Download PDFInfo
- Publication number
- KR20170048169A KR20170048169A KR1020160132639A KR20160132639A KR20170048169A KR 20170048169 A KR20170048169 A KR 20170048169A KR 1020160132639 A KR1020160132639 A KR 1020160132639A KR 20160132639 A KR20160132639 A KR 20160132639A KR 20170048169 A KR20170048169 A KR 20170048169A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- region
- focus ring
- extending
- surround
- Prior art date
Links
- 238000012545 processing Methods 0.000 claims description 93
- 238000000034 method Methods 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 239000010453 quartz Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 239000005388 borosilicate glass Substances 0.000 claims description 10
- 235000012431 wafers Nutrition 0.000 description 94
- 239000007789 gas Substances 0.000 description 27
- 238000012546 transfer Methods 0.000 description 27
- 239000000463 material Substances 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 7
- 239000003507 refrigerant Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229920001296 polysiloxane Polymers 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000013067 intermediate product Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000013049 sediment Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
- H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
- H01L2021/60067—Aligning the bump connectors with the mounting substrate
- H01L2021/60075—Aligning the bump connectors with the mounting substrate involving active alignment, i.e. by apparatus steering, e.g. using alignment marks, sensors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(과제) 포커스 링과 웨이퍼의 위치 관계의 파악을 위해 이용되는 포커스 링을 제공한다.
(해결 수단) 일 실시 형태의 포커스 링은, 포커스 링 본체, 및, 복수의 센서 칩을 포함하고 있다. 포커스 링 본체는, 제 1 환상부 및 제 2 환상부를 갖고 있다. 제 1 환상부는, 중심 축선에 대하여 둘레 방향으로 연장되는 상면을 제공하는 안쪽 부분, 및, 안쪽 부분보다 바깥쪽에서 연장되는 바깥쪽 부분을 갖는다. 제 2 환상부는, 제 1 환상부의 바깥쪽 부분의 위에 마련되어 있다. 복수의 센서 칩은, 포커스 링 본체의 제 1 환상부의 안쪽 부분 내에 마련되어 있고, 또한, 중심 축선에 대하여 둘레 방향으로 배열되어 있다. 복수의 센서 칩의 각각은, 제 1 전극을 갖고 있다. 제 1 전극은, 중심 축선에 교차하는 방향으로 연장되어 있다.
(해결 수단) 일 실시 형태의 포커스 링은, 포커스 링 본체, 및, 복수의 센서 칩을 포함하고 있다. 포커스 링 본체는, 제 1 환상부 및 제 2 환상부를 갖고 있다. 제 1 환상부는, 중심 축선에 대하여 둘레 방향으로 연장되는 상면을 제공하는 안쪽 부분, 및, 안쪽 부분보다 바깥쪽에서 연장되는 바깥쪽 부분을 갖는다. 제 2 환상부는, 제 1 환상부의 바깥쪽 부분의 위에 마련되어 있다. 복수의 센서 칩은, 포커스 링 본체의 제 1 환상부의 안쪽 부분 내에 마련되어 있고, 또한, 중심 축선에 대하여 둘레 방향으로 배열되어 있다. 복수의 센서 칩의 각각은, 제 1 전극을 갖고 있다. 제 1 전극은, 중심 축선에 교차하는 방향으로 연장되어 있다.
Description
본 발명의 실시 형태는, 포커스 링 및 센서 칩에 관한 것이다.
반도체 디바이스라고 하는 전자 디바이스의 제조에 있어서는, 웨이퍼를 처리하는 처리 시스템이 이용되고 있다. 처리 시스템은, 웨이퍼를 반송하기 위한 반송 장치, 및, 웨이퍼를 처리하기 위한 처리 장치를 갖고 있다. 처리 장치는, 일반적으로, 처리 용기, 및, 해당 처리 용기 내에 마련된 탑재대를 갖고 있다. 탑재대는, 그 위에 탑재된 웨이퍼를 지지하도록 구성되어 있다. 반송 장치는, 탑재대상에 웨이퍼를 반송하도록 구성되어 있다.
처리 장치에 있어서의 웨이퍼의 처리에 있어서는, 탑재대상에 있어서의 웨이퍼의 위치가 중요하다. 따라서, 탑재대상에 있어서의 웨이퍼의 위치가 소정 위치로부터 어긋나 있는 경우에는, 반송 장치를 조정할 필요가 있다.
반송 장치를 조정하는 기술로서는, 특허 문헌 1에 기재된 기술이 알려져 있다. 특허 문헌 1에 기재된 기술에서는, 탑재대상에 오목부가 형성되어 있다. 또한, 특허 문헌 1에 기재된 기술에서는, 웨이퍼와 마찬가지의 원반 형상을 갖고, 정전 용량 측정을 위한 전극을 갖는 측정기가 이용되고 있다. 특허 문헌 1에 기재된 기술에서는, 측정기가 반송 장치에 의해 탑재대상에 반송되고, 오목부와 전극의 상대적인 위치 관계에 의존하는 정전 용량의 측정치가 측정되고, 해당 측정치에 근거하여 웨이퍼의 반송 위치를 수정하도록 반송 장치가 조정된다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 제 4956328호 명세서
상술한 처리 시스템의 처리 장치로서, 플라즈마 처리 장치가 이용되는 일이 있다. 플라즈마 처리 장치는, 상술한 처리 장치와 마찬가지로, 처리 용기 및 탑재대를 구비하고 있다. 또한, 플라즈마 처리 장치에서는, 웨이퍼의 에지를 둘러싸도록, 포커스 링이 탑재대상에 마련된다. 포커스 링은, 중심 축선에 대하여 둘레 방향으로 연장되는 환상(環狀)의 판이고, 예컨대, 실리콘으로 형성되어 있다.
플라즈마 처리 장치를 이용한 웨이퍼에 대한 플라즈마 처리에서는, 포커스 링과 웨이퍼의 위치 관계가 중요하다. 예컨대, 포커스 링에 대하여 웨이퍼의 위치가 어긋나 있고, 포커스 링과 웨이퍼의 에지의 사이의 간극의 크기가 둘레 방향에 있어서 변동하고 있으면, 큰 간극이 발생하고 있는 부분에 플라즈마가 침입하고, 웨이퍼상에 파티클을 생기게 하는 일이 있다. 따라서, 포커스 링과 웨이퍼의 위치 관계를 파악하는 것을 가능하게 하는 것이 필요하다.
일 양태에 있어서는, 플라즈마 처리 장치에 있어서 웨이퍼의 에지를 둘러싸도록 배치되는 포커스 링이 제공된다. 포커스 링은, 포커스 링 본체, 및, 복수의 센서 칩을 포함하고 있다. 복수의 센서 칩은, 포커스 링 본체에 마련되어 있다. 포커스 링 본체는, 제 1 환상부 및 제 2 환상부를 갖고 있다. 제 1 환상부는, 중심 축선에 대하여 둘레 방향으로 연장되어 있다. 제 1 환상부는, 안쪽 부분 및 바깥쪽 부분을 갖고 있다. 안쪽 부분은, 중심 축선에 대하여 둘레 방향으로 연장되는 상면을 제공하고 있다. 바깥쪽 부분은, 안쪽 부분보다 중심 축선에 대하여 지름 방향의 바깥쪽에서 둘레 방향으로 연장되어 있다. 제 2 환상부는, 제 1 환상부의 바깥쪽 부분에 연속하고, 해당 바깥쪽 부분의 위에서 중심 축선에 대하여 둘레 방향으로 연장되어 있다. 복수의 센서 칩은, 포커스 링 본체의 제 1 환상부의 안쪽 부분 내에 마련되어 있고, 또한, 중심 축선에 대하여 둘레 방향으로 배열되어 있다. 복수의 센서 칩의 각각은, 제 1 전극, 제 2 전극, 및, 제 3 전극을 갖고 있다. 제 1 전극은, 중심 축선에 교차하는 방향으로 연장되어 있다. 제 2 전극은, 제 1 전극으로부터 전기적으로 절연되고, 제 1 전극의 에지를 둘러싸도록 연장되어 있다. 제 3 전극은, 제 1 전극 및 제 2 전극으로부터 전기적으로 절연되고, 제 2 전극의 에지를 둘러싸도록 연장되어 있다.
이 포커스 링이 플라즈마 처리 장치의 탑재대상에 탑재되어 있는 상태에서 웨이퍼가 탑재대상에 반송되면, 웨이퍼의 에지는 해당 포커스 링에 의해 둘러싸인다. 또한, 웨이퍼의 에지 영역의 하면은, 포커스 링 본체의 제 1 환상부의 안쪽 부분의 상면에 대면한다. 이 안쪽 부분에는, 복수의 센서 칩이 마련되어 있다. 이들 센서 칩의 각각의 제 1 전극과 웨이퍼가 연직 방향에 있어서 서로 겹치는 면적은, 포커스 링에 대한 웨이퍼의 위치 관계에 의존한다. 따라서, 각 센서 칩의 제 1 전극의 위쪽에 있어서의 정전 용량은, 포커스 링에 대한 웨이퍼의 위치 관계에 의존한다. 그러므로, 이 포커스 링은, 해당 포커스 링과 웨이퍼의 위치 관계를 파악하기 위해 이용 가능하다. 또한, 이 포커스 링은, 웨이퍼의 가공시에도 이용 가능하므로, 해당 포커스 링과 실제로 가공되는 웨이퍼의 위치 관계의 파악을 위해 이용하는 것이 가능하다.
또, 각 센서 칩의 제 1 전극에는, 고주파 전압이 인가될 수 있다. 각 센서 칩의 제 1 전극에 고주파 신호가 공급되면, 각 센서 칩의 제 1 전극에 있어서의 전압 진폭은, 포커스 링에 대한 웨이퍼의 위치 관계, 즉 정전 용량에 따른 전압 진폭이 된다. 따라서, 이 포커스 링을 이용하여 각 센서 칩의 제 1 전극의 전압 진폭을 측정하는 것에 의해, 포커스 링과 웨이퍼의 위치 관계를 특정하기 위한 측정치를 얻는 것이 가능하게 된다. 또한, 각 센서 칩의 제 2 전극에도 고주파 신호를 공급하고, 각 센서 칩의 제 3 전극을 그라운드 전위로 설정하는 것에 의해, 각 센서 칩의 제 1 전극의 전압 진폭은, 해당 제 1 전극과 웨이퍼가 연직 방향에 있어서 서로 겹치는 면적의 변화에 대하여 민감하게 변화한다. 그러므로, 포커스 링에 대한 웨이퍼의 위치 관계를 정밀하게 측정하는 것이 가능하게 된다.
일 실시 형태에서는, 포커스 링 본체는, 실리콘으로 형성되어 있다. 또한, 복수의 센서 칩의 각각은, 베이스부를 더 갖는다. 베이스부는, 하면, 제 1 부분, 제 2 부분, 제 3 부분, 및, 제 4 부분을 갖는다. 베이스부의 하면은, 중심 축선에 교차하는 방향으로 연장되어 있고, 제 1 영역, 제 2 영역, 및 제 3 영역을 포함한다. 제 2 영역은, 제 1 영역에 대하여 간격을 갖고 해당 제 1 영역을 둘러싸도록 연장되어 있다. 제 3 영역은, 제 2 영역에 대하여 간격을 갖고 해당 제 2 영역을 둘러싸도록 연장되어 있다. 베이스부의 제 1 부분은, 실리콘제이고, 하면의 제 1 영역을 제공한다. 베이스부의 제 2 부분은, 실리콘제이고, 하면의 제 2 영역을 제공하고, 제 1 부분을 둘러싸도록 마련되어 있다. 베이스부의 제 3 부분은, 실리콘제이고, 하면의 제 3 영역을 제공하고, 제 2 부분을 둘러싸도록 마련되어 있다. 제 4 부분은, 석영 또는 붕규산 유리제이며, 제 1 오목부, 해당 제 1 오목부를 둘러싸는 제 2 오목부, 및, 해당 제 2 오목부를 둘러싸는 제 3 오목부를 제공하고 있다. 제 1 부분은 제 1 오목부 내에 마련되어 있고, 제 2 부분은 제 2 오목부 내에 마련되어 있고, 제 3 부분은 제 3 오목부 내에 마련되어 있다. 제 1 전극은 베이스부의 하면의 제 1 영역을 따라 마련되어 있고, 제 2 전극은 베이스부의 하면의 제 2 영역을 따라 마련되어 있고, 제 3 전극은 베이스부의 하면의 제 3 영역을 따라 마련되어 있다. 제 1 전극, 제 2 전극, 제 3 전극, 제 1 부분, 제 2 부분, 및, 제 3 부분은, 포커스 링 본체의 제 1 환상부의 안쪽 부분과 센서 칩의 베이스부의 제 4 부분의 사이에 마련되어 있다.
상기 실시 형태에서는, 실리콘의 가공 프로세스에 있어서 포커스 링을 이용하기 때문에, 포커스 링 본체가 실리콘으로 형성되어 있다. 따라서, 각 센서 칩의 베이스부도 실리콘으로 형성되는 것이 바람직하지만, 상기 가공 프로세스에 의한 베이스부의 깎임을 억제할 필요가 있다. 그래서, 이 포커스 링에서는, 각 센서 칩의 베이스부의 표면을 구성하는 제 4 부분이 석영 또는 붕규산 유리로 형성되어 있다. 또한, 이 제 4 부분과 포커스 링 본체의 제 1 환상부의 안쪽 부분의 사이에, 제 1 전극, 제 2 전극, 제 3 전극, 제 1 부분, 제 2 부분, 및, 제 3 부분이 마련되어 있다. 따라서, 실리콘의 가공 프로세스에 이 포커스 링이 이용되더라도, 제 1 전극, 제 2 전극, 및, 제 3 전극의 손상, 및, 실리콘제의 제 1 부분, 제 2 부분, 및, 제 3 부분의 깎임이 억제된다. 또한, 제 1 부분과 제 2 부분의 사이, 및, 제 2 부분과 제 3 부분의 사이에 있어서, 절연체로 형성된 제 4 부분이 마련되어 있으므로, 제 1 부분과 제 2 부분의 사이, 및, 제 2 부분과 제 3 부분의 사이에 있어서의 전기적인 절연이 확보된다. 또, 붕규산 유리는, 실리콘의 선팽창 계수에 가까운 선팽창 계수, 및, 실리콘의 밀도(단위 체적당 질량)에 가까운 밀도를 갖고 있고, 제 4 부분의 재료로서 석영보다 바람직한 재료이다.
일 실시 형태에서는, 제 1 전극은, 중심 축선에 대하여 접선 방향으로 연장되는 대략 사각형의 평면 형상을 갖는다. 다른 실시 형태에서는, 제 1 전극의 에지는, 중심 축선에 대하여 둘레 방향으로 연장되는 그 제 1 전극을 규정하는 한 쌍의 원호를 포함한다.
다른 양태에 있어서는, 플라즈마 처리 장치에 있어서 웨이퍼의 에지를 둘러싸도록 배치되는 포커스 링에 마련되는 정전 용량 측정을 위한 센서 칩이 제공된다. 이 센서 칩은, 제 1 전극, 제 2 전극, 및, 제 3 전극을 구비하고 있다. 제 1 전극은, 소정의 평면을 따라 연장되어 있다. 제 2 전극은, 제 1 전극으로부터 전기적으로 절연되고, 제 1 전극의 에지를 둘러싸도록 연장되어 있다. 제 3 전극은, 제 1 전극 및 제 2 전극으로부터 전기적으로 절연되고, 제 2 전극의 에지를 둘러싸도록 연장되어 있다.
일 실시 형태에서는, 센서 칩은, 베이스부를 더 구비한다. 베이스부는, 하면, 제 1 부분, 제 2 부분, 제 3 부분, 및, 제 4 부분을 갖는다. 하면은, 제 1 영역, 제 2 영역, 및, 제 3 영역을 포함한다. 제 2 영역은, 제 1 영역에 대하여 간격을 갖고 제 1 영역을 둘러싸도록 연장되어 있다. 제 3 영역은, 제 2 영역에 대하여 간격을 갖고 제 2 영역을 둘러싸도록 연장되어 있다. 제 1 부분은, 실리콘제이고, 하면의 제 1 영역을 제공하고 있다. 제 2 부분은, 실리콘제이고, 하면의 제 2 영역을 제공하고 있고, 제 1 부분을 둘러싸도록 마련되어 있다. 제 3 부분은, 실리콘제이고, 하면의 제 3 영역을 제공하고 있고, 제 2 부분을 둘러싸도록 마련되어 있다. 제 4 부분은, 석영 또는 붕규산 유리제이고, 제 1 오목부, 해당 제 1 오목부를 둘러싸는 제 2 오목부, 및, 해당 제 2 오목부를 둘러싸는 제 3 오목부를 제공하고 있다. 제 1 부분은, 제 1 오목부 내에 마련되어 있고, 제 2 부분은 제 2 오목부 내에 마련되어 있고, 제 3 부분은 제 3 오목부 내에 마련되어 있다. 제 1 전극은 베이스부의 하면의 제 1 영역을 따라 마련되어 있고, 제 2 전극은 베이스부의 하면의 제 2 영역을 따라 마련되어 있고, 제 3 전극은 베이스부의 하면의 제 3 영역을 따라 마련되어 있다.
일 실시 형태에서는, 제 1 전극은 대략 사각형의 평면 형상을 갖는다. 다른 실시 형태에서는, 제 1 전극의 에지는, 중심점에 대하여 둘레 방향으로 연장되는 그 제 1 전극을 규정하는 한 쌍의 원호를 포함한다.
이상 설명한 바와 같이, 포커스 링과 웨이퍼의 위치 관계를 파악하는 것이 가능하게 된다.
도 1은 반송 장치를 갖는 처리 시스템을 예시하는 도면이다.
도 2는 플라즈마 처리 장치의 일례를 나타내는 도면이다.
도 3은 일 실시 형태와 관련되는 포커스 링의 평면도이다.
도 4는 도 3의 Ⅳ-Ⅳ선을 따라 취한 포커스 링의 단면도이고, 포커스 링과 함께 정전 척 및 웨이퍼를 나타내는 도면이다.
도 5는 일 실시 형태와 관련되는 센서 칩의 하면측의 평면도이다.
도 6은 도 5의 Ⅳ-Ⅳ선을 따라 취한 단면도이다.
도 7은 일 실시 형태와 관련되는 센서 칩의 제조 방법을 나타내는 도면이다.
도 8은 센서 칩에 접속되는 회로의 구성을 예시하는 도면이다.
도 9는 정전 용량의 계산 결과를 나타내는 그래프이다.
도 2는 플라즈마 처리 장치의 일례를 나타내는 도면이다.
도 3은 일 실시 형태와 관련되는 포커스 링의 평면도이다.
도 4는 도 3의 Ⅳ-Ⅳ선을 따라 취한 포커스 링의 단면도이고, 포커스 링과 함께 정전 척 및 웨이퍼를 나타내는 도면이다.
도 5는 일 실시 형태와 관련되는 센서 칩의 하면측의 평면도이다.
도 6은 도 5의 Ⅳ-Ⅳ선을 따라 취한 단면도이다.
도 7은 일 실시 형태와 관련되는 센서 칩의 제조 방법을 나타내는 도면이다.
도 8은 센서 칩에 접속되는 회로의 구성을 예시하는 도면이다.
도 9는 정전 용량의 계산 결과를 나타내는 그래프이다.
이하, 도면을 참조하여 다양한 실시 형태에 대하여 상세하게 설명한다. 또, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이기로 한다.
우선, 웨이퍼를 처리하기 위한 플라즈마 처리 장치, 및 해당 플라즈마 처리 장치에 피처리체를 반송하기 위한 반송 장치를 갖는 처리 시스템에 대하여 설명한다. 도 1은 반송 장치를 갖는 처리 시스템을 예시하는 도면이다. 도 1에 나타내는 처리 시스템(1)은, 받침대(2a~2d), 용기(4a~4d), 로더 모듈 LM, 얼라이너 AN, 로드 록 챔버 LL1, LL2, 프로세스 모듈 PM1~PM6, 및, 트랜스퍼 챔버 TC를 구비하고 있다.
받침대(2a~2d)는, 로더 모듈 LM의 한 가장자리를 따라 배열되어 있다. 용기(4a~4d)는 각각, 받침대(2a~2d)상에 탑재되어 있다. 용기(4a~4d)는 각각, 웨이퍼 W를 수용하도록 구성되어 있다.
로더 모듈 LM은, 대기압 상태의 반송 공간을 그 내부에 규정하는 챔버벽을 갖고 있다. 로더 모듈 LM은, 이 반송 공간 내에 반송 장치 TU1을 갖고 있다. 반송 장치 TU1은, 용기(4a~4d)와 얼라이너 AN의 사이, 얼라이너 AN과 로드 록 챔버 LL1~LL2의 사이, 및, 로드 록 챔버 LL1~LL2와 용기(4a~4d)의 사이에서 웨이퍼 W를 반송하도록 구성되어 있다.
얼라이너 AN은, 로더 모듈 LM과 접속되어 있다. 얼라이너 AN은, 웨이퍼 W의 위치 조정(위치의 교정)을 행하도록 구성되어 있다. 얼라이너 AN에 있어서의 웨이퍼 W의 위치 조정은, 웨이퍼 W의 오리엔테이션 플랫 또는 노치 등을 이용하여 행해질 수 있다.
로드 록 챔버 LL1 및 로드 록 챔버 LL2의 각각은, 로더 모듈 LM과 트랜스퍼 챔버 TC의 사이에 마련되어 있다. 로드 록 챔버 LL1 및 로드 록 챔버 LL2의 각각은, 예비 감압실을 제공하고 있다.
트랜스퍼 챔버 TC는, 로드 록 챔버 LL1 및 로드 록 챔버 LL2에 게이트 밸브를 거쳐서 접속되어 있다. 트랜스퍼 챔버 TC는, 감압 가능한 감압실을 제공하고 있고, 해당 감압실에 반송 장치 TU2를 수용하고 있다. 반송 장치 TU2는, 로드 록 챔버 LL1~LL2와 프로세스 모듈 PM1~PM6의 사이, 및, 프로세스 모듈 PM1~PM6 중 임의의 두 개의 프로세스 모듈 사이에 있어서, 웨이퍼 W를 반송하도록 구성되어 있다.
프로세스 모듈 PM1~PM6은, 트랜스퍼 챔버 TC에 게이트 밸브를 거쳐서 접속되어 있다. 프로세스 모듈 PM1~PM6의 각각은, 웨이퍼 W에 대하여 플라즈마 처리라고 하는 전용의 처리를 행하도록 구성된 처리 장치이다.
이 처리 시스템(1)에 있어서 웨이퍼 W의 처리가 행해질 때의 일련의 동작은 이하와 같이 예시된다. 로더 모듈 LM의 반송 장치 TU1이, 용기(4a~4d)의 어느 하나로부터 웨이퍼 W를 꺼내고, 해당 웨이퍼 W를 얼라이너 AN에 반송한다. 그 다음에, 반송 장치 TU1은, 위치 조정된 웨이퍼 W를 얼라이너 AN으로부터 꺼내서, 해당 웨이퍼 W를 로드 록 챔버 LL1 및 로드 록 챔버 LL2 중 한쪽의 로드 록 챔버에 반송한다. 그 다음에, 한쪽의 로드 록 챔버가, 예비 감압실의 압력을 소정의 압력으로 감압한다. 그 다음에, 트랜스퍼 챔버 TC의 반송 장치 TU2가, 한쪽의 로드 록 챔버로부터 웨이퍼 W를 꺼내고, 해당 웨이퍼 W를 프로세스 모듈 PM1~PM6 중 어느 하나에 반송한다. 그리고, 프로세스 모듈 PM1~PM6 중 하나 이상의 프로세스 모듈이 웨이퍼 W를 처리한다. 그리고, 반송 장치 TU2가, 처리 후의 웨이퍼를 프로세스 모듈로부터 로드 록 챔버 LL1 및 로드 록 챔버 LL2 중 한쪽의 로드 록 챔버에 반송한다. 그 다음에, 반송 장치 TU1이 웨이퍼 W를 한쪽의 로드 록 챔버로부터 용기(4a~4d)의 어느 하나에 반송한다.
이 처리 시스템(1)은, 제어부 MC를 더 구비하고 있다. 제어부 MC는, 프로세서, 메모리라고 하는 기억 장치, 표시 장치, 입출력 장치, 통신 장치 등을 구비하는 컴퓨터일 수 있다. 상술한 처리 시스템(1)의 일련의 동작은, 기억 장치에 기억된 프로그램에 따른 제어부 MC에 의한 처리 시스템(1)의 각 부의 제어에 의해, 실현되도록 되어 있다.
도 2는 프로세스 모듈 PM1~PM6 중 하나 이상의 프로세스 모듈에 채용될 수 있는 플라즈마 처리 장치의 일례를 나타내는 도면이다. 도 2에 나타내는 플라즈마 처리 장치(10)는, 예컨대, 용량 결합형 플라즈마 에칭 장치이다. 플라즈마 처리 장치(10)는, 대략 원통 형상의 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 예컨대, 알루미늄으로 형성되어 있다. 처리 용기(12)의 내벽면에는, 양극 산화 처리가 실시될 수 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 저부상에는, 대략 원통 형상의 지지부(14)가 마련되어 있다. 지지부(14)는, 예컨대, 절연 재료로 구성되어 있다. 지지부(14)는, 처리 용기(12) 내에 있어서, 처리 용기(12)의 저부로부터 연직 방향으로 연장되어 있다. 또한, 처리 용기(12) 내에는, 탑재대 PD가 마련되어 있다. 탑재대 PD는, 지지부(14)에 의해 지지되어 있다.
탑재대 PD는, 하부 전극 LE 및 정전 척 ESC를 갖고 있다. 하부 전극 LE는, 제 1 플레이트(18a) 및 제 2 플레이트(18b)를 포함하고 있다. 제 1 플레이트(18a) 및 제 2 플레이트(18b)는, 예컨대 알루미늄이라고 하는 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 제 2 플레이트(18b)는, 제 1 플레이트(18a)상에 마련되어 있고, 제 1 플레이트(18a)에 전기적으로 접속되어 있다.
제 2 플레이트(18b)상에는, 정전 척 ESC가 마련되어 있다. 정전 척 ESC는, 도전막인 전극을 한 쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 갖고 있고, 대략 원반 형상을 갖고 있다. 정전 척 ESC의 전극에는, 직류 전원(22)이 스위치(23)를 거쳐서 전기적으로 접속되어 있다. 이 정전 척 ESC는, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼 W를 흡착한다. 이것에 의해, 정전 척 ESC는, 웨이퍼 W를 유지할 수 있다.
제 2 플레이트(18b)의 주연부상에는, 웨이퍼 W의 에지를 둘러싸도록 포커스 링 FR이 마련되어 있다. 이 포커스 링 FR의 상세에 대해서는 후술한다. 제 2 플레이트(18b)의 내부에는, 냉매 유로(24)가 마련되어 있다. 냉매 유로(24)에는, 처리 용기(12)의 외부에 마련된 칠러 유닛으로부터 배관(26a)을 거쳐서 냉매가 공급된다. 냉매 유로(24)에 공급된 냉매는, 배관(26b)을 거쳐서 칠러 유닛에 되돌려진다. 이와 같이, 냉매 유로(24)와 칠러 유닛의 사이에서는, 냉매가 순환된다. 이 냉매의 온도를 제어하는 것에 의해, 정전 척 ESC에 의해 지지된 웨이퍼 W의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는, 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를, 정전 척 ESC의 상면과 웨이퍼 W의 이면의 사이에 공급한다.
또한, 플라즈마 처리 장치(10)는, 상부 전극(30)을 구비하고 있다. 상부 전극(30)은, 탑재대 PD의 위쪽에 있어서, 해당 탑재대 PD와 대향 배치되어 있다. 상부 전극(30)과 탑재대 PD의 사이에는, 웨이퍼 W에 플라즈마 처리를 행하기 위한 처리 공간 S가 제공되어 있다.
상부 전극(30)은, 절연성 차폐 부재(32)를 통해서, 처리 용기(12)의 상부에 지지되어 있다. 상부 전극(30)은, 천판(34) 및 지지체(36)를 포함할 수 있다. 천판(34)은 처리 공간 S에 면하고 있고, 해당 천판(34)에는 복수의 가스 토출 구멍(34a)이 마련되어 있다. 이 천판(34)은, 실리콘 또는 석영으로 형성될 수 있다. 혹은, 천판(34)은, 알루미늄제의 모재의 표면에 산화이트륨이라고 하는 플라즈마 내성의 막을 형성하는 것에 의해 구성될 수 있다.
지지체(36)는, 천판(34)을 착탈이 자유롭게 지지하는 것이고, 예컨대 알루미늄이라고 하는 도전성 재료로 구성될 수 있다. 이 지지체(36)는, 수랭 구조를 가질 수 있다. 지지체(36)의 내부에는, 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출 구멍(34a)에 연통하는 복수의 가스 통류 구멍(36b)이 아래쪽으로 연장되어 있다. 또한, 지지체(36)에는, 가스 확산실(36a)에 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브군(42) 및 유량 제어기군(44)을 거쳐서, 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은, 복수 종류의 가스용의 복수의 가스 소스를 포함하고 있다. 밸브군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기군(44)은 매스 플로우 컨트롤러라고 하는 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 밸브군(42)의 대응하는 밸브 및 유량 제어기군(44)의 대응하는 유량 제어기를 거쳐서, 가스 공급관(38)에 접속되어 있다.
또한, 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 퇴적물 실드(46)가 착탈이 자유롭게 마련되어 있다. 퇴적물 실드(46)는, 지지부(14)의 외주에도 마련되어 있다. 퇴적물 실드(46)는, 처리 용기(12)에 에칭 부생물(퇴적물)이 부착되는 것을 방지하는 것이고, 알루미늄재에 Y2O3 등의 세라믹스를 피복하는 것에 의해 구성될 수 있다.
처리 용기(12)의 저부측, 또한, 지지부(14)와 처리 용기(12)의 측벽의 사이에는 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는, 예컨대, 알루미늄재에 Y2O3 등의 세라믹스를 피복하는 것에 의해 구성될 수 있다. 배기 플레이트(48)에는, 그 판 두께 방향으로 관통하는 복수의 구멍이 형성되어 있다. 이 배기 플레이트(48)의 아래쪽, 또한, 처리 용기(12)에는, 배기구(12e)가 마련되어 있다. 배기구(12e)에는, 배기관(52)을 거쳐서 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 압력 조정 밸브 및 터보 분자 펌프 등의 진공 펌프를 갖고 있고, 처리 용기(12) 내의 공간을 소망하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼 W의 반입출구(12g)가 마련되어 있고, 이 반입출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
또한, 플라즈마 처리 장치(10)는, 제 1 고주파 전원 PS1 및 제 2 고주파 전원 PS2를 더 구비하고 있다. 제 1 고주파 전원 PS1은, 플라즈마 생성용의 제 1 고주파를 발생시키는 전원이고, 예컨대, 27~100㎒의 주파수의 제 1 고주파를 발생시킨다. 제 1 고주파 전원 PS1은, 정합기 MU1을 거쳐서 상부 전극(30)에 접속되어 있다. 정합기 MU1은, 제 1 고주파 전원 PS1의 출력 임피던스와 부하측(상부 전극(30)측)의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다. 또, 제 1 고주파 전원 PS1은, 정합기 MU1을 거쳐서 하부 전극 LE에 접속되어 있더라도 좋다.
제 2 고주파 전원 PS2는, 웨이퍼 W에 이온을 끌어들이기 위한 제 2 고주파를 발생시키는 전원이고, 예컨대, 400㎑~13.56㎒의 범위 내의 주파수의 제 2 고주파를 발생시킨다. 제 2 고주파 전원 PS2는, 정합기 MU2를 거쳐서 하부 전극 LE에 접속되어 있다. 정합기 MU2는, 제 2 고주파 전원 PS2의 출력 임피던스와 부하측(하부 전극 LE측)의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다.
이 플라즈마 처리 장치(10)에서는, 복수의 가스 소스 중 선택된 하나 이상의 가스 소스로부터의 가스가 처리 용기(12) 내에 공급된다. 또한, 처리 용기(12) 내의 공간의 압력이 배기 장치(50)에 의해 소정의 압력으로 설정된다. 또한, 제 1 고주파 전원 PS1로부터의 제 1 고주파에 의해 처리 용기(12) 내의 가스가 여기된다. 이것에 의해, 플라즈마가 생성된다. 그리고, 발생한 활성종에 의해 웨이퍼 W가 처리된다. 또, 필요에 따라서, 제 2 고주파 전원 PS2의 제 2 고주파에 의해 웨이퍼 W에 이온이 끌어들여지더라도 좋다.
이하, 도 3 및 도 4를 참조하여, 포커스 링 FR에 대하여 상세하게 설명한다. 도 3은 일 실시 형태와 관련되는 포커스 링의 평면도이다. 도 3에 있어서는, 플라즈마 처리 장치(10)의 탑재대 PD상에 탑재되어 있는 상태의 포커스 링 FR을 위로부터 보았을 때의 해당 포커스 링 FR의 평면도가 나타나 있다. 도 4는 도 3의 Ⅳ-Ⅳ선을 따라 취한 포커스 링의 단면도이고, 포커스 링과 함께 정전 척 및 웨이퍼를 나타내고 있다.
포커스 링 FR은, 도 2에 나타내는 바와 같이, 탑재대 PD상에 탑재되고, 웨이퍼 W가 정전 척 ESC상에 탑재되어 있을 때에, 해당 웨이퍼 W의 에지를 둘러싼다. 포커스 링 FR은, 웨이퍼 W상의 시스 두께와 웨이퍼 W의 주위에 있어서의 시스 두께의 불연속성을 완화하고, 웨이퍼에 대한 플라즈마 처리의 면 내 균일성을 향상시키는 기능을 갖고 있다. 도 3 및 도 4에 나타내는 바와 같이, 포커스 링 FR은, 포커스 링 본체(60) 및 복수의 센서 칩 SC를 구비하고 있다.
포커스 링 본체(60)는, 대략 환상의 판재이다. 포커스 링 본체(60)는, 플라즈마 처리 장치(10)에 있어서 실시되는 플라즈마 처리가 실리콘의 가공 프로세스인 경우에는, 실리콘으로 형성된다. 또, 포커스 링 본체(60)는, 다른 재료로 형성되어 있더라도 좋다. 이 포커스 링 본체(60)는, 제 1 환상부(61) 및 제 2 환상부(62)를 갖고 있다.
제 1 환상부(61)는, 중심 축선 AX에 대하여 둘레 방향으로 연장되는 고리 형상을 갖고 있다. 이 중심 축선 AX는, 포커스 링 FR이 탑재대 PD상에 배치되어 있는 상태에 있어서는, 탑재대 PD의 중심 및 정전 척 ESC의 중심을 연직 방향으로 통과하는 축선 Z(도 2 참조)에 일치한다. 제 1 환상부(61)는, 안쪽 부분(61a) 및 바깥쪽 부분(61b)을 포함하고 있다. 안쪽 부분(61a)은, 중심 축선 AX에 대하여 둘레 방향으로 연장되어 있다. 안쪽 부분(61a)은, 상면(61t)을 제공하고 있다. 이 상면(61t)은, 중심 축선 AX에 대하여 둘레 방향으로 연장되는 띠 형상의 면이고, 연직 방향에 대략 직교하는 면이다. 또한, 안쪽 부분(61a)은, 내연면(61p)을 제공하고 있다. 내연면(61p)은, 포커스 링 FR이 탑재대 PD상에 배치되어 있는 상태에 있어서는, 정전 척 ESC의 에지면에 대면한다.
바깥쪽 부분(61b)은, 안쪽 부분(61a)에 연속하고 있고, 해당 안쪽 부분(61a)보다 중심 축선 AX에 대하여 지름 방향의 바깥쪽에서 둘레 방향으로 연장되어 있다. 제 2 환상부(62)는, 이 바깥쪽 부분(61b)에 연속하고 있고, 해당 바깥쪽 부분(61b)의 위에서 둘레 방향으로 연장되어 있다. 제 2 환상부(62)는, 상면(62t) 및 내연면(62p)을 제공하고 있다. 상면(62t)은, 제 1 환상부(61)의 안쪽 부분(61a)의 상면(61t)보다 지름 방향에 있어서 바깥쪽, 또한, 위쪽에 있어서, 둘레 방향으로 연장되는 띠 형상의 면이다. 또한, 내연면(62p)은, 상면(62t)의 안쪽 가장자리와 상면(61t)의 바깥쪽 가장자리의 사이에서 연장되어 있다. 이 내연면(62p)은, 웨이퍼 W의 에지에 대면하는 면이고, 둘레 방향으로 연장되어 있다. 일 실시 형태에서는, 내연면(62p)은, 상면(61t)의 바깥쪽 가장자리에 가까워짐에 따라 지름이 줄어들도록, 경사하고 있다.
복수의 센서 칩 SC는, 정전 용량 측정을 위한 칩이다. 복수의 센서 칩 SC는, 포커스 링 본체(60)의 제 1 환상부(61)의 안쪽 부분(61a) 내에 마련되어 있고, 둘레 방향으로 배열되어 있다. 또한, 일 실시 형태에서는, 복수의 센서 칩 SC는, 안쪽 부분(61a)의 전체 둘레에 있어서 균등한 간격으로 배열되어 있다. 또, 도 3에 있어서는, 복수의 센서 칩 SC의 개수는 4개이지만, 복수의 센서 칩의 개수는 3개 이상일 수 있다.
이하, 도 4와 함께 도 5 및 도 6을 참조하여, 센서 칩에 대하여 설명한다. 도 5는 일 실시 형태와 관련되는 센서 칩의 하면측의 평면도이다. 도 6은 도 5의 Ⅳ-Ⅳ선을 따라 취한 단면도이다. 또, 복수의 센서 칩 SC의 구성은 공통이므로, 이하의 설명에서는, 하나의 센서 칩 SC의 구성을 설명한다.
도 4~도 6에 나타내는 바와 같이, 센서 칩 SC는, 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)을 갖고 있다. 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)은, 도체로 구성되어 있다. 예컨대, 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)은, 금속제의 박막으로 구성되어 있다. 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)은, 한정되는 것은 아니지만, 니켈제일 수 있다.
제 1 전극(71)은, 소정의 평면을 따라 연장되어 있다. 즉, 제 1 전극(71)은, 중심 축선 AX에 교차 또는 대략 직교하는 방향으로 연장되어 있다. 일 실시 형태에서는, 제 1 전극(71)의 평면 형상은, 중심 축선 AX에 대하여 접선 방향으로 연장되는 사각형이다. 즉, 제 1 전극(71)의 에지는, 중심 축선 AX에 대하여 접선 방향으로 연장되는 2개의 가장자리(71a, 71b)를 포함할 수 있다. 다른 실시 형태에 있어서, 제 1 전극(71)은 중심점, 즉, 중심 축선 AX상의 점에 대하여 둘레 방향으로 연장되어 있더라도 좋고, 해당 제 1 전극(71)의 에지에 포함되는 2개의 가장자리(71a, 71b)는, 둘레 방향으로 연장되는 원호일 수 있다. 또, 가장자리(71a)는, 가장자리(71b)보다 중심 축선 AX의 가까운 곳에서 연장되어 있다. 또한, 센서 칩 SC는, 예컨대, 웨이퍼 W가 적절한 위치에 배치되어 있을 때, 즉, 웨이퍼 W의 에지와 내연면(62p)의 지름 방향에 있어서의 거리가 둘레 방향에 있어서 대략 균일할 때에, 웨이퍼 W의 에지의 연직 직하에 가장자리(71a)가 위치하도록 배치된다.
제 2 전극(72)은, 제 1 전극(71)으로부터 전기적으로 절연되어 있고, 해당 제 1 전극(71)의 에지를 둘러싸도록 연장되어 있다. 이 제 2 전극(72)과 제 1 전극(71)의 에지의 사이에는, 간격이 마련되어 있다. 제 3 전극(73)은, 제 1 전극(71) 및 제 2 전극(72)으로부터 전기적으로 절연되어 있고, 제 2 전극(72)의 에지를 둘러싸도록 연장되어 있다. 이 제 3 전극(73)과 제 2 전극(72)의 바깥쪽의 에지의 사이에는, 간격이 마련되어 있다.
또한, 일 실시 형태에 있어서, 센서 칩 SC는, 베이스부(80)를 더 갖고 있다. 베이스부(80)는, 제 1 부분(81), 제 2 부분(82), 제 3 부분(83), 및, 제 4 부분(84)을 포함하고 있다. 이 베이스부(80)는, 하면(80b)을 갖고 있다. 하면(80b)은, 중심 축선 AX에 교차 또는 대략 직교하는 방향으로 연장되는 면이고, 평탄한 면일 수 있다.
하면(80b)은, 제 1 영역 R1, 제 2 영역 R2, 및, 제 3 영역 R3을 포함하고 있다. 제 1 영역 R1은, 중심 축선 AX에 교차 또는 대략 직교하는 방향으로 연장되는 영역이고, 제 1 전극(71)의 평면 형상과 대략 동일 형상의 평면 형상을 갖고 있다. 제 2 영역 R2는, 제 1 영역 R1에 대하여 간격을 갖고, 해당 제 1 영역 R1을 둘러싸도록 연장되어 있다. 이 제 2 영역 R2는, 제 2 전극(72)의 평면 형상과 대략 동일 형상의 평면 형상을 갖고 있다. 제 3 영역 R3은, 제 2 영역 R2의 바깥쪽의 에지에 대하여 간격을 갖고, 해당 제 2 영역 R2를 둘러싸도록 연장되어 있다. 이 제 3 영역 R3은, 제 3 전극(73)의 평면 형상과 대략 동일 형상의 평면 형상을 갖고 있다. 또, 하면(80b)은, 제 1 영역 R1과 제 2 영역 R2의 사이, 제 2 영역 R2와 제 3 영역 R3의 사이, 및 제 3 영역 R3의 바깥쪽에 있어서, 제 4 부분(84)으로 구성되어 있다.
제 1 부분(81), 제 2 부분(82), 및, 제 3 부분(83)은, 플라즈마 처리 장치(10)에 있어서 실시되는 플라즈마 처리가 실리콘의 가공 프로세스인 경우에는, 실리콘으로 형성된다. 제 1 부분(81)은, 베이스부(80)의 하면(80b)의 제 1 영역 R1을 제공하고 있고, 제 1 영역 R1로부터 위쪽으로 연장되어 있다. 제 2 부분(82)은, 베이스부(80)의 하면(80b)의 제 2 영역 R2를 제공하고 있고, 제 2 영역 R2로부터 위쪽으로 연장되어 있다. 또한, 제 3 부분(83)은, 베이스부(80)의 하면(80b)의 제 3 영역 R3을 제공하고 있고, 제 3 영역 R3으로부터 위쪽으로 연장되어 있다.
제 4 부분(84)은, 석영 또는 붕규산 유리로 형성되어 있고, 절연성을 갖고 있다. 이 제 4 부분(84)은, 제 1 오목부(84a), 제 2 오목부(84b), 및, 제 3 오목부(84c)를 제공하고 있다. 이 제 1 오목부(84a)에는, 제 1 부분(81)이 마련되어 있다. 제 2 오목부(84b)는, 제 1 오목부(84a)를 둘러싸도록 형성되어 있다. 이 제 2 오목부(84b)에는, 제 2 부분(82)이 마련되어 있다. 제 3 오목부(84c)는, 제 2 오목부(84b)를 둘러싸도록 형성되어 있다. 이 제 3 오목부(84c)에는, 제 3 부분(83)이 마련되어 있다.
제 1 부분(81)에 의해 제공되는 하면(80b)의 제 1 영역 R1에는, 제 1 전극(71)이 형성되어 있다. 제 1 전극(71)은, 제 1 영역 R1상에 직접 형성되어 있더라도 좋다. 혹은, 제 1 전극(71)은, 제 1 영역 R1상에 중간층을 사이에 두고 형성되어 있더라도 좋다. 또한, 제 2 부분(82)에 의해 제공되는 하면(80b)의 제 2 영역 R2에는, 제 2 전극(72)이 형성되어 있다. 제 2 전극(72)은, 제 2 영역 R2상에 직접 형성되어 있더라도 좋다. 혹은, 제 2 전극(72)은, 제 2 영역 R2상에 중간층을 사이에 두고 형성되어 있더라도 좋다. 또한, 제 3 부분(83)에 의해 제공되는 하면(80b)의 제 3 영역 R3에는, 제 3 전극(73)이 형성되어 있다. 제 3 전극(73)은, 제 3 영역 R3상에 직접 형성되어 있더라도 좋다. 혹은, 제 3 전극(73)은, 제 3 영역 R3상에 중간층을 사이에 두고 형성되어 있더라도 좋다. 또, 제 1 전극(71)과 제 1 영역 R1의 사이, 제 2 전극(72)과 제 2 영역 R2의 사이, 및, 제 3 전극(73)과 제 3 영역 R3의 사이에 마련되는 중간층은, 각 전극과 베이스부(80)의 하면(80b)의 밀착성을 높이기 위한 층이다.
여기서, 센서 칩 SC의 제조 방법에 대하여 설명한다. 도 7은 일 실시 형태와 관련되는 센서 칩의 제조 방법을 나타내는 도면이다. 센서 칩 SC의 제조에 있어서는, 예컨대 실리콘제의 기판 SB가 준비된다. 그리고, 도 7의 (a)에 나타내는 바와 같이, 기판 SB의 한 주면상에 마스크 M1이 형성된다. 마스크 M1은, 제 1 부분(81), 제 2 부분(82), 및, 제 3 부분(83)에 대응하는 패턴을 갖고 있고, 예컨대, 포토리소그래피 기술을 이용하여 작성된다.
그 다음에, 마스크 M1의 패턴을 기판 SB에 전사하기 위해, 기판 SB가 에칭된다(도 7의 (b)를 참조)). 이 에칭에는, 플라즈마 에칭이 이용될 수 있다. 그 다음에, 마스크 MK1이 제거된다. 그리고, 기판 SB로부터 작성된 중간 생산물 P1과 석영 또는 붕규산 유리제의 부재 B1이, 500℃라고 하는 고온 환경 하에서 서로 접합되는 것에 의해, 도 7의 (c)에 나타내는 중간 생산물 P2가 작성된다. 그 다음에, 중간 생산물 P2가 하면측으로부터 깎인다. 이것에 의해, 도 7의 (d)에 나타내는 바와 같이, 베이스부(80)가 형성된다.
그 다음에, 도 7의 (e)에 나타내는 바와 같이, 베이스부(80)의 하면상에 전극용의 박막 TF가 형성되고, 또한, 박막 TF상에 마스크 M2가 형성된다. 또, 박막 TF는, 스퍼터링, 증착이라고 하는 방법에 의해 형성된다. 또한, 마스크 M2는, 포토리소그래피 기술을 이용하여 작성된다. 이 마스크 M2는, 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)에 대응하는 패턴을 갖는다.
그 다음에, 마스크 M2의 패턴을 박막 TF에 전사하기 위해, 박막 TF가 에칭된다. 이 에칭에는, 플라즈마 에칭이 이용될 수 있다. 이것에 의해, 도 7의 (f)에 나타내는 바와 같이, 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)이 형성된다. 그리고, 마스크 M2가 제거되는 것에 의해, 센서 칩 SC가 제조된다.
도 4로 돌아가서, 센서 칩 SC는, 제 1 전극(71), 제 2 전극(72), 제 3 전극(73), 제 1 부분(81), 제 2 부분(82), 및, 제 3 부분(83)이, 제 4 부분(84)과 포커스 링 본체(60)의 제 1 환상부(61)의 안쪽 부분(61a)의 사이에 위치하도록, 포커스 링 본체(60)에 탑재되어 있다. 일 실시 형태에서는, 포커스 링 본체(60)에는, 제 1 환상부(61)의 안쪽 부분(61a)으로부터 해당 제 1 환상부(61)의 바깥쪽 부분(61b)에 걸쳐서 배선부(66)가 마련되어 있다. 배선부(66)는, 배선(66a), 배선(66b), 및, 배선(66c)을 포함하고 있다. 배선(66a)은 제 1 전극(71)에 접속되어 있고, 배선(66b)은 제 2 전극(72)에 접속되어 있고, 배선(66c)은 제 3 전극(73)에 접속되어 있다. 이 배선부(66)는, 예컨대, 플렉서블 프린트 기판으로 구성될 수 있다.
배선부(66)의 배선(66a), 배선(66b), 배선(66c)은, 케이블(68)의 배선(68a), 배선(68b), 배선(68c)에 각각 접속되어 있다. 이 케이블(68)은, 예컨대, 동축 케이블이고, 배선부(66)에 대하여 착탈 가능하도록 구성될 수 있다. 케이블(68)은, 배선부(66)에 접속하는 일단으로부터, 처리 용기(12)의 외부까지 연장된다. 케이블(68)은, 처리 용기(12)의 외부에 있어서, 회로(90)에 접속된다.
도 8은 센서 칩에 접속되는 회로의 구성을 예시하는 도면이다. 도 8에 나타내는 바와 같이, 회로(90)는, 고주파 발진기(92), 복수의 C/V 변환 회로(94), 및, A/D 변환기(96)를 갖고 있다. 이하, 하나의 센서 칩 SC에 관련하여, 회로(90)의 구성을 설명한다.
배선(68a) 및 배선(68b)은, 고주파 발진기(92)에 접속되어 있다. 따라서, 제 1 전극(71) 및 제 2 전극(72)은, 고주파 발진기(92)에 접속되어 있다. 고주파 발진기(92)는, 고주파 신호를 발생시키도록 구성되어 있다. 고주파 발진기(92)는, 발생시킨 고주파 신호를 복수의 출력선을 거쳐서, 배선(68a) 및 배선(68b)에 주도록 되어 있다. 따라서, 고주파 발진기(92)로부터의 고주파 신호는, 센서 칩 SC의 제 1 전극(71) 및 제 2 전극(72)에 주어진다. 한편, 배선(68c)은, 회로(90)의 그라운드 전위선에 접속되어 있다. 따라서, 배선(68c)에 접속된 제 3 전극(73)의 전위는 그라운드 전위로 설정된다.
C/V 변환 회로(94)의 입력은, 배선(68a)에 접속하고 있다. C/V 변환 회로(94)는, 그 입력에 있어서의 전압 진폭으로부터, 해당 입력에 접속된 전극이 형성하는 정전 용량을 나타내는 전압 신호를 생성하고, 해당 전압 신호를 출력하도록 구성되어 있다. 또, C/V 변환 회로(94)에 접속된 전극이 형성하는 정전 용량이 클수록, 해당 C/V 변환 회로(94)가 출력하는 전압 신호의 전압의 크기는 커진다.
A/D 변환기(96)의 입력에는, C/V 변환 회로(94)의 출력이 접속하고 있다. 또한, A/D 변환기(96)는, 제어부 MC에 접속하고 있다. A/D 변환기(96)는, 제어부 MC로부터의 제어 신호에 의해 제어되고, C/V 변환 회로(94)의 출력 신호(전압 신호)를 디지털 값으로 변환한다. 즉, A/D 변환기(96)는, 정전 용량의 크기를 나타내는 디지털 값을 생성하고, 해당 디지털 값을 제어부 MC에 출력한다.
도 4에 나타내는 바와 같이, 포커스 링 FR이 플라즈마 처리 장치(10)의 탑재대 PD상에 탑재되어 있는 상태에서 웨이퍼 W가 탑재대 PD상에 반송되면, 웨이퍼 W의 에지는 해당 포커스 링 FR에 의해 둘러싸인다. 또한, 웨이퍼 W의 에지 영역의 하면은, 포커스 링 본체(60)의 제 1 환상부(61)의 안쪽 부분(61a)의 상면(61t)에 대면한다. 이 안쪽 부분(61a)에는, 복수의 센서 칩 SC가 마련되어 있다. 이들 센서 칩 SC의 각각의 제 1 전극(71)과 웨이퍼 W가 연직 방향에 있어서 서로 겹치는 면적은, 포커스 링 FR에 대한 웨이퍼 W의 위치 관계에 의존한다. 따라서, 각 센서 칩 SC의 제 1 전극(71)의 위쪽에 있어서의 정전 용량은, 포커스 링 FR에 대한 웨이퍼 W의 위치 관계에 의존한다. 그러므로, 이 포커스 링 FR은, 해당 포커스 링 FR과 웨이퍼 W의 위치 관계를 파악하기 위해 이용 가능하다. 또한, 이 포커스 링 FR은, 웨이퍼 W의 가공시에도 이용 가능하므로, 해당 포커스 링 FR과 실제로 가공되는 웨이퍼 W의 위치 관계의 파악을 위해 이용하는 것이 가능하다.
상술한 바와 같이, 각 센서 칩 SC의 제 1 전극(71)에는, 고주파 전압이 인가된다. 각 센서 칩 SC의 제 1 전극(71)에 고주파 신호가 공급되면, 각 센서 칩 SC의 제 1 전극(71)에 있어서의 전압 진폭은, 포커스 링 FR에 대한 웨이퍼 W의 위치 관계, 즉 정전 용량에 따른 전압 진폭이 된다. 따라서, 이 포커스 링을 이용하여 각 센서 칩 SC의 제 1 전극(71)의 전압 진폭을 측정하는 것에 의해, 포커스 링 FR과 웨이퍼 W의 위치 관계를 특정하기 위한 측정치, 즉, 상술한 A/D 변환기(96)로부터 출력되는 디지털 값을 얻는 것이 가능하게 된다. 그리고, 복수의 센서 칩 SC로부터의 측정치(디지털 값)를 취득한 제어부 MC가, 이들 측정치를 소정의 기준치와 비교하는 것에 의해, 포커스 링 FR에 대한 웨이퍼 W의 위치의 어긋남을 검출할 수 있다. 이와 같이 검출된 어긋남에 대응한 수정량을, 반송 장치 TU2의 좌표 정보에 반영시키는 것에 의해, 웨이퍼 W의 반송 위치를 수정하는 것이 가능하게 된다.
또한, 각 센서 칩 SC의 제 2 전극(72)에도 고주파 신호를 공급하고, 각 센서 칩 SC의 제 3 전극(73)을 그라운드 전위로 설정하는 것에 의해, 각 센서 칩 SC의 제 1 전극(71)의 전압 진폭은, 해당 제 1 전극(71)과 웨이퍼 W가 연직 방향에 있어서 서로 겹치는 면적의 변화에 대하여 민감하게 변화한다. 그러므로, 포커스 링 FR에 대한 웨이퍼 W의 위치 관계를 정밀하게 측정하는 것이 가능하게 된다.
또한, 일 실시 형태에서는, 실리콘의 가공 프로세스에 있어서 포커스 링 FR을 이용하기 위해, 포커스 링 본체(60)가 실리콘으로 형성되어 있다. 따라서, 각 센서 칩 SC의 베이스부도 실리콘으로 형성되는 것이 바람직하지만, 상기 가공 프로세스에 의한 베이스부의 깎임을 억제할 필요가 있다. 그래서, 포커스 링 FR에서는, 각 센서 칩 SC의 베이스부(80)의 표면을 구성하는 제 4 부분(84)이 석영 또는 붕규산 유리로 형성되어 있다. 또한, 이 제 4 부분(84)과 포커스 링 본체(60)의 제 1 환상부(61)의 안쪽 부분(61a)의 사이에, 제 1 전극(71), 제 2 전극(72), 제 3 전극(73), 제 1 부분(81), 제 2 부분(82), 및, 제 3 부분(83)이 마련되어 있다. 따라서, 실리콘의 가공 프로세스에 포커스 링 FR이 이용되더라도, 제 1 전극(71), 제 2 전극(72), 및, 제 3 전극(73)의 손상, 및, 실리콘제의 제 1 부분(81), 제 2 부분(82), 및, 제 3 부분(83)의 깎임이 억제된다. 또한, 제 1 부분(81)과 제 2 부분(82)의 사이, 및, 제 2 부분(82)과 제 3 부분(83)의 사이에 있어서, 절연체로 형성된 제 4 부분(84)이 마련되어 있으므로, 제 1 부분(81)과 제 2 부분(82)의 사이, 및, 제 2 부분(82)과 제 3 부분(83)의 사이에 있어서의 전기적인 절연이 확보된다. 또, 붕규산 유리는, 실리콘의 선팽창 계수에 가까운 선팽창 계수, 및, 실리콘의 밀도(단위 체적당 질량)에 가까운 밀도를 갖고 있고, 제 4 부분(84)의 재료로서 석영보다 바람직한 재료이다.
또한, 포커스 링 FR은, 센서 칩 SC를 갖고 있고, 처리 시스템(1)의 플라즈마 처리 장치(10)에서는, 해당 포커스 링 FR이 이용되지 않으면, 제어부 MC에 상술한 측정치(디지털 값)가 입력되지 않는다. 따라서, 이 포커스 링 FR에 의하면, 플라즈마 처리 장치(10)에 있어서의 해적판의 포커스 링의 이용이 방지될 수 있다.
이하, 센서 칩 SC의 평가를 위해 행한 시뮬레이션에 대하여 설명한다. 이 시뮬레이션에서는, 제 1 전극(71)의 평면 형상을 직사각형으로 설정하고, 제 1 전극(71)의 치수, 즉, 도 5에 나타내는 W1×L1을, 1.0㎜×3.0㎜로 설정했다. 또한, 제 2 전극(72)의 치수, 즉, 도 5에 나타내는 W2×L2를, 1.4㎜×3.4㎜로 설정했다. 또한, 제 3 전극(73)의 치수, 즉, 도 5에 나타내는 W3×L3을, 1.8㎜×3.8㎜로 설정했다. 또한, 센서 칩 SC의 치수, 즉, 도 5에 나타내는 W4×L4를, 2.0㎜×4.0㎜로 설정했다. 또, 제 1 전극(71)과 제 2 전극(72)의 사이, 및, 제 2 전극(72)과 제 3 전극(73)의 사이에는 각각, 0.1㎜의 간격을 설정했다. 또한, 베이스부(80)의 두께(도 6의 T1+T2)를 0.5㎜로 설정하고, 제 1 부분(81)상에서의 제 4 부분(84)의 두께 T2를 0.1㎜로 설정했다. 또한, 제 1 부분(81), 제 2 부분(82), 및, 제 3 부분(83)의 재료를, 실리콘으로 설정하고, 제 4 부분(84)의 재료를 유리(비유전율=3.9)로 설정했다.
그리고, 웨이퍼 W를 중심 축선 AX에 대하여 지름 방향으로 이동시켜 웨이퍼 W와 제 1 전극(71)이 연직 방향에 있어서 겹치는 면적을 다양하게 변화시켰을 때의 제 1 전극(71)의 위쪽에 있어서의 정전 용량을 구했다. 도 9에, 그 결과를 나타낸다. 도 9에 있어서, 가로축은, 웨이퍼 W의 어긋남량을 나타내고 있고, 어긋남량이 0.00㎜인 것은, 웨이퍼 W의 에지와 제 1 전극(71)의 가장자리(71b)가, 도 4에 있어서 점선 DL로 나타내는 바와 같이, 일치하고 있는 것을 나타내고 있다. 또한, 어긋남량이 양의 값인 것은, 웨이퍼 W의 에지가 점선 DL보다 중심 축선 AX로부터 떨어져 있는 것을 나타내고 있고, 어긋남량이 음의 값인 것은, 웨이퍼 W의 에지가 점선 DL보다 중심 축선 AX에 가까운 것을 나타내고 있다. 또한, 도 9에 있어서, 좌측의 세로축은, 정전 용량을 나타내고 있고, 우측의 세로축은, 정전 용량의 차분치를 나타내고 있다. 또, 차분치는, 도 9의 가로축에 있어서 서로 이웃하는 2개의 어긋남량에 대응한 2개의 정전 용량의 차분치이다.
도 9에 나타내는 바와 같이, 센서 칩 SC에 의하면, 웨이퍼 W의 어긋남량이 변화하여, 웨이퍼 W와 제 1 전극(71)이 연직 방향에 있어서 겹치는 면적이 변화하면, 제 1 전극(71)의 위쪽에 있어서의 정전 용량이 변화한다. 도 9에 나타내는 차분치를 참조하면, 웨이퍼 W의 어긋남량이 50㎛ 변화하면, 정전 용량은 약 10(fF) 변화한다. 여기서, 상술한 회로(90)에서는, 5.0fF 이상의 정전 용량 변화를 검출할 수 있다. 따라서, 센서 칩 SC에 의하면, 50㎛의 분해능으로, 웨이퍼 W의 어긋남량을 검출하는 것이 가능하다.
1 : 처리 시스템
TU2 : 반송 장치
PM1~PM6 : 프로세스 모듈
10 : 플라즈마 처리 장치
12 : 처리 용기
PD : 탑재대
ESC : 정전 척
LE : 하부 전극
MC : 제어부
FR : 포커스 링
AX : 중심 축선
60 : 포커스 링 본체
61 : 제 1 환상부
61a : 안쪽 부분
61t : 상면
61b : 바깥쪽 부분
62 : 제 2 환상부
66 : 배선부
68 : 케이블
SC : 센서 칩
71 : 제 1 전극
71a, 71b : 가장자리
72 : 제 2 전극
73 : 제 3 전극
80 : 베이스부
80b : 하면
R1 : 제 1 영역
R2 : 제 2 영역
R3 : 제 3 영역
81 : 제 1 부분
82 : 제 2 부분
83 : 제 3 부분
84 : 제 4 부분
90 : 회로
92 : 고주파 발진기
94 : C/V 변환 회로
96 : A/D 변환기
TU2 : 반송 장치
PM1~PM6 : 프로세스 모듈
10 : 플라즈마 처리 장치
12 : 처리 용기
PD : 탑재대
ESC : 정전 척
LE : 하부 전극
MC : 제어부
FR : 포커스 링
AX : 중심 축선
60 : 포커스 링 본체
61 : 제 1 환상부
61a : 안쪽 부분
61t : 상면
61b : 바깥쪽 부분
62 : 제 2 환상부
66 : 배선부
68 : 케이블
SC : 센서 칩
71 : 제 1 전극
71a, 71b : 가장자리
72 : 제 2 전극
73 : 제 3 전극
80 : 베이스부
80b : 하면
R1 : 제 1 영역
R2 : 제 2 영역
R3 : 제 3 영역
81 : 제 1 부분
82 : 제 2 부분
83 : 제 3 부분
84 : 제 4 부분
90 : 회로
92 : 고주파 발진기
94 : C/V 변환 회로
96 : A/D 변환기
Claims (8)
- 플라즈마 처리 장치에 있어서 웨이퍼의 에지를 둘러싸도록 배치되는 포커스 링으로서,
포커스 링 본체와,
상기 포커스 링 본체에 마련된 복수의 센서 칩
을 구비하고,
상기 포커스 링 본체는,
중심 축선에 대하여 둘레 방향으로 연장되는 제 1 환상부(環狀部)로서, 상기 중심 축선에 대하여 둘레 방향으로 연장되는 상면을 제공하는 안쪽 부분, 및, 상기 안쪽 부분보다 상기 중심 축선에 대하여 지름 방향의 바깥쪽에서 둘레 방향으로 연장되는 바깥쪽 부분을 포함하는, 상기 제 1 환상부와,
상기 바깥쪽 부분에 연속하고, 상기 바깥쪽 부분의 위에서 상기 중심 축선에 대하여 둘레 방향으로 연장되는 제 2 환상부
를 갖고,
상기 복수의 센서 칩은, 상기 안쪽 부분 내에 마련되어 있고, 또한, 상기 중심 축선에 대하여 둘레 방향으로 배열되어 있고,
상기 복수의 센서 칩의 각각은,
상기 중심 축선에 교차하는 방향으로 연장되는 제 1 전극과,
상기 제 1 전극으로부터 전기적으로 절연되고, 상기 제 1 전극의 에지를 둘러싸도록 연장되는 제 2 전극과,
상기 제 1 전극 및 상기 제 2 전극으로부터 전기적으로 절연되고, 상기 제 2 전극의 에지를 둘러싸도록 연장되는 제 3 전극
을 갖는
포커스 링.
- 제 1 항에 있어서,
상기 포커스 링 본체는, 실리콘으로 형성되어 있고,
상기 복수의 센서 칩의 각각은, 베이스부를 더 갖고,
상기 베이스부는,
상기 중심 축선에 교차하는 방향으로 연장되는 하면으로서, 제 1 영역, 상기 제 1 영역에 대하여 간격을 갖고 상기 제 1 영역을 둘러싸도록 연장되는 제 2 영역, 및, 상기 제 2 영역에 대하여 간격을 갖고 상기 제 2 영역을 둘러싸도록 연장되는 제 3 영역을 포함하는, 상기 하면과,
상기 제 1 영역을 제공하는 실리콘제의 제 1 부분과,
상기 제 2 영역을 제공하는 실리콘제의 제 2 부분으로서, 상기 제 1 부분을 둘러싸도록 마련된 상기 제 2 부분과,
상기 제 3 영역을 제공하는 실리콘제의 제 3 부분으로서, 상기 제 2 부분을 둘러싸도록 마련된 상기 제 3 부분과,
석영 또는 붕규산 유리제의 제 4 부분으로서, 제 1 오목부, 상기 제 1 오목부를 둘러싸는 제 2 오목부, 및, 상기 제 2 오목부를 둘러싸는 제 3 오목부를 제공하고 있고, 상기 제 1 오목부 내에 상기 제 1 부분이 마련되고, 상기 제 2 오목부 내에 상기 제 2 부분이 마련되고, 상기 제 3 오목부 내에 상기 제 3 부분이 마련된, 상기 제 4 부분
을 갖고,
상기 제 1 전극은 상기 제 1 영역을 따라 마련되어 있고, 상기 제 2 전극은 상기 제 2 영역을 따라 마련되어 있고, 상기 제 3 전극은 상기 제 3 영역을 따라 마련되어 있고,
상기 제 1 전극, 상기 제 2 전극, 상기 제 3 전극, 상기 제 1 부분, 상기 제 2 부분, 및, 상기 제 3 부분은, 상기 안쪽 부분과 상기 제 4 부분의 사이에 마련되어 있는
포커스 링.
- 제 1 항 또는 제 2 항에 있어서,
상기 제 1 전극은, 상기 중심 축선에 대하여 접선 방향으로 연장되는 사각형의 평면 형상을 갖는 포커스 링.
- 제 1 항 또는 제 2 항에 있어서,
상기 제 1 전극의 에지는, 상기 중심 축선에 대하여 둘레 방향으로 연장되는 상기 제 1 전극을 규정하는 한 쌍의 원호를 포함하는 포커스 링.
- 플라즈마 처리 장치에 있어서 웨이퍼의 에지를 둘러싸도록 배치되는 포커스 링에 마련되는 정전 용량 측정을 위한 센서 칩으로서,
소정의 평면을 따라 연장되는 제 1 전극과,
상기 제 1 전극으로부터 전기적으로 절연되고, 상기 제 1 전극의 에지를 둘러싸도록 연장되는 제 2 전극과,
상기 제 1 전극 및 상기 제 2 전극으로부터 전기적으로 절연되고, 상기 제 2 전극의 에지를 둘러싸도록 연장되는 제 3 전극
을 구비하는 센서 칩.
- 제 5 항에 있어서,
베이스부를 더 구비하고,
상기 베이스부는,
제 1 영역, 상기 제 1 영역에 대하여 간격을 갖고 상기 제 1 영역을 둘러싸도록 연장되는 제 2 영역, 및, 상기 제 2 영역에 대하여 간격을 갖고 상기 제 2 영역을 둘러싸도록 연장되는 제 3 영역을 포함하는 하면과,
상기 제 1 영역을 제공하는 실리콘제의 제 1 부분과,
상기 제 2 영역을 제공하는 실리콘제의 제 2 부분으로서, 상기 제 1 부분을 둘러싸도록 마련된 상기 제 2 부분과,
상기 제 3 영역을 제공하는 실리콘제의 제 3 부분으로서, 상기 제 2 부분을 둘러싸도록 마련된 상기 제 3 부분과,
석영 또는 붕규산 유리제의 제 4 부분으로서, 제 1 오목부, 상기 제 1 오목부를 둘러싸는 제 2 오목부, 및, 상기 제 2 오목부를 둘러싸는 제 3 오목부를 제공하고 있고, 상기 제 1 오목부 내에 상기 제 1 부분이 마련되고, 상기 제 2 오목부 내에 상기 제 2 부분이 마련되고, 상기 제 3 오목부 내에 상기 제 3 부분이 마련된 상기 제 4 부분
을 갖고,
상기 제 1 전극은 상기 제 1 영역을 따라 마련되어 있고, 상기 제 2 전극은 상기 제 2 영역을 따라 마련되어 있고, 상기 제 3 전극은 상기 제 3 영역을 따라 마련되어 있는
센서 칩.
- 제 5 항 또는 제 6 항에 있어서,
상기 제 1 전극은, 사각형의 평면 형상을 갖는 센서 칩.
- 제 5 항 또는 제 6 항에 있어서,
상기 제 1 전극의 에지는, 중심점에 대하여 둘레 방향으로 연장되는 상기 제 1 전극을 규정하는 한 쌍의 원호를 포함하는 센서 칩.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2015-209002 | 2015-10-23 | ||
| JP2015209002A JP6502232B2 (ja) | 2015-10-23 | 2015-10-23 | フォーカスリング及びセンサチップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170048169A true KR20170048169A (ko) | 2017-05-08 |
| KR102529337B1 KR102529337B1 (ko) | 2023-05-04 |
Family
ID=58713196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160132639A KR102529337B1 (ko) | 2015-10-23 | 2016-10-13 | 포커스 링 및 센서 칩 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6502232B2 (ko) |
| KR (1) | KR102529337B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11264291B2 (en) | 2019-06-26 | 2022-03-01 | Samsung Electronics Co., Ltd. | Sensor device and etching apparatus having the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7029983B2 (ja) * | 2018-03-09 | 2022-03-04 | 東京エレクトロン株式会社 | 測定器及び測定器のずれ量を求める方法 |
| US10847393B2 (en) * | 2018-09-04 | 2020-11-24 | Applied Materials, Inc. | Method and apparatus for measuring process kit centering |
| JP7346044B2 (ja) * | 2019-03-07 | 2023-09-19 | 株式会社アルバック | 真空処理装置 |
| JP7349845B2 (ja) | 2019-08-13 | 2023-09-25 | 東京エレクトロン株式会社 | 基板処理システムにおける搬送方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001091204A (ja) * | 1999-09-24 | 2001-04-06 | Fotonikusu:Kk | 距離測定装置 |
| JP2006186171A (ja) * | 2004-12-28 | 2006-07-13 | Toshiba Corp | 半導体製造装置及び半導体装置の製造方法 |
| JP2006196716A (ja) * | 2005-01-14 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体製造装置および半導体装置の製造方法 |
| JP2009054665A (ja) * | 2007-08-24 | 2009-03-12 | Tokyo Electron Ltd | 搬送アームの移動位置の調整方法及び位置検出用治具 |
| JP2009117502A (ja) * | 2007-11-05 | 2009-05-28 | Tokyo Electron Ltd | 位置検出用治具 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10144771A (ja) * | 1996-11-06 | 1998-05-29 | Sony Corp | 半導体製造装置 |
-
2015
- 2015-10-23 JP JP2015209002A patent/JP6502232B2/ja active Active
-
2016
- 2016-10-13 KR KR1020160132639A patent/KR102529337B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001091204A (ja) * | 1999-09-24 | 2001-04-06 | Fotonikusu:Kk | 距離測定装置 |
| JP2006186171A (ja) * | 2004-12-28 | 2006-07-13 | Toshiba Corp | 半導体製造装置及び半導体装置の製造方法 |
| JP2006196716A (ja) * | 2005-01-14 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体製造装置および半導体装置の製造方法 |
| JP2009054665A (ja) * | 2007-08-24 | 2009-03-12 | Tokyo Electron Ltd | 搬送アームの移動位置の調整方法及び位置検出用治具 |
| JP2009117502A (ja) * | 2007-11-05 | 2009-05-28 | Tokyo Electron Ltd | 位置検出用治具 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11264291B2 (en) | 2019-06-26 | 2022-03-01 | Samsung Electronics Co., Ltd. | Sensor device and etching apparatus having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102529337B1 (ko) | 2023-05-04 |
| JP2017084872A (ja) | 2017-05-18 |
| JP6502232B2 (ja) | 2019-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10018484B2 (en) | Sensor chip for electrostatic capacitance measurement and measuring device having the same | |
| US9841395B2 (en) | System of inspecting focus ring and method of inspecting focus ring | |
| KR102529337B1 (ko) | 포커스 링 및 센서 칩 | |
| TWI724185B (zh) | 靜電電容檢測用之檢測器及使用檢測器來校正處理系統中之搬送位置資料之方法 | |
| KR102520285B1 (ko) | 측정기의 어긋남량을 구하는 방법, 및, 처리 시스템에 있어서의 반송 위치 데이터를 교정하는 방법 | |
| TWI692636B (zh) | 靜電電容測量用之感應晶片及具備該感應晶片之測量器 | |
| KR102675477B1 (ko) | 반송 방법 및 반송 시스템 | |
| US11164729B2 (en) | Measuring device and operation method of system for inspecting focus ring | |
| US10948317B2 (en) | Measuring device and method for obtaining amount of deviation of measuring device | |
| KR102465043B1 (ko) | 정전 용량 측정용 측정기 | |
| KR20210120291A (ko) | 포커스 링 및 이를 구비하는 기판 고정용 척 어셈블리와 플라즈마 처리장치 | |
| JP7509997B2 (ja) | プラズマ処理装置 | |
| KR20220034004A (ko) | 실행 장치 및 실행 방법 | |
| KR20230099647A (ko) | 측정기 | |
| TW202334609A (zh) | 測定方法及測定系統 | |
| KR20220100516A (ko) | 측정기 및 측정 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |