KR20160080526A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20160080526A
KR20160080526A KR1020140192477A KR20140192477A KR20160080526A KR 20160080526 A KR20160080526 A KR 20160080526A KR 1020140192477 A KR1020140192477 A KR 1020140192477A KR 20140192477 A KR20140192477 A KR 20140192477A KR 20160080526 A KR20160080526 A KR 20160080526A
Authority
KR
South Korea
Prior art keywords
layer
forming
insulating layer
circuit
core substrate
Prior art date
Application number
KR1020140192477A
Other languages
English (en)
Inventor
강명삼
고영관
김상훈
봉강욱
정혜원
지용완
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140192477A priority Critical patent/KR20160080526A/ko
Priority to US14/966,518 priority patent/US9554466B2/en
Priority to CN201511008762.7A priority patent/CN105744740B/zh
Publication of KR20160080526A publication Critical patent/KR20160080526A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다.

Description

인쇄회로기판 및 그 제조방법 {Printed circuit board and method of manufacturing the same}
인쇄회로기판 및 그 제조방법에 관한 것이다.
전자기기의 고성능화, 소형화에 따라, 부품 실장용 기판의 고밀도화 및 저 비용 트렌드(Low cost Trend) 요구가 지속되고 있다. 이에 따라, 고밀도화를 위해서 회로 미세화, 층간 연결을 위한 비아 사이즈 축소에 있어서 기술적 한계에 다다르고 있는 실정이다.
미국 공개 특허 제 2007/0144769호
일 측면은 미세 패턴과 미세 피치에 대응할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
다른 측면은 비아 사이즈 감소가 가능한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
또 다른 측면은 고밀도 회로 구현이 가능한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
또 다른 측면은 복수의 비아를 일괄적으로 동시에 형성할 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다.
일 실시예에 따른 인쇄회로기판은 제1수지층과 제2수지층을 포함하는 절연층과, 상기 절연층의 양면에 형성된 회로층과, 상기 양면에 형성된 회로층을 연결하는 비아를 포함하며, 상기 제2수지층은 상기 제1수지층의 상면에서부터 비아의 측면에 접하도록 제1수지층을 관통하여 제1수지층의 하면까지 연장되어 형성된다.
일 실시예에 따른 인쇄회로기판의 제조방법은 관통부를 갖는 코어 기판을 준비하는 단계와, 상기 코어 기판의 양면에 절연층을 형성하여 관통부를 채우는 단계와, 상기 절연층으로 채워진 관통부에 비아홀을 형성하는 단계와, 상기 비아홀 및 절연층 상에 비아를 포함하는 회로층을 형성하는 단계를 포함한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 예시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 예시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 공정순으로 도시한 공정 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다.
도 9 내지 도 13은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 공정순으로 도시한 공정 단면도이다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 첨부 도면에 있어서, 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
인쇄회로기판
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 예시한 단면도이다.
도 1을 참조하면, 상기 인쇄회로기판은 관통부(115)를 갖는 코어 기판(110)과, 상기 코어 기판(110)의 상면과 하면 및 관통부(115) 내부에 형성된 절연층(120)과, 상기 코어 기판(110)의 상면과 하면에 형성된 절연층(120) 상에 형성된 회로층(133)과, 층간 회로층(133)을 연결하는 비아(135)를 포함한다.
상기 코어 기판(110)은 통상적으로 인쇄회로기판에서 코어 절연층 소재로 사용되는 수지라면 특별히 한정되지 않으며, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 감광성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지가 사용될 수 있다.
상기 절연층(120)은 감광성 수지층으로 형성될 수 있다.
상기 절연층(120)은 상기 코어 기판(110)의 상면에서부터 비아(135)의 측면을 접하여 둘러싸도록 코어 기판(110)을 관통하여 코어 기판(110)의 하면까지 연장되어 형성된다.
상기 비아(135)는 상기 관통부(115) 내부에 채워진 절연층(120)에 형성되어 층간 회로층(133)을 연결한다.
상기 비아(135)는 실질적으로 동일한 직경을 갖는 원기둥 형상, 한쪽 방향으로 갈수록 직경이 감소하는 테이퍼진 형상, 또는 상하 대칭되는 형상의 테이퍼부를 갖는 모래 시계 형상을 가질 수 있다.
본 발명에서 사용된 용어 “상하 대칭되는 형상의 테이퍼부”는 수학적으로 엄밀하게 상하 대칭되는 개념을 의미하는 것은 아니며, 내부의 일 지점을 중심으로 상면과 하면으로 갈수록 직경이 넓어지는 형태의 경사진 형상을 의미한다.
상기 회로층(133)과 비아(135)를 포함하는 회로층은 인쇄회로기판 분야에서 회로용 전도성 물질로 사용되는 것이라면 제한 없이 적용될 수 있다. 예를 들어, 상기 회로층은 구리(Cu)로 형성될 수 있다.
상기 회로층은 또한 시드층과 전해 도금층으로 구성될 수 있다.
상기 시드층은 무전해 도금층 또는 스퍼터 증착층으로 구성될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 예시한 단면도이다.
도 2를 참조하면, 상기 인쇄회로기판은 양면에 제1회로층(223)을 갖는 코어 기판(210)과, 상기 코어 기판(210)의 양면에 형성된 절연층(230)과, 상기 절연층(230)의 양면에 형성된 제2회로층(243)과, 상기 양면의 제2회로층(243)을 연결하기 위하여 코어 기판을 관통하여 형성된 관통 비아(245)를 포함한다.
상기 코어 기판(210)은 통상적으로 인쇄회로기판에서 코어 절연층 소재로 사용되는 수지라면 특별히 한정되지 않으며, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 감광성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지가 사용될 수 있다.
상기 절연층(230)은 감광성 수지층으로 형성될 수 있다.
상기 절연층(230)은 상기 관통 비아(245)의 측면을 둘러싸도록 상기 코어 기판(210)을 관통하여 형성된다.
상기 관통 비아(245)는 양면의 제2회로층(243)을 연결한다.
상기 관통 비아(245)는 실질적으로 동일한 직경을 갖는 원기둥 형상, 한쪽 방향으로 갈수록 직경이 감소하는 테이퍼진 형상, 또는 상하 대칭되는 형상의 테이퍼부를 갖는 모래 시계 형상을 가질 수 있다.
상기 제1회로층(223)과 제2회로층(243)은 블라인드 비아(247)를 통해서 연결된다.
상기 제1회로층(223), 제2회로층(243) 및 비아(245, 247)를 포함하는 회로층은 인쇄회로기판 분야에서 회로용 전도성 물질로 사용되는 것이라면 제한 없이 적용될 수 있다. 예를 들어, 상기 회로층은 구리(Cu)로 형성될 수 있다.
상기 회로층은 또한 시드층과 전해 도금층으로 구성될 수 있다.
상기 시드층은 무전해 도금층 또는 스퍼터 증착층으로 구성될 수 있다.
인쇄회로기판의 제조방법
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 4 내지 도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 공정순으로 도시한 공정 단면도이다.
도 3을 참조하면, 상기 제조방법은 코어 기판에 관통부를 형성하는 단계(S110)와, 감광성 수지층을 형성하는 단계(S120)와, 비아홀을 형성하는 단계(S130)와, 비아를 포함하는 회로층을 형성하는 단계(S140)를 포함한다.
이하, 도 4 내지 도 7에 나타낸 공정 단면도를 참조하여 각각의 공정을 설명한다.
우선, 도 4를 참조하면, 관통부(115)를 갖는 코어 기판(110)을 준비한다.
상기 코어 기판(110)은 통상적으로 인쇄회로기판에서 코어 절연층 소재로 사용되는 수지라면 특별히 한정되지 않으며, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 감광성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지가 사용될 수 있다.
상기 코어 기판(110)은 또한 양면에 금속층이 적층된 통상의 양면 금속 적층판에서 양면의 금속을 제거하여 준비될 수 있다.
상기 관통부(115)는 예를 들어, CNC 드릴에 의해 형성될 수 있다.
상기 관통부(115)는 추후 형성될 비아홀 대비 큰 직경을 갖도록 설계한다.
다음, 도 5를 참조하면, 상기 코어 기판(110)의 양면에 절연층(120)을 압착하여 관통부(115)를 채운다.
상기 절연층(120)에는 감광성 수지층이 사용된다.
다음, 도 6을 참조하면, 상기 관통부(115)에 채워진 절연층(120)을 가공하여 비아홀(125)을 형성한다.
상기 비아홀(125)의 직경은 상기 관통부(115) 대비 작게 형성된다.
상기 비아홀(125)은 노광 및 현상 공정을 포함하는 포토리소그라피 공법에 의해 형성된다.
상기 비아홀(125)은 절연층(120)을 일면에서 가공하거나, 또는 상면과 하면에서 절연층(120)을 동시에 또는 한면씩 순차적으로 가공하여 형성될 수 있다.
이에 따라 형성되는 비아홀(125)의 형상은 원기둥 형상, 한쪽 방향으로 갈수록 직경이 감소하는 테이퍼진 형상, 또는 상하 대칭되는 형상의 테이퍼부를 갖는 모래 시계 형상을 가질 수 있다.
본 실시예에서는 상면과 하면에서 절연층을 가공하여 형성된 모래 시계 형상의 비아홀(125)을 예시하였으나, 특별히 이에 한정되는 것은 아니다.
본 실시예에 따르면, 비아홀 형성에 있어서 기존의 레이저 가공 대신 포토리소그라피 공법을 적용함으로써 비아 사이즈 축소가 가능하여 미세 회로 및 미세 피치에의 대응이 가능하다.
나아가, 포토리소그라피 공법을 적용하여 복수의 비아홀을 일괄적으로 형성할 수 있어 가공비 절감이 가능하다.
다음, 상기 비아홀(125) 및 절연층(120) 상에 비아(135)를 포함하는 회로층(133)을 형성한다.
상기 회로층(133)은 복수의 회로 패턴을 포함한다.
상기 비아(135)를 포함하는 회로층(133)은, 예를 들어, SAP(Semi Additive Process)와 같은 통상의 회로 형성 공정을 통해서 형성될 수 있다.
예를 들어, SAP 에 따라 회로층을 형성하는 경우, 상기 비아(135)를 포함하는 회로층(133)을 형성하는 단계는 비아홀(125)의 내측 및 절연층(120) 상에 시드층을 형성하고, 시드층 상에 전해 도금에 의해 패턴화된 금속 도금층을 형성한 후, 통상의 플레시 에칭 공정을 통해서 불필요한 부분, 즉 금속 도금층이 형성되지 않은 영역의 노출된 시드층을 제거하여 수행된다.
여기서, 상기 시드층은 스퍼터링 또는 무전해 도금에 의해 형성될 수 있다.
본 실시예에 따르면,　통상의 동박적층판의 동박을 시드층으로 사용하지 않고 스퍼터링 또는 무전해 도금에 의한 금속층을 전해 도금을 위한 시드층으로 사용하기 때문에 고밀도 회로의 구현이 가능하다.
도 8은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 9 내지 도 13은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 공정순으로 도시한 공정 단면도이다.
도 8을 참조하면, 상기 제조방법은 코어 기판에 관통부를 형성하는 단계(S210)와, 제1회로층을 형성하는 단계와(S220), 감광성 수지층을 형성하는 단계(S230)와, 비아홀을 형성하는 단계(S240)와, 제2회로층을 형성하는 단계(S250)를 포함한다.
이하, 도 9 내지 도 13에 나타낸 공정 단면도를 참조하여 각각의 공정을 설명한다.
우선, 도 9를 참조하면, 관통부(215)를 갖는 코어 기판(210)을 준비한다.
상기 코어 기판(210)은 통상적으로 인쇄회로기판에서 코어 절연층 소재로 사용되는 수지라면 특별히 한정되지 않으며, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 감광성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지가 사용될 수 있다.
상기 코어 기판(210)은 또한 양면에 금속층이 적층된 통상의 양면 금속 적층판에서 양면의 금속을 제거하여 준비될 수 있다.
상기 관통부(215)는 예를 들어, CNC 드릴에 의해 형성될 수 있다.
상기 관통부(215)는 추후 형성될 비아홀 대비 큰 직경을 갖도록 설계한다.
다음, 도 10을 참조하면, 상기 코어 기판(210)의 양면에 제1회로층(223)을 형성한다.
상기 제1회로층(223)은 복수의 회로 패턴을 포함한다.
상기 제1회로층(223)은 예를 들어, SAP, MSAP(Modified Semi Additive Process), 에디티브공법, 서브스트렉티브공법과 같은 통상의 회로 형성 공정을 통해서 형성될 수 있다.
다음, 도 11을 참조하면, 제1회로층(223)이 형성된 코어 기판(210)의 양면에 절연층(230)을 압착하여 관통부(215)를 채운다.
상기 절연층(230)에는 감광성 수지층이 사용된다.
다음, 도 12를 참조하면, 상기 관통부(215)에 채워진 절연층(230)을 가공하여 관통 비아홀(235) 및 블라인드 비아홀(237)을 형성한다.
상기 관통 비아홀(235)의 직경은 상기 관통부(215) 대비 작게 형성된다.
상기 비아홀(235, 237)은 노광 및 현상 공정을 포함하는 포토리소그라피 공법에 의해 형성된다.
상기 관통 비아홀(235)은 절연층(230)을 일면에서 가공하거나, 또는 상면과 하면에서 절연층(230)을 동시에 또는 한면씩 순차적으로 가공하여 형성될 수 있다.
이에 따라 형성되는 관통 비아홀(235)의 형상은 원기둥 형상, 한쪽 방향으로 갈수록 직경이 감소하는 테이퍼진 형상, 또는 상하 대칭되는 형상의 테이퍼부를 갖는 모래 시계 형상을 가질 수 있다.
본 실시예에서는 상면과 하면에서 절연층을 가공하여 형성된 모래 시계 형상의 관통 비아홀(235)을 예시하였으나, 특별히 이에 한정되는 것은 아니다.
본 실시예에 따르면, 비아홀 형성에 있어서 기존의 레이저 가공 대신 포토리소그라피 공법을 적용함으로써 비아 사이즈 축소가 가능하여 미세 회로 및 미세 피치에의 대응이 가능하다.
나아가, 포토리소그라피 공법을 적용하여 복수의 비아홀을 일괄적으로 형성할 수 있어 가공비 절감이 가능하다.
다음, 상기 비아홀(235, 237) 및 절연층(230) 상에 비아(245, 247)를 포함하는 제2회로층(243)을 형성한다.
상기 회로층(243)은 복수의 회로 패턴을 포함한다.
상기 관통 비아(245)는 기판을 관통하여 양면의 제2회로층(243)을 연결하고, 상기 블라인드 비아(247)은 제1회로층(223)과 제2회로층(243)을 연결한다.
상기 비아(245, 247)를 포함하는 회로층(243)은, 예를 들어, SAP와 같은 통상의 회로 형성 공정을 통해서 형성될 수 있다.
예를 들어, SAP 에 따라 회로층을 형성하는 경우, 상기 비아(245, 247)를 포함하는 회로층(243)을 형성하는 단계는 비아홀(235, 237)의 내측 및 절연층(230) 상에 시드층을 형성하고, 시드층 상에 전해 도금에 의해 패턴화된 금속 도금층을 형성한 후, 통상의 플레시 에칭 공정을 통해서 불필요한 부분, 즉 금속 도금층이 형성되지 않은 영역의 노출된 시드층을 제거하여 수행된다.
여기서, 상기 시드층은 스퍼터링 또는 무전해 도금에 의해 형성될 수 있다.
본 실시예에 따르면,　통상의 동박적층판의 동박을 시드층으로 사용하지 않고 스퍼터링 또는 무전해 도금에 의한 금속층을 전해 도금을 위한 시드층으로 사용하기 때문에 고밀도 회로의 구현이 가능하다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
110, 210: 코어 기판
115, 215: 관통부
120, 230: 절연층
125: 비아홀
133: 회로층
135: 비아
223: 제1회로층
235: 관통 비아홀
237: 블라인드 비아홀
243: 제2회로층
245: 관통 비아
247: 블라인드 비아

Claims (19)

  1. 제1수지층과 제2수지층을 포함하는 절연층;
    상기 절연층의 양면에 형성된 회로층; 및
    상기 양면에 형성된 회로층을 연결하는 비아;
    를 포함하며,
    상기 제2수지층은 상기 제1수지층의 상면에서부터 비아의 측면에 접하도록 제1수지층을 관통하여 제1수지층의 하면까지 연장되어 형성된 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 제2수지층은 감광성 수지층인 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 비아는 모래 시계 형상을 갖는 인쇄회로기판.
  4. 양면에 제1회로층을 갖는 코어 기판;
    상기 제1회로층을 갖는 코어 기판의 양면에 형성된 절연층;
    상기 절연층의 양면에 형성된 제2회로층; 및
    상기 양면의 제2회로층을 연결하기 위하여 코어 기판을 관통하여 형성된 관통 비아;
    를 포함하며,
    상기 절연층은 관통 비아의 측면을 둘러싸도록 상기 코어 기판을 관통하여 형성된 인쇄회로기판.
  5. 청구항 4에 있어서,
    상기 제1회로층과 제2회로층을 연결하기 위한 블라인드 비아를 더욱 포함하는 인쇄회로기판.
  6. 청구항 4에 있어서,
    상기 절연층은 감광성 수지층인 인쇄회로기판.
  7. 청구항 4에 있어서,
    상기 관통 비아는 상하 대칭되는 형상의 테이퍼부를 갖는 인쇄회로기판.
  8. 관통부를 갖는 코어 절연층;
    상기 코어 절연층의 상면과 하면 및 관통부 내부에 형성된 감광성 수지층;
    상기 코어 절연층의 상면과 하면에 형성된 감광성 수지층 상에 형성된 회로층; 및
    층간 회로층을 연결하는 비아;
    를 포함하며,
    상기 비아는 관통부 내부의 감광성 수지층에 형성된 관통 비아를 포함하는 인쇄회로기판.
  9. 청구항 8에 있어서,
    상기 코어 절연층의 상면과 하면에 각각 형성된 내층 회로층을 더욱 포함하는 인쇄회로기판.
  10. 청구항 8에 있어서,
    상기 관통 비아는 상하 대칭되는 형상의 테이퍼부를 갖는 인쇄회로기판.
  11. 관통부를 갖는 코어 기판을 준비하는 단계;
    상기 코어 기판의 양면에 절연층을 형성하여 관통부를 채우는 단계;
    상기 절연층으로 채워진 관통부에 비아홀을 형성하는 단계; 및
    상기 비아홀 및 절연층 상에 비아를 포함하는 회로층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  12. 청구항 11에 있어서,
    상기 절연층은 감광성 수지층인 인쇄회로기판의 제조방법.
  13. 청구항 11에 있어서,
    상기 비아홀을 형성하는 단계는 포토리소그라피 공법에 의해 수행되는 인쇄회로기판의 제조방법.
  14. 청구항 11에 있어서,
    상기 비아홀을 형성하는 단계는 포토리소그라피 공법에 의해 복수의 비아홀을 동시에 형성하는 인쇄회로기판의 제조방법.
  15. 청구항 11에 있어서,
    상기 비아홀의 직경은 상기 관통부의 직경보다 작게 형성되는 인쇄회로기판의 제조방법.
  16. 청구항 11에 있어서,
    상기 코어 기판을 준비하는 단계는:
    코어 기판에 관통부를 형성하는 단계; 및
    상기 관통부를 갖는 코어 기판의 양면에 내층 회로층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  17. 청구항 11에 있어서,
    상기 코어 기판을 준비하는 단계는:
    양면에 금속층이 적층된 기판을 준비하는 단계;
    상기 기판에서 양면의 금속층을 제거하는 단계; 및
    상기 금속층이 제거된 기판에 관통부를 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  18. 청구항 11에 있어서,
    상기 회로층을 형성하는 단계는:
    상기 비아홀의 내측 및 절연층 상에 시드층을 형성하는 단계;
    상기 시드층 상에 패턴화된 금속 도금층을 형성하는 단계; 및
    상기 금속 도금층이 형성되지 않은 영역의 노출된 시드층을 제거하여 회로층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  19. 청구항 18에 있어서,
    상기 시드층을 형성하는 단계는 스퍼터링 또는 무전해 도금에 의해 수행되는 인쇄회로기판의 제조방법.
KR1020140192477A 2014-12-29 2014-12-29 인쇄회로기판 및 그 제조방법 KR20160080526A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140192477A KR20160080526A (ko) 2014-12-29 2014-12-29 인쇄회로기판 및 그 제조방법
US14/966,518 US9554466B2 (en) 2014-12-29 2015-12-11 Printed circuit board and method of manufacturing the same
CN201511008762.7A CN105744740B (zh) 2014-12-29 2015-12-29 印刷电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140192477A KR20160080526A (ko) 2014-12-29 2014-12-29 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20160080526A true KR20160080526A (ko) 2016-07-08

Family

ID=56166057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140192477A KR20160080526A (ko) 2014-12-29 2014-12-29 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US9554466B2 (ko)
KR (1) KR20160080526A (ko)
CN (1) CN105744740B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786619B2 (en) 2015-12-31 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
CN106163104A (zh) * 2016-08-30 2016-11-23 江门全合精密电子有限公司 一种采用防漏锡过孔的印刷电路板及其制作方法
JP7106875B2 (ja) * 2018-01-30 2022-07-27 凸版印刷株式会社 ガラスコアデバイスの製造方法
JP2020161731A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
CN112584611A (zh) * 2019-09-27 2021-03-30 奥特斯奥地利科技与***技术有限公司 具有延伸穿过多个介电层的通孔的部件承载件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070144769A1 (en) 2005-12-28 2007-06-28 Intel Corporation Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW323432B (ko) * 1995-04-28 1997-12-21 Victor Company Of Japan
JPH10163594A (ja) * 1996-07-05 1998-06-19 Haisoole Kk 電子回路基板およびその製造方法
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP2001068855A (ja) * 1999-08-25 2001-03-16 Matsushita Electric Works Ltd 多層プリント配線板及びその製造方法
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
KR100704922B1 (ko) * 2005-11-16 2007-04-09 삼성전기주식회사 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
JP2008277749A (ja) * 2007-04-02 2008-11-13 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
KR100962371B1 (ko) * 2008-07-02 2010-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101055559B1 (ko) * 2009-06-23 2011-08-08 삼성전기주식회사 피막을 갖는 인쇄회로기판 및 그 제조방법
KR101046084B1 (ko) * 2009-06-24 2011-07-01 삼성전기주식회사 메탈 코어 기판 및 이를 포함하는 다층 인쇄회로 기판과 이들의 제조방법
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TWI617225B (zh) * 2010-12-24 2018-03-01 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
CN103781292B (zh) * 2012-10-17 2017-09-19 碁鼎科技秦皇岛有限公司 电路板及其制作方法
CN203251502U (zh) * 2013-04-26 2013-10-23 江苏亚宝绝缘材料股份有限公司 一种聚酰亚胺线路板
CN103929878A (zh) * 2014-04-09 2014-07-16 中国科学院微电子研究所 一种pcb基板塞孔制造方法及其结构
CN103997862B (zh) * 2014-06-05 2017-02-15 中国科学院微电子研究所 一种制作低应力低翘曲度超薄奇数层无芯板的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070144769A1 (en) 2005-12-28 2007-06-28 Intel Corporation Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate

Also Published As

Publication number Publication date
US9554466B2 (en) 2017-01-24
CN105744740B (zh) 2020-09-08
CN105744740A (zh) 2016-07-06
US20160192490A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
KR102333084B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
US20070130761A1 (en) Method of manufacturing printed circuit board having landless via hole
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US9301405B1 (en) Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole
KR20160080526A (ko) 인쇄회로기판 및 그 제조방법
JP2009158905A (ja) 埋込型印刷回路基板の製造方法
KR20170118780A (ko) 인쇄 배선판 및 그 제조 방법
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
KR102356809B1 (ko) 인쇄회로기판 및 그 제조방법
JP6185880B2 (ja) 配線基板の製造方法及び配線基板
JP2005311289A (ja) 回路接続構造体とその製造方法
US8197702B2 (en) Manufacturing method of printed circuit board
JP2015060981A (ja) プリント配線板
JP2012160559A (ja) 配線基板の製造方法
KR20150137001A (ko) 배선 기판의 제조방법
KR20210000161A (ko) 인쇄회로기판 및 그 제조방법
KR20150136914A (ko) 인쇄회로기판의 제조방법
KR101171100B1 (ko) 회로기판 제조방법
JP5608262B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
JP2009088337A (ja) プリント配線板およびその製造方法
KR101534856B1 (ko) 인쇄회로기판 및 그 제조방법
KR100997801B1 (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal