JP7106875B2 - ガラスコアデバイスの製造方法 - Google Patents

ガラスコアデバイスの製造方法 Download PDF

Info

Publication number
JP7106875B2
JP7106875B2 JP2018013620A JP2018013620A JP7106875B2 JP 7106875 B2 JP7106875 B2 JP 7106875B2 JP 2018013620 A JP2018013620 A JP 2018013620A JP 2018013620 A JP2018013620 A JP 2018013620A JP 7106875 B2 JP7106875 B2 JP 7106875B2
Authority
JP
Japan
Prior art keywords
glass core
glass
wiring
core
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018013620A
Other languages
English (en)
Other versions
JP2019134016A (ja
Inventor
修 古賀
祥之 櫃岡
泰人 芥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2018013620A priority Critical patent/JP7106875B2/ja
Priority to PCT/JP2019/001590 priority patent/WO2019151003A1/ja
Priority to EP19747585.8A priority patent/EP3749066A4/en
Priority to CN201980009996.3A priority patent/CN111903196B/zh
Publication of JP2019134016A publication Critical patent/JP2019134016A/ja
Priority to US16/938,144 priority patent/US11764138B2/en
Application granted granted Critical
Publication of JP7106875B2 publication Critical patent/JP7106875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、ガラスコアデバイスの製造方法に関するものである。
近年、スマートフォン等に代表される電子機器においては、小型化・省電力化・高性能化の要求が高まり、それに伴い電子機器に搭載される半導体パッケージ基板や、キャパシター、インダクター、抵抗体等の受動部品を搭載する電子デバイスも、高い性能を維持しつつ一層の小型化、省電力化が望まれている。一方で、電子機器のコンシューマーに対する訴求力を高めるべく、その低価格化も望まれている。
小型化、消費電力化を図る方策として、シリコン材をコアとするスルーシリコンビア（以下ＴＳＶという）や、ガラス材をコアとするスルーガラスビア（以下ＴＧＶという）を用いて、層間接続を行う多層配線工法が開発されている。しかしながら、シリコン材をコアとするＴＳＶは、一般的には材料コスト、製造コストが高く、低価格化が難しい。これに対してガラスコアは、比較的安価なコア材料を用いて、大型四角パネルにより大量生産が可能なため、コスト問題を解決できると期待されている。
特表２０１５－５１３８２０号公報
特許文献１は、ガラスコアに、ＴＳＶ内の配線とガラスコアの両面の配線をらせん状に形成し、受動部品であるＬＣバンドパスフィルターのインダクターを形成する工法を示している。かかる従来例では、ガラスコアをインダクターのコアとしている。また、ガラスコア上の配線で誘電体をサンドイッチして、キャパシターを形成する工法も示されている。
しかしながら、実際にガラスコアにＴＧＶを形成するには、克服すべき課題も多い。例えば、ＴＧＶを形成するためにガラスコアに貫通孔を形成しなくてはならないが、その貫通方法としては、ドリルやブラストを用いる物理的な加工法、反応性ガスや弗酸によるエッチング法、レーザー光照射による加工法が挙げられる。
しかるに、ガラスコアは非晶質の材料であり、比較的弾性が低く、引張応力に対し割れ易いなどの特性を持つ材料であるため、ドリルやブラストなどの物理的な加工方法で生じるマイクロクラックをきっかけに、ガラスコアが割れてしまうなどの問題がある。
また、フッ素系の反応性ガスによるドライエッチング法では、ガラス分解速度が遅いため貫通孔の加工に時間がかかり、また弗酸によるウエットエッチング法では等方的に反応が進む為、微小径の貫通孔の加工に対応できない、などの問題がある。これに対し、上述した工法の中でも、ＹＡＧレーザー、ＣＯ２レーザーなど高エネルギーレーザー光の照射による加工法は、加工速度が比較的速く、微小径の貫通孔の加工が可能であることから、ＴＧＶ形成に適している。
しかし、加工速度と加工品質とはトレードオフの関係にあり、例えば加工速度を上げるため、高エネルギーレーザーを使用して貫通孔を形成すると、照射レーザー光の加熱によりガラスコア表面にガラス材が溶融飛散し、あるいは貫通孔の回りに土手状に堆積してノジュール（凹凸部分）が生じ、それによりガラスコア表面の平坦性が悪化してしまう。このようにガラスコア表面の平坦性が悪化すると、表面に微細配線を形成する際の障害となったり、また凹凸部分上に無理に配線を形成すると、その配線に応力が集中し、断線を招いたりする。
また、ＴＧＶに導電性金属材料を埋め込んだ後に、ガラスコア表面に余分に形成された導電性金属材料を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）による研磨や、ダイヤモンド砥石による研削で除去することがある。その際、ガラスコア表面の非晶質の弱い部分も研磨／研削されてしまい、それによりガラスコア表面に微細なマイクロクラックが生じてしまうという問題がある。また、強酸、強アルカリの薬液処理によっても前述したようなマイクロクラックが発生することがあり、このようなマイクロクラックをきっかけとしてガラス基板が割れてしまうという問題がある。
本発明は、ＴＧＶを形成したガラスコアの表面を平坦にし、かつガラスコアの表面を保護することにより十分な機械的強度を備えたガラスコアデバイスの製造方法を提供することを目的とする。
本発明のガラスコアデバイスの製造方法は、
互いに対向する第１面と第２面とを備えたガラスコアに貫通孔を形成するステップと、
前記ガラスコアの第１面および前記貫通孔内に配線を形成してスルーガラスビアを形成し、前記第１面を絶縁樹脂で封止するステップと、
前記ガラスコアの第１面にキャリア基板を貼り合わせるステップと、
前記ガラスコアの第２面に対してライン状にレーザー光を照射することで、前記ガラスコアを変質させるステップと、
薬液処理により前記ガラスコアの変質部分をエッチングすることにより、前記ガラスコアを分断する溝を形成するステップと、
前記ガラスコアの第２面に配線を形成し、保護樹脂を前記溝内に充填するとともに、前記保護樹脂で前記第２面を封止するステップと、
前記溝に充填された前記保護樹脂を切断するステップとを有する、
ことを特徴とする。
本発明によれば、ＴＧＶを形成したガラスコアの表面を平坦にし、かつガラスコアの表面を保護することにより十分な機械的強度を備えたガラスコアデバイスの製造方法を提供することが可能になる。
ＴＧＶを形成したガラスコアにシード層まで形成した状態を示す断面図である。 ドライフィルムレジストパターンの間隙に、電解銅めっきを形成した状態を示す断面図である。 ガラスコアの第１面に配線保護樹脂を形成し、その上に支持体基板を仮貼りした状態を示す断面図である。 ガラスコアの第２面側からＣＯ２レーザー光を照射し、ガラスコアの一部が変質した状態を示す断面図である。 ガラスコアの第２面側からガラスを溶解させた状態を示す断面図である。 ガラスコアの第２面に配線形成した後、配線保護樹脂を形成した状態を示す断面図である。 ガラスコアデバイスの外周サイズに配線保護樹脂をダイシングし、キャリア基板から分離したガラスコアデバイスの断面図である。 ガラスコアの第１面に配線保護樹脂を形成したものを２個準備し、キャリア基板を介して、その両面へ向かい合わせに仮貼りした断面図である。
以下、本発明の実施形態について添付図面を参照して説明する。図１～７は、第１の実施の形態にかかるガラスコアデバイスの製造工程を示す図である。本明細書において、スルーガラスビア（ＴＧＶ）とは、ガラスコアを貫通して形成された配線をいうが、ここでは配線形成前の貫通孔の状態も含めるものとする。
（第１の実施形態）
（工程１）
まず、図１に示すようなガラスコア１０にＴＧＶ１１を形成する。ＴＧＶ１１の形成方法としては、レーザー光の照射及び弗酸による薬液処理があるが、それに限られない。ＴＧＶ１１が形成された３００μｍ厚のガラスコア１０の表面に、電気めっき給電用のシード層１２を形成する。ここで給電用のシード層１２は、Ｔｉ／Ｃｕスパッタや、無電解銅めっきにて形成することができる。少なくともガラスコア１０の第１面１０ａとＴＧＶ１１内に、シード層１２を形成する。内径が小さいＴＧＶ１１内にＴｉ／Ｃｕスパッタでシード層１２を形成する場合、ガラスコア１０の両面からスパッタ処理を行うと、ＴＧＶ内周全体にわたってシード層１２を形成できるので好ましい。
（工程２）
次に、図２に示すように、ガラスコア１０の第１面１０ａと第２面１０ｂに、所望するパターンのフォトレジスト２１を形成する。フォトレジスト２１としては、一般的にはドライフィルムレジストを用いることが多いが、ここでは直接描画タイプである日立化成株式会社製の製品名ＲＤ－１２２５をガラスコア１０の両面にラミネートする。続いて所望するパターンを第１面１０ａに描画後現像することにより、工程１で形成したシード層１２を露出させ、この露出したシード層に給電し、２～１０μｍ厚の電解銅めっき２２を形成する。
（工程３）
次に図３に示すように、不要となったドライフィルムレジストを剥離し、シード層１２をエッチングすることにより、ガラスコア１０の第１面１０ａに所望する銅配線パターンを形成した後、その上から配線保護絶縁樹脂３３をコートする。更にガラスコア１０の第１面１０ａに、キャリア基板３１を仮貼り用の接着剤３２を介して貼り合わせる。
本実施形態では、図３に示すように単層の銅配線パターンを形成しているが、配線保護絶縁樹脂３３にビアを形成し、その上に更に銅配線パターンを形成することによりビルドアップ多層配線を形成しても良い。また本実施形態では、キャリア基板３１として別途用意したエポキシ基板を用いて説明するが、リジッドで平滑な基板であれば良く、キャリア基板はガラス基板や、ＳＵＳなどの金属板でも構わない。
（工程４）
次に図４に示すように、ガラスコア１０をガラスコアデバイスとして必要なサイズに切断するために、ＸＹマトリクス状にフェムト秒レーザー光ＬＢを照射し、ガラスコア１０の照射した部分を先細の溝状に変質させる。フェムト秒レーザー光ＬＢが照射されたガラス部分（溝状に変質した部分）４１は、弗酸等のガラス溶解液での溶解性が向上される。ここで用いられるフェムト秒レーザーの出力は、０．１μＪ以上であれば良く、より好ましくは０．４μＪ以上が望ましい。また、本実施形態では、フェムト秒レーザーで説明したが、パルスレーザーであれば良く、ピコ秒レーザーを用いることも可能である。
（工程５）
ガラスコア１０の第２面１０ｂを１００～１５０μｍ追い込むように平坦に研削する。これにより薄形のガラスコアデバイスを形成できる。さらに、このガラスコア１０を弗酸等のガラス溶解液へ浸漬し又はガラス溶解液を第２面１０ｂにスプレーし、工程４のフェムト秒レーザー加工で変質したガラス部分４１を優先的に溶解させると同時に、ガラスコアの第２面１０ｂを更に1～５μｍ溶解させ、図５に示すように第２面１０ｃを形成する。これにより、ＴＧＶ１１に埋め込まれていた銅配線の先端が1～５μｍ突出する。この工法によれば、ガラス溶解液による有効な副次効果として、フェムト秒レーザー加工面と第２面１０ｂの研削面に生じたマイクロクラックを溶解除去した第２面１０ｃを形成するため、次工程以降でガラスコア１０の割れを防止することができる。
（工程６）
次に図６に示すように、工程１、工程２と同様に、ガラスコア１０の第２面１０ｃに、また給電用のシード層１２を形成後、ガラスコア１０の第２面１０ｃにおいて突出した銅配線を繋ぐため、ドライフィルムレジスト（不図示）のパターンを形成する。更に、シード層１２に給電し、２～１０μｍ厚の電解銅めっき６１を形成した後、不要になったドライフィルムレジストを剥離し、露出するシード層１２をエッチングする。
電解銅めっき６１は、ガラスコア１０の第２面１０ｃから突出した銅配線を覆うような銅めっき構造であり、電解銅めっき６１がガラスコア１０の第２面１０ｃと同一面ではないシード層１２及び銅配線から析出するので、ガラスコア１０の第２面１０ｃから銅パターンが剥離することはない。さらに、ガラスコア１０の第２面１０ｃを保護するソルダーレジスト等の外層保護層（保護樹脂）６２をコートする。外部接続端子などの必要がある場合、開口部６３を設けて銅パターンを露出してもよい。
（工程７）
次に図６に一点鎖線で示す位置（レーザー光で変質した溝中心）で、ソルダーレジスト等の外層保護層６２をＸＹマトリクス状にダイシングし、ガラスコアデバイスを個片化させた後、工程３で仮貼りしていたキャリア基板３１から剥離して取り出し、図７に示すようにガラスコアデバイスを完成させる。このとき、図６に示したガラスコア１０の側面１０ｄにシード層１２と電解銅めっき61が残るようにすると好ましい。ここでは、キャリア基板３１と共にガラスコアデバイスをダイシングしたが、キャリア基板３１を切断することなくガラスコアデバイスのみをダイシングしてもよい。これにより、個片化されたガラスコアデバイスはキャリア基板３１に付着したままとなり、搬送や保管上において取扱い性が向上する。
（第２の実施形態）
第１の実施形態と同様な工程で、図２を参照して同サイズの中間生成品を２個製作し、更に図３に示すようにシード層１２をエッチングすることにより、２つのガラスコア１０の第１面１０ａに所望する銅配線パターンを形成し、配線保護絶縁樹脂３３を被覆する。次いで本実施形態では、図８に示すように、キャリア基板３１の両面に仮貼り用の接着剤３２を塗布して、向かい合わせに２つのガラスコア１０の第１面１０ａへ貼り合わせる。その後は、上述した実施の形態と同様である。
上述した第１の実施形態では、キャリア基板３１の数に対応するガラスコアデバイスの製作例を示しているが、第２の実施形態では、工程４から工程７の工程を両面で処理することで、キャリア基板３１の数の２倍のガラスコアデバイスを製造可能であり、すなわち単純計算で生産効率を約２倍に向上できる。
また、本実施形態ではキャリア基板３１を介して、中間生成品を貼り合わせることを説明したが、キャリア基板を使用せず仮貼り用の接着層１層だけを介して、２個の中間生成品を貼り合わせて処理してもよい。
本実施形態によれば、ＴＧＶを形成したガラスコアの表面を平坦にし、かつガラスコアの表面を保護することにより機械的強度が充分であり、低コストで信頼性のあるガラスコアデバイスおよびその製造方法を提供することができる。また本実施形態によれば、研磨／研削、ガラスコアデバイスの製造装置での搬送時やラック収納時の接触や、強酸、強アルカリの薬液処理によって、ガラスコア表面に生じたマイクロクラックをガラス溶解液で溶解除去した後、露出するガラスコアと配線上へ、絶縁性の液状樹脂やドライフィルム材等の保護樹脂をコートすることにより、外部にガラスコアが露出しないようにできるため、製品品質が向上する。
更に本実施形態によれば、８００μｍ以上のガラス素材を薄化処理することで、最終的なガラスコアの厚さが２０μｍ以上、８００μｍ以下となると好ましい。このようなガラスコアの厚さであれば、ガラスコア上に形成される銅配線や絶縁樹脂形成時に生じる応力を、緩やかな除加熱処理により緩和できる。なお、上記厚みのガラスコアの材料単体では、製造工程で割れることがあるため、本実施形態のようにガラスコアの第１面に、剥離可能な接着剤を用いてキャリア基板を貼り合わせ、ガラスコアデバイス製造後に剥離することが望ましい。
更に本実施形態によれば、ガラスコアの第２面を弗酸処理するため、ガラス薄化の研削工程や、搬送接触、ラック収納時接触、強酸・強アルカリ薬液処理等によって生じたマイクロクラックを除去することが可能である。弗酸処理によれば、ガラスコアの表面粗さＲａ値（ＩＳＯ２５１７８－６０４、Zygo corporation製の製品名ＮｅｗＶｉｅｗ８２００により測定可）を２０ｎｍ以下にすることが可能であり、マイクロクラックを起点とするガラスコアの割れを予防することができる。なお、ガラスコアの表面粗さＲａ値は、製品としてのガラスコアデバイスから保護樹脂層を剥離することで測定可能である。
更に本実施形態によれば、少なくともガラスコアの第１面の外周端部と、ガラスコア側面とを、金属膜で覆っており、更に保護樹脂でコートしている。仮にガラスコアデバイスにおいてガラスコアが露出していると、能動部品や受動部品をガラスコアデバイスへ実装する工程や、マザーボードへの実装工程でのはんだ接続工程、例えばリフロー工程等における急激な加熱処理による熱衝撃や、物に当たるなどの機械的衝撃により、ガラスコアの割れが生じる虞れがある。これに対し、本実施の形態によれば、ガラスコアの側面（レーザー光の照射によりガラスが変質し、弗酸により除去された溝内）に、スパッタや蒸着によるドライ成膜や、金属めっきによるウエット成膜を行うことにより、容易に金属膜を覆うことができるから、ガラスコアの側面からの割れを防ぐことができる。更にガラスコアの側面を保護樹脂でコートすることにより、金属膜の腐食防止を実現できる。
更に本実施形態によれば、まずガラスコアの第１面側に弗酸耐性の保護フィルムをラミネートし、ガラスコアの第２面を、弗酸処理することでガラスコア厚さを薄化すると同時に、ガラスコアを所望のガラスコアデバイスサイズに個片化することができる。ガラスコアデバイスは、一般的に２ｍｍ四方、乃至５０ｍｍ四方の底面を有する直方体であるが、内包するガラスコアは、第２面から薄化処理されるため、第１面の辺よりも第２面の辺が短い四角錐台形状となる（すなわち側面がテーパ状面となる）。なお本実施形態のガラスコアデバイスは、生産性向上のため３００ｍｍ四方以上のガラス素材を用いて、ガラスコアデバイスをマトリクス状に配置し、一括して複数個のガラスコアデバイスを製造することにより、製造コストを削減させている。
更に本実施形態によれば、ＴＧＶ内に配線を形成するとともに、第１面に所望する多層配線層を形成したガラスコアを用いる。前記したようにガラスコア材料は、製造工程途中で割れやすい等の問題があるため、ガラスコアの第１面に剥離可能な接着剤によりキャリア基板を貼り合わせている。
更に、ガラスコアデバイスのサイズに合わせて分割するラインに沿って、第２面側から制御されたフェムト秒レーザー光をライン照射することで、ガラスコアを溶解しないように変質させると、このガラスコアの変質したライン部分が、弗酸処理でレーザー光の未照射部分より優先的にエッチングされる。ガラスコアの第２面を薄化エッチングしている間に、レーザー光が照射されて変質した部分がエッチング除去され、これによりガラスコアを所望のサイズに個片化することができる。
更に本実施形態によれば、まずガラスコアの第１面側に弗酸耐性の保護フィルムをラミネートし、ガラスコアの第２面を、弗酸処理することでガラスコアを薄化する。このときガラスコアの第２面から、ＴＧＶ内部に形成されていた銅配線の先端が突出し、後の工程でのガラスコアの第２面に配線との接続信頼性向上に寄与する。このため弗酸処理は、ガラスコアの第２面表面からＴＧＶの配線先端が１μｍ～１５μｍ高さ露出する程度に行うことが好ましい。
更に本実施形態によれば、ガラスコアの第２面に配線を形成する際に、第２面から突出したＴＧＶ埋め込み配線の先端を結ぶ金属配線を形成するとともに、前述したレーザー光の照射で変質エッチング除去された溝にも金属膜を形成する。外周縁部分に金属膜を形成することにより、ガラスコアの四角錐台側面から発生するガラス破壊を防ぐことができる。仮に金属配線をガラスコアの第１面及び第２面だけ形成すると、セルフアニールによる引っ張り応力や、実装時のリフロー加熱処理による伸縮でガラス破壊が、ガラスコアの四角錐台側面から発生しやすいが、本実施の形態によればかかる不具合を解消できる。
ガラスコアの外周縁部分に、スパッタリングや蒸着、または無電解めっきにて金属密着性向上層を形成し、更に電解めっきで覆うように厚膜化することにより、ガラス破壊を抑制することができる。この金属密着性向上層は、Ｔｉ，Ｎｉ，Ｃｕなどを成膜し、電解めっきのシード層とすると好ましい。また電解めっき浴は、ガラスコアの第２面配線と四角錐台側面とを同時成膜することができるという作業効率向上の観点から、電解銅めっき浴とするのが好ましい。
更に本実施形態によれば、ガラスコアデバイスは、個片サイズまで分断したガラスコアの第２面、及び四角錐台側面を、樹脂、セラミック等で被膜し外層保護膜とすると好ましい。この外層保護膜は、ガラスコアの第２面及び四角錐台側面の合計５面を被膜保護している。ガラスコアの一部をフェムト秒レーザー光の照射で変質させ、弗酸で除去されて形成されたガラスコアの溝中心に沿って、埋め込まれた外層保護膜の一部をダイシングすることにより、最終的な個片化を行っており、個片化されたガラスコアデバイスは、ガラスコアを外部に露出しない直方体となる。
なお、ガラスコアの第１面または第２面にビルドアップ樹脂をラミネート（絶縁樹脂積層を形成）し、ビア形成、配線層形成を繰り返して多層配線を行うこともできる。また、ガラスコアデバイスは、高誘電体を埋め込んだキャパシター形成や、抵抗体形成などにより受動部品を内蔵しても良い。更にまた、ガラスコアデバイスにコイル状の配線を形成することにより、インダクターを内蔵しても良い。
１０：ガラスコア
１０ａ：第１面
１０ｂ：第２面
１１：ＴＧＶ
１２：シード層
２１：フォトレジスト
２２：電解銅めっき
３１：キャリア基板
３２：接着剤
３３：配線保護絶縁樹脂
４１：変質したガラス部分
６１：電解銅めっき
６２：外層保護層

Claims (2)

  1. 互いに対向する第１面と第２面とを備えたガラスコアに貫通孔を形成するステップと、
    前記ガラスコアの第１面および前記貫通孔内に配線を形成してスルーガラスビアを形成し、前記第１面を絶縁樹脂で封止するステップと、
    前記ガラスコアの第１面にキャリア基板を貼り合わせるステップと、
    前記ガラスコアの第２面に対してライン状にレーザー光を照射することで、前記ガラスコアを変質させるステップと、
    薬液処理により前記ガラスコアの変質部分をエッチングすることにより、前記ガラスコアを分断する溝を形成するステップと、
    前記ガラスコアの第２面に配線を形成し、保護樹脂を前記溝内に充填するとともに、前記保護樹脂で前記第２面を封止するステップと、
    前記溝に充填された前記保護樹脂を切断するステップとを有する、
    ことを特徴とするガラスコアデバイスの製造方法。
  2. 前記ガラスコアを分断する溝を、薬液処理により前記ガラスコアの変質部分をエッチングする前記ステップにおいて、
    前記ガラスコアの第２面の露出した面もエッチングすることで、前記ガラスコアを薄化させ、前記第２面から、前記スルーガラスビアの前記配線を突出させるステップを有し、
    突出した前記スルーガラスビアの前記配線と接続するように前記第２面の配線形成が行われる、
    ことを特徴とする請求項１に記載のガラスコアデバイスの製造方法。
JP2018013620A 2018-01-30 2018-01-30 ガラスコアデバイスの製造方法 Active JP7106875B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018013620A JP7106875B2 (ja) 2018-01-30 2018-01-30 ガラスコアデバイスの製造方法
PCT/JP2019/001590 WO2019151003A1 (ja) 2018-01-30 2019-01-21 ガラスコアデバイス、およびその製造方法
EP19747585.8A EP3749066A4 (en) 2018-01-30 2019-01-21 GLASS CORE DEVICE AND METHOD FOR MANUFACTURING THEREOF
CN201980009996.3A CN111903196B (zh) 2018-01-30 2019-01-21 玻璃芯器件及其制造方法
US16/938,144 US11764138B2 (en) 2018-01-30 2020-07-24 Glass core device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018013620A JP7106875B2 (ja) 2018-01-30 2018-01-30 ガラスコアデバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2019134016A JP2019134016A (ja) 2019-08-08
JP7106875B2 true JP7106875B2 (ja) 2022-07-27

Family

ID=67478211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018013620A Active JP7106875B2 (ja) 2018-01-30 2018-01-30 ガラスコアデバイスの製造方法

Country Status (5)

Country Link
US (1) US11764138B2 (ja)
EP (1) EP3749066A4 (ja)
JP (1) JP7106875B2 (ja)
CN (1) CN111903196B (ja)
WO (1) WO2019151003A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023015410A (ja) * 2019-11-07 2023-02-01 株式会社エンプラス 貫通孔パターンの形成されたガラス板、その製造方法、及び、マイクロ流路チップ
JP7439497B2 (ja) 2019-12-20 2024-02-28 Ｔｏｐｐａｎホールディングス株式会社 ガラスコア多層配線基板の製造方法、ガラスコア多層配線基板および高周波モジュール基板
JP7512594B2 (ja) 2020-01-10 2024-07-09 Ｔｏｐｐａｎホールディングス株式会社 回路基板
JP2022151782A (ja) * 2021-03-23 2022-10-07 凸版印刷株式会社 ガラス基板及びガラスコア多層配線基板
CN114521072B (zh) * 2022-02-11 2023-03-10 北京华镁钛科技有限公司 沉孔薄铜表面工艺线路板压合装置及工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318058A (ja) 2006-04-27 2007-12-06 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2015156427A (ja) 2014-02-20 2015-08-27 アイシン精機株式会社 ガラス加工部品及びその製造方法並びに電子装置及びその製造方法
JP2017143140A (ja) 2016-02-09 2017-08-17 凸版印刷株式会社 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW323432B (ja) * 1995-04-28 1997-12-21 Victor Company Of Japan
US6492600B1 (en) * 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
JP2003257895A (ja) * 2002-02-28 2003-09-12 Mitsubishi Electric Corp 半導体チップを搭載したウェハおよびその製造方法
JP2004165312A (ja) * 2002-11-12 2004-06-10 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
EP1990125B1 (en) * 2006-02-22 2011-10-12 Nippon Sheet Glass Company, Limited Glass processing method using laser
US8058960B2 (en) * 2007-03-27 2011-11-15 Alpha And Omega Semiconductor Incorporated Chip scale power converter package having an inductor substrate
JP5193809B2 (ja) * 2008-11-05 2013-05-08 新光電気工業株式会社 配線基板及びその製造方法
JP4978974B1 (ja) * 2011-03-28 2012-07-18 Ｓｍｋ株式会社 タッチパネル用ガラス基板とその製造方法
US20130050228A1 (en) 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices
US20130207745A1 (en) 2012-02-13 2013-08-15 Qualcomm Incorporated 3d rf l-c filters using through glass vias
US9082764B2 (en) * 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
JP6038517B2 (ja) 2012-07-13 2016-12-07 新光電気工業株式会社 配線基板及びその製造方法
US9425761B2 (en) * 2013-05-31 2016-08-23 Qualcomm Incorporated High pass filters and low pass filters using through glass via technology
KR101548816B1 (ko) * 2013-11-11 2015-08-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101580287B1 (ko) * 2014-05-02 2015-12-24 삼성전기주식회사 인쇄회로기판, 인쇄회로기판 스트립 및 그 제조방법
KR102396144B1 (ko) 2014-08-04 2022-05-10 엘지이노텍 주식회사 글래스 인터포저 제조 방법
CN106795044A (zh) * 2014-10-03 2017-05-31 日本板硝子株式会社 带贯通电极玻璃基板的制造方法以及玻璃基板
KR101629435B1 (ko) * 2014-11-10 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016111221A (ja) * 2014-12-08 2016-06-20 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
KR20160080526A (ko) * 2014-12-29 2016-07-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9859159B2 (en) * 2015-03-10 2018-01-02 Unimicron Technology Corp. Interconnection structure and manufacturing method thereof
US10090255B2 (en) * 2016-01-29 2018-10-02 Globalfoundries Inc. Dicing channels for glass interposers
US10134657B2 (en) * 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10044390B2 (en) * 2016-07-21 2018-08-07 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318058A (ja) 2006-04-27 2007-12-06 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2015156427A (ja) 2014-02-20 2015-08-27 アイシン精機株式会社 ガラス加工部品及びその製造方法並びに電子装置及びその製造方法
JP2017143140A (ja) 2016-02-09 2017-08-17 凸版印刷株式会社 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法

Also Published As

Publication number Publication date
US20200357734A1 (en) 2020-11-12
EP3749066A4 (en) 2021-03-17
EP3749066A1 (en) 2020-12-09
US11764138B2 (en) 2023-09-19
CN111903196A (zh) 2020-11-06
JP2019134016A (ja) 2019-08-08
CN111903196B (zh) 2024-07-02
WO2019151003A1 (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
JP7106875B2 (ja) ガラスコアデバイスの製造方法
KR100687126B1 (ko) 반도체 장치 및 그 제조 방법
JP4630110B2 (ja) 電子部品の製造方法
TWI326912B (en) Electronic parts packaging structure and method of manufacturing the same
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
US9681546B2 (en) Wiring substrate and semiconductor device
US7134195B2 (en) Method of production of multilayer circuit board with built-in semiconductor chip
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2007053149A (ja) 半導体ウエハ及びその製造方法
TWI659002B (zh) 用於製造貫穿玻璃之連通件的接合材料回蝕製程
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
TW200403828A (en) Semiconductor device and method of manufacturing the same
JP6510884B2 (ja) 配線基板及びその製造方法と電子部品装置
WO2023100586A1 (ja) 多層配線基板の製造方法及び多層配線基板
TW201816900A (zh) 玻璃基底的電子封裝與其形成方法
TWI442528B (zh) 半導體封裝之製造方法
CN103974522A (zh) 布线基板及其制造方法
JP7514655B2 (ja) 電子部品内蔵基板及びその製造方法
WO2001080299A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP6105316B2 (ja) 電子装置
KR100927778B1 (ko) 반도체 패키지 제조 방법
JP6724775B2 (ja) 配線基板の個片化方法及びパッケージ用基板
JP2016143725A (ja) プリント配線板およびその製造方法
JP2023009747A (ja) 多層配線基板及び多層配線基板の製造方法
JP2019192722A (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220627

R150 Certificate of patent or registration of utility model

Ref document number: 7106875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150