JP2015060981A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2015060981A
JP2015060981A JP2013194332A JP2013194332A JP2015060981A JP 2015060981 A JP2015060981 A JP 2015060981A JP 2013194332 A JP2013194332 A JP 2013194332A JP 2013194332 A JP2013194332 A JP 2013194332A JP 2015060981 A JP2015060981 A JP 2015060981A
Authority
JP
Japan
Prior art keywords
plating film
conductor
hole
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013194332A
Other languages
English (en)
Inventor
伸方 後藤
Nobumasa Goto
伸方 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2013194332A priority Critical patent/JP2015060981A/ja
Publication of JP2015060981A publication Critical patent/JP2015060981A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】スルーホール導体がボイドを有しても、高い接続信頼性を有するプリント配線板を提供することができる。【解決手段】基板10には貫通孔10hが形成され、基板10の両側には導体層11、12が形成される。貫通孔10hの内部に形成されるスルーホール導体10cは、貫通孔10hを塞いでいる上側のシード層81と下側のシード層82を含む。スルーホール導体10cは、導体層11と導体層12を電気的に接続する。【選択図】図1

Description

本発明は、プリント配線板に関する。
ICチップ(半導体素子)を実装するための配線板として、スルーホール導体を有するコア基板とそのコア基板上に形成されているビルドアップ層とを有するプリント配線板が知られている。
このようなプリント配線板を製造する技術として、例えば、特許文献1に記載の技術が知られている。特許文献1に記載の技術では、特許文献1の図3に示されているように基板に砂時計形状の貫通孔が形成され、その貫通孔がめっきで充填される。
特開2006−041463号公報
特許文献1に記載の技術はスルーホール導体用の貫通孔をめっきで充填することに適している。しかしながら、スルーホール導体用の貫通孔のアスペクト比(貫通孔の長さ/貫通孔の径)が大きくなるとスルーホール導体用の貫通孔をめっきで完全に充填することは難しいと考えられる。
本発明の目的は、たとえ、スルーホール導体がボイドを有しても、高い接続信頼性を有するプリント配線板を提供することである。
本発明に係るプリント配線板は、第1面と前記第1面と反対側の第2面を有すると共に貫通孔を有する基板と、前記基板の前記第1面に形成されている第1導体層と、前記基板の前記第2面に形成されている第2導体層と、前記貫通孔の内部に形成され、前記第1導体層と前記第2導体層とを接続する、スルーホール導体と、を有する。そして、前記スルーホール導体は、前記貫通孔内に電解めっき膜と前記電解めっき膜を挟んでいる上側のシード層と下側のシード層を含む。
本発明によれば、スルーホール導体の内部に存在しているボイドの移動を抑制することができる。このため、スルーホール導体がボイドを有しても、高い接続信頼性を有するプリント配線板を提供することができる。
本実施形態に係るプリント配線板を説明するための図 貫通孔に形成されているめっき膜の積層状態を説明するための図 基板を準備する工程を説明するための図 貫通孔を形成する工程を説明するための図 第1シード層を形成する工程を説明するための図 第2めっき膜を形成する工程を説明するための図 第2シード層を形成する工程を説明するための図 第2めっき膜を形成する工程を説明するための図 エッチングレジストを形成する工程を説明するための図 基板上のめっき膜をエッチングする工程を説明するための図 エッチングレジストを剥離する工程を説明するための図 基板の両面に絶縁層を形成する工程を説明するための図 開口を形成する工程を説明するための図 無電解銅めっき膜を形成する工程を説明するための図 めっきレジストを形成する工程を説明するための図 電解めっき膜を形成する工程を説明するための図 絶縁層上のめっき膜をエッチングする工程を説明するための図 改変例1に係る配線板を説明するための図 改変例2に係る配線板を説明するための図 改変例3に係る配線板を説明するための図 改変例4に係る配線板を説明するための図
以下、本発明の実施形態が、図面を参照して説明される。図中の矢印Z1、Z2それぞれは、配線板の厚み方向を指す。以降、Z1方向は配線板の上側を示し、Z2方向は配線板の下側を示す。一方、矢印X1、X2、Y1、Y2それぞれは、配線板の積層方向に直交する方向を指す。配線板の主面は、X−Y平面となる。配線板の側面は、X−Z平面又はY−Z平面となる。
ボイドを含むスルーホール導体に高電流が流れると、ボイドがスルーホール導体の内部を移動することがある。そして、そのボイドが、導体回路やビア導体に移動すると、導体の体積が減少するので、抵抗が高くなる。そのため、プリント配線板に実装されるICに誤動作が起こることがある。また、プリント配線板の接続信頼性が低下する。12μm以下の幅の導体回路にボイドが到達すると、導体回路が断線する可能性がある。
<プリント配線板の構成>
本実施形態に係るプリント配線板100は、図1に示されるように、配線板1000と、ビルドアップ層2と、ビルドアップ層4と、を有する。
配線板1000は、第1面F1と第1面F1と反対側の第2面F2を有する基板10と、基板10の第1面F1上に形成されている第1導体層11と、基板10の第2面F2上に形成されている第2導体層12と、基板10を貫通し第1導体層11と第2導体層12を接続しているスルーホール導体10cと、を有する。
スルーホール導体10cは、基板10を貫通するスルーホール導体用の貫通孔10hの内部に形成されていて、ボイドV1を有する。本実施形態のスルーホール導体10cは、貫通孔10hの内壁に形成されている筒状のスルーホール導体とその筒状のスルーホール導体の内部に充填されている樹脂で形成されているスルーホール構造を含まない。
基板10のZ1方向の主面が第1面F1であり、Z2方向の主面が第2面F2である。基板10の第1面F1と配線板1000の第1面は同じ面であり、基板10の第2面F2と配線板1000の第2面は同じ面である。
第1導体層11は、基板10の第1面F1に形成されるスルーホール導体10cの周りの導体とスルーホール導体10c上の導体で形成されるランド11cを含む。同様に、第2導体層12は、基板10の第2面F2に形成されるスルーホール導体10cの周りの導体とスルーホール導体10c下の導体で形成されるランド12cを含む。図2に示されるように、スルーホール導体10cは貫通孔10hの内部に形成されている導体である。
ランド11c、12cはスルーホール導体10cに繋がっていて貫通孔10hの外に形成されている導体である。ランド11c、12cの形状は、X−Y平面において、概ね円又は楕円である。ランド11c、12cは、スルーホール導体10cより大きく、スルーホール導体10cを覆っている。
ビルドアップ層2は、配線板1000の第1面F1上に形成されている層間樹脂絶縁層20と、層間樹脂絶縁層20上に形成されている導体層21と、導体層21上に形成されている層間樹脂絶縁層30と、層間樹脂絶縁層30上に形成されている導体層31と、を有する。層間樹脂絶縁層20には、層間樹脂絶縁層20を貫通して導体層11と導体層21を接続するビア導体20cが形成されている。層間樹脂絶縁層30には、層間樹脂絶縁層30を貫通して導体層21と導体層31を接続するビア導体30cが形成されている。
ビルドアップ層4は、配線板1000の第2面F2上に形成されている層間樹脂絶縁層40と、層間樹脂絶縁層40上に形成されている導体層41と、導体層41上に形成されている層間樹脂絶縁層50と、層間樹脂絶縁層50上に形成されている導体層51と、を有する。層間樹脂絶縁層40には、層間樹脂絶縁層40を貫通して導体層12と導体層41を接続するビア導体40cが形成されている。層間樹脂絶縁層50には、層間樹脂絶縁層50を貫通して導体層41と導体層51を接続するビア導体50cが形成されている。
層間樹脂絶縁層20、30、40、50は、樹脂とシリカなどの無機粒子で形成されている。
ビルドアップ層2、4上には、ソルダーレジスト層が形成される。ビルドアップ層2上の上側のソルダーレジスト層は、開口を有する。ビルドアップ層2上の上側のソルダーレジスト層の開口から露出する導体層31やビア導体30cは、C4パッドとして機能する。ビルドアップ層4上の下側のソルダーレジスト層も、開口を有する。ビルドアップ層4上の下側のソルダーレジスト層の開口から露出する導体層51やビア導体50cはBGAパッドとして機能する。C4パッド上にはC4バンプが形成され、C4バンプを介してプリント配線板100とICチップが接続される。BGAパッド上にBGAバンプが形成され、BGAバンプを介してプリント配線板100とマザーボードが接続される。
基板10はプリント配線板100のコア基板である。基板10はガラスクロス等の補強材とエポキシ樹脂などの樹脂を含む絶縁基板である。基板10の厚みは、例えば0.1mm以上0.7mm以下である。基板10の厚みが0.1mm未満であると、基板10の強度が小さいため、基板10の反り等が発生しやすくなり、スルーホール導体10cの信頼性が低下する。基板10の厚みが0.7mmを越えると、スルーホール導体10c内に、大きなボイドが発生したり、ボイドの数が増加したりするため、スルーホール導体10cの信頼性が低下する。
貫通孔10hの形状は、ストレート形状であっても、砂時計形状であっても良い。図1では、基板10に砂時計型の貫通孔10hが形成されている。貫通孔10hは、基板10の両面にレーザー光を照射することにより形成される。
図2に示されるように、貫通孔10hは、基板10の第1面F1に第1開口101hを有し、基板10の第2面F2に第2開口102hを有する。第1開口101hは第1面F1に含まれ、第2開口102hは第2面F2に含まれる。第1開口101hの径と第2開口102hの径の内、大きい方の径が貫通孔10hの径である。
スルーホール導体10cは、貫通孔10hの内壁に形成されている第1シード層60と、第1シード層60上の第1めっき膜70と、第1めっき膜70上の上側の第2シード層81と、第1めっき膜70上の下側の第2シード層82と、第2シード層81、82上の第2めっき膜91、92と、を含む。
第1シード層60は、無電解めっき膜やスパッタ膜や蒸着膜である。第1めっき膜70は、本実施形態においては電解めっき膜であるが、無電解めっき膜であってもよい。電解めっき膜や無電解めっき膜などのめっき膜は、銅で形成されていることが好ましい。
第1めっき膜70内には、ボイドV1が形成されている。例えば、貫通孔10hのアスペクト比が大きい場合やめっきの成長が早い場合や貫通孔10hの内壁の凹凸が大きい場合、第1めっき膜70内にボイドV1が発生する。
図2に示されているように、スルーホール導体10cを形成している第1めっき膜70上のZ1側に第2シード層81が形成され、Z2側に第2シード層82が形成されている。第2シード層81は、第1めっき膜70の上面に形成されている。第2シード層82は、第1めっき膜70の下面に形成されている。すなわち、第1めっき膜70は、上側の第2シード層81(上側のシード層)と下側の第2シード層82(下側のシード層)により挟まれている。
第1めっき膜70が電解めっき膜であるのに対し、第2シード層81、82は無電解めっき膜やスパッタ膜や蒸着膜や電解めっき膜や導電性ペースト膜である。第2シード層81、82と第1めっき膜70が、異なる膜なので、第1めっき膜70を形成している金属の移動が、第2シード層81、82と第1めっき膜70の界面で抑制されると考えられる。そのため、ボイドV1の移動が抑制されると考えられる。
製造の観点から、第2シード層81、82は無電解めっき膜であることが好ましい。もしくは、第2シード層81、82は、導電性ペースト膜であることが好ましい。導電性ペースト膜は金属粒子以外に樹脂を含むので、樹脂がボイドV1の移動を抑制すると考えられる。
第2シード層81、82と第1めっき膜70を異なる方法で形成することもできる。例えば、第1めっき膜70は電解めっきにより形成され、第2シード層81、82は無電解めっきやスパッタや蒸着や印刷により形成される。ただし、第2シード層81、82は、無電解めっきにより形成されることが好ましい。第2シード層81、82と第1めっき膜70が異なる方法で形成されるため、第1めっき膜70の金属の配向と第2シード層81、82の金属の配向が異なると考えられる。もしくは、第1めっき膜70と第2シード層81、82間にバリア層が形成されると考えられる。これらにより、ボイドV1の移動が抑制されると考えられる。
また、第2シード層81、82を形成している金属粒子の径L1(平均粒子径)は、第1めっき膜70を形成している金属粒子の径L2(平均粒子径)よりも小さいことが好ましい。具体的には、式(1)により、得られる値P0は0.01〜0.1であることが好ましい。これにより、ボイドV1の移動が抑制されると考えられる。
P0=L1/L2・・・(1)
また、第1めっき膜70の主成分と第2シード層81、82の主成分が同じであり、第2シード層81、82に含まれる副成分の量が第1めっき膜70に含まれる副成分の量より多いことが好ましい。第2シード層81、82の副成分により、第1めっき膜70の主成分の移動が抑制され、結果的に、ボイドV1の移動が抑制されると考えられる。第1めっき膜70および第2シード層81、82の主成分が銅の場合、第2シード層81、82の副成分は、樹脂やニッケルやコバルトのいずれであってもよいが、ニッケルであることが好ましい。
基板10の第1面F1上に形成されているランド11cは、銅箔13と、銅箔13上の第1シード層60と、第1シード層60上の第1めっき膜70と、第1めっき膜70上の第2シード層81と、第2シード層81上の第2めっき膜91で形成される。
基板10の第2面F2上に形成されているランド12cは、銅箔14と、銅箔14上の第1シード層60と、第1シード層60上の第1めっき膜70と、第1めっき膜70上の第2シード層82と、第2シード層82上の第2めっき膜92で形成される。
第1めっき膜70は、第1空間711hと、第2空間721hと、を有する。第1空間711hは、第1面F1側に形成されている凹部であり、第1面F1から第2面F2に向かってテーパーしている。第2空間721hは、第2面F2側に形成されている凹部であり、第2面F2から第1面F1に向かってテーパーしている。
このように、第1空間711hの底部は第1面F1よりも基板10の内部側に形成され、第2空間721hの底部は第2面F2よりも基板10の内部側に形成される。
このため、第1めっき膜70により貫通孔10hの内部が完全に充填されない。そのため、本実施形態では、貫通孔10hに形成される第1めっき膜70の体積が小さくなる。従って、第1めっき膜70内のボイドV1を小さくすることができる。
第2シード層81(上側のシード層)は、第1空間711hを覆うように形成される。そのため、第2シード層81も、第1空間711hと同様の第3空間811hを有する。第2シード層82(下側のシード層)は、第2空間721hを覆うように形成される。そのため、第2シード層82も、第2空間721hと同様の第4空間821hを有する。
第2めっき膜(上側の第2めっき膜)91は、第3空間811hに充填されていて、第2めっき膜(下側の第2めっき膜)92は、第4空間821hに充填されている。貫通孔10hのアスペクト比が大きくても、めっき膜により、第3空間811hや第4空間821hの深さは浅くなっているので、第3空間811hや第4空間821hを、電解めっき膜などのめっき膜で充填することができる。また、第3空間811hや第4空間821hの壁面は第2シード層81、82の上面なので、凹凸が小さい。そのため、第3空間811hや第4空間821hをめっき膜で充填することができる。第3空間811hや第4空間821hが基板10のZ方向の中心に向かってテーパーしているので、第3空間811hや第4空間821hをめっき膜で充填することができる。第3空間811hに充填されるめっき膜の形状や第4空間821hに充填されるめっき膜の形状は略円錐である。ボイドV1を含まない第2めっき膜91、92で第3空間811hや第4空間821hが充填される。第2めっき膜(上側の第2めっき膜)91及び第2めっき膜(下側の第2めっき膜)92は、電解めっき膜であることが好ましい。
本実施形態に係るプリント配線板100では、ボイドV1を含む第1めっき膜70の両端に第2シード層81、82が形成されている。このため、スルーホール導体10cの内部のボイドV1の移動が抑制される。
ボイドV1の移動のメカニズムはエレクトロマイグレーションまたはストレスマイグレーションと推察される。本実施形態では、第1めっき膜70の両端に第2シード層81、82が形成されているので、エレクトロマイグレーションやストレスマイグレーションが抑えられると考えられる。ボイドV1は、第1めっき膜70内に留まると推察される。そのため、本実施形態では、スルーホール導体10cのランド11c、12c上に形成されているビア導体20c、40cや、スルーホール導体10cのランド11c、12cに繋がっている導体回路の断線が抑えられると推察される。
第2シード層81、82は、主成分として銅を含んでおり、副成分として、例えば、ニッケルのような酸化しやすい金属を含んでいる。第2シード層81、82が銅より酸化しやすい金属を含むことで、マイグレーションが抑えられると推察される。そのため、第1めっき膜70内にボイドV1が留ると考えられる。
<プリント配線板100の製造方法>
続いて、図3〜17を参照しつつ、プリント配線板100の製造方法が説明される。
まず、図3に示されるように、出発材料として両面銅張積層板が準備される。両面銅張積層板は、基板10と、基板10の第1面F1上に積層されている銅箔13と、基板10の第2面F2上に積層されている銅箔14と、で形成されている。
次に、CO2レーザーが出発材料の両面銅張積層板の両面に照射される。これにより、図4に示されるように、貫通孔10hが形成される。なお、レーザー光の照射は、片面ずつ行われる。
次に、基板10の表面に無電解めっきが行われる。これにより、図5に示されるように、銅を主成分とする無電解めっき膜が銅箔13、14の表面と貫通孔10hの内壁に形成される。この無電解めっき膜は、第1シード層60である。
次に、第1シード層60の表面に電解めっきが行われる。これにより、図6に示されるように、銅を主成分とする電解めっき膜(電解銅めっき膜)が第1シード層60上に形成される。この電解めっき膜は、第1めっき膜70である。ただし、第1めっき膜70の主成分は、ニッケルや、チタン、クロム等であってもよい。第1めっき膜70の内部にボイドV1が形成されている。
例えば、アスペクト比(貫通孔10hの長さ/貫通孔10hの径)が2以上であると、第1めっき膜70にボイドV1が発生しやすい。特に、アスペクト比は2以上であって、基板10の厚みD10が0.2mm以上であると、ボイドV1を含まないめっき膜を形成することは難しい。
図6に示されているように、第1めっき膜70上の上側に第1空間711hと、下側に第2空間721hが形成されている。式(2)に示されるように、第1空間711hの深さD711を、基板10の厚みD10で割ることで得られる値P1は、0.25から0.4であることが好ましい。同様に、式(3)に示されるように、第2空間721hの深さD721を、基板10の厚みD10で割ることで得られる値P2は、0.25から0.4であることが好ましい。これにより、ボイドV1の量が減ったり、ボイドV1の大きさが小さくなったりすると考えられる。
P1=D711/D10・・・(2)
P2=D721/D10・・・(3)
本実施形態においては、貫通孔10hの内部に形成される第1シード層60の厚みと第1めっき膜70の厚みのバランスが良いので、第1めっき膜70に大きなボイドや多数のボイドが形成されない。また、第1めっき膜70に大きな電流が流れても、ボイドV1が第1めっき膜70内に留まる。
次に、電解めっき膜70の表面に無電解めっきが行われる。これにより、図7に示されるように、第2シード層(無電解めっき膜)81、82が形成される。例えば、第2シード層81、82は、無電解銅めっき膜である。
次に、無電解めっき膜81、82の表面に電解めっきが行われる。これにより、図8に示されるように、第2めっき膜(電解めっき膜)91、92が形成される。例えば、第2めっき膜91、92は、電解銅めっき膜である。
次に、図9に示されるように、第2めっき膜91、92にエッチングレジスト18、19が形成される。
次に、図10に示されるように、エッチングレジスト18から露出している銅箔13と第1シード層60、第1めっき膜70、第2シード層81、第2めっき膜91が、エッチングにより、除去される。同様に、エッチングレジスト19から露出している銅箔14と第1シード層60、第1めっき膜70、第2シード層82、第2めっき膜92が、エッチングにより、除去される。
次に、図11に示されるように、エッチングレジスト18、19が除去される。これにより、スルーホール導体10cと、ランド11cを含む第1導体層11と、ランド12cを含む第2導体層12と、が形成される。これにより、配線板1000が完成する。
次に、図12に示されるように、配線板1000の両面に層間樹脂絶縁層20、40と銅箔22、42が形成される。
次に、図13に示されるように、層間樹脂絶縁層20、40に、開口20h、40hが形成される。
図14に示されるように、銅箔22、42上、及び開口20h、40h内に、無電解銅めっき膜23、43が形成される。
図15に示されるように、無電解銅めっき膜23、43上に、めっきレジスト24、44が形成される。
その後、図16に示されるように、めっきレジスト24、44から露出する無電解銅めっき膜23、43上に電解めっき膜25、45が形成される。
その後、所定の剥離液を用いて、めっきレジスト24、44が除去される。また、エッチング処理により、不要な無電解銅めっき膜23、43、及び銅箔22、42が除去される。これにより、図17に示されるように、ランド21c、41cを含む導体層21、41と、ビア導体20c、40cと、が形成される。
その後、同様の処理を繰り返すことにより、図1に示されるように、ランド31c、51cを含む導体層31、51と、ビア導体30c、50cを形成することで、配線板1000の上側と下側に、ビルドアップ層2、4が形成される。
以上の工程により、本実施形態に係るプリント配線板100が完成する。その後、ビルドアップ層2、4上にソルダーレジスト層を形成することができる。
<改変例1>
図18に示されるように、無電解めっき膜等の第2シード層81、82の厚みを厚くすることで、第2めっき膜91、92を削除することができる。めっき膜70の両端に第2シード層81、82が形成されているので、図18に示される配線板1000は図2に示される配線板1000と同様な効果を有する。
<改変例2>
図19に示される配線板1000は、第2シード層81と第2めっき膜91の間に、第3めっき膜93と第3シード層83を有する。改変例2の配線板1000は、図2に示される配線板1000と同様な効果を有する。
<改変例3>
上記実施形態に係る貫通孔10h及びスルーホール導体10cの形状は砂時計型の形状である。貫通孔10h及びスルーホール導体10cの形状は、例えば図20に示されるように、略円柱状でもよい。この場合、レーザーは出発材料の一方の面から照射される。
<改変例4>
図1では、スルーホール導体10cのランド11c上に1個のビア導体20cが形成されている。例えば、図21に示されるように、複数のビア導体20cをスルーホール導体10cのランド11c上に形成することができる。これにより、複数の経路から第1めっき膜70に電流が入るので、第1めっき膜70内の電流密度が均一化される。その結果として、ボイドV1の移動を抑制することができると考えられる。
また、ランド11c上に複数のビア導体20cが形成されているので、ボイドV1がランド11c上の一部のビア導体20cに移動したとしても、残りのビア導体20cにより、ビア導体20cとスルーホール導体10c間の電気的接続が行われる。このため、ビア導体20cとスルーホール導体10cの間の接続信頼性が低下しにくい。
<改変例5>
第1めっき膜(電解めっき膜)70に複数のボイドV1が含まれていてもよい。
2、4 ビルドアップ層
10 基板
10c スルーホール導体
10h 貫通孔
11 第1導体層
11c、12c、21c、31c、41c、51c ランド
12 第2導体層
13、14、22、42 銅箔
18、19 エッチングレジスト
20、30、40、50 層間樹脂絶縁層
20c、30c、40c、50c ビア導体
20h、40h 開口
21、31、41、51 導体層
23、43 無電解銅めっき膜
24、44 めっきレジスト
25、45 電解めっき膜
60 第1シード層
70 第1めっき膜
81 第2シード層(上側のシード層)
82 第2シード層(下側のシード層)
83 第3シード層
91 第2めっき膜(上側の第2めっき膜)
92 第2めっき膜(下側の第2めっき膜)
93 第3めっき膜
100 プリント配線板
101h 第1開口
102h 第2開口
711h 第1空間
721h 第2空間
811h 第3空間
821h 第4空間
1000 配線板
D10 厚み
D711、D721 深さ
F1 第1面
F2 第2面
V1 ボイド

Claims (7)

  1. 第1面と前記第1面と反対側の第2面を有すると共に貫通孔を有する基板と、
    前記基板の前記第1面に形成されている第1導体層と、
    前記基板の前記第2面に形成されている第2導体層と、
    前記貫通孔の内部に形成され、前記第1導体層と前記第2導体層とを接続する、スルーホール導体と、
    を有するプリント配線板であって、
    前記スルーホール導体は、前記貫通孔内に電解めっき膜と前記電解めっき膜を挟んでいる上側のシード層と下側のシード層を含む。
  2. 請求項1に記載のプリント配線板において、
    前記上側のシード層と前記下側のシード層は前記電解めっき膜を覆っている。
  3. 請求項2に記載のプリント配線板において、
    前記上側のシード層は、前記スルーホール導体から延びていて前記第1導体層を形成していて、前記下側のシード層は、前記スルーホール導体から延びていて前記第2導体層を形成している。
  4. 請求項1に記載のプリント配線板において、
    前記電解めっき膜は、前記第1面側に第1空間が形成されるように前記貫通孔に形成されると共に、前記第2面側に第2空間が形成されるように、前記貫通孔内に形成されている。
  5. 請求項1に記載のプリント配線板において、前記電解めっき膜内にボイドが形成されている。
  6. 請求項4に記載のプリント配線板において、
    前記スルーホール導体は、前記第1空間に形成されている上側の第2めっき膜と、前記第2空間に形成されている下側の第2めっき膜と、を含む。
  7. 請求項1乃至6のいずれか一項に記載のプリント配線板において、
    前記上側のシード層又は前記下側のシード層は、ニッケルを含む。
JP2013194332A 2013-09-19 2013-09-19 プリント配線板 Pending JP2015060981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013194332A JP2015060981A (ja) 2013-09-19 2013-09-19 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013194332A JP2015060981A (ja) 2013-09-19 2013-09-19 プリント配線板

Publications (1)

Publication Number Publication Date
JP2015060981A true JP2015060981A (ja) 2015-03-30

Family

ID=52818261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013194332A Pending JP2015060981A (ja) 2013-09-19 2013-09-19 プリント配線板

Country Status (1)

Country Link
JP (1) JP2015060981A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508925A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与***技术有限公司 薄介电质通孔中足够厚竖向厚度的电可靠桥的部件承载件
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
WO2022244335A1 (ja) * 2021-05-21 2022-11-24 株式会社村田製作所 電子部品及びその製造方法
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261440A (ja) * 2001-03-01 2002-09-13 Sony Chem Corp フレキシブル配線基板の製造方法及びフレキシブル配線基板
JP2004311919A (ja) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
JP2006108613A (ja) * 2004-10-05 2006-04-20 Samsung Electro Mech Co Ltd プリント基板およびその製造方法
JP2006188745A (ja) * 2004-12-30 2006-07-20 Samsung Electro Mech Co Ltd 内部ビアホールの充填メッキ構造及びその製造方法
WO2010016487A1 (ja) * 2008-08-05 2010-02-11 株式会社大真空 圧電振動デバイスの封止部材、及びその製造方法
WO2011062037A1 (ja) * 2009-11-20 2011-05-26 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2011134890A (ja) * 2009-12-24 2011-07-07 Shinko Electric Ind Co Ltd 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261440A (ja) * 2001-03-01 2002-09-13 Sony Chem Corp フレキシブル配線基板の製造方法及びフレキシブル配線基板
JP2004311919A (ja) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
JP2006108613A (ja) * 2004-10-05 2006-04-20 Samsung Electro Mech Co Ltd プリント基板およびその製造方法
JP2006188745A (ja) * 2004-12-30 2006-07-20 Samsung Electro Mech Co Ltd 内部ビアホールの充填メッキ構造及びその製造方法
WO2010016487A1 (ja) * 2008-08-05 2010-02-11 株式会社大真空 圧電振動デバイスの封止部材、及びその製造方法
WO2011062037A1 (ja) * 2009-11-20 2011-05-26 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2011134890A (ja) * 2009-12-24 2011-07-07 Shinko Electric Ind Co Ltd 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US11201109B2 (en) * 2018-04-09 2021-12-14 Corning Incorporated Hermetic metallized via with improved reliability
CN111508925A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与***技术有限公司 薄介电质通孔中足够厚竖向厚度的电可靠桥的部件承载件
US10966318B2 (en) 2019-01-31 2021-03-30 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with electrically reliable bridge with sufficiently thick vertical thickness in through hole of thin dielectric
US11483927B2 (en) 2019-01-31 2022-10-25 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with electrically reliable bridge with sufficiently thick vertical thickness in through hole of thin dielectric
CN111508925B (zh) * 2019-01-31 2024-04-23 奥特斯奥地利科技与***技术有限公司 部件承载件以及制造部件承载件的方法
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same
WO2022244335A1 (ja) * 2021-05-21 2022-11-24 株式会社村田製作所 電子部品及びその製造方法

Similar Documents

Publication Publication Date Title
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP2015122545A (ja) 多層配線基板及びその製造方法
JP2005005673A (ja) 多層樹脂配線基板
JP2014154813A (ja) プリント配線板
US20120199386A1 (en) Multilayer printed wiring board
JP2015185564A (ja) プリント配線板及びプリント配線板の製造方法
JP2015220281A (ja) プリント配線板
JP2015170770A (ja) プリント配線板
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JP2005142178A (ja) 電子部品内蔵多層プリント配線板
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2021097129A (ja) インダクタ内蔵基板
JP2015060981A (ja) プリント配線板
US20130146345A1 (en) Printed wiring board and method for manufacturing the same
CN106888552B (zh) 印刷电路板及其制造方法
JP2014049578A (ja) 配線板、及び、配線板の製造方法
JP2018163901A (ja) プリント配線板
KR20160080526A (ko) 인쇄회로기판 및 그 제조방법
JP2019220601A (ja) プリント配線板
JP2013197548A (ja) 配線板及びその製造方法
JP2012160559A (ja) 配線基板の製造方法
JP2017123376A (ja) プリント配線板
JP2011216519A (ja) 配線基板の製造方法
JP2014165362A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171205