JP6832787B2 - 半導体装置および半導体装置のテスト方法 - Google Patents
半導体装置および半導体装置のテスト方法 Download PDFInfo
- Publication number
- JP6832787B2 JP6832787B2 JP2017089114A JP2017089114A JP6832787B2 JP 6832787 B2 JP6832787 B2 JP 6832787B2 JP 2017089114 A JP2017089114 A JP 2017089114A JP 2017089114 A JP2017089114 A JP 2017089114A JP 6832787 B2 JP6832787 B2 JP 6832787B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- scan
- memory
- test
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31724—Test controller, e.g. BIST state machine
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318597—JTAG or boundary scan test of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/32—Serial access; Scan testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
《LBIST回路およびMBIST回路の概要》
図13(a)は、LBIST回路の概要を示す図であり、図13(b)は、MBIST回路の概要を示す図である。図13(a)には、テスト装置ATEと、JTAG(Joint Test Action Group)インタフェース回路JTAGIFと、LBIST回路LBTと、ロジック回路LGCと、スキャンフリップフロップ回路SFFa,SFFbとが示される。テスト装置ATEは、例えば、量産時に半導体装置に結合される量産用テスタや、配線基板上に実装された半導体装置に対して結合可能な各種情報処理装置等である。
ここで、実施の形態の半導体装置の説明に先立ち、比較例となる半導体装置について説明する。図14は、本発明の比較例となる半導体装置の主要部の構成例を示す概略図である。図15は、図14におけるメモリ回路ユニット周りの概略構成例を示す回路図である。図14に示す半導体装置DEV’は、例えば、1個の半導体チップで構成されるマイクロコントローラ等であり、例えば、自動車の電子制御装置(ECU:Electronic Control Unit)等に搭載される。
図14に示す半導体装置DEV’では、まず、POST回路PSTC’は、LBISTモード信号MD_LBT’をアサートする。これに応じて、LBIST回路LBT’_A,LBT’_Bは、スキャンチェーンSC1’,SC2’を対象とするスキャンテストを並行して実行する。その後、POST回路PSTC’は、LBIST回路LBT’_A,LBT’_BによるLBISTが完了した段階で、MBISTモード信号MD_MBTをアサートする。これに応じて、MBT回路MBT1,MBT2は、それぞれ、メモリ回路ユニットRAMU’1,RAMU’2内の各メモリ回路RAMをテストする。このように、LBISTとMBISTは、シリアルな手順で実行される。
図1は、本発明の実施の形態1による半導体装置の主要部の構成例を示す概略図である。図1に示す半導体装置DEVは、図14に示した半導体装置DEV’と比較して、POST回路PSTC、LBIST回路LBT_A,LBT_BおよびMBIST制御回路MBTCTの入出力信号が若干異なっており、また、メモリ回路ユニットRAMU1,RAMU2の構成が異なっている。さらに、図1に示す半導体装置DEVは、図14に示した半導体装置DEV’と異なり、ロジック回路LGC3がスキャンチェーンSC2ではなく、スキャンチェーンSC1に組み込まれている。以降、図14との相違点に着目して説明を行う。
図2は、図1におけるPOST回路の概略動作例を示すフロー図である。図3は、図1の半導体装置において、図2のLBISTモード時の概略動作例を示す説明図であり、図4は、図1の半導体装置において、図2の同時テストモード時の概略動作例を示す説明図である。図2において、POST回路PSTCは、まず、システム制御回路SYSCTからのパワーオンリセット信号RSTを受信する(ステップS101)。当該パワーオンリセット信号RSTの受信に応じて(言い換えれば、半導体装置DEVの電源投入に応じて)、POST回路PSTCは、LBISTモード信号MD_LBTをアサートすることで、LBIST回路LBT_A,LBT_BをLBISTモードに設定する(ステップS102)。
図5は、図1におけるメモリ回路ユニット周りの概略構成例を示す回路図である。ここでは、図15の構成例との相違点に着目して説明を行う。図5に示すメモリ回路ユニットRAMU_Aは、図15の場合と同様のメモリ回路RAMおよびバイパス用スキャンフリップフロップ回路SFF_BPを備える。ただし、バイパス用スキャンフリップフロップ回路SFF_BPのスキャンイン信号SIは、図15の場合と異なり、スキャンチェーンSC1に組み込まれるロジック回路LGC0〜LGC3内のいずれかのスキャンフリップフロップ回路の出力信号となっている。すなわち、バイパス用スキャンフリップフロップ回路SFF_BPは、スキャンチェーンSC1に組み込まれる。
図7は、本発明の実施の形態1による半導体装置を用いた場合の効果の一例を示す模式図である。図7に示されるように、図14〜図16に示したような比較例の方式を用いた場合、自己診断に要する時間は、時間T1と時間T2の合計値でほぼ定められる。時間T1は、LBISTモード信号MD_LBT’に伴うスキャンチェーンSC1’,SC2’のLBISTにそれぞれ要する時間の内の長い方の時間であり、時間T2は、MBISTモード信号MD_MBTに伴うMBISTに要する時間である。
《メモリ回路ユニットの各種変形例》
図8Aは、本発明の実施の形態2による半導体装置において、図1の半導体装置内のメモリ回路ユニットの概略構成例を示す回路図である。図8Bは、図8AにおけるLBISTモード時および同時テストモード時の動作例を示す図である。図9は、図8Aにおける各種制御信号の状態例を示す図である。
以上、実施の形態2の半導体装置を用いることで、実施の形態1の場合と同様の効果が得られる。さらに、メモリ回路RAMが様々なハードマクロで構成される場合であっても、実施の形態1の方式を適用可能になる。
《半導体装置(変形例)の構成》
図12は、本発明の実施の形態3による半導体装置の主要部の構成例を示す概略図である。図12に示す半導体装置DEV2は、図1に示した半導体装置DEVと比較して、図1のPOST回路PSTCおよびシステム制御回路SYSCTがJTAGインタフェース回路JTAGIFおよびモードデコーダMDDECに置き換わった構成となっている。JTAGインタフェース回路JTAGIFは、JTAG規格に基づき装置外部との通信を行う。この例では、JTAGインタフェース回路JTAGIFは、装置外部に設けられる量産テスタ等のテスト装置ATEと通信を行う。
以上、実施の形態3の半導体装置を用いることで、量産時(出荷前テスト時)に同時テストモードを使用することができ、量産時のテスト時間を短縮する(ひいてはテストコストを低減する)ことが可能になる。なお、実施の形態3は、実施の形態1と組み合わせることも可能である。すなわち、図12において、図1のPOST回路PSTCおよびシステム制御回路SYSCTを設けることで、出荷後テスト(所謂フィールドテスト)と出荷前テストの両方で同時テストモードを使用することができる。
JTAGIF JTAGインタフェース回路
LBT ロジックBIST(LBIST)回路
LBT_EN LBISTイネーブル信号
LGC ロジック回路
MBT メモリBIST(MBIST)回路
MBT_EN MBISTイネーブル信号
MD_LBT LBISTモード信号
MD_LM LBIST/MBIST同時テストモード信号
MD_MBT MBISTモード信号
MDDEC モードデコーダ
PSTC POST回路
PSW 経路切り替え回路
RAM メモリ回路
RAM_HM ハードマクロ
RAMU メモリ回路ユニット
SC スキャンチェーン
SC_EN スキャンイネーブル信号
SEL 選択回路
SFF スキャンフリップフロップ回路
SFF_BP バイパス用スキャンフリップフロップ回路
Claims (15)
- 一つの半導体チップで構成される半導体装置であって、
メモリ回路、および前記メモリ回路のテスト用インタフェースを備えるメモリ回路ユニットと、
所定の論理演算を行うロジック回路と、
前記メモリ回路をテストするメモリBIST(Built In Self Test)回路と、
前記ロジック回路と前記メモリBIST回路とをテストするロジックBIST回路と、
を有し、
前記ロジック回路の少なくとも一部は、第1のスキャンチェーンに組み込まれ、
前記メモリBIST回路は、第2のスキャンチェーンに組み込まれ、
前記ロジックBIST回路は、第1のテストモードに設定された際に、前記第1のスキャンチェーンを対象とする第1のスキャンテストと、前記第2のスキャンチェーンを対象とする第2のスキャンテストとを並行して実行し、第2のテストモードに設定された際に、前記第2のスキャンテストを実行せずに前記第1のスキャンテストを実行し、
前記メモリBIST回路は、前記第2のテストモードに設定された際に、前記第1のスキャンテストと並行して前記メモリ回路のテストを実行し、
前記第1のスキャンテストの実行時間は、前記第2のスキャンテストの実行時間よりも長く、
前記ロジックBIST回路は、前記第2のスキャンテストを完了した段階で、前記第1のテストモードに伴うテストを完了し、
前記第2のテストモードの際の前記第1のスキャンテストは、前記第1のテストモードの際の前記第1のスキャンテストで残ったテストパターンを用いて実行される、
半導体装置。 - 請求項1記載の半導体装置において、
さらに、前記半導体装置の電源投入に応じて、前記第1のテストモードの設定と、前記第2のテストモードの設定を順に行うPOST(Power On Self Test)回路を有する、
半導体装置。 - 請求項1記載の半導体装置において、
前記第1のスキャンチェーンに組み込まれる前記ロジック回路には、前記メモリ回路へアクセス命令を発行するメモリ前段ロジック回路と、前記メモリ回路からのリードデータが入力されるメモリ後段ロジック回路とが含まれる、
半導体装置。 - 請求項3記載の半導体装置において、
前記メモリ回路ユニットは、
前記メモリ回路の入出力をバイパスする機能を担い、前記メモリ回路への入力信号かスキャンイン信号かを選択的にラッチするバイパス用スキャンフリップフロップ回路と、
前記第1のテストモードに設定された際に、前記バイパス用スキャンフリップフロップ回路の出力信号を前記メモリBIST回路と前記メモリ後段ロジック回路へ伝送し、前記第2のテストモードに設定された際に、前記バイパス用スキャンフリップフロップ回路の出力信号を前記メモリ後段ロジック回路へ伝送し、前記メモリ回路の出力信号を前記メモリBIST回路へ伝送する経路切り替え回路と、
を有し、
前記バイパス用スキャンフリップフロップ回路の前記スキャンイン信号は、前記第1のスキャンチェーンに組み込まれる前記ロジック回路内のいずれかのスキャンフリップフロップ回路の出力信号であり、
前記バイパス用スキャンフリップフロップ回路は、前記第2のテストモードに設定された際に、前記スキャンイン信号を固定的にラッチする、
半導体装置。 - 請求項4記載の半導体装置において、
さらに、前記メモリ前段ロジック回路からの信号か前記メモリBIST回路からの信号かを選択し、当該選択した信号を前記メモリ回路と前記バイパス用スキャンフリップフロップ回路へ出力する選択回路を有する、
半導体装置。 - 請求項1記載の半導体装置において、さらに、
JTAG規格に基づき装置外部との通信を行うJTAGインタフェース回路と、
装置外部からの前記JTAGインタフェース回路を介した命令に応じて、前記第2のテストモードの設定を行うモードデコーダと、
を有する、
半導体装置。 - 一つの半導体チップで構成される半導体装置であって、
メモリ回路、および前記メモリ回路のテスト用インタフェースを備えるメモリ回路ユニットと、
前記メモリ回路へアクセス命令を発行するメモリ前段ロジック回路と、前記メモリ回路からのリードデータが入力されるメモリ後段ロジック回路とを含み、所定の論理演算を行うロジック回路と、
前記メモリ回路をテストするメモリBIST(Built In Self Test)回路と、
前記ロジック回路と前記メモリBIST回路とをテストするロジックBIST回路と、
を有し、
前記メモリ回路ユニットは、
前記メモリ回路の入出力をバイパスする機能を担い、前記メモリ回路への入力信号かスキャンイン信号かを選択的にラッチする第1のバイパス用スキャンフリップフロップ回路と、
前記ロジック回路と前記メモリBIST回路とを並行してテストするための第1のテストモードに設定された際に、前記第1のバイパス用スキャンフリップフロップ回路の出力信号を前記メモリBIST回路と前記メモリ後段ロジック回路へ伝送し、前記ロジック回路と前記メモリ回路とを並行してテストするための第2のテストモードに設定された際に、前記第1のバイパス用スキャンフリップフロップ回路の出力信号を前記メモリ後段ロジック回路へ伝送し、前記メモリ回路の出力信号を前記メモリBIST回路へ伝送する経路切り替え回路と、
を有する、
半導体装置。 - 請求項7記載の半導体装置において、
前記経路切り替え回路は、
前記メモリ回路の出力信号か前記第1のバイパス用スキャンフリップフロップ回路の出力信号かを選択する第1の選択回路と、
前記第1の選択回路の出力信号か前記第1のバイパス用スキャンフリップフロップ回路の出力信号かを選択する第2の選択回路と、
を有する、
半導体装置。 - 請求項8記載の半導体装置において、
前記メモリ回路と、前記第1のバイパス用スキャンフリップフロップ回路と、前記第1の選択回路は、ハードマクロで構成される、
半導体装置。 - 請求項7記載の半導体装置において、
前記メモリ回路への入力信号か前記第1のバイパス用スキャンフリップフロップ回路のスキャンイン信号と同じスキャンイン信号かを選択的にラッチする第2のバイパス用スキャンフリップフロップ回路と、
前記メモリ回路の出力信号か前記第1のバイパス用スキャンフリップフロップ回路の出力信号かを選択する第1の選択回路と、
前記第1の選択回路の出力信号か前記第2のバイパス用スキャンフリップフロップ回路の出力信号かを選択する第2の選択回路と、
を有する、
半導体装置。 - 請求項7記載の半導体装置において、
前記第1のバイパス用スキャンフリップフロップ回路は、前記第2のテストモードに設定された際に、前記スキャンイン信号を固定的にラッチする、
半導体装置。 - 一つの半導体チップで構成される半導体装置のテスト方法であって、
前記半導体装置は、
メモリ回路、および前記メモリ回路のテスト用インタフェースを備えるメモリ回路ユニットと、
所定の論理演算を行うロジック回路と、
前記メモリ回路をテストするメモリBIST(Built In Self Test)回路と、
前記ロジック回路と前記メモリBIST回路とをテストするロジックBIST回路と、
を備え、
前記ロジック回路の少なくとも一部は、第1のスキャンチェーンに組み込まれ、
前記メモリBIST回路は、第2のスキャンチェーンに組み込まれ、
前記テスト方法は、
前記ロジックBIST回路が、前記第1のスキャンチェーンを対象とする第1のスキャンテストと、前記第2のスキャンチェーンを対象とする第2のスキャンテストとを並行して実行する第1のステップと、
前記ロジックBIST回路が、前記第2のスキャンテストを実行せずに前記第1のスキャンテストを実行し、当該第1のスキャンテストと並行して、前記メモリBIST回路が前記メモリ回路のテストを実行する第2のステップと、
を有し、
前記第1のスキャンテストの実行時間は、前記第2のスキャンテストの実行時間よりも長く、
前記第1のステップは、前記第2のスキャンテストを完了した段階で完了し、
前記第2のステップの際の前記第1のスキャンテストは、前記第1のステップの際の前記第1のスキャンテストで残ったテストパターンを用いて実行される、
半導体装置のテスト方法。 - 請求項12記載の半導体装置のテスト方法において、
前記第1のステップと前記第2のステップは、前記半導体装置の電源投入に応じて行われる、
半導体装置のテスト方法。 - 請求項12記載の半導体装置のテスト方法において、
前記第1のステップと前記第2のステップは、前記半導体装置の量産テスト時に装置外部からの命令に応じて実行される、
半導体装置のテスト方法。 - 請求項12記載の半導体装置のテスト方法において、
前記第1のスキャンチェーンに組み込まれる前記ロジック回路には、前記メモリ回路へアクセス命令を発行するメモリ前段ロジック回路と、前記メモリ回路からのリードデータが入力されるメモリ後段ロジック回路とが含まれる、
半導体装置のテスト方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017089114A JP6832787B2 (ja) | 2017-04-28 | 2017-04-28 | 半導体装置および半導体装置のテスト方法 |
US15/954,665 US10677844B2 (en) | 2017-04-28 | 2018-04-17 | Semiconductor device and test method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017089114A JP6832787B2 (ja) | 2017-04-28 | 2017-04-28 | 半導体装置および半導体装置のテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018190751A JP2018190751A (ja) | 2018-11-29 |
JP6832787B2 true JP6832787B2 (ja) | 2021-02-24 |
Family
ID=63917136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017089114A Active JP6832787B2 (ja) | 2017-04-28 | 2017-04-28 | 半導体装置および半導体装置のテスト方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10677844B2 (ja) |
JP (1) | JP6832787B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109655682B (zh) * | 2018-11-07 | 2021-09-24 | 广东核电合营有限公司 | 一种就地自动测试电路及装置 |
TWI739640B (zh) * | 2020-10-27 | 2021-09-11 | 瑞昱半導體股份有限公司 | 電路和相關晶片 |
US11513153B2 (en) * | 2021-04-19 | 2022-11-29 | Nxp Usa, Inc. | System and method for facilitating built-in self-test of system-on-chips |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000147066A (ja) * | 1998-11-10 | 2000-05-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
US7191373B2 (en) * | 2001-03-01 | 2007-03-13 | Syntest Technologies, Inc. | Method and apparatus for diagnosing failures in an integrated circuit using design-for-debug (DFD) techniques |
US20030074620A1 (en) * | 2001-10-12 | 2003-04-17 | Dorsey Michael C. | Configurable asic memory bist controller employing multiple state machines |
JP2004303287A (ja) * | 2003-03-28 | 2004-10-28 | Hitachi Ltd | 半導体集積回路装置 |
JP4105077B2 (ja) * | 2003-10-30 | 2008-06-18 | 株式会社東芝 | 半導体集積回路 |
JP4693526B2 (ja) * | 2005-07-06 | 2011-06-01 | 株式会社東芝 | 半導体集積回路、および、半導体集積回路のテスト方法 |
US7523366B2 (en) * | 2005-12-09 | 2009-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Storage efficient memory system with integrated BIST function |
JP2008209201A (ja) * | 2007-02-26 | 2008-09-11 | Renesas Technology Corp | 電流測定方法及び半導体集積回路 |
JP6072437B2 (ja) * | 2012-06-06 | 2017-02-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及びその設計方法 |
JP6491507B2 (ja) * | 2015-03-20 | 2019-03-27 | ルネサスエレクトロニクス株式会社 | 半導体装置、電子装置および半導体装置の自己診断方法 |
US20170205462A1 (en) * | 2016-01-06 | 2017-07-20 | Mentor Graphics Corporation | Power-on self-test and in-system test |
US10802932B2 (en) * | 2017-12-04 | 2020-10-13 | Nxp Usa, Inc. | Data processing system having lockstep operation |
-
2017
- 2017-04-28 JP JP2017089114A patent/JP6832787B2/ja active Active
-
2018
- 2018-04-17 US US15/954,665 patent/US10677844B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10677844B2 (en) | 2020-06-09 |
JP2018190751A (ja) | 2018-11-29 |
US20180313894A1 (en) | 2018-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4354051B2 (ja) | 接続性テストシステム | |
US6353905B1 (en) | Semiconductor integrated circuit and recording medium | |
CN100392617C (zh) | 片上***与应用于其中的测试/除错方法 | |
US20070204190A1 (en) | Test algorithm selection in memory built-in self test controller | |
US20060184848A1 (en) | Semiconductor integrated circuit having test function and manufacturing method | |
JP2006220515A (ja) | Jtag試験方式 | |
US20070288816A1 (en) | Semiconductor integrated circuit and test method therefor | |
JP6832787B2 (ja) | 半導体装置および半導体装置のテスト方法 | |
US7752512B2 (en) | Semiconductor integrated circuit | |
WO2000073809A1 (fr) | Circuit integre a semi-conducteur | |
US9805826B2 (en) | Method and apparatus for testing integrated circuit | |
US7380183B2 (en) | Semiconductor circuit apparatus and scan test method for semiconductor circuit | |
US7484154B2 (en) | Semiconductor integrated circuit, method for testing semiconductor integrated circuit, and computer readable medium for the same | |
US7152194B2 (en) | Method and circuit for scan testing latch based random access memory | |
JP2001027958A (ja) | 1チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたicカード | |
US7168004B2 (en) | Technique for testability of semiconductor integrated circuit | |
JP2007500356A (ja) | シグナルインテグリティ自己テストアーキテクチャ | |
US7408368B2 (en) | Semiconductor integrated circuit device having pads respectively provided with pad portions | |
JP4176944B2 (ja) | 半導体集積回路及び記録媒体 | |
US7480843B1 (en) | Configuration access from a boundary-scannable device | |
US7552372B2 (en) | Semiconductor device and test method thereof | |
JPWO2008053526A1 (ja) | プリント板接続試験装置および方法 | |
KR100769041B1 (ko) | 테스트를 위한 집적회로 장치 | |
US11984178B2 (en) | Methods and devices for flexible RAM loading | |
JP4230717B2 (ja) | 半導体テスト回路と半導体テスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6832787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |