JP2008211032A - 中間電子回路モジュールおよび電子回路モジュール - Google Patents

中間電子回路モジュールおよび電子回路モジュール Download PDF

Info

Publication number
JP2008211032A
JP2008211032A JP2007047059A JP2007047059A JP2008211032A JP 2008211032 A JP2008211032 A JP 2008211032A JP 2007047059 A JP2007047059 A JP 2007047059A JP 2007047059 A JP2007047059 A JP 2007047059A JP 2008211032 A JP2008211032 A JP 2008211032A
Authority
JP
Japan
Prior art keywords
circuit module
electronic circuit
interposer
bare chip
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007047059A
Other languages
English (en)
Inventor
Hideki Watanabe
英樹 渡辺
Nobuyuki Suzuki
伸幸 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2007047059A priority Critical patent/JP2008211032A/ja
Publication of JP2008211032A publication Critical patent/JP2008211032A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】インターポーザとマザーボードとの間にベアチップおよびアンダーフィルが配設されても、アンダーフィルの収縮硬化時またはマザーボードの湾曲時にベアチップがインターポーザから剥離してしまうことを防止することができる中間電子回路モジュールおよび電子回路モジュールを提供すること。
【解決手段】本発明の電子回路モジュール1は、中間電子回路モジュール2、マザーボード3および第1のアンダーフィル4を有する。中間電子回路モジュール2はインターポーザ5、ベアチップ6および難接着剤7を有する。第1のアンダーフィル4は、インターポーザ5とマザーボード3との間に充填される。また、難接着剤7は、ベアチップ6におけるマザーボード3との対向面6bに付着させる。
【選択図】図1

Description

本発明は、中間電子回路モジュールおよび電子回路モジュールに係り、特に、インターポーザとマザーボードとの間にチップ部品およびアンダーフィルが配設される携帯電話機用通信回路モジュールなどに好適に利用できる中間電子回路モジュールおよび電子回路モジュールに関する。
一般的に、携帯電話機やノートパソコンなどの携帯機器には通信回路モジュールなどの複数のベアチップを有する電子回路モジュールが配設されている。従来の電子回路モジュール101は、その一例として、図3に示すように、マザーボード103、インターポーザ105およびベアチップ106を備えている。
インターポーザ105はマザーボード103の接続面103aに半田バンプ108を介して接続されている。また、電子回路モジュール101の狭小化のため、ベアチップ106がインターポーザ105におけるマザーボード103との対向面105cにフリップチップ接続されている。そして、インターポーザ105とマザーボード103との接合強度およびインターポーザ105とベアチップ106との接合強度を向上させるため、インターポーザ105とマザーボード103との間およびインターポーザ105とベアチップ106との間には第1のアンダーフィル104および第2のアンダーフィル109が充填されている(特許文献1を参照)。
このように、従来の電子回路モジュール101においては、ベアチップ106とマザーボード103との接続にインターポーザ105を介在させているため、インターポーザ105およびベアチップ106からなる中間電子回路モジュール102の設計変更を行なうことにより、マザーボード103の設計変更を行なうことなく電子回路モジュール101の設計変更を行なうことができるようになっていた。
特開2001−244298号公報
しかしながら、図4に示すように、ベアチップ106がインターポーザ105とマザーボード103との間に配置されているので、第1のアンダーフィル104が硬化して収縮すると、ベアチップ106がマザーボード103の配置側(図4の矢印方向)に引っ張られて湾曲してしまい、ベアチップ106に形成されたバンプ106aがインターポーザ105の接続電極105bから剥離してしまうおそれがあった。
特に、ベアチップ106のフリップチップ接続方式のなかでもNCP(Non Conductive Paste)やNCF(Non Conductive Film)などの接触接合方式をベアチップ106の接続方法に採用した場合、ペースト状またはフィルム状の第2のアンダーフィル109をインターポーザ105の接続面に塗布または貼付した後にベアチップ106を第2のアンダーフィル109に押しつけてベアチップ106のバンプ106aをインターポーザ105の接続電極105bに直接接触させるため、半田接合などの金属接合方式によるフリップチップ接続方式と比較して、ベアチップ106が湾曲した際にベアチップ106のバンプ106aがインターポーザ105の接続電極105bから剥離しやすいという問題もあった。
また、第1のアンダーフィル104の収縮硬化の際にベアチップ106があまり湾曲せずにベアチップ106がインターポーザ105から剥離しなかったとしても、外力によりマザーボード103が湾曲した場合、第1のアンダーフィル104を介してベアチップ106が外力により湾曲変形してしまい、ベアチップ106のバンプ106aがインターポーザ105の接続電極105bから剥離してしまうおそれがあった。
そこで、本発明はこれらの点に鑑みてなされたものであり、インターポーザとマザーボードとの間にベアチップおよびアンダーフィルが配設されても、アンダーフィルの収縮硬化時またはマザーボードの湾曲時にベアチップがインターポーザから剥離してしまうことを防止することができる中間電子回路モジュールおよび電子回路モジュールを提供することを本発明の目的としている。
前述した目的を達成するため、本発明の中間電子回路モジュールは、その第1の態様として、マザーボードに接続されるインターポーザと、インターポーザにおけるマザーボードとの対向面に接続されるベアチップと、ベアチップにおけるマザーボードとの対向面に付着されているとともに、マザーボードとインターポーザとの間においてそれらを固着する第1のアンダーフィルに対して難接着性を示す難接着剤とを備えていることを特徴としている。
本発明の第1の態様の中間電子回路モジュールによれば、ベアチップにおけるマザーボードとの対向面に難接着剤を付着させているので、マザーボードに中間電子回路モジュールを実装するときに第1のアンダーフィルがベアチップに接着しない。そのため、第1のアンダーフィルの収縮硬化またはマザーボードの湾曲が生じても、ベアチップが第1のアンダーフィルに引っ張られることを防止することができる。
本発明の第2の態様の中間電子回路モジュールは、第1の態様の中間電子回路モジュールにおいて、ベアチップは、ペースト状またはフィルム状の第2のアンダーフィルをインターポーザにおけるマザーボードとの対向面に塗布または貼付した後にベアチップを第2のアンダーフィルに押しつけてベアチップに形成されたバンプをインターポーザにおけるマザーボードとの対向面に形成された接続電極に直接接触させる接触接合方式により、インターポーザに接続されていることを特徴としている。
本発明の第2の態様の中間電子回路モジュールによれば、第1のアンダーフィルの収縮硬化やマザーボードの湾曲によりベアチップが湾曲することがないので、ベアチップの湾曲によりベアチップがインターポーザから剥離しやすいが導電効率および接続容易性に優れた接触接合方式を採用することができる。
本発明の第3の態様の中間電子回路モジュールは、第1または第2の態様の中間電子回路モジュールにおいて、難接着剤は、離型剤または油膜であることを特徴としている。
本発明の第3の態様の中間電子回路モジュールによれば、ベアチップにおけるマザーボードとの対向面に難接着剤を容易に付着させることができる。
また、前述した他の目的を達成するため、本発明の電子回路モジュールは、第1から第3のいずれか1の態様に記載の中間電子回路モジュールと、中間電子回路モジュールを実装するマザーボードと、中間電子回路モジュールのインターポーザとマザーボードとの間においてそれらを固着する第1のアンダーフィルとを備えていることを特徴としている。
本発明の電子回路モジュールによれば、第1のアンダーフィルの収縮硬化またはマザーボードの湾曲が生じても、ベアチップが第1のアンダーフィルに引っ張られることを防止することができる。
本発明の中間電子回路モジュールおよび電子回路モジュールによれば、ベアチップが第1のアンダーフィルに引っ張られることがないので、アンダーフィルの収縮硬化時またはマザーボードの湾曲時にインターポーザからベアチップが剥離してしまうことを防止することができるという効果を奏する。
以下、図1および図2を用いて、本発明の中間電子回路モジュールおよび電子回路モジュールをその一実施形態により説明する。ここで、図1は本実施形態の電子回路モジュール1を示しており、図2は本実施形態の中間電子回路モジュール2を示している。なお、図1および図2は各部材を誇張または省略して現している。
本実施形態の電子回路モジュール1は、図1に示すように、中間電子回路モジュール2、マザーボード3および第1のアンダーフィル4を備えている。また、中間電子回路モジュール2は、図1および図2に示すように、インターポーザ5、ベアチップ6および難接着剤7を有している。
インターポーザ5は、図2に示すような絶縁基板5aの表面に、接続電極5bおよび半田バンプ8を有している。絶縁基板5aは平面矩形状に形成されており、単層もしくは多層構造になっている。接続電極5bはAuを用いて矩形平板状に形成されており、ベアチップ6のバンプ6aの個数および配置に対応してマザーボード3との対向面であるインターポーザ5の接続面5cに配置されている。図示はしないが、半田バンプ8は接続電極5bに導通して形成されており、インターポーザ5とマザーボード3とを電気的に接続させる。
また、インターポーザ5は、図示はしないが、絶縁基板5aの表面もしくは内部に薄膜形成された配線および抵抗やキャパシタなどの回路要素を有している。配線および回路要素はインターポーザ5に実装されるベアチップ6の特性に基づき中間電子回路モジュール2の特性を決定している。ベアチップ6を変更せずに中間電子回路モジュール2の特性を変更する場合、配線や回路要素の特性を変更すると良い。
ベアチップ6は、図1に示すように、インターポーザ5との対向面にAu製のバンプ6aが形成されており、バンプ6aを用いてインターポーザ5の接続面(インターポーザ5におけるマザーボード3との対向面)5cに形成された接続電極5bにフリップチップ接続されている。フリップチップ接続方式としては、C4、GSC、US、ESCなどの金属接合方式やACF、ACP、NCF、NCPなどの接触接合方式を採用することができる。本実施形態のフリップチップ接続方式としては、NCFまたはNCPを採用している。
これらNCFまたはNCPを具体的に説明すると、はじめに、フィルム状またはペースト状の第2のアンダーフィル9をインターポーザ5の接続面(マザーボード3との対向面)5cに塗布または貼付する。その後、ベアチップ6を第2のアンダーフィル9に押しつける。本実施形態の第2のアンダーフィル9は樹脂である。このベアチップ6の押圧工程により、ベアチップ6に形成されたバンプ6aは、インターポーザ5の接続面5cに形成された接続電極5bに直接接触する。第2のアンダーフィル9はベアチップ6とインターポーザ5とを機械的に接合しており、バンプ6aと接続電極5bとの接触によりベアチップ6がインターポーザ5に導通する。
難接着剤7は、図1および図2に示すように、少なくともベアチップ6におけるマザーボード3との対向面6bに付着させている。本実施形態の難接着剤7においては、その対向面6bの全面および側面6cならびに第2のアンダーフィル9の表面の一部を覆うように膜状に付着させている。難接着剤7としては、シリコーン系の剥離剤もしくは離型剤、ラッカー、または油膜など第1のアンダーフィル4に対して難接着性を示す材料を選択することができる。本実施形態の難接着剤7としては、シリコーン系の離型剤または油膜が用いられている。
マザーボード3は、図1に示すように、中間電子回路モジュール2を実装する配線板である。具体的には、本実施形態のマザーボード3は、平面矩形状に形成された単層構造または多層構造の絶縁基板3aの表面または内部に、配線(図示せず)およびインターポーザ5の半田バンプ8と接続する電極(図示せず)を有している。
第1のアンダーフィル4は、中間電子回路モジュール2のインターポーザ5とマザーボード3との間に充填されており、インターポーザ5とマザーボード3とを固着する。この第1のアンダーフィル4としては、加熱硬化型のエポキシ樹脂が用いられている。
次に、図1および図2を用いて、本実施形態の中間電子回路モジュール2および電子回路モジュール1の作用を説明する。
本実施形態の電子回路モジュール1は、図1に示すように、マザーボード3に中間電子回路モジュール2が実装されている。中間電子回路モジュール2のインターポーザ5とマザーボード3との接続強度を上げるため、マザーボード3とインターポーザ5との間には第1のアンダーフィル4が充填されている。そして、本実施形態の電子回路モジュール1においては、図1および図2に示すように、少なくともベアチップ6におけるマザーボード3との対向面6bに難接着剤7を付着させている。
そのため、図1に示すように、マザーボード3に中間電子回路モジュール2を実装したとき、第1のアンダーフィル4がベアチップ6に接着せず、第1のアンダーフィル4とベアチップ6との間に空隙10が形成される。このことから、第1のアンダーフィル4の収縮硬化またはマザーボード3の湾曲が生じても、ベアチップ6が第1のアンダーフィル4に引っ張られることがないので、アンダーフィルの収縮硬化時またはマザーボード3の湾曲時にベアチップ6がインターポーザ5から剥離してしまうことを防止することができる。
また、本実施形態の難接着剤7は、ベアチップ6におけるマザーボード3との対向面6bだけでなく、その側面6cおよび第2のアンダーフィル9の表面の一部にも付着させている。そのため、第1のアンダーフィル4がベアチップ6および第2のアンダーフィル9の一部に接着しないので、ベアチップ6におけるマザーボード3との対向面6bだけに難接着剤7を付着させるよりも第1のアンダーフィル4からの引張力を小さくすることができる。
第1のアンダーフィル4からの引張力が小さくなると、中間電子回路モジュール2におけるインターポーザ5の接続電極5bとベアチップ6のバンプ6aとの機械的接合力が弱くてもベアチップ6の剥離を防止することができる。具体的には、本実施形態のベアチップ6をインターポーザ5にNCFまたはNCP方式によりフリップチップ接続し、ベアチップ6のバンプ6aとインターポーザ5の接続電極5bが接触のみにより電気的接続を行なっていた場合である。このような場合でも、本実施形態においては第1のアンダーフィル4の引張力が小さくなるので、ベアチップ6の剥離を効果的に防止することができる。そのため、ベアチップ6の湾曲によりベアチップ6がインターポーザ5から剥離しやすいが、導電効率および接続容易性に優れたNCFまたはNCP(接触接合方式の一種)を積極的に採用することができる。
そして、難接着剤7としては、離型剤または油膜が選択されている。第1のアンダーフィル4に対して難接着性を示す物質であればいずれも選択することができるが、市販された離型剤または油膜を難接着剤7として用いれば、ベアチップ6におけるマザーボード3との対向面6bに難接着剤7を容易に付着させることができる。
すなわち、本実施形態の中間電子回路モジュール2および電子回路モジュール1によれば、ベアチップ6が第1のアンダーフィル4に引っ張られることがないので、アンダーフィルの収縮硬化時またはマザーボード3の湾曲時にインターポーザ5からベアチップ6が剥離してしまうことを防止することができるという効果を奏する。
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
例えば、他の実施形態の難接着剤7の代わりに第1のアンダーフィル4に対して難接着性を示す形状がベアチップ6におけるマザーボード3との対向面6bに形成されていても良い。
本実施形態の電子回路モジュールを示す縦断面図 本実施形態の中間電子回路モジュールを示す平面図 従来の電子回路モジュールの一例を示す縦断面図 従来の電子回路モジュールの一例においてベアチップが第1のアンダーフィルに引っ張られて湾曲した状態を示す縦断面図
符号の説明
1 電子回路モジュール
2 中間電子回路モジュール
3 マザーボード
4 第1のアンダーフィル
5 インターポーザ
5b 接続電極
6 ベアチップ
6a バンプ
7 難接着剤
9 第2のアンダーフィル
10 空隙

Claims (4)

  1. マザーボードに接続されるインターポーザと、
    前記インターポーザにおける前記マザーボードとの対向面に接続されるベアチップと、
    前記ベアチップにおける前記マザーボードとの対向面に付着されているとともに、前記マザーボードと前記インターポーザとの間においてそれらを固着する第1のアンダーフィルに対して難接着性を示す難接着剤と
    を備えていることを特徴とする中間電子回路モジュール。
  2. 前記ベアチップは、ペースト状またはフィルム状の第2のアンダーフィルを前記インターポーザにおける前記マザーボードとの対向面に塗布または貼付した後に前記ベアチップを前記第2のアンダーフィルに押しつけて前記ベアチップに形成されたバンプを前記インターポーザにおける前記マザーボードとの対向面に形成された接続電極に直接接触させる接触接合方式により、前記インターポーザに接続されている
    ことを特徴とする請求項1に記載の中間電子回路モジュール。
  3. 前記難接着剤は、離型剤または油膜である
    ことを特徴とする請求項1または請求項2に記載の中間電子回路モジュール。
  4. 請求項1から請求項3のいずれか1項に記載の中間電子回路モジュールと、
    前記中間電子回路モジュールを実装するマザーボードと、
    前記中間電子回路モジュールの前記インターポーザと前記マザーボードとの間においてそれらを固着する第1のアンダーフィルと
    を備えていることを特徴とする電子回路モジュール。
JP2007047059A 2007-02-27 2007-02-27 中間電子回路モジュールおよび電子回路モジュール Withdrawn JP2008211032A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007047059A JP2008211032A (ja) 2007-02-27 2007-02-27 中間電子回路モジュールおよび電子回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007047059A JP2008211032A (ja) 2007-02-27 2007-02-27 中間電子回路モジュールおよび電子回路モジュール

Publications (1)

Publication Number Publication Date
JP2008211032A true JP2008211032A (ja) 2008-09-11

Family

ID=39787075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007047059A Withdrawn JP2008211032A (ja) 2007-02-27 2007-02-27 中間電子回路モジュールおよび電子回路モジュール

Country Status (1)

Country Link
JP (1) JP2008211032A (ja)

Similar Documents

Publication Publication Date Title
KR102258746B1 (ko) 벤딩부를 갖는 칩 온 필름 패키지
KR101698720B1 (ko) 플렉시블 기판에 대한 휨 제어
JP2004362602A (ja) Rfidタグ
US20140168920A1 (en) Component-mounting printed board and method of manufacturing the same
US20170287873A1 (en) Electronic assembly components with corner adhesive for warpage reduction during thermal processing
KR20150033937A (ko) 반도체 패키지 및 그 제작 방법
JP5125314B2 (ja) 電子装置
JP2008091719A (ja) 半導体装置
US20030183944A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
JP2006261565A (ja) 電子機能部品実装体及びその製造方法
JP2013030789A (ja) 実装構造体及び実装構造体の製造方法
US7581960B2 (en) Camera module and assembling process thereof
WO2017023579A1 (en) Methods and structures to repair device warpage
JP2005191541A (ja) 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
KR101532618B1 (ko) 전자 부품의 제조 방법
JP2001223243A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005311293A (ja) 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP3897278B2 (ja) フレキシブル配線基板の製造方法
KR20160081316A (ko) 전자 소자 및 이의 제조 방법
US7413935B2 (en) Semiconductor device and method of fabricating the same
JP2008211032A (ja) 中間電子回路モジュールおよび電子回路モジュール
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20120031690A (ko) 임베디드 패키지 및 그 형성방법
JP2004094839A (ja) Rfidタグ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100511