KR20150122515A

KR20150122515A - 소스 드라이버

Info

Publication number: KR20150122515A
Application number: KR1020140048875A
Authority: KR
Inventors: 김양욱; 지아웨이 첸; 유웬 치오우
Original assignee: 삼성전자주식회사
Priority date: 2014-04-23
Filing date: 2014-04-23
Publication date: 2015-11-02
Also published as: US20150310812A1

Abstract

소스 드라이버가 개시된다. 본 발명의 실시 예에 따른 소스 드라이버는, 서로 다른 극성의 전압을 출력하는 제1 출력 엠프 및 제2 출력 엠프를 구비하는 출력부; 및 상기 출력부의 극성 전환시, 제1 구간에 상기 제1 출력 엠프의 입력 및 상기 제2 출력 엠프의 입력을 프리차지(pre-charge)하는 프리차지부를 포함할 수 있다.

Description

소스 드라이버{Source Driver}

본 발명의 기술적 사상은 디스플레이 구동 회로에 관한 것으로서, 보다 상세하게는 디스플레이 패널을 구동하는 소스 드라이버에 관한 것이다.

노트북, 컴퓨터, 텔레비전 및 핸드폰 등의 전자 제품에 이용되는 디스플레이 장치는, 화상을 구현하는 디스플레이 패널 및 디스플레이 패널을 구동하는 구동 회로를 포함한다. 디스플레이 패널은 행방향으로 배열된 게이트 라인과 열방향으로 배열된 소스 라인 및 상기 게이트 라인과 소스 라인의 교차점에 행렬로 배열된 복수 개의 픽셀을 구비한다. 구동 회로는 게이트 라인으로 스캔 신호를 제공하는 게이트 드라이버 및 소스 라인으로 계조 전압을 제공하는 소스 드라이버 등을 구비한다. 소스드라이버는 디스플레이 패널에 표시될 이미지 데이터의 각 픽셀 데이터를 아날로그 신호인 감마 전압으로 변환하고, 감마 전압을 소스 라인으로 출력한다.

본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 표시 영상의 화질을 개선할 수 있는 소스 드라이버 및 이를 구비하는 디스플레이 장치를 제공하는 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시 예에 따른 소스 드라이버는, 서로 다른 극성의 전압을 출력하는 제1 출력 엠프 및 제2 출력 엠프를 구비하는 출력부; 및 상기 출력부의 극성 전환시, 제1 구간에 상기 제1 출력 엠프의 입력 및 상기 제2 출력 엠프의 입력을 프리차지(pre-charge)하는 프리차지부를 포함한다.

일 실시예에 있어서, 상기 소스 드라이버는, 상기 제1 구간 이후의 제2 구간에, 상기 제1 출력 엠프 및 상기 제2 출력 엠프 각각에 대응하는 감마 전압을 상기 제1 출력 엠프의 입력 및 상기 제2 출력 엠프의 입력으로 인가할 수 있다.

일 실시예에 있어서, 제1 입력 데이터를 제1 감마 전압들중 하나로 변환하여 제1 전압으로서 출력하는 제1 변환기 및 제2 입력 데이터를 상기 제1 감마 전압들과 극성이 반대인 제2 감마 전압들 중 하나로 변환하여 상기 제2 전압으로서 출력하는 제2 변환기를 포함하는 디지털-아날로그 변환부; 및 극성 신호에 따라, 선택적으로 상기 제1 전압을 상기 제1 출력 엠프 및 상기 제2 출력 엠프 중 하나의 입력으로 제공하고, 상기 제2 전압을 상기 제1 출력 엠프 및 상기 제2 출력 엠프 중 다른 하나의 입력으로 제공하는 멀티플랙서를 더 포함할 수 있다.

일 실시예에 있어서, 상기 프리차지부는, 상기 제1 구간에, 상기 제1 출력 엠프의 입력과 상기 제2 출력 엠프의 입력을 연결하여 차지 쉐어링할 수 있다.

일 실시예에 있어서, 상기 프리차지부는,

상기 제1 구간에, 상기 제1 출력 엠프의 입력과 상기 제2 출력 엠프의 입력에 소정의 전압을 인가할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시 예에 따른 소스 드라이버는, 적어도 두 개의 저항 스트링을 구비하고 복수의 제1 감마 전압 및 상기 복수의 제1 감마 전압과 극성이 다른 복수의 제2 감마 전압을 생성하는 감마전압 생성부;

상기 복수의 제1 감마 전압 및 상기 복수의 제2 감마 전압 중 각각의 입력 데이터 및 극성 신호에 기초하여 감마 전압들을 선택하고, 상기 선택된 감마 전압들 각각을 상기 복수의 출력 엠프 중 대응하는 출력 엠프에 제공하는 디지털-아날로그 변환부;

수신되는 감마 전압을 버퍼링하여 디스플레이 패널의 소스 라인으로 출력하는 복수의 출력 엠프를 포함하고, 적어도 하나의 출력 엠프 마다 서로 다른 극성의 전압을 출력하는 출력부; 및

극성 전환시, 상기 복수의 출력 엠프의 입력을 프리차지하는 프리차지부를 포함할 수 있다.

일 실시예에 있어서, 상기 프리차지부는, 제1 구간에 상기 복수의 출력 엠프의 입력을 프리차지하고, 제2 구간에, 상기 복수의 출력 엠프의 입력에 상기 선택된 감마 전압을 인가할 수 있다.

일 실시예에 있어서, 상기 프리차지부는, 상기 제1 구간에, 상기 복수의 출력 엠프들 중 서로 다른 극성의 전압을 출력한 적어도 두 출력 엠프의 입력을 연결하거나 또는 상기 복수의 출력 엠프들의 입력에 적어도 하나의 전압을 인가할 수 있다.

본 발명의 기술적 사상에 의한 소스 드라이버는 극성 전환시 출력 엠프의 입력을 프리 차지하여, 감마 전압의 하강을 방지하고, 출력 엠프의 세팅 타임을 줄일 수 있는 효과가 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 소스 드라이버를 나타내는 블록도이다.
도 2는 본 발명의 다른 실시 예에 따른 소스 드라이버를 나타내는 블록도이다
도 3a 및 도 3b는 도 2의 소스 드라이버의 프리차지 동작을 설명하기 위한 타이밍도이다.
도 4a는 도 1의 소스 드라이버의 일 구현예를 나타내는 블록도이다.
도 4b는 도 4a의 소스 드라이버의 프리차지 동작을 설명하기 위한 신호 타이밍도이다.
도 5a는 도 4a의 변형 예를 나타내는 블록도이다.
도 5b는 도 5a의 소스 드라이버의 프리차지 동작을 설명하기 위한 신호 타이밍도이다.
도 6a는 프리차지 인에이블 신호를 생성하는 펄스 생성 회로를 나타내는 회로도이다.
도 6b는 도 6a의 신호 타이밍도이다.
도 7은 도 1의 소스 드라이버의 다른 구현예를 나타낸 블록도이다.
도 8은 도 7의 소스 드라이버의 프리차지 동작을 설명하기 위한 신호 타이밍도이다.
도 9는 도 1의 소스 드라이버의 다른 구현예를 나타낸 블록도이다.
도 10은 도 9의 소스 드라이버의 프리차지 동작을 설명하기 위한 신호 타이밍도이다.
도 11은 도 1의 소스 드라이버의 다른 구현예를 나타낸 블록도이다.
도 12는 도 11의 소스 드라이버의 프리차지 동작을 설명하기 위한 신호 타이밍도이다.
도 13은 본 발명의 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 14는 소스 드라이버가 복수의 구동 칩으로 형성되는 것을 나타내는 블록도이다.
도 15는 본 발명의 실시예에 따른 디스플레이 모듈을 나타낸 도면이다.
도 16은 본 발명의 실시 예에 따른 디스플레이 시스템을 나타낸 도면이다.
도 17은 본 발명의 실시 예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타내는 도면이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 실시예에 따른 소스 드라이버를 나타내는 블록도이다.

도 1을 참조하면, 본 발명의 실시예에 따른 소스 드라이버(100)는 출력부(110), 프리차지부(120), 디지털-아날로그 변환부(130)를 구비한다. 소스 드라이버(100)는 멀티플렉서(140)를 더 구비할 수 있다.

출력부(110)는 복수의 출력 엠프(111, 112)를 구비하고, 상기 출력 엠프(111, 112)를 통하여, 디플레이 패널의 소스 라인에 감마 전압들을 인가한다. 도 1에서 출력부(110)는 제1 출력 엠프(111) 및 제2 출력 엠프(112)를 구비하는 것으로 도시되었으나, 이는 일 예일뿐이고, 출력부(110)는 더 많은 수의 출력 엠프(111, 112)를 구비할 수 있다. 출력 엠프(111, 112)의 수는 소스 라인의 수 및 구동 방식에 따라 다양할 수 있다.

제1 출력 엠프(111) 및 제2 출력 엠프(112)의 입력(IN1, IN2)에 인가되는 전압을 기초로 전압 버퍼링 또는 전류 버퍼링을 수행하여 출력 단자(Y1, Y2)를 통해 소스 라인으로 출력할 수 있다. 제1 출력 엠프(111) 및 제2 출력 엠프(112)의 입력(IN1, IN2)에 인가되는 전압은 각 픽셀에 대응하는 픽셀 데이터를 아날로그 신호로 변환한 감마 전압일 수 있다. 도 1에 도시된 바와 같이, 제1 출력 엠프(111) 및 제2 출력 엠프(112)는 차동 증폭기이며, 부극성 입력(-)이 출력과 연결되어 전류 버퍼로서 동작할 수 있다. 그러나, 이는 일 예일뿐 이에 제한되는 것은 아니다. 제1 출력 엠프(111) 및 제2 출력 엠프(112)는 다양한 종류의 증폭 회로로 구현될 수 있다.

한편, 제1 출력 엠프(111) 및 제2 출력 엠프(112)는 서로 다른 극성의 전압을 출력하고, 제1 출력 엠프(111) 및 제2 출력 엠프(112)의 출력 전압의 극성이 주기적으로 전환될 수 있다. 예를 들어, 제1 출력 엠프(111)가 정극성 전압을 출력하면, 제2 출력 엠프(112)는 부극성 전압을 출력하고, 이후, 제1 출력 엠프(111)가 부극성 전압을 출력하면, 제2 출력 엠프(112)는 정극성 전압을 출력할 수 있다.

이때, 정극성 전압 및 부극성 전압이란 디스플레이 패널에 공통적으로 인가되는 전압, 예컨대 공통 전압보다 전압 레벨이 높은 전압 또는 전압 레벨이 낮은 전압을 의미한다. 디스플레이 패널의 열화를 방지하고 표시 영상의 화질을 향상시키기 위하여, 소스 드라이버(100)는 픽셀에 인가되는 전압의 극성을 프레임 단위로 전환하고, 또한 인접한 픽셀간에 서로 다른 극성의 전압을 인가하는 인버젼 방식으로 디스플레이 패널을 구동한다.

프리차지부(120)는, 상기 출력부(110)의 극성 전환시, 소정 구간 동안 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프112)의 입력(IN2)을 프리차지(pre-charge)할 수 있다. 예를 들어, 프리차지부(120)는 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프112)의 입력(IN2)을 연결하여 차지 쉐어하거나, 또는 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프112)의 입력(IN2)에 소정의 전압을 인가하여 프리차지할 수 있다.

디지털-아날로그 변환부(130)는 입력 데이터(Din1), Din2) 각각을 대응하는감마 전압으로 변환하여 제1 전압(V1) 및 제2 전압(V2)로서 출력한다. 입력 데이터(Din1, Din2)는 각 픽셀에 대응하는 픽셀 데이터로서 복수개의 비트(bit)를 포함할 수 있다. 제1 입력 데이터(Din1)는 제1 출력 엠프(111)가 구동하는 픽셀에 대응하거나 또는 제2 출력 엠프(112)가 구동하는 픽셀에 대응하는 신호일 수 있다. 제2 입력 데이터(Din2)는 제2 출력 엠프(112)가 구동하는 픽셀에 대응하거나 또는 제1 출력 엠프(111)가 구동하는 픽셀에 대응하는 픽셀 데이터일 수 있다.

디지털-아날로그 변환부(130)는 서로 다른 극성의 감마 전압을 출력하는 제1 변환기(131) 및 제2 변환기(132)를 포함할 수 있다. 제1 변환기(131)는 복수의 제1 감마 전압들(VH0~VHn), 예컨대 정극성 감마 전압들을 수신하고, 제1 입력 데이터(Din1)에 기초하여 복수의 제1 감마 전압들(VH0~VHn) 중 하나를 선택할 수 있다. 선택된 감마 전압은 제1 전압(V1)으로서 출력될 수 있다. 제2 변환기(132)는 복수의 제2 감마 전압들(VL0~VL), 예컨대 부극성 감마 전압들을 수신하고, 제2 입력 데이터(Din2)에 기초하여, 복수의 제2 감마 전압들(VL0~vLn) 중 하나를 선택할 수 있다. 선택된 감마 전압은 제2 전압(V2)으로서 출력될 수 있다.

도 1에서는 디지털-아날로그 변환부(130)는 두개의 변환기(131, 132)를 구비하고, 두개의 입력 데이터(Din1, Din2)를 수신하여, 두개의 전압(V1, V2)을 출력하는 것으로 도시하였으나, 이는 일 예일뿐 이에 제한되는 것은 아니다. 디지털-아날로그 변환부(130)는 더 많은 수의 입력 데이터(Din1, Din2)를 수신하고, 더 많은 수의 변환기(131, 132)를 구비할 수 있으며, 입력 데이터(Din1, Din2)와 변환기(131, 132)의 수는 출력 엠프(111, 112)의 수와 구동 방식에 따라 다양하게 변화될 수 있다.

소스 드라이버(100)는 멀티플렉서(140)를 더 포함할 수 있다. 멀티플렉서(140)는 극성 신호(POL)에 따라, 디지털-아날로그 변환부(130)에서 출력되는 제1 전압(V1) 및 제2 전압(V2)을 선택적으로 제1 출력 엠프(111) 및 제2 출력 엠프(112)에 제공할 수 있다. 예들 들어, 극성 신호(POL)가 제1 상태, 예컨대 논리 하이이면, 제1 전압(V1)을 제1 출력 엠프(111)의 입력(IN1)에 인가하고, 제2 전압(V2)을 제2 출력 엠프(112)의 입력(IN2)에 인가하고, 극성 신호(POL)가 제2 상태, 예컨대 논리 로우이면, 제1 전압(V1)을 제2 출력 엠프(112)의 입력(NI2)에 인가하고, 제2 전압(V2)을 제1 출력 엠프(111)의 입력(IN1)에 인가할 수 있다. 한편, 프리차지부(120)가 제1 출력 엠프(111)의 입력(NI1) 및 제2 출력 엠프(112)의 입력(IN2)을 프리차지할 때, 멀티플렉서(140)는 제1 전압(V1) 및 제2 전압(V2)을 출력하지 않을 수 있다.

상술한 바와 같이, 본 발명의 실시예에 따른 소스 드라이버(100)는 입력 데이터(Din1, Din2)를 기초로, 서로 다른 극성의 감마 전압, 예컨대 제1 전압(V1) 및 제2 전압(V2)을 선택하고, 상기 선택된 감마 전압을 제1 출력 엠프(111) 및 제2 출력 엠프(112)를 통하여 출력한다. 극성 전환시, 프리차지부(120)가 제1 출력 엠프(111) 및 제2 출력 엠프(112)를 소정 구간 동안 프리차지 함으로써, 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프(112)의 입력(IN2)이 원하는 감마 전압에 도달하는 시간을 단축시킬 수 있다.

도 2는 본 발명의 다른 실시예에 따른 소스 드라이버(100')를 나타내는 블록도이다. 도 3a 및 도 3b는 도 2의 소스 드라이버의 프리차지 동작을 설명하기 위한 타이밍도이다.

도 2를 참조하면, 소스 드라이버(100)는 출력부(110), 복수의 프리차지부(121~12k), 디지털-아날로그 변환부(130), 복수의 멀티플렉서(141~141k) 및 감마 전압 생성부(150)를 구비할 수 있다.

출력부(110)는 복수의 출력 엠프들(111~11m)을 구비하며, 정극성의 감마 전압 또는 부극성의 감마 전압을 출력한다.

복수의 프리차지부(121~12k; k는 m보다 작거나 같은 자연수)는 극성 전환시 출력 엠프들(111~11m)의 입력을 소정의 시간동안 프리차지할 수 있다.

디지털-아날로그 변환부(130)는 복수의 제1 변환기(131, 133,..., 13m-1) 및 복수의 제2 변환기(132, 134,...,13m)를 구비하고, 입력 데이터(Din1~Dinm)를 제1 감마 전압들(VH0~VH255) 및 제2 감마 전압들(VL0~VL255) 중 하나로 변환하여 출력한다.

복수의 멀티플렉서(141~141k) 각각은, 복수의 제1 변환기(131, 133,..., 13m-1) 및 복수의 제2 변환기(132, 134,...,13m)로부터 출력되는 감마 전압들을 복수의 출력 엠프들(111~11m)에 제공한다. 복수의 멀티플렉서(141~141k) 각각은 극성 신호(POL)에 따라, 감마 전압들이 출력되는 경로를 변경할 수 있다.

출력부(110), 복수의 프리차지부(121~12k), 디지털-아날로그 변환부(130), 복수의 멀티플렉서(141~141k)의 동작은 도 1의 소스 드라이버(100)의 출력부(110), 프리차지부(120), 디지털-아날로그 변환부(130) 및 멀티플렉서(140)와 유사한바, 중복되는 설명은 생략하기로 한다.

감마 전압 생성부(150)는 제1 저항 스트링(150H) 및 제2 저항 스트링(150L)을 구비하고 제1 감마 전압들(VH0~VH255) 및 제2 감마 전압들(VL0~VL255)을 생성하여 출력한다. 예를 들어, 제1 감마 전압들(VH0~VH255)은 정극성 감마 전압이고, 제2 감마 전압들(VL0~VL255)은 부극성 감마 전압일 수 있다. 도 2에서는 256개의 제1 감마 전압들(VH0~VH255) 및 제2 감마 전압들(VL0~VL255)을 생성하는 것으로 도시되었으나 이는 일 예로서, 이에 제한되는 것은 아니다. 제1 감마 전압들(VH0~VH255) 및 제2 감마 전압들(VL0~VL255)의 수는 디스플레이 패널에 표시하고자 하는 영상의 해상도에 따라 다양하게 변경될 수 있다.

제1 저항 스트링(150H)은 인가되는 제1 감마 기준 전압들(VGH1~VGHg)을 복수의 저항(R)으로 전압 분배하여 제1 감마 전압들(VH0~VH255)을 생성할 수 있다. 제1 감마 기준 전압들(VH0~VH255)은 복수의 제1 변환기(131, 133, ..., 13m-1)에 인가될 수 있다.

제2 저항 스트링(150L)은 인가되는 제2 감마 기준 전압들(VGL1~ VGLg)을 복수의 저항(R)으로 전압 분배하여 제2 감마 전압들(VL0~VL255)을 생성할 수 있다. 생성된 제2 감마 전압들(VL0~VL255)은 복수의 제2 변환기(132, 134,..., 13m)에 인가될 수 있다.

한편, 출력부(110)의 극성 전환시, 출력 엠프들(111~11m)의 입력은 정극성 감마 전압에서 부극성 감마 전압으로 변하거나, 또는 부극성 감마 전압에서 정극성 감마 전압으로 변하게 된다. 도 3a 및 도 3b를 참조하면, 극성이 전환되면, 도시된 바와 같이, 극성 신호(POL)의 상태가 전환된다. 도 3a 및 도 3b에서는 극성 신호(POL)의 상태가 한 번 변하는 것으로 도시되었으나, 이는 일 예를 나타낸 것이며, 극성 신호(POL)는 소스 드라이버(100')가 구비되는 디스플레이 장치의 스탠바이신호(STB)의 라이징 에지 마다 동기되어 상태가 전환될 수 있다. 도 2의 복수의 멀티플렉서(141~141k) 각각은 극성 신호(POL)에 따라, 제1 감마 전압들(VH0~VH255)들 중 하나, 예컨대 정극성 감마 전압을 수신하던 출력 엠프(111~11m)의 입력에 제2 감마 전압들(VL0~VL255) 중 하나, 예컨대 부극성 감마 전압을 제공하고, 제2 감마 전압들(VL0~VL255) 중 하나, 예컨대 부극성 감마 전압을 수신하던 출력 엠프(111~11m)의 입력에 제1 감마 전압들(VH0~VH255)들 중 하나, 예컨대 정극성 감마 전압을 제공할 수 있다. 예를 들어, 제2 멀티플렉서(141)는 제1 출력 엠프(111)의 입력(IN1)에 제1 감마 전압들(VH0~VH255) 중 하나(VHx)를 인가하다가, 극성 신호(POL)의 상태 전환에 따라, 제1 출력 엠프(111)의 입력(IN1)에 제2 감마 전압들(VL0~VL255) 중 하나(VLx)를 제공할 수 있다. 제1 출력 엠프(111)의 입력에 기생 커패시터 성분이 존재하므로, 제1 출력 엠프(111)의 입력이 VHx에서 극성이 반대인 VLx로 변화되기 위해서 기생 커패시터 성분을 챠징(charge)하여야 한다. 상기 VLx 전압은 감마 전압 생성부(150)의 제2 저항 스트링(150L)에서 생성되므로, 제1 출력 엠프(111)의 기생 커패시터를 챠징하기위한 전류가 제2 저항 스트링(150L)을 통하여 흐르게 된다. 유사하게 다른 출력 엠프들(112~11m)의 입력의 기생 커패시터를 챠징하기위한 전류가 제1 저항 스트링(150H) 및 제2 저항 스트링(150L)을 통하여 흐르게 된다. 따라서 도 3a에 도시된 바와 같이, 감마 전압들(VHx, VLx)에 전압 하강(voltage drop)이 발생할 수 있으며, 감마 전압들(VHx, VLx)이 원래의 전압 레벨로 회복되는 시간이 길어질 수 있다. 출력 엠프들(111~11m)의 감마 세팅 시간, 예컨대 출력 엠프(111~11m)의 입력(IN1~INm)이 원하는 감마 전압 레벨을 갖게 되기까지의 시간이 증가하게 될 수 있다.

그러나, 상술한 바와 같이, 본 발명의 실시예들에 따른 소스 드라이버(100, 100')는 극성 전환시, 소정의 구간동안, 프라차지부(121~12k)가 출력 엠프(111~11m)의 입력(IN1~INm)을 프리차지 함으로써 감마 전압들의 전압 하강을 줄이고 출력 엠프(111~11m)의 감마 세팅 시간을 감소시킬 수 있다. 도 3b를 참조하면, 극성이 전환되여 극성 신호(POL)의 상태가 변화되면, T1 구간 동안 프라차지부(121~12k)가 출력 엠프(111~11m)의 입력(IN1~INm)을 프리차지한다. 예를 들어, 프라차지부(121~12k)는 출력 엠프(111~11m)의 입력(IN1~INm)을 연결하여 차지 쉐어링하거나, 또는 출력 엠프(111~11m)의 입력(IN1~INm)에 소정의 전압을 인가할 수 있다. 출력 엠프(111~11m)의 입력(IN1~INm)이 프리차지되어 감마 전압 생성부(150)의 제1 저항 스트링(150H) 및 제2 저항 스트링(150L)의 구동 부담이 줄어들 수 이다. 이후 T2 구간에 출력 엠프(111~11m)의 입력(IN1~INm)에 감마 전압(VHx, VLx)이 인가되더라도, 감마 전압들(VHx, VLx)의 전압 하강이 줄어들고, 감마 전압들(VHx, VLx)이 원래의 전압 레벨로 회복되는 시간이 짧아질 수 있다. 출력 엠프들(111~11m)의 감마 세팅 시간, 예컨대 출력 엠프(111~11m)의 입력(IN1~INm)이 원하는 감마 전압 레벨을 갖게 되기까지의 시간이 감소될 수 있다.

도 4a는 도 1의 소스 드라이버(100)의 일 구현예를 나타낸 블록도이고, 도 4b는 도 4a의 소스 드라이버의 프리차지 동작을 설명하기 위한 신호 타이밍도이다.

도 4a를 참조하면, 소스 드라이버(100a)는 출력부(110), 프리차지부(120a), 디지털-아날로그 변환부(130) 및 멀티플렉서(140a)를 구비할 수 있다. 출력부(110) 및 디지털-아날로그 변환부(130)의 동작은 도 1의 소스 드라이버(100)의 출력부(110) 및 디지털-아날로그 변환부(130)의 동작과 동일한바 중복되는 설명은 생략하기로 한다.

프리차지부(120a)는 극성 전환시, 소정 구간 동안 (예컨데, 프리차지 구간) 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프(112)의 입력을 연결하여 제1 출력 엠프(111)의 입력(IN1) 과 제2 출력 엠프(112)의 입력(IN)을 차지 쉐어링할 수 있다.

프리차지부(120a)는 제1 출력 엠프(111)의 입력(IN1) 과 제2 출력 엠프(112)의 입력(IN2) 사이에 연결된 스위치(SW1)를 포함할 수 있다. 상기 스위치(SW1)는 NMOS 트랜지스터, PMOS 트랜지스터 또는 트랜스미션 게이트 등으로 구현될 수 있다. 상기 스위치(SW1)는 프리차지 인에이블 신호(PC_EN)에 응답하여 턴온되어 제1 출력 엠프(111)의 입력(IN1) 과 제2 출력 엠프(112)의 입력(IN2)을 전기적으로 연결할 수 있다.

이때, 멀티플렉서부(140a)는 프리차지 인에이블 신호(PC_EN)에 응답하여 동작이 정지되고, 어떠한 전압도 출력하지 않을수 있다.

도 4b를 참조하면, 극성신호(POL)의 상태가 전환되고, 제1 구간(T1) 동안 프리차지 인에이블 신호(PC_EN)가 활성화될 수 있다. 프리차지 인에이블 신호(PC_EN)에 응답하여 스위치(SW1)가 턴온되어 제1 출력 엠프(111)의 입력(IN1) 과 제2 출력 엠프(112)의 입력(IN2)이 연결되어 차지 쉐어링될 수 있다. 제1 출력 엠프(111)의 입력(IN1) 과 제2 출력 엠프(112)의 입력(IN2)은 제1 구간(T1) 이전의 제1 출력 엠프(111)의 입력 전압 V(IN1)과 제2 출력 엠프(112)의 입력 전압 V(IN2)의 중간 전압 레벨 {V(IN1)+V(IN2)}/2로 프리차지될 수 있다.

도 5a는 도 4a의 변형 예이고, 도 5b는 도 5a의 소스 드라이버의 프리차지 동작을 설명하기 위한 신호 타이밍도이다.

도 5a 를 참조하면, 프리차지부(120a')는 차지 쉐어 라인(CSL), 일단이 각각제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프(112)의 입력(IN2)에 연결되고, 타단이 차지 쉐어 라인(CSL)에 연결된 제1 스위치(SW1) 및 제2 스위치(SW2)를 구비할 수 있다. 도 5a 및 도 5b를 참조하면, 제1 스위치(SW1) 및 제2 스위치(SW2)는 극성신호(POL)의 상태가 전환되고, 제1 구간(T1) 동안에, 프리차지 인에이블 신호(PC_EN)에 응답하여 턴온되어, 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프(112)의 입력(IN2)을 차지 쉐어 라인(CSL)에 전기적으로 연결할 수 있다. 제1 출력 엠프(111)의 입력(IN1) 과 제2 출력 엠프(112)의 입력(IN2)이 차지 쉐어 라인(CSL)에 공통적으로 연결되어, 제1 출력 엠프(111)의 입력(IN1) 과 제2 출력 엠프(112)의 입력(IN2)이 차지 쉐어링될 수 있다. 한편, 도 5a에서는 설명의 편의를 위하여, 출력부(110)가 두개의 출력 엠프(111, 112)를 포함하는 것으로 도시되었으나, 이는 일 예일뿐이고, 출력부(110)는 도 2에 도시된 바와 같이 더 많은 수의 출력 엠프(111~11m)를 구비할 수 있으며, 프리차지 인에이블 신호(PC_EN)에 응답하여 출력 엠프들(111~11m)의 입력이 차지 쉐어 라인(CSL)에 연결될 수 있다. 출력 엠프들(111~11m)의 입력이 차지 쉐어링 될 수 있다. 이때 출력 엠프들(111~11m)의 입력(IN1~INm)은 제1 내지 제2 출력 엠프들(111~11m)의 입력 전압의 중간 전압 레벨 {V(IN1)+V(IN2)+...+V(INm)}/2 로 프리차지될 수 있다.

도 6a는 프리차지 인에이블 신호를 생성하는 펄스 생성 회로를 나타내는 회로도이고, 도 6b는 도 6a의 신호 타이밍도이다.

도 6a를 참조하면, 펄스 생성 회로(160)는 지연 유닛(161), XOR 게이트(exclusive OR gate; 162) 및 AND 게이트(AND gate; 163)을 포함할 수 있다. 지연 유닛(161)은 복수의 인버터 또는 버퍼가 직렬 연결된 회로일 수 있다.

도 6a 및 도 6b를 참조하면, 지연 유닛(161)은 극성 신호(POL)를 제1 구간(T1) 지연시키고, 지연된 극성신호(POL_d)를 출력할 수 있다. XOR 게이트(162)는 극성신호(POL) 신호와 지연된 극성신호(POL_d)의 상태가 배타적일 때 논리 하이를 출력할 수 있다. 인에이블 신호(Enable)가 활성화되고, 예컨대 논리 하이, XOR 게이트(162)의 출력의 출력이 논리 하이일 때, 프리차지 인에이블 신호(PC_EN)가 활성화될 수 있다.

도 6a의 회로는 프리차지 인에이블 신호(PC_EN)의 펄스 생성 회로의 일 예를 나타내는 것일 뿐, 본 발명의 기술적 사상은 이에 제한되지 않는다. 도 6b의 극성신호(POL) 및 프리차지 인에이블 신호(PC_EN)와 유사한 파형을 보인다면, 펄스 생성 회로(160)의 구성은 다양하게 변형될 수 있다.

도 7은 도 1의 소스 드라이버(100)의 다른 구현예를 나타낸 블록도이고, 도 8은 도 7의 소스 드라이버(100b)의 프리차지 동작을 설명하기 위한 신호 타이밍도이다.

도 8을 참조하면, 소스 드라이버(100b)는 출력부(110), 프리차지부(120b), 디지털-아날로그 변환부(130) 및 멀티플렉서(140b)를 구비할 수 있다. 출력부(110) 및 디지털-아날로그 변환부(130)의 동작은 도 1의 소스 드라이버(100)의 출력부(110) 및 디지털-아날로그 변환부(130)의 동작과 동일한바 중복되는 설명은 생략하기로 한다.

도 7 및 도 8을 참조하면, 극성신호(POL)의 상태가 전환된 후, 프리차지부(120b)는 제1 구간(T1) 동안, 제1 출력 엠프(111)의 입력(IN1)과 제2 출력 엠프(112)의 입력(IN2)에 소정의 전압, 예컨대 공통전압(Vcom)을 인가할 수 있다. 공통전압(Vcom)은 디스플레이 패널(미도시)의 픽셀들에 공통적으로 인가되는 전압이며, 제1 감마 전압들(VH0~VHn)과 제2 감마 전압들(VL0~VLn) 사이의 전압 레벨을 갖을 수 있다.

프리차지부(120b)는 일단이 각각 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프(112)의 입력(IN2)에 연결되고, 타단이 공통전압(Vcom)에 연결되는 제1 스위치(SW1) 및 제2 스위치(SW2)를 구비할 수 있다. 제1 스위치(SW1) 및 제2 스위치(SW2)는 극성신호(POL)의 상태가 전환되고, 제1 구간(T1) 동안에, 프리차지 인에이블 신호(PC_EN)에 응답하여 턴온될 수 있다. 제1 구간(T1) 동안에, 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프(112)의 입력(IN2)은 공통전압(Vcom)의 전압 레벨로 프리차지될 수 있다.

멀티플렉서부(140a)는 제1 구간(T1) 동안에, 프리차지 인에이블 신호(PC_EN)에 응답하여 동작이 정지되고, 어떠한 전압도 출력하지 않을수 있다. 이후, 제2 구간(T2)에 감마 전압들(VHx, VLx)을, 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프(112)의 입력(IN2)으로 출력할 수 있다.

도 9는 도 1의 소스 드라이버(100)의 다른 구현예를 나타낸 블록도이고, 도 10은 도 9의 소스 드라이버(100c)의 프리차지 동작을 설명하기 위한 신호 타이밍도이다.

도 9를 참조하면, 소스 드라이버(100c)는 출력부(110), 프리차지부(120c), 디지털-아날로그 변환부(130) 및 멀티플렉서(140c)를 구비할 수 있다. 출력부(110) 및 디지털-아날로그 변환부(130)의 동작은 도 1의 소스 드라이버(100)의 출력부(110) 및 디지털-아날로그 변환부(130)의 동작과 동일한바 중복되는 설명은 생략하기로 한다.

도 9 및 도 10을 참조하면, 극성신호(POL)의 상태가 전환된 후, 프리차지부(120c)는 제1 구간(T1) 동안, 제1 출력 엠프(111)의 입력(IN1)과 제2 출력 엠프(112)의 입력(IN2)에 소정의 전압, 예컨대 제1 기준전압(VL_REF) 및 제2 기준전압(VH_REF) 중 적어도 하나의 전압을 인가할 수 있다. 제1 기준전압(VH_REF)은 공통전압(도 8의 Vcom)보다 전압 레벨이 높고, 제2 기준전압(VL_REF)은 공통전압(Vcom)보다 전압 레벨이 낮을 수 있다. 제1 기준전압(VH_REF)은 제1 감마 전압들(VH0~VHn) 중 최고 계조의 제1 감마 전압(VHn)과 최저 계조의 제1 감마 전압(VH0) 사이의 전압 레벨을 갖을 수 있다. 제2 기준 전압(VL_REF)은 제2 감마 전압들(VL0~VLn) 중 최고 계조의 제2 감마 전압(VLn) 및 최저 계조의 제2 감마 전압(VL0) 사이의 전압 레벨을 갖을 수 있다.

프리차지부(120c)는 일단이 각각 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프의 입력에 연결되고, 타단이 제1 기준전압(VH_REF)에 연결된 제1 스위치(SW1) 및 제2 스위치(SW2), 일단이 각각 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프의 입력에 연결되고, 타단이 제2 기준전압(VL_REF)에 연결된 제3 스위치(SW3) 및 제4 스위치(SW4)를 포함할 수 있다. 제1 스위치(SW1) 및 제4 스위치(SW4)는 제1 인에이블 신호(EN1) 에 응답하여 턴온되고, 제2 스위치(SW2) 및 제3 스위치(SW3)는 제2 인에이블 신호(EN2)에 응답하여 턴온될 수 있다.

도 9 및 도 10을 참조하면, 제1 인에이블 신호(EN1)와 제2 인에이블 신호(EN2)는 극성 전환시 교번적으로 제1 구간(T1) 동안에 활성화될 수 있다. 극성 신호(POL)가 논리 로우에서 논리 하이로 상태 전환되면, 제1 구간(T1) 동안에 제1 인에이블 신호가 활성화되고, 극성 신호(POL)가 논리 하이에서 논리 로우 상태 전환되면, 다음 제1 구간(T1') 동안에 제2 인에이블 신호가 활성화될 수 있다. 도시된 바와 같이 제1 인에이블 신호(EN1)와 제2 인에이블 신호(EN2)는 동시에 활성화되지 않는다.

극성신호(POL)의 상태가 전환되고, 제1 구간(T1)에 제1 인에이블 신호(EN1)에 응답하여 제1 스위치(SW1) 및 제4 스위치(SW4)가 턴온되면, 제1 출력 엠프(111)의 입력(IN1)은 제1 기준전압(VH_REF)로 프리차지되고, 제2 출력 엠프(112)의 입력(IN2)은 제2 기준전압(VL_REF)으로 프리차지된다.

이후, 극성신호(POL)의 상태가 다시 전환되고, 다음 제1 구간(T1')에 제2 인에이블 신호(EN2)에 응답하여 제2 스위치(SW2) 및 제3 스위치(SW3)가 턴온되면, 제1 출력 엠프(111)의 입력(IN1)은 제2 기준전압(VL_REF)으로 프리차지되고, 제2 출력 엠프(112)의 입력(IN2)은 제1 기준전압(VH_REF)로 프리차지될 수 있다.

멀티플렉서부(140c)는 제1 구간(T1, T1') 동안에, 프리차지 인에이블 신호(PC_EN)에 응답하여 동작이 정지되고, 어떠한 전압도 출력하지 않을수 있다. 이후, 제2 구간(T2)에 감마 전압들(VHx, VLx)을, 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프(112)의 입력(IN2)으로 출력할 수 있다.

도 11은 도 1의 소스 드라이버(100)의 다른 구현예를 나타낸 블록도이고, 도 12는 도 11의 소스 드라이버(100d)의 프리차지 동작을 설명하기 위한 신호 타이밍도이다.

도 11을 참조하면, 소스 드라이버(100d)는 출력부(110), 프리차지부(120d), 디지털-아날로그 변환부(130) 및 멀티플렉서(140d)를 구비할 수 있다. 출력부(110) 및 디지털-아날로그 변환부(130)의 동작은 도 1의 소스 드라이버(100)의 출력부(110) 및 디지털-아날로그 변환부(130)의 동작과 동일한바 중복되는 설명은 생략하기로 한다.

프리차지부(120d)는 제1 출력 엠프(111)에 연결되는 제1 프리차지 회로(121) 및 제2 출력 엠프(112)에 연결되는 제2 프리차지 회로(122)를 포함할 수 있다. 제1 프리차지 회로(121)는 멀티플렉서(140d)의 출력과 제1 출력 엠프(111)의 입력(IN1) 사이에 연결되고, 제2 프리차지 회로(121)는 멀티플렉서(140d)의 다른 출력과 제2 출력 엠프(112)의 입력(IN2)에 연결될 수 있다.

제1 프리차지 회로(121)는 제1 NMOS 트랜지스터(MN1), 제1 PMOS 트랜지스터(MP1) 및 제1 스위치(SW1)를 포함할 수 있다. 제1 NMOS 트랜지스터(MN1) 및 제1 PMOS 트랜지스터(MP1)는 제1 프리차지 회로(121)의 입력(SFI1)에 연결되고, 소스가 제1 프리차지 회로(121)의 출력(SFO1)에 연결되며, 제1 NMOS 트랜지스터(MN1)의 드레인에는 제1 전원전압(VDD)이 인가되고, 제1 PMOS 트랜지스터(MP1)의 드레인에는 제2 전원전압(VSS)이 인가될 수 있다. 예컨대 제2 전원전압(VSS)은 접지전압일 수 있다. 제1 스위치(SW1)는 제1 프리차지 회로(121)의 입력(SFI1)과 출력(SFO1) 사이에 연결되며, 부프리차지 제어신호(PC_ENB)에 응답하여 턴온될 수 있다.

제2 프리차지 회로(122)는 제1 프리차지 회로(121)와 유사한 구조를 갖는다.제2 NMOS 트랜지스터(MN2), 제2 PMOS 트랜지스터(MP2) 및 제2 스위치(SW2)를 포함할 수 있다. 제2 NMOS 트랜지스터(MN2) 및 제2 PMOS 트랜지스터(MP2)는 제2 프리차지 회로(122)의 입력(SFI2)에 연결되고, 소스가 제2 프리차지 회로(122)의 출력(SFO2)에 연결되며, 제2 NMOS 트랜지스터(MN2)의 드레인에는 제1 전원전압(VDD)이 인가되고, 제2 PMOS 트랜지스터(MP2)의 드레인에는 제2 전원전압(VSS)이 인가될 수 있다. 예컨대 제2 전원전압(VSS)은 접지전압일 수 있다. 제2 스위치(SW1)는 제2 프리차지 회로(122)의 입력(SFI2)과 출력(SFO2) 사이에 연결되며, 부프리차지 제어신호(PC_ENB)에 응답하여 턴온될 수 있다.

제1 프리차지 회로(121)의 제1 NMOS 트랜지스터(MN1), 제1 PMOS 트랜지스터(MP1), 제2 프리차지 회로(122)의 제2 NMOS 트랜지스터(MN2) 및 제2 PMOS 트랜지스터(MP2)는 소스 팔로워로 동작할 수 있다.

도 11 및 도 12를 참조하면, 극성신호(POL)의 상태가 전환되면, 제1 구간(T1)에 부프리차지 제어신호(PC_ENB)가 비활성화되어, 제1 스위치(SW1)가 턴오프된다. 제1 출력 엠프(111)의 입력(IN1)이 제1 감마 전압(VHx)에서 제2 감마 전압(VLx)으로 바뀔경우, 멀티플렉서(140d)는 제2 감마 전압(VLx)을 제1 출력 엠프(111)의 입력(IN1)으로 제공할 수 있다. 이때, 제1 구간(T1)에 제1 스위치(SW1)가 턴오프되므로, 제2 감마 전압(VLx)은 제1 프리차지 회로(121)의 입력(SFI1)으로 인가되고, 제1 프리차지 회로(121)의 입력(SFI1)이 출력(SFO1)보다 낮으므로, 제1 PMOS 트랜지스터(MP1)가 턴온되어, 소스 팔로워로 동작할 수 있다. 제1 프리차지 회로(121)의 출력(SFO1)은 입력(SFI1)을 따라가고, 제1 프리차지 회로(121)의 출력(SFO1)과 제1 출력 엠프(111)의 입력(IN1)은 제2 감마 전압(VLx)의 전압레벨보다 제1 PMOS 트랜지스터(MP1)의 임계전압(Vthp)만큼 높은 전압(VLx+Vthp)으로 프리차지된다. 제1 구간(T1) 이후, 제2 구간(T2)에는 부프리차지 인에이블 신호(PC_DNB)가 활성화되어, 제1 스위치(SW1)가 턴온될 수 있다. 멀티플렉서(140d)로부터 출력된 제2 감마 전압(VLx)은 제1 출력 엠프(111)의 입력(IN1)에 인가될 수 있다.

제1 출력 엠프(111)의 입력(IN1)이 제2 감마 전압(VLx)에서 제1 감마 전압(VHx)으로 바뀔경우, 멀티플렉서(140d)는 제1 감마 전압(VHx)을 제1 출력 엠프(111)의 입력(IN1)으로 제공할 수 있다. 이때, 제1 구간(T1), 예컨대 프리차지 구간에 제1 스위치(SW1)가 턴오프되므로, 제1 감마 전압(VHx)은 제1 프리차지 회로(121)의 입력(SFI1)으로 인가되고, 제1 프리차지 회로(121)의 입력(SFI1)이 출력(SFO1)보다 높으므로, 제1 NMOS 트랜지스터(MN1)가 턴온되어, 소스 팔로워로 동작할 수 있다. 제1 프리차지 회로(121)의 출력(SFO1)은 입력(SFI1)을 따라가고, 제1 프리차지 회로(121)의 출력(SFO1)과 제1 출력 엠프(111)의 입력(IN1)이 연결되었으므로, 제1 출력 엠프(111)의 입력(IN1)은 제1 감마 전압(VHx)의 전압레벨보다 제1 NMOS 트랜지스터(MN1)의 임계전압(Vthn)만큼 낮은 전압(VHx-Vthn)으로 프리차지된다. 제1 구간(T1) 이후, 제2 구간(T2)에는 부프리차지 인에이블 신호(PC_DNB)가 활성화되어, 제1 스위치(SW1)가 턴온될 수 있다. 멀티플렉서(140d)로부터 출력된 제1감마 전압(VHx)은 제1 출력 엠프(111)의 입력(IN1)에 인가될 수 있다.

제2 프리차지 회로(122)의 동작은 제1 프리차지 회로(121)의 동작과 유사한바, 자세한 설명은 생략하기로 한다.

상술한 바와 같이, 도 11의 소스 드라이버(100d)는 극성 전환 시, 프리차지 회로(120d)가 제1 구간(T1)에 소스 팔로워로 동작하여, 제1 출력 엠프(111)의 입력(IN1) 및 제2 출력 엠프(112)의 입력(IN2)을 인가되는 감마 전압과 유사한 전압 레벨로 프리차지시킬 수 있다.

도 13은 본 발명의 실시예에 따른 디스플레이 장치(1000)를 나타내는 블록도이다.

도 13을 참조하면, 디스플레이 장치(1000)는 디스플레이 패널(DP) 및 구동 회로(DRVC)를 포함한다.

디스플레이 패널(DP)은 프레임 단위로 이미지를 표시한다. 디스플레이 패널(DP)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이 및 플렉시블(flexible) 디스플레이로 구현될 수 있고, 그 밖에 다른 종류의 평판 디스플레이로 구현될 수 있다. 설명의 편의상, 이하 본 발명을 설명함에 있어서 액정 디스플레이 패널을 예를 들어 설명하기로 한다.

디스플레이 패널(DP)은 행방향으로 배열된 게이트 라인들(GL1~GLn), 열방향으로 배열된 소스 라인들(SL1~SLm) 및 상기 게이트 라인들(GL1~GLn) 및 소스 라인들(SL1~SLm)의 교차 지점에 형성된 픽셀(PX)들을 구비한다. 액정 디스플레이 패널에서 픽셀(PX)은 도시된 바와 같이, 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)의 드레인에 연결되는 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함한다. 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)의 타단에는 공통전압(Vcom)이 연결될 수 있다. 게이트 라인(GL1~GLn)이 순차적으로 스캔되면, 선택된 게이트 라인에 연결된 픽셀(PX)의 박막 트랜지스터(TFT)가 턴 온되고, 이어서 각 소스 라인(SL1~SLm)에 픽셀의 데이터(RGB2)에 대응하는 감마 전압이 인가된다. 감마 전압은 해당 픽셀(PX)의 박막 트랜지스터(TFT)를 거쳐 액정 커패시터(Clc)와 스토리지 커패시터(Cst)에 인가되며, 액정 및 스토리지 커패시터(Clc, Cst)들이 구동됨으로써 디스플레이 동작이 이루어진다.

구동 회로(DRVC)는 소스 드라이버(100), 게이트 드라이버(200), 타이밍 컨트롤러(300) 및 전압 발생부(400)를 포함할 수 있다. 구동 회로(DRVC)는 하나의 반도체 칩 또는 복수의 반도체 칩으로 구현될 수 있다.

타이밍 컨트롤러(300)는 외부 장치(예를 들어, 호스트 장치(미도시))로부터 이미지 데이터(RGB1), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 클럭 신호(DCLK) 및 데이터 인에이블 신호(DE)를 수신하고, 상기 수신된 신호들에 기초하여 게이트 드라이버(200) 및 소스 드라이버(100)를 제어하기 위한 제어신호(CNT1, CNT2)를 생성한다. 또한, 타이밍 컨트롤러(300)는 외부로부터 수신한 이미지 데이터(RGB1)를, 소스 드라이버(100)와의 인터페이스 사양에 맞도록 포맷(format)을 변환한 픽셀 데이터(RGB2)로 생성하고 이를 소스 드라이버(100)에 전송한다.

게이트 드라이버(200) 및 소스 드라이버(100)는 타이밍 컨트롤러(300)에서 제공된 제어신호(CNT1, CNT2)에 따라 디스플레이 패널(DP)의 픽셀들(PX)을 구동한다.

소스 드라이버(100)는 소스 드라이버 제어 신호(CNT1)에 기초하여, 디스플레이 패널(DP)의 소스 라인들(SL1~SLm)을 구동한다. 소스 드라이버(100)는 복수의 감마 전압을 생성하고, 픽셀 데이터(RGB2)에 상응하는 감마 전압을 디스플레이 패널(DP)의 소스 라인들(SL1~SLm)로 출력한다. 본 실시예에서, 소스 드라이버(100)는 도 1 및 도 2의 소스 드라이버가 적용될 수 있다. 소스 드라이버(100)는 프리차지부(도1의 120, 도 2의 121~12k)를 구비하고, 극성 전환시, 출력 엠프들(도 1의 111 및 112, 도 2의 111~11m)의 입력을 프리차지할 수 있다.

한편, 소스 드라이버(100)는 단일 칩으로 형성될 수 있으며, 또는 도 14에 도시된 바와 같이, 복수의 소스 구동 칩(SD1~SDa)으로 형성될 수 있다. 이때, 타이밍 컨트롤러(300)는 외부로부터 수신한 이미지 데이터(RGB1)를 각각의 소스 구동 칩(SD1~SDa)이 구동하는 디스플레이 패널(DP)의 영역에 따라 복수의 소스 데이터(SDATA1~SDATAa)로 구분하고, 상기 구분된 복수의 소스 데이터(SDATA1~SDATAa)를 대응하는 소스 구동 칩(SD1~SDa)으로 각각 전송할 수 있다.

게이트 드라이버(200)는 디스플레이 패널(DP)의 게이트 라인(GL1~GLn)을 차례로 스캔한다. 게이트 드라이버(200)는 선택된 게이트 라인에 게이트-온 전압(GON)을 인가함으로써 선택된 게이트 라인을 활성화 시키고, 소스 드라이버(100)는 활성화된 게이트 라인에 연결된 픽셀들에 대응되는 감마 전압을 출력한다. 이에 따라, 디스플레이 패널(DP)은 한 수평 라인 단위로, 즉 한 행씩 이미지가 디스플레이될 수 있다.

전압 발생부(400)는 구동 회로(DRVC) 및 디스플레이 패널(DP)에서 사용되는 전압들을 생성한다. 전압 발생부(400)는 게이트-온 전압(GON), 게이트-오프 전압(GOFF), 공통전압(Vcom), 제1 전원전압(VDD)을 생성할 수 있다. 게이트-온 전압(GON) 및 게이트-오프 전압(GOFF)은 게이트 드라이버(200)에 제공되어, 게이트 라인(G1~Gn)에 인가되는 게이트 신호를 생성하는데 이용된다. 공통전압(VCOM)은 디스플레이 패널(DP)의 픽셀들(PX)에 공통적으로 제공된다. 도시된 바와 같이 공통 전압(VCOM)은 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)의 일단에 제공될 수 있다. 제1 전원전압(VDD)은 소스 드라이버(100) 동작시 사용될 수 있다.

도 15는 본 발명의 실시예에 따른 디스플레이 모듈을 나타낸 도면이다.

도 15를 참조하면, 디스플레이 모듈(1500)은 디스플레이 장치(1000), 편광판(1510) 및 윈도우 글라스(1520)를 구비할 수 있다. 디스플레이 장치(1500)는 디스플레이 패널(1010), 인쇄 기판(1020) 및 디스플레이 구동 집적회로(1030)를 구비한다.

윈도우 글라스(1520)는 일반적으로 아크릴이나 강화유리 등의 소재로 제작되어, 외부 충격이나 반복적인 터치에 의한 긁힘으로부터 디스플레이 모듈(1500)을 보호한다. 편광판(1510)은 디스플레이 패널(1010)의 광학적 특성을 좋게 하기 위하여 구비될 수 있다. 디스플레이 패널(1010)은 인쇄 기판(1020) 상에 투명전극이 패터닝되어 형성될 수 있다. 디스플레이 패널(1010)은 프레임을 표시하기 위한 복수의 픽셀들을 포함한다. 일 실시예에 따르면 디스플레이 패널(1010)은 액정 패널일 수 있다. 그러나 이에 제한되는 것은 아니고, 디스플레이 패널(1010)은 다양한 종류 디스플레이 소자들을 포함할 수 있다. 예컨대, 디스플레이 패널(1010)은 OLED(Organic Light Emitting Diode), ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), LED(Light Emitting Diode) 디스플레이, VFD(Vacuum Fluorescent Display) 중 하나 일 수 있다.

디스프레이 구동 집적회로(1030)는 본 발명의 실시예들에 따른 소스 드라이버(도 1의 100, 도 2의 100')를 포함할 수 있다.

본 실시예에서는 디스플레이 구동 집적회로(1030)가 하나의 칩으로 도시되었으나, 이는 도시에 편의를 위함에 불과하고 복수의 칩으로 장착될 수 있다. 또한, 유리 소재의 인쇄 기판(2112) 상에 COG(Chip On Glass) 형태로 실장될 수 있다. 그러나, 이는 일 실시 예일 뿐, 디스플레이 구동 집적회로(1030)는 COF(Chip on Film), COB(chip on board) 등과 같이 다양한 형태로 실장될 수 있다.

디스플레이 모듈(1500)은 터치 패널(1530) 및 터치 컨트롤러(1540)를 더 포함할 수 있다. 터치 패널(1530)은 유리기판이나 PET(Polyethylene Terephthlate) 필름 위에 ITO(Indium Tin Oxide)와 같은 투명 전극이 패터닝되어 형성될 수 있다. 터치 컨트롤러(1540)는 터치 패널(1530)상의 터치 발생을 감지하여 터치 좌표를 계산하여 호스트(미도시)로 전달한다. 터치 컨트롤러(1540)는 디스플레이 구동 집적회로(1030)와 하나의 반도체 칩에 집적될 수도 있다.

도 16은 본 발명의 실시 예에 따른 디스플레이 시스템을 나타낸 도면이다.

도 16을 참조하면, 디스플레이 시스템(1600)은 시스템 버스(1610)에 전기적으로 연결되는 프로세서(1620), 디스플레이 장치(1000), 주변 장치(1630) 및 메모리(1640)를 포함할 수 있다.

프로세서(1620)는 주변 장치(1630), 메모리(1640) 및 디스플레이 장치(1000)의 데이터의 입출력을 제어하며, 상기 장치들간에 전송되는 이미지 데이터 의 이미지 처리를 수행할 수 있다. 디스플레이 장치(1000)는 디스플레이 패널(DP) 및 디스플레이 구동 집적회로(DRVC)를 포함하며, 시스템 버스(1610)를 통해 인가된 이미지 데이터들을 디스플레이 구동 집적회로(DRVC) 내부에 포함된 프레임 메모리 또는 라인 메모리에 저장하였다가 디스플레이 패널(DP)에 디스플레이한다. 디스플레이 장치(1000)는 도 13의 디스플레이 장치(1000)일 수 있으며, 디스플레이 구동 집적회로(DRVC)는 본 발명의 실시예들에 따른 소스 드라이버(도 1의 100, 도 2의 100')를 포함할 수 있다.

주변 장치(1630)는 카메라, 스캐너, 웹캠 등 동영상 이미지 또는 정지 이미지등을 전기적 신호로 변환하는 장치일 수 있다. 상기 주변 장치(1630)를 통하여 획득된 이미지 데이터는 상기 메모리(1640)에 저장될 수 있고, 또는 실시간으로 상기 디스플레이 장치(1000)의 패널에 디스플레이 될 수 있다. 메모리(1640)는 디램과 같은 휘발성 메모리 소자 및/또는 플래쉬 메모리와 같은 비휘발성 메모리 소자를 포함할 수 있다. 메모리(2840)는 DRAM, PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리, NAND 플래쉬 메모리, 그리고 퓨전 플래시 메모리(예를 들면, SRAM 버퍼와 NAND 플래시 메모리 및 NOR 인터페이스 로직이 결합된 메모리) 등으로 구성될 수 있다. 메모리(1640)는 주변 장치(1630)로부터 획득된 이미지 데이터를 저장하거나 또는 프로세서(1620)에서 처리된 이미지 신호를 저장할 수 있다.

본 발명의 실시예에 따른 디스플레이 시스템(1600)은 태블릿 PC, TV 등과 같은 전자 제품에 구비될 수 있다. 그러나 이에 제한되는 것은 아니다. 디스플레이 시스템(1600)은 이미지를 표시하는 다양한 종류의 전자 제품에 구비될 수 있다.

도 17은 본 발명의 실시 예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타내는 도면이다. 본 발명에 따른 디스플레이 장치(1000)는 다양한 전자 제품에 채용될 수 있다. 휴대폰에 채용될 수 있음을 물론이고, TV, 은행의 현금 입출납을 자동적으로 대행하는 ATM기, 엘리베이터, 지하철 등에서 사용되는 티켓 발급기, PMP, e-book, 네비게이션 및 태블릿 PC 등에 폭넓게 사용될 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100, 100', 100a, 100a', 100b, 100c, 100d: 소스 드라이버
110: 출력부 120: 프리차지부
130: 디지털-아날로그 변환부 140: 멀티플렉서
1000: 디스플레이 장치

Claims

서로 다른 극성의 전압을 출력하는 제1 출력 엠프 및 제2 출력 엠프를 구비하는 출력부; 및
상기 출력부의 극성 전환시, 제1 구간에 상기 제1 출력 엠프의 입력 및 상기 제2 출력 엠프의 입력을 프리차지(pre-charge)하는 프리차지부를 포함하는 소스 드라이버.
제1 항에 있어서,
상기 제1 구간 이후의 제2 구간에, 상기 제1 출력 엠프 및 상기 제2 출력 엠프 각각에 대응하는 감마 전압을 상기 제1 출력 엠프의 입력 및 상기 제2 출력 엠프의 입력으로 인가하는 소스 드라이버.
제1 항에 있어서,
제1 입력 데이터를 제1 감마 전압들 중 하나로 변환하여 제1 전압으로서 출력하는 제1 변환기 및 제2 입력 데이터를 상기 제1 감마 전압들과 극성이 반대인 제2 감마 전압들 중 하나로 변환하여 제2 전압으로서 출력하는 제2 변환기를 포함하는 디지털-아날로그 변환부; 및
극성 신호에 따라, 선택적으로 상기 제1 전압을 상기 제1 출력 엠프 및 상기 제2 출력 엠프 중 하나의 입력으로 제공하고, 상기 제2 전압을 상기 제1 출력 엠프 및 상기 제2 출력 엠프 중 다른 하나의 입력으로 제공하는 멀티플랙서를 더 포함하는 소스 드라이버.
제1 항에 있어서, 상기 프리차지부는,
상기 제1 구간에, 상기 제1 출력 엠프의 입력과 상기 제2 출력 엠프의 입력을 연결하여 차지 쉐어링하는, 소스 드라이버.
제1 항에 있어서, 상기 프리차지부는,
상기 제1 구간에, 상기 제1 출력 엠프의 입력과 상기 제2 출력 엠프의 입력에 소정의 전압을 인가하는 소스 드라이버.
제1 항에 있어서, 상기 프리차지부는,
일단이 각각 상기 제1 출력 엠프의 입력 및 상기 제2 출력 엠프의 입력에 연결되고, 타단이 공통 전압에 연결된 제1 스위치 및 제2 스위치를 포함하고, 상기 제1 스위치 및 상기 제2 스위치는 상기 제1 구간에 프리차지 인에이블 신호에 응답하여 턴온되는 소스 드라이버.
제1 항에 있어서, 상기 프리차지부는,
일단이 각각 상기 제1 출력 엠프의 입력 및 상기 제2 출력 엠프의 입력에 연결되고, 타단이 제1 기준 전압에 연결된 제1 스위치 및 제2 스위치, 일단이 각각 상기 제1 출력 엠프의 입력 및 상기 제2 출력 엠프의 입력에 연결되고, 타단이 제2 기준 전압에 연결된 제3 스위치 및 제4 스위치를 포함하고,
상기 제1 스위치 및 상기 제4 스위치는 제1 인에이블 신호에 응답하여 턴온되고, 상기 제2 스위치 및 상기 제3 스위치는 제2 인에이블 신호에 응답하여 턴온되고, 상기 제1 인에이블 신호 및 상기 제2 인에이블 신호는, 극성 전환시 교번적으로 상기 제1 구간에 활성화되는, 소스 드라이버.
제7 항에 있어서, 상기 제1 인에이블 신호 및 상기 제2 인에이블 신호는, 극성 전환시 교번적으로 상기 제1 구간에 활성화되는, 소스 드라이버.
제1 항에 있어서, 상기 프리차지부는,
상기 제1 출력 엠프의 입력를 프리차지하는 제1 프리차지 회로 및 상기 제2 출력 엠프의 입력을 프리차지하는 제2 프리차지 회로를 구비하고,
상기 제1 프리차지 회로 및 상기 제2 프리차지 회로는, 상기 제1 구간에, 수신된 입력 전압보다 임계 전압만큼 높거나 또는 낮은 전압을 각각 상기 제1 출력 엠프의 입력 및 상기 제2 출력 엠프의 입력에 인가하고, 제2 구간에, 상기 수신된 입력 전압을 각각 상기 제1 출력 엠프의 입력 및 상기 제2 출력 엠프의 입력에 인가하는, 소스 드라이버.
제9 항에 있어서, 상기 제1 프리차지 회로는,
게이트가 상기 제1 프리차지 회로의 입력에 연결되고, 드레인에 제1 전원 전압 및 제2 전원 전압이 각각 인가되며, 소스가 상기 제1 프리차지 회로의 출력에 연결되는 NMOS 트랜지스터 및 PMOS 트랜지스터;
상기 제1 프리차지 회로의 상기 입력과 출력 사이에 연결되는 스위치를 포함하고,
상기 제1 구간에 상기 PMOS 트랜지스터 및 상기 NMOS 트랜지스터 중 하나가 가 소스 팔로워로 동작하고, 상기 제2 구간에 상기 스위치가 턴온되어, 상기 수신된 입력 전압을 출력하는, 소스 드라이버.