KR20220118188A - 디스플레이 구동 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법 - Google Patents

디스플레이 구동 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법 Download PDF

Info

Publication number
KR20220118188A
KR20220118188A KR1020210022031A KR20210022031A KR20220118188A KR 20220118188 A KR20220118188 A KR 20220118188A KR 1020210022031 A KR1020210022031 A KR 1020210022031A KR 20210022031 A KR20210022031 A KR 20210022031A KR 20220118188 A KR20220118188 A KR 20220118188A
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage
circuit
input node
control signal
Prior art date
Application number
KR1020210022031A
Other languages
English (en)
Inventor
샘 리우
최철호
신하준
조니 치우
서명호
유웬 치우
주노 훙
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210022031A priority Critical patent/KR20220118188A/ko
Priority to CN202210066500.XA priority patent/CN114974124A/zh
Priority to US17/668,018 priority patent/US20220262317A1/en
Publication of KR20220118188A publication Critical patent/KR20220118188A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 개시의 기술적 사상에 따른 디스플레이 구동 회로는, 복수의 기준 전압들을 생성하는 기준 전압 생성기, 입력 노드에 인가된 기준 전압으로부터 출력 전압을 생성하도록 구성된 버퍼 회로 및 제1 기준 전압이 인가된 상기 입력 노드에 제2 기준 전압이 인가되기 전 과도 구간에서 제1 제어 신호에 기초하여 상기 입력 노드를 프리차지하도록 구성된 프리차지 회로를 포함한다.

Description

디스플레이 구동 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법 {DISPLAY DRIVING CIRCUIT, DISPLAY DEVICE COMPRISING THEREOF AND OPERATING METHOD OF DISPLAY DRIVING CIRCUIT}
본 개시의 기술적 사상은 반도체 장치에 관한 것으로서, 특히 디스플레이 장치에 적응형 고속 전압 추적(AFVT: Adaptive fast voltage tracking)을 적용한 경우 크로스토크(Crosstalk) 문제를 개선한 디스플레이 구동 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법에 관한 것이다.
디스플레이 장치가 스마트 폰, 노트북 컴퓨터 및 모니터 등에 널리 이용되고 있고, 디스플레이 장치는 이미지를 표시하는 디스플레이 패널을 구비하며, 디스플레이 패널에는 복수 개의 픽셀들이 배치된다. 디스플레이 구동 회로(Display Driver IC)에서 제공되는 데이터 신호에 의해 픽셀들이 구동됨에 따라 디스플레이 패널에 이미지가 구현된다.
디스플레이가 대형화 되면서 해상도가 증가하고, 이에 따라 기준 전압 생성기에서 버퍼 회로를 통해 기준 전압을 디스플레이 패널에 공급하는 경우, 크로스토크와 같은 화질 불량이 발생될 수 있다. 디스플레이 패널에서 이웃한 픽셀의 구동에 의해서 원하지 않는 픽셀들이 영향을 받는 전기적 간섭 현상을 크로스토크라 한다.
본 개시의 기술적 사상은 디스플레이 패널에 기준 전압을 공급하는 과정에서 기준 전압을 프리차지하기 위한 전압 선택 회로 및 푸시풀 회로를 통해 크로스토크와 같은 노이즈를 감소시키는 디스플레이 구동 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법을 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상에 따른 디스플레이 구동 회로는, 복수의 기준 전압들을 생성하는 기준 전압 생성기, 입력 노드에 인가된 기준 전압으로부터 출력 전압을 생성하도록 구성된 버퍼 회로 및 제1 기준 전압이 인가된 상기 입력 노드에 제2 기준 전압이 인가되기 전 과도 구간에서 제1 제어 신호에 기초하여 상기 입력 노드를 프리차지하도록 구성된 프리차지 회로를 포함한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상에 따른 디스플레이 구동 회로의 동작 방법은, 제1 기준 전압이 인가된 입력 노드에 제2 기준 전압이 인가되기 전 과도 구간에서 상기 입력 노드를 프리차지 하기 위한 제1 제어 신호를 생성하는 단계, 상기 제1 제어 신호에 기초하여 상기 입력 노드를 프리차지하는 단계, 상기 입력 노드에 상기 제2 기준 전압을 인가하는 단계 및 상기 제2 기준 전압에 기초하여 출력 전압을 생성하는 단계를 포함한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상에 따른 디스플레이 장치는 디스플레이 패널, 상기 디스플레이 패널에 이미지가 표시되도록 상기 디스플레이 패널을 구동하는 디스플레이 구동 회로를 포함한다. 상기 디스플레이 구동 회로는, 복수의 기준 전압들을 생성하는 기준 전압 생성기, 입력 노드에 인가된 기준 전압으로부터 출력 전압을 생성하도록 구성된 버퍼 회로, 제1 제어 신호에 기초하여 상기 입력 노드를 프리차지하도록 구성된 프리차지 회로 및 제1 기준 전압이 인가된 상기 입력 노드에 제2 기준 전압이 인가되기 전 과도 구간에서 상기 입력 노드를 프리차지하도록 상기 제1 제어 신호를 생성하도록 구성된 컨트롤러를 포함한다.
본 개시의 실시예들에 따른 디스플레이 구동 회로, 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법에 따르면, 기준 전압이 변경 되는 과도 구간에서 기준 전압을 프리차지 하는 단계를 통해 크로스토크를 감소시킬 수 있으며, 또한, 이를 통해 HDR(high Dynamic Range)환경에서 전기 광학 전달 함수(Electro-Optical Transfer Function; EOTF) 또는 인지 시각 양자화(Perceptual Quantizer; PQ) 성능을 개선할 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 디스플레이 장치 및 이를 포함하는 디스플레이 시스템을 나타내는 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로 및 디스플레이 패널을 나타내는 블록도이다.
도 3는 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로를 개략적으로 나타내는 블록도이다.
도 4는 본 개시의 예시적 실시예에 따른 전압 추적 회로를 개략적으로 나타내는 블록도이다.
도 5는 본 개시의 예시적 실시예에 따른 기준 전압 생성기를 나타내는 회로도이다.
도 6은 본 개시의 예시적 실시예에 따른 전압 추적 회로를 나타내는 회로도이다.
도 7a는 본 개시의 예시적 실시예에 따른 전압 추적 회로를 나타내는 회로도이고, 도 7b는 도 7a의 동작 신호를 설명하기 위한 그래프이다.
도 8a는 본 개시의 예시적 실시예에 따른 기준 전압 생성기 및 버퍼 회로를 나타내는 회로도이고, 도 8b는 도 8a의 동작 신호를 설명하기 위한 그래프이다.
도 9는 본 개시의 예시적 실시예에 따른 전압 선택 회로를 나타내는 회로도이다.
도 10는 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로의 동작 방법을 나타내는 흐름도이다.
도 11은 본 개시의 예시적 실시예에 따른 디스플레이 장치의 일 구현예를 나타낸다.
도 12은 본 개시의 예시적 실시예에 따른 디스플레이 장치의 일 구현예를 나타낸다.
도 1은 본 개시의 예시적 실시예에 따른 디스플레이 장치 및 이를 포함하는 디스플레이 시스템을 나타내는 블록도이다.
본 개시의 예시적 실시예에 따른 디스플레이 시스템(10)은 이미지 표시기능을 가지는 전자 장치에 탑재될 수 있다. 예를 들면, 전자 장치는 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), PMP(portable multimedia player), 카메라(camera), 웨어러블 장치(wearable device), 텔레비전, DVD(digital video disk) 플레이어, 냉장고, 에어컨, 공기 청정기, 셋톱 박스(set-top box), 로봇, 드론, 각종 의료기기, 네비게이션(navigation) 장치, GPS 수신기(global positioning system receiver), 차량용 장치, 가구 또는 각종 계측기기 등을 포함할 수 있다.
도 1을 참조하면 디스플레이 시스템(10)은 디스플레이 장치(100) 및 호스트 프로세서(200)를 포함하고, 디스플레이 장치(100)는 디스플레이 구동 회로(110)(또는 디스플레이 구동 집적 회로라고 함) 및 디스플레이 패널(120)을 포함할 수 있다.
호스트 프로세서(200)는 디스플레이 패널(120)에 표시될 이미지 데이터(IDT)를 생성하고, 이미지 데이터(IDT) 및 제어 명령(CMD)을 디스플레이 구동 회로(110)에 전송할 수 있다. 예를 들어 제어 명령(CMD)은 휘도, 감마, 프레임 주파수, 디스플레이 구동 회로(110)의 동작 모드 등에 대한 설정 정보를 포함할 수 있다. 호스트 프로세서(200)는 디스플레이 구동 회로(110)에 클럭 신호 또는 동기화 신호 등을 전송할 수도 있다.
호스트 프로세서(200)는 그래픽 프로세서일 수 있다. 그러나, 이에 제한되는 것은 아니며 호스트 프로세서(200)는 CPU(Central Processing Unit), 마이크로 프로세서, 멀티미디어 프로세서, 어플리케이션 프로세서 등과 같은 다양한 종류의 프로세서로 구현될 수 있다. 실시예에 있어서, 호스트 프로세서(200)는 집적 회로(integrated circuit(IC)) 또는 SoC(system on chip)로 구현될 수 있다.
디스플레이 장치(100)는 호스트 프로세서(200)로부터 수신되는 이미지 데이터(IDT)를 표시할 수 있다. 실시예에 있어서, 디스플레이 장치(100)는 디스플레이 구동 회로(110)와 디스플레이 패널(120)이 하나의 모듈로서 구현된 장치일 수 있다. 예를 들어, 디스플레이 구동 회로(110)가 디스플레이 패널(120)의 기판 상에 장착되거나 또는 디스플레이 구동 회로(110)와 디스플레이 패널(120)은 연성 회로 기판(Flexible Printed Circuits Board; FPCB) 등의 연결 부재를 통해 전기적으로 연결될 수 있다.
디스플레이 패널(120)은 실제 영상이 표시되는 표시부이며, 유기 발광 다이오드(organic light emitting diode; OLED) 디스플레이, 박막 트랜지스터 액정 디스플레이(thin film transistor-liquid crystal display; TFT-LCD), 전계 방출 디스플레이(filed emission display), 플라즈마 디스플레이 패널(plasma display panel; PDP) 등 전기적으로 전달되는 영상 신호를 입력받아 2차원 영상을 표시하는 표시 장치 중 하나일 수 있다. 이하, 본 개시에서, 디스플레이 패널(120)은 픽셀들 각각이 유기 발광 다이오드(OLED)를 포함하는 OLED 디스플레이 패널인 것을 가정하기로 한다. 그러나, 이에 제한되는 것은 아니며, 디스플레이 패널(120)은 다른 종류의 평판 디스플레이 또는 플랙서블 디스플레이 패널로 구현될 수 있다.
디스플레이 구동 회로(110)는 호스트 프로세서(200)로부터 수신되는 이미지 데이터(IDT)를 디스플레이 패널(120)을 구동하기 위한 복수의 아날로그 신호, 예컨대 복수의 데이터 전압으로 변환하고, 변환된 복수의 아날로그 신호를 디스플레이 패널(120)에 공급할 수 있다. 이에 따라 디스플레이 패널(120)에 이미지 데이터(IDT)에 대응하는 이미지가 표시될 수 있다.
본 실시예에 따른 디스플레이 구동 회로(110)는 전압 추적 회로(300)를 포함할 수 있다. 전압 추적 회로(300)는 푸시풀 회로 및 전압 선택 회로를 이용하여, 디스플레이 패널에 공급되는 기준 전압이 변경되는 과도 구간에서 기준 전압을 프리차지함으로써, 디스플레이 구동 시 발생하는 크로스토크를 포함하는 노이즈 현상을 제거할 수 있다. 실시예에 있어서, 전압 추적 회로(300)는 제1 기준 전압이 인가된 입력 노드에 제2 기준 전압이 인가되기 전 과도 구간에서 상기 입력 노드를 프리차지하기 위한 제1 제어 신호를 생성하고, 상기 제1 제어 신호에 기초하여 상기 입력 노드를 프리차지하고, 상기 입력 노드에 상기 제2 기준 전압을 인가하고, 상기 제2 기준 전압에 기초하여 출력 전압을 생성할 수 있다.
디스플레이 구동 회로(110)는 픽셀 값을, 픽셀 값이 나타내는 계조에 대응하는 기준 전압(또는 계조 전압)으로 변환하는 기준 전압 생성기(도 2의 115)를 포함하며, 픽셀 값에 대응하는 기준 전압을 디스플레이 패널(120)의 픽셀에 인가할 수 있다. 이에 따라 픽셀로부터 픽셀 값에 해당하는 휘도의 광 신호가 출력될 수 있다. 기준 전압 생성기는 복수의 기준 전압을 생성할 수 있다.
본 개시의 실시예에 따른 디스플레이 구동 회로(110)는 전술한 바와 같이, 디스플레이 패널에 기준 전압을 공급하는 과정에서 기준 전압을 프리차지하기 위한 전압 선택 회로 및 푸시풀 회로를 통해 크로스토크와 같은 노이즈를 감소시킬 수 있다.
도 2는 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로 및 디스플레이 패널을 나타내는 블록도이다.
도 2를 참조하면, 디스플레이 구동 회로(110)는 인터페이스 회로(111), 컨트롤러(112), 메모리(113), 데이터 드라이버(114)(또는 소스 드라이버라고 함), 기준 전압 생성기(115), 스캔 드라이버(116)(또는 게이트 드라이버라고 함) 및 전압 추적 회로(300)를 포함할 수 있다. 디스플레이 구동 회로(110)는 다른 범용적인 구성들, 예컨대 전압 생성기, 클럭 생성기 등을 더 구비할 수 있다.
실시예에 있어서, 인터페이스 회로(111), 컨트롤러(112), 메모리(113), 데이터 드라이버(114), 기준 전압 생성기(115), 스캔 드라이버(116) 및 전압 추적 회로(300)는 하나의 반도체 칩에 집적될 수 있다. 또는, 인터페이스 회로(111), 컨트롤러(112), 메모리(113), 데이터 드라이버(114), 기준 전압 생성기(115), 전압 추적 회로(300)는 하나의 반도체 칩에 형성되고, 스캔 드라이버(116)는 디스플레이 패널(도 1의 120)에 형성될 수 있다.
인터페이스 회로(111)는 호스트 프로세서(200)와 신호들 또는 데이터를 송수신할 수 있다. 인터페이스 회로(111)는 MIPI(Mobile Industry Processor Interface(MIPI®)), MDDI(Mobile Display Digital Interface), 디스플레이포트 (DisplayPort), 또는 임베디드 디스플레이포트(embedded Display Port(eDP)) 등과 같은 직렬 인터페이스(serial interface) 중 하나로 구현될 수 있다.
메모리(113)는 호스트 프로세서(200)로부터 수신되는 이미지 데이터를 프레임 단위로 저장할 수 있다. 메모리(113)는 그래픽 RAM(Random Access Memory), 프레임 버퍼 등으로 지칭될 수 있다. 메모리(113)는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory)과 같은 휘발성 메모리, 또는 롬(ROM)이나 Flash 메모리, ReRAM(Resistive Random Access Memory), MRAM(Megnatic Random Access Memory)과 같은 불휘발성 메모리를 포함할 수 있다. 호스트 프로세서(200)로부터 수신된 이미지 데이터가 컨트롤러(112)에서 이미지 처리되기 전 또는 후에 메모리(113)에 저장될 수 있다. 실시예에 있어서, 디스플레이 구동 회로(110)는 메모리(113)를 구비하지 않을 수 있으며, 이때, 호스트 프로세서(220)로부터 수신되는 이미지 데이터는 컨트롤러(112)에서 이미지 처리된 후, 데이터 드라이버(114)로 전송될 수 있다.
컨트롤러(112)는 디스플레이 구동 회로(110)의 전반적인 동작을 제어하고, 호스트(100)로부터 수신되는 이미지 데이터가 디스플레이 패널(120)에 표시되도록 디스플레이 구동 회로(110)의 구성들, 예컨대, 인터페이스 회로(111), 메모리(113), 데이터 드라이버(114), 기준 전압 생성기(115), 스캔 드라이버(116) 및 전압 추적 회로(300)를 제어할 수 있다.
또한, 컨트롤러(112)는 수신된 이미지 데이터에 대하여 휘도 변경, 사이즈 변경, 포맷 변경 등을 위한 이미지 처리를 수행하거나, 또는 수신된 이미지 데이터를 기초로 디스플레이 패널(120)에 표시될 새로운 이미지 데이터를 생성할 수도 있다. 이를 위해, 컨트롤러(112)는 이미지 처리를 위한 IP(Intellectual Property)들을 포함할 수 있다.
기준 전압 생성기(115)는 설정된 감마 커브를 기초로 복수의 기준 전압들(VG<n-1:0>)(계조 전압 또는 감마 전압이라고도 함), 예컨대 n개의 기준 전압들(VG<n-1:0>)(n은 2 이상의 정수)을 생성하고, 기준 전압들(VG<n-1:0>)을 전압 추적 회로(300)에 제공할 수 있다. 기준 전압 생성기(115)는 감마 설정 값에 따라 최고 기준 전압 및/또는 최저 기준 전압을 조정하고, 감마 커브를 조정할 수 있다. 이때 감마 커브란, 복수의 계조에 대하여, 디스플레이 패널(120)의 픽셀(PX)에서 출력되는 광 신호의 휘도를 나타내는 그래프이다. 설정되는 감마 커브에 따른 휘도의 광 신호가 출력되도록, 복수의 기준 전압들(VG<n-1:0>)의 전압 레벨이 조정되거나, 또는 복수의 기준 전압들(VG<n-1:0>)의 전압 레벨 조정에 따라, 감마 커브가 조정될 수 있다.
전압 추적 회로(300)는 푸시풀 회로 구조의 프리차지 회로 및 전압 선택 회로를 포함할 수 있다. 전압 추적 회로(300)는 복수의 기준 전압들(VG<n-1:0>)을 기초로 복수의 라인에 공급되는 기준 전압들이 변경되는 과도 구간에서 프리차지 동작을 수행하여 크로스토크 문제가 개선된 복수의 기준 전압들(VG_O<n-1:0>)을 데이터 드라이버(114)에 제공할 수 있다. 프리차지 동작은 도 7a 및 도 7b에서 상세히 설명한다.
전압 추적 회로(300)는 하드웨어 또는 소프트웨어(또는 펌웨어) 및 하드웨어의 조합으로 구현될 수 있다. 예를 들어, 전압 추적 회로(300)는 하드웨어 로직으로 구현되거나, ASIC (Application Specific IC), FPGA (Field Programmable Gate Array), CPLD (Complex Programmable Logic Device) 등과 같은 다양한 하드웨어 로직으로 구현되거나, MCU(Micro Controller Unit), CPU 등의 프로세서에서 구동되는 펌웨어, 소프트웨어, 또는 하드웨어 장치와 소프트웨어가 조합된 형태로 구현될 수 있다.
데이터 드라이버(114)는 컨트롤러(112)로부터 수신되는 보상된 이미지 데이터(CIDT)를 복수의 영상 신호, 예컨대 복수의 데이터 전압(VD1~VDm)으로 변환하고, 복수의 데이터 전압(VD1~VDm)을 복수의 데이터 라인(DL)을 통해 디스플레이 패널(120)로 출력할 수 있다.
데이터 드라이버(114)는 보상된 이미지 데이터(IDT)를 라인 데이터 단위로, 다시 말해서 디스플레이 패널의 한 수평 라인에 포함되는 복수의 픽셀에 해당하는 데이터 단위로 수신할 수 있다. 데이터 드라이버(114)는 전압 추적 회로(300) 로부터 수신되는 복수의 기준 전압들(VG_O<n-1:0>)을 기초로, 컨트롤러(112)로부터 수신되는 라인 데이터를 복수의 데이터 전압(VD1~VDm)(m은 2 이상의 정수)으로 변환할 수 있다.
스캔 드라이버(116)는 디스플레이 패널(120)의 복수의 스캔 라인(SL)과 연결되며, 디스플레이 패널(120)의 복수의 스캔 라인(SL)을 순차적으로 구동할 수 있다. 스캔 드라이버(116)는 컨트롤러(112)의 제어 하에, 활성 레벨, 예컨대 로직 하이를 갖는 복수의 스캔 신호(S1~Sn)(n은 2 이상의 양의 정수)를 복수의 스캔 라인(SL)에 순차적으로 제공할 수 있다. 따라서, 복수의 스캔 라인(SL)이 순차적으로 선택될 수 있으며, 선택되는 스캔 라인(SL)에 연결된 복수의 픽셀(PX)들에 복수의 데이터 전압(VD1~VDm)이 인가될 수 있다.
디스플레이 패널(120)은 복수의 데이터 라인(DL), 복수의 스캔 라인(SL) 및 상기 라인들 사이에 배치되는 복수의 픽셀들(PX)을 포함할 수 있다. 복수의 픽셀들(PX) 각각은 대응하는 스캔 라인(SL), 및 데이터 라인(DL)에 연결될 수 있다.
복수의 픽셀들(PX) 각각은 미리 설정된 색상의 광을 출력할 수 있으며, 동일 또는 인접한 라인에 서로 인접하게 배치되고 서로 다른 색상의 광을 출력하는 둘 이상의 픽셀들(PX)(예를 들어, 레드, 블루, 그린 픽셀)이 하나의 단위 픽셀을 구성할 수 있다. 이때, 단위 픽셀을 구성하는 둘 이상의 픽셀들(PX)을 서브 픽셀로 지칭할 수 있다. 디스플레이 패널(120)은 레드, 블루 및 그린 픽셀들이 하나의 단위 픽셀을 구성하는 RGB 구조를 가질 수 있다. 그러나, 이에 제한되는 것은 아니며, 디스플레이 패널(120)은 단위 픽셀이 휘도 향상을 위한 화이트 픽셀을 더 구비하는 RGBW 구조를 가질 수 있다. 또는 디스플레이 패널(120)의 단위 픽셀이 레드, 그린 및 블루 이외의 다른 컬러의 픽셀들의 조합으로 구성될 수도 있다.
디스플레이 패널(120)은 복수의 픽셀(PX) 각각이 유기 발광 다이오드를 포함하는 OLED 디스플레이 패널일 수 있다. 그러나, 이에 제한되는 것은 아니며, 디스플레이 패널(120)은 다른 종류의 평판 디스플레이 또는 플랙서블 디스플레이 패널로 구현될 수 있다.
도 3는 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로를 개략적으로 나타내는 블록도이다.
도 3을 참조하면, 디스플레이 구동 회로(110)는 컨트롤러(112), 데이터 드라이버(114), 디스플레이 패널(350), 기준 전압 생성기(115) 및 전압 추적 회로(300)를 포함할 수 있다.
기준 전압 생성기(115)는 설정된 감마 커브를 기초로 복수의 기준 전압들(VG<n-1:0>), 예컨대 n개의 기준 전압들(VG<n-1:0>)(n은 2 이상의 정수)을 생성하고, 기준 전압들(VG<n-1:0>)을 전압 추적 회로(300)에 제공할 수 있다.
전압 추적 회로(300)는 기준 전압들(VG<n-1:0>)을 제공하는 과정에서, 크로스토크 문제를 개선하기 위해 기준 전압들이 변경되는 과도 구간에서 프리차지 동작을 수행할 수 있다.
컨트롤러(112)는 입력 픽셀 데이터에 전처리 프로세스를 수행하고, 픽셀 데이터(PD)를 생성하여, 데이터 드라이버(114)에 제공할 수 있다.
데이터 드라이버(114)는 디지털-아날로그 변환기(41)(이하 DAC라고 함), 출력 버퍼(42)를 구비할 수 있다. 도 3은, 데이터 드라이버(114)가 디지털-아날로그 변환기(41) 및 출력 버퍼(42)를 포함하는 한 채널의 구동 회로를 구비하는 것으로 도시되었으나, 이는 설명의 편의를 위한 것이며, 데이터 드라이버(114)는 복수의 채널의 구동 회로를 포함할 수 있다.
도 4는 본 개시의 예시적 실시예에 따른 전압 추적 회로를 개략적으로 나타내는 블록도이다.
전압 추적 회로(300)는 전압 선택 회로(310), 프리차지 회로(320)를 포함할 수 있다. 전압 선택 회로(310)는 출력 버퍼에 인가되는 기준 전압이 변경되는 과도 구간에서 출력 버퍼의 입력 노드에 대한 프리차지 동작을 위한 제어 신호를 생성할 수 있다. 전압 선택 회로(310)는 목적 기준 전압에 매우 가까운 제어 전압을 생성하여 입력 노드를 프리차지하므로 크로스토크 관련 성능을 더 향상시킬 수 있다.
프리차지 회로(320)는 푸시풀 회로 구조를 통해 출력 노드에 공급될 목적 기준 전압을 입력 노드에 프리차지하고, 일정한 범위 내로 제한할 수 있다. 푸시풀 회로는 게이트 소스 전압이 임계전압 보다 작을 때 작동을 중지할 수 있다. 예를 들어, 프리차지 회로(320)의 제1 노드에 제1 제어 신호와 임계전압의 합보다 높은 전압 레벨이 공급되면 제2 트랜지스터가 턴-온 된다. 프리차지 회로(320)의 제1 노드에 제1 제어 신호와 임계전압의 차보다 낮은 전압 레벨이 공급되면 제1 트랜지스터가 턴-온 된다. 따라서, 프리차지 회로(320)는 제1 노드의 전압을 제1 제어 신호와 임계전압의 차 내지 제1 제어 신호와 임계전압의 합의 범위 내로 제한할 수 있다. 이 때, 제1 트랜지스터는 NMOS 트랜지스터이고, 제2 트랜지스터는 PMOS 트랜지스터일 수 있다.
도 5는 본 개시의 예시적 실시예에 따른 기준 전압 생성기를 나타내는 회로도이다.
기준 전압 생성기(115)가 256개의 기준 전압(GV<255:0>)을 생성하는 것을 가정하기로 한다.
도 5를 참조하면, 기준 전압 생성기(115)는 감마 탭 전압 생성부(51) 및 기준 전압 출력부(52)를 포함할 수 있다. 감마 탭 전압 생성부(51)는 감마 커브를 결정하는 복수의 감마 탭에 대응하는 복수의 감마 탭 전압(Vgmt0~Vgmt5)을 생성하고, 기준 전압 출력부(52)는 복수의 감마 탭 전압(Vgmt0~Vgmt5)을 기초로, 복수의 계조에 대응하는 복수의 기준 전압, 예컨대 제0 내지 제 255 기준 전압(VG<0>~VG<255>)을 생성할 수 있다. 이때, 복수의 감마 탭은 복수의 계조들 중 감마 커브를 결정하는 특정 계조, 예컨대 복수의 기준 계조들을 의미하고, 복수의 감마 탭 전압(Vgmt0~Vgmt5)은 복수의 기준 전압, 예컨대 제0 내지 제 255 기준 전압(VG<0>~VG<255>) 중 일부 기준 전압들에 대응할 수 있다.
감마 탭 전압 생성부(51)는 복수의 저항 스트링(RS1~RS5), 및 복수의 선택기(SLT1~SLT6)를 포함할 수 있다. 저항 스트링 및 선택기의 개수는 가변될 수 있다. 도시되지 않았으나, 감마 탭 전압 생성부(51)는 복수의 선택기(SLT1~SLT6)로부터 출력되는 복수의 감마 탭 전압(Vgmt0~Vgmt5) 각각의 전압 레벨을 안정적으로 유지하기 위한 복수의 버퍼, 예컨대 전류 버퍼를 더 포함할 수 있다.
복수의 저항 스트링(RS1~RS5)은 양단에 인가되는 전압들을 구비되는 저항들을 이용하여 전압 분배함으로써 복수의 전압들을 생성하고, 복수의 전압들을 출력할 수 있다. 복수의 선택기(SLT1~SLT6) 각각은 복수의 선택 신호(CS0~CS5) 중 대응하는 선택 신호를 기초로 저항 스트링으로부터 출력되는 전압들 중 하나를 선택하고, 선택된 전압을 출력할 수 있다. 이로써 복수의 감마 탭 전압(Vgmt0~Vgmt5)이 생성될 수 있다.
예를 들어, 제1 저항 스트링(RS1)은 기준 고전압(VSH) 및 기준 저전압(VSL)을 전압 분배하여, 복수의 전압들을 생성하고, 제1 선택기(SLT1)는 제1 선택 신호(CS1)에 응답하여, 제1 저항 스트링(RS1)으로부터 수신되는 복수의 전압들 중 하나를 선택하고 선택된 전압을 제0 감마 탭 전압(Vgmt0)으로서 출력할 수 있다. 제0 감마 탭 전압(Vgmt0)은 최저 기준 전압, 예컨대 제0 기준 전압(VG<0>)일 수 있다. 제2 선택기(SLT2)는 제2 선택 신호(CS2)에 응답하여, 제1 저항 스트링(RS1)으로부터 수신되는 복수의 전압들 중 하나를 선택하고, 선택된 전압을 제5 감마 탭 전압(Vgmt5)으로서 출력할 수 있다. 제5 감마 탭 전압(Vgmt5)은 최고 기준 전압, 예컨대 제 255 기준 전압(VG<255>)일 수 있다.
제3 내지 제6 저항 스트링(RS3~RS6)은 각각에 구비되는 저항들을 이용하여,제5 감마 탭 전압(Vgmt5) 및 다른 감마 탭 전압(예컨대 제0 내지 제4 감마 탭 전압(Vgmt0~Vgmt4) 중 하나)을 전압 분배하고, 전압 분배에 따라 생성되는 복수의 전압들 중 하나를 대응하는 선택 신호, 예컨대 제3 내지 제6 선택 신호(CS3~CS6)를 기초로 선택하고, 선택된 전압을 제1 내지 제4 감마 탭 전압(Vgmt1~Vgmt4)으로서 각각 출력할 수 있다. 제1 내지 제4 감마 탭 전압(Vgmt1~Vgmt4)은 각각 중간 기준 전압들 중 하나일 수 있다. 예를 들어, 제1 감마 탭 전압(Vgmt1)은 제7 기준 전압(VG<7>)으로서 출력되고, 제2 감마 탭 전압(Vgmt2)은 제75 기준 전압(VG<75>)으로서 출력되고, 제3 감마 탭 전압(Vgmt3)은 제151 기준 전압(VG<151>)으로서 출력되고, 제4 감마 탭 전압(Vgmt4)은 제203 기준 전압(VG<203>)으로서 출력될 수 있다.
이로써, 감마 탭 전압 생성부(51)는 복수의 감마 탭(예컨대 복수의 기준 계조)에 해당하는 복수의 감마 탭 전압(Vgmt0~Vgmt5)을 생성할 수 있다. 이때, 제1 내지 제6 선택 신호(CS1~CS6)는 변경될 수 있으며, 복수의 감마 탭 전압(Vgmt0~Vgmt5) 각각의 전압 레벨이 조정될 수 있다. 따라서, 제1 선택 신호(CS1) 및 제2 선택 신호(CS2)에 따라 최고 기준 전압 및 최저 기준 전압이 조정되고, 제3 내지 제6 선택 신호(CS3~CS6)에 따라 감마 커브를 결정하는 복수의 중간 기준 전압이 조정될 수 있다.
기준 전압 출력부(52)는 복수의 감마 탭 전압, 예컨대 제0 내지 제6 감마 탭 전압(Vgmt0~Vgmt5)이 인가되는 저항 스트링, 예컨대 제6 저항 스트링(RS6)을 포함할 수 있다. 제6 저항 스트링(RS6)은 복수의 노드(ND1~ND6) 각각에 인가되는 복수의 감마 탭 전압, 예컨대 제0 내지 제6 감마 탭 전압(Vgmt0~Vgmt5)을 전압 분배함으로써, 복수의 기준 전압, 예컨대 제0 내지 제255 기준 전압(VG<0> ~ VG<255>)을 생성할 수 있다.
이때, 복수의 노드(ND1~ND6) 중 인접한 두 노드 간에 구비되는 저항들의 저항값이 동일하거나 또는 제6 저항 스트링(RS6)에 구비되는 저항들의 저항값이 모두 동일할 수 있다. 따라서, 인접한 감마 탭 전압 사이의 기준 전압들의 전압 차이는 동일할 수 있다. 예컨대, 제0 내지 제7 기준 전압(VG<0>~VG<7>) 중 인접한 한 쌍의 기준 전압의 전압 차이는 인접한 다른 한 쌍의 기준 전압의 전압 차이와 동일할 수 있다. 또한, 제7 내지 제75 기준 전압(VG<7>~VG<75>) 중 인접한 한 쌍의 기준 전압의 전압 차이는 인접한 다른 한 쌍의 기준 전압의 전압 차이와 동일할 수 있다. 이와 같이, 인접한 감마 탭 전압 사이에서, 기준 전압들 간의 전압 증가량이 동일할 수 있다.
도 6은 본 개시의 예시적 실시예에 따른 전압 추적 회로를 나타내는 회로도이다.
도 2 및 도6을 참조하면 기준 전압 생성기(115)는 복수의 기준 전압들(VG<n-1:0), 예컨대 n개의 기준 전압들(VG<n-1:0>)(n은 2 이상의 정수)을 생성하고, 기준 전압들(VG<n-1:0>)을 제공할 수 있다. 생성된 복수의 기준 전압은 복수의 출력 버퍼를 통해 복수의 채널에 제공될 수 있다.
설명의 편의를 위해, 기준 전압 생성기(115)가 2개의 기준 전압인 제1 기준 전압(vref1)과 제2 기준 전압(vref2)을 생성하여, 디스플레이 패널에 포함된 2개의 채널인 제1 출력 버퍼(CH1) 및 제2 출력 버퍼(CH2)에 제공하는 것을 가정하기로 한다.
예를 들어 도 6을 참조하면, 기준 전압 생성기(115)는 제1 기준 전압(vref1)과 제2 기준 전압(vref2)를, 디스플레이 패널에 포함된 제1 출력 버퍼(CH1) 및 제2 출력 버퍼(CH2)에 공급할 수 있다. 제1 스위치(S1)는 제1 출력 버퍼(CH1)에 공급할 기준 전압을 선택하고, 제4 스위치(S4)는 제2 출력 버퍼(CH2)에 공급할 기준 전압을 선택할 수 있다.
프리차지 회로(320)는 제1 노드(A)와 연결된 제1 푸쉬풀 구조 및 제2 노드(B)와 연결된 제2 푸쉬풀 구조를 포함할 수 있다
제1 푸쉬풀 구조는 풀-업 동작을 수행하는 제1 트랜지스터(M1) 및 풀-다운 동작을 수행하는 제2 트랜지스터(M2)를 포함할 수 있다. 제1 기준 전압(vref1) 또는 제2 기준 전압(vref2)은 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)의 게이트 단자에 인가될 수 있다. 프리차지 회로(320)는 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)의 소스 단자가 연결된 제1 노드(A)에 프리차지를 수행할 수 있다. 제1 출력 버퍼(CH1)는 제1 노드(A)에 공급된 기준 전압을 기초로 디스플레이 패널에 공급되는 출력 전압(Y_OUT1)을 생성할 수 있다.
제2 푸쉬풀 구조는 풀-업 동작을 수행하는 제3 트랜지스터(M3) 및 풀-다운 동작을 수행하는 제4 트랜지스터(M4)를 포함할 수 있다. 제1 기준 전압(vref1) 또는 제2 기준 전압(vref2)은 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 게이트 단자에 인가될 수 있다. 프리차지 회로(320)는 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 소스 단자가 연결된 제2 노드(B)에 프리차지를 수행할 수 있다. 제2 출력 버퍼(CH2)는 제2 노드(B)에 공급된 기준 전압 기초로 을 디스플레이 패널에 공급되는 출력 전압(Y_OUT2)을 생성할 수 있다.
프리차지 회로(320)는 푸시풀 회로 구조를 통해 출력 노드에 공급될 목적 기준 전압으로 제1 노드(A) 또는 제2 노드(B)를 프리차지하고, 일정한 범위 내로 제한할 수 있다. 푸시풀 회로는 게이트 소스 전압이 임계전압 보다 작을 때 작동을 중지할 수 있다. 예를 들어, 제1 노드(A)에 제1 기준 전압(vref1)과 제2 트랜지스터(M2)의 임계전압(vth2)의 합보다 높은 전압 레벨이 공급되면 제2 트랜지스터(M2)가 턴-온 된다. 제1 노드(A)에 제1 기준 전압(vref1)과 제1 트랜지스터(M1)의 임계전압(vth1)의 차보다 낮은 전압 레벨이 공급되면 제1 트랜지스터(M1)가 턴-온 된다. 제1 트랜지스터(M1)의 임계전압(vth1)과 제2 트랜지스터(M2)의 임계 전압(Vth2)은 동일한 것으로 가정하고 후술될 수 있으나, 실시 예는 이에 제한되지 않는다. 따라서, 프리차지 회로(320)는 제1 노드(A)의 전압을 제1 기준 전압(vref1)과 임계전압의 차 내지 제1 기준 전압(vref1)과 임계전압의 합의 범위 내로 제한할 수 있다.
제2 노드(B)에 제1 기준 전압(vref1)과 임계전압의 합보다 높은 전압 레벨이 공급되면 제4 트랜지스터(M4)가 턴-온 된다. 프리차지 회로(320)의 제2 노드(B)에 제1 기준 전압(vref1)과 임계전압의 차보다 낮은 전압 레벨이 공급되면 제3 트랜지스터(M3)가 턴-온 된다. 따라서, 프리차지 회로(320)는 제2 노드(B)의 전압을 제1 기준 전압(vref1)과 임계전압의 차 내지 제1 기준 전압(vref1)과 임계전압의 합의 범위 내로 제한할 수 있다.
도 7a는 본 개시의 예시적 실시예에 따른 전압 추적 회로를 나타내는 회로도이고, 도 7b는 도 7a의 동작 신호를 설명하기 위한 그래프이다.
도 2 및 도7a를 참조하면 기준 전압 생성기(115)는 복수의 기준 전압들(VG<n-1:0), 예컨대 n개의 기준 전압들(VG<n-1:0>)(n은 2 이상의 정수)을 생성하고, 기준 전압들(VG<n-1:0>)을 복수의 출력 버퍼를 통해 복수의 채널에 제공할 수 있다.
설명의 편의를 위해, 기준 전압 생성기(115)가 2개의 기준 전압인 제1 기준 전압(vref1)과 제2 기준 전압(vref2)을 생성하여, 디스플레이 패널에 포함된 2개의 채널인 제1 출력 버퍼(CH1) 및 제2 출력 버퍼(CH2)에 제공하는 것을 가정하기로 한다.
예를 들어 도 7a를 참조하면, 기준 전압 생성기(115)는 제1 기준 전압(vref1)과 제2 기준 전압(vref2)를, 디스플레이 패널에 포함된 제1 출력 버퍼(CH1) 및 제2 출력 버퍼(CH2)에 공급할 수 있다. 제1 스위치(S1)는 제1 출력 버퍼(CH1)에 공급할 기준 전압을 선택하고, 제4 스위치(S4)는 제2 출력 버퍼(CH2)에 공급할 기준 전압을 선택할 수 있다. 기준 전압 생성기(115)는 프리차지 동작을 위해 생성된 기준 전압(vref[2:1]) 및 제어 신호(ctrl)를 전압 선택 회로(310)에 공급할 수 있다.
전압 선택 회로(310)는 수신된 기준 전압(vref[2:1]) 및 제어 신호(ctrl)에 기초하여, 제1 출력 버퍼(CH1)에 기준 전압을 공급하기 전 프리차지 동작을 위한 제1 제어 신호(vctrl1)를 생성할 수 있다. 프리차지 회로(320)는 제1 제어 신호(vctrl1)를 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)의 게이트 단자에 인가할 수 있다. 프리차지 회로(320)는 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)의 소스 단자가 연결된 제1 노드(A)에 프리차지를 수행할 수 있다. 제1 출력 버퍼(CH1)는 제1 노드(A)에 공급된 기준 전압을 디스플레이 패널에 공급되는 출력 전압(Y_OUT1)을 생성할 수 있다.
전압 선택 회로(310)는 수신된 기준 전압(vref[2:1]) 및 제어 신호(ctrl)에 기초하여, 제2 출력 버퍼(CH2)에 기준 전압을 공급하기 전 프리차지 동작을 위한 제2 제어 신호(vctrl2)를 생성할 수 있다. 프리차지 회로(320)는 제2 제어 신호(vctrl2)를 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 게이트 단자에 인가할 수 있다. 프리차지 회로(320)는 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)의 소스 단자가 연결된 제2 노드(B)에 프리차지를 수행할 수 있다. 제2 출력 버퍼(CH2)는 제2 노드(B)에 공급된 기준 전압을 디스플레이 패널에 공급되는 출력 전압(Y_OUT2)을 생성할 수 있다.
전압 선택 회로(310)는 목적 기준 전압에 매우 가까운 제어 전압을 생성하여 프리차지 동작에 적용하므로 크로스토크 관련 성능을 더 향상시킬 수 있다. 프리차지 회로(320)는 푸시풀 회로 구조를 통해 출력 노드에 공급될 목적 기준 전압을 프리차지하고, 일정한 범위 내로 제한할 수 있다. 푸시풀 회로는 게이트 소스 전압이 임계전압 보다 작을 때 작동을 중지할 수 있다. 예를 들어, 프리차지 회로(320)의 제1 노드(A)에 제1 제어 신호(vctrl1)와 임계전압의 합보다 높은 전압 레벨이 공급되면 제2 트랜지스터(M2)가 턴-온 된다. 프리차지 회로(320)의 제1 노드(A)에 제1 제어 신호(vctrl1)와 임계전압의 차보다 낮은 전압 레벨이 공급되면 제1 트랜지스터(M1)가 턴-온 된다. 따라서, 프리차지 회로(320)는 제1 노드(A)의 전압을 제1 제어 신호(vctrl1)와 임계전압의 차 내지 제1 제어 신호(vctrl1)와 임계전압의 합의 범위 내로 제한할 수 있다.
프리차지 회로(320)의 제2 노드(B)에 제2 제어 신호(vctrl2)와 임계전압의 합보다 높은 전압 레벨이 공급되면 제4 트랜지스터(M4)가 턴-온 된다. 프리차지 회로(320)의 제2 노드(B)에 제2 제어 신호(vctrl2)와 임계전압의 차보다 낮은 전압 레벨이 공급되면 제3 트랜지스터(M3)가 턴-온 된다. 따라서, 프리차지 회로(320)는 제2 노드(B)의 전압을 제2 제어 신호(vctrl2)와 임계전압의 차 내지 제2 제어 신호(vctrl2)와 임계전압의 합의 범위 내로 제한할 수 있다.
도 7b는 제1 출력 버퍼(CH1)에는 동일한 기준 전압이 공급되고, 제2 출력 버퍼(CH2)에는 기준 전압이 변경 되는 경우 제어 신호 및 스위치에 인가되는 신호를 설명한다.
디스플레이 구동 회로(110)는 제1 기간(P1)에 제1 노드(A)에 제1 기준 전압(vref1)을 공급하기 위해 제1 스위치(S1)를 제1 기준 전압(vref1)에 연결할 수 있다. 이때 디스플레이 구동 회로(110)는 제2 스위치(S2)는 턴-온 상태로 제3 스위치(S3)은 턴-오프 상태로 유지할 수 있다. 전압 선택 회로(310)는 제1 노드(A)를 프리차지 하기 위해 제1 기준 전압(vref1)에 기초하여 제1 제어 신호(vctrl1)을 생성하여 프리차지 회로(320)에 제공할 수 있다.
디스플레이 구동 회로(110)는 제1 기간(P1)에 제2 노드(B)에 제1 기준 전압(vref1)을 공급하기 위해 제4 스위치(S4)를 제1 기준 전압(vref1)에 연결할 수 있다. 이때 디스플레이 구동 회로(110)는 제5 스위치(S5)는 턴-온 상태로 제6 스위치(S6)은 턴-오프 상태로 유지할 수 있다. 전압 선택 회로(310)는 제2 노드(B)를 프리차지 하기 위해 제2 기준 전압(vref2)에 기초하여 제2 제어 신호(vctrl2)을 생성하여 프리차지 회로(320)에 제공할 수 있다.
디스플레이 구동 회로(110)는 기준 전압을 변경하기 위한 과도 구간인 제2 기간(P2)에 제1 노드(A) 및 제2 노드(B)를 출력 버퍼(CH1, CH2)와 연결을 차단한 하이 임피던스(High-Z) 상태로 변경할 수 있다. 즉, S2, S5가 모두 턴-오프되면, S1, S4는 플로팅되고, 하이 임피던스 상태(High-Z)로 변경될 수 있다. 디스플레이 구동 회로(110)는 제2 기간(P2)에 제1 스위치(S1) 및 제4 스위치(S4)를 하이 임피던스 상태 또는 플로팅 상태로 변경할 수 있다.
디스플레이 구동 회로(110)는 제2 기간(P2)에 제2 스위치(S2)는 턴-오프 상태로 제3 스위치(S3)는 턴-온 상태로 변경할 수 있다. 디스플레이 구동 회로(110)는 제2 기간(P2)에 제1 기준 전압(vref1)에 기초하여 생성된 제1 제어 신호(vctrl1)는 동일하게 유지할 수 있다.
디스플레이 구동 회로(110)는 제2 기간(P2)에 제5 스위치(S5)는 턴-오프 상태로 제6 스위치(S6)는 턴-온 상태로 변경할 수 있다. 디스플레이 구동 회로(110)는 제2 기간(P2)에 제1 기준 전압(vref1)에 기초하여 생성된 제2 제어 신호(vctrl2)를 제2 기준 전압(vref2)에 기초하여 생성된 신호로 변경할 수 있다. 이 때, 디스플레이 구동 회로(110)에서 제2 제어 신호(vctrl2)가 변경되면서 노이즈가 발생하더라도 제1 스위치(S1), 제2 스위치(S2), 제4 스위치(S4) 및 제5 스위치(S5)는 연결되지 않은 상태이므로, 발생된 노이즈가 다른 채널에 영향을 주지 않아 크로스토크 문제가 개선될 수 있다.
따라서 디스플레이 구동 회로(110)는 제3 기간(P3)에 노이즈 문제없이 변경된 기준 전압을 디스플레이 패널에 제공할 수 있다.
도 8a는 본 개시의 예시적 실시예에 따른 기준 전압 생성기 및 버퍼 회로를 나타내는 회로도이고, 도 8b는 도 8a의 동작 신호를 설명하기 위한 그래프이다.
도 2 및 도 8a를 참조하면 기준 전압 생성기(115)는 복수의 기준 전압들(VG<n-1:0), 예컨대 n개의 기준 전압들(VG<n-1:0>)(n은 2 이상의 정수)을 생성하고, 기준 전압들(VG<n-1:0>)을 제공할 수 있다. 생성된 복수의 기준 전압은 복수의 출력 버퍼를 통해 복수의 채널에 제공될 수 있다.
설명의 편의를 위해, 기준 전압 생성기(115)가 2개의 기준 전압인 제1 기준 전압(vref1)과 제2 기준 전압(vref2)을 생성하여, 디스플레이 패널에 포함된 2개의 채널인 제1 출력 버퍼(CH1) 및 제2 출력 버퍼(CH2)에 제공하는 것을 가정하기로 한다.
예를 들어 도 8a를 참조하면, 디스플레이 구동 회로(110)는 기준 전압 생성기(115)에서 생성된 제1 기준 전압(vref1)과 제2 기준 전압(vref2)를, 디스플레이 패널에 포함된 제1 출력 버퍼(CH1) 및 제2 출력 버퍼(CH2)에 공급할 수 있다. 디스플레이 구동 회로(110)는 제1 스위치(S1)를 통해 제1 출력 버퍼(CH1)에 공급할 기준 전압을 선택하고, 제4 스위치(S4)를 통해 제2 출력 버퍼(CH2)에 공급할 기준 전압을 선택할 수 있다.
도 8b는 제1 출력 버퍼(CH1)에는 동일한 기준 전압이 공급되고, 제2 출력 버퍼(CH2)에는 기준 전압이 변경 되는 경우 제어 신호 및 스위치에 인가되는 신호를 설명한다.
디스플레이 구동 회로(110)는 제1 기간(P1)에 제1 노드(A)에 제1 기준 전압(vref1)을 공급하기 위해 제1 스위치(S1)를 제1 기준 전압(vref1)에 연결할 수 있다. 이때 디스플레이 구동 회로(110)는 제2 스위치(S2)는 턴-온 상태로 제3 스위치(S3)은 턴-오프 상태로 유지할 수 있다.
디스플레이 구동 회로(110)는 제1 기간(P1)에 제2 노드(B)에 제2 기준 전압(vref2)을 공급하기 위해 제4 스위치(S4)를 제2 기준 전압(vref2)에 연결할 수 있다. 이때 디스플레이 구동 회로(110)는 제5 스위치(S5)는 턴-온 상태로 제6 스위치(S6)은 턴-오프 상태로 유지할 수 있다.
디스플레이 구동 회로(110)는 기준 전압을 변경하기 위한 과도 구간인 제2 기간(P2)에 제1 스위치(S1)는 그대로 유지하면서 제4 스위치(S4)는 제2 기준 전압(vref2)에서 제1 기준 전압(vref1)으로 변경할 수 있다.
디스플레이 구동 회로(110)는 제2 기간(P2)에 제2 스위치(S2)는 턴-오프 상태로 제3 스위치(S3)는 턴-온 상태로 변경할 수 있다. 디스플레이 구동 회로(110)는 제2 기간(P2)에 제5 스위치(S5)는 턴-오프 상태로 제6 스위치(S6)는 턴-온 상태로 변경할 수 있다.
이 때, 디스플레이 구동 회로(110)에서 제4 스위치(S4)가 변경되면서 제2 노드(B)에 노이즈가 발생하면 제1 스위치(S1) 및 제4 스위치(S4)가 연결된 상태이므로, 발생된 노이즈가 제1 노드(A)에 영향을 주어 크로스토크 문제가 발생할 수 있다. 따라서 디스플레이 구동 회로(110)는 제3 기간(P3)에 노이즈가 발생한 기준 전압을 디스플레이 패널에 제공하게 된다.
도 9는 본 개시의 예시적 실시예에 따른 전압 선택 회로를 나타내는 회로도이다.
전압 선택 회로(310)는 수신된 기준 전압(vref) 및 제어 신호(ctrl)에 기초하여, 출력 버퍼에 기준 전압을 공급하기 전 프리차지 동작을 위한 제어 신호를 생성할 수 있다. 전압 선택 회로(310)는 목적 기준 전압에 매우 가까운 제어 전압을 생성하여 프리차지 동작에 적용하므로 크로스토크 관련 성능을 더 향상시킬 수 있다.
예를 들어, 전압 선택 회로(310)는 수신된 기준 전압(vref)이 높은 전압 레벌에서 낮은 전압 레벨로 변경된 경우 멀티플렉서를 통해 하이 그레이 코드 회로(HGC)를 선택하고, 수신된 기준 전압(vref)이 낮은 전압 레벌에서 높은 전압 레벨로 변경된 경우 로우 그레이 코드 회로(LGC)를 선택할 수 있다.
전압 선택 회로(310)는 수신된 기준 전압(vref)이 높은 전압 레벨에서 낮은 전압 레벨로 변경된 경우 수신된 기준 전압(vref)보다 임계 전압 레벨만큼 높은 제어 신호(vctrl)를 출력할 수 있다. 전압 선택 회로(310)는 수신된 기준 전압(vref)이 낮은 전압 레벨에서 높은 전압 레벨로 변경된 경우 수신된 기준 전압(vref)보다 임계 전압 레벨만큼 낮은 제어 신호(vctrl)를 출력할 수 있다. 따라서, 전압 선택 회로(310)는 목표 기준 전압(vref)으로부터 임계 전압 범위 내의 제어 신호(vctrl)를 출력하여 전압 노드를 프리차지 할 수 있다.
도 10는 본 개시의 예시적 실시예에 따른 디스플레이 구동 회로의 동작 방법을 나타내는 흐름도이다.
도 2, 도 7a 및 도 10을 참조하면, 디스플레이 구동 회로(110)는 제1 기준 전압이 인가된 입력 노드에 제2 기준 전압이 인가되기 전 과도 구간에서 입력 노드를 프리차지 하기 위한 제1 제어 신호를 생성한다(S110). 디스플레이 구동 회로(110)는 기준 전압에 대응되는 제1 제어 신호를 생성하는 전압 선택 회로(310)를 더 포함할 수 있다. 전압 선택 회로(310)는 제1 기준 전압이 제2 기준 전압보다 큰 경우 제2 기준 전압에 기설정된 임계 전압을 더한 제1 제어 신호를 생성하고, 제1 기준 전압이 제2 기준 전압보다 작은 경우 제2 기준 전압에 기설정된 임계 전압을 뺀 제1 제어 신호를 생성할 수 있다. 이 때, 제2 기준 전압은, 제1 기준 전압과 상이할 수 있다.
디스플레이 구동 회로(110)에 포함된 프리차지 회로(320)는 제1 제어 신호에 기초하여 입력 노드를 프리차지한다(S120). 디스플레이 구동 회로(110)는 제2 제어 신호에 기초하여 복수의 기준 전압들 중 하나의 기준 전압을 입력 노드에 제공하도록 구성된 스위치 회로를 더 포함할 수 있다. 컨트롤러는, 과도 구간에서 입력 노드가 플로팅되도록 제2 제어 신호를 생성하도록 할 수 있다.
프리차지 회로(320)는 제1 NMOS 트랜지스터 및 제1 PMOS 트랜지스터의 게이트 단자에 제1 제어 신호를 인가하여, 제1 NMOS 트랜지스터의 소스 단자 및 제1 PMOS 트랜지스터의 소스 단자를 통해 입력 노드를 프리차지할 수 있다. 프리차지 회로(320)는 입력 노드를 제2 기준 전압의 기설정된 범위 내로 충전할 수 있다.
디스플레이 구동 회로(110)는 전압 선택 회로(310)에서 생성된 신호를 제1 제어 신호 및 제2 제어 신호로 사용할 수 있고, 기준 전압 생성기(115)에서 생성된 기준 전압을 제1 제어 신호 및 제2 제어 신호로 사용할 수도 있다.
디스플레이 구동 회로(110)는 입력 노드에 제2 기준 전압을 인가한다(S130). 입력 노드는 제1 제어 신호에 의해 프리차지 된 상태이므로, 제2 기준 전압과의 차이가 임계 전압 이하이며, 따라서 전압 변동이 크지 않아 노이즈 성능이 개선될 수 있다.
디스플레이 구동 회로(110)는 제2 기준 전압에 기초하여 출력 전압을 생성한다(S140). 디스플레이 구동 회로(110)는 기준 전압 생성기로부터 복수의 기준 전압을 수신하고, 복수의 기준 전압 중 컨트롤러에 의해 선택되는 기준 전압에 대응하는 데이터 전압을 디스플레이 패널로 출력하는 데이터 드라이버를 포함할 수 있다.
도 11은 본 개시의 예시적 실시예에 따른 디스플레이 장치의 일 구현예를 나타낸다. 도 11의 디스플레이 장치(1000)는 소형 디스플레이 패널(1200)을 구비하는 장치로서, 예컨대 스마트폰, 태블릿 PC등과 같은 모바일 장치에 적용될 수 있다.
도 11을 참조하면, 디스플레이 장치(1000)는 디스플레이 구동 회로(1100) 및 디스플레이 패널(1200)을 포함할 수 있다. 디스플레이 구동 회로(1100)는 하나 이상의 IC로 구성될 수 있으며, TCP(Tape Carrier Package), COF(Chip On Film), FPC(Flexible Print Circuit)등과 같은 회로 필름에 실장되고, TAB(Tape Automatic Bonding) 방식으로 디스플레이 패널(1200)에 부착되거나, COG(Chip On Glass) 방식으로 디스플레이 패널(1200)의 비표시 영역(예컨대 이미지가 표시되지 않는 영역) 상에 실장될 수 있다.
디스플레이 구동 회로(1100)는 데이터 드라이버(1110) 및 제어 로직(1120)를 포함할 수 있으며, 게이트 드라이버를 더 포함할 수 있다. 실시예에 있어서, 게이트 드라이버는 디스플레이패널(1200)에 실장될 수 있다.
도 12은 본 개시의 예시적 실시예에 따른 디스플레이 장치의 일 구현예를 나타낸다. 도 12의 디스플레이 장치는 중대형 디스플레이 패널(2200)을 구비하는 장치로서, 예컨대, 텔레비전, 모니터 등에 적용될 수 있다.
도 12을 참조하면, 디스플레이 장치(2000)는 데이터 드라이버(2110), 타이밍 컨트롤러(2120), 게이트 드라이버(2130) 및 디스플레이 패널(1200)를 포함할 수 있다.
타이밍 컨트롤러(2120)는 하나 이상의 IC 또는 모듈로 구성될 수 있다. 타이밍 컨트롤러(2120)는 설정된 인터페이스를 통해 복수의 데이터 구동 IC(DDIC) 및 복수의 게이트 구동 IC(GDIC)와 통신할 수 있다.
타이밍 컨트롤러(2120)는 복수의 데이터 구동 IC(DDIC) 및 복수의 게이트 구동 IC(GDIC)의 구동 타이밍을 제어하는 제어 신호들을 생성하고, 제어 신호들을 복수의 데이터 구동 IC(DDIC) 및 복수의 게이트 구동 IC(GDIC)에 제공할 수 있다.
데이터 드라이버(2110)는 복수의 데이터 구동 IC(DDIC)를 포함하고, 복수의 데이터 구동 IC(DDIC)는 TCP, COF, FPC 등과 같은 회로 필름에 실장되고, TAB 방식으로 디스플레이 패널(2200)에 부착되거나, COG 방식으로 디스플레이 패널(2200)의 비표시 영역 상에 실장될 수 있다.
게이트 드라이버(2130)는 복수의 게이트 구동 IC(GDIC)를 포함하고 복수의 게이트 구동 IC(GDIC)는, 회로 필름에 실장되어 디스플레이 패널(2200)에 TAB 방식으로 부착되거나, COG 방식으로 디스플레이 패널(2200)의 비표시 영역 상에 실장될 수 있다. 또는 게이트 드라이버(2130)는 GIP(Gate-driver In Panel) 방식으로 디스플레이 패널(2200)의 하부 기판 상에 직접 형성될 수 있다. 게이트 드라이버(2130)는 디스플레이 패널(2200)에서 서브픽셀(PX)들이 형성되는 화소 어레이 바깥의 비표시영역에 형성되며, 서브픽셀들과 동일한 TFT 공정으로 형성될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 복수의 기준 전압들을 생성하는 기준 전압 생성기;
    입력 노드에 인가된 기준 전압으로부터 출력 전압을 생성하도록 구성된 버퍼 회로; 및
    제1 기준 전압이 인가된 상기 입력 노드에 제2 기준 전압이 인가되기 전 과도 구간에서 제1 제어 신호에 기초하여 상기 입력 노드를 프리차지하도록 구성된 프리차지 회로를 포함하는 디스플레이 구동 회로.
  2. 제1 항에 있어서,
    제2 제어 신호에 기초하여 상기 복수의 기준 전압들 중 하나의 기준 전압을 상기 입력 노드에 제공하도록 구성된 스위치 회로를 더 포함하고,
    상기 스위치 회로는, 상기 과도 구간에서 상기 입력 노드를 플로팅시키는 것을 특징으로 하는 디스플레이 구동 회로.
  3. 제1 항에 있어서,
    상기 제2 기준 전압은, 상기 제1 기준 전압과 상이한 것을 특징으로 하는 디스플레이 구동 회로.
  4. 제1 항에 있어서,
    상기 프리차지 회로는,
    제1 NMOS 트랜지스터 및 제1 PMOS 트랜지스터의 게이트 단자에 상기 제1 제어 신호를 인가하여, 상기 제1 NMOS 트랜지스터의 소스 단자 및 상기 제1 PMOS 트랜지스터의 소스 단자를 통해 상기 입력 노드를 프리차지하는 것을 특징으로 하는 디스플레이 구동 회로.
  5. 제1 항에 있어서,
    상기 프리차지 회로는,
    상기 입력 노드를 제2 기준 전압의 기설정된 범위 내로 프리차지하는 것을 특징으로 하는 디스플레이 구동 회로.
  6. 제1 항에 있어서,
    상기 기준 전압에 대응되는 상기 제1 제어 신호를 생성하는 전압 선택 회로를 더 포함하는 디스플레이 구동 회로.
  7. 제6 항에 있어서,
    상기 전압 선택 회로는,
    상기 제1 기준 전압이 상기 제2 기준 전압보다 큰 경우, 상기 제2 기준 전압에 기설정된 임계 전압을 더한 전압 레벨을 갖는 상기 제1 제어 신호를 생성하고,
    상기 제1 기준 전압이 상기 제2 기준 전압보다 작은 경우, 상기 제2 기준 전압에 기설정된 임계 전압을 뺀 전압 레벨을 갖는 상기 제1 제어 신호를 생성하는 것을 특징으로 하는 디스플레이 구동 회로.
  8. 제1항에 있어서,
    상기 기준 전압 생성기로부터 상기 복수의 기준 전압을 수신하고, 상기 복수의 기준 전압 중 상기 컨트롤러에 의해 선택되는 기준 전압에 대응하는 데이터 전압을 디스플레이 패널로 출력하는 데이터 드라이버를 포함하는 디스플레이 구동 회로.
  9. 제1 기준 전압이 인가된 입력 노드에 제2 기준 전압이 인가되기 전 과도 구간에서 상기 입력 노드를 프리차지 하기 위한 제1 제어 신호를 생성하는 단계;
    상기 제1 제어 신호에 기초하여 상기 입력 노드를 프리차지하는 단계;
    상기 입력 노드에 상기 제2 기준 전압을 인가하는 단계; 및
    상기 제2 기준 전압에 기초하여 출력 전압을 생성하는 단계를 포함하는 디스플레이 구동 회로의 동작 방법.
  10. 디스플레이 패널;
    상기 디스플레이 패널에 이미지가 표시되도록 상기 디스플레이 패널을 구동하는 디스플레이 구동 회로를 포함하고,
    상기 디스플레이 구동 회로는,
    복수의 기준 전압들을 생성하는 기준 전압 생성기;
    입력 노드에 인가된 기준 전압으로부터 출력 전압을 생성하도록 구성된 버퍼 회로;
    제1 제어 신호에 기초하여 상기 입력 노드를 프리차지하도록 구성된 프리차지 회로; 및
    제1 기준 전압이 인가된 상기 입력 노드에 제2 기준 전압이 인가되기 전 과도 구간에서 상기 입력 노드를 프리차지하도록 상기 제1 제어 신호를 생성하도록 구성된 컨트롤러를 포함하는 디스플레이 장치.
KR1020210022031A 2021-02-18 2021-02-18 디스플레이 구동 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법 KR20220118188A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210022031A KR20220118188A (ko) 2021-02-18 2021-02-18 디스플레이 구동 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법
CN202210066500.XA CN114974124A (zh) 2021-02-18 2022-01-20 显示驱动电路、显示装置和显示驱动电路的操作方法
US17/668,018 US20220262317A1 (en) 2021-02-18 2022-02-09 Display driving circuit, display apparatus including the same, and operating method of the display driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210022031A KR20220118188A (ko) 2021-02-18 2021-02-18 디스플레이 구동 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220118188A true KR20220118188A (ko) 2022-08-25

Family

ID=82801535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210022031A KR20220118188A (ko) 2021-02-18 2021-02-18 디스플레이 구동 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법

Country Status (3)

Country Link
US (1) US20220262317A1 (ko)
KR (1) KR20220118188A (ko)
CN (1) CN114974124A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4263153B2 (ja) * 2004-01-30 2009-05-13 Ｎｅｃエレクトロニクス株式会社 表示装置、表示装置の駆動回路およびその駆動回路用半導体デバイス
KR101469096B1 (ko) * 2008-06-27 2014-12-15 삼성전자주식회사 게이트 드라이버 및 그 구동 방법과 이를 적용한디스플레이 패널 구동 장치
JP2012027127A (ja) * 2010-07-21 2012-02-09 Renesas Electronics Corp 液晶表示装置のソースドライバ及びそれを用いた液晶表示装置
KR20150122515A (ko) * 2014-04-23 2015-11-02 삼성전자주식회사 소스 드라이버
JP6493467B2 (ja) * 2017-08-07 2019-04-03 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
KR102480629B1 (ko) * 2018-08-02 2022-12-26 삼성전자주식회사 디스플레이 드라이버 및 출력 버퍼

Also Published As

Publication number Publication date
US20220262317A1 (en) 2022-08-18
CN114974124A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
KR102472193B1 (ko) 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
CN109545150B (zh) 时序控制器以及包括该时序控制器的显示设备
KR102662925B1 (ko) 화소 회로 및 이를 포함하는 표시 장치
KR102255299B1 (ko) 타이밍 컨트롤러, 표시장치 및 구동방법
KR20210007455A (ko) 디스플레이 구동 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법
KR20160037010A (ko) 디스플레이 구동 회로 및 디스플레이 구동 방법
US11244631B2 (en) Display device
KR102626066B1 (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
KR102366197B1 (ko) 표시장치 및 그 구동 방법
CN111739461A (zh) 显示装置及其驱动方法
KR20170114023A (ko) 디스플레이 장치의 스캔 드라이버 및 이를 포함하는 디스플레이 장치
JP7253332B2 (ja) 表示装置及び表示コントローラ
US11501717B2 (en) Gate driver that outputs gate voltage based on different signals and display device including the same
KR20160055324A (ko) 유기발광표시장치 및 유기발광표시패널
EP4332952A1 (en) Pixel and display device
KR20200036415A (ko) 표시 장치
US11107442B2 (en) Electro-optical device, driving method for electro-optical device, and electronic apparatus
KR20190018804A (ko) 게이트 구동회로를 이용한 표시패널
US12002428B2 (en) Gate driving circuit having a node controller and display device thereof
CN116386491A (zh) 显示装置
KR102461390B1 (ko) 게이트 펄스 변조 회로 및 이를 이용한 표시장치
KR20220118188A (ko) 디스플레이 구동 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법
KR20190050259A (ko) 서브픽셀, 데이터 구동 회로 및 표시장치
KR102051389B1 (ko) 액정표시장치 및 이의 구동회로
US20240013730A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination