KR20140101690A - 리텐션 드리프트 이력 기반 비휘발성 메모리 판독 임계치 최적화 - Google Patents

리텐션 드리프트 이력 기반 비휘발성 메모리 판독 임계치 최적화 Download PDF

Info

Publication number
KR20140101690A
KR20140101690A KR1020140014901A KR20140014901A KR20140101690A KR 20140101690 A KR20140101690 A KR 20140101690A KR 1020140014901 A KR1020140014901 A KR 1020140014901A KR 20140014901 A KR20140014901 A KR 20140014901A KR 20140101690 A KR20140101690 A KR 20140101690A
Authority
KR
South Korea
Prior art keywords
read
threshold
voltage
drift
data
Prior art date
Application number
KR1020140014901A
Other languages
English (en)
Other versions
KR102201697B1 (ko
Inventor
얼 티. 코헨
하오 총
Original Assignee
엘에스아이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스아이 코포레이션 filed Critical 엘에스아이 코포레이션
Publication of KR20140101690A publication Critical patent/KR20140101690A/ko
Application granted granted Critical
Publication of KR102201697B1 publication Critical patent/KR102201697B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

SSD 제어기는 디바이스 임계 전압 분포 시프트들로 인한 에러들을 감소시키기 위해 NVM에서의 판독 임계치들을 동적으로 조정하여, SSD와 같은 스토리지 서브-시스템의 성능, 신뢰도, 및/또는 비용을 향상시킨다. 리텐션 드리프트 클록은 시간/온도 레퍼런스들을 통한 판독 임계치로서 하나 또는 그 초과의 NVM 다이상의 하나 또는 그 초과의 레퍼런스 페이지들(또는 ECC 유닛들 또는 블록들)을 사용하고, (시간/온도를 통한) 드리프트의 측정치로서 이들 값들의 함수를 사용한다. 일부 초기 시간에서, 하나 또는 그 초과의 레퍼런스 페이지들은 프로그래밍되고, 초기 판독 임계치는 하나 또는 그 초과의 레퍼런스 페이지들 각각에 대해 측정된다. 일부 실시예들에서, 판독 임계값들이 동일한 다이상에서 모든 레퍼런스 페이지들; 및 I/O 디바이스에서 동일한 하나 또는 그 초과의 다이에서의 모든 레퍼런스 페이지들 중 하나 또는 그 초과의 것 중에서 평균된다.

Description

리텐션 드리프트 이력 기반 비휘발성 메모리 판독 임계치 최적화{RETENTION-DRIFT-HISTORY-BASED NON-VOLATILE MEMORY READ THRESHOLD OPTIMIZATION}
관련 출원들의 상호 참조
[0001] 본 출원에 대한 이익 청구들은 (임의의 경우, 적절한 것으로서) 첨부하는 출원 데이터 시트(Data Sheet), 리퀘스트(Request) 또는 트랜스미탈(Transmittal)에서 이루어진다. 본 출원(instant application)의 타입에 의해 허용되는 범위로, 본 출원은 모든 목적들을 위해 하기 출원들을 인용에 의해 통합하며, 이들 모두는 발명이 구성된 시점에 본 출원으로 공동으로 소유되었다:
2012년 5월 4일 출원되고, 제 1 발명자 이름이 Earl T COHEN이며, ZERO ONE BALANCE MANAGEMENT IN A SOLID-STATE DISK CONTROLLER이란 명칭의 미국 가출원 (대리인 사건 번호 SF-11-02 및 출원 번호 13/464,433); 및
2013년 2월 10일 출원되고, 제 1 발명자 이름이 Earl T COHEN이고, RETENTION-DRIFT-HISTORY-BASED NON-VOLATILE MEMORY READ THRESHOLD OPTIMIZATION라는 명칭의 미국 가출원 (대리인 사건 번호 SF-11-19 및 출원 번호 61/762,955).
[0002] 분야: 비휘발성 저장 기술에서의 진보들은 사용의 성능, 효율성 및 유용성에서의 개선들을 제공하기 위해 요구된다.
[0003] 관련된 기술: 공개적으로 또는 잘 알려진 것으로 명시적으로 식별되지 않는 한, 맥락, 정의들 또는 비교 목적들에 대한 것을 비롯하여, 기술들 및 개념들에 대한 본원에서의 언급은, 그와 같은 기술들 및 개념들이 이전에 공개적으로 알려지거나 그렇지 않으면 종래 기술의 일부라는 것에 대한 승인으로서 해석되어서는 안 된다. 이로써, 특허들, 특허 출원들 및 공개공보들을 비롯하여 (임의의 경우) 본원에 인용된 모든 참조들은 구체적으로 통합되든지 아니든지 간에, 모든 목적들을 위해, 그 전체들이 인용에 의해 통합된다.
[0004] 이제, 배경 기술을 부분적으로 확립하고 명세서를 고려하여 사용된 학술용어에 대한 이력(antecedent)들을 부분적으로 확립하기 위해 고체 상태 디스크(SSD) 제어기에 의해 사용되는 바와 같은 플래시 메모리의 다양한 양태들을 설명한다. 비휘발성 메모리(NVM)로부터 SSD 제어기에 의해 판독가능한 데이터의 최소 사이즈는, 저밀도 패리티 체크(LDPC) 코드와 같은 에러 정정을 포함함으로써 보호되는 "판독 유닛"이다. 일부 맥락들에서, 판독 유닛을 "코드워드"라 칭한다. 일부 실시예들에서, 각 판독 유닛은 에러 정정 오버헤드에 더하여, 대략 4K 내지 32K 비트의 사용자 데이터를 포함한다. SSD 제어기의 커맨드하에서, 이들 비트들은 아래에 논의하는 바와 같은 기술에 의존하여, 셀 당 하나 또는 그 초과의 비트들을 홀딩할 수 있는 (예를 들어, NVM 메모리 셀들의 하나 또는 그 초과의 부분들의 어레이 액세스를 통해) NVM 메모리 셀들로부터 판독된다. 일부 실시예들에서, 보안상의 이유로, SSD 제어기는 데이터를 NVM에 기록하기 이전에 데이터를 암호화한다. 일부 실시예들에서, 동일하게 프로그래밍된 셀들의 긴 스트링들에 관한 회로 설계 제약들의 관점에서, SSD 제어기는 데이터를 NVM에 기록하기 이전에 데이터를 스크램블링한다.
[0005] 개별적으로 고려하면, 각 셀은 그 셀에 대한 디바이스 임계 전압에 대응하며, 셀에 저장된 논리 비트 값들에 더 대응하는 특정한 저장된(프로그래밍된) 전하를 갖는다. 이상적으로는, NVM에서의 모든 셀들은 저장된 논리 비트 값들에 대해 동일한 디바이스 임계 전압들을 갖지만, 다양한 이유로 인해 실제로는, 디바이스 임계 전압들은 형상이 가우시안과 유사한 디바이스 임계 전압축을 따른 확률 분포들(예를 들어, "디바이스 임계 전압 분포들")에서 셀들에서 걸쳐 상이하다.
[0006] 따라서, 판독 유닛과 같은 다수의 셀들에 걸쳐 종합적으로 고려하면, 셀 마다의 상태들(셀 마다 스토리지의 비트 마다 2개의 상태들)이 존재하는 만큼 많은 디바이스 임계 전압 분포들(예를 들어, 가우시안 확률 곡선들)이 존재한다. 즉, 스토리지의 셀 마다 N-비트들에 대해, 2**N개의 상태들 및 동일한 수의 디바이스 임계 전압 분포들이 존재한다.
일반적으로, (2**N)-1개의 상이한 판독 임계치들(판독 전압 레퍼런스들(VREAD1 내지 VREAD (N-1)))이 2**N개의 상태들 사이를 구별하기 위해 NVM에서의 판독 회로들에 의해 요구된다.
[0007] 계속하여, 단일-레벨 셀(SLC) 플래시 메모리들에 대해, N=1이다. 따라서, SLC 메모리들은 스토리지의 셀 당 1-비트를 저장하고, 2개의 디바이스 임계 전압 분포들(제로들에 대한 하나 및 1들에 대한 다른 하나)을 가지며, 단일 판독 임계치(판독 전압 레퍼런스(VREAD1))를 요구한다. 하위 디바이스 임계 전압으로부터 상위 디바이스 임계 전압으로, 2개의 디바이스 임계 전압 분포들은 E(소거) 상태 및 D1(제 1 데이터) 상태로서 알려져 있다. 임의이지만, 공통적 매핑(코딩)은 논리 1을 E 상태에 할당하고 논리 0을 D1 상태에 할당하는 것이다. 따라서, 0들 및 1들에 대한 레퍼런스들은 D1 상태 및 E 상태의 각각의 디코딩들에 대한 프록시 레퍼런스들이다.
[0008] 더 계속하여, 멀티-레벨 셀(MLC) 플래시 메모리들에 대해, N>1이다. 따라서, MLC 메모리들은 셀 당 하나 보다 많은 비트를 저장하고, 2개 보다 많은 디바이스 임계 전압 분포들을 가지며, 그 분포들을 구별하기 위해 다중의 상이한 판독 임계치들을 요구한다. 예를 들어, 4LC 메모리(예를 들어, 플래시 메모리)가 셀 당 2 비트들을 저장하고, 4개의 디바이스 임계 전압 분포들을 가지며, 일반적으로, 3개의 판독 임계치들(판독 전압 레퍼런스들(VREAD1, VREAD2, 및 VREAD3))을 요구한다. 하위 디바이스 임계 전압으로부터 상위 디바이스 임계 전압으로, 4개의 디바이스 임계 전압 분포들은 E(소거), D1(데이터 1), D2(데이터 2), 및 D3(데이터 3) 상태들로서 알려져 있다. 임의이지만, 4개의 디바이스 임계 전압 분포들 각각은 그레이 코드 시퀀스와 같은 특정한 이진 시퀀스에 따라 또한 매핑(어드레싱)된다. 따라서, 11, 10, 00, 및 01 상태들 중 하나 또는 그 초과의 것에 대한 레퍼런스들은 E, D1, D2, 및 D3 상태들의 각각의 디코딩들에 대한 프록시 레퍼런스들이다.
[0009] MLC의 상태들에 대해 사용된 어드레스 매핑에 관하여, 최상위 비트(MSB) 및 최하위 비트(LSB)(및 셀 당 2개 보다 많은 비트들에 대해서는, 그 사이의 유효 비트들)를 각각 갖는다고 할 수 있다. MLC NVM들이 그들의 셀들을 프로그래밍하는 다양한 방식들이 존재하지만, 아래의 접근방식이 일반적이다. 초기 프로그래밍 라운드(전하 분포들의 조작)는 LSB를 확립하고, 예를 들어, "하위 페이지들"을 기록한다. 이것은 SLC를 기록하는 것과 동일한 방식, 예를 들어, E 상태 디바이스 임계 전압 분포 및 제 2 상태 디바이스 임계 전압 분포를 확립하는 전하 조작으로 느슨하게(loosely) 행해진다. 사용된 이진 시퀀스에 따라, 제 2 상태 디바이스 임계 전압 분포는 D1 상태 디바이스 임계 전압 분포와 유사하고, D2 상태 디바이스 임계 전압 분포와 유사하거나, D1과 D2 상태 디바이스 임계 전압 분포들 사이이다. MLC에 있어서, 하나 또는 그 초과의 추가 프로그래밍 라운드들은 MLC의 레벨들의 수 당 필요에 따라, (수, 디바이스 임계 전압 축을 따라 위치, 및 형상에서) 디바이스 임계 전압 분포들을 더 조작한다. 더욱 구체적으로, 하나 또는 그 초과의 후속 프로그래밍 동작들이 (만약 있다면, 셀 당 2개 보다 많은 비트들에 대해) "중간 페이지들"을 기록하고, 최종 프로그래밍 동작이 MSB를 확립하고, 예를 들어, "상위 페이지들"을 기록한다. 예를 들어, 4LC(셀 MLC 당 2-비트)에서, 제 1 프로그램 라운드의 E 분포 및 제 2 분포가 제 2 프로그램 라운드에 의해 E 및 D1 분포들 및 D2 및 D3 분포들로 각각 2개로 분기된다.
[0010] 디바이스 임계 전압 분포들은 하나 또는 그 초과의 팩터들, 예를 들어, 판독 방해(read disturb), 기록 방해, 및 리텐션 손실(retention loss)에 의해 초기/공칭 분포들을 벗어나 변경된다. 더욱 구체적으로, 시간, 온도, 및 사용과 관련된 다른 팩터들을 통해, 디바이스 임계 전압 분포 각각의 위치는 디바이스 임계 전압 축을 중심으로 이동할 수 있다. 이러한 변화들은 공칭 디바이스 임계 전압 분포에 기초하여 이전에 확립된 판독 임계치에 대한 판독 레퍼런스 전압값을 사용하여 수행되는 판독 에러들의 가능성을 증가시킨다. 일부 SLC 실시예들에서, 하드-판정(hard-decision) 정정불가능 에러가 NVM로부터 판독된 판독 유닛에서 직면할 때, 일련의 재시도 동작들이 판독 유닛을 복구하기 위해 수행된다. 재시도 동작들은 제어기가 SSD 제어기로부터의 I/O 커맨드를 통해 기록된 레지스터 세팅에 의해 결정된 바와 같은, 판독 임계치(VREAD1)의 상이한 전압값들에서 판독 유닛을 재판독하는 것을 포함한다. 판독 유닛 임계치(VREAD1)의 상이한 세팅들에서 판독함으로써, 판독 유닛은 (하드-판정) 정정가능한 판독 유닛의 샘플을 위치지정하기 위한 시도로 디바이스 임계 전압 축상의 상이한 포인트들에서 샘플링된다.
[0011] NVM 판매자에 의해 제안된 일 알고리즘이 정정가능한 판독 유닛의 샘플을 찾기 위한 시도로 SLC 판독 임계치를 느리게 (그 공칭값으로부터 판독 레퍼런스 전압(VREAD1)을 증가시키는) 상향으로 스위핑(sweeping)하는 것이다. 이러한 절차가 실패하면, 판독 임계치는 (그 공칭값으로부터 판독 레퍼런스 전압(VREAD1)을 감소시키는) 다른 방향으로 스위핑된다. 양쪽의 스위핑들이 실패하면, 판독 유닛은 (하드-판정 디코딩에 의해) 정정불가능이다. 상이한 각각의 판독 레퍼런스 전압 세팅들에서 16 내지 64개 스텝들을 가질 수도 있는 판독 임계치의 선형 스위핑은 (부수적인 복구 시간 레이턴시를 각각 갖는) 판독 유닛의 많은 시간 소모적 샘플들을 요구한다. 이러한 탐색이 드물게 요구되어서, 평균 레이턴시들에 중대한 영향을 미치지 않을 때에도, 일부 데이터베이스 애플리케이션들을 포함하는 엄격한 최대 레이턴시 요건들을 갖는 애플리케이션들에 대해, 이러한 시간 소모적 탐색은 수용불가능하다.
개요
[0012] 본 발명은 예를 들어, 프로세스, 제조물, 장치, 시스템, 물질의 구성물, 및 컴퓨터 판독가능 스토리지 매체(예를 들어, 디스크와 같은 광 및/또는 자기 대량 스토리지 디바이스, 또는 플래시 스토리지와 같은 비휘발성 스토리지를 갖는 집적 회로에서의 매체들), 또는 프로그램 명령어들이 광 또는 전자 통신 링크들을 통해 전송되는 컴퓨터 네트워크와 같은 컴퓨터 판독가능 매체를 포함하는 다수의 방식들로 구현될 수도 있다. 본 명세서에서, 이들 구현들, 또는 본 발명이 택할 수도 있는 임의의 다른 형태가 기법들로서 불릴 수도 있다. 상세한 설명은 상기 식별된 분야에서의 사용의 성능, 효율성, 및 유용성에서의 개선들을 가능하게 하는 본 발명의 하나 또는 그 초과의 실시예들의 설명을 제공한다. 상세한 설명은 나머지 상세한 설명의 더욱 빠른 이해를 용이하게 하기 위한 도입부를 포함한다. 도입부는 여기에 설명한 개념들에 따른 시스템들, 방법들, 제조물들, 및 컴퓨터 판독가능한 매체들 중 하나 또는 그 초과의 예시적인 실시예들을 포함한다. 결론들에서 더 상세하게 논의되는 바와 같이, 본 발명은 발행된 청구항들의 범위 내에서 모든 가능한 변경들 및 변형들을 포괄한다.
[0013] 일부 실시예들 및/또는 사용 시나리오들에서, 판독 임계치들은 예를 들어, 후술하는 바와 같이 판독 임계치들을 순향적으로(proactively) 관리하는 리텐션 드리프트 클록(retention drift clock)으로서 또한 공지되어 있는 리텐션 드리프트 트래킹 기법을 통해 정정불가능한 (예를 들어, 하드-판정 디코딩) 에러들과 독립적으로 조정된다. 일부 문맥들에서, 판독 임계치들의 독립적인 조정은, 그렇지 않으면 독립적인 조정없이 발생하는 정정불가능한 에러들의 회피를 가능하게 한다. 다양한 실시예들에서, NVM의 판독 임계치 조정은, NVM의 제조에서, NVM의 초기 사용(예를 들어, 최초 SSD 부팅)에서, 하나 또는 그 초과의 시간들에서(예를 들어, 주기적으로, 불규칙하게, 또는 랜덤하게), 임계치 이상인 비트 레이트에 응답하여, 그리고 (예를 들어, 타겟 BER을 초과하거나, 0/1 균형에서 타겟 디스패리티(disparity)를 초과하는) 조건의 충족에 응답하여 중 어느 하나 또는 그 초과의 것에서 결정된다.
[0014] 다양한 실시예들에서, NVM의 블록들은 그룹들로 관리되고, 관리되는 그룹들 중 특정한 하나의 블록들의 샘플링 각각이 적어도 부분적으로 판독된다. 부분 판독 샘플 블록들 중 적어도 일부가 조건을 충족시키면, 판독 임계치는 특정한 관리된 그룹의 블록들 모두에 대해 조정된다. 다양한 실시예들에서, 조정하는 것은 리텐션 드리프트 클록(리텐션 드리프트 트래킹) 기법을 통해 이루어진다.
[0015] 리텐션 드리프트 클록은 시간/온도 레퍼런스들을 통한 판독 임계치로서 하나 또는 그 초과의 NVM 다이상의 하나 또는 그 초과의 레퍼런스 페이지들(또는 ECC 유닛들 또는 블록들)을 사용하고, (시간/온도를 통한) 드리프트의 측정치로서 이들 값들의 함수를 사용한다. 일부 초기 시간에서, 하나 또는 그 초과의 레퍼런스 페이지들은 (이들 페이지들이 다른 페이지들처럼 작용하도록 동일한 블록에서 다른 페이지들과 함께) 프로그래밍되고, 초기 판독 임계치는 하나 또는 그 초과의 레퍼런스 페이지들 각각에 대해 측정된다. 일부 실시예들에서, 판독 임계값들이 동일한 다이상에서 모든 레퍼런스 페이지들; 및 I/O 디바이스에서 동일한 하나 또는 그 초과의 다이에서의 모든 레퍼런스 페이지들 중 하나 또는 그 초과의 것 중에서 평균된다.
[0016] 도 1a는 비휘발성 메모리(NVM) 엘리먼트들(예를 들어, 플래시 메모리들)을 관리하기 위해 판독 임계치들의 최적화를 구현하는 고체 상태 디스크(SSD) 제어기를 포함하는 SSD의 실시예의 선택된 상세사항들을 예시한다.
[0017] 도 1b는 도 1a의 SSD의 하나 또는 그 초과의 인스턴스들을 포함하는 시스템들의 다양한 실시예들의 선택된 상세사항들을 예시한다.
[0018] 도 2a 내지 도 2d는 0/1 균형 복원에 관련된 예시적인 디바이스 임계 전압 분포들을 예시한다. 도 2a 및 도 2b는 제 1 및 다음의 제 2 시간에서의 디바이스 임계 전압 분포들을 각각 예시하는 SLC 상세이다. 도 2c 및 도 2d는 제 1 및 다음의 제 2 시간에서의 디바이스 임계 전압 분포들을 각각 예시하는 MLC 상세이다.
[0019] 도 3은 0/1 균형 관리 및 리텐션 드리프트 트래킹에 관한 특정한 상세사항들을 제공하는, 도 1a의 SSD의 인스턴스의 시스템 실시예의 선택된 상세사항들을 예시한다.
[0020] 도 4는 기록 관련 동작들(액션들(410 내지 430)) 및 판독 관련 동작들(액션들(440 내지 480))에 관한 특정한 상세사항들을 제공하는, 도 1a, 도 1b, 및 도 3의 SSD의 실시예에 대한 선택된 제어 흐름 상세사항들을 예시한다.
[0021] 도 5a는 리텐션 드리프트 트래킹을 통해 (예를 들어, SSD의) NVM에 대한 최적화된 판독 임계치들을 결정하는 실시예의 선택된 상세사항들의 흐름도를 예시한다.
[0022] 도 5b 및 도 5b는 NVM의 블록들의 관리된 그룹들에서 디바이스 임계 전압들의 마이너(Minor) 리텐션 드리프트 업데이트(540) 및 메이저(Major) 리텐션 드리프트 업데이트(560)의 실시예들의 선택된 상세사항들의 흐름도들을 각각 예시한다.
[0023] 도 6a 및 도 6c는 4LC 메모리에서 디바이스 임계 전압 분포들을 개념적으로 예시한다.
도면들에서 참조 부호들의 리스트
[0024]
Figure pat00001

Figure pat00002

Figure pat00003
[0025] 본 발명의 하나 또는 그 초과의 실시예들의 상세한 설명이 본 발명의 선택된 상세사항들을 예시하는 첨부한 도면들과 함께 아래에 제공된다. 본 발명은 실시예들과 관련하여 설명된다. 여기에서의 실시예들은 단지 예시적인 것으로 이해되고, 본 발명은 명백하게, 여기에서의 실시예들 중 임의의 실시예들 또는 이들 모두로 또는 이들에 의해 제한되지 않으며, 본 발명은 다수의 대안들, 변경, 및 등가물들을 포괄한다. 설명의 단조로움을 회피하기 위해, 다양한 단어 라벨(word label)들(제 1, 최종, 특정한, 다양한, 추가의, 다른, 특히, 선택, 일부, 및 주목할만한을 포함하지만 이로 제한되지 않음)이 실시예들의 개별 세트들에 적용될 수도 있고; 여기에서 사용되는 바와 같이, 이러한 라벨들은 명백하게 품질, 또는 임의의 형태의 우선순위 또는 편견을 전달하는 것으로 뜻하는 것이 아니라, 단지 개별 세트들 사이를 편리하게 구별하기 위한 것이다. 개시된 프로세스들의 일부 동작들의 순서는 본 발명의 범위내에서 변경가능하다. 다수의 실시예들이 프로세스, 방법 및/또는 프로그램 명령 특징들에서 변동들을 설명하는 역할을 하는 경우에, 다른 실시예들은, 사전결정되거나 동적으로 결정된 기준에 따라 복수의 다수의 실시예들에 각각 대응하는 복수의 동작의 모드들 중 하나의 정적 및/또는 동적 선택을 수행한다는 것이 고려된다. 다수의 특정한 상세사항들은 본 발명의 완전한 이해를 제공하기 위해 아래의 설명에 설명된다. 상세사항들은 예시를 목적으로 제공되고 본 발명은 상세사항들 중 일부 또는 모두 없이 청구항들에 따라 실시될 수도 있다. 명확성을 목적으로, 본 발명에 관련된 기술 분야에 공지된 기술적 자료는 본 발명이 필요없이 모호해지지 않도록 상세히 설명하지 않는다.
도입
[0026] 이러한 도입부는 단지 상세한 설명의 더욱 빠른 이해를 용이하게 하기 위해 포함되고; 임의의 도입부의 단락들이 반드시 전체 주제에 대한 축약된 관점이고 철저한 또는 제한적인 설명인 것을 뜻하지 않기 때문에, 본 발명은 (만약 있다면, 명백한 예들을 포함하는) 도입부에 제공되는 개념들로 제한되지 않는다. 예를 들어, 다음의 도입부는 특정한 실시예들에 대해서만 공간 및 구조화에 의해 제한된 개요 정보를 제공한다. 청구항들이 명세서의 나머지 부분 전반에 걸쳐 궁극적으로 도시되고 논의되는 것들을 비롯하여, 다수의 다른 실시예들이 제공된다.
약어들
[0027] 여기에 정의된 다양한 축약된 약어들(예를 들어, 두문자어들)의 적어도 일부가 여기에 사용된 특정한 엘리먼트들을 지칭한다.
Figure pat00004
Figure pat00005
0/1 균형들의 트래킹 및 복원
[0028] 0들 및 1들에 대한 카운트들 및 0 및 1 상태들을 구별하기 위해 사용된 판독 임계치의 시프팅을 트래킹하고 관리하는 다음의 초기 논의는 SLC 메모리들 및 (언급한 바와 같은 작은 변형들 갖는) MLC 메모리들의 하위 페이지들에 직접적으로 적용가능하다. MLC 메모리들에 관하여 더욱 일반적으로, 상위 페이지들에 대한 카운트들 및 다중의 판독 임계치들(예를 들어, 판독 전압 레퍼런스들(VREAD1, VREAD2, 및 VREAD3))의 시프팅의 트래킹 및 관리에 대한 확장이 아래의 별개의 단락들에서 상세히 설명된다.
[0029] 일부 실시예들에서, 0 카운트 및 1 카운트는 SLC NVM으로부터 판독된 각 판독 유닛(또는 하나의 NVM 다이로부터 한번에 전송된 판독 유닛들의 그룹)에 대해 획득된다. 판독 유닛이 (초기) 공칭 분포들로부터 떨어져 디바이스 임계 전압 분포들에서의 시프트로 인해 부분적으로 (예를 들어, 하드 판정 디코딩의 맥락에서) 정정불가능한 경우에, 0 카운트 및/또는 1 카운트는 방향 및/또는 크기의 결정이 디바이스 임계 전압 분포들에서의 시프트를 트래킹하고 0/1 균형을 복원하기 위해 판독 임계치를 이동(설정)하는 것을 가능하게 한다. 조정되는 판독 임계치는 SLC 메모리들에 대한 판독 전압 레퍼런스(VREAD1) 및 MLC 메모리들의 하위 페이지들에 대한 판독 전압 레퍼런스(VREAD2)이다. 예를 들어, 소거 상태에 할당되고, 0들과 1들의 알려진 통계적으로 동일한 (50/50 퍼센트로 알려진 50-50 퍼센트, 또는 단순히 50/50) 분포로 기록된 논리적 1을 갖는 SLC에서, 현재의 0/1 카운트들이 1들의 우세를 나타내면, VREAD1은 하향 시프트되고, 현재의 0/1 카운트들이 0들의 우세를 나타내면, VREAD1은 상향 시프트된다. (MLC 메모리들의 하위 페이지들에 대해서는, 상술한 예에서 VREAD2가 VREAD1를 대체한다). 판독 임계치가 얼마나 많이 변하는지(시프트되는지)의 크기는 0들(또는 1들)의 수의 퍼센티지에 의해 옵션으로 결정된다. 크기는 하나 또는 그 초과의 샘플들에서 관측된 0들 및/또는 1들의 수; 하나 또는 그 초과의 샘플들의 판독 임계치 증분; 2개의 분포들의 피크들 사이의 중점에 대응하는 예측된 디바이스 임계 전압 분포들의 지식; 프로그램/소거 카운트(감손(wear)), 판독 방해 카운트, 리텐션 시간, 및 다른 유사한 팩터들 중 하나 또는 그 초과의 것에 기초한다.
판독-균형점 찾기
[0030] 다른 실시예들에서, (적절한 판독 전압 레퍼런스의 각각의 값들에서 동일한 판독 유닛을 반복적으로 샘플링하는) 이진-탐색형 연산이 판독 임계치 "판독-균형점"을 찾기 위해 사용된다. 이것은 판독시에, 기록된 통계적 상태 분포들 또는 그것의 이상화된 모델들에 대해 에러의 통계적 마진내에서 매칭하는 원(raw) 데이터(사전 에러 정정) 통계적 상태 분포들을 발생시키는 인접한 디바이스 임계 전압 분포들 사이의 디바이스 임계 전압축상의 점이다.
[0031] SLC 메모리 및 예를 들어, 암호화로부터 발생하는 랜덤 스크램블링에 대해, 판독 균형점은 판독 임계치(판독 전압 레퍼런스(VREAD1))이고, 여기서, (NVM으로부터 판독된 원 데이터의) 0/1 균형은 대부분 짝수이다(거의 동일하다). 이러한 조건하에서, 2개의 상태 분포들은 50-50 균형을 갖는다. 즉, 판독된 상태들의 50%가 0들이고, 판독된 상태들의 50%가 1들이다. (MLC 메모리들의 하위 페이지들에 대해서는, 상술한 바에서 VREAD2가 VREAD1를 대체한다).
[0032] 일부 실시예들에서, 판독 균형점은 2개의 전압 분포들 사이의 중심점, 2개의 전압 분포들 사이의 최소점들, 판독 데이터에서의 0/1 균형이 50-50에 가장 가까운 점, 및 2개의 다른 점들에서 발견된 0/1 균형의 보간에 따라 결정된 점 중 하나 또는 그 초과의 것에 대응한다. 판독 균형점은 대칭 인접 임계 전압 분포들을 갖는 실시예들에서 인접한 디바이스 임계 전압 분포들 사이의 중심점에 대응한다.
[0033] 판독 임계치를 찾아서 원하는 판독 균형점으로 설정하는 것은 하드 판정 디코딩을 시도하는데 최적의 점을 찾기 위해 요구되는 판독들의 수를 감소시킨다. 또 다른 실시예들에서, 하드 판정 디코딩은 판독 임계치 판독 균형점이 발견되기 이전에 "충분히 양호한" 판독 임계치가 발견되는 경우에 이진 탐색에서 각 판독 임계 샘플링 점(SLC 메모리들에 대한 VREAD1의 각 값, 또는 MLC 메모리들의 하위 페이지들에 대한 VREAD2의 각 값)에서 시도된다. 탐색은 일반적으로, 소프트 판정 디코딩 목적을 위해 결정된 판정 균형점 주위에서 추가의 샘플링을 취할 수도 있는 것과 관련하여 후술하는 바를 제외하고, 충분히 양호한 판독 임계치를 찾을 때 생략된다(truncated). 다양한 실시예들에서, "충분히 양호한" 판독 임계치는 원 판독 데이터의 성공적인 하드 판정 디코딩을 발생시킨다. 일부 실시예들에서, 이진 탐색에서 탐색 단계들의 크기(판독 임계치 증분)는 판독 임계치 변화의 크기에 관하여 상기 상세히 설명한 바와 같은 다양한 팩터들에 적어도 부분적으로 (기초하여) 결정된다.
MLC 고려사항들
[0034] MLC 메모리들에서, 다중의 판독 임계치들이 관리된다. 일부 실시예들에서, 이것은 다중의 디바이스 임계 전압 분포들의 균일한 배치를 가정하고 하위 페이지들의 판독 데이터 0/1 균형에 기초하여 제 1 판독 임계치(VREAD1)에 대해 이루어진 판정들에 기초하여 모든 다른 임계치들을 변경함으로써 수행된다.
[0035] 4LC NVM에 대해, 이론적으로는, (50-50의 0/1 균형과 대조적으로) 25-25-25-25의 11/10/00/01 균형이 존재한다. 그러나, 4LC들이 3개의 판독 전압 레퍼런스들: 하위 페이지들에 대한 VREAD2 및 상위 페이지들에 대한 VREAD1 및 VREAD3를 사용하여 개별 어레이 액세스들을 통해 일반적으로 판독되는 경우에, 이러한 균형을 직접적으로 제공하는 단일 연산을 존재하지 않는다 따라서, 하위 페이지들에 대한 D1과 D2 상태들 사이, 및 상위 페이지들에 대한 D2와 D3 상태들 사이와 결합된 E와 D1 상태들 사이의 2개의 각각의 0/1 균형들을 평가할 수 있다. 대안적으로는, VREAD1, VREAD2, 및 VREAD3 각각 근처의 값들에 단일 하위 페이지 판독 임계치를 설정하는 3개의 개별 하위 페이지형 어레이 액세스들을 수행할 수 있다.
[0036] 예로서, 일부 4LC NVM 실시예들에서, 판독 전압 레퍼런스들(VREAD1, VREAD2, 및 VREAD3)은 셀에 저장된 2개의 비트들 중 하나에 대해 적어도 시프팅할 필요가 있을 수 있다. SLC 경우에 대해 유사하게 작용하여, 셀에 저장된 2개의 비트들 중 하나는 제 1 판독 임계치(이러한 MLC 경우에서, VREAD2)에서 단일 어레이 액세스를 요구한다. 다른 비트를 확인하는 것은 2개의 추가 판독 임계치들(VREAD1 및 VREAD3, 및 실제로는, NVM에 의해 내부적으로 수행되는 2개의 연관된 각각의 추가의 어레이 액세스들)을 요구한다.
[0037] 다양한 실시예들에 따르면, 다른 비트에 대한 2개의 판독 임계치들(VREAD1 및 VREAD3)은 (드리프트가 상태들 양자에 대해 유사하다는 가정하에서) 동일 및/또는 상이한 양 만큼 일치하여 이동되거나; 다른 비트에 대한 2개의 판독 임계치들은 (추가의 판독 연산들로) 독립적으로 이동된다. 후자의 옵션은 SLC형 비트의 상태는 2개의 판독 임계치들(VREAD1 및 VREAD3) 중 어느 것이 대응하는 다른 비트(MSB)를 확인하기 위해 사용되는지를 결정하기 때문에, 셀에서의 SLC형 비트(LSB)의 상태를 아는 것을 요구한다.
[0038] 일부 4LC 실시예들에서, 결합된 "상위 페이지" 판독 데이터 0/1 균형이 E와 D1 분포들 및 D2와 D3 분포들의 동시 블렌드(blend)를 위해 평가된다. 판독된 결합 0/1 균형 대 기록된 결합 0/1 균형에서의 디스패리티들에 기초하여, 그리고 비트 감지 반전(E로부터 D1으로 이동하는 1 - 0, 및 D2로부터 D3으로 이동하는 0 - 1)의 관점에서, 대응하는 2개의 판독 임계치들(VREAD1 및 VREAD3)은 반대 방향들로 일치하여 이동된다. 이것은 블렌드의 각 컴포넌트의 0/1 균형이 "동일한 방향으로" 이동하도록(예를 들어, 이동은 충돌되지 않음) 행해진다.
[0039] 일부 4LC 실시예들에서, 2개의 상위 페이지 판독 임계치들(VREAD1 및 VREAD3)의 이동은 판독 유닛의 각 비트에 대한 각각의 LSB를 사용하면서 상위 페이지에 대한 0/1 균형의 각각의 평가들에 의해 개별적으로 결정된다. LSB=1일 때, 이동의 방향은 LSB=0의 경우의 방향과 반대이다. 예를 들어, 상위 페이지 판독 데이터에서 0 카운트와 1 카운트 사이의 디스패리티를 컴퓨팅하는 대신에, 상위 페이지 디스패리티는 하위 페이지 데이터의 대응하는 비트에 기초하여 상위 페이지 판독 데이터의 각 비트를 선택적으로 변경하고, 상위 페이지 판독 데이터의 비트들의 감지를 수치값으로부터 방향값으로 변환함으로써(예를 들어, 0은 상위 디바이스 임계 전압을 나타내고 1은 하위 디바이스 임계 전압을 나타냄) 컴퓨팅된다. 일부 실시예들에서, 상위 페이지 판독 데이터의 비트들과 하위 페이지 판독 데이터의 대응하는 비트들의 XNOR가 변환을 수행한다.
소프트 판정 샘플들로부터 바이어스 제거
[0040] 일부 실시예들에서, 소프트 판정 정보가 소프트 판정 기반 디코딩을 수행하기 위해 NVM으로부터 획득된다. 소프트 판정 정보는 판독 유닛의 데이터의 다중의 샘플들을 획득하기 위해 공칭(미조정) 판독 임계치에 관한 다양한 판독 유닛 샘플링 점들(SLC에 대해서는, VREAD1의 값들)에서 판독 유닛(또는 하나의 NVM 다이로부터 한번에 전송된 판독 유닛들의 각 그룹)을 판독함으로써 획득되어, 판독 유닛의 각 비트의 값의 소프트 판정 가능성을 구축한다. 샘플들의 간격은 사용된 NVM의 특정한 특성들, 예를 들어, 충전 상태의 공칭 분리에 적어도 부분적으로 의존한다.
[0041] 그러나, 소프트 판정 정보는, 샘플들이 취해지는 공칭 판독 임계치가 (상술한 바와 같은) 판독 임계치 판독 균형점이 아니면, 바이어싱된다. 현재의 판독 임계치가 임계 판독 균형점이 아니면, 모든 소프트 판정 정보는 일 방향으로 또는 다른 방향으로 바이어싱된다. 이것을 조정하고 바이어싱되지 않은 (또는 적어도 덜 바이어싱된) 소프트 판정 정보를 획득하기 위한 2개의 예시적인 기술들은 다음과 같다.
[0042] 1. 판독 임계 샘플링 점들 각각에 샘플링될 때 판독 유닛의 0/1 균형이 쉽게 식별되기 때문에, 판독 임계 판독 균형점이 (예를 들어, 선형 보간을 사용함으로써 실시예에 따라) 쉽게 결정된다. 결정된 판독 임계 판독 균형점과 (구형의, 미조정) 공칭 판독 임계치 사이의 차이에 대응하는 오프셋이 계산된다. 이전에 결정된 소프트 판정 정보는 적절하게 "다시 집중(re-center)"되도록 인에이블되고, 소프트 판정 정보가 (1.0 보다 크거나 0.0 보다 작은 값들이 삭제되어) 이전에 샘플링된 전압에 관한 오프셋을 적용함으로써 여전히 사용된다. 이러한 접근방식은 추가의 판독들을 요구하지 않고, 일부 데이터에 대해 상이한 양의 정밀성/정확성을 생성한다.
[0043] 2. 판독 임계 샘플링 점들 각각에 샘플링될 때 판독 유닛의 0/1 균형이 쉽게 식별되기 때문에, 모든 요구되는 샘플들을 수집한 이후에, 판독 임계 판독 균형점에 가장 가까운 판독 임계 샘플링 점이 쉽게 결정된다. 기록된 0/1 균형에 가장 인접한 0/1 균형을 갖는 판독 임계 샘플링 포인트가 가장 가깝다. SLC 암호화 (또는 스크램블링) 경우에 대해, 이것은 50-50 균형을 갖는 것에 가장 가까운 판독 임계 샘플링 점이다. 모든 샘플들이 서로로부터 동등한 간격을 공칭적으로 갖기 때문에, 가장 가까운 샘플은 새로운 공칭 판독 임계치로서 선택되고, 추가의 소프트 판정 정보 샘플들이 (새로운 공칭 판독 임계치가 구형의 판독 임계치와 상이하다는 것을 가정하여) 옵션으로 수집된다. 대안적으로는, 임계 판독 균형점을 찾기 위한 이진 탐색이, 소프트 판정 정보의 원하는 정밀도에 대해 요구되는 샘플링의 가장 미세한 입도에 제한된 이진 탐색의 정밀도로 먼저 행해진다. 소프트 판정 정보의 원하는 정밀도는 새로운 공칭 판독 임계치 주위의 연관된 샘플 윈도우를 갖는다. 소프트 판정 정보를 획득하기 위해 필요한 다중 판독들의 일부로서 이진 탐색을 행하는 것은, 구형의 공칭 판독 임계치가 원하는 정밀도 샘플 윈도우 외부에 있지 않으면, 추가의 판독들을 요구하지 않는다.
[0044] 상술한 SLC 암호화 실시예들에서, 상기 기술들은 50-50에 가장 가까운 판독 데이터 0/1 균형을 산출하는 바람직한 판독 임계치를 찾는데 집중하였다. 디바이스 임계 전압 분포들이 일반적으로 동일한 대칭 형상이고 실질적으로 오버랩하지 않는 경우들에 있어서, 이러한 바람직한 판독 임계치는 또한 결합된 디바이스 임계 전압 분포들의 최소치들에 대응한다.
디바이스 임계 전압 분포들상의 알려진 점들로부터 보간된 판독 임계치
[0045] 일부 실시예들에서, 바람직한 판독 임계치를 찾는 다른 접근방식은 각 인접한 디바이스 임계 전압 분포상에서 2개의 점들을 찾고, 보간에 의해 이들 2개의 점들 사이의 중점을 결정하는 것이다. 예를 들어, 각 디바이스 임계 전압 분포의 피크에서 샘플링하는 것은 판독 데이터 0들/1들(또는 피크에 의존하여 1들/0들)의 75/25 균형을 산출해야 한다. 2개의 피크들이 식별되면, 디바이스 임계 전압축상의 2개의 점들 사이의 계산된 중점이 새로운 판독 임계치를 설정하기 위해 사용된다.
[0046] 디바이스 임계 전압 분포들이 균일하지 않다는 것이(예를 들어, 긴 테일(tail)을 가짐으로써 일측 또는 타측에 대해 비대칭적으로 바이어싱된다는 것이) 사전에 알려져 있으면, 일부 실시예들에서, 정보는 피크의 위치를 해석하고 약간 더 복잡한 보간(예를 들어, 아직은 중점이 아님)에 의해 중심을 위치지정하기 위해 사용된다. 리텐션 시간 및/또는 감손과 같은 팩터들은 디바이스 임계 전압 분포들의 대칭성에 영향을 미칠 수 있고 일부 실시예들에서 설명된다. 다양한 샘플링 점들이 일부 실시예들에서, 디바이스 임계 전압 분포들의 형상을 나타내기 위해 또한 사용된다.
[0047] 디바이스 임계 전압 조정의 범위가 제한되는 일부 실시예들에서, 실제 피크를 찾는 것은 불가능할 수도 있다. 특히, 디바이스 임계 전압은 E 상태의 전압 분포가 네거티브 디바이스 임계 전압들로 확장하더라도 일부 플래시 디바이스들로 0V 미만으로 이동될 수 없다. 디바이스 임계 전압 분포의 지식은 중점이 보간을 통해 여전히 결정되게 한다. 예를 들어, 0V에서, 판독 데이터 0/1 균형이 60/40이면, 대략 10% 초과 0들이 관측되고, 0V의 우측에 대한 E 분포의 면적은 대략 10%이다. 일부 실시예들 중 제 1 접근방식에서, D1 분포의 피크가 발견되고, 중점이 E 분포의 근사 형상의 지식에 기초하여 보간된다. 일부 실시예들 중 제 2 접근방식에서, 판독 데이터 0/1 균형이 40/60인 D1 분포의 점(0V 측정치로부터 반대 점)이 발견된다. 그 후, 60/40과 40/60 관측들 사이의 계산된 중점이 새로운 바람직한 판독 임계치를 설정하기 위해 사용된다. 계산된 중점은 2개의 디바이스 임계 전압 분포들의 추가의 지식 및/또는 측정치를 갖는 더 큰 정밀도로 결정될 수 있다.
[0048] 일부 실시예들에서, 보간된 점들은 모두 판독 균형점과 동일측상에 있다. 예를 들어, 제 1 판독 임계 샘플링 점(X)이 75/25 판독 데이터 0/1 균형을 산출하고, 제 2 판독 임계 샘플링 점(Y)이 62.5/37.5를 산출한다는 것을 알면, 판독 균형점은 Y +/- (X-Y)에 근접하고, 여기서, '+' 대 '-'는 Y가 X 보다 작은지에 의존한다. 판독 균형점의 방향은 50/50에 더 근접하게 판독 데이터 0/1 균형을 이동하는 것에 대응하는 방향이다. 제공된 예에서, X로부터 Y를 향한 방향이다. 디바이스 임계 전압 분포들의 지식은 표시된 단순한 선형 보간 보다는 더욱 정확한 보간을 산출한다.
리텐션 드리프트 트래킹
[0049] 다양한 실시예들 및/또는 사용 시나리오들에서, NVM에서의 디바이스 임계 전압 분포들은 시간을 통해 시프트하고, (예를 들어, 하드 판정 디코딩일 때) 판독 에러를 야기한다. 디바이스 임계 전압 분포들이 시프트하기 때문에, 이전에는 특정한 판독 임계치 아래(또는 위)였던 값들은 특정한 판독 임계치 위(또는 아래)가 되고, 비트 에러를 야기한다. 예를 들어, D1 분포로서 이전에 저장된 (그리고 D1 분포에 있는 것으로 고려된) 값이 D2 분포에 있는 것으로 결정되어서, 비트 에러를 발생시킨다. 작은 수의 비트 에러들이 정정가능하지만, 충분한 수의 비트 에러들은 정정불가능한(예를 들어, 하드 판정 디코딩) 에러를 야기한다. 일부 실시예들 및/또는 사용 시나리오들에서, 그렇지 않으면 발생하는 정정불가능한(예를 들어, 하드 판정 디코딩) 에러는, 판독 임계치들의 순향적 조정을 통해, 예를 들어, 정정불가능한 에러 검출과 독립적으로 판독 임계치들을 조정하는 리텐션 드리프트 트래킹을 통해 회피가능하다.
예시적인 실시예들
[0050] 상세한 설명에 대한 도입부를 끝내며, 후속하는 것은 본원에 설명된 개념들에 따른 다양한 실시예 타입들의 추가적인 설명을 제공하면서 "EC들"(예시적인 조합들)로서 명시적으로 열거된 적어도 일부를 포함하는 예시적인 실시예들의 집합이다; 이들 예들은 상호 배타적이거나, 완벽한 것(exhaustive)이거나 제한적인 것을 뜻하지 않는다; 그리고 본 발명은 이들 예시적인 실시예들로 제한되는 것이 아니라, 오히려 발행된 청구항들의 범위 내의 모든 가능한 수정들 및 변형들 그리고 이들의 등가물들을 포괄한다.
[0051] EC1) 방법으로서,
비휘발성 메모리의 페이지들의 복수의 그룹들 중 특정한 하나를 프로그래밍하는 것에 따라, 프로그래밍시의 전압 드리프트 레퍼런스 타임스탬프의 샘플링된 값을 기록하는 단계; 및
페이지들의 특정한 그룹의 페이지들 일부 또는 모두의 프로그래밍에 후속한 판독에 따라, 전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값 및 판독시의 전압 드리프트 레퍼런스 타임스탬프의 샘플값에 적어도 부분적으로 기초하여 판독의 전압 임계치를 결정하는 단계
를 포함하는, 방법.
[0052] EC2) EC1 방법에 있어서, 전압 드리프트 레퍼런스 타임스탬프의 샘플값들은 비휘발성 메모리의 레퍼런스 위치의 전압 임계치에 따르는, 방법.
[0053] EC3) EC1 방법에 있어서, 전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값 및 판독시의 전압 드리프트 레퍼런스 타임스탬프의 샘플값이 특정한 차이 미만만큼 상이할 때 디폴트 전압 임계치를 판독의 전압 임계치로서 사용하는 단계를 더 포함하는, 방법.
[0054] EC4) EC1 방법에 있어서,
레퍼런스 위치의 현재 전압 임계치를 결정하기 위해 비휘발성 메모리의 레퍼런스 위치를 주기적으로 샘플링하는 단계를 더 포함하고,
주기적으로 샘플링하는 단계는 전압 드리프트 레퍼런스 타임스탬프의 샘플값들을 적어도 부분적으로 결정하는, 방법.
[0055] EC5) EC4 방법에 있어서, 레퍼런스 위치는 비휘발성 메모리의 페이지인, 방법.
[0056] EC6) EC4 방법에 있어서, 레퍼런스 위치는 페이지들의 특정한 그룹의 페이지들 중 하나인, 방법.
[0057] EC7) EC4 방법에 있어서, 레퍼런스 위치는 페이지들의 특정한 그룹의 페이지들 중 적어도 하나와 동일한 비휘발성 메모리의 블록에 있는, 방법.
[0058] EC8) EC4 방법에 있어서, 전압 드리프트 레퍼런스 타임스탬프의 샘플값들 각각은 각각의 생성 번호 및 각각의 임계 부분을 포함하고, 생성 번호는 마스터 생성 번호에 따르고, 임계 부분은 연관된 주기적 샘플링시의 레퍼런스 위치의 현재 전압 임계치에 따르는, 방법.
[0059] EC9) EC7 방법에 있어서, 레퍼런스 위치의 현재 전압 임계치가 한계를 초과할 때, 레퍼런스 위치를 업데이트하고 마스터 생성 번호를 증분하는 단계를 더 포함하는, 방법.
[0060] EC10) 방법으로서,
정상(넌-시스템-레퍼런스(non-system-reference) 블록 기록의 일부로서, 정상 데이터 페이지들 및 하나 또는 그 초과의 시스템 레퍼런스 페이지들을 갖는 블록을 기록하는 단계;
배경 시스템 작업으로 일부로서 그리고 블록으로부터 정상 페이지 판독들을 예상하여, 하나 또는 그 초과의 시스템 레퍼런스 페이지들의 시스템 판독들에 적어도 기초하여 블록에 대한 최적의 판독 임계 전압을 주기적으로 결정하는 단계; 및
블록에 대한 소정의 최적의 판독 임계 전압을 사용하여, 예상된 정상 페이지 판독들 중 정상 페이지 판독을 수행하는 단계를 포함하는, 방법.
[0061] EC11) 방법으로서,
적어도 페이지들의 그룹으로 구성된 비휘발성 메모리의 복수의 페이지들을 기록하는 단계 ― 기록된 복수의 페이지들은 판독 임계 전압 시프트들을 트래킹하는데 적어도 부분적으로 사용하기 위한 정상(넌-시스템-레퍼런스) 페이지들 및 하나 또는 그 초과의 시스템 레퍼런스 페이지들을 포함함 ―;
제 1 타이밍 및 제 1 최적화 기준에 따라, 시스템 레퍼런스 페이지들 각각에 대해, 최적의 레퍼런스 페이지 판독 임계 전압을 반복적으로 결정하는 단계;
제 2 타이밍 및 제 2 최적화 기준에 따라, 각 그룹에 대해, 적어도 가장 최근에 결정된 레퍼런스 페이지 판독 임계 전압의 함수로서 최적의 레퍼런스 그룹 판독 임계 전압을 반복적으로 결정하는 단계; 및
온-디맨드(on-demand) 판독될 정상 페이지들 중 적어도 하나의 정상 페이지에 대해, 가장 최근에 결정된 최적의 레퍼런스 그룹 판독 임계 전압들로부터, 판독될 페이지가 대응하는 그룹에 적어도 부분적으로 기초하여 동적으로 선택된 온-디맨드 판독 임계 전압을 사용하여 적어도 하나의 정상 페이지를 판독하는 단계
를 포함하는, 방법.
[0062] EC12) EC11 방법에 있어서,
최적의 레퍼런스 페이지 판독 임계 전압들 중 하나가 허용오차(tolerance) 외부에 있는지 검출하고 검출된 허용오차 외부의 최적의 레퍼런스 페이지 판독 임계 전압에 대응하는 시스템 레퍼런스 페이지를 재프로그래밍하는 단계를 더 포함하는, 방법.
[0063] EC13) EC11 방법에 있어서,
제 3 타이밍에 따라, 각 시스템 레퍼런스 페이지에 대해, 결정된 최적의 레퍼런스 페이지 판독 임계 전압이 ( 프로그램가능한/구성가능한 값 보다 크게) 과도하게 시프트되는지를 반복적으로 평가하고, 이 평가에 기초하여, 시스템 레퍼런스 페이지를 재프로그래밍하며 각각의 레퍼런스 페이지 생성 카운트를 증분하는 단계; 및
제 1 필드로서 인코딩된 결정된 판독 임계 전압들 중 적어도 일부를 스토리지 표현에 저장하는 단계 ― 스토리지 표현은 제 1 필드와 연관된 레퍼런스 페이지 생성 카운트를 인코딩하는 제 2 필드를 더 포함함 ―; 를 더 포함하는, 방법.
[0064] EC14) EC 11 방법에 있어서, 온-디맨드 판독 임계 전압은 판독될 페이지가 최종 기록될 때 사용된 임계치에 대해 시프트되는, 방법.
[0065] EC15) EC11 방법에 있어서, 결정된 판독 임계 전압들 중 적어도 일부는 인코딩된 복수의 비트들로서 저장되는, 방법.
[0066] EC16) EC11 방법에 있어서, 결정된 판독 임계 전압들 중 적어도 일부는 값에서 고속 시프트들과 연관된 판독 임계 전압의 적어도 일부 영역들에서 더 큰 해상도의 표현을 제공하기 위해 매핑을 사용하여 인코딩된 복수의 비트들로서 저장되는, 방법.
[0067] EC17) EC11 방법에 있어서, 결정된 판독 임계 전압들 중 적어도 일부는 스토리지 표현에 제 1 필드로서 인코딩되어 저장되고, 스토리지 표현은 제 1 필드와 연관된 레퍼런스 페이지 생성을 식별하는 제 필드를 더 포함하는, 방법.
[0068] EC18) EC17 방법에 있어서, 레퍼런스 페이지 생성 필드는 연속적인 상이한 레퍼런스 페이지들 사이를 구별하는, 방법.
[0069] EC19) EC17 방법에 있어서, 레퍼런스 페이지 생성 필드는 동일한 레퍼런스 페이지의 연속적인 재프로그래밍들 사이를 구별하는, 방법.
[0070] EC20) EC17 방법에 있어서, 제 1 필드 및 제 2 필드는 스토리지 표현의 최하위 비트들 및 최상위 비트들을 각각 포함하는, 방법.
[0071] EC21) EC11 방법에 있어서, 시스템 레퍼런스 페이지들은 ECC 유닛들 및 ECC 블록들 중 적어도 하나를 포함하는, 방법.
[0072] EC22) EC11 방법에 있어서, 제 1 타이밍 및 제 2 타이밍은 동일한, 방법.
[0073] EC23) EC11 방법에 있어서, 제 1 타이밍 및 제 2 타이밍은 상이한, 방법.
[0074] EC24) EC11 방법에 있어서, 제 1 타이밍 및 제 2 타이밍 중 적어도 하나는 판독 임계 전압 시프트가 동작의 덜 선형적인(less-linear) 영역에 진입하였다는 결정에 따라 변경되는, 방법.
[0075] EC25) EC11 방법에 있어서, 제 1 타이밍 및 제 2 타이밍 중 적어도 하나는 판독 임계 전압들 중 하나의 변화율에 비례하여 샘플링하기 위해 적응형 타이밍을 포함하는, 방법.
[0076] EC26) EC11 방법에 있어서, 제 1 타이밍 및 제 2 타이밍 중 적어도 하나는 매일 일회, 매주 일회, 또는 매월 일회의 선택된 공칭 간격에 적어도 부분적으로 기초한 타이밍을 포함하는, 방법.
[0077] EC27) EC11 방법에 있어서, 제 1 타이밍 및 제 2 타이밍 중 적어도 하나는 비휘발성 메모리의 타입, 판독 임계 전압들 중 하나의 변화율의 이력, 온도, 및 경과 시간 중 하나 또는 그 초과의 것에 적어도 부분적으로 기초한 타이밍을 포함하는, 방법.
[0078] EC28) EC11 방법에 있어서, 제 1 타이밍 및 제 2 타이밍 중 적어도 하나는 파워-온(power-on) 이벤트들, 리셋 이벤트들, 및 웨이크업 이벤트들에 적어도 부분적으로 기초한 타이밍을 포함하는, 방법.
[0079] EC29) EC11 방법에 있어서, 판독하는 단계는 이전의 결정과 연관된 레이턴시를 발생시키지 않고 최적의 레퍼런스 그룹 판독 임계 전압의 이전의 결정으로부터 이익을 얻는, 방법.
[0080] EC30) EC11 방법에 있어서, 온 디맨드 페이지 판독은 a) 시스템 레퍼런스 페이지들 이외의 시스템 페이지; b) 넌-시스템 페이지; 및 c) 사용자 페이지 중 선택된 하나인, 방법.
[0081] EC31) EC11 방법에 있어서, 시스템 레퍼런스 페이지들은 비휘발성 메모리의 하나 또는 그 초과의 다이상에 상주하는, 방법.
[0082] EC32) EC11 방법에 있어서, 온-디맨드 판독 임계 전압은 비휘발성 메모리의 동일한 다이상의 모든 레퍼런스 페이지들의 평균인, 방법.
[0083] EC33) EC11 방법에 있어서, 온-디맨드 판독 임계 전압은 비휘발성 메모리의 하나 또는 그 초과의 다이상의 모든 레퍼런스 페이지들의 평균인, 방법.
[0084] EC34) EC11 방법에 있어서, 비휘발성 메모리는 I/O 디바이스의 하나 또는 그 초과의 다이상에 구성되는, 방법.
[0085] EC35) EC34 방법에 있어서, I/O 디바이스는 스토리지 디바이스인, 방법.
[0086] EC36) EC34 방법에 있어서, I/O 디바이스는 고체 상태 드라이브(SSD)인, 방법.
[0087] EC37) EC34 방법에 있어서, 온-디맨드 판독 임계 전압은 다이-평균값인, 방법.
[0088] EC38) EC34 방법에 있어서, 온-디맨드 판독 임계 전압은 I/O 디바이스-평균값인, 방법.
[0089] EC39) EC11 방법에 있어서, 결정된 최적의 레퍼런스 페이지 판독 임계 전압은 판독 에러들을 최소화시키는 판독 임계 전압들인, 방법.
[0090] EC40) EC11 방법에 있어서, 결정된 최적의 레퍼런스 페이지 판독 임계 전압은 프로그래밍에서 사용된 분포를 최상으로 생성하는(프로그래밍에서 사용된 분포의 소정의/프로그램가능한/구성가능한 에러 한계내에서 매칭하는 결과들을 가능하게 하는) 판독 임계 전압인, 방법.
[0091] EC41) EC11 방법에 있어서, 프로그래밍은 암호화에서 사용되고, 결정된 최적의 레퍼런스 페이지 판독 임계 전압은 0들과 1들의 50-50 균형 분포를 생성하는 판독 임계 전압인, 방법.
[0092] EC42) EC11에 있어서, 그룹은 R-블록인, 방법.
[0093] EC43) EC11 방법에 있어서, 판독은 리텐션 시간 및 리텐션 온도 중 적어도 하나 또는 그 초과의 것의 함수인 판독 임계 전압 시프트들에 대해 보상되는, 방법.
[0094] EC44) 방법으로서,
비휘발성 메모리의 페이지들의 복수의 그룹들 중 특정한 하나를 프로그래밍하는 것과 연관된 전압 드리프트 레퍼런스 타임스탬프의 샘플링된 값을 기록하는 단계; 및
전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값 및 판독과 연관된 전압 드리프트 레퍼런스 타임스탬프의 샘플값에 적어도 부분적으로 기초하여, 프로그래밍된 특정한 그룹의 페이지들 중 적어도 일부의 판독의 전압 임계치를 결정하는 단계
를 포함하는, 방법.
[0095] EC45) EC44 방법에 있어서, 전압 드리프트 레퍼런스 타임스탬프의 샘플값들은 비휘발성 메모리의 하나 또는 그 초과의 레퍼런스 위치들의 전압 임계치에 따르는, 방법.
[0096] EC46) EC44 방법에 있어서, 판독시의 전압 드리프트 레퍼런스 타임스탬프의 샘플값에 관하여 특정한 차이 미만만큼 상이한 전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값에 후속하여, 디폴트 전압 임계치를 판독의 전압 임계치로서 사용하는 단계를 더 포함하는, 방법.
[0097] EC47) EC44 방법에 있어서,
레퍼런스 위치의 현재 전압 임계치를 결정하기 위해 비휘발성 메모리의 레퍼런스 위치를 주기적으로 샘플링하는 단계를 더 포함하고,
주기적으로 샘플링하는 단계는 전압 드리프트 레퍼런스 타임스탬프의 샘플값들을 적어도 부분적으로 결정하는, 방법.
[0098] EC48) EC47 방법에 있어서, 레퍼런스 위치는 비휘발성 메모리의 페이지인, 방법.
[0099] EC49) EC47 방법에 있어서, 레퍼런스 위치는 페이지들의 특정한 그룹의 페이지들 중 하나인, 방법.
[0100] EC50) EC47 방법에 있어서, 레퍼런스 위치는 페이지들의 특정한 그룹의 페이지들 중 적어도 하나와 동일한 비휘발성 메모리의 블록에 있는, 방법.
[0101] EC51) EC47 방법에 있어서, 전압 드리프트 레퍼런스 타임스탬프의 샘플값들 중 적어도 일부는 각각의 생성 번호 및 각각의 임계 부분을 각각 포함하고, 생성 번호는 마스터 생성 번호에 따르고, 임계 부분은 연관된 주기적 샘플링시의 레퍼런스 위치의 현재 전압 임계치에 따르는, 방법.
[0102] EC52) EC51 방법에 있어서, 한계를 초과하는 레퍼런스 위치의 현재 전압 임계치에 후속하여, 레퍼런스 위치를 업데이트하고 마스터 생성 번호를 증분하는 단계를 더 포함하는, 방법.
[0103] EC53) EC44 방법에 있어서, 전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값은 프로그래밍의 시간이고, 판독과 연관된 전압 드리프트 레퍼런스 타임스탬프의 샘플값은 판독의 시간인, 방법.
[0104] EC54) EC44 방법에 있어서, 전압 드리프트 레퍼런스 타임스탬프들 중 적어도 일부는 레퍼런스 위치들을 포함하는 전압 드리프트 레퍼런스의 하나 또는 그 초과의 최적의 판독 임계 전압들의 결정된 세트를 각각 포함하는, 방법.
[0105] EC55) EC54) 방법에 있어서, 비휘발성 메모리는 SLC 메모리를 포함하고, 결정된 세트는 하나 또는 그 초과의 최적의 판독 임계 전압들 중 단일의 최적의 판독 임계 전압을 포함하는, 방법.
[0106] EC56) EC54) 방법에 있어서, 비휘발성 메모리는 MLC 메모리를 포함하고, 결정된 세트는 하나 또는 그 초과의 최적의 판독 임계 전압들 중 복수의 최적의 판독 임계 전압들을 포함하는, 방법.
[0107] EC57) EC54 방법에 있어서, 전압 드리프트 레퍼런스 타임스탬프들 중 적어도 일부를 시간의 각각의 표현들과 연관시키는 단계를 더 포함하는, 방법.
[0108] EC58) EC57 방법에 있어서, 시간의 각각의 표현들은 시스템 이벤트에 대한 오프셋 카운터에 따르는, 방법.
[0109] EC59) EC57 방법에 있어서, 시간의 각각의 표현들은 실제 시간-클록으로부터 유도된 값에 따르는, 방법.
[0110] EC60) 장치로서,
비휘발성 메모리의 페이지들의 복수의 그룹들 중 특정한 하나를 프로그래밍하는 것과 연관된 전압 드리프트 레퍼런스 타임스탬프의 샘플링된 값을 기록하기 위한 수단; 및
전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값 및 판독과 연관된 전압 드리프트 레퍼런스 타임스탬프의 샘플값에 적어도 부분적으로 기초하여, 프로그래밍된 특정한 그룹의 페이지들 중 적어도 일부의 판독의 전압 임계치를 결정하기 위한 수단
을 포함하는, 장치.
[0111] EC61) EC60 장치에 있어서, 전압 드리프트 레퍼런스 타임스탬프의 샘플값들은 비휘발성 메모리의 레퍼런스 위치의 전압 임계치에 따르는, 장치.
[0112] EC62) EC60 장치에 있어서, 판독시의 전압 드리프트 레퍼런스 타임스탬프의 샘플값에 관하여 특정한 차이 미만만큼 상이한 전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값에 후속하여, 디폴트 전압 임계치를 판독의 전압 임계치로서 사용하기 위한 수단을 더 포함하는, 장치.
[0113] EC63) EC60 장치에 있어서,
레퍼런스 위치의 현재 전압 임계치를 결정하기 위해 비휘발성 메모리의 레퍼런스 위치를 주기적으로 샘플링하기 위한 수단을 더 포함하고,
주기적으로 샘플링하는 것은 전압 드리프트 레퍼런스 타임스탬프의 샘플값들을 적어도 부분적으로 결정하는, 장치.
[0114] EC64) EC63 장치에 있어서, 레퍼런스 위치는 비휘발성 메모리의 페이지인, 장치.
[0115] EC65) EC63 장치에 있어서, 레퍼런스 위치는 페이지들의 특정한 그룹의 페이지들 중 하나인, 장치.
[0116] EC66) EC63 장치에 있어서, 레퍼런스 위치는 페이지들의 특정한 그룹의 페이지들 중 적어도 하나와 동일한 비휘발성 메모리의 블록에 있는, 장치.
[0117] EC67) EC63 장치에 있어서, 전압 드리프트 레퍼런스 타임스탬프의 샘플값들 중 적어도 일부는 각각의 생성 번호 및 각각의 임계 부분을 각각 포함하고, 생성 번호는 마스터 생성 번호에 따르고, 임계 부분은 연관된 주기적 샘플링시의 레퍼런스 위치의 현재 전압 임계치에 따르는, 장치.
[0118] EC68) EC67 장치에 있어서, 한계를 초과하는 레퍼런스 위치의 현재 전압 임계치에 후속하여, 레퍼런스 위치를 업데이트하고 마스터 생성 번호를 증분하기 위한 수단을 더 포함하는, 장치.
[0119] EC69) 프로세싱 엘리먼트에 의해 실행될 때, 프로세싱 엘리먼트로 하여금, 하기의 동작들을 수행하게 하는 명령들의 세트가 저장된 비일시적 유형의 컴퓨터 판독가능 매체로서, 동작들은,
비휘발성 메모리의 페이지들의 복수의 그룹들 중 특정한 하나를 프로그래밍하는 것과 연관된 전압 드리프트 레퍼런스 타임스탬프의 샘플링된 값을 기록하는 것; 및
전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값 및 판독과 연관된 전압 드리프트 레퍼런스 타임스탬프의 샘플값에 적어도 부분적으로 기초하여, 프로그래밍된 특정한 그룹의 페이지들 중 적어도 일부의 판독의 전압 임계치를 결정하는 것
을 포함하는, 비일시적 유형의 컴퓨터 판독가능 매체.
[0120] EC70) EC69 비일시적 유형의 컴퓨터 판독가능 매체에 있어서, 전압 드리프트 레퍼런스 타임스탬프의 샘플값들은 비휘발성 메모리의 레퍼런스 위치의 전압 임계치에 따르는, 비일시적 유형의 컴퓨터 판독가능 매체.
[0121] EC71) EC69 비일시적 유형의 컴퓨터 판독가능 매체에 있어서, 동작들은, 판독시의 전압 드리프트 레퍼런스 타임스탬프의 샘플값에 관하여 특정한 차이 미만만큼 상이한 전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값에 후속하여, 디폴트 전압 임계치를 판독의 전압 임계치로서 사용하는 것을 더 포함하는, 비일시적 유형의 컴퓨터 판독가능 매체.
[0122] EC72) EC69 비일시적 유형의 컴퓨터 판독가능 매체에 있어서, 동작들은,
레퍼런스 위치의 현재 전압 임계치를 결정하기 위해 비휘발성 메모리의 레퍼런스 위치를 주기적으로 샘플링하는 것을 더 포함하고,
주기적으로 샘플링하는 것은 전압 드리프트 레퍼런스 타임스탬프의 샘플값들을 적어도 부분적으로 결정하는, 비일시적 유형의 컴퓨터 판독가능 매체.
[0123] EC73) EC72 비일시적 유형의 컴퓨터 판독가능 매체에 있어서, 레퍼런스 위치는 비휘발성 메모리의 페이지인, 비일시적 유형의 컴퓨터 판독가능 매체.
[0124] EC74) EC72 비일시적 유형의 컴퓨터 판독가능 매체에 있어서, 레퍼런스 위치는 페이지들의 특정한 그룹의 페이지들 중 하나인, 비일시적 유형의 컴퓨터 판독가능 매체.
[0125] EC75) EC72 비일시적 유형의 컴퓨터 판독가능 매체에 있어서, 레퍼런스 위치는 페이지들의 특정한 그룹의 페이지들 중 적어도 하나와 동일한 비휘발성 메모리의 블록에 있는, 비일시적 유형의 컴퓨터 판독가능 매체.
[0126] EC76) EC72 비일시적 유형의 컴퓨터 판독가능 매체에 있어서, 전압 드리프트 레퍼런스 타임스탬프의 샘플값들 중 적어도 일부는 각각의 생성 번호 및 각각의 임계 부분을 각각 포함하고, 생성 번호는 마스터 생성 번호에 따르고, 임계 부분은 연관된 주기적 샘플링시의 레퍼런스 위치의 현재 전압 임계치에 따르는, 비일시적 유형의 컴퓨터 판독가능 매체.
[0127] EC77) EC76 비일시적 유형의 컴퓨터 판독가능 매체에 있어서, 동작들은, 한계를 초과하는 레퍼런스 위치의 현재 전압 임계치에 후속하여, 레퍼런스 위치를 업데이트하고 마스터 생성 번호를 증분하는 것을 더 포함하는, 비일시적 유형의 컴퓨터 판독가능 매체.
시스템
[0128] 일부 실시예들에서, SSD와 같은 I/O 디바이스들은 SSD 제어기를 포함한다. SSD 제어기는 SSD의 호스트 인터페이스와 NVM 사이의 브리지로서 작용하고, SSD의 호스트 인터페이스를 통해 컴퓨팅 호스트로부터 전송된 호스트 프로토콜의 커맨드들을 실행한다. 커맨드들 중 적어도 일부는 SSD에게 컴퓨팅 호스트로부터 및 컴퓨팅 호스트로 각각 전송된 데이터로 NVM을 기록하고 판독하도록 지시한다. 다른 실시예들에서, SSD 제어기는 호스트 프로토콜의 LBA들과 NVM에서의 물리적 스토리지 어드레스들 사이를 변환(translate)하는데 맵의 사용을 가능하게 한다. 다른 실시예들에서, 맵의 적어도 일부는 I/O 디바이스의 사설 스토리지(컴퓨팅 호스트에는 보이지 않음)를 위해 사용된다. 예를 들어, 컴퓨팅 호스트에 의해 액세스불가능한 LBA들의 일부가 로그들, 통계들, 또는 다른 사설 데이터에 대한 액세스를 관리하기 위해 I/O 다바이스에 의해 사용된다.
[0129] 일부 실시예들에서, NVM에서의 가변 사이즈 양자들(quanta)의 압축된 데이터에 액세스하는 것은 일부 사용 시나리오들에서 개선된 스토리지 효율을 제공한다. 예를 들어, SSD 제어기는 (예를 들어, 디스크 기록 커맨드에 관하여) 컴퓨팅 호스트로부터 (비압축) 데이터를 수신하고, 데이터를 압축하며, 압축된 데이터를 플래시 메모리에 저장한다. (예를 들어, 디스크 판독 커맨드에 관한) 컴퓨팅 호스트로부터의 후속 요청에 응답하여, SSD 제어기는 플래시 메모리로부터의 압축된 데이터를 판독하고, 압축된 데이터를 압축해제하여, 압축해제된 데이터를 컴퓨팅 호스트에 제공한다. 압축된 데이터는 가변 사이즈 양자들에 따라 플래시 메모리에 저장되고, 양자들 사이즈는 예를 들어, 압축 알고리즘, 동작 모드, 및 다양한 데이터에 대한 압축 유효성으로 인해 변한다. SSD 제어기는 헤더(들)가 플래시 메모리에서 어디에 저장되는지를 결정하기 위해 포함된 맵 테이블을 컨설팅함으로써 부분적으로 데이터를 압축해제한다. SSD 제어기는 적절한 (압축된) 데이터가 플래시 메모리에서 어디에 저장되는지를 결정하기 위해 플래시 메모리로부터 획득된 헤더(들)를 분석한다. SSD 제어기는 압축해제된 데이터를 생성하여 컴퓨팅 호스트에 제공하기 위해 플래시 메모리로부터의 적절한 데이터를 압축해제한다. 본 출원에서, 압축해제(uncompress)(및 그것의 변형들)는 비압축(decompress)(및 그것의 변형들)과 동의어이다.
[0130] 다양한 실시예들에서, SSD 제어기는 컴퓨팅 호스트와 인터페이스하기 위한 호스트 인터페이스, 플래시 메모리와 같은 NVM와 인터페이스하기 위한 인터페이스, 및 인터페이스들을 제어하고 압축 및 압축해제를 수행(및/또는 그 수행의 다양한 양태들을 제어)하기 위한 회로 뿐만 아니라 독립 실리콘 엘리먼트들을 갖는 하위 레벨 에러 정정, 상위 레벨 에러 정정, 및 동적 상위 레벨 리던던시 모드 관리를 포함한다.
[0131] 다양한 실시예들에 따르면, 일부 호스트 인터페이스들은 USB 인터페이스 표준, CF 인터페이스 표준, MMC 인터페이스 표준, eMMC 인터페이스 표준, 썬더볼트(Thunderbolt) 인터페이스 표준, UFS 인터페이스 표준, SD 인터페이스 표준, 메모리 스틱 인터페이스 표준, xD-픽처 카드 인터페이스 표준, IDE 인터페이스 표준, SATA 인터페이스 표준, SCSI 인터페이스 표준, SAS 인터페이스 표준, 및 PCIe 인터페이스 표준 중 하나 또는 그 초과와 호환가능하다. 다양한 실시예들에 따르면, 컴퓨팅 호스트는 컴퓨터, 워크스테이션 컴퓨터, 서버 컴퓨터, 스토리지 서버, SAN, NAS 디바이스, DAS 디바이스, 스토리지 기구, PC, 랩탑 컴퓨터, 노트북 컴퓨터, 넷북 컴퓨터, 태블릿 디바이스 또는 컴퓨터, 울트라북 컴퓨터, (e-판독기와 같은) 전자 판독 디바이스, PDA, 네비게이션 시스템, (핸드헬드) GPS 디바이스, 자동 제어 시스템, 자동 미디어 제어 시스템 또는 컴퓨터, 프린터, 복사기 또는 팩스 머신 또는 일체형(all-in-one) 디바이스, POS 디바이스, 캐시-레지스터, 미디어 플레이어, 텔레비전, 미디어 리코더, DVR, 디지털 카메라, 셀룰러 핸드셋, 코드리스 전화 핸드셋, 및 전자 게임 중 모두 또는 임의의 부분들이다. 일부 실시예들에서, (SAS/SATA 브리지와 같은) 인터페이싱 호스트는 컴퓨팅 호스트 및/또는 컴퓨팅 호스트에 대한 브리지로서 동작한다.
[0132] 다양한 실시예들에서, SSD 제어기는 하나 또는 그 초과의 프로세서들을 포함한다. 프로세서들은 SSD 제어기의 동작을 제어하고 그리고/또는 수행하기 위해 펌웨어를 실행한다. SSD 제어기는 커맨드들 및/또는 상태 뿐만 아니라 데이터를 전송 및 수신하기 위해 컴퓨팅 호스트와 통신한다. 컴퓨팅 호스트는 운영 시스템, 드라이버, 및 애플리케이션 중 하나 또는 그 초과의 것을 실행한다. 컴퓨팅 호스트에 의한 SSD 컴퓨터와의 통신은 옵션으로 및/또는 선택적으로 드라이버 및/또는 애플리케이션을 통한다. 제 1 예에서, SSD 제어기로의 모든 통신은 드라이버를 통해 이루어지고, 애플리케이션은 드라이버가 SSD 제어기에 대한 특정한 커맨드로 변환하는 상위 레벨 커맨드들을 드라이버에 제공한다. 제 2 예에서, 드라이버는 바이패스 모드를 구현하고, 애플리케이션은 드라이버를 통해 특정한 커맨드들을 SSD 제어기에 전송하도록 인에이블된다. 제 3 예에서, PCIe SSD 제어기는 하나 또는 그 초과의 가상 함수(VF)들을 지원하고, 이는 구성되면, 애플리케이션이 드라이버를 바이패스하여 SSD 제어기와 직접 통신하게 할 수 있다.
[0133] 다양한 실시예들에 따르면, 일부 SSD들은 HDD들, CD 드라이브들 및 DVD 드라이브들과 같은 자기 및/또는 광학 비휘발성 스토리지에 의해 이용되는 폼-팩터들, 전기적 인터페이스들 및/또는 프로토콜들과 호환가능하다. 다양한 실시예들에서, SSD들은 제로 또는 그 초과의 패리티 코드들, 제로 또는 그 초과의 RS 코드들, 제로 또는 그 초과의 BCH 코드들, 제로 또는 그 초과의 비터비(Viterbi) 또는 다른 트렐리스(trellis) 코드들 및 제로 또는 그 초과의 LDPC 코드들의 다양한 조합들을 이용한다.
[0134] 도 1a는 비휘발성 메모리(NVM) 엘리먼트들(예를 들어, 플래시 메모리들)을 관리하기 위해 (예를 들어, 0/1 균형 관리 및/또는 리텐션 드리프트 트래킹 기술들을 통해) 판독 임계치들의 최적화를 구현하는 고체 상태 디스크(SSD) 제어기(100)를 포함하는 SSD(101)의 선택된 상세사항들을 예시한다. SSD 제어기(100)는 하나 또는 그 초과의 외부 인터페이스(110)들을 통해 호스트(예를 들어, 도 1b의 호스트(102))에 통신가능하게 커플링된다. 다양한 실시예들에 따르면, 외부 인터페이스들(110)은 SATA 인터페이스, SAS 인터페이스, PCIe 인터페이스, 섬유 채널 인터페이스, (10 기가바이트 이더넷과 같은) 이더넷 인터페이스, 임의의 선행 인터페이스들의 비표준 버전, 커스텀 인터페이스, 또는 스토리지 및/또는 통신 및/또는 컴퓨팅 디바이스들을 상호접속하기 위해 사용된 임의의 다른 타입의 인터페이스 중 하나 또는 그 초과의 것이다. 예를 들어, 일부 실시예들에서, SSD 제어기(100)는 SATA 인터페이스 및 PCIe 인터페이스를 포함한다.
[0135] SSD 제어기(100)는 플래시 디바이스(192)의 하나 또는 그 초과와 같은 하나 또는 그 초과의 스토리지 디바이스들을 포함하는 NVM(199)에 하나 또는 그 초과의 디바이스 인터페이스들(190)을 통해 통신가능하게 더 커플링된다. 다양한 실시예들에 따르면, 디바이스 인터페이스들(190)은 비동기 인터페이스, 동기 인터페이스, 단일 데이터 레이트(SDR) 인터페이스, 더블 데이터 레이트(DDR) 인터페이스, DRAM-호환가능 DDR 또는 DDR2 동기 인터페이스, ONFI 2.2 또는 ONFI 3.0 호환가능 인터페이스와 같은 ONFI 호환가능 인터페이스, 토글 모드 호환가능 플래시 인터페이스, 임의의 선행 인터페이스들의 비표준 버전, 커스텀 인터페이스, 또는 스토리지 디바이스들에 접속하기 위해 사용된 임의의 다른 타입의 인터페이스 중 하나 또는 그 초과의 것이다.
[0136] 각 플래시 디바이스(192)는 일부 실시예들에서, 하나 또는 그 초과의 개별 플래시 다이(194)를 갖는다. 플래시 디바이스(192)의 특정한 하나의 타입에 따르면, 특정한 플래시 디바이스(192)에서의 복수의 플래시 다이(194)는 옵션으로 및/또는 선택적으로 병렬로 액세스가능하다. 플래시 디바이스(192)는 SSD 제어기(100)에 통신가능하게 커플링하도록 인에이블된 스토리지 디바이스의 일 타입을 단지 나타낸다. 다양한 실시예들에서, SLC NAND 플래시 메모리, MLC NAND 플래시 메모리, NOR 플래시 메모리, 폴리실리콘 또는 실리콘 질화물 기술 기반 전하 스토리지 셀들을 사용하는 플래시 메모리, 2차원 또는 3차원 기술 기반 플래시 메모리, 판독 전용 메모리, 정적 랜덤 액세스 메모리, 동적 랜덤 액세스 메모리, 강자성 메모리, 위상 변화 메모리, 레이스트랙(racetrack) 메모리, ReRAM, 또는 임의의 다른 타입의 메모리 디바이스 또는 스토리지 매체와 같은 임의의 타입의 스토리지 디바이스가 사용가능하다.
[0137] 다양한 실시예들에 따르면, 디바이스 인터페이스들(190)은 버스 당 하나 또는 그 초과의 플래시 디바이스(192)를 갖는 하나 또는 그 초과의 버스들, 버스 당 하나 또는 그 초과의 플래시 디바이스(192)를 갖는 버스들의 하나 또는 그 초과의 그룹들 ― 그룹에서의 버스들은 일반적으로 병렬로 액세스됨 ―, 또는 디바이스 인터페이스들(190)상의 하나 또는 그 초과의 플래시 디바이스(192)의 임의의 다른 구성으로서 구성된다.
[0138] 도 1a에 계속하여, SSD 제어기(110)는 호스트 인터페이스들(111), 데이터 프로세싱(121), 버퍼(131), 맵(141), 리사이클러(151), ECC(161), 디바이스 인터페이스 로직(191), 및 CPU(171)와 같은 하나 또는 그 초과의 모듈들을 갖는다. 도 1a에 예시된 특정한 모듈들 및 상호접속들은 단지 하나의 실시예를 나타내며, 예시되지 않은 추가의 모듈들 뿐만 아니라 모듈들 중 일부 또는 모두의 다수의 배열들 및 상호접속들이 구상된다. 제 1 예에서, 일부 실시예들에서, 듀얼-포팅(dual-porting)을 제공하기 위해 2개 또는 그 초과의 호스트 인터페이스들(111)이 존재한다. 제 2 예에서, 일부 실시예들에서, 데이터 프로세싱(121) 및/또는 ECC(161)는 버퍼(131)와 조합된다. 제 3 예에서, 일부 실시예들에서, 호스트 인터페이스들(111)은 버퍼(131)에 직접 커플링되고, 데이터 프로세싱(121)은 버퍼(131)에 저장된 데이터에 대해 옵션으로 그리고/또는 선택적으로 동작한다. 제 4 예에서, 일부 실시예들에서, 디바이스 인터페이스 로직(191)은 버퍼(131)에 직접 커플링되고, ECC(161)는 버퍼(131)에 저장된 데이터에 대해 옵션으로 그리고/또는 선택적으로 동작한다.
[0139] 호스트 인터페이스들(111)은 외부 인터페이스들(110)을 통해 커맨드들 및/또는 데이터를 송신하고 수신하고, 일부 실시예들에서는, 태그 트래킹(113)을 통해 개별 커맨드들의 진행을 트래킹한다. 예를 들어, 커맨드들은 판독할 (다수의 LBA 양자들, 예를 들어, 섹터들과 같은) 데이터의 양 및 (LBA와 같은) 어드레스를 특정하는 판독 커맨드를 포함한다; 이에 응답하여, SSD는 판독 상태 및/또는 판독 데이터를 제공한다. 다른 예에서, 커맨드들은 기록할 (다수의 LBA 양자들, 예를 들어, 섹터들과 같은) 데이터의 양 및 (LBA와 같은) 어드레스를 특정하는 기록 커맨드를 포함한다; 이에 응답하여, SSD는 기록 상태를 제공하고 그리고/또는 기록 데이터를 요청하며 옵션으로 후속하여 기록 상태를 제공한다. 또 다른 예에서, 커맨드들은 더 이상 할당될 필요가 없는 (하나 또는 그 초과의 LBA들과 같은) 하나 또는 그 초과의 어드레스들을 특정하는 할당해제(de-allocation) 커맨드(예를 들어, 트림(trim) 커맨드)를 포함한다; 이에 응답하여, SSD는 그에 맞춰(accordingly) 맵을 수정하며 옵션으로 할당-해제 상태를 제공한다. 일부 맥락들에서, ATA 호환가능한 TRIM 커맨드는 예시적인 할당-해제 커맨드이다. 또 다른 예에서, 커맨드들은 수퍼 커패시터 테스트 커맨드 또는 데이터 경화 성공 질문(data hardening success query)을 포함한다; 이에 응답하여, SSD는 적절한 상태를 제공한다. 일부 실시예들에서, 호스트 인터페이스들(111)은 SATA 프로토콜과 호환가능하며, NCQ 커맨드들을 이용하여, 각각이 0 내지 31의 숫자로 표현된 고유한 태그를 갖는 최대 32개의 계류중인 커맨드들을 갖는 것이 가능해진다. 일부 실시예들에서, 태그 트래킹(113)은 SSD 제어기(100)에 의한 프로세싱 동안 커맨드를 트래킹하기 위해 이용된 내부 태그와, 외부 인터페이스들(110)을 통해 수신된 커맨드에 대한 외부 태그를 연관시키는 것이 가능하다.
[0140] 다양한 실시예들에 따르면, 하나 또는 그 초과의 것은 다음과 같다 : 데이터 프로세싱(121)은 옵션으로 그리고/또는 선택적으로 버퍼(131)와 외부 인터페이스들(110) 사이에 송신된 일부 또는 모든 데이터를 프로세싱한다; 그리고 데이터 프로세싱(121)은 옵션으로 그리고/또는 선택적으로, 버퍼(131)에 저장된 데이터를 프로세싱한다. 일부 실시예들에서, 데이터 프로세싱(121)은: 포맷팅; 리포맷팅; 트랜스코딩; 및 임의의 다른 데이터 프로세싱 및/또는 조작 태스크 중 하나 또는 그 초과의 것을 수행하기 위해 하나 또는 그 초과의 엔진들(123)을 이용한다.
[0141] 버퍼(131)는 디바이스 인터페이스들(190)로부터 외부 인터페이스들(110)로, 외부 인터페이스들(110)로부터 디바이스 인터페이스들(190)로 전송된 데이터를 저장한다. 일부 실시예들에서, 버퍼(131)는 하나 또는 그 초과의 플래시 디바이스(192)를 관리하기 위해 SSD 제어기(100)에 의해 사용된 맴 테이블들 중 일부 또는 모두와 같은 시스템 데이터를 추가로 저장한다. 다양한 실시예들에서, 버퍼(131)는 데이터의 임시 스토리지를 위해 사용된 메모리(137), 버퍼(131)로 및/또는 버퍼(131)로부터의 데이터의 이동을 제어하기 위해 사용된 DMA(133), 상위 레벨 에러 정정 및/또는 리던던시 기능들을 제공하기 위해 사용된 ECC-X(135), 및 다른 데이터 이동 및/또는 조작 기능들 중 하나 또는 그 초과의 것을 갖는다. 상위 레벨 리던던시 기능의 일례가 RAID형 능력이고, 여기서, 리던던시는 디스크 레벨 대신 플래시 디바이스(예를 들어, 플래시 디바이스(192)의 다중의 플래시 디바이스들) 레벨 및/또는 플래시 다이(예를 들어, 플래시 다이(194)) 레벨에 있다.
[0142] 다양한 실시예들에 따르면, 하나 또는 그 초과의 것은 다음과 같다: ECC(161)는 옵션으로 그리고/또는 선택적으로, 버퍼(131)와 디바이스 인터페이스들(190) 사이에 송신된 일부 또는 모든 데이터를 프로세싱하며; 그리고 ECC(161)는 옵션으로 그리고/또는 선택적으로, 버퍼(131)에 저장된 데이터를 프로세싱한다. 일부 실시예들에서, ECC(161)는, 예컨대 하나 또는 그 초과의 ECC 기술들에 따라, 하위-레벨 에러 정정 및/또는 리던던시 기능들을 제공하기 위해 이용된다. 일부 실시예들에서, ECC(161)는: CRC 코드; 해밍 코드; RS 코드; BCH 코드; LDPC 코드; 비터비 코드; 트렐리스 코드; 하드-판정(hard-decision) 코드; 소프트-판정(soft-decision) 코드; 소거-기반 코드; 임의의 에러 검출 및/또는 정정 코드; 및 전술한 것의 임의의 조합 중 하나 또는 그 초과의 것을 구현한다. 일부 실시예들에서, ECC(161)는 (LDPC 디코더들과 같은) 하나 또는 그 초과의 디코더들을 포함한다.
[0143] 디바이스 인터페이스 로직(191)은 디바이스 인터페이스들(190)을 통해 플래시 디바이스(192)의 인스턴스들(instances)을 제어한다. 디바이스 인터페이스 로직(191)은 플래시 디바이스(192)의 프로토콜에 따라 플래시 디바이스(192)의 인스턴스들에/인스턴스들로부터 데이터를 송신하는 것이 가능해진다. 디바이스 인터페이스 로직(191)은 디바이스 인터페이스들(190)을 통해 플래시 디바이스(192)의 인스턴스들의 제어를 선택적으로 시퀀싱하기 위한 스케줄링(193)을 포함한다. 예를 들어, 일부 실시예들에서, 스케줄링(193)은 플래시 디바이스(192)의 인스턴스들에 대한 동작들을 큐잉하고, 그리고 플래시 디바이스(192)(또는 플래시 다이(194))의 인스턴스들의 각각의 것들이 이용가능함에 따라 플래시 디바이스(192)(또는 플래시 다이(194))의 인스턴스들의 각각의 것들에 동작들을 선택적으로 송신하는 것이 가능해진다.
[0144] 맵(141)은, NVM(199)에서의 위치들로 외부 데이터 어드레스들을 매핑하기 위해 테이블(143)을 이용하여, 디바이스 인터페이스들(190) 상에 이용된 데이터 어드레싱과 외부 인터페이스들(110) 상에 이용된 데이터 어드레싱 사이에서 변환한다. 예를 들어, 일부 실시예들에서, 맵(141)은 외부 인터페이스들(110) 상에 이용된 LBA들을 테이블(143)에 의해 제공된 매핑을 통해, 하나 또는 그 초과의 플래시 다이(194)를 목표로 하는 블록 및/또는 페이지 어드레스들로 변환한다. 드라이브 제조 또는 할당해제 이후로는 전혀 기록되지 않은 LBA들에 대해, 맵은 LBA들이 판독되는 경우에 리턴하기 위한 디폴트 값을 지시한다(point to). 예를 들어, 할당 해제 커맨드를 프로세싱할 때, 할당 해제된 LBA들에 대응하는 엔트리들(entries)이 디폴트 값들 중 하나를 지시하도록 맵이 수정된다. 다양한 실시예들에서, 다양한 디폴트 값들이 존재하며, 이 각각은 대응하는 포인터를 갖는다. 복수의 디폴트 값들은 하나의 디폴트 값으로서 (예컨대 제 1 범위에서) 일부 할당해제된 LBA들을 판독하는 것을 가능하게 하는 한편, 다른 디폴트 값으로서 (예컨대 제 2 범위에서) 다른 할당해제된 LBA들을 판독하는 것을 가능하게 한다. 다양한 실시예들에서, 디폴트 값들은 플래시 메모리, 하드웨어, 펌웨어, 커맨드 및/또는 원시 인수들(primitive arguments) 및/또는 파라미터들, 프로그램가능한 레지스터들 또는 이들의 다양한 조합들에 의해 정의된다.
[0145] 일부 실시예들에서, 맵(141)은 외부 인터페이스들(110)상에서 사용된 어드레스들과 디바이스 인터페이스들(190)상에서 사용된 데이터 어드레싱 사이에서 변환을 수행하고 그리고/또는 룩업하기 위해 테이블(143)을 사용한다. 다양한 실시예들에 따르면, 테이블(143)은 1-레벨 맵, 2-레벨 맵, 멀티-레벨 맵, 맵 캐시, 압축된 맵, 일 어드레스 공간으로부터 다른 어드레스 공간으로의 임의의 타입의 매핑, 및 이들의 임의의 조합 중 하나 또는 그 초과의 것이다. 다양한 실시예들에 따르면, 테이블(143)은 정적 랜덤 액세스 메모리, 동적 랜덤 액세스 메모리, (플래시 메모리와 같은) NVM, 캐시 메모리, 온-칩 메모리, 오프-칩 메모리, 및 이들의 임의의 조합 중 하나 또는 그 초과의 것을 포함한다.
[0146] 일부 실시예들에서, 리사이클러(151)는 가비지(garbage) 수집을 수행한다. 예를 들어, 일부 실시예들에서, 플래시 디바이스(192)의 인스턴스들은 블록들이 재기록가능하기 이전에 소거되어야 하는 블록을 포함한다. 리사이클러(151)는 예를 들어, 맵(141)에 의해 유지된 맵을 스캔함으로써 플래시 디바이스(192)의 인스턴스들 중 어느 부분들이 액티브하게 사용중인지 (예를 들어, 할당해제 대신에 할당되는지)를 결정하고, 그리고 비사용 부분들을 소거함으로써 플래시 디바이스(192)의 인스턴스들의 비사용(예를 들어, 할당해제되는) 부분들을 기록을 위해 이용가능하게 하는 것이 가능하다. 추가적인 실시예들에서, 리사이클러(151)는 플래시 디바이스(192)의 인스턴스들 내에 저장된 데이터를 이동시켜, 플래시 디바이스(192)의 인스턴스들의 더 큰 인접한 부분들이 기록을 위해 이용가능하게 하는 것이 가능하다.
[0147] 일부 실시예들에서, 플래시 디바이스(192)의 인스턴스들은 상이한 타입들 및/또는 특성들의 데이터를 저장하기 위한 하나 또는 그 초과의 대역들을 갖도록 선택적으로 그리고/또는 동적으로 구성되고, 관리되고 그리고/또는 사용된다. 대역들의 수, 배열, 사이즈, 및 타입은 동적으로 변경가능하다. 예를 들어, 컴퓨팅 호스트로부터의 데이터는 핫(hot)(액티브한) 대역에 기록되지만, 리사이클러(151)로부터의 데이터는 콜드(cold)(덜 액티브한) 대역에 기록된다. 일부 사용 시나리오들에서, 컴퓨팅 호스트가 긴 순차적 스트림을 기록하면, 핫 대역의 사이즈가 증가하는 반면에, 컴퓨팅 호스트가 랜덤하게 기록하거나 거의 기록하지 않으면, 콜드 대역의 사이즈가 증가한다.
[0148] CPU(171)는 SSD 제어기(100)의 다양한 부분들을 제어한다. CPU(171)는 CPU 코어(172)를 포함한다. 다양한 실시예들에 따르면, CPU 코어(172)는 하나 또는 그 초과의 단일-코어 또는 멀티-코어 프로세서들이다. 일부 실시예들에서, CPU 코어(172)에서의 개별 프로세서 코어들은 멀티-쓰레드된다(multi-threaded). CPU 코어(172)는 명령어 및/또는 데이터 캐시들 및/또는 메모리들을 포함한다. 예를 들어, 명령 메모리는 CPU 코어(172)로 하여금 SSD 제어기(100)를 제어하기 위해 프로그램(예를 들어, 때때로 펌웨어로 칭하는 소프트웨어)을 실행할 수 있게 하기 위한 명령들을 포함한다. 일부 실시예들에서, CPU 코어(172)에 의해 실행된 펌웨어 중 일부 또는 모두는 (예를 들어, 도 1b에서 NVM(199)의 펌웨어(106)로서 예시된 바와 같이) 플래시 디바이스(192)의 인스턴스들상에 저장된다.
[0149] 다양한 실시예들에서, CPU(171)는: 커맨드들이 진행중인 동안 외부 인터페이스들(110)을 통해 수신된 커맨드들을 트래킹하고 제어하기 위한 커맨드 관리(173); 버퍼(131)의 할당 및 이용을 제어하기 위한 버퍼 관리(175); 맵(141)을 제어하기 위한 변환 관리(177); 데이터 어드레싱의 일치성을 제어하고, 예컨대 외부 데이터 액세스들과 리사이클 데이터 액세스들 사이의 충돌들을 회피하기 위한 코히어런시 관리(179); 디바이스 인터페이스 로직(191)을 제어하기 위한 디바이스 관리(181); 식별 정보의 수정 및 통신을 제어하기 위한 아이덴티티 관리(182), 및 옵션으로 다른 관리 유닛들을 더 포함한다. 다양한 실시예들에 따르면, CPU(171)에 의해 수행된 관리 기능들 중 그 어느 것도 하드웨어에 의해, (외부 인터페이스들(110)을 통해 접속된 호스트 상에 또는 CPU 코어(172) 상에 실행하는 펌웨어와 같은) 소프트웨어에 의해, 또는 이들의 임의의 조합에 의해 제어 및/또는 관리되지 않거나; 또는 CPU(171)에 의해 수행된 관리 기능들 중 임의의 것 또는 그 전부가, 하드웨어에 의해, (외부 인터페이스들(110)을 통해 접속된 호스트 상에 또는 CPU 코어(172) 상에 실행하는 펌웨어와 같은) 소프트웨어에 의해, 또는 이들의 임의의 조합에 의해 제어 및/또는 관리된다.
[0150] 일부 실시예들에서, CPU(171)는 다른 관리 태스크들, 예컨대, 성능 통계들을 수집하고 그리고/또는 보고하는 것; SMART를 구현하는 것; 전력 시퀀싱을 제어하는 것, 전력 소모를 제어하는 것 및/또는 모니터링하는 것 및/또는 조정하는 것; 전력 실패들에 응답하는 것; 클록 레이트들을 제어하는 것 및/또는 모니터링하는 것 및/또는 조정하는 것; 및 다른 관리 태스크들 중 하나 또는 그 초과의 것을 수행하는 것이 가능하다.
[0151] 다양한 실시예들은 SSD 제어기(100)와 유사하고 예를 들어, 호스트 인터페이스들(111) 및/또는 외부 인터페이스들(110)의 적응을 통해 다양한 컴퓨팅 호스트들과의 동작과 호환가능한 컴퓨팅 호스트 플래시 메모리 제어기를 포함한다. 다양한 컴퓨팅 호스트는 컴퓨터, 워크스테이션 컴퓨터, 서버 컴퓨터, 스토리지 서버, SAN, NAS 디바이스, DAS 디바이스, 스토리지 기구, PC, 랩탑 컴퓨터, 노트북 컴퓨터, 넷북 컴퓨터, 태블릿 디바이스 또는 컴퓨터, 울트라북 컴퓨터, (e-판독기와 같은) 전자 판독 디바이스, PDA, 네비게이션 시스템, (핸드헬드) GPS 디바이스, 자동 제어 시스템, 자동 미디어 제어 시스템 또는 컴퓨터, 프린터, 복사기 또는 팩스 머신 또는 일체형 디바이스, POS 디바이스, 캐시-레지스터, 미디어 플레이어, 텔레비전, 미디어 리코더, DVR, 디지털 카메라, 셀룰러 핸드셋, 코드리스 전화 핸드셋, 및 전자 게임 중 하나 또는 임의의 조합을 포함한다.
[0152] 다양한 실시예들에서, SSD 제어기(또는 컴퓨팅-호스트 플래시 메모리 제어기)의 전부 또는 임의의 부분들은 단일 IC, 멀티-다이 IC의 단일 다이, 멀티-다이 IC의 복수의 다이들, 또는 복수의 IC들 상에 구현된다. 예를 들어, 버퍼(131)는 SSD 제어기(100)의 다른 엘리먼트들과 동일한 다이상에 구현된다. 다른 예에 있어서, 버퍼(131)는 SSD 제어기(100)의 다른 엘리먼트들과는 서로 다른 다이상에 구현된다.
[0153] 도 1b는 도 1a의 SSD의 하나 또는 그 초과의 인스턴스들을 포함하는 시스템들의 다양한 실시예들의 선택된 상세사항들을 예시한다. SSD(101)는 디바이스 인터페이스들(190)을 통해 NVM(199)에 커플링된 SSD 제어기(100)를 포함한다. 도면은 다양한 클래스들의 실시예들: 호스트에 직접 커플링된 단일 SSD, 각각의 외부 인터페이스들을 통해 호스트에 직접적으로 각각 커플링되는 복수의 SSD들, 및 다양한 상호접속 엘리먼트들을 통해 호스트에 간접적으로 커플링된 하나 또는 그 초과의 SSD들을 예시한다.
[0154] 호스트에 직접적으로 커플링된 단일 SSD의 예시적인 실시예로서, SSD(101)의 하나의 인스턴스는 외부 인터페이스들(110)을 통해 호스트(102)에 직접적으로 커플링된다(예를 들어, 스위치/패브릭/중간 제어기(103)가 생략되고, 바이패스되거나, 통과된다). 각각의 외부 인터페이스들을 통해 호스트에 직접적으로 각각 커플링된 복수의 SSD들의 예시적인 실시예로서, SSD(101)의 복수의 인스턴스들 각각은 외부 인터페이스들(110)의 각각의 인스턴스를 통해 호스트(102)에 직접적으로 각각 커플링된다(예를 들어, 스위치/구조/중간 제어기(103)가 생략되고, 바이패스되거나, 통과된다). 다양한 상호접속 엘리먼트들을 통해 호스트에 간접적으로 커플링된 하나 또는 그 초과의 SSD들의 예시적인 실시예로서, SSD(101)의 하나 또는 그 초과의 인스턴스들 각각은 호스트(102)에 간접적으로 각각 커플링된다. 각각의 간접 커플링은 스위치/패브릭/중간 제어기(103)에 커플링된 외부 인터페이스들(110)의 각각의 인스턴스, 및 호스트(102)에 커플링하는 중간 인터페이스들(104)을 통한다.
[0155] 스위치/패브릭/중간 제어기(103)를 포함하는 실시예들 중 일부는 메모리 인터페이스(180)를 통해 커플링되고 SSD들에 의해 액세스가능한 카드 메모리(112C)를 또한 포함한다. 다양한 실시예들에서, SSD들, 스위치/패브릭/중간 제어기, 및/또는 카드 메모리 중 하나 또는 그 초과의 것은 물리적으로 식별가능한 모듈, 카드, 또는 플러그가능한 엘리먼트(예를 들어, I/O 카드(116))상에 포함된다. 일부 실시예들에서, SSD(101)(또는 그것의 변형들)는 호스트(102)로서 동작하는 개시자(initiator)에 커플링되는 SAS 드라이브 또는 SATA 드라이브에 대응한다.
[0156] 호스트(102)는 OS(105), 드라이버(107), 애플리케이션(109), 및 멀티-디바이스 관리 소프트웨어(114)의 다양한 조합들과 같은 호스트 소프트웨어(115)의 다양한 엘리먼트들을 실행하도록 인에이블된다. 점선 화살표(107D)는 호스트 소프트웨어 ←→ I/O 디바이스 통신, 예를 들어, 드라이버(107), 드라이버(107), 및 애플리케이션(109)을 통해, 드라이버(107)를 통하거나 VF로서 직접적으로, SSD(101)의 인스턴스들 중 하나 또는 그 초과의 것으로/로부터 전송/수신되고, OS(105)의 임의의 하나 또는 그 초과의 것으로부터/로 수신/전송된 데이터를 나타낸다.
[0157] OS(105)는 SSD와의 인터페이싱을 위해 (드라이버(107)에 의해 개념적으로 예시된) 드라이버들을 포함하고 그리고/또는 그 드라이버들과 동작하도록 인에이블된다. 다양한 버전들의 윈도우즈(예를 들어, 95, 98, ME, NT, XP, 2000, 서버, 비스타, 및 7), 다양한 버전들의 리눅스(예를 들어, Red Hat, Debian, 및 Ubuntu), 및 다양한 버전들의 MacOS(예를 들어, 8, 9 및 X)가 OS(105)의 예들이다. 다양한 실시예들에서, 드라이버들은 표준 인터페이스 및/또는 SATA, AHCI, 또는 NVM 익스프레스와 같은 프로토콜과 동작가능한 표준 및/또는 일반 드라이버들(때때로, "수축 포장(shrink-wrapped)" 또는 "사전 설치(pre-installed)"로 칭함)이거나, 옵션으로는 SSD(101)에 특정한 커맨드들의 사용을 가능하게 하도록 커스터마이징되고 그리고/또는 판매자 특정된다. 일부 드라이브들 및/또는 드라이버들은 애플리케이션(109)과 같은 애플리케이션 레벨 프로그램들이 최적화된 NAND 액세스(때때로 ONA로 칭함) 또는 직접 NAND 액세스(때때로, DNA로 칭함) 기법들을 통해 SSD(101)에 직접적으로 커맨드들을 통신할 수 있게 하기 위한 통과(pass-through) 모드들을 갖고, 이것은 커스터마이징된 애플리케이션이 일반 드라이버를 갖더라도 SSD(101)에 특정된 커맨드들을 사용할 수 있게 한다. ONA 기법들은 비표준 수정자들(힌트들)의 사용, 판매자 특정 커맨드들의 사용, 압축성(compressibility)에 따른 실제 NVM 사용과 같은 비표준 통계의 통신, 및 다른 기법들 중 하나 또는 그 초과의 것을 포함한다. DNA 기법들은 NVM에 매핑되지 않은 판독, 기록, 및/또는 소거 액세스를 제공하는 비표준 커맨드들 또는 판매자 특정 커맨드들의 사용, 예를 들어, I/O 디바이스가 그렇지 않으면 행할 데이터의 포맷팅을 바이패스함으로써 NVM에 더욱 직접적인 액세스를 제공하는 비표준 또는 판매자 특정 커맨드들의 사용, 및 다른 기법들 중 하나 또는 그 초과의 것을 포함한다. 드라이버의 예들은 ONA 또는 DNA 지원이 없는 드라이버, ONA-인에이블된 드라이버, DNA-인에이블된 드라이버, 및 ONA/DNA-인에이블된 드라이버이다. 드라이버의 추가의 예들은 판매자-제공, 판매자-개발, 및/또는 판매자-강화 드라이버, 및 클라이언트-제공, 클라이언트-개발, 및/또는 클라이언트-강화 드라이버이다.
[0158] 애플리케이션-레벨 프로그램들의 예들은 ONA 또는 DNA 지원이 없는 애플리케이션, ONA-인에이블된 애플리케이션, DNA-인에이블된 애플리케이션, 및 ONA/DNA-인에이블된 애플리케이션이다. 점선 화살표(109D)는 애플리케이션←→ I/O 디바이스 통신(예를 들어, 드라이버를 통한 바이패스 또는 애플리케이션에 대해 VF를 통한 바이패스), 예를 들어, 중개자로서 OS를 사용하는 애플리케이션없이 SSD와 통신하는 ONA-인에이블된 애플리케이션 및 ONA-인에이블된 드라이버를 나타낸다. 점선 화살표(109V)는 애플리케이션 ←→ I/O 디바이스 통신(예를 들어, 애플리케이션에 대해 VF를 통한 바이패스), 예를 들어, 중개자로서 OS 또는 드라이버를 사용하는 애플리케이션없이 SSD와 통신하는 DNA-인에이블된 애플리케이션 및 DNA-인에이블된 드라이버를 나타낸다.
[0159] 일부 실시예들에서, NVM(199)의 하나 또는 그 초과의 부분들은 펌웨어 스토리지, 예를 들어, 펌웨어(106)에 대해 사용된다. 펌웨어 스토리지는 하나 또는 그 초과의 펌웨어 이미지들(또는 그것의 부분들)을 포함한다. 예를 들어, 펌웨어 이미지는 예를 들어, SSD 제어기(100)의 CPU 코어(172)에 의해 실행된 펌웨어의 하나 또는 그 초과의 이미지들을 갖는다. 다른 예에 있어서, 펌웨어 이미지는 예를 들어, 펌웨어 실행 동안 CPU 코어에 의해 참조되는 상수들, 파라미터 값들, 및 NVM 디바이스 정보의 하나 또는 그 초과의 이미지들을 갖는다. 펌웨어의 이미지들은 예를 들어, 현재의 펌웨어 이미지 및 (펌웨어 업데이트들에 관한) 제로 또는 그 초과의 이전의 펌웨어 이미지들에 대응한다. 다양한 실시예들에서, 펌웨어는 일반, 표준, ONA 및/또는 DNA 동작 모드들을 제공한다. 일부 실시예들에서, 펌웨어 동작 모드들 중 하나 또는 그 초과는 드라이버에 의해 옵션으로 통신되고/되거나 제공되는 키들 또는 다양한 소프트웨어 기법들을 통해 인에이블된다(예를 들어, 하나 또는 그 초과의 API들이 "언락(unlock)"된다).
[0160] 스위치/패브릭/중간 제어기들이 부족한 일부 실시예들에서, SSD는 외부 인터페이스들(110)을 통해 직접적으로 호스트에 커플링된다. 다양한 실시예들에서, SSD 제어기(100)는 RAID 제어기와 같은 다른 제어기들의 하나 또는 그 초과의 중간 레벨들을 통해 호스트에 커플링된다. 일부 실시예들에서, SSD(101)(또는 그것의 변형들)는 SAS 드라이브 또는 SATA 드라이브에 대응하고, 스위치/패브릭/중간 제어기(103)는 개시자에 차례로 커플링되는 확장자에 대응하거나, 대안적으로, 스위치/구조/중간 제어기(103)는 확장자를 통해 개시자에 간접적으로 커플링되는 브리지에 대응한다. 일부 실시예들에서, 스위치/패브릭/중간 제어기(103)는 하나 또는 그 초과의 PCIe 스위치들 및/또는 패브릭들을 포함한다.
[0161] 호스트(102)가 컴퓨팅 호스트(예를 들어, 컴퓨터, 워크스테이션 컴퓨터, 서버 컴퓨터, 저장 서버, SAN, NAS 디바이스, DAS 디바이스, 저장 기구, PC, 랩탑 컴퓨터, 노트북 컴퓨터, 및/또는 넷북 컴퓨터)인 실시예들 중 일부와 같은 다양한 실시예들에서, 컴퓨팅 호스트는 하나 또는 그 초과의 로컬 및/또는 원격 서버들(예를 들어, 옵션의 서버들(118))과 (예를 들어, 옵션 I/O & 저장 디바이스들/자원들(117) 및 옵션 LAN/WAN(119)을 통해) 통신하도록 옵션으로 인에이블된다. 예를 들어, 통신은 SSD(101) 엘리먼트들 중 임의의 하나 또는 그 초과의 로컬 및/또는 원격 액세스, 관리, 및/또는 사용을 인에이블한다. 일부 실시예들에서, 통신은 전체적으로 또는 부분적으로 이더넷을 통한다. 일부 실시예들에서, 통신은 전체적으로 또는 부분적으로 섬유 채널을 통한다. 다양한 실시예들에서, LAN/WAN(119)은 서버 팜에서의 네트워크, 서버 팜들을 커플링하는 네트워크, 메트로-영역 네트워크, 및 인터넷 중 임의의 하나 또는 그 초과의 것과 같은 하나 또는 그 초과의 로컬 및/또는 광역 네트워크들을 나타낸다.
[0162] 다양한 실시예들에서, 하나 또는 그 초과의 NVM들과 결합하여 SSD 제어기 및/또는 컴퓨팅-호스트 플래시 메모리 제어기는 USB 스토리지 컴포넌트, CF 스토리지 컴포넌트, MMC 스토리지 컴포넌트, eMMC 스토리지 컴포넌트, 썬더볼트 스토리지 컴포넌트, UFS 스토리지 컴포넌트, SD 스토리지 컴포넌트, 메모리 스틱 스토리지 컴포넌트, 및 xD-픽처 카드 스토리지 컴포넌트와 같은 비휘발성 스토리지 컴포넌트로서 구현된다.
[0163] 다양한 실시예들에서, SSD 제어기(또는 컴퓨팅-호스트 플래시 메모리 제어기) 중 모두 또는 임의의 부분들, 또는 그것의 기능들은 제어기가 커플링될 호스트(예를 들어, 도 1b의 호스트(102))에서 구현된다. 다양한 실시예들에서, SSD 제어기(또는 컴퓨팅-호스트 플래시 메모리 제어기) 중 모두 또는 임의의 부분들, 또는 그것의 기능들은 하드웨어(예를 들어, 로직 회로), 소프트웨어 및/또는 펌웨어(예를 들어, 드라이버 소프트웨어 또는 SSD 제어 펌웨어), 또는 이들의 임의의 조합을 통해 구현된다. 예를 들어, (도 1a의 ECC(161) 및/또는 ECC-X(135)와 유사한) ECC 유닛의 기능 또는 그와 연관된 기능은, 부분적으로는 호스트상의 소프트웨어를 통해 그리고 부분적으로는 SSD 제어기에서의 펌웨어와 하드웨어의 조합을 통해 구현된다. 다른 예에 있어서, (예를 들어, 도 1a의 리사이클러(151)와 유사한) 리사이클러 유닛의 기능 또는 그와 연관된 기능은, 부분적으로는 호스트상의 소프트웨어를 통해 그리고 부분적으로는 컴퓨팅-호스트 플래시 메모리 제어기에서의 하드웨어를 통해 구현된다.
[0164] 다양한 실시예들 및/또는 사용 시나리오들에서, 하나 또는 그 초과의 관리 기능들은 논리적 슬라이스들 및/또는 섹션들에 따라 NVM 디바이스들(예를 들어, 하나 또는 그 초과의 플래시 다이 및/또는 플래시 칩들)에 대해 수행된다. 관리 기능들은 판독, 리사이클링, 소거, 프로그래밍/기록, 및 다른 관리 기능들 중 어느 하나 또는 그 초과의 것을 포함한다. 논리적 슬라이스들 및/또는 섹션들을 때때로 R-블록들로 칭한다.
[0165] R-블록은 예를 들어, 플래시 메모리의 다양한 다이(예를 들어, 모든 다이, 전체적으로 또는 부분적으로 고장난 것들을 제외한 모든 다이, 및/또는 다이의 하나 또는 그 초과의 선택된 서브세트들)에 걸쳐 논리적 슬라이스 또는 섹션으로서 예시된다. 예를 들어, 각 플래시 다이가 N개의 블록들을 갖는 R 플래시 다이를 갖는 플래시 메모리에서, 각 R-블록은 총 N개의 블록들에 대해 함께 취해진 플래시 다이 각각으로부터의 i번째 블록이다. 예에 계속하여, R 플래시 다이 중 하나가 고장나면, 각 R-블록들은 총 N-1개의 R-블록들에 대해, 고장난 플래시 다이를 제외한 플래시 다이 각각으로부터 i번째 블록이다. 다른 예에 있어서, N개의 블록들을 각각 갖는 R 플래시 다이를 갖는 플래시 메모리에서, 각 R-블록은 총 N/2개 R-블록들에 대해 플래시 다이 각각으로부터의 i번째 및 (i+1)번째 블록이다. 또 다른 예에 있어서, 복수의 듀얼 평면 디바이스들을 갖는 플래시 메모리에서, 각 R-블록은 듀얼 평면 디바이스들 각각으로부터의 i번째 짝수 블록 및 i번째 홀수 블록이다. 최종 예에 있어서, N개의 블록들을 각각 갖는 R 플래시 다이를 갖는 플래시 메모리에서, 각 R-블록은 총 N/k개 R-블록들에 대해 플래시 다이 각각으로부터의 i번째 내지 (i+1)번째 블록이다.
[0166] 블록들이 R-블록을 형성하는 일부로서 쌍으로 또는 다른 연관된 그룹들로 취급되는 다양한 실시예들에서, 블록들의 연관된 그룹의 각 블록으로부터의 각각의 페이지들은 더 큰 멀티-블록 페이지를 적어도 기록하고 형성하는 유닛으로서 또한 취급된다. 예를 들어, 상술한 듀얼 평면 예에 계속하여, 짝수 블록들 중 특정한 하나의 제 1 페이지 및 홀수 블록들 중 연관된 하나의 제 1 페이지가 기록을 위한 유닛으로서 취급되고, 옵션으로 및/또는 선택적으로 판독을 위한 유닛으로서 취급된다. 유사하게는, 특정한 짝수 블록의 제 2 페이지 및 연관된 홀수 블록의 제 2 페이지가 유닛으로서 취급된다. 다양한 실시예들에 따르면, 본원에 사용되는 바와 같은 NVM의 페이지는, NVM의 단일 페이지, NVM의 멀티-블록 페이지, 판독을 위한 하나 또는 그 초과의 개별 페이지들로서 옵션으로 및/또는 선택적으로 취급되는 기록을 위한 NVM의 멀티-블록 페이지, 및 NVM의 페이지들의 임의의 다른 그룹화 또는 연관 중 하나 또는 그 초과의 것을 지칭한다.
[0167] R-블록들로서 관리를 위한 플래시 다이 블록들의 다른 배열들이 예상되고, 일부 블록들이 동작불능인 경우에도, R-블록들이 각 다이로부터 하나의 블록을 갖는다는 것을 보장하기 위해 가상과 물리적 블록 어드레스들 사이의 매핑을 포함한다. 다양한 실시예들에서, 각 플래시 다이에서의 N개의 블록들 중 일부는, 가상과 물리적 블록 어드레스들 사이의 매핑이 R-블록들에서의 블록들 중 결함이 있는 블록들을 대체하기 위해 스페어(그렇지 않으면 미사용됨) 블록들을 갖도록 스페어들로서 사용된다.
0/1 균형 복원
[0168] 도 2a 내지 도 2d는 0/1 균형 복원에 관련된 디바이스 임계 전압 분포들을 예시한다. 이러한 논의를 위해, 각 힐-형(hill-like) 범프는 NVM의 판독 유닛 사이징된 부분의 각각의 상태에 대한 디바이스 임계 전압 확률 분포를 나타내는 독립 가우시안형 곡선에 대한 추상적개념이다. 디바이스 임계 전압축은 우측으로 포지티브 전압이 증가하는 것으로 도시되어 있다. 절대 눈금은 의도적으로 제공되지 않고, 기준점들이 식별되지 않아서, 플롯은 NVM들의 더 큰 파퓰레이션에 더욱 일반적으로 적용된다. 도 2a 및 도 2b는 SLC 특정이고, 도 2c 및 도 2d는 MLC 특정이다.
[0169] 도 2a에서, 초기 시간을 나타내면 (예를 들어, 대응하는 데이터가 기록될 때), 최좌측 분포(220)는 논리 1을 나타내고, 최우측 분포(230)는 논리 0을 나타낸다. 기술에 의존하여, 최좌측 분포는 네거티브 전압들에 (적어도 우세하게) 상주할 수도 있다. 판독 임계치(210)가 이상적으로는 2개의 분포들 사이에 위치된다.
[0170] 본원의 실시예들에 의해 링크된 바를 제외하고, 이들 디바이스 임계 전압 분포들과 독립적으로, 일부 실시예들에서, NVM은 저장된 0들 및 1들의 통계적 분포의 특정한 지식으로 기록된다. 더욱 구체적으로, 일부 실시예들에서, 다양한 암호화 및/또는 스크램블링 기법들이 사용되어, 0들 및 1들의 통계적 분포가 50-50 퍼센트(50 퍼센트 0들 및 50 퍼센트 1들)이다. SLC가 도 2a의 경우에 대해 이상적으로 위치되는 공칭 판독 임계치를 사용하여 판독될 때, 0들 및 1들의 관측된 판독 데이터 통계적 분포는 마찬가지로 50-50 퍼센트이다. 50-50 퍼센트인 통계적 분포는, 데이터의 어느 하나의 샘플이 0 비트들 및 1 비트들의 정확하게 균등한 균형을 갖는다는 것을 의미하지 않고, 오히려, 다수의 샘플들에 걸친 평균이 샘플들의 수가 증가함에 따라 점점 타이트한 확률적 한계를 갖는 50-50 퍼센트에 수렴하는 0 비트들 및 1 비트들의 비율을 생성한다. 유사한 것이, 코인이 다수 횟수 플립될 때의 헤드(head)들과 테일(tail)들의 분포이고, 이것은 n/4 만큼 근사된 분산(variance)을 갖는 가우시안 분포를 생성하고, 여기서, n은 코인 플립들의 수이다. 예를 들어, 0 비트들 및 1 비트들의 50-50 퍼센트 통계적 분포를 갖는 판독 유닛에서 18,432개의 비트들이 있다면, 0 비트들(또는 1 비트들)에서의 분산은 대략 4,608이고 표준 편차는 대략 68이다. 68의 표준 편차로, 판독 유닛들의 백만개 샘플들에서 하나 미만이 9,216의 평균으로부터 떨어진 340(5 표준 편차들) 보다 많은 0 비트들의 수를 갖는 것으로 예상된다.
[0171] 도 2b에서, 나중의 시간을 나타내면, 공칭 판독 임계치(210)는 도 2a에서와 같고, 2개의 디바이스 임계 전압 분포들(225 및 235)이 도 2a에서의 그들의 초기의 각각의 분포들(220 및 230)에 관하여 시프트된다. 예시를 위해, 2개의 분포들은 양자가 좌측으로(더욱 네거티브 전압들을 향해) 균일하게 시프트된 것으로 도시되어 있다. 더욱 일반적으로, 2개의 분포들은 서로 독립적으로 그리고 포지티브 또는 네거티브 방향으로 이동하는 것이 가능하다는 것을 이해해야 한다.
[0172] 도 2b의 관점에서, SLC가 공칭 판독 임계치(210)를 사용하여 다시 판독될 때, (예를 들어, 임의의 에러 정정 이전에) NVM으로부터 직접 판독된 0들 및 1들의 관측된 통계적 분포가 50-50 퍼센트가 아니라는 것이 예측가능하다. 더욱 구체적으로, 개념적 예를 제공하기 위해, 판독 임계치가 0들 중 일부가 1들로서 잘못 판독되도록 되어 있을 때, 에러가 있는 과도한 1들이 예상된다.
[0173] 실제로, 간섭의 방향은 반전된다. 즉, 실제로, 일반적으로는 디바이스 임계 전압 분포들에서의 이러한 시프트들은 알려지지 않거나 직접적으로 인식할 수 없다. 일부 실시예들에서, 대신에, (0들 및 1들의 알려진 저장된 분포에 관하여) NVM으로부터 판독된 0들 및 1들에서의 디스패리티의 관측이 디바이스 임계 전압 분포들에서의 시프트들의 존재를 추론하기 위해 사용된다. 또한, 이들 실시예들에서, 판독 임계치는 0/1 균형이 복원될 때까지 요구될 때, (본원의 다른 곳에서 상세히 설명되는 바와 같이) 관측된 디스패리티에 적어도 부분적으로 기초하여 판독 임계치(216)로 조정된다.
[0174] 유사하게는, 도 2c는 초기 디바이스 임계 전압 분포들을 갖는 (대응하는 데이터가 기록될 때와 같은) 초기 시간을 나타내고, 도 2d는 대응하는 나중의 디바이스 임계 전압 분포들을 갖는 나중의 시간을 나타낸다. 더욱 구체적으로는, 11, 10, 00, 및 10 상태들을 각각 나타내는 선택된 그레이 코드 매핑을 위해, (도 2d의) 디바이스 임계 전압 분포들(251, 261, 271, 및 281)은 (도 2c의) 그들이 초기의 각각의 디바이스 임계 전압 분포들(250, 260, 270, 및 280)에 관하여 시프트된다. 이들 공칭(초기) 판독 임계치들은 VREAD1(240), VREAD2(242), 및 VREAD3(244)로 또한 도시되어 있다. 다시 예시를 위해, 도 2d에서, 4개의 분포들은 모두가 좌측으로(더욱 네거티브 전압들을 향해) 균일하게 시프트된 것으로 도시되어 있다. 더욱 일반적으로, 4개의 분포들은 서로 독립적으로 그리고 포지티브 또는 네거티브 방향으로 이동하는 것이 가능하다는 것을 이해해야 한다.
[0175] 일부 실시예들에서, 다양한 스크램블링 기법들이 사용되어서, 4개의 상태들의 통계적 분포는 25-25-25-25 퍼센트(각 상태에서 25 퍼센트)이다. MLC가 도 2c의 경우에 대해 이상적으로 위치되는 공칭 판독 임계치들을 사용하여 판독될 때, 일부 실시예들에서, 4개의 상태들의 통계적 분포는 마찬가지로 25-25-25-25 퍼센트이도록 구성가능하다. (분원의 다른 곳에서 논의되는 바와 같이, 0들 및 1들은 제어기에 의해 직접적으로 관측가능하지만, 모든 4개의 상태들은 요구될 때 추론가능하다). 일부 실시예들에서, (상태들의 알려진 저장된 분포에 관하여) NVM으로부터 판독된 디스패리티(예상된 25-25-25-25 퍼센트로부터의 편차)의 관측이 디바이스 임계 전압 분포들에서의 시프트들의 존재를 추론하기 위해 사용된다. 그 후, 판독 임계치들은 도 2d에 도시되어 있는 바와 같이 VREAD1(265), VREAD2(275), 및 VREAD3(285)가 되도록 (본원의 다른 곳에서 상세히 설명하는 바와 같이) 조정된다. 일부 실시예들에서, 판독 임계치 조정들은 (VREAD2(275)를 조정하는) 하위 페이지 판독들 및 (VREAD1(265) 및/또는 VREAD3(285)을 조정하는) 상위 페이지 판독들에 대해 개별적으로 수행된다.
0/1 균형 복원을 위한 기능들
[0176] 도 3은 특정한 기능들을 강조하기 위해 선택된 논리 블록 경계들을 다시 도시한, 도 1a 및 도 1b의 SSD(1101), SSD 제어기(100), 및 NVM(199)의 대안의 도면을 제공한다. 최상위 레벨의 SSD(101)는 외부 인터페이스(110), SSD 제어기(100), NVM(199), 및 디바이스 인터페이스(190)를 특징으로 한다.
[0177] 외부 인터페이스(110)는 도 1b의 호스트(102)와 같은 호스트에 커플링되고, 호스트 소싱된 스토리지 관련 커맨드들 및 기록 데이터 및 제어기 소싱된 판독 데이터를 포함하고, 도 1a의 상기 논의에서 상세히 설명한 바와 같은 SATA와 같은 상위 레벨 스토리지 프로토콜을 지원한다. 디바이스 인터페이스(190)는 도 1a의 논의에서 상세히 설명한 바와 같은 하위 레벨 NVM I/O 트랜잭션들을 지원한다. NVM(199)은 NVM 어레이(332), 프로그램가능한 판독 전압 회로(334), 제어/상태 레지스터들(336), 및 I/O(338)를 특징으로 한다. SSD 제어기(100)는 호스트 인터페이스들(111), 스크램블러(310), ECC 인코더(320), 디바이스 인터페이스 로직(191), 불균형 검출기(340), 버퍼(131), ECC 디코더(360), 디스크램블러(370), 및 균형 복원 로직(380)을 특징으로 한다. 호스트 인터페이스들(111)은 상기 논의한 바와 같이 외부 인터페이스(110)를 통해 호스트와 커플링되고, 기록 데이터(306)를 스크램블러(310)에 제공하며, 버퍼(131)로부터 판독 데이터(351)를 수신한다.
[0178] 기록 경로 및 기능은 다음과 같다. 스크램블러(310)는 스크램블링된 기록 데이터(311)를 생성하여 ECC 인코더(320)에 제공하기 위해 기록 데이터(306)에 대해 동작한다. 스크램블러(310)는 반전가능한 방식으로 기록 데이터(306)를 스크램블링하고, 스크램블링된 기록 데이터(311)는 저장된 상태들의 알려진 통계적 분포를 갖는다. 스크램블링된 데이터를 포함하는 블록의 일 예가 스크램블링된 기록 데이터(311)를 포함하는 블록이다. 예를 들어, 스크램블링된 데이터를 포함하는 SLC 블록은 동일한 수의 '0' 및 '1' 값들을 포함하고, 스크램블링된 데이터를 포함하는 4LC 블록은 동일한 수의 '00', '01', '10', 및 '11' 상태들을 포함한다. 일부 실시예들에서, 스크램블러(310)는 예를 들어, 암호화의 부산물로서 데이터를 랜덤화하는 AES 인코더를 통해 암호화를 수행한다. 일부 실시예들에서, 스크램블러(310)는 (어떠한 데이터 보안 의도없이) 데이터를 랜덤화하기 위해 선형 피드백 시프트 레지스터(LFSR)를 사용한다. ECC 인코더(320)는 추가의 ECC 비트들을 추가하기 위해 스크램블링된 기록 데이터(311)를 프로세싱하여, 디바이스 인터페이스(190)를 통해 NVM(199)에 저장하기 위해 디바이스 인터페이스(191)에 제공되는 ECC 인코딩된 기록 데이터(321)를 발생시킨다.
[0179] 기본 판독 경로 및 기능은 다음과 같다. 미정정 및 스크램블링된 (원(raw)) 판독 데이터(359)를 포함하는 NVM 페이지들이 디바이스 인터페이스(190)를 통해 NVM(199)으로부터 수신된다. 도 3에 관하여 계속하여, 각 판독 유닛은 스크램블러(301)에 의해 스크램블링된 데이터 및 ECC 인코더(320)에 의해 생성된 추가의 ECC 비트들을 공칭적으로 포함하지만, NVM 스토리지 및 복구 동작들의 결과로서 일반적으로 의도치 않게 변경된다. 판독 유닛들은 버퍼(131)를 통해 ECC 디코더(360)에 제공된다. ECC 디코더(360)는 데이터가 먼저 ECC 인코딩된 이후 임의의 포인트 및 시간에서 발생할 수도 있는 임의의 에러들을 일반적으로 정정하기 위해 포함된 추가의 ECC 비트들을 활용하여 판독 유닛들을 프로세싱하여, 디스크램블러(370)에 제공되는 정정된 판독 데이터(361)를 발생시킨다. 디스크램블러(370)는 정정된 판독 데이터(361)에 대해 동작하여, 스크램블러(310)에 의해 수행된 스크램블링을 반전시켜, 버퍼(131)를 통해 호스트 인터페이스들(111)에 판독 데이터(351)로서 제공되는 스크램블링되지 않은 판독 데이터(371)를 발생시킨다.
[0180] 판독 경로 및 기능은 불균형 검출기(340) 및 균형 복원 로직(380)을 더 포함한다. 불균형 검출기(340)는 NVM으로부터 수신된 원(raw) 판독 데이터(359)를 모니터링하고, 상태의 통계적 분포들상에서 데이터를 적어도 일시적으로 유지한다. 균형 복원 로직(380)은 NVM 프로그램가능한 판독 전압 회로(334)를 통해 (NVM 어레이(332)를 판독하기 위해 사용된) NVM 판독 임계치들을 선택적으로 조정하기 위해 디바이스 인터페이스 로직(191) 및 NVM I/O(338)를 통해 NVM 제어/상태 레지스터들(336)과 상호작용한다. NVM 판독 임계치들의 일 예가 도 5a 및 도 5b에 참조된 현재의 판독 임계치들이다. 일부 실시예들에서, NVM 판독 임계치들은 제어/상태 레지스터(336)에 기록되고 프로그램가능한 판독 전압 회로(334)를 구성한다. 판독 임계치들은 a) ECC 디코더(360)에 의해 검출된 정정불가능한 판독(362), 및 b) 불균형 검출기(340)에 의해 검출된 (상태의 통계에서의) 불균형(341)에 기초하여 조정된다. 판독 유닛은 SLC 및 MLC 실시예들 양자에서 이진 데이터이다. 0들 및 1들에서의 디스패리티들은 SLC 경우에서(또는 SLC인 것처럼 MLC가 동작될 때) 직접적으로 측정가능하다. 일부 실시예들에서, MLC의 2개 보다 많은 상태들에서의 디스패리티들은 데이터가 NVM에 얼마나 저장되는지의 지식에 기초하여 추론된다.
[0181] 도 3은 호스트가 NVM(199)에 기록되고 NVM(199)으로부터 판독된 데이터에 대한 소스 및 싱크로서 동작하는 맥락에서 0/1 균형 복원을 위한 기능들을 예시한다. (도 1a 및 도 1b에 의해 예시된 바와 같은) 다양한 실시예들에서, 하나 또는 그 초과의 다른 에이전트들이 NVM(199)에 기록되고 NVM(199)으로부터 판독된 데이터에 대한 소스들 및 싱크들로서 동작한다. 다른 에이전트들의 일 예가 본원의 다른 곳에서 설명하는 바와 같이, NVM(199)의 일 위치로부터 다른 위치로 데이터를 이동시키는 도 1a의 리사이클러(151)이다.
[0182] 다양한 실시예들에서, 스크램블러(310), ECC 인코더(330), ECC 디코더(360), 및 디스크램블러(370) 중 어느 하나 또는 그 초과의 것과 연관된 기능들 중 임의의 또는 모든 부분들은 (도 1a의) 데이터 프로세싱(121) 및 ECC(161) 중 하나 또는 그 초과의 것을 적어도 부분적으로 사용하여 구현된다.
0/1 균형 복원을 위한 제어 흐름들
[0183] 도 4는 기록 관련 동작들 및 판독 관련 동작들에 관한 특정한 상세사항들을 제공하는, 도 1a, 도 1b, 및 도 3의 SSD의 실시예에 대한 선택된 제어 흐름 상세사항들을 예시한다. 기록 동작들은 액션(410)으로 시작하여 액션(430)으로 계속된다. 복귀 경로가 명시적으로 도시되어 있지는 않지만, 후속 기록 동작들은 액션(410)으로 새롭게 시작한다. 유사하게, 판독 동작들은 액션(440)으로 시작하여, 액션(460)을 통해 계속되고, 액션(480)을 통해 조건적으로 계속된다. 복귀 경로가 명시적으로 도시되어 있지는 않지만, 후속 판독 동작들은 액션(440)으로 새롭게 시작한다. 적어도 초기 기록이 동일한 위치에 대해 판독에 선행한다는 것이 가정된다. 그렇지 않으면, 테스팅에서와 같은 의도적인 경우들을 제외하고, 판독 동작들 및 기록 동작들은 동일하거나 일반적으로 상이한 위치들에 대해, 애플리케이션들이 지시(dictate)를 필요로 할 때 일반적으로 독립적으로 인보크된다. 그럼에도 불구하고, 발견적(heuristic) 예에서, 제 1 판독 동작(440)은 동일한 위치에 대한 최종 기록 동작(430) 직후에 개념적으로 계속된다.
[0184] 기록 관련 동작들을 더욱 상세히 고려하면, NVM에 기록될 원래의 데이터가 예를 들어, 암호화 또는 LFSR의 사용을 통해 액션(410)에서 일반적으로 먼저 스크램블링된다. 더욱 특정한 것이 이용되는 곳을 제외하고, 본원에서 사용되는 바와 같은 용어 "스크램블링"은 NVM에 저장된 다양한 상태들 중에서 알려진 통계적 분포를 발생시키는 임의의 조작 또는 선택을 통해 기록될 원래의 데이터의 조작을 칭한다. 스크램블링 방법들은 암호화 및 LFSR 기법들을 포함한다 (도 3의 스크램블러(310)를 또한 참조). 일부 암호화 실시예들에서, 스크램블링은 AES 암호화 사양의 적어도 하나의 버전을 따른다. 일부 LFSR 실시예들에서, 스크램블링은 LFSR의 적어도 하나의 선택을 따른다. 일부 실시예들에서, 스크램블링은 하나 또는 그 초과의 테스트 패턴들의 선택을 통해 더욱 직접적으로 결정되어, (암호화 또는 LFSR 프로세싱을 반드시 사용하지 않고) NVM에 기록될 때 상태들의 선택된 통계적 분포를 제공한다.
[0185] LFSR은 시프트 레지스터의 선택된 탭들의 선형 함수로부터 입력 비트를 생성하는 조합 논리 피드백 네트워크를 갖는 하드웨어 시프트 레지스터, 또는 그것의 소프트웨어 모델이다. LFSR은 결정론적 의사랜덤 시퀀스를 생성한다. 적어도 개념적으로, LFSR 생성된 의사랜덤 시퀀스는 스크램블링된 데이터를 제공하기 위해 원래의 데이터에 추가된 모듈로 2이다.
[0186] 후속하여, 스크램블링된 데이터는 액션(420)에 예시된 바와 같이, 다음의 옵션으로 ECC 인코딩된다(도 3의 ECC 인코더(320)를 또한 참조). ECC 인코딩은 NVM을 사용할 때 다양한 이유로 발생하는 에러들에 직면하여 (에러 정정을 통해) 데이터 복구를 용이하게 하는 리던던트 정보를 제공한다. 이러한 에러들은 더욱 널리 퍼져 있고, 따라서, ECC 인코딩이 더 작은 지오메트리들, 더 큰 사용, 더 큰 나이, 더 큰 온도 과도출력(excursion), 및 MLC 메모리들의 사용 중 하나 또는 그 초과의 것으로 더욱 바람직하다.
[0187] 그 후, 스크램블링되고 옵션으로 ECC 인코딩된 데이터가 기록 관련 동작들 중 최종인 액션(430)에 도시되어 있는 바와 같이 NVM에 기록된다. 기록된 상태들의 분포가 스크램블링된 결과로서 알려진다. SLC 메모리들 및 AES 암호화의 사용의 경우에서, 0-1 분포는 50-50(즉, 50 퍼센트 0들 및 50 퍼센트 1들)인 것으로 알려진다. 4LC(4-레벨 MLC) 메모리들 및 AES 암호화의 사용의 경우에서, 하위 및 상위 페이지들 양자의 기록 이후의 분포는 25-25-25-25(즉, 4개의 상태들 각각에서 24 퍼센트)인 것으로 알려진다.
[0188] 일부 실시예들에서, 적어도 하나의 레퍼런스 영역이 상기 논의한 바와 같은 하나 또는 그 초과의 테스트 패턴들의 사용을 위해 전용된다. 일부 실시예들에서, 레퍼런스 영역의 위치는 다양한 NVM 기록/판독 아티팩트들의 테스트 패턴들에 대한 영향을 최소화(또는 반대로, 최대화)시키도록 선택된다. 일부 실시예들에서, 레퍼런스 영역은 레퍼런스 페이지이고, 그것의 위치는 기록된 데이터에 대한 기록 방해들의 영향을 최소화시키기 위해 블록에 기록된 최종 페이지이도록 선택된다. 전압 분포들에 영향을 미치는 현상들 중 일부가 시간 및/또는 온도 변동이기 때문에, 레퍼런스 영역은 0/1 디스패리티에 대한 이들 영향의 알려진 측정치로서 역할을 한다.
[0189] 액션(440)에서 시작하는 판독 관련 동작들을 더욱 상세히 고려하면, 하나 또는 그 초과의 판독 유닛들은 NVM으로부터 판독되고, 상태들의 분포가 캡처된다. 일부 실시예들에서, 0들 카운트 및 1들 카운트 각각이 직접적으로 결정된다. 다음으로, 액션(450)에서, 원래의 데이터를 복구하려는 시도가 이루어진다. 이것은 데이터 조작 동작들이 기록 이전에 수행된 것의 인버스(inverse)를 수행한다. ECC 인코딩이 기록 이전에 옵션으로 추가되고, 따라서, 판독 유닛들은 ECC 디코딩을 다음에 옵션으로 받는다(도 3의 ECC 디코더(360)를 또한 참조). 판독 유닛 마다에 기초하여, ECC 디코딩이 성공적이면, 디스크램블링이 적절하게 다음에 수행된다. 예를 들어, AES 암호화가 기록 이전에 사용되는 경우에 AES-암호해독이 수행된다. 또한, LFSR 생성된 의사랜덤 시퀀스가 사용되는 경우에, 동일한 시퀀스는 판독 유닛으로부터 ECC 디코딩된 데이터에 추가된 모듈로 2이다.
[0190] 판독 관련 동작들은, 원래의 데이터가 에러가 없이 또는 ECC 디코딩을 통해 정정가능한 에러들에 대해 복구가능한 경우에 조기에 종료된다. 판정(460)으로부터의 "아니오" 경로를 참조. 그러나, 임의의 판독 유닛들의 정정불가능한 에러들에 대해, 액션들(470 및 480)이 또한 수행된다. 판정(460)으로부터의 "예" 경로를 참조. 액션(470)에서, 상태들의 분포에서의 디스패리티가 평가된다 (도 3의 불균형 검출기(340)를 또한 참조). 일부 실시예들에서, 결정된 디스패리티는 0들 카운트와 1들 카운트 사이의 결정된 차이이다. 다양한 실시예들에서, 결정된 디스패리티는 전체 미만의 판독 유닛들이 정정불가능한(예를 들어, 하드 판정 디코딩) 에러들을 갖더라도 모든 판독 유닛들에 걸쳐 컴퓨팅된다.
[0191] 다음으로, 액션(480)에서, 적어도 하나의 판독 임계치에 대한 (임계 시프트로서 또한 알려진) 조정된 값이 결정된 디스패리티의 크기에 적어도 부분적으로 기초하여 결정된다. 일부 실시예들에서, 결정된 디스패리티의 크기가 소정의 허용오차 아래이면, 판독 임계치는 조정되지 않는다. 일부 실시예들에서, 멀티-팩터 "정정 알고리즘"이 결정된 디스패리티의 크기가 단지 하나의 팩터인 조정된 판독 임계치를 결정하기 위해 이용된다.
[0192] 일부 실시예들에서, 정정 알고리즘은 판독 임계치에 대한 대체값을 선택하기 위해 사용된 룩업 테이블의 형태를 취한다. 결정된 디스패리티의 크기는 룩업 테이블에서의 인덱스에 적어도 부분적으로 기초한다. 일부 실시예들에서, 룩업 테이블은 사용되는 NVM의 특정한 판매자에 기초하여 사전-특징화(가중화)된다. 일부 실시예들에서, 인덱스는 프로그램/소거 사이클들, 나이, 리텐션 시간(최종 기록 이후 시간), 온도, 및 NVM의 디바이스 임계 전압 분포들의 드리프트 또는 그에 대한 방해들에 속할 수도 있는 임의의 다른 팩터들 중 하나 또는 그 초과의 것을 포함하는 추가의 컴포넌트들을 갖는다(도 3의 균형 복원 로직(380)을 또한 참조).
[0193] 여기서 그리고 상세한 설명 전반적으로, 일반적으로 사용된 플래시 메모리 마이크로아키텍처들에서, 동작들의 입도들은 상이하고, 예를 들어, 판독 유닛은 판독을 위한 최소 사이즈이고, 페이지는 기록(예를 들어, 프로그래밍)을 위한 최소 사이즈이며, 블록은 소거를 위한 최소 사이즈이라는 것을 기억해야 한다. 각 블록은 대응하는 복수의 페이지들을 포함하고, 각 페이지는 대응하는 복수의 판독 유닛들을 포함한다. 다양한 실시예들에서, SSD 제어기는 하나 또는 그 초과의 판독 유닛들, 하나 또는 그 초과의 페이지들, 및 하나 또는 그 초과의 블록들 중 임의의 하나 또는 그 초과의 것에 대응하는 양자들에서 하나 또는 그 초과의 플래시 메모리들로부터 판독하고 그리고/또는 그에 기록한다.
[0194] 일부 실시예들에서, 디스패리티들은 전체 페이지에 기초하여 평가된다. 일부 실시예들에서, 디스패리티들은 판독 유닛에 기초하여 평가된다. 판독시에 정정불가능한(예를 들어, 하드 판정 디코딩) 에러와 함께 수행된 디스패리티 평가는 동일한 위치를 포함하는 가장 최근의 기록에 기록된 것과 동일한 (페이지, 또는 판독 유닛) 위치에 관하여 수행된다.
리텐션 드리프트 이력의 모니터링을 통한 최적의 판독 임계치의 예측
[0195] 도 4가 나타내는 실시예들은 정정불가능한(예를 들어, 하드 판정 디코딩) 에러에 응답하여 적어도 하나의 판독 임계치를 조정한다. 도 5a, 도 5b, 도 5c, 및 도 6이 나타내는 실시예들은 특징의 제조, 초기 사용, 타이머(예를 들어, 주기적, 불규칙, 또는 랜덤), 임계치 이상의 비트 에러 레이트, 및 정정불가능한(예를 들어, 하드 판정 디코딩) 에러 중 어느 하나 또는 그 초과의 것에 응답하여 적어도 하나의 판독 임계치를 조정한다. 도 5a, 도 5b, 도 5c, 및 도 6이 나타내는 다양한 실시예들은 NVM의 블록들이 그룹들로 관리되고, 특정한 그룹의 블록들 모두에 대한 적어도 하나의 판독 임계치의 조정이 특정한 그룹의 블록들의 샘플링의 부분 판독들에 기초하는 맥락들에서 동작된다. 예를 들어, 부분 판독들 중 적어도 일부가 조건을 충족하면, 판독 임계치는 특정한 관리된 그룹의 블록들 모두에 대해 조정된다. 다양한 실시예들에서, 조정하는 것은 리텐션 드리프트 클록(리텐션 드리프트 트래킹) 기법을 통해 이루어진다. 일부 실시예들에서, 도 4가 나타내는 기법들은 도 5a, 도 5b, 도 5c, 및 도 6이 나타내는 기법들과 함께 사용된다.
[0196] 도 5a는 (예를 들어, SSD의) NVM에 대한 판독 임계치들을 최적화하는 실시예의 선택된 상세사항들의 흐름도를 예시한다. 다양한 실시예들에서, NVM에는 NVM의 제조자에 의해 특정되고 정확하게 기능하도록 제조자에 의해 보장되는 디폴트 동작 판독 임계치들에 제공된다. NVM의 판독 유닛의 판독은 현재의 판독 임계치들에 따라 수행된다. 초기에는, 현재의 판독 임계치들은 액션(510)에서, 디폴트 동작 판독 임계치들로 설정된다. 일부 실시예들에서, 디폴트 동작 판독 임계치들은 제어/상태 레지스터(336)에 기록되고 도 3의 프로그램가능한 판독 전압 회로(334)를 구성한다.
[0197] NVM의 판독들은 액션(520)에서 현재의 판독 임계치들에 따라 수행된다. 개념적으로, 액션(520)의 판독들과 병렬로, 제어기는 하드 판독 에러들이 상대적으로 덜 빈번하도록 최적의 판독 임계 전압들을 예측하는 목적을 집합적으로 갖는 리텐션 드리프트 트래킹(590)과 연관된 다양한 액티비티들을 또한 수행한다. 일부 실시예들 및/또는 사용 시나리오들에서, 리텐션 드리프트 트래킹은 하드(ECC 정정불가능한) 판독 에러들의 감소 또는 회피를 가능하게 한다. 리텐션 드리프트 트래킹은 레퍼런스 셀들의 기록(501), 실제 새로운 최적의 판독 임계치들의 결정(502), 및 리텐션 드리프트 이력의 초기화(503)를 통해 초기화된다. 그 후, 리텐션 드리프트 트래킹은 성능, 전력 소모, 및 신뢰성 중 하나 또는 그 초과의 것을 향상시키기 위해 최적화되는 액션(530)에서의 새로운 동작 판독 임계치들로 현재의 판독 임계치들을 업데이트하도록 인에이블된다. 일부 실시예들에서, 액션(520)은 리텐션 드리프트 이력이 액션(503)에서 초기화되기 이전에 데이터 판독들을 구현하지만, 일부 실시예들에서는, 액션(530)은 액션(520)에서의 데이터의 제 1 판독 이전에 발생하도록 인에이블된다는 것에 유의한다.
[0198] 리텐션 드리프트 트래킹(590)의 전체 기능은 클록 생성기가 타이밍 신호들을 유도하는 레퍼런스 또는 표준을 제공하는 느슨하게 유사한 방식으로 시간 및 온도를 통한 판독 임계 전압들( Vth )에 대한 표준 또는 레퍼런스 (뿐만 아니라 시간 및 온도를 통한 리텐션 드리프트의 측정치)로서 동작하는 " 리텐션 드리 프트 클록 "으로서 또한 지칭된다. 이러한 유사성을 촉진하기 위해, 전압 드리프트 레퍼런스의 하나( SLC 메모리) 또는 그 초과( MLC 메모리)의 최적의 판독 임계 전압(들)의 각 결정된 세트는 리텐션 드리프트 이력에서 각 대응하는 엔트리인 것과 같이, "타임스탬프"로서 본원에서 지칭된다. 일부 실시예들에서, 리텐션 드리프트 이력에서의 타임스탬프 엔트리들은 (시스템 이벤트에 대한 오프셋 카운터, 또는 실제 시간-클록으로부터 유도된 값과 같은) 시간의 표현을 또한 포함하지만, 더욱 일반적으로는, 일부 실시예들에서, 리텐션 드리프트 이력에서의 타임스탬프 엔트리들은 시간의 표현을 포함하지 않는다.
[0199] 현재 판독 임계치들은 상세히 후술하는 바와 같이 리텐션 드리프트 이력에 의해 결정될 때 리텐션 드리프트의 양에 따라 적어도 부분적으로 액션(530)에서 업데이트된다. 일부 실시예들에서, 현재 판독 임계치들의 업데이트는 시간적으로 주기적으로, 예를 들어, 시간 당 한번 수행된다. 예를 들어, 일부 실시예들에서, 현재 판독 임계치들의 업데이트들은 더욱 상세히 후술되는 바와 같이, 타이머들(T1)(550) 및 T2(551)) 중 하나 또는 그 초과의 것에 따라 마이너 리텐션 드리프트 업데이트((540)를 통해 수행된다. 일부 실시예들에서, 현재 판독 임계치들의 업데이트는 다수의 판독들에서 주기적으로, 예를 들어, 100K 판독들 마다 한번 수행된다. 업데이팅은 리텐션 드리프트 이력(예를 들어, 액션(566)에 후속하고 더욱 상세히 후술되는 액션(567)에 의해 업데이트되는 바와 같은 레퍼런스 타임스탬프들의 컴필레이션(compilation)/기록)의 관점에서 (R-블록과 같은) 영역의 (예를 들어, 더욱 상세히 후술하는 바와 같은 액션(566)에서 결정된) 새로운 레퍼런스 타임스탬프를 (예를 들어, 단순히 비교함으로써 일부 실시예들에서 더욱 상세히 후술하는 액션(555)에서) 평가한다. 일부 실시예들에서, 새로운 영역 특정 레퍼런스 타임스탬프는 대응하는 영역이 프로그램될 때마다 기록된다. 일부 실시예들에서, 영역의 현재 판독 임계치는 영역의 새로운 레퍼런스 타임스탬프가 (임의의 이유로) 기록될 때마다 (예를 들어, 액션(530)에서 그리고 액션(555)에 따라) 조정된다.
[0200] 액션(501)에 기록된 (전압 드리프트 레퍼런스로서 또한 알려진) 레퍼런스 셀들은 소정의 기준에 따라 선택된 셀들의 집합이고, 실시예에 따라, 도 1a의 플래시 다이(194) 중 하나 또는 그 초과의 것에 대한 하나 또는 그 초과의 페이지들, 하나 또는 그 초과의 블록들, 또는 하나 또는 그 초과의 다른 다이 부분들을 포함한다. 일부 실시예들에서, 적어도 2개의 페이지들이 셀간 간섭(ICI)을 설명하도록 레퍼런스 셀들에 대해 사용된다. 일부 실시예들에서, 레퍼런스 페이지들은 정상 사용(넌-레퍼런스 셀) 데이터에 매칭하도록 인에이블된 통계적 분포를 갖는 패턴으로 프로그래밍된다. 일부 실시예들에서, 통계적 분포를 랜덤이다. 일부 실시예들에서, 개별 레퍼런스 페이지들은 하위 페이지들 및 상위 페이지들로부터 예상된 상이한 드리프트들을 설명하기 위해, SLC(또는 하위 페이지) 데이터 및 MLC(또는 상위 페이지) 데이터에 대해 유지된다. 일부 실시예들에서, 다이 내의 블록-블록 변동들, 및 다이-다이 변동을 설명하기 위해, 상이한 위치들 및/또는 상이한 다이들에서의 다중의 블록들이 레퍼런스 셀들에 대해 사용되고(레퍼런스 셀들은 목적을 가지고 분포되고), 평균화가 변동들을 완화시키기 위해 이용된다. 실시예에 따르면, P/E 사이클들 또는 평균 P/E 사이클들에 비교적 근접한 레퍼런스 셀들의 감손 또는 드라이브의 감손을 전체적으로 유지하기 위해, 레퍼런스 셀들은 특정한 기간, 예를 들어, 3달 이후 및/또는 특정한 수의 글로벌 P/E 사이클들, 예를 들어, 200 이후와 같은 소정의 기준에 따라 정상 사용(넌-레퍼런스) 셀들의 적어도 하나의 다른 대응하는 집합으로 "회전"(교호)된다.
[0201] 액션(502)에서의 (전압 드리프트 레퍼런스 타임스탬프의 샘플링 으로서 또한 알려진) (그리고 액션(566)에서 또한 수행되는 바와 같은) 실제 새로운 최적의 판독 임계치들의 결정은 본원의 다른 곳에서 논의되는 0-1 균형/디스패리티의 경험적 평가와 같은 소정의 방법에 따라 수행된다. ( 샘플링된 타임스탬프 로서 또한 알려진) 결정된 실제 최적의 판독 임계치들은 초기 프로그래밍 동안의 셀간 간섭, 디바이스의 P/E 사이클들, 판독 방해들, 및 경과된 시간 및 온도 과도출력으로 인한 리텐션 드리프트를 포함하는 다양한 이유들로 의도적으로/공칭적으로 프로그래밍된 판독 임계값과 상이할 수도 있다. 실제 새로운 최적의 판독 임계치들이 결정되면, 이들은 리텐션 드리프트 이력에서 제 1 엔트리로서 로그된다(logged). (다르게 말해, 전압 드리프트 레퍼런스의 샘플링된 타임스탬프 가 리텐션 드리프트 이력에 기록된다 ). 엔트리 마다 저장된 판독 임계치들의 수는 비휘발성 메모리의 레벨들의 수의 함수이다. 실시예에 따르면, 예를 들어, SLC 메모리에 대해 저장된 하나의 판독 임계치만이 있고 4LC 메모리에 대해 저장된 3개의 판독 임계치들이 있다. 리텐션 드리프트 이력은 (리텐션 드리프트 이력) 로그, 스토어, 버퍼, 또는 캐시(에 저장된 것으로)로서 다양하게 지칭된다. 실시예에 따르면, 도 1a의 버퍼(131)의 일부, 및/또는 도 1a의 플래시 다이(194)의 하나 또는 그 초과의 것의 일부가 리텐션 드리프트 이력을 저장하고 그리고/또는 업데이트하기 위해 사용된다. 알 수 있는 바와 같이, 리텐션 드리프트 이력의 사용은 시간 파워 오프, 스토리지의 온도 등과 같은 팩터들을 포함하는, 시간 및 온도에 대해 판독 임계치들이 자동으로 보상될 수 있게 한다.
[0202] 일부 실시예들에서, 새로운 동작 판독 임계치들은 제어/상태 레지스터(336)에 기록되고 도 3의 프로그램가능한 판독 전압 회로(334)를 구성한다. 다양한 실시예들에서, 후속 판독들이 리텐션 드리프트 트래킹의 액션(530)에 의해 새로운 동작 판독 임계치들 업데이트로 업데이트된 현재 판독 임계치들에 따라 수행된다. 리텐션 드리프트 트래킹은, 적어도 일부 실시예들에서, 액션(520)에서의 NVM의 판독들이 액션(590)에서의 NVM의 판독들 또는 기록들이 액션(520)에서의 NVM의 판독들과 동시에 수행되는 것이 방지되도록 수행된다는 점에서, 판독들과 개념적으로 병렬로 동작하는 것으로서 설명된다. 예를 들어, 액션(520)에서의 NVM의 판독들은 액션(590)에서의 NVM의 판독들 또는 기록들 보다 높은 우선순위에서 수행된다. 다른 예에 있어서, 액션(590)에서의 NVM의 판독들은 NVM이 그렇지 않으면 유휴(idle)할 때와 같은 배경 방식으로 수행된다.
[0203] 다양한 실시예들에서, SSD 제어기는 현재 판독 임계치들을 주기적으로 재평가한다. 제 1 타이머(T1) 및 제 2 타이머(T2)는 최종 마이너 및 메이저 리텐션 드리프트 업데이트들(이 판정(550) 및 판정(551)에서 각각 수행된 이후 경과된 시간을 트래킹한다. T1 타이머가 만료될 때(T2는 아님), 마이너 리텐션 드리프트 업데이트가 수행된다. T2 타이머가 만료될 때, 메이저 리텐션 드리프트 업데이트(560)가 마이너 리텐션 드리프트 업데이트(540)에 후속하여 수행된다. 다양한 실시예들에서, 타이머는 소프트웨어, 펌웨어, 및 하드웨어의 임의의 하나 또는 그 초과의 것을 통해 구성가능하다. 일부 실시예들에서, 제 1 타이머(T1)는 6 내지 24 시간으로 구성되지만, 제 2 타이머(T2)는 하나 또는 그 초과의 주들(weeks)로 구성된다.
[0204] 일부 실시예들에서, 마이너 및 메이저 리텐션 드리프트 업데이트들이 조합되고 제 1 타이머(T1)만이 사용된다. 더욱 구체적으로, 이러한 제 1 타이머만의 실시예들에서, 판정(550)에 의한 "예" 결과시에, 제어는 액션(560)으로 직접 흐른다. 제 1 타이머(T1)는 예를 들어, 하루에 한번, 일주일에 한번, 또는 한 달에 한번 경과하도록 구성된다. 더욱 일반적으로, 실시예에 따르면, 실제 새로운 최적의 판독 임계치들이 결정되는 주파수는 NVM의 타입 및 그것의 특징들; 판독 임계치의 변화율의 이력; 예를 들어, 온도 센서로부터의 온도; 예를 들어, 디바이스가 동작하는 동안의 실행 사이클들로부터 경과된 시간; 파워-온 마다 한번; 리셋 마다 한번; 슬립으로부터 웨이크업 마다 한번; 및 다른 팩터들 중 하나 또는 그 초과의 것에 따라 선택된다. 일부 실시예들에서, 블록이 기록된 블록의 소정의 간격내에 판독되지 않는다는 결정시에, 마이너 및/또는 메이저 리텐션 드리프트 업데이트가 블록이 판독되기 이전에 강제된다.
[0205] 도 5b 및 도 5b는 리텐션 드리프트 트래킹(500)의 마이너 리텐션 드리프트 업데이트(540) 및 메이저 리텐션 드리프트 업데이트(560) 컴포넌트들에 대한 실시예들의 선택된 상세사항들의 흐름도들을 각각 예시한다. 도 5b에서, 마이너 리텐션 드리프트 업데이트(540)는 리텐션 드리프트 예측기/방식의 옵션의 선택(553), 리텐션 드리프트 이력의 판독(554), 및 리텐션 드리프트 이력에 기초한 새로운 최적의 판독 임계치들의 예측(555)을 포함한다. 이러한 마이너 리텐션 드리프트 업데이트에서, 새로운 최적의 판독 임계 전압들에 대한 예측된 값들은 실시예에 따른 하나 또는 그 초과의 예측기들(방식들, 또는 알고리즘들)을 사용하여 기존의 리텐션 드리프트 이력 데이터에 대한 동작들에 기초하여 결정되지만, 메이저 리텐션 드리프트 업데이트와 연관된 (하나 또는 그 초과의 테스트 판독 임계 전압들에 대한 변화들 및 그 테스트 판독 임계 전압들에서의 테스트들을 수반하는) 더 많은 시간을 소모하는 경험적 평가들을 회피한다.
[0206] 실시예에 따라, 리텐션 드리프트 예측기/방식은 고정될 수도 있고, 복수의 예측기들/방식들 중에서 특정한 예측기/방식으로 프로그램가능할 수 있거나, 소정의 기준에 따라 동적으로 선택될 수도 있다. 제 1 예측기 방식은 1 대 1 함수를 포함하고, 여기서, 정상 사용(넌-레퍼런스) 셀들은 레퍼런스 셀과 동일하게 작용하도록 예측된다. 제 2 예측기 방식은 시간 기반 함수를 포함하고, 여기서, 레퍼런스 셀들로부터 획득된 판독 임계값들은 레퍼런스 셀들이 최종 기록된 이후 경과 시간 및 리텐션 드리프트 이력의 관점에서 변경된다. 제 3 예측기 방식은 보상 함수를 포함하고, 여기서, 레퍼런스 셀들로부터 획득된 판독 임계값들은 시간 및/또는 감손 의존형인 차이들을 포함하는 정상 사용 셀들과 레퍼런스 셀들 사이의 차이들을 설명하는 특징화 데이터의 관점에서 변경된다. 특정한 예로서, 보상 예측기는 정상 사용 셀들이 레퍼런스 셀들에 비하여 상이한 리텐션 드리프트를 나타낸다는 결정에 기초하여 보상하도록 인에이블된다. 일부 실시예들에서, 레퍼런스 셀들과 정상 사용 셀들 사이의 변동들은 시간 및/또는 감손을 통해 더욱 현저해지고, 그리고/또는 드리프트는 더욱 선형 영역 및 덜 선형 영역을 가지면, 그에 따라, 보상 예측기는 모든 이들 시나리오들을 보상한다. 예측기 방식들은 또한 일반적으로 조합가능하다. 즉, 단일 예측기 모듈이 하나 또는 그 초과의 예측기 방식들을 수행하도록 인에이블된다. 실시예에 따라, 예측기에 의해 적용된 보상은 시간 변수를 갖는 선형 함수, 시간 변수가 없는 선형 함수, 단위 함수, 시간 변수를 갖는 비선형 함수, 및 시간 변수가 없는 비선형 함수를 포함한다. 분포된 레퍼런스 셀들을 갖는 일부 실시예들에서, 예측기(들)는 분포된 레퍼런스 셀 블록들 중에서 평균화를 추가로 수행한다.
[0207] 도 5c에서, 메이저 리텐션 드리프트 업데이트(560)는 에폭(Epoch)들의 구현(570), 실제 새로운 최적의 판독 임계치들의 결정(566), 및 리텐션 드리프트 이력의 업데이트(567)를 포함한다. 액션(566)에서의 실제 새로운 최적의 판독 임계치들의 결정은 일반적으로 이전에 논의한 바와 같은, 액션(502)에서 사용된 동일한 방법을 사용하여, 소정의 방법에 따라 수행된다. 실제 새로운 최적의 판독 임계치들이 결정되면, 이들은 액션(567)에서 리텐션 드리프트 이력에 첨부된다.
[0208] 일부 실시예들에서, 충분한 시간 이후에 그리고/또는 충분한 열 노출과 결합하여, 레퍼런스 셀들에서의 판독 임계치들이 (실시예에 의해 변하는 기준에 기초하여) 바람직한 것 보다 많이 드리프트되었는지에 관한 결정이 이루어지고, 리셋(재초기화, 즉, 재기록)되어야 한다. 예를 들어, 일부 NVM 타입들에서, 판독 임계치 드리프트는 레퍼런스 판독 임계치 레벨을 측정하기 위해 사용된 페이지가 일부 시간 경과량 및/또는 온도 과대출력 이후에 (예를 들어, 모든 전하 유실(charge drifting away)에 의해) 미사용가능하게 될 수 있도록 된다. 일부 실시예들에서, 레퍼런스 셀들은 (시간 및/또는 온도에 관하여) 전압 드리프트의 상대적으로 선형 영역에서 레퍼런스 셀들의 샘플링을 일반적으로 지속하고, (시간 및/또는 온도에 관하여) 드리프트의 상대적으로 더욱 비선형 영역에서 레퍼런스 셀들의 샘플링을 회피하도록 적절한 양의 드리프트, 예를 들어, 0.3V 이후에만 재초기화된다.
[0209] 이러한 레퍼런스 셀 리셋 이벤트는 새로운 세대(generation) 또는 에폭을 정의하는 것으로서 보여진다. 에폭들의 옵션의 구현(570)은 제어 흐름을 분기하는 "에폭이 종료?" 판정(563)에 후속하는 리텐션 드리프트 이력의 리뷰(562)를 포함한다. "아니오(현재 에폭을 지속)" 시에, 제어 흐름은 (상술한) 액션(566)으로 직접적으로 진행된다. 그렇지 않으면, "예(새로운 에폭 시작)" 판정시에, 레퍼런스 셀들의 기록 액션(564) 및 리텐션 드리프트 이력에서 새로운 에폭 주의 액션(565)이 액션(566)으로 진행하기 이전에 구현된다. (예를 들어, 리텐션 드리프트 이력의 에폭 카운트 필드를 증분함으로써) 새로운 에폭을 주의함으로써, 에폭에서의 변화 이전의 리텐션 드리프트 이력은 유용한 데이터 포인트들에 계속 기여하여(그리고 더욱 완벽한 이력 예상을 제공하여), 예를 들어, 예측기가 리텐션 드리프트에서 현재 변화율을 평가하는데 있어서 더욱 정확한 "곡선 맞춤(curve fit)"을 적어도 가능하게 한다.
[0210] 일부 실시예들에서, 에폭들의 구현은 (최상위 비트들에서) 에폭(세대) 수 및 (최하위 비트들에서) 현재 레퍼런스 판독 임계 레벨의 연접을 통해 이루어진다. 추가의 실시예들에서, 레퍼런스 판독 임계 레벨은 (시간/온도를 통한 드리프트의 본질/레이트의 특징화된 지식에 기초하여) 리텐션 드리프트를 선형화하기 위해 예를 들어, 매핑 테이블과 매핑된다. 에폭 수는 연속 레퍼런스 페이지들이 사용될 수 있게 하고 그리고/또는 (Vth0로 또한 알려진 초기 판독 임계값에 근접하게 리턴하기 위해) 동일한 레퍼런스 페이지(들)가 재프로그래밍될 수 있게 한다. 이것은 레퍼런스 드리프트 클록이 임의의 범위를 갖게 할 수 있을 뿐만 아니라 옵션으로 그리고/또는 선택적으로 판독 임계치 드리프트의 더욱 선형 영역을 단독으로 사용할 수 있게 한다.
[0211] 각 새로운 블록이 프로그래밍될 때(또는 일부 실시예들에서는, 각 새로운 R 블록), 새로운 블록에는 레퍼런스 드리프트 트래킹에 의해 예측된 현재 판독 임계값(들)이 할당된다. (데이터가 R-블록들에 걸쳐 스트라이프되는 다양한 실시예들에서, R-블록에서의 모든 블록들은 레퍼런스 드리프트 클록에 관하여 동일한 시간에 일반적으로 기록되고, R-블록 마다에 기초하여 레퍼런스 드리프트 트래킹을 수행하는 것은 블록 마다에 기초하여 레퍼런스 드리프트 트래킹을 수행하는 것 바다 훨씬 작은 공간을 소모한다).
[0212] 다른 예측기 예로서, 일부 실시예들에서, 블록(또는 R-블록)에서의 페이지가 나중에 판독될 때, 판독에 대한 업데이트된 공칭/현재 판독 임계값이 (블록이 최종 기록될 때) 블록의 타임스탬프와 레퍼런스 드리프트 클록의 현재(새롭게 샘플링된) 타임스탬프(예를 들어, 다른 팩터들 사이의 차이, 및/또는 다른 팩터들)의 함수로서 적어도 부분적으로 결정된다. (일부 실시예들에서, 경과된 "시간"이 작다는 결정시에, 공통 판독 임계값이 판독을 위해 사용되고, 판독 임계치 조정은 없다). 이러한 방식으로, 공칭 판독 임계치가 레퍼런스 드리프트 트래킹(레퍼런스 드리프트 클록)의 사용에 의해 시간/온도 드리프트에 대해 적절하게 보상된다.
[0213] 리텐션 드리프트 트래킹은 (예를 들어, 노화 및/또는 열 노출로 인한) 디바이스 임계 전압 분포들이 시프트할 때 현재 판독 임계치들을 조정함으로써 블록들의 관리된 그룹에서 판독 에러들의 수를 감소시킨다. 에러들의 수를 감소시키는 것은 성능을 개선시키고, 전력 소모를 감소시키고, 그리고/또는 NVM의 수명을 개선시킨다. 일부 실시예들에서, 리텐션 드리프트 트래킹은 SSD, SSD에서 사용된 NVM의 임의의 부분들, 또는 임의의 문맥에서 사용된 NVM의 임의의 부분들이 리텐션 드리프트 트래킹 이외의 동작들(예를 들어, 호스트로부터의 액세스들, 리사이클링, 및/또는 맵 관리)에 대한 영향을 감소시키기 위해 유휴일 때 전체적으로 그리고/또는 점증적으로 수행된다.
[0214] 새로운 동작 판독 임계치들이 계산되었으면, 현재 판독 임계치들은 액션(530)에서 대표적인 블록들에서 판독 유닛들에 대한 새로운 동작 판독 임계치들로 업데이트된다. 일부 실시예들에서, 블록들의 관리된 그룹내의 다른(예를 들어, 대표적인 것 이외의) 블록들에 대한 현재 판독 임계치들이 계산된 새로운 동작 판독 임계치들로 또한 업데이트된다. 다양한 실시예들에서, 다중의 대표적 블록들이 세트로서 리텐션 드리프트 트래킹을 통한 프로세싱을 위해 선택되고, 새로운 동작 판독 임계치들이 블록들의 관리된 그룹내의 블록-블록 변동을 감소시키기 위해 세트에 대해 평균화된다.
[0215] 다양한 실시예들에서, 도 5a, 도 5b, 및 도 5c에 예시된 하나 또는 그 초과의 동작들(또는 그것의 일부분들)이 (도 1a의 SSD 제어기(100)와 같은) SSD 제어기 또는 그것의 엘리먼트에 의해 수행되고 그리고/또는 관리된다. 예를 들어, 다양한 실시예들에서, 도 5a, 도 5b, 및 도 5c에 예시된 하나 또는 그 초과의 동작들이 도 1a의 CPU 코어(172)에 의해 실행된 펌웨어에 의해 구현되고 그리고/또는 관리된다. 다양한 실시예들에서, 도 5a, 도 5b, 및 도 5c에 예시된 하나 또는 그 초과의 동작들(또는 그것의 일부분들)이 도 3에 예시된 임의의 하나 또는 그 초과의 엘리먼트들에 의해 수행되고 그리고/또는 관리된다. 예를 들어, 일부 실시예들에서, (액션(566)의 일부 실시예들에 의해 수행될 때) 실제 새로운 최적의 판독 임계치들의 결정은 도 3의 균형 복원 로직(380)을 통해 적어도 부분적으로 수행된다.
[0216] 도 6a 및 도 6b는 4LC 메모리에서 디바이스 임계 전압 분포들을 개념적으로 예시한다. 이러한 논의를 위해, 도 2a 내지 도 2d에서와 같이, 각 힐-형 범프는 NVM의 판독 유닛 사이징된 부분의 각각의 상태에 대한 디바이스 임계 전압 확률 분포를 나타내는 독립 가우시안형 곡선에 대한 추상적개념이다. 디바이스 임계 전압축은 우측으로 포지티브 전압이 증가하는 것으로 도시되어 있다. 절대 눈금은 의도적으로 제공되지 않고, 기준점들이 식별되지 않아서, 플롯은 NVM들의 더 큰 파퓰레이션에 더욱 일반적으로 적용된다. 도 6a는 셀 당 2개의 비트들을 저장하는 4LC 메모리를 개념적으로 예시한다. 상이한 상태들에 대응하는 디바이스 임계 전압 분포들을 나타내는 3개의 현재 판독 임계치들(VOLD1(610), VOLD2(611), 및 VOLD3(612))을 갖는 4개의 디바이스 임계 전압 분포들(E(600), D1(601), D2(602), 및 D3(603))이 있다.
[0217] 도 6b는 시프트된 디바이스 임계 전압 분포들을 갖는 4LC를 개념적으로 예시한다. 4개의 새로운 디바이스 임계 전압 분포들(E'(620), D1'(621), D2'(622), 및 D3'(623))이 있다. 3개의 현재 판독 임계치들이 새로운 디바이스 임계 전압 분포들을 더 이상 명백하게 분리하지 않는다는 것에 유의한다. 예를 들어, D2'(622) 중 일부 부분들은 VOLD3(612)의 우측에 놓여 있고 부정확하게 식별된다.
[0218] 도 6c는 시프트된 디바이스 임계 전압 분포들을 갖는 4LC에서의 새로운 동작 판독 임계치들을 개념적으로 예시한다. 새로운 동작 판독 임계치들(VNEW1(650), VNEW2(651), 및 VNEW3(652))은 리텐션 드리프트 트래킹에 의해 계산된다. 현재 판독 임계치들(VOLD1, VOLD2, 및 VOLD3)과 상반되게, 새로운 동작 판독 임계치들(VNEW1, VNEW2, 및 VNEW3)은 새로운 디바이스 임계 전압 분포들을 명백하게 분리하여서, 비트 에러 및/또는 정정불가능한(예를 들어, 하드 판정 디코딩) 에러의 가능성을 감소시킨다. 다양한 실시예들에서, 도 6c는 현재 판독 임계치들의 업데이트(530)로부터의 새로운 동작 판독 임계치들을 개념적으로 예시한다.
예시적인 구현 기법들
[0219] 일부 실시예들에서, 예를 들어, 플래시 메모리들, 컴퓨팅-호스트 플래시 메모리 제어기, 및/또는 (도 1a의 SSD 제어기(100)와 같은) SSD 제어기로 판독 임계치들이 최적화를 사용하는 SSD에 의해 수행된 동작들의 모두 또는 임의의 부분들, 그리고 프로세서, 마이크로프로세서, 시스템-온-칩, 응용 주문형 집적 회로, 하드웨어 가속기, 또는 상기 언급한 동작들의 모두 또는 일부들을 제공하는 다른 회로의 일부들에 대한 다양한 조합들이, 컴퓨터 시스템에 의한 프로세싱과 호환가능한 사양에 의해 특정된다. 그 사양은 하드웨어 디스크립션(description) 언어, 회로 디스크립션들, 네트리스트(netlist) 디스크립션들, 마스크 디스크립션들 또는 레이아웃 디스크립션들과 같은 다양한 디스크립션들에 따른다. 예시적인 디스크립션들은: 베릴로그(Verilog), VHDL, SPICE, PSpice와 같은 SPICE 변형들, IBIS, LEF, DEF, GDS-II, OASIS 또는 다른 디스크립션들을 포함한다. 다양한 실시예들에서, 프로세싱은 하나 또는 그 초과의 집적 회로들에 대한 포함을 위해 적합한 로직 및/또는 회로를 생성하고, 검증하거나 특정하기 위해 해석(interpretation), 컴필레이션, 시뮬레이션 및 합성의 임의의 조합을 포함한다. 다양한 실시예들에 따른 각각의 집적 회로는 다양한 기술들에 따라 설계가능 및/또는 제조가능하다. 기술들은 (필드 또는 마스크 프로그램가능한 게이트 어레이 집적 회로와 같은) 프로그램가능 기술, (전적 또는 부분적 셀-기반 집적 회로와 같은) 세미-커스텀(semi-custom) 기술 및 (실질적으로 특화되는 집적 회로와 같은) 풀-커스텀(full-custom) 기술 및 이들의 임의의 조합 또는 집적 회로들의 설계 및/또는 제조와 호환가능한 임의의 다른 기술을 포함한다.
[0220] 일부 실시예들에서, 한 세트의 명령들이 저장되어 있는 컴퓨터 판독가능한 매체에 의해 설명된 바와 같은 동작들의 전부 또는 일부들의 다양한 조합들은, 하나 또는 둘 이상의 프로그램 명령들의 실행 및/또는 해석에 의해, 하나 또는 둘 이상의 소스 및/또는 스크립트 언어 구문들의 해석 및/또는 컴파일링에 의해, 또는 프로그래밍 및/또는 스크립팅 언어 구문들에 표현된 정보를 컴파일링, 변환, 및/또는 해석함으로써 생성되는 이진 명령들의 실행에 의해 수행된다. 구문들은 (C, C++, 포트란, 파스칼, Ada, Java, VBscript 및 쉘(Shell)과 같은) 임의의 표준 프로그래밍 또는 스크립팅 언어와 호환가능하다. 프로그램 명령들, 언어 구문들 또는 이진 명령들 중 하나 또는 둘 이상은 하나 또는 둘 이상의 컴퓨터 판독가능한 스토리지 매체 엘리먼트들 상에 임의선택적으로 저장된다. 다양한 실시예들에서, 프로그램 명령어들 중 일부, 모두, 또는 다양한 부분들은 하나 또는 그 초과의 함수들, 루틴들, 서브-루틴들, 인-라인 루틴들, 절차들, 매크로들, 또는 이들의 부분들로서 실현된다.
결론
[0221] 단지 텍스트 및 도면들을 준비하는데 편의를 위해 특정 선택들이 설명에서 구성되었으며 반대의 표시가 존재하지 않는 한 그 선택들은 그 자체가, 설명된 실시예들의 구조 또는 동작에 관한 추가적인 정보를 전달하는 것으로서 해석되어서는 안된다. 선택들의 예들은: 실시예들의 특징들 및 엘리먼트들을 식별하고 참조하기 위해 이용되는 엘리먼트 식별자들(예를 들어, 콜아웃들(callouts) 또는 수치적 지시자들)의 특정 구조 또는 할당 그리고 도면 넘버링을 위해 이용되는 지시들의 특정 구조 또는 할당을 포함한다.
[0222] 용어들 "구비한다(comprises)", "구비하는(comprising)", "포함하다(includes)" 또는 "포함하는(including)"은 구체적으로, 허용범위가 넓은(open-ended) (비제한적) 범위의 논리적 세트들을 설명하는 추상적 개념들(abstractions)로서 해석되도록 의도되며 용어 "~내의(within)"가 명시적으로 후속하지 않는 한 물리적 제한(physical containment)을 전달하는 것을 의미하지 않는다.
[0223] 전술한 실시예들이 설명 및 이해의 명확화를 목적으로 다소 상세히 설명되었지만, 본 발명은 제공된 상세사항들로 제한되지 않는다. 본 발명의 많은 실시예들이 존재한다. 개시된 실시예들은 예시적이며 제한적이지 않는다.
[0224] 설명에 일치하는 구성, 배열 및 이용에서의 많은 변형들이 가능하며, 이러한 많은 변형들은 발행 특허의 청구항들의 범위 내에 속함이 이해될 것이다. 예를 들어, 상호접속 및 기능-유닛(function-unit) 비트-폭들, 클록 속도들 및 사용되는 기술의 타입은 각 컴포넌트 블록에서의 다양한 실시예들에 따라 가변적이다. 상호접속 및 로직에 정해지는 명칭들은 단지 예시적이며, 설명된 개념들을 제한하는 것으로 해석되어서는 안 된다. 순서도 및 흐름도 프로세스, 동작 및 기능 엘리먼트들의 순서 및 배열은 다양한 실시예들에 따라 가변적이다. 또한, 구체적으로 반대로 서술되지 않는 한, 특정된 값 범위들, 이용된 최대 및 최소 값들 또는 (플래시 메모리 기술 타입들; 및 레지스터들 및 버퍼들에서의 엔트리들 또는 스테이지들의 수와 같은) 다른 특정 사양들은 단지 설명된 실시예들에 대한 것이며, 구현 기술에서의 개선들 및 변경들을 따를(track)것이 예상되며, 제한들로서 해석되어서는 안 된다.
[0225] 기술분야에 알려진 기능적으로 동등한 기술들이, 다양한 컴포넌트들, 서브-시스템들, 동작들, 기능들, 루틴들, 서브-루틴들, 인-라인 루틴들, 절차들, 매크로들 또는 이들의 일부들을 구현하도록, 설명된 것들 대신에 사용가능하다. 실시예의 기능이 (하드웨어에서의 이전의 기능들의 소프트웨어로의 이동을 용이하게 하는) 더 빠른 프로세싱 및 (소프트웨어에서의 이전의 기능들의 하드웨어로의 이동을 용이하게 하는) 더 높은 집적 밀도의 설계 제약들 및 기술 트렌드들에 의존하기 때문에, 실시예들의 다수의 기능적 양태들이 하드웨어(예를 들어, 일반적으로 전용 회로) 또는 소프트웨어(예를 들어, 프로그램된 제어기 또는 프로세서의 일부 방식을 통해) 선택적으로 실현가능하다는 것이 또한 이해된다. 다양한 실시예들에서의 특정한 변형들은, 파티셔닝하는데 있어서의 차이들; 상이한 폼 팩터들 및 구성들; 상이한 운영 시스템들 및 다른 시스템 소프트웨어의 사용; 상이한 인터페이스 표준들, 네트워크 프로토콜들, 또는 통신 링크들의 사용; 및 특정한 애플리케이션의 고유 엔지니어링 및 비즈니스 제약들에 따라 본원에 설명된 개념들을 구현할 때 기대되는 다른 변형들을 포함하지만, 이에 제한되지 않는다.
[0226] 실시예들은 설명된 실시예들의 많은 양상들의 최소 구현을 위해 요구되는 것을 훨씬 넘어선 상세 및 환경적 맥락으로 설명되었다. 기술분야의 당업자는 일부 실시예들이 나머지 엘리먼트들 사이의 기본적 협력을 변경하지 않고서 개시된 컴포넌트들 또는 특징들을 생략함을 인식할 것이다. 따라서 개시된 상세사항들 중 다수는 설명된 실시예들의 다양한 양상들을 구현하는데 요구되지 않음이 이해된다. 나머지 엘리먼트들이 종래 기술과 구별가능한 범위까지, 생략되는 컴포넌트들 및 특징들은 본원에 설명된 개념들에 대해 제한하지 않는다.
[0227] 설계에 있어서 이러한 모든 변형들은 설명된 실시예들에 의해 전달되는 교시들에 대한 비현실적(insubstantial) 변경들이다. 본원에 설명된 실시예들은 다른 컴퓨팅 및 네트워킹 애플리케이션들로의 광범위한 적용가능성을 가지며, 설명된 실시예들의 특정 애플리케이션 또는 산업으로 제한되지 않음이 또한 이해된다. 본 발명은 따라서, 발행 특허의 청구항들의 범위 내에 포괄되는 모든 가능한 수정들 및 변형들을 포함하는 것으로 해석된다.

Claims (10)

  1. 방법으로서,
    비휘발성 메모리의 페이지들의 복수의 그룹들 중 특정한 하나를 프로그래밍하는 것과 연관된 전압 드리프트 레퍼런스 타임스탬프의 샘플링된 값을 기록하는 단계; 및
    상기 전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값 및 판독과 연관된 상기 전압 드리프트 레퍼런스 타임스탬프의 샘플값에 적어도 부분적으로 기초하여, 프로그래밍된 상기 특정한 그룹의 페이지들 중 적어도 일부의 판독의 전압 임계치를 결정하는 단계
    를 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 판독시의 상기 전압 드리프트 레퍼런스 타임스탬프의 샘플값에 관하여 특정한 차이 미만만큼 상이한 상기 전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값에 후속하여, 디폴트 전압 임계치를 상기 판독의 상기 전압 임계치로서 사용하는 단계를 더 포함하는, 방법.
  3. 제 1 항에 있어서,
    레퍼런스 위치의 현재 전압 임계치를 결정하기 위해 상기 비휘발성 메모리의 상기 레퍼런스 위치를 주기적으로 샘플링하는 단계를 더 포함하고,
    상기 주기적으로 샘플링하는 단계는 상기 전압 드리프트 레퍼런스 타임스탬프의 샘플값들을 적어도 부분적으로 결정하는, 방법.
  4. 제 3 항에 있어서,
    상기 전압 드리프트 레퍼런스 타임스탬프의 샘플값들 중 적어도 일부는 각각의 생성 번호(generation number) 및 각각의 임계 부분(threshold portion)을 각각 포함하고, 상기 생성 번호는 마스터(master) 생성 번호에 따르고, 상기 임계 부분은 연관된 주기적 샘플링시의 상기 레퍼런스 위치의 상기 현재 전압 임계치에 따르는, 방법.
  5. 제 4 항에 있어서,
    한계(bound)를 초과하는 상기 레퍼런스 위치의 상기 현재 전압 임계치에 후속하여, 상기 레퍼런스 위치를 업데이트하고 상기 마스터 생성 번호를 증분하는 단계를 더 포함하는, 방법.
  6. 장치로서,
    비휘발성 메모리의 페이지들의 복수의 그룹들 중 특정한 하나를 프로그래밍하는 것과 연관된 전압 드리프트 레퍼런스 타임스탬프의 샘플링된 값을 기록하기 위한 수단; 및
    상기 전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값 및 판독과 연관된 상기 전압 드리프트 레퍼런스 타임스탬프의 샘플값에 적어도 부분적으로 기초하여, 프로그래밍된 특정한 그룹의 페이지들 중 적어도 일부의 판독의 전압 임계치를 결정하기 위한 수단
    을 포함하는, 장치.
  7. 제 6 항에 있어서,
    상기 판독시의 상기 전압 드리프트 레퍼런스 타임스탬프의 샘플값에 관하여 특정한 차이 미만만큼 상이한 상기 전압 드리프트 레퍼런스 타임스탬프의 기록된 샘플값에 후속하여, 디폴트 전압 임계치를 상기 판독의 상기 전압 임계치로서 사용하기 위한 수단을 더 포함하는, 장치.
  8. 제 6 항에 있어서,
    레퍼런스 위치의 현재 전압 임계치를 결정하기 위해 상기 비휘발성 메모리의 상기 레퍼런스 위치를 주기적으로 샘플링하기 위한 수단을 더 포함하고,
    상기 주기적으로 샘플링하는 것은, 적어도 부분적으로, 상기 전압 드리프트 레퍼런스 타임스탬프의 샘플값들을 결정하는, 장치.
  9. 제 8 항에 있어서,
    상기 전압 드리프트 레퍼런스 타임스탬프의 샘플값들 중 적어도 일부는 각각의 생성 번호 및 각각의 임계 부분을 각각 포함하고, 상기 생성 번호는 마스터 생성 번호에 따르고, 상기 임계 부분은 연관된 주기적 샘플링시의 상기 레퍼런스 위치의 상기 현재 전압 임계치에 따르는, 장치.
  10. 제 9 항에 있어서,
    한계를 초과하는 상기 레퍼런스 위치의 상기 현재 전압 임계치에 후속하여, 상기 레퍼런스 위치를 업데이트하고 상기 마스터 생성 번호를 증분하기 위한 수단을 더 포함하는, 장치.
KR1020140014901A 2013-02-10 2014-02-10 리텐션 드리프트 이력 기반 비휘발성 메모리 판독 임계치 최적화 KR102201697B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361762955P 2013-02-10 2013-02-10
US61/762,955 2013-02-10

Publications (2)

Publication Number Publication Date
KR20140101690A true KR20140101690A (ko) 2014-08-20
KR102201697B1 KR102201697B1 (ko) 2021-01-11

Family

ID=50064496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140014901A KR102201697B1 (ko) 2013-02-10 2014-02-10 리텐션 드리프트 이력 기반 비휘발성 메모리 판독 임계치 최적화

Country Status (6)

Country Link
US (3) US9645177B2 (ko)
EP (1) EP2765578A1 (ko)
JP (1) JP6336767B2 (ko)
KR (1) KR102201697B1 (ko)
CN (3) CN103985415B (ko)
TW (1) TWI591644B (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150123057A (ko) * 2014-04-24 2015-11-03 삼성전자주식회사 메모리 시스템 및 상기 메모리 시스템의 동작 방법
KR20150130632A (ko) * 2014-05-13 2015-11-24 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 액세스하는 액세스 방법
KR20150133916A (ko) * 2014-05-20 2015-12-01 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR20160050392A (ko) * 2014-10-29 2016-05-11 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR20170014645A (ko) * 2015-07-30 2017-02-08 삼성전자주식회사 리텐션에 의한 데이터 손실을 방지하는 데이터 처리 시스템의 작동 방법
KR20170028673A (ko) * 2015-09-04 2017-03-14 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR20190061426A (ko) * 2017-11-28 2019-06-05 성균관대학교산학협력단 플래시 메모리 시스템 및 그 제어 방법
KR20190102599A (ko) * 2018-02-26 2019-09-04 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 저장 장치
US10679701B2 (en) 2015-11-16 2020-06-09 Samsung Electronics Co., Ltd. Solid state drive devices and storage systems having the same
KR20210004936A (ko) * 2017-08-29 2021-01-13 마이크론 테크놀로지, 인크. 호스트 io 동작에 기초하는 판독 전압 교정

Families Citing this family (272)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12008266B2 (en) 2010-09-15 2024-06-11 Pure Storage, Inc. Efficient read by reconstruction
US8468318B2 (en) 2010-09-15 2013-06-18 Pure Storage Inc. Scheduling of I/O writes in a storage environment
US11614893B2 (en) 2010-09-15 2023-03-28 Pure Storage, Inc. Optimizing storage device access based on latency
US11275509B1 (en) 2010-09-15 2022-03-15 Pure Storage, Inc. Intelligently sizing high latency I/O requests in a storage environment
US8589625B2 (en) 2010-09-15 2013-11-19 Pure Storage, Inc. Scheduling of reconstructive I/O read operations in a storage environment
US8589655B2 (en) 2010-09-15 2013-11-19 Pure Storage, Inc. Scheduling of I/O in an SSD environment
US8732426B2 (en) 2010-09-15 2014-05-20 Pure Storage, Inc. Scheduling of reactive I/O operations in a storage environment
US9244769B2 (en) 2010-09-28 2016-01-26 Pure Storage, Inc. Offset protection data in a RAID array
US8775868B2 (en) 2010-09-28 2014-07-08 Pure Storage, Inc. Adaptive RAID for an SSD environment
US11636031B2 (en) 2011-08-11 2023-04-25 Pure Storage, Inc. Optimized inline deduplication
US8589640B2 (en) 2011-10-14 2013-11-19 Pure Storage, Inc. Method for maintaining multiple fingerprint tables in a deduplicating storage system
US8719540B1 (en) 2012-03-15 2014-05-06 Pure Storage, Inc. Fractal layout of data blocks across multiple devices
US10623386B1 (en) 2012-09-26 2020-04-14 Pure Storage, Inc. Secret sharing data protection in a storage system
US8745415B2 (en) 2012-09-26 2014-06-03 Pure Storage, Inc. Multi-drive cooperation to generate an encryption key
US11032259B1 (en) 2012-09-26 2021-06-08 Pure Storage, Inc. Data protection in a storage system
US11733908B2 (en) 2013-01-10 2023-08-22 Pure Storage, Inc. Delaying deletion of a dataset
US9436720B2 (en) 2013-01-10 2016-09-06 Pure Storage, Inc. Safety for volume operations
US10908835B1 (en) 2013-01-10 2021-02-02 Pure Storage, Inc. Reversing deletion of a virtual machine
US11768623B2 (en) 2013-01-10 2023-09-26 Pure Storage, Inc. Optimizing generalized transfers between storage systems
US9165668B1 (en) * 2013-07-29 2015-10-20 Western Digital Technologies, Inc. Data retention monitoring using temperature history in solid state drives
KR102120823B1 (ko) * 2013-08-14 2020-06-09 삼성전자주식회사 비휘발성 메모리 장치의 독출 시퀀스 제어 방법 및 이를 수행하는 메모리 시스템
US11128448B1 (en) 2013-11-06 2021-09-21 Pure Storage, Inc. Quorum-aware secret sharing
US10263770B2 (en) 2013-11-06 2019-04-16 Pure Storage, Inc. Data protection in a storage system using external secrets
US10365858B2 (en) 2013-11-06 2019-07-30 Pure Storage, Inc. Thin provisioning in a storage device
US10276247B2 (en) 2013-12-20 2019-04-30 Seagate Technology Llc Read retry operations with estimation of written data based on syndrome weights
US9818488B2 (en) * 2015-10-30 2017-11-14 Seagate Technology Llc Read threshold voltage adaptation using bit error rates based on decoded data
US9208086B1 (en) 2014-01-09 2015-12-08 Pure Storage, Inc. Using frequency domain to prioritize storage of metadata in a cache
CN104916330B (zh) * 2014-03-10 2019-04-12 东芝存储器株式会社 存储装置、存储器控制器及存储器控制方法
US10656864B2 (en) 2014-03-20 2020-05-19 Pure Storage, Inc. Data replication within a flash storage array
TWI492234B (zh) * 2014-04-21 2015-07-11 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與記憶體系統
US9779268B1 (en) 2014-06-03 2017-10-03 Pure Storage, Inc. Utilizing a non-repeating identifier to encrypt data
US9218244B1 (en) 2014-06-04 2015-12-22 Pure Storage, Inc. Rebuilding data across storage nodes
US11399063B2 (en) 2014-06-04 2022-07-26 Pure Storage, Inc. Network authentication for a storage system
US10496556B1 (en) 2014-06-25 2019-12-03 Pure Storage, Inc. Dynamic data protection within a flash storage system
US9218407B1 (en) 2014-06-25 2015-12-22 Pure Storage, Inc. Replication and intermediate read-write state for mediums
US10296469B1 (en) 2014-07-24 2019-05-21 Pure Storage, Inc. Access control in a flash storage system
US9558069B2 (en) 2014-08-07 2017-01-31 Pure Storage, Inc. Failure mapping in a storage array
US9495255B2 (en) 2014-08-07 2016-11-15 Pure Storage, Inc. Error recovery in a storage cluster
US9864761B1 (en) * 2014-08-08 2018-01-09 Pure Storage, Inc. Read optimization operations in a storage system
US10430079B2 (en) 2014-09-08 2019-10-01 Pure Storage, Inc. Adjusting storage capacity in a computing system
US10164841B2 (en) 2014-10-02 2018-12-25 Pure Storage, Inc. Cloud assist for storage systems
US10430282B2 (en) 2014-10-07 2019-10-01 Pure Storage, Inc. Optimizing replication by distinguishing user and system write activity
US9489132B2 (en) 2014-10-07 2016-11-08 Pure Storage, Inc. Utilizing unmapped and unknown states in a replicated storage system
KR102263046B1 (ko) * 2014-10-29 2021-06-09 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR102287760B1 (ko) 2014-10-29 2021-08-09 삼성전자주식회사 메모리 시스템 및 상기 메모리 시스템의 동작 방법
US9727485B1 (en) 2014-11-24 2017-08-08 Pure Storage, Inc. Metadata rewrite and flatten optimization
US9773007B1 (en) 2014-12-01 2017-09-26 Pure Storage, Inc. Performance improvements in a storage system
US9552248B2 (en) 2014-12-11 2017-01-24 Pure Storage, Inc. Cloud alert to replica
US9588842B1 (en) 2014-12-11 2017-03-07 Pure Storage, Inc. Drive rebuild
US9864769B2 (en) 2014-12-12 2018-01-09 Pure Storage, Inc. Storing data utilizing repeating pattern detection
KR102282947B1 (ko) 2014-12-15 2021-07-30 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10545987B2 (en) 2014-12-19 2020-01-28 Pure Storage, Inc. Replication to the cloud
US11947968B2 (en) 2015-01-21 2024-04-02 Pure Storage, Inc. Efficient use of zone in a storage device
US10296354B1 (en) 2015-01-21 2019-05-21 Pure Storage, Inc. Optimized boot operations within a flash storage array
US9710165B1 (en) 2015-02-18 2017-07-18 Pure Storage, Inc. Identifying volume candidates for space reclamation
CN105989352B (zh) * 2015-03-06 2019-08-20 华为技术有限公司 图像识别加速器、终端设备及图像识别方法
US9773563B2 (en) * 2015-03-27 2017-09-26 Toshiba Memory Corporation Memory controller, memory control method, and coefficient decision method
US10082985B2 (en) 2015-03-27 2018-09-25 Pure Storage, Inc. Data striping across storage nodes that are assigned to multiple logical arrays
US10178169B2 (en) 2015-04-09 2019-01-08 Pure Storage, Inc. Point to point based backend communication layer for storage processing
CN106155812A (zh) 2015-04-28 2016-11-23 阿里巴巴集团控股有限公司 一种对虚拟主机的资源管理的方法、装置、***及电子设备
US10140149B1 (en) 2015-05-19 2018-11-27 Pure Storage, Inc. Transactional commits with hardware assists in remote memory
US9547441B1 (en) 2015-06-23 2017-01-17 Pure Storage, Inc. Exposing a geometry of a storage device
US10310740B2 (en) 2015-06-23 2019-06-04 Pure Storage, Inc. Aligning memory access operations to a geometry of a storage device
US9589394B2 (en) * 2015-07-16 2017-03-07 GM Global Technology Operations LLC Determining the source of a ground offset in a controller area network
US9484098B1 (en) * 2015-08-05 2016-11-01 Sandisk Technologies Llc Smart reread in nonvolatile memory
KR102309841B1 (ko) 2015-08-24 2021-10-12 삼성전자주식회사 표면 실장 기술의 적용에 따른 메모리 셀의 문턱 전압 산포 변화 복구 기능을 갖는 데이터 스토리지 및 그것의 동작 방법
US11341136B2 (en) 2015-09-04 2022-05-24 Pure Storage, Inc. Dynamically resizable structures for approximate membership queries
US11269884B2 (en) 2015-09-04 2022-03-08 Pure Storage, Inc. Dynamically resizable structures for approximate membership queries
KR20170028825A (ko) 2015-09-04 2017-03-14 퓨어 스토리지, 아이앤씨. 압축된 인덱스들을 사용한 해시 테이블들에서의 메모리 효율적인 스토리지 및 탐색
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US9843453B2 (en) 2015-10-23 2017-12-12 Pure Storage, Inc. Authorizing I/O commands with I/O tokens
US10347343B2 (en) * 2015-10-30 2019-07-09 Seagate Technology Llc Adaptive read threshold voltage tracking with separate characterization on each side of voltage distribution about distribution mean
CN106816179B (zh) 2015-11-30 2020-12-25 华为技术有限公司 一种闪存纠错方法和装置
WO2017127104A1 (en) * 2016-01-22 2017-07-27 Hewlett Packard Enterprise Development Lp Inject delay to simulate latency
JP6545631B2 (ja) 2016-03-02 2019-07-17 東芝メモリ株式会社 不揮発性半導体記憶装置
US10204043B2 (en) 2016-03-08 2019-02-12 Toshiba Memory Corporation Memory controller, method of controlling nonvolatile memory and memory system
US9721657B1 (en) * 2016-04-02 2017-08-01 Intel Corporation Managing threshold voltage shift in nonvolatile memory
US10452297B1 (en) 2016-05-02 2019-10-22 Pure Storage, Inc. Generating and optimizing summary index levels in a deduplication storage system
US10133503B1 (en) 2016-05-02 2018-11-20 Pure Storage, Inc. Selecting a deduplication process based on a difference between performance metrics
CN107452421B (zh) * 2016-05-31 2020-06-16 建兴储存科技(广州)有限公司 固态储存装置及其状态预测方法
KR102589259B1 (ko) 2016-06-20 2023-10-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10180868B2 (en) 2016-07-08 2019-01-15 Seagate Technology Llc Adaptive read threshold voltage tracking with bit error rate estimation based on non-linear syndrome weight mapping
US10290358B2 (en) 2016-07-08 2019-05-14 Seagate Technology Llc Independent read threshold voltage tracking for multiple dependent read threshold voltages using syndrome weights
US10203903B2 (en) 2016-07-26 2019-02-12 Pure Storage, Inc. Geometry based, space aware shelf/writegroup evacuation
US10157677B2 (en) * 2016-07-28 2018-12-18 Ip Gem Group, Llc Background reference positioning and local reference positioning using threshold voltage shift read
CN106293539A (zh) 2016-08-18 2017-01-04 华为技术有限公司 一种闪存设备的访问方法、装置和***
JP6659494B2 (ja) 2016-08-19 2020-03-04 キオクシア株式会社 半導体記憶装置及びメモリシステム
JP2018037123A (ja) * 2016-08-29 2018-03-08 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
KR20180027710A (ko) 2016-09-06 2018-03-15 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 액세스 방법
US9691492B1 (en) * 2016-09-29 2017-06-27 Intel Corporation Determination of demarcation voltage for managing drift in non-volatile memory devices
US10756816B1 (en) 2016-10-04 2020-08-25 Pure Storage, Inc. Optimized fibre channel and non-volatile memory express access
US10613974B2 (en) 2016-10-04 2020-04-07 Pure Storage, Inc. Peer-to-peer non-volatile random-access memory
US10191662B2 (en) 2016-10-04 2019-01-29 Pure Storage, Inc. Dynamic allocation of segments in a flash storage system
US10162523B2 (en) 2016-10-04 2018-12-25 Pure Storage, Inc. Migrating data between volumes using virtual copy operation
US10481798B2 (en) 2016-10-28 2019-11-19 Pure Storage, Inc. Efficient flash management for multiple controllers
US10185505B1 (en) 2016-10-28 2019-01-22 Pure Storage, Inc. Reading a portion of data to replicate a volume based on sequence numbers
US10359942B2 (en) 2016-10-31 2019-07-23 Pure Storage, Inc. Deduplication aware scalable content placement
US10430085B2 (en) 2016-11-08 2019-10-01 Micron Technology, Inc. Memory operations on data
US10261876B2 (en) 2016-11-08 2019-04-16 Micron Technology, Inc. Memory management
US10452290B2 (en) 2016-12-19 2019-10-22 Pure Storage, Inc. Block consolidation in a direct-mapped flash storage system
KR20180070974A (ko) 2016-12-19 2018-06-27 삼성전자주식회사 비휘발성 메모리의 리드 동작 방법, 비휘발성 메모리를 포함하는 메모리 시스템 및 이의 동작 방법
US11550481B2 (en) 2016-12-19 2023-01-10 Pure Storage, Inc. Efficiently writing data in a zoned drive storage system
US11069418B1 (en) 2016-12-30 2021-07-20 EMC IP Holding Company LLC Method and system for offline program/erase count estimation
US10338983B2 (en) 2016-12-30 2019-07-02 EMC IP Holding Company LLC Method and system for online program/erase count estimation
US10289550B1 (en) 2016-12-30 2019-05-14 EMC IP Holding Company LLC Method and system for dynamic write-back cache sizing in solid state memory storage
KR20180082927A (ko) 2017-01-11 2018-07-19 에스케이하이닉스 주식회사 메모리장치의 에러정정장치 및 에러정정방법과, 에러정정장치를 포함하는 메모리 컨트롤러
US11093146B2 (en) 2017-01-12 2021-08-17 Pure Storage, Inc. Automatic load rebalancing of a write group
CN109065092B (zh) * 2017-02-21 2022-06-17 北京忆恒创源科技股份有限公司 Nvm芯片的读阈值设置方法及其装置
JP6785168B2 (ja) 2017-02-28 2020-11-18 キオクシア株式会社 メモリシステム
US10528488B1 (en) 2017-03-30 2020-01-07 Pure Storage, Inc. Efficient name coding
US10381090B2 (en) 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
US10229749B2 (en) 2017-03-31 2019-03-12 Samsung Electronics Co., Ltd. Nonvolatile memory storage system
US20180300083A1 (en) * 2017-04-12 2018-10-18 Hewlett Packard Enterprise Development Lp Write-ahead logging through a plurality of logging buffers using nvm
US10469103B1 (en) 2017-04-19 2019-11-05 Seagate Technology Llc Adaptive read retry optimization
US11403019B2 (en) 2017-04-21 2022-08-02 Pure Storage, Inc. Deduplication-aware per-tenant encryption
US10503586B2 (en) * 2017-04-26 2019-12-10 Sandisk Technologies Llc Dynamic read based on read statistics
US10944671B2 (en) 2017-04-27 2021-03-09 Pure Storage, Inc. Efficient data forwarding in a networked device
US10290331B1 (en) * 2017-04-28 2019-05-14 EMC IP Holding Company LLC Method and system for modulating read operations to support error correction in solid state memory
US10403366B1 (en) 2017-04-28 2019-09-03 EMC IP Holding Company LLC Method and system for adapting solid state memory write parameters to satisfy performance goals based on degree of read errors
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
US10692874B2 (en) 2017-06-20 2020-06-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
EP3642841A4 (en) 2017-06-20 2021-07-28 Sunrise Memory Corporation 3-DIMENSIONAL NOR MEMORY ARCHITECTURE AND MANUFACTURING PROCESS FOR IT
US10402266B1 (en) 2017-07-31 2019-09-03 Pure Storage, Inc. Redundant array of independent disks in a direct-mapped flash storage system
US10976936B2 (en) 2017-08-23 2021-04-13 Micron Technology, Inc. Sensing operations in memory
US10403372B2 (en) * 2017-08-29 2019-09-03 SK Hynix Inc. Memory system with adaptive read-threshold scheme and method of operating such memory system
US10714195B2 (en) 2017-08-31 2020-07-14 SK Hynix Inc. Read disturb detection and recovery with adaptive thresholding for 3-D NAND storage
US10062441B1 (en) * 2017-08-31 2018-08-28 Micron Technology, Inc. Determining data states of memory cells
US10446197B2 (en) 2017-08-31 2019-10-15 Micron Technology, Inc. Optimized scan interval
US10831935B2 (en) 2017-08-31 2020-11-10 Pure Storage, Inc. Encryption management with host-side data reduction
US10269422B2 (en) * 2017-09-08 2019-04-23 Cnex Labs, Inc. Storage system with data reliability mechanism and method of operation thereof
TWI628660B (zh) * 2017-09-19 2018-07-01 群聯電子股份有限公司 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
US10776202B1 (en) 2017-09-22 2020-09-15 Pure Storage, Inc. Drive, blade, or data shard decommission via RAID geometry shrinkage
US10789211B1 (en) 2017-10-04 2020-09-29 Pure Storage, Inc. Feature-based deduplication
KR102349382B1 (ko) * 2017-10-11 2022-01-12 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10755793B2 (en) 2017-10-31 2020-08-25 Micron Technology, Inc. SLC page read
US10884919B2 (en) 2017-10-31 2021-01-05 Pure Storage, Inc. Memory management in a storage system
US10558518B2 (en) 2017-11-13 2020-02-11 International Business Machines Corporation Dynamic adjustments within memory systems
US10860475B1 (en) 2017-11-17 2020-12-08 Pure Storage, Inc. Hybrid flash translation layer
CN109840047A (zh) 2017-11-27 2019-06-04 华为技术有限公司 一种降低读延时的方法及装置
US11010233B1 (en) 2018-01-18 2021-05-18 Pure Storage, Inc Hardware-based system monitoring
US10970395B1 (en) 2018-01-18 2021-04-06 Pure Storage, Inc Security threat monitoring for a storage system
US11144638B1 (en) 2018-01-18 2021-10-12 Pure Storage, Inc. Method for storage system detection and alerting on potential malicious action
US10467527B1 (en) 2018-01-31 2019-11-05 Pure Storage, Inc. Method and apparatus for artificial intelligence acceleration
US10475812B2 (en) 2018-02-02 2019-11-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
US11036596B1 (en) 2018-02-18 2021-06-15 Pure Storage, Inc. System for delaying acknowledgements on open NAND locations until durability has been confirmed
US11494109B1 (en) 2018-02-22 2022-11-08 Pure Storage, Inc. Erase block trimming for heterogenous flash memory storage devices
KR102440379B1 (ko) * 2018-02-26 2022-09-06 에스케이하이닉스 주식회사 전자 장치, 비 일시적 컴퓨터 판독 가능 저장 매체, 및 전자 장치를 제어하는 방법
US11264094B2 (en) * 2018-03-05 2022-03-01 Intel Corporation Memory cell including multi-level sensing
US10446246B2 (en) 2018-03-14 2019-10-15 Silicon Storage Technology, Inc. Method and apparatus for data refresh for analog non-volatile memory in deep learning neural network
JP2019164865A (ja) 2018-03-20 2019-09-26 東芝メモリ株式会社 メモリシステム
KR20190110920A (ko) * 2018-03-21 2019-10-01 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
TWI661427B (zh) * 2018-04-02 2019-06-01 大陸商深圳大心電子科技有限公司 記憶體管理方法以及儲存控制器
US11934322B1 (en) 2018-04-05 2024-03-19 Pure Storage, Inc. Multiple encryption keys on storage drives
KR20190122422A (ko) * 2018-04-20 2019-10-30 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
US11995336B2 (en) 2018-04-25 2024-05-28 Pure Storage, Inc. Bucket views
US11385792B2 (en) 2018-04-27 2022-07-12 Pure Storage, Inc. High availability controller pair transitioning
US10678433B1 (en) 2018-04-27 2020-06-09 Pure Storage, Inc. Resource-preserving system upgrade
US10678436B1 (en) 2018-05-29 2020-06-09 Pure Storage, Inc. Using a PID controller to opportunistically compress more data during garbage collection
CN108845765B (zh) * 2018-05-31 2021-06-29 郑州云海信息技术有限公司 一种nand数据读取方法、***、设备及存储介质
US11436023B2 (en) 2018-05-31 2022-09-06 Pure Storage, Inc. Mechanism for updating host file system and flash translation layer based on underlying NAND technology
US10776046B1 (en) 2018-06-08 2020-09-15 Pure Storage, Inc. Optimized non-uniform memory access
US11281577B1 (en) 2018-06-19 2022-03-22 Pure Storage, Inc. Garbage collection tuning for low drive wear
US11869586B2 (en) 2018-07-11 2024-01-09 Pure Storage, Inc. Increased data protection by recovering data from partially-failed solid-state devices
US10971200B2 (en) * 2018-07-17 2021-04-06 Macronix International Co., Ltd. Semiconductor circuit and operating method for the same
CN110751974A (zh) * 2018-07-23 2020-02-04 爱思开海力士有限公司 存储器***和用于优化读取阈值的方法
CN110851072B (zh) * 2018-08-21 2023-06-02 建兴储存科技(广州)有限公司 使用状态预测方法的固态储存装置
US11133076B2 (en) 2018-09-06 2021-09-28 Pure Storage, Inc. Efficient relocation of data between storage devices of a storage system
US11194759B2 (en) 2018-09-06 2021-12-07 Pure Storage, Inc. Optimizing local data relocation operations of a storage device of a storage system
US10846216B2 (en) 2018-10-25 2020-11-24 Pure Storage, Inc. Scalable garbage collection
US11113409B2 (en) 2018-10-26 2021-09-07 Pure Storage, Inc. Efficient rekey in a transparent decrypting storage array
US10866763B2 (en) * 2018-10-30 2020-12-15 Western Digital Technologies, Inc. Dynamic read based on read statistics
KR102599123B1 (ko) 2018-11-14 2023-11-06 삼성전자주식회사 인공 신경망 모델에 기초하여 읽기 레벨들을 추론하는 스토리지 장치 및 인공 신경망 모델의 학습 방법
CN109542356B (zh) * 2018-11-30 2021-12-31 中国人民解放军国防科技大学 面向容错的nvm持久化过程冗余信息的压缩方法和装置
CN109558263B (zh) * 2018-12-03 2021-10-29 郑州云海信息技术有限公司 一种固态硬盘数据读取错误的处理方法及相关装置
WO2020118301A1 (en) 2018-12-07 2020-06-11 Sunrise Memory Corporation Methods for forming multi-layer vertical nor-type memory string arrays
US10698636B1 (en) * 2018-12-10 2020-06-30 Micron Technology, Inc. Trigger margin based dynamic program step characteristic adjustment
US11367488B2 (en) 2018-12-11 2022-06-21 SK Hynix Inc. Memory system and method for read operation based on grouping of word lines
US11158369B2 (en) * 2018-12-26 2021-10-26 Western Digital Technologies, Inc. On-chip non-volatile memory (NVM) search
CN109710951B (zh) * 2018-12-27 2023-10-17 北京百度网讯科技有限公司 基于翻译历史的辅助翻译方法、装置、设备及存储介质
US11194473B1 (en) 2019-01-23 2021-12-07 Pure Storage, Inc. Programming frequently read data to low latency portions of a solid-state storage array
CN111489776B (zh) * 2019-01-28 2022-04-22 深圳大心电子科技有限公司 数据读取方法、存储控制器与存储装置
CN109887537B (zh) * 2019-01-29 2021-04-06 华中科技大学 一种阈值电压漂移感知的ldpc码译码方法
CN113424319A (zh) 2019-02-11 2021-09-21 日升存储公司 垂直薄膜晶体管以及作为用于三维存储器阵列的位线连接器的应用
US11150844B2 (en) 2019-02-21 2021-10-19 Micron Technology, Inc. Reflow endurance improvements in triple-level cell NAND flash
US11588633B1 (en) 2019-03-15 2023-02-21 Pure Storage, Inc. Decommissioning keys in a decryption storage system
US11334254B2 (en) 2019-03-29 2022-05-17 Pure Storage, Inc. Reliability based flash page sizing
US11775189B2 (en) 2019-04-03 2023-10-03 Pure Storage, Inc. Segment level heterogeneity
US11397674B1 (en) 2019-04-03 2022-07-26 Pure Storage, Inc. Optimizing garbage collection across heterogeneous flash devices
US10990480B1 (en) 2019-04-05 2021-04-27 Pure Storage, Inc. Performance of RAID rebuild operations by a storage group controller of a storage system
TWI690929B (zh) * 2019-04-11 2020-04-11 點序科技股份有限公司 記憶體裝置及其讀取參考電壓的調整方法
US11099986B2 (en) 2019-04-12 2021-08-24 Pure Storage, Inc. Efficient transfer of memory contents
EP3891614B1 (en) 2019-04-30 2023-06-21 Yangtze Memory Technologies Co., Ltd. Electronic apparatus and method of managing read levels of flash memory
TWI685846B (zh) * 2019-05-30 2020-02-21 華邦電子股份有限公司 非揮發性記憶裝置及其抹除操作方法
CN110108234B (zh) * 2019-06-03 2024-06-07 呜啦啦(广州)科技有限公司 电流式双向弯曲传感器驱动装置及自动归零初始化方法
US11487665B2 (en) 2019-06-05 2022-11-01 Pure Storage, Inc. Tiered caching of data in a storage system
KR20200143107A (ko) 2019-06-14 2020-12-23 삼성전자주식회사 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
US11281394B2 (en) 2019-06-24 2022-03-22 Pure Storage, Inc. Replication across partitioning schemes in a distributed storage system
US10929046B2 (en) 2019-07-09 2021-02-23 Pure Storage, Inc. Identifying and relocating hot data to a cache determined with read velocity based on a threshold stored at a storage device
US10990475B2 (en) * 2019-07-10 2021-04-27 Micron Technology, Inc. Read level edge find operations in a memory sub-system
US11422751B2 (en) 2019-07-18 2022-08-23 Pure Storage, Inc. Creating a virtual storage system
US11086713B1 (en) 2019-07-23 2021-08-10 Pure Storage, Inc. Optimized end-to-end integrity storage system
US11010095B2 (en) * 2019-07-25 2021-05-18 Western Digital Technologies, Inc. Dynamic and adaptive data read request scheduling
CN110797068A (zh) * 2019-08-06 2020-02-14 广州妙存科技有限公司 一种快速寻找nand闪存最佳重读电压的方法
US11321619B2 (en) 2019-08-14 2022-05-03 International Business Machines Corporation State dependent calibration of qubit measurements
KR20210024912A (ko) * 2019-08-26 2021-03-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10908845B1 (en) * 2019-08-27 2021-02-02 Micron Technology, Inc. Managing threshold voltage drift based on a temperature-dependent slope of the threshold voltage drift of a memory sub-system
US11963321B2 (en) 2019-09-11 2024-04-16 Pure Storage, Inc. Low profile latching mechanism
CN110808079A (zh) * 2019-10-10 2020-02-18 鸿秦（北京）科技有限公司 一种新式延缓磨损延长固态硬盘使用寿命的方法
US11403043B2 (en) 2019-10-15 2022-08-02 Pure Storage, Inc. Efficient data compression by grouping similar data within a data segment
US10957407B1 (en) * 2019-10-30 2021-03-23 International Business Machines Corporation Calculating corrective read voltage offsets in non-volatile random access memory
US11615185B2 (en) 2019-11-22 2023-03-28 Pure Storage, Inc. Multi-layer security threat detection for a storage system
US11341236B2 (en) 2019-11-22 2022-05-24 Pure Storage, Inc. Traffic-based detection of a security threat to a storage system
US11651075B2 (en) 2019-11-22 2023-05-16 Pure Storage, Inc. Extensible attack monitoring by a storage system
US11720692B2 (en) 2019-11-22 2023-08-08 Pure Storage, Inc. Hardware token based management of recovery datasets for a storage system
US11675898B2 (en) 2019-11-22 2023-06-13 Pure Storage, Inc. Recovery dataset management for security threat monitoring
US11941116B2 (en) 2019-11-22 2024-03-26 Pure Storage, Inc. Ransomware-based data protection parameter modification
US11645162B2 (en) 2019-11-22 2023-05-09 Pure Storage, Inc. Recovery point determination for data restoration in a storage system
US11687418B2 (en) 2019-11-22 2023-06-27 Pure Storage, Inc. Automatic generation of recovery plans specific to individual storage elements
US11720714B2 (en) 2019-11-22 2023-08-08 Pure Storage, Inc. Inter-I/O relationship based detection of a security threat to a storage system
US11520907B1 (en) 2019-11-22 2022-12-06 Pure Storage, Inc. Storage system snapshot retention based on encrypted data
US11657155B2 (en) 2019-11-22 2023-05-23 Pure Storage, Inc Snapshot delta metric based determination of a possible ransomware attack against data maintained by a storage system
US11625481B2 (en) 2019-11-22 2023-04-11 Pure Storage, Inc. Selective throttling of operations potentially related to a security threat to a storage system
US11500788B2 (en) 2019-11-22 2022-11-15 Pure Storage, Inc. Logical address based authorization of operations with respect to a storage system
US11755751B2 (en) 2019-11-22 2023-09-12 Pure Storage, Inc. Modify access restrictions in response to a possible attack against data stored by a storage system
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
JP2021111427A (ja) * 2020-01-15 2021-08-02 キオクシア株式会社 記憶装置及びその制御方法
US11144452B2 (en) * 2020-02-05 2021-10-12 Micron Technology, Inc. Temperature-based data storage processing
US11243711B2 (en) 2020-02-05 2022-02-08 Micron Technology, Inc. Controlling firmware storage density based on temperature detection
US11675500B2 (en) 2020-02-07 2023-06-13 Sunrise Memory Corporation High capacity memory circuit with low effective latency
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
US11508693B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation High capacity memory module including wafer-section memory circuit
US11217319B2 (en) 2020-02-28 2022-01-04 SK Hynix Inc. Read threshold optimization systems and methods by multi-dimensional search
US11170853B2 (en) * 2020-03-04 2021-11-09 Micron Technology, Inc. Modified write voltage for memory devices
WO2021207050A1 (en) 2020-04-08 2021-10-14 Sunrise Memory Corporation Charge-trapping layer with optimized number of charge-trapping sites for fast program and erase of a memory cell in a 3-dimensional nor memory string array
JP2023525118A (ja) 2020-05-13 2023-06-14 マイクロン テクノロジー，インク． メモリセルにアクセスするためのカウンタベースの方法及びシステム
CN111814110B (zh) * 2020-05-22 2024-05-10 广东建科创新技术研究院有限公司 一种桥梁健康监测数据控制图分析方法
JP6887044B1 (ja) * 2020-05-22 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
JP6895002B1 (ja) * 2020-05-27 2021-06-30 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
US11314427B2 (en) 2020-08-21 2022-04-26 Micron Technology, Inc. Memory device with enhanced data reliability capabilities
US11430528B2 (en) * 2020-08-25 2022-08-30 Micron Technology, Inc. Determining a read voltage based on a change in a read window
US11508446B2 (en) * 2020-09-23 2022-11-22 Silicon Motion, Inc. Method for accessing flash memory module and associated flash memory controller and electronic device
US11709621B2 (en) * 2020-10-09 2023-07-25 Western Digital Technologies Inc. Read threshold management and calibration
US11842777B2 (en) 2020-11-17 2023-12-12 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
US11848056B2 (en) 2020-12-08 2023-12-19 Sunrise Memory Corporation Quasi-volatile memory with enhanced sense amplifier operation
CN112599177A (zh) * 2020-12-23 2021-04-02 深圳大普微电子科技有限公司 一种阈值电压的管理方法、读取闪存数据的方法
CN112614529B (zh) * 2021-01-04 2021-09-24 长江存储科技有限责任公司 三维存储器及其控制方法
KR20220103228A (ko) 2021-01-14 2022-07-22 삼성전자주식회사 메모리 컨트롤러, 메모리 장치, 및 저장 장치
US11372592B1 (en) * 2021-02-04 2022-06-28 Silicon Motion, Inc. Memory controller having a plurality of control modules and associated server for coding and decoding raw data from flash memory chips
US11626168B2 (en) * 2021-03-10 2023-04-11 Samsung Electronics Co.. Ltd. De-noising using multiple threshold-expert machine learning models
KR20220129377A (ko) * 2021-03-16 2022-09-23 에스케이하이닉스 주식회사 반도체 메모리 장치를 제어하는 컨트롤러 및 그 동작 방법
KR20220133372A (ko) * 2021-03-24 2022-10-05 삼성전자주식회사 직접 메모리 액세스의 카운트 값을 사용하는 스토리지 컨트롤러의 동작 방법, 스토리지 컨트롤러를 포함하는 스토리지 장치, 및 스토리지 장치의 동작 방법
US11514983B2 (en) * 2021-04-02 2022-11-29 Micron Technology, Inc. Identify the programming mode of memory cells based on cell statistics obtained during reading of the memory cells
US11664073B2 (en) 2021-04-02 2023-05-30 Micron Technology, Inc. Adaptively programming memory cells in different modes to optimize performance
US11615854B2 (en) 2021-04-02 2023-03-28 Micron Technology, Inc. Identify the programming mode of memory cells during reading of the memory cells
KR20220140052A (ko) * 2021-04-08 2022-10-18 삼성전자주식회사 히스토리 테이블을 사용하는 스토리지 컨트롤러의 동작 방법, 및 스토리지 컨트롤러를 포함하는 스토리지 장치
CN112988453A (zh) * 2021-04-08 2021-06-18 中国科学院微电子研究所 用于闪存的数据恢复方法
US11462292B1 (en) * 2021-04-12 2022-10-04 Samsung Electronics Co., Ltd. Error correction circuit of semiconductor memory device and semiconductor memory device including the same
US11462279B1 (en) 2021-05-13 2022-10-04 Western Digital Technologies, Inc. Modified distribution of memory device states
CN113325040B (zh) * 2021-05-28 2022-05-13 中国农业大学 一种感存算一体化微纳电子器件及其制备方法
US20230015697A1 (en) * 2021-07-13 2023-01-19 Citrix Systems, Inc. Application programming interface (api) authorization
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
CN113672178B (zh) * 2021-10-25 2022-03-18 珠海妙存科技有限公司 nand flash重读定位方法
CN114546267B (zh) * 2022-02-14 2022-11-18 深圳源创存储科技有限公司 一种基于大数据计算的固态硬盘及固态硬盘***
US20230342244A1 (en) * 2022-04-20 2023-10-26 Western Digital Technologies, Inc. Read Look Ahead Optimization According To NVMe Dataset Management Hints
WO2023221021A1 (en) * 2022-05-19 2023-11-23 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd. Memory system, memory device, and method for read reference voltage management
US20240061606A1 (en) * 2022-08-16 2024-02-22 Yangtze Memory Technologies Co., Ltd. Read retry method for enhancing read performance and stability of 3d nand memory
JP7495635B2 (ja) 2022-10-12 2024-06-05 東芝情報システム株式会社 デバッグ装置及びデバッグ用プログラム
CN115565587B (zh) * 2022-10-14 2023-05-09 北京得瑞领新科技有限公司 快速搜索阈值电压的方法、装置、存储介质及ssd设备
US11983422B1 (en) * 2023-03-08 2024-05-14 Dell Products L.P. PSLC-scan-based storage device initialization system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120008401A1 (en) * 2010-07-06 2012-01-12 Michael Katz Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
KR20120039487A (ko) * 2010-10-15 2012-04-25 마이크론 테크놀로지, 인크. 상변화 메모리를 위한 판독 분포 관리
US20130007543A1 (en) * 2011-06-30 2013-01-03 Seagate Technology Llc Estimating temporal degradation of non-volatile solid-state memory
US8649212B2 (en) * 2010-09-24 2014-02-11 Intel Corporation Method, apparatus and system to determine access information for a phase change memory

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5827946A (en) * 1997-04-30 1998-10-27 Hewlett-Packard Company Method for sample identification using a locked retention time database
US6538922B1 (en) * 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells
US6691053B2 (en) * 2001-11-30 2004-02-10 Agilent Technologies, Inc. Method of matching retention times among multiple chromatographic system
US7257025B2 (en) * 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
US7289348B2 (en) * 2005-11-10 2007-10-30 Sandisk Corporation Reverse coupling effect with timing information
WO2008039692A2 (en) * 2006-09-27 2008-04-03 Sandisk Corporation Memory with cell population distribution assisted read margining
US7941590B2 (en) * 2006-11-06 2011-05-10 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
KR100891005B1 (ko) * 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
US7957187B2 (en) * 2008-05-09 2011-06-07 Sandisk Corporation Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
US7787307B2 (en) * 2008-12-08 2010-08-31 Micron Technology, Inc. Memory cell shift estimation method and apparatus
US8159881B2 (en) 2009-06-03 2012-04-17 Marvell World Trade Ltd. Reference voltage optimization for flash memory
JP5349256B2 (ja) * 2009-11-06 2013-11-20 株式会社東芝 メモリシステム
US8819503B2 (en) * 2010-07-02 2014-08-26 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
US8248856B2 (en) * 2010-10-20 2012-08-21 Seagate Technology Llc Predictive read channel configuration
CN102592672A (zh) * 2011-01-06 2012-07-18 上海华虹集成电路有限责任公司 Flash EEPROM动态参考源电路结构
JP2012195036A (ja) * 2011-03-17 2012-10-11 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120008401A1 (en) * 2010-07-06 2012-01-12 Michael Katz Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8649212B2 (en) * 2010-09-24 2014-02-11 Intel Corporation Method, apparatus and system to determine access information for a phase change memory
KR20120039487A (ko) * 2010-10-15 2012-04-25 마이크론 테크놀로지, 인크. 상변화 메모리를 위한 판독 분포 관리
US20130007543A1 (en) * 2011-06-30 2013-01-03 Seagate Technology Llc Estimating temporal degradation of non-volatile solid-state memory

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150123057A (ko) * 2014-04-24 2015-11-03 삼성전자주식회사 메모리 시스템 및 상기 메모리 시스템의 동작 방법
KR20150130632A (ko) * 2014-05-13 2015-11-24 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 액세스하는 액세스 방법
KR20150133916A (ko) * 2014-05-20 2015-12-01 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR20160050392A (ko) * 2014-10-29 2016-05-11 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR20170014645A (ko) * 2015-07-30 2017-02-08 삼성전자주식회사 리텐션에 의한 데이터 손실을 방지하는 데이터 처리 시스템의 작동 방법
KR20170028673A (ko) * 2015-09-04 2017-03-14 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
US10679701B2 (en) 2015-11-16 2020-06-09 Samsung Electronics Co., Ltd. Solid state drive devices and storage systems having the same
KR20210004936A (ko) * 2017-08-29 2021-01-13 마이크론 테크놀로지, 인크. 호스트 io 동작에 기초하는 판독 전압 교정
KR20190061426A (ko) * 2017-11-28 2019-06-05 성균관대학교산학협력단 플래시 메모리 시스템 및 그 제어 방법
KR20190102599A (ko) * 2018-02-26 2019-09-04 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 저장 장치

Also Published As

Publication number Publication date
US10734087B2 (en) 2020-08-04
JP6336767B2 (ja) 2018-06-06
TWI591644B (zh) 2017-07-11
EP2765578A1 (en) 2014-08-13
CN103985415B (zh) 2020-04-14
CN103985415A (zh) 2014-08-13
US20140229131A1 (en) 2014-08-14
US9645177B2 (en) 2017-05-09
US10460818B2 (en) 2019-10-29
TW201443904A (zh) 2014-11-16
KR102201697B1 (ko) 2021-01-11
CN111445942B (zh) 2024-03-08
CN111445942A (zh) 2020-07-24
CN111445941A (zh) 2020-07-24
US20170206979A1 (en) 2017-07-20
JP2014154169A (ja) 2014-08-25
US20200013471A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
US10734087B2 (en) Retention-drift-history-based non-volatile memory read threshold optimization
US10002046B2 (en) Zero-one balance management in a solid-state disk controller
US9595320B2 (en) Optimization of read thresholds for non-volatile memory
US11024396B2 (en) Reduction or elimination of a latency penalty associated with adjusting read thresholds for non-volatile memory
US9239754B2 (en) Single read based soft-decision decoding of non-volatile memory
US9329948B2 (en) Measuring cell damage for wear leveling in a non-volatile memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant