JP7495635B2

JP7495635B2 - デバッグ装置及びデバッグ用プログラム

Info

Publication number: JP7495635B2
Application number: JP2022164339A
Authority: JP
Inventors: 匡紀岩田
Original assignee: Toshiba Information Systems Japan Corp
Current assignee: Toshiba Information Systems Japan Corp
Priority date: 2022-10-12
Filing date: 2022-10-12
Publication date: 2024-06-05
Anticipated expiration: 2042-10-12
Also published as: JP2024057524A

Description

この発明は、デバッグ装置及びデバッグ用プログラムに関するものである。

現在、ＮＡＮＤフラッシュメモリ開発が多数国共同で進められている。このプロジェクトは、アメリカとイギリスの海外会社がＦＷやＨａｒｄｗａｒｅを抽象化したＨａｒｄｗａｒｅＡｂｓｔｒａｃｔｉｏｎＬａｙｅｒ（ＨＡＬ）の設計・実装を担っている。一方、日本ではＮＡＮＤの疲弊を抑える機能やＮＡＮＤが疲弊しても正常なデータの読み書きを行うための機能の確認に特化したＮＡＮＤ信頼性テストの実施やＦＷ不具合のデバッグ作業等を行い、海外開発チームの不具合改修をサポートしている。アメリカ、イギリス、日本の三者の作業範囲をまとめると図１のようになる。つまり、設計、実装、論理テストをアメリカとイギリスが担当し、テストを日本が担当し、実機テスト、デバッグをアメリカとイギリスと日本が担当している。

前述のように、ＮＡＮＤ信頼性テストの実施やデバッグ作業を行っているものの、開発したＦＷに、多くの不具合が検出され、修正が長期化し、エンドユーザへのＦＷリリースが遅延する事態も予想される。ＦＷの不具合修正において不具合分析とデバッグ作業に時間を要することも気がかりである。このため、デバッグツールのスペックを向上させること、更に、特定条件や環境下で検出した不具合の再現を短時間で行うことが求められている。

特に、ＮＡＮＤフラッシュメモリの場合には、リードエラーの発生が問題であり、応答性の悪化やＮＡＮＤ疲弊に関する状況を把握することが肝要である。

上記のような課題に対し、応答性能の悪化を抑制したメモリシステムを提供することを目的として特許文献１に記載のものが知られている。
この特許文献１の実施形態によれば、メモリシステムは、不揮発性のメモリと、コントローラと、を備える。メモリは、複数の記憶領域を備える。複数の記憶領域のそれぞれは、データに応じてしきい値電圧が設定される複数のメモリセルを備える。コントローラは、複数の記憶領域のうちの第１の記憶領域が備える複数のメモリセルのしきい値電圧の分布である第１の分布を取得する。コントローラは、複数の記憶領域のうちの第２の記憶領域が備える複数のメモリセルのしきい値電圧の分布である第２の分布を取得する。コントローラは、第１の分布と第２の分布との乖離量である第１の乖離量に基づいて第１の記憶領域または第２の記憶領域の異常を検出する。

また、ガベージコレクションという観点から問題を捕えたものが特許文献２に記載されている。即ち、この特許文献２のものは、ガベージコレクション時の消費電力を削減するものである。
この特許文献２の実施形態によるメモリシステムは、不揮発性メモリにおける各物理ブロックの疲弊度情報を管理する疲弊度管理部と、前記疲弊度管理部で管理されている各物理ブロックの前記疲弊度情報に基づいて、ガベージコレクションの対象とされた物理ブロックの有効クラスタから読み出されたデータに対する符号化・復号処理部による復号及び符号化の実行の有無を判定するガベージコレクション管理部と、を備える。

特開２０２１－１４９９９１号公報特開２０１９－５３４１５号公報

本発明は、適切に簡易に迅速にＮＡＮＤ疲弊診断を行うことができるデバッグ装置及びデバッグ用プログラムを提供することを目的とする。

本発明に係るデバッグ装置は、ＮＡＮＤフラッシュメモリに対して制御を行うＦＩＬ（フラッシュ・インタフェース・レイヤ）のデバッグを行うデバッグ装置において、前記ＦＩＬのデバッグ作業対象ファイルの通常のダンプを調整した調整ダンプファイルを作成する調整ダンプ作成手段と、前記調整ダンプファイルに基づきエラー箇所を特定するエラー箇所特定手段と、前記エラー箇所に基づきＮＡＮＤ疲弊データを作成する疲弊データ作成手段と、エラーパラメータ特定手段と、エラーパラメータを現状閾値電圧に変換する現状電圧変換手段と、前記疲弊データと前記現状閾値電圧を１画像にまとめた疲弊診断用表示データを作成し、表示器に表示する疲弊診断用表示実行手段とを具備することを特徴とする。

本発明に係るデバッグ装置では、前記エラー箇所特定手段は、前記調整ダンプファイルに基づきリードエラー箇所を特定することを特徴とする。

本発明に係るデバッグ装置では、前記エラー箇所特定手段は、前記ＦＩＬのデバッグ作業対象ファイルの中からＮＡＮＤコマンドを抽出し、そのステータスに基づき最古のエラーのＮＡＮＤコマンドから当該コマンドの物理位置を抽出して、エラー箇所とすることを特徴とする。

本発明に係るデバッグ装置では、前記エラー箇所特定手段は、エラー箇所とした物理位置のＮＡＮＤコマンドについて処理状況を検出することを特徴とする。

本発明に係るデバッグ装置では、前記疲弊診断用表示実行手段は、前記現状閾値電圧と共に正常時閾値電圧を１画像にまとめた疲弊診断用表示データを作成し、表示器に表示することを特徴とする。

本発明に係るデバッグ装置では、前記調整ダンプ作成手段は、デバック処理に用いない変数とレジスタを特定して記憶した不要処理情報テーブルを備え、この不要処理情報テーブルに記憶された変数とレジスタとを除いて調整ダンプファイルとする変換処理を実行することを特徴とする。

本発明に係るデバッグ装置では、前記調整ダンプ作成手段は、変換処理の場合に、通常の通常ダンプから構造体の１レコード分を取り出し、必要な変数とレジスタの出力形式を変換して配列レジスタに並べる処理を前記通常ダンプにおける最初の構造体の１レコードから最終の構造体の１レコードまで続け、配列レジスタに蓄積された変換結果情報を出力することを特徴とする。

現在進められている、ＮＡＮＤフラッシュメモリ開発における各国の役割を示す図。本発明の実施形態に係るデバッグ装置が適用されるＳＳＤと称される対象の構成図。本発明の実施形態に係るデバッグ装置が適用されるＳＳＤと称される対象の各ＦＩＬとＮＡＮＤ間の構成を示す図。本発明の実施形態に係るデバッグ装置をコンピュータにより構成した場合のブロック図。本発明の実施形態に係るデバッグ装置の要部構成図。本発明の実施形態に係るデバッグ装置によるダンプ結果を示す。本発明の実施形態に係るデバッグ装置の要部である調整ダンプ作成手段の動作を説明するためのフローチャートを示す図。本発明の実施形態に係るデバッグ装置の要部であるエラー箇所特定手段の動作を説明するためのフローチャートを示す図。本発明の実施形態に係るデバッグ装置の要部である現状電圧変換手段の動作を説明するためのフローチャートを示す図。本発明の実施形態に係るデバッグ装置の各手段による疲弊診断用の情報表示動作を説明するためのフローチャートを示す図。ＮＡＮＤ疲弊データ収集スクリプトを用いて収集したＮＡＮＤ疲弊データについて閾値電圧を横軸に採り、存在するメモリセルの数（ビット変化量）を縦軸に採り画像とした場合の表示例を示す図。本発明の実施形態に係るデバッグ装置の疲弊診断用表示実行手段により表示器に表示される疲弊診断用表示データの表示例を示す図。本発明の実施形態に係るデバッグ装置及びデバッグ用プログラムによって、各手段を用いた場合の効果を従来の手法と比較して文字で示した図。本発明の実施形態に係るデバッグ装置及びデバッグ用プログラムによって、各手段を用いた場合の効果を従来の手法と比較して棒グラフで示した図。

以下、添付図面を参照して本発明の実施形態に係るデバッグ装置及びデバッグ用プログラムを説明する。各図において同一の構成要素には、同一の符号を付して重複する説明を省略する。本実施形態に係るデバッグ装置は、メモリにフラッシュメモリを用いたＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ，ＳＳＤ）と称されるものを対象としており、半導体メモリをディスクドライブのように扱える補助記憶装置の一種を対象とする。

このＳＳＤのＦＷ（ファームウエア）は、図２で示すＨｏｓｔＩｎｔｅｒｆａｃｅＬａｙｅｒ，ＢａｃｋＥｎｄＬａｙｅｒ，ＨｏｓｔＷｒｉｔｅ／ＲｅａｄｏｒＦＷＷｒｉｔｅＥｒａｓｅＲｅａｄのレイヤで構成されている。ＦＩＬ（フラッシュ・インタフェース・レイヤ）はＦＩＬ０～ＦＩＬ３の４並列分存在し、複数あるＢａｃｋＥｎｄレイヤからＷｒｉｔｅ、Ｅｒａｓｅ、Ｒｅａｄ要求を受け、ＮＡＮＤを効率よく制御するレイヤである。

各ＦＩＬとＮＡＮＤ間の構成は図３の通りであり、各ＦＩＬとＮＡＮＤの間にはＮＡＮＤのコマンド制御を吸収してくれるＦｌａｓｈＣｏｎｔｒｏｌｌｅｒｕＣｏｄｅ（以降、ＦＣｕＣｏｄｅ）が存在し、各ＦＩＬはＦＣｕＣｏｄｅを経由して接続されているＮＡＮＤを制御している。

本実施形態に係るデバッグ装置は、図４に示されるコンピュータの構成を採用することができる。本発明の実施形態に係るデバッグ装置は、例えばパーソナルコンピュータやワークステーションなどのコンピュータにより実現することができる。

図４は、コンピュータ１００の構成ブロック図である。コンピュータ１００は、ＣＰＵ１０が主メモリ１１内のプログラムやデータを用いて各部を制御してデバッグ装置として機能する。ＣＰＵ１０はバス１２を介して外部記憶インタフェース１３、入力インタフェース１４、表示インタフェース１５、通信インタフェース１６が接続されている。

外部記憶インタフェース１３には、外部記憶装置２３が接続され、入力インタフェース１４には、キーボードやタッチパネルなどの入力装置２４とマウスなどのポインティングデバイス２２が接続されている。また、表示インタフェース１５には、ＬＣＤなどの表示装置２５が接続されており、画像を表示することが可能である。通信インタフェース１６は通信ネットワークへ繋がる回線２６が接続されており、他のコンピュータ等と通信することが可能である。

本実施形態では、外部記憶装置２３には、デバッグ用プログラム５０と通常ダンプ（ファイル）６０とが記憶されている。デバッグ用プログラム５０は、図５に示す各手段により構成されている。上記通常ダンプ（ファイル）６０は、ＮＡＮＤフラッシュメモリに対して制御を行うＦＩＬ（フラッシュ・インタフェース・レイヤ）のプログラム（ファームウエア及びソフトウェア）の通常のダンプ結果であり、旧来ダンプとでも呼ばれるもので、入力装置２４から入力して外部記憶装置２３へ記憶しておくことができ、また、通信インタフェース１６を介して取り込み、外部記憶装置２３へ記憶しておくことができる。

デバッグ用プログラム５０は、調整ダンプ作成手段５１、エラー箇所特定手段５２、疲弊データ作成手段５３、現状電圧変換手段５４、疲弊診断用表示実行手段５５、エラーパラメータ特定手段５６を含んでいる。調整ダンプ作成手段５１は、ＦＩＬのデバッグ作業対象ファイルの通常のダンプを調整した調整ダンプファイルを作成するものである。より具体的には、調整ダンプ作成手段５１は、デバック処理に用いない変数とレジスタを特定して記憶した不要処理情報テーブルを備え、この不要処理情報テーブルに記憶された変数とレジスタとを除いて調整ダンプファイルとする変換処理を実行する。また、調整ダンプ作成手段５１は、変換処理の場合に、通常ダンプから構造体の１レコード分を取り出し、必要な変数とレジスタの出力形式を変換して配列レジスタに並べる処理を上記通常ダンプにおける最初の構造体の１レコードから最終の構造体の１レコードまで続け、配列レジスタに蓄積された変換結果情報を出力するものである。

例えば、通常ダンプ６０が図６に示すようなファイルであるとして、図７に示すようなフローチャートにより処理を行う。まず、構造体の１レコードを読み出し（Ｓ１１）、構造体の各変数の出力形式に変換する（Ｓ１２）。従来は、１から４バイト単位の１６進データであったのに対し、各変数３単位や変数のビット単位のデータに変換することとする。例えば、従来は、“０ｘ９８４１ａ８２ｅ”であったのに対し、“ＲｅｓｕｌｔＳｔａｔｕｓ＝１”，“ＮｏｔＥｘｅｃｕｔｅｄ＝０”，“ＢａｎｋＥｒｒｏｒ＝０”，“ＯｐＥｒｒｏｒ＝０”，“ＯｐＣａｎｃｅｌｌｅｄ＝０”，“ＰｒｉｏｒｉｔｙＢｉｔ＝０”，“ＣｏｍｍａｎｄＴａｇ＝１６”，“ＮｕｍＯｆＰｌａｎｅ＝１”，“Ｃｈａｎｎｅｌ＝１０”，“Ｂａｎｋ＝８”，“Ｇｒｏｕｐ＝１“Ｔａｓｋ＝１４”などとするものである。

ステップＳ１２に次いで、変換結果を配列レジスタへ格納し（Ｓ１３）、最後の１レコードであるかを確認し（Ｓ１４）、ＮＯであればステップＳ１１へ戻って処理を続け、ステップＳ１４でＹＥＳとなると配列レジスタの内容をコンソール（表示部）へ出力すると共に、外部記憶装置２３などのフィルへ記憶して（Ｓ１５）エンドとなる。このファイルを、本実施形態では、調整ダンプファイルと称する。

このフローチャートによる処理によって、無駄なデータの変換がなくなり、人手によるファイルへの格納作業を不要とし、処理時間を大きく短縮できる。また、各変数の出力形式を変更したため、変数の内容をオペレータ等の人が容易に理解できるようになる利点がある。図６には、構造体のみを通常ダンプ６０として示したが、通常のプログラム等のダンプに現れるものが存在するが、説明の都合上で構造体のみとした。

デバッグ用プログラム５０のエラー箇所特定手段５２は、上記調整ダンプファイルに基づきエラー箇所を特定する。より具体的には、上記エラー箇所特定手段５２は、上記ＦＩＬのデバッグ作業対象ファイルの中からＮＡＮＤコマンドを抽出し、そのステータスに基づき最古のエラーのＮＡＮＤコマンドから当該コマンドの物理位置を抽出して、エラー箇所とする。

例えば、上記調整ダンプファイルには、リードコマンド、ライトコマンド、イレーズ（消去）コマンド等が入っているので、これらのコマンドについて処理ステータスを参照して処理を行う。図８に、この処理のフローチャートを示し、動作を説明する。まず、調整ダンプファイルを検索し、ＮＡＮＤコマンドの履歴を抽出する（Ｓ２１）。抽出したＮＡＮＤコマンドの処理ステータスを古い順に参照し、最も古くエラーとなっているＮＡＮＤコマンドを検出する（Ｓ２２）。次に、ステップＳ２２において検出した最も古くエラーとなっているＮＡＮＤコマンドの物理位置を検出する（Ｓ２３）。

検出した物理位置と同じ物理位置のコマンドを上記調整ダンプファイルにおいて全て検索し、それぞれの処理ステータスを参照して、各ＮＡＮＤコマンドの処理状況を求め、出力する（Ｓ２４）。斯くして、同じ物理位置のＮＡＮＤコマンドがエラーとなっていること、つまりＮＡＮＤの疲弊状況の把握などが人手によらず行うことができ、デバッグの効果を上げることができる。

本実施形態のデバッグ用プログラム５０は、疲弊データ作成手段５３、現状電圧変換手段５４、疲弊診断用表示実行手段５５、エラーパラメータ特定手段５６を含んでおり、これらの手段によってＮＡＮＤフラッシュメモリの疲弊診断を容易に適切に行うことが可能に構成されている。疲弊データ作成手段５３は、エラー箇所特定手段５２が上記調整ダンプファイルに基づきエラー箇所を特定すると、上記エラー箇所に基づきＮＡＮＤ疲弊データを作成するものである。本実施形態では、エラー箇所特定手段５２が上記調整ダンプファイルに基づきリードエラー箇所を特定した場合に、上記リードエラー箇所に基づきＮＡＮＤ疲弊データを作成するものとする。このとき、リードエラー箇所の特定に伴ってエラーパラメータ特定手段５６がリードエラーパラメータを特定する。リードエラーパラメータは、このときにＮＡＮＤデータを得る場合用いた現状電圧が通常の閾値電圧からどれだけズレているかを示すシフト値として与えられる。現状電圧変換手段５４は、エラーパラメータを現状閾値電圧に変換するものである。

現状電圧変換手段５４は、エラーパラメータであるシフト値を現状閾値電圧に変換するための変換テーブルを有している。この現状電圧変換手段５４の動作を図９のフローチャートを参照して説明する。エラーパラメータ特定手段５６がリードエラーパラメータを特定しているので、このリードエラーパラメータに基づき、変換テーブルを参照し、リードエラーパラメータ（シフト値）から現状閾値電圧を求め（Ｓ４１）、疲弊診断用表示実行手段５５へ渡す（Ｓ４２）。この現状電圧変換手段５４は、エラーパラメータ特定手段５６が特定している全てのリードエラーパラメータに対する変換処理を終了したかを検出し（Ｓ４３）、ＮＯとなるとステップＳ４１へ戻って処理を続ける。一方、ステップＳ４３においてＹＥＳへ分岐すると処理を終了し、ＥＮＤとなる。

疲弊診断用表示実行手段５５は、上記疲弊データと上記現状閾値電圧を１画像にまとめた疲弊診断用表示データを作成し、表示器である表示装置２５に表示するものである。疲弊診断用の情報表示は、最終的に疲弊診断用表示実行手段５５が行うものであるが、調整ダンプ作成手段５１、エラー箇所特定手段５２、疲弊データ作成手段５３、現状電圧変換手段５４、疲弊診断用表示実行手段５５、エラーパラメータ特定手段５６の全てが関わって行われる。これらの各手段による疲弊診断用の情報表示を図１０に示すフローチャートを参照して以下に説明する。

調整ダンプ作成手段５１により作成された、ＦＩＬのデバッグ作業対象ファイルの調整ダンプファイルを検索してリードエラー箇所を特定する（Ｓ６１）と共に、リードエラーとなっている箇所（または、コマンド）のリードエラーパラメータを求める（Ｓ６２）。

上記において特定されたリードエラー箇所の情報を用い、ＮＡＮＤ疲弊データを収集するスクリプト（ＮＡＮＤ疲弊データ収集スクリプト）を適用してＮＡＮＤ疲弊データを収集する（Ｓ６３）。ＮＡＮＤ疲弊データ収集スクリプトを用いて収集したＮＡＮＤ疲弊データについて閾値電圧を横軸に採り、存在するメモリセルの数（ビット変化量）を縦軸に採り画像とするならば、図１１に示すようになる。ここでは、ＮＡＮＤ疲弊データ収集スクリプトを用いて収集したデータは、ＣＶＳにより得られている。

これまでに、ＮＡＮＤ疲弊データ（ＣＶＳ）とリードエラーパラメータとが得られているので、これらをＮＡＮＤ疲弊診断情報作成ツールに入力して、ＮＡＮＤ疲弊グラフ（エクセル）と疲弊診断用データ（エクセル）を得る。ＮＡＮＤ疲弊診断情報作成ツールは、既に説明した疲弊診断用表示実行手段５５、エラーパラメータ特定手段５６を含んでいる。従って、ＮＡＮＤ疲弊グラフ（エクセル）は、図１１に示したようなグラフであり、疲弊診断用データ（エクセル）は図９のフローチャートを参照して説明した如き現状電圧のグラフ（線分）となる。

次いで、ＮＡＮＤ疲弊診断情報作成ツールは、ＮＡＮＤ疲弊グラフ（エクセル）と疲弊診断用データ（エクセル）をまとめて１画像とし、表示器である表示装置２５に表示するものである（Ｓ６４）。このとき、上記疲弊診断用表示実行手段５５は、上記現状閾値電圧と共に正常時閾値電圧（通常状態で用いている閾値電圧）を１画像にまとめた疲弊診断用表示データを作成し、表示器に表示する。このようにしてできた１画像を図１２に示す。本実施形態では、３ビットのＮＡＮＤフラッシュメモリのセルを示しており、ＮＡＮＤ疲弊グラフが７ステート分の７つの山が生じる場合を示している。そして、Ｔｒａｃｋｉｎｇ＿ＢＲとＴｒａｃｋｉｎｇ＿ＤＲとＴｒａｃｋｉｎｇ＿ＦＲの３つの現状閾値電圧と対応する正常時閾値電圧（Ｎｏｒｍａｌ＿ＢＲとＮｏｒｍａｌ＿ＤＲとＮｏｒｍａｌ＿ＦＲ）が表示される。現状閾値電圧と対応する正常時閾値電圧の差（ズレ）をオペレータが目視することにより、ＮＡＮＤ疲弊度を容易に適切に診断することができる。

以上の実施形態に係るデバッグ装置及びデバッグ用プログラムによって、各手段を用いた場合の効果を従来の手法と比較して図１３に示す。改善１は、調整ダンプ作成手段５１による処理へ改善したことを示している。改善２は、エラー箇所特定手段５２による処理へ改善したことを示している。改善３は、疲弊データ作成手段５３、現状電圧変換手段５４、疲弊診断用表示実行手段５５、エラーパラメータ特定手段５６による処理へ改善したことを示している。「作業回数」は各手段による作業の回数を示し、改善３にあっては疲弊データ作成手段５３、現状電圧変換手段５４、疲弊診断用表示実行手段５５、エラーパラメータ特定手段５６による一連の処理を１回として数えるものである。全体として、図１４の棒グラフに示すように、１３５．２時間を要していた処理を１０．８時間に短縮することができ、作業時間の削減率は９２％とすることができた。

１０ＣＰＵ１１主メモリ
１２バス１３外部記憶インタフェース
１４入力インタフェース１５表示インタフェース
１６通信インタフェース２３外部記憶装置
２４入力装置２５表示装置
２６回線５０デバッグ用プログラム
５１調整ダンプ作成手段５２エラー箇所特定手段
５３疲弊データ作成手段５４現状電圧変換手段
５５疲弊診断用表示実行手段５６エラーパラメータ特定手段
６０通常ダンプ（ファイル）１００コンピュータ

Claims

ＮＡＮＤフラッシュメモリに対して制御を行うＦＩＬ（フラッシュ・インタフェース・レイヤ）のデバッグを行うデバッグ装置において、
前記ＦＩＬのデバッグ作業対象ファイルの通常のダンプを調整した調整ダンプファイルを作成する調整ダンプ作成手段と、
前記調整ダンプファイルに基づきエラー箇所を特定するエラー箇所特定手段と、
前記エラー箇所に基づきＮＡＮＤ疲弊データを作成する疲弊データ作成手段と、
エラーパラメータ特定手段と、
エラーパラメータを現状閾値電圧に変換する現状電圧変換手段と、
前記疲弊データと前記現状閾値電圧を１画像にまとめた疲弊診断用表示データを作成し、表示器に表示する疲弊診断用表示実行手段と
を具備することを特徴とするデバッグ装置。
前記エラー箇所特定手段は、前記調整ダンプファイルに基づきリードエラー箇所を特定することを特徴とする請求項１に記載のデバッグ装置。
前記エラー箇所特定手段は、前記ＦＩＬのデバッグ作業対象ファイルの中からＮＡＮＤコマンドを抽出し、そのステータスに基づき最古のエラーのＮＡＮＤコマンドから当該コマンドの物理位置を抽出して、エラー箇所とすることを特徴とする請求項２に記載のデバッグ装置。
前記エラー箇所特定手段は、エラー箇所とした物理位置のＮＡＮＤコマンドについて処理状況を検出することを特徴とする請求項３に記載のデバッグ装置。
前記疲弊診断用表示実行手段は、前記現状閾値電圧と共に正常時閾値電圧を１画像にまとめた疲弊診断用表示データを作成し、表示器に表示することを特徴とする請求項４に記載のデバッグ装置。
前記調整ダンプ作成手段は、デバック処理に用いない変数とレジスタを特定して記憶した不要処理情報テーブルを備え、この不要処理情報テーブルに記憶された変数とレジスタとを除いて調整ダンプファイルとする変換処理を実行することを特徴とする請求項５に記載のデバッグ装置。
前記調整ダンプ作成手段は、変換処理の場合に、通常の通常ダンプから構造体の１レコード分を取り出し、必要な変数とレジスタの出力形式を変換して配列レジスタに並べる処理を前記通常ダンプにおける最初の構造体の１レコードから最終の構造体の１レコードまで続け、配列レジスタに蓄積された変換結果情報を出力することを特徴とする請求項６に記載のデバッグ装置。
ＮＡＮＤフラッシュメモリに対して制御を行うＦＩＬ（フラッシュ・インタフェース・レイヤ）のデバッグを行うデバッグ装置に用いられるコンピュータを、
前記ＦＩＬのデバッグ作業対象ファイルの通常のダンプを調整した調整ダンプファイルを作成する調整ダンプ作成手段、
前記調整ダンプファイルに基づきエラー箇所を特定するエラー箇所特定手段、
前記エラー箇所に基づきＮＡＮＤ疲弊データを作成する疲弊データ作成手段、
エラーパラメータ特定手段、
エラーパラメータを現状閾値電圧に変換する現状電圧変換手段、
前記疲弊データと前記現状閾値電圧を１画像にまとめた疲弊診断用表示データを作成し、表示器に表示する疲弊診断用表示実行手段
として機能させることを特徴とするデバッグ用プログラム。
前記エラー箇所特定手段は、前記調整ダンプファイルに基づきリードエラー箇所を特定することを特徴とする請求項８に記載のデバッグ用プログラム。
前記エラー箇所特定手段は、前記ＦＩＬのデバッグ作業対象ファイルの中からＮＡＮＤコマンドを抽出し、そのステータスに基づき最古のエラーのＮＡＮＤコマンドから当該コマンドの物理位置を抽出して、エラー箇所とすることを特徴とする請求項９に記載のデバッグ用プログラム。
前記エラー箇所特定手段は、エラー箇所とした物理位置のＮＡＮＤコマンドについて処理状況を検出することを特徴とする請求項１０に記載のデバッグ用プログラム。
前記疲弊診断用表示実行手段は、前記現状閾値電圧と共に正常時閾値電圧を１画像にまとめた疲弊診断用表示データを作成し、表示器に表示することを特徴とする請求項１１に記載のデバッグ用プログラム。
前記調整ダンプ作成手段は、デバック処理に用いない変数とレジスタを特定して記憶した不要処理情報テーブルを備え、この不要処理情報テーブルに記憶された変数とレジスタとを除いて調整ダンプファイルとする変換処理を実行することを特徴とする請求項１２に記載のデバッグ用プログラム。
前記調整ダンプ作成手段は、変換処理の場合に、通常の通常ダンプから構造体の１レコード分を取り出し、必要な変数とレジスタの出力形式を変換して配列レジスタに並べる処理を前記通常ダンプにおける最初の構造体の１レコードから最終の構造体の１レコードまで続け、配列レジスタに蓄積された変換結果情報を出力することを特徴とする請求項１３に記載のデバッグ用プログラム。