CN104916330B - 存储装置、存储器控制器及存储器控制方法 - Google Patents

存储装置、存储器控制器及存储器控制方法 Download PDF

Info

Publication number
CN104916330B
CN104916330B CN201410232680.XA CN201410232680A CN104916330B CN 104916330 B CN104916330 B CN 104916330B CN 201410232680 A CN201410232680 A CN 201410232680A CN 104916330 B CN104916330 B CN 104916330B
Authority
CN
China
Prior art keywords
coded word
voltage
memory cell
voltage range
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410232680.XA
Other languages
English (en)
Other versions
CN104916330A (zh
Inventor
山崎进
吉田贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN104916330A publication Critical patent/CN104916330A/zh
Application granted granted Critical
Publication of CN104916330B publication Critical patent/CN104916330B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/612—Aspects specific to channel or signal-to-noise ratio estimation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Computer Hardware Design (AREA)

Abstract

根据本实施方式，存储装置包括：半导体存储器，存储作为编码字的第一编码字及第二编码字，并具有多层单元，与一个字线连接的多个存储器单元能存储多个页；和控制器，其从半导体存储器的多个页中的一个页读取第一编码字及向多个页中的与第一编码字对应的页以外的页写入的第二编码字。控制器使用从半导体存储器读取的第一编码字及第二编码字来进行纠错处理，控制器在由纠错处理不能纠正第一编码字且能纠正第二编码字的情况下再读取第一编码字，控制器使用再读取所形成的读取结果和纠错后的第二编码字的各位的位值来决定第一编码字的各位值。

Description

存储装置、存储器控制器及存储器控制方法
本申请基于美国临时专利申请61/950,625号(申请日：2014年3月10日)并要求其优先权。该在先申请的全部内容通过引用并入此处。
技术领域
本发明涉及存储装置、存储器控制器及存储器控制方法。
背景技术
在NAND闪存(以下称为NAND存储器)中，利用在存储器单元的浮置栅积蓄的电荷量来存储信息。根据在存储器单元的浮置栅积蓄的电荷量来决定阈值电压。阈值电压表示存储器单元的晶体管为ON(有电流流动)的电压。即、在向存储器单元施加阈值电压以上的电压时有电流流动，在施加比阈值电压低的电压的情况下没有电流流动。在NAND存储器中，定义多个阈值的范围，并将各范围分配为多个数据值，注入电子以使存储器单元的阈值成为与数据值对应的范围。这样，各存储器单元能存储数据值。
例如，在使用每一个存储器单元能存储3位(比特)的3位/单元的存储器单元的情况下，将八个电压范围分配为八个数据值。在写入时，注入电子以使在存储器单元的浮置栅积蓄的电荷量成为与八个第一范围中的任一个对应的电荷量。而且，通过施加用于区别八个电压范围的七个读取电压，而能读取存储于存储器单元的数据值。另一方面，在NAND存储器中，浮置栅的电荷量有时从写入时变化，这样，有时不能正确地读取存储于存储器单元的数据值。
发明内容
本发明的目的是在进行从存储器单元度读取的数据的纠错时提高能纠正的可能性。
本实施方式的存储装置，包括：半导体存储器，存储作为编码字的第一编码字及第二编码字，并具有多层单元，与一个字线连接的多个存储器单元能存储多个页；和控制器，其从半导体存储器的多个页中的一个页读取第一编码字及向多个页中的与第一编码字对应的页以外的页写入的第二编码字。控制器使用从半导体存储器读取的第一编码字及第二编码字来进行纠错处理，控制器在由纠错处理不能纠正第一编码字且能纠正第二编码字的情况下再读取第一编码字，控制器使用再读取所形成的读取结果和纠错后的第二编码字的各位的位值来决定第一编码字的各位值。
附图说明
图1是表示第一实施方式涉及的存储装置的构成例的框图。
图2是表示使用3位/单元的存储器单元的情况下的存储器单元和页的关系的图。
图3是表示3位/单元的多层单元的电压范围和数据的分配例的图。
图4是表示在半导体存储器的各页保存的用户数据和奇偶校验(パリティ)的一例的图。
图5是表示阈值的变化和位值的判断错误及再读取后的值的一例的图。
图6是表示第一实施方式的存储装置的再读取控制涉及的数据的收发的图。
图7是示意地表示推定数据的选择方法的图。
图8是表示第一实施方式的再读取步骤的一例的图。
图9是表示第二实施方式的再读取步骤的一例的图。
图10是表示求出从七个再读取数据观测的电平的一例的图。
具体实施方式
下面参照附图来详细说明实施方式涉及的存储装置、存储器控制器及存储器控制方法。再有，本发明不限于这些实施方式。
(第一实施方式)
图1是表示第一实施方式涉及的存储装置的构成例的框图。本实施方式的存储装置1具备存储器控制器2和半导体存储器3。存储装置1能与主机4连接，在图1中表示了与主机4连接的状态。主机4是例如个人计算机、移动终端等电子设备。
半导体存储器3是非易失地存储数据的半导体存储器，例如，是NAND存储器。在NAND存储器中，在通常为被称为页的写入单位数据的每个进行数据的写入、读取。在本实施方式中，半导体存储器3的存储器单元是能在单个存储器单元进行2位以上的存储的多层单元。
存储器控制器2根据来自主机4的写入命令来控制向半导体存储器3的写入。此外，存储器控制器2根据来自主机4的读取命令来控制从半导体存储器3的读取。存储器控制器2具备主机I/F21、存储器I/F22(存储器控制部)、控制部23、ECC(Error Correcting Code(纠错码或纠错符码))部24、数据缓冲器27及再读取控制部28，且互相之间用内部总线20连接。
主机I/F21将从主机4接收的命令、用户数据(写入数据)等向内部总线20输出。此外，主机I/F21将从半导体存储器3读取的用户数据(读取数据)、来自控制部23的响应等向主机4发送。
存储器I/F22基于控制部23的指示来控制将用户数据等向半导体存储器3写入的处理及从半导体存储器3读取的处理。
控制部23整体地控制存储装置1。控制部23是例如CPU(中央处理器)、MPU(微处理器)等。控制部23在从主机4经由主机I/F21接收命令的情况下进行根据该命令的控制。例如，控制部23根据来自主机4的命令来向存储器I/F22指示向半导体存储器3写入用户数据及奇偶校验。此外，控制部23根据来自主机4的命令来向存储器I/F22指示从半导体存储器3读取用户数据及奇偶校验。
控制部23对在数据缓冲器27积蓄的用户数据决定半导体存储器3上的保存区域(存储器区域)。用户数据经由内部总线20保存于数据缓冲器27中。控制部23对作为写入单位的页单位的数据(页数据)实施存储器区域的决定。在本实施方式中，将与一个字线共同地连接的存储器单元定义为存储器单元组。在存储器单元是多层单元的情况下，存储器单元组与多个页对应。例如，在使用能存储2位的(2位/单元的)多层单元的情况下，存储器单元组与2页对应。在使用能存储3位的(3位/单元的)多层单元的情况下，存储器单元组与3页对应。
图2是表示使用3位/单元的存储器单元的情况下的存储器单元和页的关系的图。在使用3位/单元的存储器单元的情况下，在本实施方式中，将在一个存储器单元保存的3位分别称为上位、中位、下位。此外，将由构成一个存储器单元组(与一个字线(WL)连接的存储器单元)的存储器单元的上位所构成的页称为上页，将由中位所构成的页称为中页，将由下位所构成的页称为下页。
控制部23在每页决定写入目标的半导体存储器3的存储器区域。在半导体存储器3的存储器区域分配了物理地址。控制部23使用物理地址来管理用户数据的写入目标的存储器区域。控制部23向存储器I/F22指示以指定决定的存储器区域(物理地址)来将用户数据向半导体存储器3写入。控制部23管理用户数据的逻辑地址(主机4管理的逻辑地址)和物理地址的对应。在接收包括来自主机4的逻辑地址在内的读取命令的情况下，控制部23特定与接收的逻辑地址对应的物理地址，并向存储器I/F22指示从特定的物理地址读取用户数据。
ECC部24具备编码部25及解码部26。编码部25将在同一页写入的预定大小的用户数据进行编码以生成奇偶校验。奇偶校验在已写入成为编码的基础的用户数据的页写入。解码部26使用该奇偶校验来解码。对于本实施方式的编码及解码的详细情况在后面描述。
数据缓冲器27将从主机4接收的用户数据在向半导体存储器3存储前临时保存，并将从半导体存储器3读取的数据在向主机4发送前临时保存。数据缓冲器27包括例如SRAM(静态随机访问存储器)和/或DRAM(动态随机访问存储器)等通用存储器。
再读取控制部28进行控制以在从半导体存储器3读取时基于解码部26的解码结果来在存在不能纠错的用户数据的情况下实施再读取。在该再读取中，基于保存不能纠错的用户数据的存储器单元组内的其他页的数据值来实施再读取。对于本实施方式的详情在后面描述。再读取控制部28可通过硬件来安装，或者也可作为由作为控制部23的CPU、MPU等执行的固件来安装，还可作为由与控制部23不同的CPU、MPU等执行的固件来安装。
在图1中，存储器控制器2表示分别具备ECC部24和存储器I/F22的构成例。然而，ECC部24也可内装于存储器I/F22中。此外，再读取控制部28也可内装于存储器I/F22中。
其次，对多层单元的半导体存储器3中的数据的存储及读取进行说明。下面，对于使用3位/单元的存储器单元来作为半导体存储器3的存储器单元的例子进行说明。图3是表示3位/单元的多层单元的电压范围和数据的分配例的图。图3的横轴方向表示阈值电压(基于电荷量的电压)。在图3的上部分所示的八个分布(阈值分布)的竖轴表示频率(频度)(存储器单元的数量)。该阈值在每个存储器单元产生波动。此处，将阈值的八个范围成为八个等级。具体地，如图3的阈值分布的下部的表的最上层所示，称为等级ER、等级A、等级B、等级C、等级D、等级E、等级F、等级G。
在向半导体存储器3写入数据时，注入电子以根据数据值来使浮置栅的电子数(电荷量)成为八种等级(八个范围)中的哪一个。而且，将八种等级分别分配到3位的数据值。在图3中，数据值“111”(上位、中位、下位分别为“1”、“1”、“1”)被分配到等级ER。此外，数据值“110”、“100”、“000”、“010”、“011”、“001”、“101”分别分配到等级A、等级B、等级C、等级D、等级E、等级F、等级G。将成为用于划分八个范围的边界的七个电压在下面称为读取电压。
在使用图3所示的数据值的分配的情况下，为了从存储器单元读取上位、即进行上位是0还是1的判断，可用在图3的表的上面的行用竖的粗线表示的读取电压进行读取。例如，将等级B和等级C的边界的读取电压VU1与等级F和等级G的边界的读取电压VU2这两个电压向存储器单元施加。而且，在施加了VU1时有电流流动的情况下(存储器单元的阈值为VU1以下的情况下)，可判断为上位是“1”。此外，在施加了VU1而没有电流流动但在施加VU2时有电流流动的情况下(存储器单元的阈值比VU1大且为VU2以下的情况下)，可判断为上位是“0”。此外，在施加了VU2也没有电流流动的情况下(存储器单元的阈值比VU2大的情况下)，可判断为上位是“1”。
同样地，对于中位、下位，通过向存储器单元施加在图3的表中由粗线表示的读取电压，也能判断存储的位值、即读取位值。再有，图3的数据值的分配仅是一例，向各等级分配数据值并不限于图3的例子中。
如上所述，在图3的例子中，在读取上、中、下任一位的位值的情况下，可仅使用八个读取电压中的、一部分读取电压来判断位值。但是，存储器单元的阈值有时会在进行写入后到读取的期间变化。如果阈值变化，则在使用上述读取电压来判断位值时，有时会判断为错误的值，并成为读取错误。
另一方面，将在半导体存储器3保存的用户数据进行纠错编码。编码部25将预定大小(例如，1KB)的用户数据进行纠错编码以生成奇偶校验。图4是表示在半导体存储器3的各页保存的用户数据和奇偶校验的一例的图。在图4中，表示了将用户数据进行纠错编码以生成奇偶校验的例子。在图4的例子中，表示了将预定大小的用户数据和与该用户数据对应的奇偶校验的组(编码字)在一页保存多个的例子。图4是一例，只要与在一页保存的用户数据对应的奇偶校验的组的数量是1以上，则几组都可以。在本实施方式中，将与预定大小的用户数据对应的奇偶校验的组(编码字)称为ECC组。
如上所述，在用户数据添加奇偶校验并存储于半导体存储器3中。在读取时，读取用户数据及奇偶校验，解码部26使用奇偶校验来进行用户数据的纠错。因此，在从半导体存储器3读取的用户数据内，在存在使用在该用户数据添加的奇偶校验能纠正的错误数以下的数量的错误的情况下，将错误纠正而得到正确的数据值。
也会出现在与同一存储器单元组对应的上、中、下页中的、任一页中剩有不能纠正的错误，但在其他的页纠错成功的情况。如图3中例示那样，对阈值的等级分配了上、中、下位的数据值，因此上、中、下位的数据值不是互相独立的值，而是具有一定的关系。于是，在本实施方式中，使用纠错成功的页的纠错后的数据值来缩窄不能纠正的页的数据值的取得范围(求出数据值的本来的范围(等级)的候补)。而且，使用缩窄的结果来再读取不能纠正的页，从而能提高可纠正不能纠正的页的可能性。
作为例子，在中页存储的某一ECC组在读取时由解码部26解码，并成为不能纠错。在该情况下，与对应于该ECC组的存储器单元对应的上页的ECC组和与对应于该ECC组的存储器单元对应的下页的ECC组通过解码部26而纠错成功。此外，进行图3的数据值分配。与纠错后的该ECC组对应的一个存储器单元的上位是“0”，且下位是“0”。在该情况下，该存储器单元与等级C或等级D对应。因此，中位的数据值能通过用等级C和等级D的边界的读取电压读取(再读取)来判断。
图5是表示阈值的变化和位值的判断错误(判错)及再读取后的值的一例的图。例如，在该存储器单元的阈值本来是等级C的情况下，变化为等级A的位置。在该情况下，该存储器单元在通常的中位的读取中判断为是等级A和等级B的边界的读取电压以下的阈值，因此中位的位值判断为“1”。另一方面，如本实施方式那样，基于纠错后的上位及下位的值，以等级C和等级D的边界的读取电压读取时，可将中位的位值作为正确的值“0”读取。图5的等级A的中位的1→0在本来是等级C的存储器单元变化为等级A时在通常的读取中判断为“1”，但是，在本实施方式的再读取中表示了判断为“0”。再有，在写入时为等级C的存储器单元变化为等级A的状态的情况下，有可能对上位、下位也读取错误的位值，但是，该错误通过上述的解码部26所进行的纠错而纠正为正确的值。
在写入时为等级C的存储器单元变化为等级ER的情况下，在写入时为等级D的存储器单元变化为等级F或等级G的情况下，也同样地通过以等级C和等级D的边界的读取电压读取而能将中位的位值作为正确的值读取。
图6是表示本实施方式的存储装置1的再读取控制涉及的数据的收发的图。在通常的读取中，以页单位进行用户数据及奇偶校验的读取。而且，将读取的用户数据及奇偶校验向解码部26输入。再读取控制部28在存在通过解码部26的纠错处理不能纠错的ECC组的情况下向存储器I/F22指示以进行保存有该ECC组的存储器单元组的三页中的没有读取的页的读取。具体地，指定读取对象的页的地址以向存储器I/F22指示读取。在图6的例子中，保存于中页的ECC组的错误为不能纠正的。图6的ECC结果数据101包括解码部26的纠错处理后的用户数据及奇偶校验和表示该用户数据及奇偶校验的纠正是否成功的信息。ECC结果数据101保存于数据缓冲器27中。再有，ECC结果数据101的保存地点不限于数据缓冲器27，也可具备与数据缓冲器27不同的存储器并在该存储器中保存ECC结果数据101。
存储器I/F22基于来自再读取控制部28的指示而从半导体存储器3读取用户数据及奇偶校验(读取数据)。将读取的用户数据及奇偶校验向解码部26输入。解码部26对从半导体存储器3读取的用户数据及奇偶校验(在图6的例子中，从上页及下页读取的读取数据)实施纠错处理，并将纠错后的读取数据作为ECC结果数据101保存于数据缓冲器27。在图6中，表示了与相对于上页及下页为中页且不能纠错的ECC组对应的ECC组的纠正成功的例子。再有，在通常的读取中，从半导体存储器3读取的数据以页单位来读取，因此各页的读取数据全部保存于数据缓冲器27，但是，在再读取控制的读取中，可仅将各页的再读取所使用的ECC组保存于数据缓冲器27中。在图6中，为了图的简化，而仅将再读取所使用的ECC组作为ECC结果数据101表示。
再读取控制部28基于ECC结果数据101来对成为中页且不能纠错的ECC组在每个存储器单元(即、每个位)基于上位及下位的位值而决定读取电压。而且，再读取控制部28向存储器I/F22进行指示以指定决定的读取电压来读取保持有不能纠错的ECC组的中页。再有，相对于ECC组保存于多个存储器单元，在每个存储器单元决定读取电压，因此向存储器I/F22指示的读取电压一般为多个。
存储器I/F22以从再读取控制部28指定的读取电压来读取中页。已读取的读取数据(再读取数据)没有向解码部26输入，而是作为再读取数据102保存于数据缓冲器27。如上所述，再读取时的读取电压在上位及下位的位值的每个决定。由于以页单位实施读取，因此不是在每个存储器单元改变读取电压，而是进行使用与上位及下位的位值分别对应的多个读取电压的读取。因此，在上位及下位的位值的每个得到中页的读取数据。在图6中，再读取数据102的各行表示读取电压不同的读取数据，在左侧记载为U/L的列表示与各读取电压对应的上位/下位的位值。
再读取控制部28将数据缓冲器27的位数据103内的位指示器初始设定为表示ECC组的最初的位的值。而且，基于位指示器所示的位的ECC结果数据101的上位及下位的值，而从再读取数据102选择中位的位值以作为位数据103的推定数据保存。再读取控制部28在位指示器使该位指示器所示的位一位一位地增加，并在每个位同样地选择中位的位值来作为推定数据保存。再读取控制部28在将ECC组数量的推定数据保存于位数据103时将推定数据向解码部26输入。解码部26使用输入的推定数据来进行纠错处理。再有，再读取数据102、位数据103的保存地点不限于数据缓冲器27。
图7是示意地表示推定数据的选择方法的图。如上所述，基于用于再读取的、上位及下位的值，来在每个位选择成为中位的位值的读取数据。
图8是表示本实施方式的再读取步骤的一例的图。此处，表示了中(M)页是不能纠错的(不可ECC纠正)，上(U)页及下(L)页是能纠错的例子。更具体地，表示了以下状态的处理例。保存于M的ECC组为不能纠错，并读取与该ECC组对应的上页及下页。而且，将上页及下页纠错的结果，与该ECC组对应的上位及下位为能纠错的状态。
如图8所示，再读取控制部28将能正确地纠正的U/L数据(U页及L页的对应的ECC组的用户数据及奇偶校验)保存于数据缓冲器27(步骤S1)。使用U/L的位值的四个组合的每个的M页的推定用的读取电压来执行再读取，并保存再读取数据(步骤S2)。具体地，再读取控制部28指定与U/L的位值的四个组合(“00”、“01”、“10”、“11”)对应的四个读取电压来向存储器I/F22指示读取。存储器I/F22基于来自再读取控制部28的指示来输出四个再读取数据。四个再读取数据保存于数据缓冲器27中。
U/L的位值的每个的再读取用的读取电压在图3的分配的情况下如以下那样。U/L位值为0/0的情况下，正确的分布为等级C或等级D。因此，再读取用的读取电压成为等级C和等级D的边界。U/L位值为0/1的情况下，正确的分布为等级E或等级F。因此，再读取用的读取电压成为等级E和等级F的边界。U/L位值为1/0的情况下，正确的分布为等级A或等级B。因此，再读取用的读取电压成为等级A和等级B的边界。U/L位值为1/1的情况下，正确的分布为等级ER或等级G。因此，再读取用的读取电压可以设定于任何地方，但是，例如可成为等级C和等级D的边界。
再读取控制部28将位指示器设定为表示ECC组的前头的值(步骤S3)。再读取控制部28在位指示器所指的位中基于U/L的位值来从四个再读取数据选择一个，决定M页的推定位值，并作为推定数据保存于数据缓冲器27(步骤S4)。
再读取控制部28判断对ECC组的全部位进行的步骤S4的处理是否完成(步骤S5)。对ECC组的全部位进行的步骤S4的处理完成的情况下(步骤S5的是)，解码部26使用M页的推定数据来再次执行纠错处理(ECC)(步骤S6)。再读取控制部28判断步骤S6的纠错处理是否成功(步骤S7)，在成功的情况下(步骤S7的是)，判断为纠正成功(步骤S8)，并结束处理。在纠正成功的情况下，将纠正的推定数据作为M页的纠错后的数据向主机4输出。
在步骤S6的纠错处理失败的情况下(步骤S7的否)，判断为纠正失败(步骤S9)，并结束处理。在纠正失败的情况下的后继处理没有特别限定。例如，向主机4通知纠正失败的内容。
在步骤S5中，在对ECC组的全部位进行的步骤S4的处理没有完成的情况下(步骤S5的否)，将位指示器增加1位大小(步骤S10)，并向步骤S4前进。
在以上的例子中，说明了中页是不能纠错的、上页及下页是能纠错的情况，但是，在上页是不能纠错的、中页及下页是能纠错的情况下、在下页是不能纠错的、上页及中页是能纠错的情况下也能同样地使用能纠错的页的纠错后的数据来进行再读取，从而可提高能纠正错误的可能性。
此外，在U/M/L页中的一个是能纠正的，其他两个是不能纠正的情况下，也能通过使用能纠正的页的纠错后的数据来进行从八个分布向四个分布的缩窄(絞リこむ)。在该情况下，与能纠正的页是2页的情况相比也可减小能纠正的可能性，但是，能提高通过用相同的步骤进行再读取来纠正错误的可能性。
此外，在本实施方式中，以3位/单元的存储器单元为例进行说明，但是，也可对在2位/单元的存储器单元和/或一个存储器单元能记录4位以上的存储器单元同样地使用能纠正的页的纠错后的数据来决定再读取的读取电压，并提高通过进行再读取而能纠正错误的可能性。
另外，八个等级中、在使用U/L位值时能缩窄为两个等级(阈值分布)，但是，根据U/L位值而决定的读取电压可以是成为这两个等级的中间(分布的中心和分布的中心的中间点)的值，或者，也可以是偏向两个等级的任一个的电压。例如，在能预先推定阈值大小变化的倾向的情况下，可考虑该推定的方向来决定再读取用的读取电压。例如，在U/L位值为1/1的情况下，能缩窄为分布等级ER/G这两个。在该情况下，可使用成为该分布的中央的等级C和等级D的边界的读取电压，或者，可偏向电压较高侧而使用等级D和等级E的边界的读取电压，或者，可偏向电压较低侧而使用等级B和等级C的边界的读取电压。
例如，在用统计方式求出阈值的变化的概率分布的情况下，可决定再读取用的读取电压以使将再读取用的读取电压为边界而划分的概率分布的两个面积相等。此外，也可采用利用作为NAND存储器的半导体存储器3的物理特性来选择取得的两个值中的更正确的值的方法，来代替使用统计方法。例如，刚写入(编程)后，成为处于阈值从正确的阈值向电压上升的方向变化的方向，然后，随着时间经过，具有阈值的电压下降的倾向。利用该性质，刚写入后(从写入到经过预定第一期间之间)，使用电压较低侧的读取电压。例如，在U/L位值是1/1的情况下，在刚写入后，使用等级A和等级B的边界的读取电压。而且，随着时间的经过，使选择的读取电压向高电压侧转移。例如，在第一期间经过后，在到达预定的第二期间前之间，使用等级C和等级D的边界的读取电压。而且，在第二期间经过后，使用等级D和等级E的边界的读取电压。
如上所述，在本实施方式中，在使用3位/单元的存储器单元的情况下，将U/M/L页中的不能纠错的页的数据用基于能纠错的页的纠错后的数据而决定的读取电压再次读取。因此，可提高能纠错的可能性。
(第二实施方式)
其次，对第二实施方式进行说明。本实施方式的存储装置1的构成与第一实施方式相同。下面，与第一实施方式相同的部分省略重复的说明，并说明与第一实施方式不同的部分。
在第一实施方式中，说明了使用能纠错的页的纠错后的位值来缩窄等级(阈值分布)并选择读取电压来判断不能纠错的页的位值的方法。在本实施方式中，在使用能纠错的页的纠错后的位值来缩窄等级时也与第一实施方式相同。在本实施方式中，在再读取中，通过用划分各等级的全部读取电压来进行读取，而求出每个存储器单元的阈值是哪个等级。在图3所示的例子中，以划分各等级的七个读取电压的全部来实施读取。这样，能观测每个存储器单元的阈值与图3的八个等级中的哪个对应。
而且，使用在每个存储器单元观测的等级来通过例如以下的方法(1)～(3)的某一个来求出能纠错的页的数据。
(1)选择接近观测的分布的等级的方法
选择使用能纠错的页的纠错后的位值缩窄的等级中的、与通过再读取观测的等级接近的等级。而且，将不能纠错的页的位值确定为与选择的页对应的位值。例如，在进行图3的分配的情况下，U/L页是能纠错的，M页是不能纠错的。在U/L位值为1/1的情况下，能通过U/L位值而缩窄到分布等级ERG这两个等级。而且，由再读取观测的等级是等级E。在该情况下，等级F比等级ER更接近等级G，因此选择等级G，并将中位的位值确定为“0”。
(2)使用预先求出的概率来选择等级的方法
预先在每个等级求出观测到该等级的情况下的、缩窄的等级分别为正确等级的概率。该概率基于U/L位值而在缩窄的等级的组合的每个求出。例如，在图2所示的数据分配的情况下，如在第一实施方式中所述那样，从U/L位值分别缩窄为两个等级。在U/L位值为0/0的情况下，缩窄为分布等级CD。因此，基于在作为等级C写入的情况下被观测为等级A的频率和在作为等级D写入的情况下被观测为等级A的频率来观测等级A，求出U/L位值为0/0的情况下的、正确的等级为等级C的情况和正确的等级为等级D的概率。同样地，基于在作为等级C写入的情况下被观测为等级B的频率和在作为等级D写入的情况下成为等级B的频率的比率，在由再读取观测的等级是等级B的情况下，求出正确的等级为等级C的概率，而后，在观测的分布的每个同样地求出等级C和等级D的概率。在U/L的位值为0/1、1/0、1/1的情况下，也同样地在观测的等级的每个求出缩窄的等级的概率。
例如，观测到图2所示的八个等级中的、等级E。即、在成为表示观测到Yi的等级的识别信息时，Yi＝E。在该存储器单元存储时的等级是等级C的概率如上述那样预先求出。即、在成为表示存储有Xi的等级的识别信息时，预先求出以Yi＝E的条件为基础的成为Xi＝C的概率P(Xi＝C︱Yi＝E)，同样地，求出P(Xi＝D︱Yi＝E)。在该情况下，在从能纠错的其他页的位缩窄为等级C或等级D的情况下，选择等级C和等级D中的、概率高的分布，并将不能纠错的页的位值确定为与选择的分布对应的位值。
例如，在图2的数据分配的例子中，在U/L页是能纠错的、M页是不能纠错的情况下，观测到U/L位值为0/0的存储器单元的等级是等级E。虽然在该情况下，可根据U/L位值来缩窄为分布等级CD，但是，选择上述预先求出的P(Xi＝C︱Yi＝E)和P(Xi＝D︱Yi＝E)中的概率高的分布。如果P(Xi＝C︱Yi＝E)比P(Xi＝D︱Yi＝E)概率高，则选择等级C，中位的位值确定为与等级C对应的“0”。
(3)使用预先求出的概率来算出似然度(尤度)以推定位值的方法
预先在每个等级求出观测该等级的情况下的、存储的(正确的)等级的概率的方法与上述(2)同样。而且，使用该概率的比来求出该位的似然度，并将似然度作为输入来实施纠错解码，从而求出不能纠错的页的位值。在该情况下，预先构成解码部26以能实施将似然度作为输入的纠错解码。例如，可预先进行LDPC编码，并在通常的纠错中也预先求出LDPC编码字，解码部26进行LDPC解码。不限于此，在通常的解码中，可用不使用似然度的解码方法进行解码，且用仅在再读取的情况下不使用似然度的解码方法进行解码。
图9是表示本实施方式的再读取步骤的一例的图。此处，与第一实施方式的图8的例子同样地，表示了中(M)页是不能纠错(不能ECC纠正)的、上(U)页及下(L)页是能纠错的例子。再有，在图9中，表示了采用上述(3)的方法的例子。
与第一实施方式的步骤S1同样地，实施图9的步骤S11。其次，使用七个读取电压来进行再读取(步骤S12)。具体地，再读取控制部28向存储器I/F22指示以使用七个读取电压来进行再读取。而且，存储器I/F22基于指示来以七个读取电压进行读取，并将读取结果保存于数据缓冲器27。保存与七个读取电压分别对应的七个再读取数据。
再读取控制部28将位指示器设定为表示ECC组的前头的值(步骤S13)。而且，再读取控制部28对位指示器所指的位使用从七个再读取数据求出的观测等级和U/L页的纠错后的位值来算出似然度(步骤S14)。
图10是表示从七个再读取数据求出观测的等级的一例的图。图10的A/B读取表示以图2的等级A和等级B的边界的读取电压来读取。同样地，可得到以相邻的分布的边界的读取电压再读取的七个再读取数据。首先，在最上层的ER/A读取中，以七个读取电压中的最低的读取电压读取，因此该读取电压的读取结果(阈值电压是否为读取电压以下)，将表示了阈值电压为读取电压以下的位(存储器单元)的观测分布确定为等级ER。其次，在A/B读取中，将未确定的位(存储器单元)中的、表示了阈值电压为读取电压以下的存储器单元的观测分布确定为等级A。重复进行以上内容，如最下层所示，使用七个再读取数据时，能对全部的位(存储器单元)确定观测的分布。
回到图9，再读取控制部28判断对于ECC组的全部位进行的步骤S14的处理是否完成(步骤S15)。在对于ECC组的全部位进行的步骤S14的处理完成的情况下(步骤S15中的是)，解码部26使用ECC组的似然度来执行纠错处理(ECC)(步骤S16)。步骤S17～步骤S20与第一实施方式的步骤S7～步骤S10同样。
在采用上述(1)、(2)的方法的情况下，分别确定由上述步骤能纠错的页的位值，以代替在步骤S14中求出似然度。而且，在步骤S16中，使用在步骤S14中确定的位值来进行纠错处理以代替似然度。
如上所述，在本实施方式中，在再读取中，使用区别等级用的全部读取电压来进行读取，并求出每个存储器单元的等级。而且，基于该求出的等级和能纠错的页的纠错后的数据来求出不能纠错的页的位值。因此，可提高能纠正错误的可能性。
虽然说明了本发明的几个实施方式，但是，这些实施方式仅是例示，并不意在限定发明的范围。这些新颖的实施方式能以其他各种方式来实施，在不脱离发明主旨的范围内，能进行各种省略、替换、改变。这些实施方式及其变形包含于本发明的范围和主旨内，且包含于与在请求保护的范围中记载的发明同等的范围内。

Claims (15)

1.一种存储装置，其特征在于，
包括：
半导体存储器，其具有一个以上字线和一个以上存储器单元，且存储作为编码字的第一编码字及第二编码字，所述存储器单元能分别存储多个位，与一个字线连接的多个所述存储器单元能存储多个页；和
控制器，其从所述半导体存储器的与一个字线对应的所述多个页中的一个页读取所述第一编码字，并从所述多个页中的与所述第一编码字对应的所述页以外的页读取所述第二编码字，
其中，所述控制器使用从所述半导体存储器读取的所述第一编码字及第二编码字来进行纠错处理，
所述控制器在由所述纠错处理不能纠正所述第一编码字且能纠正所述第二编码字的情况下，使用纠错后的所述第二编码字的各位的位值来决定用于再读取所述第一编码字的读取电压，并使用决定的所述读取电压来再读取所述第一编码字，
所述控制器对所述再读取所形成的读取结果进行纠错处理，来决定所述第一编码字的各位值。
2.根据权利要求1所述的存储装置，其特征在于，
在n为2以上的整数，所述存储器单元能存储n位，所述存储器单元的阈值电压被分类为2n个电压范围，所述2n个电压范围分别与2n个数据值对应，为了识别所述存储器单元的阈值电压属于所述2n个电压范围中的哪个所述电压范围而使用2n－1个读取电压的情况下，
所述控制器使用所述2n－1个读取电压来再读取所述第一编码字。
3.根据权利要求2所述的存储装置，其特征在于，
所述控制器，按纠错后的所述第二编码字的各位的每个位值，求出保存有所述第二编码字的所述存储器单元的阈值电压所属的所述电压范围的候补，并基于所述再读取所形成的读取结果而按每个所述存储器单元求出该存储器单元的阈值电压所属的电压范围来作为观测电压范围，选择所述候补中的靠近所述观测电压范围的范围来作为所述存储器单元的阈值电压所属的电压范围，基于选择的电压范围来决定所述第一编码字的位值。
4.根据权利要求2所述的存储装置，其特征在于，
所述控制器，按纠错后的所述第二编码字的各位的每个位值，预先求出保存有所述第二编码字的所述存储器单元的阈值电压所属的所述电压范围的候补，按每个所述电压范围，预先求出所述存储器单元的阈值电压被观测为属于该电压范围的情况下的、该电压范围是所述存储器单元的写入时的电压范围的概率，
所述控制器基于所述再读取所形成的读取结果和所述概率来决定所述第一编码字的各位值。
5.根据权利要求2所述的存储装置，其特征在于，
所述控制器，按纠错后的所述第二编码字的各位的每个位值，预先求出保存有所述第二编码字的所述存储器单元的阈值电压所属的所述电压范围的候补，按每个所述电压范围，预先求出所述存储器单元的阈值电压被观测为属于该电压范围的情况下的、该电压范围是所述存储器单元的写入时的电压范围的概率，
所述控制器基于所述再读取所形成的读取结果和所述概率来求出所述第一编码字的每个位的似然度，
所述控制器使用所述似然度来进行纠错处理并决定所述第一编码字的各位值。
6.一种存储器控制器，其特征在于，
控制具有一个以上字线和一个以上存储器单元且存储作为编码字的第一编码字及第二编码字的半导体存储器，并进行以下控制：所述存储器单元能分别存储多个位，与一个字线连接的多个所述存储器单元能存储多个页，
其中，所述存储器控制器从所述半导体存储器的与一个字线对应的所述多个页中的一个页读取所述第一编码字，并从所述多个页中的与所述第一编码字对应的所述页以外的页读取所述第二编码字，
所述存储器控制器使用从所述半导体存储器读取的所述第一编码字及第二编码字来进行纠错处理，
所述存储器控制器在由所述纠错处理不能纠正所述第一编码字且能纠正所述第二编码字的情况下，使用纠错后的所述第二编码字的各位的位值来决定用于再读取所述第一编码字的读取电压，并使用决定的所述读取电压来再读取所述第一编码字，
所述存储器控制器对所述再读取所形成的读取结果进行纠错处理，来决定所述第一编码字的各位值。
7.根据权利要求6所述的存储器控制器，其特征在于，
在n为2以上的整数，所述存储器单元能存储n位，所述存储器单元的阈值电压被分类为2n个电压范围，所述2n个电压范围分别与2n个数据值对应，为了识别所述存储器单元的阈值电压属于所述2n个电压范围中的哪个所述电压范围而使用2n－1个读取电压的情况下，
使用所述2n－1个读取电压来再读取所述第一编码字。
8.根据权利要求7所述的存储器控制器，其特征在于，
按纠错后的所述第二编码字的各位的每个位值，求出保存有所述第二编码字的所述存储器单元的阈值电压所属的所述电压范围的候补，并基于所述再读取所形成的读取结果而按每个所述存储器单元求出该存储器单元的阈值电压所属的电压范围来作为观测电压范围，选择所述候补中的靠近所述观测电压范围的范围来作为所述存储器单元的阈值电压所属的电压范围，基于选择的电压范围来决定所述第一编码字的位值。
9.根据权利要求7所述的存储器控制器，其特征在于，
按纠错后的所述第二编码字的各位的每个位值，预先求出保存有所述第二编码字的所述存储器单元的阈值电压所属的所述电压范围的候补，按每个所述电压范围，预先求出所述存储器单元的阈值电压被观测为属于该电压范围的情况下的、该电压范围是所述存储器单元的写入时的电压范围的概率，
基于所述再读取所形成的读取结果和所述概率来决定所述第一编码字的各位值。
10.根据权利要求7所述的存储器控制器，其特征在于，
按纠错后的所述第二编码字的各位的每个位值，预先求出保存有所述第二编码字的所述存储器单元的阈值电压所属的所述电压范围的候补，按每个所述电压范围，预先求出所述存储器单元的阈值电压被观测为属于该电压范围的情况下的、该电压范围是所述存储器单元的写入时的电压范围的概率，
基于所述再读取所形成的读取结果和所述概率来求出所述第一编码字的每个位的似然度，
使用所述似然度来进行纠错处理并决定所述第一编码字的各位值。
11.一种存储器控制方法，其特征在于，
控制半导体存储器，该半导体存储器具有一个以上字线和一个以上存储器单元，所述存储器单元能分别存储多个位，与一个字线连接的多个所述存储器单元能存储多个页，
该存储器控制方法包括以下步骤：
将作为编码字的第一编码字向作为所述半导体存储器的与一个字线对应的所述多个页中之一的第一页写入，以及将作为所述编码字的第二编码字向所述半导体存储器的所述多个页中的所述第一页以外的第二页写入；
从所述半导体存储器的所述第一页读取所述第一编码字，以及从所述半导体存储器的所述第二页读取所述第二编码字；
使用从所述半导体存储器读取的所述第一编码字及第二编码字来进行纠错处理；
在由所述纠错处理不能纠正所述第一编码字且能纠正所述第二编码字的情况下，使用所述纠错后的所述第二编码字的各位的位值来决定用于再读取所述第一编码字的读取电压，并使用决定的所述读取电压来再读取所述第一编码字；和
对所述再读取所形成的读取结果进行纠错处理，来决定所述第一编码字的各位值。
12.根据权利要求11所述的存储器控制方法，其特征在于，
在n为2以上的整数，所述存储器单元能存储n位，所述存储器单元的阈值电压被分类为2n个电压范围，所述2n个电压范围分别与2n个数据值对应，为了识别所述存储器单元的阈值电压属于所述2n个电压范围中的哪个所述电压范围而使用2n－1个读取电压的情况下，
使用所述2n－1个读取电压来再读取所述第一编码字。
13.根据权利要求12所述的存储器控制方法，其特征在于，
按纠错后的所述第二编码字的各位的每个位值，求出保存有所述第二编码字的所述存储器单元的阈值电压所属的所述电压范围的候补，并基于所述再读取所形成的读取结果而按每个所述存储器单元求出该存储器单元的阈值电压所属的电压范围来作为观测电压范围，选择所述候补中的靠近所述观测电压范围的范围来作为所述存储器单元的阈值电压所属的电压范围，基于选择的电压范围来决定所述第一编码字的位值。
14.根据权利要求12所述的存储器控制方法，其特征在于，
按纠错后的所述第二编码字的各位的每个位值，预先求出保存有所述第二编码字的所述存储器单元的阈值电压所属的所述电压范围的候补，按每个所述电压范围，预先求出所述存储器单元的阈值电压被观测为属于该电压范围的情况下的、该电压范围是所述存储器单元的写入时的电压范围的概率，
基于所述再读取所形成的读取结果和所述概率来决定所述第一编码字的各位值。
15.根据权利要求12所述的存储器控制方法，其特征在于，
按纠错后的所述第二编码字的各位的每个位值，预先求出保存有所述第二编码字的所述存储器单元的阈值电压所属的所述电压范围的候补，按每个所述电压范围，预先求出所述存储器单元的阈值电压被观测为属于该电压范围的情况下的、该电压范围是所述存储器单元的写入时的电压范围的概率，
基于所述再读取所形成的读取结果和所述概率来求出所述第一编码字的每个位的似然度，
使用所述似然度来进行纠错处理并决定所述第一编码字的各位值。
CN201410232680.XA 2014-03-10 2014-05-29 存储装置、存储器控制器及存储器控制方法 Expired - Fee Related CN104916330B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461950625P 2014-03-10 2014-03-10
US61/950,625 2014-03-10

Publications (2)

Publication Number Publication Date
CN104916330A CN104916330A (zh) 2015-09-16
CN104916330B true CN104916330B (zh) 2019-04-12

Family

ID=54018467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410232680.XA Expired - Fee Related CN104916330B (zh) 2014-03-10 2014-05-29 存储装置、存储器控制器及存储器控制方法

Country Status (2)

Country Link
US (1) US9236888B2 (zh)
CN (1) CN104916330B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170047468A (ko) * 2015-10-22 2017-05-08 삼성전자주식회사 메모리 동작을 모니터링하는 메모리 모듈 및 그것의 전력 관리 방법
KR102609130B1 (ko) * 2016-02-17 2023-12-05 삼성전자주식회사 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
KR20180027710A (ko) 2016-09-06 2018-03-15 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 액세스 방법
KR102470726B1 (ko) * 2018-03-14 2022-11-25 삼성전자주식회사 비휘발성 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529525A (zh) * 2005-10-17 2009-09-09 特拉维夫大学拉莫特有限公司 每单元多位的闪速存储器的概率错误校正
US8116134B2 (en) * 2007-12-27 2012-02-14 Kabushiki Kaisha Toshiba Semiconductor memory device with improved ECC efficiency
CN102655021A (zh) * 2011-03-02 2012-09-05 株式会社东芝 半导体存储装置以及解码方法
US8331147B2 (en) * 2009-08-20 2012-12-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
TW201324127A (zh) * 2011-09-15 2013-06-16 Sandisk Technologies Inc 資料儲存裝置及使用多重讀取電壓以校正位元值之方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101824068B1 (ko) * 2011-07-28 2018-03-15 삼성전자주식회사 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치
JP5740296B2 (ja) * 2011-12-16 2015-06-24 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム
US9645177B2 (en) * 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529525A (zh) * 2005-10-17 2009-09-09 特拉维夫大学拉莫特有限公司 每单元多位的闪速存储器的概率错误校正
US8116134B2 (en) * 2007-12-27 2012-02-14 Kabushiki Kaisha Toshiba Semiconductor memory device with improved ECC efficiency
US8406054B2 (en) * 2007-12-27 2013-03-26 Kabushiki Kaisha Toshiba Semiconductor memory device with improved ECC efficiency
US8331147B2 (en) * 2009-08-20 2012-12-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN102655021A (zh) * 2011-03-02 2012-09-05 株式会社东芝 半导体存储装置以及解码方法
TW201324127A (zh) * 2011-09-15 2013-06-16 Sandisk Technologies Inc 資料儲存裝置及使用多重讀取電壓以校正位元值之方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《基于FPGA的NAND Flash ECC校验》;吕小微;《电子科技》;20100615;第24卷(第6期);第34-37页
《基于FPGA的高速大容量固态存储设备数据ECC的设计与实现》;华斌 等;《科学技术与工程》;20100630;第10卷(第18期);第4410-4414页

Also Published As

Publication number Publication date
US9236888B2 (en) 2016-01-12
CN104916330A (zh) 2015-09-16
US20150256203A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
US10459787B2 (en) Bad column handling in flash memory
US8887011B2 (en) Erased page confirmation in multilevel memory
US8799563B2 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8286055B2 (en) Nonvolatile memory device and method of operating the same
US9639462B2 (en) Device for selecting a level for at least one read voltage
CN104934062B (zh) 非易失性存储器及写入方法
KR101951988B1 (ko) 워드라인 결함 검출 및 데이터 저장 디바이스의 핸들링
CN110832594A (zh) 具有动态目标校准的存储器装置
CN110832593A (zh) 具有动态处理电平校准的存储器装置
US7831881B2 (en) Apparatus and method for hybrid detection of memory data
CN110870014A (zh) 具有动态编程校准的存储器装置
CN104916330B (zh) 存储装置、存储器控制器及存储器控制方法
JP2016506590A (ja) データストレージシステムのための対数尤度比及び一括対数尤度比生成
JP2011197957A (ja) 誤り訂正符号復号装置及び誤り訂正符号復号方法
CN101536108A (zh) 用于存储单元的自适应读写***和方法
US9690697B2 (en) Memory controller, storage device and memory control method
CN105590649A (zh) 固态储存***中的读取阈值校准
CN103765519A (zh) 用于非易失性存储的读取通过电压的智能移位
US8730724B2 (en) Common line current for program level determination in flash memory
KR20090097673A (ko) 연판정 값에 기반하여 메모리에 저장된 데이터를 검출하는장치
JP2019169217A (ja) メモリシステム、その制御方法及びプログラム
CN105047224B (zh) 读取闪存中所储存的数据的方法与存储器控制器
KR101684037B1 (ko) 조절가능한 충전 상태 레벨(들)을 사용하여 메모리 셀을 프로그래밍하는 장치 및 방법
CN107039072A (zh) 非易失性存储器设备和非易失性存储器设备的操作方法
CN108683423A (zh) 一种多级闪存信道下的ldpc码动态串行调度译码算法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170803

Address after: Tokyo, Japan

Applicant after: Toshiba Storage Corporation

Address before: Tokyo, Japan

Applicant before: Toshiba Corporation

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190412

Termination date: 20210529

CF01 Termination of patent right due to non-payment of annual fee