TWI690929B - 記憶體裝置及其讀取參考電壓的調整方法 - Google Patents
記憶體裝置及其讀取參考電壓的調整方法 Download PDFInfo
- Publication number
- TWI690929B TWI690929B TW108112711A TW108112711A TWI690929B TW I690929 B TWI690929 B TW I690929B TW 108112711 A TW108112711 A TW 108112711A TW 108112711 A TW108112711 A TW 108112711A TW I690929 B TWI690929 B TW I690929B
- Authority
- TW
- Taiwan
- Prior art keywords
- value
- difference
- count
- reading
- count value
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
一種記憶體裝置及其讀取參考電壓的調整方法。讀取參考電壓的調整方法包括:獲得為設定邏輯準位的記憶胞的多個計數值,計數值分別對應多個讀取步階;依據計數值以計算出多個計數差值,依據計數差值以產生平均差值,並依據平均差值以產生臨界值;計算記憶胞的平衡計數值;依據第一讀取步階以及第二讀取步階以分別獲得第一參考計數值以及第二參考計數值,並計算出參考計數差值;以及,依據參考計數差值、臨界值以及平衡計數值以設定電壓調整值,並依據電壓調整值以調整讀取參考電壓來產生調整後參考電壓。
Description
本發明是有關於一種記憶體裝置及其讀取參考電壓的調整方法,且特別是有關於一種可動態調整讀取參考電壓的記憶體裝置及調整方法。
在快閃記憶體的技術領域中,為了判讀出記憶胞中所儲存的資料的邏輯準位,需要設定一個或多個的讀取參考電壓,並透過使記憶胞的臨界電壓與讀取參考電壓進行比較,來判讀出記憶胞中所儲存的資料的邏輯準位。然而,在快閃記憶體經過ˋ較長時間的使用後,在多次的程式化/抹除循環,或長時間的資料保存,記憶胞的特性可能產生改變。如此一來,記憶胞依據所儲存的資料所呈現的臨界電壓的特性,會產生飄移。在這樣的條件下,利用原始設定的讀取參考電壓來進行記憶胞的資料讀出動作,將會產生讀出資料不正確的情況。
本發明提供一種記憶體裝置及其讀取參考電壓的調整方法,可提升讀取資料的正確性。
本發明的讀取參考電壓的調整方法包括:針對記憶體的多個記憶胞進行多個讀取步階的讀取動作,並分別獲得為設定邏輯準位的記憶胞的多個計數值,計數值分別對應讀取步階;依據計數值以計算出多個計數差值,依據計數差值以產生平均差值,並依據平均差值以產生臨界值;計算記憶胞的平衡計數值,其中平衡計數值等於記憶胞被程式化為設定邏輯準位的數量;依據讀取參考電壓設定第一讀取步階以及第二讀取步階,分別獲得為設定邏輯準位的記憶胞的第一參考計數值以及第二參考計數值,並計算出第一參考計數值以及第二參考計數值的參考計數差值;以及,依據參考計數差值、臨界值以及平衡計數值以設定電壓調整值,並依據電壓調整值以調整讀取參考電壓來產生調整後參考電壓。
本發明的記憶體裝置包括記憶體、記憶體控制器以及主機端。記憶體控制器耦接記憶體。主機端耦接記憶體控制器。主機端用以:針對記憶體的多個記憶胞進行多個讀取步階的讀取動作,並分別獲得為設定邏輯準位的記憶胞的多個計數值,計數值分別對應讀取步階;依據計數值以計算出多個計數差值,依據計數差值以產生平均差值,並依據平均差值以產生臨界值;計算記憶胞的平衡計數值,其中平衡計數值等於記憶胞被程式化為設定邏輯準位的數量。記憶體控制器用以依據讀取參考電壓設定第一讀取步階以及第二讀取步階,分別獲得為設定邏輯準位的記憶胞的第一參考計數值以及第二參考計數值,並計算出第一參考計數值以及第二參考計數值的參考計數差值;以及,依據參考計數差值、臨界值以及平衡計數值以設定電壓調整值,並依據電壓調整值以調整讀取參考電壓來產生調整後參考電壓。
基於上述,本發明透過計算記憶胞中,對應多個讀取步階的多個計數值的變化狀態,並依據計數值的變化狀態以區分出三個分布區域。透過計算目前的讀取參考電壓所在的分布區域,並據以調整讀取參考電壓的電壓值,以提升提取資料的正確性。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖1,圖1繪示本發明一實施例的讀取參考電壓的調整方法的流程圖。圖1的讀取參考電壓的調整方法適用於記憶體的讀取動作。在本實施例中,記憶體可以為一非揮發性記憶體,例如快閃記憶體。在圖1中,步驟S110針對記憶體的多個記憶胞進行多個讀取步階的讀取動作,並分別獲得為一設定邏輯準位的記憶胞的多個計數值,其中,計數值分別對應上述的多個讀取步階。在此請同步參照圖1以及圖2A,其中圖2A繪示本發明實施例的計數值與讀取步階的關係曲線圖。在本實施例中,設定邏輯準位例如為邏輯準位1。讀取步階用以對應讀取參考電壓,例如,第一階的讀取步階可以對應等於第一電壓值的讀取參考電壓,而第二階的讀取步階可以對應等於第二電壓值的讀取參考電壓,其中第二電壓值大於第一電壓值,並且第二電壓值可以等於第一電壓值遞增一個步階值dV。依此類推,讀取步階的階數可隨著讀取參考電壓的增加而增加,而第n階的讀取步階對應的讀取參考電壓的電壓值可以等於第一電壓值 + (n-1) × dV。
透過依序遞增的讀取步階,以對記憶體中的記憶胞進行讀取動作,並透過計算對應多個讀取步階時,讀出記憶胞中儲存的資料為邏輯準位1的多個計數值,可獲得圖2A繪示的曲線210。其中,曲線210為一連續遞增的曲線,並且在區域Z21、Z22中,曲線210具有相對大的上升斜率。
請重新參照圖1,在步驟S120中,依據步驟S110中的計數值以計算出多個計數差值,依據計數差值以產生一平均差值,並依據平均差值以產生臨界值。在細節上,針對相鄰的二讀取步階對應的二計數值進行相減動作,並取其絕對值,可以獲得多個計數差值。計數差值用以反應計數值的變化狀態。接著,並將所有的計數差值加總,並使加總的結果除以讀取步階的總數以產生平均差值。另外,使平均差值乘以一常數k以產生臨界值,其中,常數k為一預設的數值,並為大於1的實數。
在此請同步參照圖1、圖2A以及圖2B,其中圖2B繪示本發明實施例的計數差值與讀取步階的關係曲線圖。在圖2B中,多個計數差值構成曲線220。透過並將所有的計數差值加總,使加總的結果除以讀取步階的總數以產生平均差值,並使平均差值乘以一常數k可產生臨界值TH。在圖2B中,藉由臨界值TH與曲線220中的多個計數差值比較,可獲得讀取步階RS1、RS2,讀取步階RS1、RS2並可將所有的讀取步階區分成三個分布區域 A、B、C。其中,分布區域A的讀取步階小於讀取步階RS1;分布區域B的讀取步階介於讀取步階RS1以及RS2間;以及,分布區域C的讀取步階大於讀取步階RS2。
值得注意的,在圖2B中,具有分別對應圖2A中的區域Z21、Z22的區域Z21A以及Z22A。其中,圖2A中具有相對大變化的計數值的區域Z21、Z22對應至圖2B中具有相對大計數差值的區域Z21A、Z22A。
承續上述的說明,步驟S130計算記憶胞的一平衡計數值,其中,平衡計數值等於記憶胞被程式化為設定邏輯準位(例如邏輯準位1)的數量。以具有16K位元組(byte)的記憶胞為範利,在當有一半的記憶胞被程式化為邏輯準位1時,平衡計數值等於16384 × 8 / 2 = 65536。
接著,步驟S140依據讀取參考電壓以設定第一讀取步階以及第二讀取步階,依據第一讀取步階以及第二讀取步階以分別獲得為設定邏輯準位的記憶胞的第一參考計數值以及第二參考計數值,並計算出第一參考計數值以及第二參考計數值的參考計數差值。在此請同步參照圖1、圖3A以及圖3B。圖3A以及圖3B繪示本發明實施例的參考電壓調整動作的示意圖。在圖3A中,藉由依據第一讀取步階RRS1以及第二讀取步階RRS2以分別獲得為設定邏輯準位的記憶胞的第一參考計數值Cn以及第二參考計數值Cn+1。在本實施例中,第一參考計數值Cn以及第二參考計數值Cn+1分別為73370以及70580。並且,透過使第一參考計數值Cn以及第二參考計數值Cn+1相減,並取其絕對值,可獲得參考計數差值dn = 2750。
接著,步驟S150依據參考計數差值dn、臨界值TH以及平衡計數值B以設定電壓調整值,並據該電壓調整值以調整讀取參考電壓來產生調整後參考電壓。承續圖3A、圖3B的實施例,其中,以平均值等於1000、常數k等於2、第一讀取步階的步階數等於2、平衡計數值B等於65536為範例,臨界值TH可等於1000 × 2 = 2000。如此一來,參考計數差值dn(=2750)大於臨界值TH,且平衡計數值B與第一參考計數值Cn的差值(B – Cn)大於臨界值與第一讀取步階的步階數的乘積(n × TH),表示目前設定的讀取步階落於區域A或區域C(本實施例為落於區域A)。因此,可使平衡計數值B與第一參考計數值Cn的差值除以平均差值dn來獲得電壓調整值,並依據計算出的電壓調整值來調整讀取參考電壓RV以產生調整後讀取參考電壓TRV。
由圖3B的繪示可以發現,透過讀取參考電壓的調整動作,調整後讀取參考電壓TRV可落於曲線的中心部位,提升讀出資料的正確度。
在此請參照圖4A以及圖4B。圖4A以及圖4B繪示本發明實施例的參考電壓調整動作的另一實施方式的示意圖。在圖4A中,藉由依據第一讀取步階RRS1以及第二讀取步階RRS2以分別獲得為設定邏輯準位的記憶胞的第一參考計數值Cn以及第二參考計數值Cn+1。在本實施例中,第一參考計數值Cn以及第二參考計數值Cn+1分別為68680以及67340。並且,透過使第一參考計數值Cn以及第二參考計數值Cn+1相減,並取其絕對值,可獲得參考計數差值dn = 1340。基於參考計數差值dn小於臨界值TH(=2000),表示目前設定的讀取步階落於區域B。因此,可使平衡計數值B與第一參考計數值Cn的差值除以參考計數差值dn來獲得電壓調整值,並依據計算出的電壓調整值來調整讀取參考電壓RV以產生調整後讀取參考電壓TRV。
請參照圖5,圖5繪示本發明實施例的記憶體裝置的示意圖。記憶體裝置500包括記憶體512、記憶體控制器511以及主機端520。記憶體控制器511耦接記憶體512,並可整合於一記憶卡510中。主機端513連接記憶卡510,並耦接記憶體控制器511。在本實施例中,主機端513可用以執行如圖1實施例的步驟S110~S130以獲得平均差值、臨界值以及平衡計數值。記憶體控制器511則可用以執行如圖1實施例的步驟S140~S150,以進行參考讀取電壓的調整動作。
關於上述步驟S110~S150的實施細節,在前述的實施例中已有詳細的說明,在此恕不多贅述。
附帶一提的,主機端513可以為一電腦裝置,或任何具有運算能力的電子裝置。主機端513可用以與記憶卡510連接,並獲得平均差值、臨界值以及平衡計數值等資訊。主機端513另可將平均差值、臨界值以及平衡計數值等資訊儲存在記憶卡510中。在主機端513與記憶卡510離線(不相連接)的條件下,記憶卡控制器511可針對值型記憶體512讀取動作時的讀取參考電壓的調整動作,以維持讀出資料的正確性。
請參照圖6,圖6繪示本發明實施例的讀取參考電壓的調整方法的動作示意圖。配合圖5的記憶體裝置500,在步驟S610中,主機端513可透過執行步驟S110~S130進行初始化設定,並獲得平衡計數值B以及平均差值Avg。接著,在當針對記憶體512進行資料讀取動作時,可執行步驟S620的錯誤檢查糾正(Error check and correction, ECC)的檢查動作。在當ECC檢查通過時,可持續進行資料的讀取動作。在當ECC檢查失敗時,可透過步驟S630以執行追蹤流程。在此,步驟S630的追蹤流程可透過步驟S140~S150來執行,並藉以調整讀取參考電壓。
透過步驟S630的追蹤流程,可適應性的調整讀取參考電壓,並可維持資料讀取的正確性,提升記憶體的使用效能。
綜上所述,本發明透過計算對應多個讀取步階的多個計數值的變化狀態,來進行讀取參考電壓的調整動作。如此一來,在當記憶胞的特性發生變化時,仍可有效設定對應的讀取參考電壓,以提升讀出資料的正確性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S110~S150、S610~S630:讀取參考電壓的調整步驟
210、220:曲線
Z21、Z22、Z21A、Z22A:區域
RS1、RS2、RRS1、RRS2:讀取步階
A、B、C:分布區域
Cn、Cn+1:參考計數值
TH:臨界值
RV:讀取參考電壓
TRV:調整後讀取參考電壓
500:記憶體裝置
512:記憶體
511:記憶體控制器
520:主機端
510:記憶卡
圖1繪示本發明一實施例的讀取參考電壓的調整方法的流程圖。
圖2A繪示本發明實施例的計數值與讀取步階的關係曲線圖。
圖2B繪示本發明實施例的計數差值與讀取步階的關係曲線圖。
圖3A以及圖3B繪示本發明實施例的參考電壓調整動作的示意圖。
圖4A以及圖4B繪示本發明實施例的參考電壓調整動作的另一實施方式的示意圖。
圖5繪示本發明實施例的記憶體裝置的示意圖。
圖6繪示本發明實施例的讀取參考電壓的調整方法的動作示意圖。
S110~S150:讀取參考電壓的調整步驟
Claims (11)
- 一種讀取參考電壓的調整方法,適用於一記憶體,包括:針對該記憶體的多個記憶胞進行多個讀取步階的讀取動作,並分別獲得為一設定邏輯準位的記憶胞的多個計數值,該些計數值分別對應該些讀取步階;依據該些計數值以計算出多個計數差值,依據該些計數差值以產生一平均差值,並依據該平均差值以產生一臨界值;計算該些記憶胞的一平衡計數值,其中該平衡計數值等於該些記憶胞被程式化為該設定邏輯準位的數量;依據一讀取參考電壓設定一第一讀取步階以及一第二讀取步階,分別獲得為該設定邏輯準位的記憶胞的一第一參考計數值以及一第二參考計數值,並計算出該第一參考計數值以及該第二參考計數值的一參考計數差值;以及依據該參考計數差值、該臨界值以及該平衡計數值以設定一電壓調整值,並依據該電壓調整值以調整該讀取參考電壓來產生一調整後讀取參考電壓。
- 如申請專利範圍第1項所述的讀取參考電壓的調整方法,其中該設定邏輯準位為邏輯準位1。
- 如申請專利範圍第1項所述的讀取參考電壓的調整方法,其中依據該參考計數差值、該臨界值以及該平衡計數值以設定該電壓調整值的步驟包括: 當該參考計數差值大於該臨界值,且該平衡計數值與該第一參考計數值的差值大於該臨界值與該第一讀取步階的步階數的乘積時,使該平衡計數值與該第一參考計數值的差值除以該平均差值來獲得該電壓調整值;以及當該參考計數差值小於該臨界值時,使該平衡計數值與該第一參考計數值的差值除以該參考計數差值來獲得該電壓調整值。
- 如申請專利範圍第1項所述的讀取參考電壓的調整方法,其中依據該些計數值以計算出該些計數差值的步驟包括:計算對應相鄰的讀取步階的二計數值的差以獲得各該計數差值。
- 如申請專利範圍第1項所述的讀取參考電壓的調整方法,其中並依據該平均差值以產生該臨界值的步驟包括:使該平均差值乘以一常數以產生該臨界值,其中該常數為大於1的實數。
- 如申請專利範圍第1項所述的讀取參考電壓的調整方法,其中該平衡計數值為該些記憶胞的總數量的一半。
- 一種記憶體裝置,包括一記憶體;一記憶體控制器,耦接該記憶體;以及一主機端,耦接該記憶體控制器,其中該主機端用以: 針對該記憶體的多個記憶胞進行多個讀取步階的讀取動作,並分別獲得為一設定邏輯準位的記憶胞的多個計數值,該些計數值分別對應該些讀取步階;依據該些計數值以計算出多個計數差值,依據該些計數差值以產生一平均差值,並依據該平均差值以產生一臨界值;以及計算該些記憶胞的一平衡計數值,其中該平衡計數值等於該些記憶胞被程式化為該設定邏輯準位的數量;該記憶體控制器用以:依據一讀取參考電壓設定一第一讀取步階以及一第二讀取步階,分別獲得為該設定邏輯準位的記憶胞的一第一參考計數值以及一第二參考計數值,並計算出該第一參考計數值以及該第二參考計數值的一參考計數差值;以及依據該參考計數差值、該臨界值以及該平衡計數值以設定一電壓調整值,並依據該電壓調整值以調整該讀取參考電壓來產生一調整後參考電壓。
- 如申請專利範圍第7項所述的記憶體裝置,其中該設定邏輯準位為邏輯準位1。
- 如申請專利範圍第7項所述的記憶體裝置,其中該記憶體控制器更用以:當該參考計數差值大於該臨界值,且該平衡計數值與該第一參考計數值的差值大於該臨界值與該第一讀取步階的步階數的乘 積時,使該平衡計數值與該第一參考計數值的差值除以該平均差值來獲得該電壓調整值;以及當該參考計數差值小於該臨界值時,使該平衡計數值與該第一參考計數值的差值除以該參考計數差值來獲得該電壓調整值。
- 如申請專利範圍第7項所述的記憶體裝置,其中該主機端更用以:計算對應相鄰的讀取步階的二計數值的差以獲得各該計數差值。
- 如申請專利範圍第7項所述的記憶體裝置,其中該主機端更用以:使該平均差值乘以一常數以產生該臨界值,其中該常數為大於1的實數;以及使該平衡計數值等於該些記憶胞的總數量的一半。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108112711A TWI690929B (zh) | 2019-04-11 | 2019-04-11 | 記憶體裝置及其讀取參考電壓的調整方法 |
CN201910397356.6A CN111816225B (zh) | 2019-04-11 | 2019-05-14 | 存储器装置及其读取参考电压的调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108112711A TWI690929B (zh) | 2019-04-11 | 2019-04-11 | 記憶體裝置及其讀取參考電壓的調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI690929B true TWI690929B (zh) | 2020-04-11 |
TW202038240A TW202038240A (zh) | 2020-10-16 |
Family
ID=71134492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108112711A TWI690929B (zh) | 2019-04-11 | 2019-04-11 | 記憶體裝置及其讀取參考電壓的調整方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN111816225B (zh) |
TW (1) | TWI690929B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201001425A (en) * | 2008-06-23 | 2010-01-01 | Sandisk Il Ltd | Ad hoc flash memory reference cells |
TW201044405A (en) * | 2009-04-09 | 2010-12-16 | Sandisk Corp | Two pass erase for non-volatile storage |
US20130067151A1 (en) * | 2007-04-30 | 2013-03-14 | Sandisk Il Ltd. | Method for efficient storage of metadata in flash memory |
TW201601159A (zh) * | 2014-06-16 | 2016-01-01 | 愛思開海力士有限公司 | 具有熔絲陣列的半導體裝置及其運算方法 |
CN107068187A (zh) * | 2016-02-11 | 2017-08-18 | 希捷科技有限公司 | 似然值指派针对每一读取重试在不同读取电压处改变正负号的读取重试操作 |
TW201913678A (zh) * | 2017-09-08 | 2019-04-01 | 旺宏電子股份有限公司 | 編程非揮發性記憶體的方法及記憶體系統 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7450425B2 (en) * | 2006-08-30 | 2008-11-11 | Micron Technology, Inc. | Non-volatile memory cell read failure reduction |
US9645177B2 (en) * | 2012-05-04 | 2017-05-09 | Seagate Technology Llc | Retention-drift-history-based non-volatile memory read threshold optimization |
KR102038408B1 (ko) * | 2012-10-25 | 2019-10-30 | 삼성전자주식회사 | 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법 |
US20140359202A1 (en) * | 2013-05-31 | 2014-12-04 | Western Digital Technologies, Inc. | Reading voltage calculation in solid-state storage devices |
US20190304556A1 (en) * | 2018-03-29 | 2019-10-03 | Macronix International Co., Ltd. | Method for programming non-volatile memory and memory system |
-
2019
- 2019-04-11 TW TW108112711A patent/TWI690929B/zh active
- 2019-05-14 CN CN201910397356.6A patent/CN111816225B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130067151A1 (en) * | 2007-04-30 | 2013-03-14 | Sandisk Il Ltd. | Method for efficient storage of metadata in flash memory |
TW201001425A (en) * | 2008-06-23 | 2010-01-01 | Sandisk Il Ltd | Ad hoc flash memory reference cells |
CN102099866A (zh) * | 2008-06-23 | 2011-06-15 | 桑迪士克以色列有限公司 | 专用闪存参考单元 |
TW201044405A (en) * | 2009-04-09 | 2010-12-16 | Sandisk Corp | Two pass erase for non-volatile storage |
TW201601159A (zh) * | 2014-06-16 | 2016-01-01 | 愛思開海力士有限公司 | 具有熔絲陣列的半導體裝置及其運算方法 |
CN107068187A (zh) * | 2016-02-11 | 2017-08-18 | 希捷科技有限公司 | 似然值指派针对每一读取重试在不同读取电压处改变正负号的读取重试操作 |
TW201913678A (zh) * | 2017-09-08 | 2019-04-01 | 旺宏電子股份有限公司 | 編程非揮發性記憶體的方法及記憶體系統 |
Also Published As
Publication number | Publication date |
---|---|
CN111816225A (zh) | 2020-10-23 |
CN111816225B (zh) | 2022-08-02 |
TW202038240A (zh) | 2020-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10811091B2 (en) | Adaptive processing for read threshold voltage calibration | |
US9021319B2 (en) | Non-volatile memory management system with load leveling and method of operation thereof | |
CN110832594A (zh) | 具有动态目标校准的存储器装置 | |
CN110832593A (zh) | 具有动态处理电平校准的存储器装置 | |
KR101610729B1 (ko) | 저장 시스템 | |
CN110870014A (zh) | 具有动态编程校准的存储器装置 | |
TWI512737B (zh) | 快閃記憶體之資料讀取方法、記憶體控制裝置 | |
JP5090538B2 (ja) | メモリ装置およびメモリデータ読み出し方法 | |
US10580485B2 (en) | System and method for adjusting read levels in a storage device based on bias functions | |
US9595343B1 (en) | Early prediction of failure in programming a nonvolatile memory | |
KR20090129205A (ko) | 메모리 장치 및 읽기 레벨 제어 방법 | |
US20140281769A1 (en) | Memory system and memory controller | |
US11557345B2 (en) | Dynamic memory programming voltage step for strenuous device conditions | |
CN105321571B (zh) | 数据储存装置及其操作方法 | |
US9865348B2 (en) | Devices and methods for selecting a forming voltage for a resistive random-access memory | |
US8913438B2 (en) | Adaptive architecture in a channel detector for NAND flash channels | |
US9747974B2 (en) | Non-volatile memory apparatus and on-the-fly self-adaptive read voltage adjustment method thereof | |
US9965202B2 (en) | Non-volatile storage device, non-volatile storage system, and memory control method with a refresh processing of a data | |
KR20180106469A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US20150169404A1 (en) | Apparatus and methods of programming memory cells using adjustable charge state level(s) | |
US20150113354A1 (en) | Generating soft decoding information for flash memory error correction using hard decision patterns | |
TWI717781B (zh) | 對多級單元nand快閃記憶體裝置和mlc nand快閃記憶體裝置進行編程的方法 | |
TWI690929B (zh) | 記憶體裝置及其讀取參考電壓的調整方法 | |
TW201732825A (zh) | 記憶體讀取方法及記憶體裝置 | |
US20190095280A1 (en) | Method to select flash memory blocks for refresh after read operations |