CN220474621U - 线路载板及电子封装体 - Google Patents
线路载板及电子封装体 Download PDFInfo
- Publication number
- CN220474621U CN220474621U CN202322045565.9U CN202322045565U CN220474621U CN 220474621 U CN220474621 U CN 220474621U CN 202322045565 U CN202322045565 U CN 202322045565U CN 220474621 U CN220474621 U CN 220474621U
- Authority
- CN
- China
- Prior art keywords
- circuit
- boards
- sub
- redistribution
- electronic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims abstract description 72
- 238000007789 sealing Methods 0.000 claims abstract description 21
- 238000005538 encapsulation Methods 0.000 claims abstract description 11
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 7
- 239000012945 sealing adhesive Substances 0.000 claims abstract description 7
- 239000003292 glue Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 6
- 230000017525 heat dissipation Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
本实用新型公开一种线路载板及电子封装体，其中该线路载板适于安装多个芯片元件。线路载板包括多个线路子板、一封胶层及一重布线路结构。封胶层包覆这些线路子板并填满这些线路子板之间的间隙。封胶层的一面暴露出这些线路子板的每一个的一面。重布线路结构配置在封胶层较远离这些线路子板的一面上并适于让这些芯片元件安装其上，使得这些芯片元件经由重布线路结构电连接这些线路子板。
Description
技术领域
本实用新型涉及一种电子零件，且特别是涉及一种线路载板及电子封装体。
背景技术
芯片封装用的线路载板用于固定集成电路(IC)芯片并作为电连接至其他电子零件的媒介。依照是否具有介电核心(dielectric core)，线路载板可分成有核心(core)类型及无核心(coreless)类型。在多芯片封装的情况下，需要大尺寸的线路载板。然而，大尺寸的线路载板于量产时存在较低的排版利用率及良率，这增加了生产成本。
实用新型内容
本实用新型提供一种线路载板，用以降低生产成本。
本实用新型提供一种电子封装体，用以降低生产成本。
本实用新型的一实施例的一种线路载板适于安装多个芯片元件。线路载板包括多个线路子板、一封胶层及一重布线路结构。封胶层包覆这些线路子板并填满这些线路子板之间的间隙。封胶层的一面暴露出这些线路子板的每一个的一面。重布线路结构配置在封胶层较远离这些线路子板的一面上并适于让这些芯片元件安装其上，使得这些芯片元件经由重布线路结构电连接这些线路子板。
本实用新型的一实施例中，该些芯片元件经由该重布线路结构彼此电连接。
本实用新型的一实施例中，该些线路子板经由该重布线路结构彼此电连接。
本实用新型的一实施例中，该重布线路结构包括重布图案化导电层，且该重布图案化导电层直接电连接该些线路子板其中的至少两个。
本实用新型的一实施例中，该些线路子板的矩形尺寸存在差异。
本实用新型的一实施例中，该些线路子板的厚度存在差异。
本实用新型的一实施例中，该封胶层中的该些线路子板是彼此绝缘的。
本实用新型的一实施例中，该线路载板还包括：线路基板，该些线路子板安装在该线路基板上以与该线路基板电连接。
本实用新型的一实施例的一种电子封装体包括多个芯片元件及一线路载板。线路载板包括多个线路子板、一封胶层及一重布线路结构。封胶层包覆这些线路子板并填满这些线路子板之间的间隙。封胶层的一面暴露出这些线路子板的每一个的一面。重布线路结构配置在封胶层较远离这些线路子板的一面上并让这些芯片元件安装其上，使得这些芯片元件经由重布线路结构电连接这些线路子板。
本实用新型的一实施例中，该些芯片元件经由该重布线路结构彼此电连接。
本实用新型的一实施例中，该些芯片元件之一是裸芯片或芯片封装体。
本实用新型的一实施例中，该些芯片元件经由该重布线路结构彼此电连接。
本实用新型的一实施例中，该些线路子板经由该重布线路结构彼此电连接。
本实用新型的一实施例中，该重布线路结构包括重布图案化导电层，且该重布图案化导电层直接电连接该些线路子板其中的至少两个。
本实用新型的一实施例中，该些线路子板的矩形尺寸存在差异。
本实用新型的一实施例中，该些线路子板的厚度存在差异。
本实用新型的一实施例中，该封胶层中的该些线路子板是彼此绝缘的。
本实用新型的一实施例中，该电子封装体还包括保护盖，安装在该重布线路结构上并笼罩该些芯片元件。
本实用新型的一实施例中，该保护盖具备散热功能。
本实用新型的一实施例中，该电子封装体还包括芯片封胶，配置在该重布线路结构上并填满这些芯片元件之间的间隙。
本实用新型的一实施例中，该线路载板还包括线路基板，该些线路子板安装在该线路基板上
基于上述，本实用新型的优点在于，将多个线路子板以封胶层包覆并将配置重布线路结构在封胶层上来电连接这些线路子板。相较于传统用于芯片封装的大尺寸线路载板，小尺寸的线路载板具有明显较高的排版利用率及良率。因此，本案采用小尺寸的线路载板作为线路子板来构成大尺寸的线路载板，还可降低生产成本。
附图说明
图1是本实用新型的一实施例的一种电子封装体的剖面示意图；
图2A是图1的电子封装体的芯片元件、线路子板和重布线路结构的一种排列的俯视示意图；
图2B是图1的电子封装体的芯片元件、线路子板和重布线路结构的另一种排列的俯视示意图；
图2C是图1的电子封装体的芯片元件、线路子板和重布线路结构的又一种排列的俯视示意图；
图3是本实用新型的另一实施例的一种电子封装体的剖面示意图；
图4是本实用新型的另一实施例的一种电子封装体的剖面示意图；
图5是本实用新型的另一实施例的一种电子封装体的剖面示意图；
图6是本实用新型的另一实施例的一种电子封装体的剖面示意图；
图7A至图7F是本实用新型的另一实施例的一种电子结构的制作方法的示意图；
图8是本实用新型的另一实施例的一种线路载板的剖面示意图；
图9是本实用新型的另一实施例的一种线路载板的剖面示意图。
符号说明
50：电子封装体
51：芯片元件
52：保护盖
52a：芯片封胶
53：导电凸块
53a：预接垫
100：线路载板
110、110a、110b：线路子板
112：子板介电层
114：子板图案化导电层
116：子板导电孔道
120：封胶层
130：重布线路结构
132：重布介电层
134、134a：重布图案化导电层
136：重布导电孔道
140：子板导电球
150：线路基板
160：基板导电球
202：临时接合层
204：临时载具
P：导电垫
具体实施方式
请参考图1，在本实施例中，电子封装体50包括多个芯片元件51及一线路载板100。这些芯片元件51例如是集成电路裸芯片或小型的芯片封装体(例如多芯片封装、堆叠芯片封装、芯片尺寸封装等)。这些芯片元件51安装至线路载板100，例如经由导电凸块53安装至线路载板100。
在本实施例中，线路载板100包括多个线路子板110、一封胶层120及一重布线路结构130。封胶层120包覆这些线路子板110并填满这些线路子板110之间的间隙，即封胶层120中的这些线路子板110是彼此绝缘的。封胶层120的一面暴露出这些线路子板110的每一个的一面，以连接下一层级的电子元件(例如主机板或模块板等)。重布线路结构130配置在封胶层120较远离这些线路子板110的一面上并让这些芯片元件51安装其上，使得这些芯片元件51经由重布线路结构130电连接这些线路子板110。因为在封胶层120中的这些线路子板110是彼此绝缘的，而无法在封胶层120直接电连接，因此这些线路子板110可经由重布线路结构130彼此电连接。此外，这些线路子板110可经由多个子板导电球140安装至下一层级的电子元件，例如主机板或模块板。
在本实施例中，每个线路子板110可包括多个子板介电层112、多个子板图案化导电层114及多个子板导电孔道116。这些子板图案化导电层114与这些子板介电层112交替叠合。这些子板导电孔道116分别连接这些子板图案化导电层114。此外，重布线路结构130可包括多个重布介电层132、多个重布图案化导电层134及多个重布导电孔道136。这些重布图案化导电层134与这些重布介电层132交替叠合。这些重布导电孔道136分别连接这些重布图案化导电层134。在一实施例中，重布线路结构130还包括重布图案化导电层134a，可以直接电连接至少2个线路子板110，以传递信号。另外，这些芯片元件51也可经由重布线路结构130彼此电连接，以传递信号。
请参考图2A、图2B、图2C，这些芯片元件51及这些线路子板110排列在重布线路结构130的范围内。这些线路子板110可呈矩形，其长度及宽度可以相等或不相等。这些线路子板110的矩形尺寸可存在差异。这些线路子板110可面阵列地排列或直线地排列。此外，有些芯片元件51可分别位于对应的这些线路子板110上，而有些芯片元件51可同时位于多个线路子板110上，即至少跨接两个相邻的线路子板110。
请参考图3，相较于图1的电子封装体50，图3的电子封装体50的线路子板110a可具有小的厚度，意即这些线路子板110、110a的厚度存在差异，而图1中的这些线路子板110的厚度不存在差异，且可为同类型的线路子板。请参考图4，相较于图1的电子封装体50，图4的电子封装体50的线路子板110及线路子板110b可为不同类型。举例而言，线路子板110为无核心类型的线路板，而线路子板110b可为有核心类型的线路板。换言之，在不同的实施例中，线路子板的厚度或是类型，可以依照不同的需求，进行选择与组合。
请再参考图1，在本实施例中，电子封装体50还可包括一保护盖52或其他具有散热功能的元件，保护盖52也可以具备散热功能。保护盖52安装在重布线路结构130上并笼罩这些芯片元件51。此外，请参考图5，相较于图1的实施例，图6的电子封装体50可包括一芯片封胶52a，且芯片封胶52a配置在重布线路结构130上并填满这些芯片元件51之间的间隙，在一实施例中，芯片封胶52a会暴露出这些芯片元件51的背面(非主动面)。另外，请参考图6，相较于图1的实施例，图6的电子封装体50的线路载板100可包括一线路基板150，这些线路子板110安装在线路基板150上，例如这些线路子板110可经由多个子板导电球140安装在线路基板150上。此外，线路基板150可经由多个基板导电球160安装至下一层级的电子元件，例如主机板或模块板。
下文将参考图7A至图7F来说明本实用新型的另一实施例的一种电子结构的制作方法。
请参考图7A，将多个线路子板110经由一临时接合层202固定至一临时载具204。在本实施例中，线路子板110上具有多个导电垫P。在一实施例中，导电垫P的材料为铜，其包含底部的铜接垫和上面的铜柱。
请参考图7B，形成一封胶层120覆盖临时接合层202及这些线路子板110。封胶层120填满这些线路子板110之间的间隙，换言之，封胶层120中的这些线路子板110是彼此绝缘的，而无法在封胶层120直接电连接。在本实施例中，封胶层120也覆盖这些导电垫P。
请参考图7C，移除封胶层120的一部分，以暴露出这些导电垫P的每一个的一部分，例如是暴露出导电垫P的顶面。此步骤可以平坦化电子结构的表面，以利后续步骤进行。
请参考图7D，形成一重布线路结构130在封胶层120上，其中重布线路结构130电连接这些线路子板110。在本实施例中，从这些导电垫P的顶面制作重布线路结构130的多个重布导电孔道136和重布图案化导电层134，以与这些线路子板110电连接。在一实施例中，重布线路结构130还包括重布图案化导电层134a，可以直接电连接至少2个线路子板110。此外，在重布线路结构130的重布图案化导电层134上可以形成预接垫53a，之后可用于连接其他元件。在另一未绘示的实施例中，可移除临时接合层202及临时载具204，以形成图8的线路载板100。接着，更可将这些线路子板110安装在图6的线路基板150上，以形成图9的线路载板100。
请参考图7E，安装多个芯片元件51在重布线路结构130上，使得这些芯片元件51经由重布线路结构130电连接这些线路子板110。此外，这些芯片元件51也可经由重布线路结构130彼此电连接。在本实施例中，这些芯片元件51可经由多个导电凸块53连接至重布线路结构130的预接垫53a上。在另一未绘示的实施例中，可安装如图1的一保护盖52在图7E的重布线路结构130上并笼罩这些芯片元件51。在另一未绘示的实施例中，可形成如图5的芯片封胶52a在图7E的重布线路结构130上并包覆这些芯片元件51，并暴露出这些芯片元件51的背面。
请参考图7F，移除图7E的临时接合层202及临时载具204，以暴露出这些线路子板110。在另一未绘示的实施例中，可将这些线路子板110安装在图6的线路基板150上。
综上所述，将多个线路子板以封胶层包覆并将配置重布线路结构在封胶层上来电连接这些线路子板。相较于传统用于芯片封装的大尺寸线路载板良率较低，小尺寸的线路载板具有明显较高的排版利用率及良率。因此，本案采用小尺寸的线路载板作为线路子板来构成大尺寸的线路载板，这可降低生产成本。
Claims (21)
1.一种线路载板，适于安装多个芯片元件，其特征在于，该线路载板包括：
多个线路子板；
封胶层，包覆该些线路子板并填满该些线路子板之间的间隙，其中该封胶层的一面暴露出该些线路子板的每一个的一面；以及
重布线路结构，配置在该封胶层较远离该些线路子板的一面上并适于让该些芯片元件安装其上，使得该些芯片元件经由该重布线路结构电连接该些线路子板。
2.如权利要求1所述的线路载板，其特征在于，该些芯片元件经由该重布线路结构彼此电连接。
3.如权利要求1所述的线路载板，其特征在于，该些线路子板经由该重布线路结构彼此电连接。
4.如权利要求3所述的线路载板，其特征在于，该重布线路结构包括重布图案化导电层，且该重布图案化导电层直接电连接该些线路子板其中的至少两个。
5.如权利要求1所述的线路载板，其特征在于，该些线路子板的矩形尺寸存在差异。
6.如权利要求1所述的线路载板，其特征在于，该些线路子板的厚度存在差异。
7.如权利要求1所述的线路载板，其特征在于，该封胶层中的该些线路子板是彼此绝缘的。
8.如权利要求1所述的线路载板，其特征在于，该线路载板还包括：
线路基板，该些线路子板安装在该线路基板上以与该线路基板电连接。
9.一种电子封装体，其特征在于，该电子封装体包括：
多个芯片元件；以及
线路载板，包括：
多个线路子板；
封胶层，包覆该些线路子板并填满该些线路子板之间的间隙，其中该封胶层的一面暴露出该些线路子板的每一个的一面；以及
重布线路结构，配置在该封胶层较远离该些线路子板的一面上并让该些芯片元件安装其上，使得该些芯片元件经由该重布线路结构电连接该些线路子板。
10.如权利要求9所述的电子封装体，其特征在于，该些芯片元件经由该重布线路结构彼此电连接。
11.如权利要求9所述的电子封装体，其特征在于，该些芯片元件之一是裸芯片或芯片封装体。
12.如权利要求11所述的电子封装体，其特征在于，该些芯片元件经由该重布线路结构彼此电连接。
13.如权利要求9所述的电子封装体，其特征在于，该些线路子板经由该重布线路结构彼此电连接。
14.如权利要求13所述的电子封装体，其特征在于，该重布线路结构包括重布图案化导电层，且该重布图案化导电层直接电连接该些线路子板其中的至少两个。
15.如权利要求9所述的电子封装体，其特征在于，该些线路子板的矩形尺寸存在差异。
16.如权利要求9所述的电子封装体，其特征在于，该些线路子板的厚度存在差异。
17.如权利要求9所述的电子封装体，其特征在于，该封胶层中的该些线路子板是彼此绝缘的。
18.如权利要求9所述的电子封装体，其特征在于，该电子封装体还包括：
保护盖，安装在该重布线路结构上并笼罩该些芯片元件。
19.如权利要求18所述的电子封装体，其特征在于，该保护盖具备散热功能。
20.如权利要求9所述的电子封装体，其特征在于，该电子封装体还包括：
芯片封胶，配置在该重布线路结构上并填满这些芯片元件之间的间隙。
21.如权利要求9所述的电子封装体，其特征在于，该线路载板还包括：
线路基板，该些线路子板安装在该线路基板上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112126084 | 2023-07-12 | ||
| TW112126084 | 2023-07-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220474621U true CN220474621U (zh) | 2024-02-09 |
Family
ID=89798837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322045565.9U Active CN220474621U (zh) | 2023-07-12 | 2023-08-01 | 线路载板及电子封装体 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220474621U (zh) |
-
2023
- 2023-08-01 CN CN202322045565.9U patent/CN220474621U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8704349B2 (en) | Integrated circuit package system with exposed interconnects | |
| US7977579B2 (en) | Multiple flip-chip integrated circuit package system | |
| US7420269B2 (en) | Stacked integrated circuit package-in-package system | |
| US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
| KR101454884B1 (ko) | 적층된 집적회로 패키지 인 패키지 시스템 | |
| US8120186B2 (en) | Integrated circuit and method | |
| US8546929B2 (en) | Embedded integrated circuit package-on-package system | |
| US7579690B2 (en) | Semiconductor package structure | |
| KR101521255B1 (ko) | 듀얼 접속부를 구비하는 집적회로 패키지 시스템 | |
| US7884486B2 (en) | Chip-stacked package structure and method for manufacturing the same | |
| KR101695846B1 (ko) | 적층형 반도체 패키지 | |
| US8553420B2 (en) | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics | |
| KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| US8970044B2 (en) | Integrated circuit packaging system with vertical interconnects and method of manufacture thereof | |
| KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| EP3147942B1 (en) | Semiconductor package, semiconductor device using the same and manufacturing method thereof | |
| CN107785277B (zh) | 电子封装结构及其制法 | |
| KR100673379B1 (ko) | 적층 패키지와 그 제조 방법 | |
| CN108447829B (zh) | 封装结构及其制法 | |
| CN220474621U (zh) | 线路载板及电子封装体 | |
| US10515883B2 (en) | 3D system-level packaging methods and structures | |
| US20080164620A1 (en) | Multi-chip package and method of fabricating the same | |
| CN117153805A (zh) | 电子封装件及其制法 | |
| TWI766192B (zh) | 電子封裝件及其製法 | |
| CN116153873A (zh) | 电子封装件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |