KR20140035356A - 전자 부품의 제조 방법 및 상기 제조 방법에 사용하는 점착 시트 - Google Patents

전자 부품의 제조 방법 및 상기 제조 방법에 사용하는 점착 시트 Download PDF

Info

Publication number
KR20140035356A
KR20140035356A KR1020137029025A KR20137029025A KR20140035356A KR 20140035356 A KR20140035356 A KR 20140035356A KR 1020137029025 A KR1020137029025 A KR 1020137029025A KR 20137029025 A KR20137029025 A KR 20137029025A KR 20140035356 A KR20140035356 A KR 20140035356A
Authority
KR
South Korea
Prior art keywords
adhesive layer
adhesive
layer
chip
pressure
Prior art date
Application number
KR1020137029025A
Other languages
English (en)
Inventor
다카마사 히라야마
다이스케 시모카와
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20140035356A publication Critical patent/KR20140035356A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/12—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers
    • C09J2301/124—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers the adhesive layer being present on both sides of the carrier, e.g. double-sided adhesive tape
    • C09J2301/1242—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers the adhesive layer being present on both sides of the carrier, e.g. double-sided adhesive tape the opposite adhesive layers being different
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/412—Additional features of adhesives in the form of films or foils characterized by the presence of essential components presence of microspheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/254—Polymeric or resinous material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

본 발명은 간략화된 반도체 칩 등의 칩 형상 전자 부품의 제조 방법을 제공한다. 본 발명의 제조 방법은 기판에, 기재와 상기 기재의 한쪽 면에 형성된 열팽창성 미소구를 함유하는 열팽창성 점착제층과 상기 기재의 다른 쪽 면에 기재측으로부터 순서대로 미점착제층 및 접착제층을 포함하는 유전체층을 갖는 점착 시트를, 상기 열팽창성 점착제층이 상기 기판측이 되도록 접합하는 것; 상기 점착 시트의 접착제층측 표면에, 복수의 칩 형상 전자 부품을 그의 전극면이 상기 접착제층측이 되도록 접합해서 고정하는 것; 상기 복수의 칩 형상 전자 부품의 고정면을 제외한 전체면을 보호 물질로 피복하고, 상기 복수의 칩 형상 전자 부품을 포함하는 밀봉 성형체를 얻는 것; 상기 점착 시트에 가열 처리를 실시해서 상기 열팽창성 점착제층 중의 열팽창성 미소구를 팽창시킴으로써 그의 점착력을 저하시켜서 상기 기판으로부터 상기 열팽창성 점착제층을 박리하는 것; 상기 접착제층으로부터 상기 미점착제층을 박리해서 상기 접착제층과 상기 밀봉 성형체의 적층체를 얻는 것; 및 상기 적층체를 상기 복수의 칩 형상 전자 부품 사이에서 절단하여 개개의 칩 형상 전자 부품을 분리하는 것을 포함한다.

Description

전자 부품의 제조 방법 및 상기 제조 방법에 사용하는 점착 시트{METHOD FOR MANUFACTURING ELECTRONIC COMPONENT AND ADHESIVE SHEET USED IN METHOD FOR MANUFACTURING ELECTRONIC COMPONENT}
본 발명은 전자 부품의 제조 방법 및 상기 제조 방법에 사용하는 점착 시트에 관한 것이다.
반도체 칩의 제조에 있어서는, 고밀도 실장을 목적으로 웨이퍼 상태인 채로 패키징까지 행하는 웨이퍼 레벨 칩 사이즈 패키지(WL-CSP)라고 불리는 패키지 방식이 주목받고 있다. WL-CSP에서는 웨이퍼 상에서 재배선, 단자의 형성 등을 행하고 나서 다이싱하므로, 거의 칩 크기로까지 소형화된 반도체 패키지를 얻을 수 있다.
여기서, 1매의 웨이퍼 상에 형성된 복수의 회로 패턴 중에는 불량품이 포함되는 경우가 있다. 이 경우, 당해 웨이퍼 상에 있어서, 불량품과 양품을 구별하지 않고 일괄적으로 재배선 등의 처리를 행하면, 불량품에 대해 행한 처리가 쓸모없게 되어, 결과적으로 출하 가능한 양품의 제조 비용이 높아진다. 이러한 문제에 대해서는 양품만을 선별하고 나서 단자의 형성 등을 행하는 제조 방법이 제안되어 있다(특허문헌 1).
또한, WL-CSP는 복잡한 처리 공정을 많이 필요로 한다. 예를 들어, 재배선층을 형성하는 공정은 일반적으로 제1 층간 절연층 형성, 시드 금속 증착, 포토레지스트 패턴 형성, 도금, 포토레지스트 제거 및 시드 금속 에칭, 또한 제2 층간 절연층 형성 등과 같은 몇 가지 공정을 포함한다. 그로 인해, WL-CSP에 있어서는, 제조 비용의 저감 뿐만 아니라, 공정의 간략화도 강하게 요구되고 있다. 보다 상세하게는 CSP의 제조 방법은 패턴면에 유전체 보호층을 형성해서 범프를 형성하고 있지만, 반도체 칩의 박층화가 진행되어, 이러한 유전체 보호층의 두께만으로는 반도체 칩의 파손의 발생률이 많아지고, 또한 반도체 칩이 사용되는 환경도 혹독한 환경 하에 노출되는 경우가 많아지고 있어, 신뢰성을 확보하는 것이 어려우므로, 유전체 보호층의 막 두께를 두껍게 하는 것이 요망되고 있다. 그러나, 종래의 제조 방법은 반도체 칩의 패턴면에 액상의 유전체 보호층의 수지를 스핀 코트하고 있어, 유전체 보호층의 막 두께를 두껍게 하는 것이 어렵고, 또한 스핀 코트를 사용하고 있으므로 유전체 보호층의 도포의 수율도 나빠서 사용량이 많아져 버린다는 과제가 있다.
일본 특허 공개 제2001-308116호 공보
본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로, 그 목적은 반도체 칩 등의 칩 형상 전자 부품의 제조 비용을 저감하면서, 또한 그 제조 방법을 간략화하는 것이다.
본 발명은 전자 부품의 제조 방법을 제공한다. 당해 제조 방법은 기판에, 기재와 상기 기재의 한쪽 면에 형성된 열팽창성 미소구를 함유하는 열팽창성 점착제층과 상기 기재의 다른 쪽 면에 기재측으로부터 순서대로 미점착제층(微粘着劑層) 및 접착제층을 포함하는 유전체층을 갖는 점착 시트를, 상기 열팽창성 점착제층이 상기 기판측이 되도록 접합하는 것; 상기 점착 시트의 접착제층측 표면에, 복수의 칩 형상 전자 부품을 그의 전극면이 상기 접착제층측이 되도록 접합해서 고정하는 것; 상기 복수의 칩 형상 전자 부품의 고정면을 제외한 전체면을 보호 물질로 피복하여, 상기 복수의 칩 형상 전자 부품을 포함하는 밀봉 성형체를 얻는 것; 상기 점착 시트에 가열 처리를 실시해서 상기 열팽창성 점착제층 중의 열팽창성 미소구를 팽창시킴으로써 그의 점착력을 저하시켜서 상기 기판으로부터 상기 열팽창성 점착제층을 박리하는 것; 상기 접착제층으로부터 상기 미점착제층을 박리해서 상기 접착제층과 상기 밀봉 성형체의 적층체를 얻는 것; 및 상기 적층체를 상기 복수의 칩 형상 전자 부품 사이에서 절단하여 개개의 칩 형상 전자 부품을 분리하는 것을 포함한다.
바람직한 실시 형태에 있어서, 상기 보호 물질이 열경화성 수지 또는 열가소성 수지를 포함하고, 상기 가열 처리에 있어서의 가열 온도가 상기 열경화성 수지의 경화 온도 이상 또는 열가소성 수지의 연화 온도 이하다.
다른 국면에 있어서, 본 발명은 점착 시트를 제공한다. 당해 점착 시트는 상기 전자 부품의 제조 방법에 사용되는 점착 시트로서, 기재와; 상기 기재의 한쪽 면에 형성된 열팽창성 미소구를 함유하는 열팽창성 점착제층과; 상기 기재의 다른 쪽 면에 기재측으로부터 순서대로 미점착제층 및 접착제층을 포함하는 유전체층을 갖는다.
바람직한 실시 형태에 있어서, 상기 접착제층의 유전율이 5 이하다.
바람직한 실시 형태에 있어서, 상기 접착제층의 흡수율이 2％ 이하다.
바람직한 실시 형태에 있어서, 상기 미점착제층의 상기 접착제층에 대한 23℃ 분위기 하에서의 점착력이 3N/20㎜ 이하다.
바람직한 실시 형태에 있어서, 상기 미점착제층의 상기 접착제층에 대한 100℃ 분위기 하에서의 점착력이 2N/20㎜ 이하다.
바람직한 실시 형태에 있어서, 상기 보호 물질이 열경화성 수지를 포함하고, 상기 열팽창성 미소구의 팽창 개시 온도가 상기 열경화성 수지의 경화 온도 이상이다.
본 발명에 따르면, 소정의 구성을 갖는 점착 시트를 사용함으로써, 칩 형상 전자 부품의 전극면에 유전체 보호층을 용이하게 형성할 수 있다. 당해 유전체 보호층은, 상기 재배선층의 형성에 있어서 절연층으로서 기능할 수 있으므로, 칩 형상 전자 부품의 제조 방법에 있어서의 재배선층 형성 공정의 간략화로 연결된다. 또한, 본 발명에 있어서는, 칩 형상 전자 부품으로서 양품만을 선택하여, 이것을 보호 물질로 피복해서 밀봉 성형체로 함으로써, 불량품에 대한 추가적인 처리를 피할 수 있다. 또한, 가열 처리에 의해 열팽창성 점착제층의 점착력을 충분히 저하시킴으로써, 당해 밀봉 성형체를 파손하지 않고 기판으로부터 박리할 수 있다. 그 결과, 수율이 향상되므로 제조 비용을 저감할 수 있다.
도 1은 본 발명의 점착 시트의 개략 단면도이다.
도 2는 본 발명의 제조 방법을 설명하는 개략도이다.
A. 점착 시트
일 국면에 있어서, 본 발명은 점착 시트를 제공한다. 본 발명의 점착 시트는 기재와 상기 기재의 한쪽 면에 형성된 열팽창성 미소구를 함유하는 열팽창성 점착제층과 상기 기재의 다른 쪽 면에 기재측으로부터 순서대로 미점착제층 및 접착제층을 포함하는 유전체층을 갖는다. 본 발명의 점착 시트는, 전자 부품의 제조 방법에 있어서 적절하게 사용된다. 이 제조 방법은, 대표적으로는 본 발명의 점착 시트를 기판에, 상기 열팽창성 점착제층이 상기 기판측이 되도록 접합하는 것; 상기 점착 시트의 접착제층측 표면에, 복수의 칩 형상 전자 부품을 그의 전극면이 상기 접착제층측이 되도록 접합해서 고정하는 것; 상기 복수의 칩 형상 전자 부품의 고정면을 제외한 전체면을 보호 물질로 피복하여, 상기 복수의 칩 형상 전자 부품을 포함하는 밀봉 성형체를 얻는 것; 상기 점착 시트에 가열 처리를 실시해서 상기 열팽창성 점착제층 중의 열팽창성 미소구를 팽창시킴으로써 그의 점착력을 저하시켜서 상기 기판으로부터 상기 열팽창성 점착제층을 박리하는 것; 상기 접착제층으로부터 상기 미점착제층을 박리해서 상기 접착제층과 상기 밀봉 성형체의 적층체를 얻는 것; 및 상기 적층체를 상기 복수의 칩 형상 전자 부품 사이에서 절단하고, 개개의 칩 형상 전자 부품을 분리하는 것을 포함한다. 이하, 본 발명의 점착 시트에 대해서, 상세하게 설명한다. 본 발명의 점착 시트를 사용하는 제조 방법에 대해서는 B항에서 상세하게 설명한다.
A-1. 점착 시트의 전체 구성
도 1은 본 발명의 바람직한 실시 형태에 의한 점착 시트의 개략 단면도다. 점착 시트(100)는 기재(10)와 상기 기재(10)의 한쪽 면에 형성된 열팽창성 점착제층(20)과 상기 기재(10)의 다른 쪽 면에 기재(10)측부터 순서대로 미점착제층(30) 및 접착제층(40)을 포함하는 유전체층(50)을 갖는다. 열팽창성 점착제층(20)은, 열팽창성 미소구(21)를 함유한다. 도시하지 않지만, 필요에 따라, 열팽창성 점착제층(20)의 기재(10)가 형성되지 않은 측 및/또는 접착제층(40)의 미점착제층(30)이 형성되지 않는 측에 세퍼레이터를 설치하고, 실용에 제공할 때까지의 사이에, 당해 점착 시트의 표면을 보호해도 좋다.
상기 점착 시트의 두께는 목적 등에 따라서 적절하게 설정될 수 있다. 당해 두께는 일반적으로 25 내지 300㎛, 바람직하게는 60 내지 200㎛이다.
A-2. 기재
기재(10)로는, 그 양면에 형성되는 열팽창성 점착제층 및 유전체층을 지지할 수 있는 한, 임의의 적절한 재료로 형성될 수 있다. 당해 재료로는, 예를 들어 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초 저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모 폴리프롤렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스테르(랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카르보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 섬유, 불소 수지, 폴리 염화 비닐, 폴리 염화 비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다. 이들은 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
또한, 상기 기재의 재료로는, 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은 비연신으로 사용해도 좋고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용해도 좋다.
상기 기재의 표면은 인접하는 층과의 밀착성, 유지성 등을 높이기 위해서, 관용의 표면 처리, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재에는 대전 방지능을 부여하기 위해서, 상기 기재 상에 금속, 합금, 이것들의 산화물 등을 포함하여 이루어지는 두께가 30 내지 500Å 정도의 도전성 물질의 증착층을 형성할 수 있다. 기재는 단층 혹은 2종 이상의 복층이어도 좋다. 또한, 미점착제층이 방사선 경화형인 경우에는 X선, 자외선, 전자선 등의 방사선을 적어도 일부 투과하는 것을 사용하는 것이 바람직하다.
상기 기재의 두께는 목적에 따라서 적절하게 설정될 수 있다. 당해 두께는, 일반적으로는 5 내지 200㎛정도다.
A-3. 열팽창성 점착제층
열팽창성 점착제층(20)은 점착성을 부여하기 위한 점착제 및 열팽창성을 부여하기 위한 열팽창성 미소구(마이크로 캡슐)를 함유한다. 이러한 열팽창성 점착제층(20)을 갖는 점착 시트(100)에 가열 처리를 실시하고, 열팽창성 미소구(21)를 발포 및/또는 팽창 처리함으로써, 열팽창성 점착제층(20)과 기판(200)의 접착 면적을 감소시켜서, 점착력을 충분히 저하시킬 수 있다. 그 결과, 기판(200)이 용이하게 박리되므로, 접착제층(40) 상에 밀봉 성형체가 형성되어 있는 경우에 있어서, 당해 밀봉 성형체를 파손하지 않고 박리할 수 있다.
가열 전의 열팽창성 점착제층 표면의 중심선 평균 조도는, 바람직하게는 0.4㎛ 이하(예를 들어 0.02 내지 0.4㎛정도), 보다 바람직하게는 0.3㎛ 이하(예를 들어 0.02 내지 0.3㎛정도), 더욱 바람직하게는 0.2㎛ 이하(예를 들어 0.02 내지 0.2㎛정도)이다. 또한, 가열 전의 열팽창성 점착제층 표면의 최대 조도는, 바람직하게는 5㎛ 이하(예를 들어, 0.1 내지 5㎛정도), 보다 바람직하게는 3㎛ 이하(예를 들어, 0.5 내지 3㎛정도)이다. 가열 전의 열팽창성 점착제층 표면의 중심선 평균 조도 및 최대 조도는, 열팽창성 점착제층의 두께와 상기 점착제층에 첨가하는 열팽창성 미소구의 입경을 적절히 선택함으로써 조정할 수 있다.
상기 점착제로는, 가열시에 열팽창성 미소구의 발포 및/또는 팽창을 구속하지 않는 것이 바람직하다. 상기 점착제로서, 예를 들어 고무계 점착제, 아크릴계 점착제, 비닐알킬에테르계 점착제, 실리콘계 점착제, 폴리에스테르계 점착제, 폴리아미드계 점착제, 우레탄계 점착제, 스티렌-디엔 블록 공중합체계 점착제, 이들 점착제에 융점이 약 200℃ 이하의 열용융성 수지를 배합한 크리프 특성 개량형 점착제 등의 공지된 점착제를 1종 또는 2종 이상 조합해서 사용할 수 있다(예를 들어, 일본 특허 공개 소56-61468호 공보, 일본 특허 공개 소61-174857호 공보, 일본 특허 공개 소63-17981호 공보, 일본 특허 공개 소56-13040호 공보 등 참조). 점착제는 점착성 성분(베이스 중합체) 외에, 가교제(예를 들어, 폴리이소시아네이트, 알킬에테르화 멜라민 화합물 등), 점착 부여제(예를 들어, 로진 유도체 수지, 폴리테르펜 수지, 석유 수지, 유용성 페놀 수지 등), 가소제, 충전제, 노화 방지제 등의 적절한 첨가제를 포함하고 있어도 좋다.
일반적으로는 상기 점착제로서, 천연 고무나 각종 합성 고무를 베이스 중합체로 한 고무계 점착제; (메트)아크릴산 알킬에스테르(예를 들어, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 이소데실에스테르, 도데실에스테르, 트리데실에스테르, 펜타데실에스테르, 헥사데실에스테르, 헵타데실에스테르, 옥타데실에스테르, 노나데실에스테르, 에이코실에스테르 등의 C1 -20 알킬에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로 사용한 아크릴계 중합체(단독 중합체 또는 공중합체)를 베이스 중합체로 하는 아크릴계 점착제 등이 사용된다. 또한, 본 명세서에 있어서, (메트)아크릴산 알킬에스테르란 아크릴산 알킬에스테르 및/또는 메타크릴산 알킬에스테르를 말한다.
상기 아크릴계 중합체는 응집력, 내열성, 가교성 등의 개질을 목적으로, 필요에 따라, 상기 (메트)아크릴산 알킬에스테르와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함하고 있어도 좋다. 이러한 단량체 성분으로서, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; (메트)아크릴산 히드록시에틸, (메트)아크릴산 히드록시프로필, (메트)아크릴산 히드록시부틸, (메트)아크릴산 히드록시헥실, (메트)아크릴산 히드록시옥틸, (메트)아크릴산 히드록시데실, (메트)아크릴산 히드록시라우릴, (4-히드록시메틸시클로헥실)메틸메타크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; (메트)아크릴아미드, N,N-디메틸(메트)아크릴아미드, N-부틸(메트)아크릴아미드, N-메틸올(메트)아크릴아미드, N-메틸올프로판(메트)아크릴아미드 등의 (N-치환)아미드계 단량체; (메트)아크릴산 아미노에틸, (메트)아크릴산 N,N-디메틸아미노에틸, (메트)아크릴산 t-부틸아미노에틸 등의 (메트)아크릴산 아미노알킬계 단량체; (메트)아크릴산 메톡시에틸, (메트)아크릴산 에톡시에틸 등의 (메트)아크릴산 알콕시 알킬계 단량체; N-시클로헥실말레이미드, N-이소프로필말레이미드, N-라우릴말레이미드, N-페닐말레이미드 등의 말레이미드계 단량체; N-메틸이타콘이미드, N-에틸이타콘이미드, N-부틸이타콘이미드, N-옥틸이타콘이미드, N-2-에틸헥실이타콘이미드, N-시클로헥실이타콘이미드, N-라우릴이타콘이미드 등의 이타콘이미드계 단량체; N-(메트)아크릴로일옥시메틸렌숙신이미드, N-(메트)아크릴로일-6-옥시헥사메틸렌숙신이미드, N-(메트)아크릴로일-8-옥시옥타메틸렌숙신이미드 등의 숙신이미드계 단량체; 아세트산 비닐, 프로피온산 비닐, N-비닐피롤리돈, 메틸비닐피롤리돈, 비닐피리딘, 비닐피페리돈, 비닐피리미딘, 비닐피페라진, 비닐피라진, 비닐피롤, 비닐이미다졸, 비닐옥사졸, 비닐모르폴린, N-비닐카르복실산 아미드류, 스티렌, α-메틸스티렌, N-비닐카프로락탐 등의 비닐계 단량체; 아크릴로니트릴, 메타크릴로니트릴 등의 시아노아크릴레이트 단량체; (메트)아크릴산 글리시딜 등의 에폭시기 함유 아크릴계 단량체; (메트)아크릴산 폴리에틸렌글리콜, (메트)아크릴산 폴리프로필렌글리콜, (메트)아크릴산 메톡시에틸렌글리콜, (메트)아크릴산 메톡시폴리프로필렌글리콜 등의 글리콜계 아크릴에스테르 단량체; (메트)아크릴산 테트라히드로푸르푸릴, 불소(메트)아크릴레이트, 실리콘(메트)아크릴레이트 등의 복소환, 할로겐 원자, 규소 원자 등을 갖는 아크릴산 에스테르계 단량체; 헥산디올 디(메트)아크릴레이트, (폴리)에틸렌글리콜 디(메트)아크릴레이트, (폴리)프로필렌글리콜 디(메트)아크릴레이트, 네오펜틸글리콜 디(메트)아크릴레이트, 펜타에리트리톨 디(메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시아크릴레이트, 폴리에스테르아크릴레이트, 우레탄 아크릴레이트 등의 다관능 단량체; 이소프렌, 부타디엔, 이소부틸렌 등의 올레핀계 단량체; 비닐에테르 등의 비닐에테르계 단량체 등을 들 수 있다. 이들 단량체 성분은 1종 또는 2종 이상 사용할 수 있다.
또한, 가열 처리 전의 적당한 점착력과 가열 처리 후의 점착력 저하성의 밸런스의 관점에서, 보다 바람직한 점착제는 동적 탄성률이 상온부터 150℃에서 5만 내지 1000만dyn/㎠의 범위에 있는 중합체를 베이스로 한 점착제다.
상기 열팽창성 미소구로는, 예를 들어 이소부탄, 프로판, 펜탄 등의 가열에 의해 용이하게 가스화해서 팽창하는 물질을, 탄성을 갖는 껍질 내에 내포시킨 미소구를 들 수 있다. 상기 껍질은 열용융성 물질이나 열팽창에 의해 파괴되는 물질로 형성되는 경우가 많다. 상기 껍질을 형성하는 물질로서, 예를 들어 염화 비닐리덴-아크릴로니트릴 공중합체, 폴리비닐알코올, 폴리비닐부티랄, 폴리메틸메타크릴레이트, 폴리아크릴로니트릴, 폴리 염화 비닐리덴, 폴리술폰 등을 들 수 있다. 열팽창성 미소구는 관용의 방법, 예를 들어 코아세르베이션법, 계면 중합법 등에 의해 제조할 수 있다. 또한, 예를 들어 마이크로스피어[상품명, 마쯔모또유시세야꾸(주) 제조] 등의 시판품을 사용할 수도 있다.
열팽창성 미소구는 체적 팽창률이 5배 이상, 그 중에서도 7배 이상, 특히 10배 이상이 될 때까지 파열되지 않는 적당한 강도를 갖는 것이 바람직하다. 이러한 열팽창성 미소구를 사용하는 경우, 가열 처리에 의해 열팽창성 점착제층의 점착력을 효율적으로 저하시킬 수 있다.
열팽창성 미소구의 입경은, 상기 가열 전의 열팽창성 점착제층 표면의 중심선 평균 조도 및 최대 조도를 만족하는 것을 목적으로, 「열팽창성 점착제층의 두께≥열팽창성 미소구의 입경」의 관계인 것이 바람직하다. 열팽창성 미소구의 입경이 열팽창성 점착제층의 두께보다도 크면, 열팽창성 점착제층의 표면 조도가 커지고, 피착체와의 유효 접착 면적이 작아진다. 열팽창성 미소구의 입경 조정은, 열팽창성 미소구의 생성 과정에서 행해도 좋고, 또한 생성 후의 분급 등의 수단에서 행해도 좋다.
상기 보호 물질이 열경화성 수지를 포함하는 경우, 상기 열팽창성 미소구의 팽창 개시 온도는, 바람직하게는 당해 보호 물질의 경화 온도 이상, 보다 바람직하게는 경화 온도 +10℃ 이상이다. 팽창 개시 온도가 당해 범위이면, 열팽창성 미소구를 팽창 및/또는 발포시키지 않고 보호 물질을 경화시킬 수 있으므로, 보호 물질의 열경화 시에 있어서도 확실하게 칩 형상 전자 부품을 점착 유지할 수 있다. 그리고, 보호 물질이 경화한 후에 당해 팽창 개시 온도 이상으로 가열하여, 열팽창성 점착제층의 점착력을 저하시킴으로써, 당해층은 밀봉 성형체를 파손하지 않고 기판으로부터 박리될 수 있다.
열팽창성 점착제층에 있어서의 열팽창성 미소구의 배합량은, 열팽창성 점착제층의 팽창 배율이나 점착력의 저하성 등에 따라서 적절하게 설정할 수 있다. 일반적으로 당해 배합량은, 열팽창성 점착제층을 형성하는 베이스 중합체 100중량부에 대하여, 예를 들어 1 내지 150중량부, 바람직하게는 10 내지 130중량부, 더욱 바람직하게는 25 내지 100 중량부다.
열팽창성 점착제층은, 임의의 적절한 방법에 의해 형성될 수 있다. 예를 들어, 필요에 따라 용매를 사용해서 점착제 및 열팽창성 미소구를 포함하는 코팅액을 제조하고, 이것을 상기 기재 상에 도포하는 방법, 적당한 세퍼레이터(박리지 등) 상에 당해 코팅액을 도포해서 열팽창성 점착제층을 형성하고, 이것을 기재 상에 전사(이착)하는 방법 등을 들 수 있다. 열팽창성 점착제층은 단층, 복층 중 어느 것이어도 좋다.
열팽창성 점착제층의 두께는, 바람직하게는 300㎛ 이하, 보다 바람직하게는 100㎛ 이하다. 또한, 열팽창성 점착제층의 두께는, 바람직하게는 5㎛ 이상, 보다 바람직하게는 10㎛ 이상, 더욱 바람직하게는 15㎛ 이상이다. 두께가 과대하면, 가열 처리 후의 박리 시에 응집 파괴가 발생해서 점착제가 피착체(기재 또는 기판)에 잔존하여, 피착체가 오염되기 쉬워진다. 한편, 두께가 과소하면, 가열 처리에 의한 열팽창성 점착제층의 변형도가 작아, 점착력이 원활하게 저하하기 어려워지거나, 첨가하는 열팽창성 미소구의 입경을 과도하게 작게 할 필요가 발생한다.
A-4. 유전체층
유전체층(50)은 기재(10)측부터 순서대로 미점착제층(30) 및 접착제층(40)을 포함한다.
A-4-1. 미점착제층
미점착제층(30)은 접착제층(40)에 대한 양호한 밀착성과 박리성을 적당한 밸런스로 갖는다. 그로 인해, 미점착제층(30)은 칩 형상 전자 부품을 점착 및 고정할 때에는, 접착제층(40)과 밀착하여 그 유지력을 보강하고, 밀봉 성형체의 형성 후에는 접착제층(40)으로부터 용이하게 박리될 수 있다.
상기 미점착제층의 접착제층에 대한 23℃ 분위기 하에서의 점착력(90도 박리 값, 박리 속도 300㎜/분)은 작을수록 바람직하고, 바람직하게는 3N/20㎜ 이하, 보다 바람직하게는 2.5N/20㎜ 이하, 더욱 바람직하게는 2N/20㎜ 이하다. 당해 점착력의 하한은, 예를 들어 0.02N/20㎜이다. 이러한 작은 점착력(박리 값)이면, 접착제층 표면에 대한 박리성이 높아지므로, 미점착제층을 접착제층 표면으로부터 충분히 박리할 수 있다. 그 결과, 접착제층으로부터 형성되는 유전체 보호층의 두께를 고정밀도로 제어할 수 있다.
상기 미점착제층의 접착제층에 대한 100℃ 분위기 하에서의 점착력(90도 박리 값, 박리 속도 300㎜/분)은 작을수록 바람직하고, 바람직하게는 2N/20㎜ 이하, 보다 바람직하게는 1.8N/20㎜ 이하, 더욱 바람직하게는 1.5N/20㎜ 이하다. 당해 점착력의 하한은, 예를 들어 0.02N/20㎜이다. 이러한 작은 점착력(박리 값)이면, 접착제층 표면에 대한 박리성이 높아지므로, 미점착제층을 접착제층 표면으로부터 충분히 박리할 수 있다. 그 결과, 접착제층으로부터 형성되는 유전체 보호층의 두께를 고정밀도로 제어할 수 있다.
상기 미점착제층의 형성에 사용되는 점착제로는, 방사선 경화형 점착제가 바람직하게 사용될 수 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜서 그 점착력을 용이하게 저하시킬 수 있기 때문이다. 따라서, 방사선을 조사해서 방사선 경화형 점착제를 경화시킴으로써, 원하는 점착력을 갖는 미점착제층을 용이하게 형성할 수 있다.
상기 방사선 경화형 점착제로는, 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 갖고, 또한 점착성을 나타내는 것을 특별히 제한 없이 사용할 수 있다. 예를 들어, 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화성 점착제가 예시될 수 있다. 상기 감압성 점착제로는, 반도체 웨이퍼나 유리 등의 오염을 싫어하는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 중합체를 베이스 중합체로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로는, 예를 들어 (메트)아크릴산 알킬에스테르(예를 들어, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 내지 30, 특히 탄소수 4 내지 18의 직쇄상 또는 분지쇄상의 알킬에스테르 등) 및 (메트)아크릴산 시클로알킬에스테르(예를 들어, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로 사용한 아크릴계 중합체 등을 들 수 있다.
상기 아크릴계 중합체는 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산 알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 단량체에 대응하는 단위를 포함하고 있어도 좋다. 공중합 가능한 다른 단량체는 1종 또는 2종 이상 사용할 수 있다. 공중합 가능한 다른 단량체의 사용량은, 전체 단량체 성분의 40중량％ 이하가 바람직하다.
또한, 상기 아크릴계 중합체는, 가교를 목적으로 하고, 필요에 따라, 다관능 단량체를 공중합용 단량체 성분으로서 포함할 수 있다. 다관능 단량체는 1종 또는 2종 이상 사용할 수 있다. 다관능 단량체의 사용량은 점착 특성 등의 점에서, 전체 단량체 성분의 30중량％ 이하가 바람직하다.
상기 공중합 가능한 다른 단량체 및 다관능 단량체로는 상기 A-3항에 기재되는 (메트)아크릴산 알킬에스테르와 공중합 가능한 다른 단량체 성분이 바람직하게 예시될 수 있다.
상기 아크릴계 중합체는, 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합시킴으로써 얻어진다. 중합은 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로 행할 수도 있다. 박리 시의 접착제층에 대한 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점으로부터, 아크릴계 중합체의 수 평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만 내지 300만 정도다.
또한, 상기 점착제에는, 베이스 중합체인 아크릴계 중합체 등의 수 평균 분자량을 높이기 위해서, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로는 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가해서 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은 가교해야 할 베이스 중합체와의 밸런스에 따라, 또한, 점착제로서의 사용 용도에 따라 적절히 결정된다. 일반적으로는 상기 베이스 중합체 100중량부에 대하여, 5중량부 정도 이하, 또한 0.1 내지 5 중량부 배합하는 것이 바람직하다. 또한, 점착제에는 필요에 따라, 상기 성분 외에, 종래 공지된 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용해도 좋다.
상기 방사선 경화성의 단량체 성분으로는, 예를 들어 우레탄 올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 테트라메틸올메탄 테트라(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 펜타에리트리톨 테트라(메트)아크릴레이트, 디펜타에리스톨 모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 1,4-부탄디올 디(메트)아크릴레이트 등을 들 수 있다.
상기 방사선 경화성의 올리고머 성분으로는 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카르보네이트계, 폴리부타디엔계 등 각종 올리고머를 들 수 있다. 당해 올리고머로는 그 분자량이 100 내지 30000 정도의 범위인 것이 적당하다.
상기 방사선 경화성의 단량체 성분이나 올리고머 성분의 배합량은, 상기 미점착제층의 종류에 따라, 미점착제층의 점착력을 저하할 수 있는 양을 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 5 내지 500 중량부, 바람직하게는 40 내지 150 중량부 정도다.
또한, 방사선 경화형 점착제로는, 상기 설명한 첨가형 방사선 경화성 점착제 외에, 베이스 중합체로서, 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중, 혹은 주쇄 말단에 갖는 것을 사용한 내재형 방사선 경화성 점착제를 들 수 있다. 내재형 방사선 경화성 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없거나, 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 속을 이동하지 않고, 안정된 층 구조의 미점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는, 탄소-탄소 이중 결합을 갖고, 또한 점착성을 갖는 것을 특별히 제한 없이 사용할 수 있다. 이러한 베이스 중합체로는, 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로는, 상기에서 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에 대한 탄소-탄소 이중 결합의 도입법으로는 임의의 적절한 방법을 채용할 수 있다. 예를 들어, 탄소-탄소 이중 결합은 중합체 측쇄에 도입하는 것이 분자 설계상 용이하다. 구체적으로는, 미리 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채 축합 또는 부가 반응시키는 방법을 들 수 있다.
상기 관능기의 조합의 예로는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적이 용이하다는 점에서, 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하는 조합이면, 관능기는 아크릴계 중합체와 상기 화합물 중 어느 측에 있어도 좋다. 당해 바람직한 조합에 있어서는, 바람직하게는 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로는, 예를 들어 메타크릴로일 이소시아네이트, 2-메타크릴로일옥시에틸 이소시아네이트, m-이소프로페닐-α,α-디메틸벤질 이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로는 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜 모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 사용될 수 있다.
상기 내재형 방사선 경화성 점착제로는, 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 중합체 100중량부에 대하여 30 중량부의 범위 내이며, 바람직하게는 0 내지 10 중량부의 범위다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시킨 경우에는 광중합 개시제를 함유시킨다. 광중합 개시제로는, 예를 들어 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸 아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로 티오크산톤, 2-메틸 티오크산톤, 2,4-디메틸 티오크산톤, 이소프로필 티오크산톤, 2,4-디클로로 티오크산톤, 2,4-디에틸 티오크산톤, 2,4-디이소프로필 티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화 케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 0.05 내지 20 중량부 정도다.
또한 방사선 경화형 점착제로는, 예를 들어 일본 특허 공개 소60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광중합성 화합물과, 카르보닐 화합물, 유기 황화합물, 과산화물, 아민, 오늄염계 화합물 등의 광중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
상기 미점착제층은 상기 방사선 경화형 점착제를 기재 표면에 직접 도포 및 건조시키는 방법, 세퍼레이터 상에 상기 점착제를 도포 및 건조해서 점착제층을 형성한 후, 기재 상에 전사하는 방법 등에 의해 형성될 수 있다. 이때, 필요에 따라 방사선을 조사함으로써, 미점착제층의 점착력을 원하는 범위로 조정할 수 있다.
상기 미점착제층의 두께는 목적에 따라서 적절하게 설정될 수 있다. 접착제층의 고정 유지성 등의 관점에서, 당해 두께는, 바람직하게는 1 내지 50㎛ 정도, 보다 바람직하게는 2 내지 30㎛, 더욱 바람직하게는 5 내지 25㎛이다.
A-4-2. 접착제층
접착제층(40)은, 그 표면에 접합되는 칩 형상 전자 부품에 밀착해서 이것들을 고정한다. 또한, 칩 형상 전자 부품에 재배선층을 형성할 때에는, 당해 전자 부품의 전극면의 유전체 보호층이 되므로, 절연층을 별도로 형성할 필요가 없다.
상기 접착제층의 유전율은, 바람직하게는 5 이하, 보다 바람직하게는 4 이하, 더욱 바람직하게는 3 이하다. 유전율이 당해 범위 내이면, 상기 접착제층은 칩 형상 전자 부품의 전극면의 유전체 보호층으로서 적절하게 기능할 수 있다.
상기 접착제층의 흡수율은, 바람직하게는 2중량％ 이하, 보다 바람직하게는 1.5중량％ 이하, 더욱 바람직하게는 1중량％ 이하다. 흡수율이 당해 범위 내이면, 리플로우 공정에서의 공극의 발생 등을 피할 수 있다.
상기 접착제층을 형성하는 접착제는, 통상의 다이 접착제일 수 있고, 바람직하게는 시트 형상으로 성형 가능한 다이 접착제일 수 있다. 구체적으로는, 예를 들어 열가소성 수지, 열경화성 수지를 포함하여 이루어지는 다이 접착제를 적절하게 사용할 수 있다. 다이 접착제는, 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 또한, 다이 접착제로는 70℃ 이하에서 칩 형상 전자 부품을 점착 가능한 것이 바람직하고, 상온에서 점착 가능한 것이 보다 바람직하다.
상기 다이 접착제로 사용되는 열가소성 수지(열가소성 다이 접착제)로는, 예를 들어 포화 폴리에스테르 수지, 열가소성 폴리우레탄계 수지, 아미드계 수지(나일론계 수지), 이미드계 수지 등을 들 수 있다. 또한, 상기 열경화성 수지(열경화성 다이 접착제)로는, 예를 들어 에폭시 수지, 불포화 폴리에스테르계 수지, 열경화성 아크릴 수지, 페놀계 수지 등을 들 수 있다. 열경화성 수지로는 탈용매화하고, 시트화, B 스테이지화된 열경화성 수지가 적합하다. 또한, 이것들의 열경화성 수지와 열가소성 수지의 혼합물도 B 스테이지화된 상태에서 사용할 수 있다. 또한 본 발명에서는, 유리 전이 온도가 높은 실리콘계, 고무계, 우레탄계, 이미드계, 아크릴계 등의 수지를 다이 접착제로 사용할 수도 있다.
상기 접착제층은 유리 전이 온도가 상이한 열가소성 수지 및/또는 열경화 온도가 상이한 열경화성 수지를 적절하게 조합하여, 2층 이상의 다층 구조를 가져도 좋다. 또한, 투습성이 높은 필름을 다이 접착제로 끼운 구성으로 해도 좋다. 당해 구성으로 함으로써, 후경화에 있어서의 들뜸 발생의 문제를 피할 수 있게 된다. 즉, 접착제층은 다이 접착제층, 필름, 다이 접착제층의 순으로 적층된 다층 구조로 이루어져도 좋다.
상기 접착제층의 두께는 목적 등에 따라서 적절하게 설정될 수 있다. 당해 두께는, 예를 들어 5 내지 100㎛정도, 바람직하게는 10 내지 50㎛정도다.
B. 전자 부품의 제조 방법
본 발명의 다른 국면에 의하면, 전자 부품의 제조 방법이 제공된다. 본 발명의 전자 부품의 제조 방법은,
[공정 1] 기판에, 기재와 상기 기재의 한쪽 면에 형성된 열팽창성 미소구를 함유하는 열팽창성 점착제층과 상기 기재의 다른 쪽 면에 기재측으로부터 순서대로 미점착제층 및 접착제층을 포함하는 유전체층을 갖는 점착 시트를, 상기 열팽창성 점착제층이 상기 기판측이 되도록 접합하는 것;
[공정 2] 상기 점착 시트의 접착제층측 표면에, 복수의 칩 형상 전자 부품을 그의 전극면이 상기 접착제층측이 되도록 접합해서 고정하는 것;
[공정 3] 상기 복수의 칩 형상 전자 부품의 고정면을 제외한 전체면을 보호 물질로 피복하여, 상기 복수의 칩 형상 전자 부품을 포함하는 밀봉 성형체를 얻는 것;
[공정 4] 상기 점착 시트에 가열 처리를 실시해서 상기 열팽창성 점착제층 중의 열팽창성 미소구를 팽창시킴으로써 그의 점착력을 저하시켜서 상기 기판으로부터 상기 열팽창성 점착제층을 박리하는 것;
[공정 5] 상기 접착제층으로부터 상기 미점착제층을 박리해서 상기 접착제층과 상기 밀봉 성형체의 적층체를 얻는 것; 및
[공정 6] 상기 적층체를 상기 복수의 칩 형상 전자 부품 사이에서 절단하여 개개의 칩 형상 전자 부품을 분리하는 것을 포함한다. 당해 제조 방법에 의하면, 칩 형상 전자 부품의 전극면에 유전체 보호층을 용이하게 형성할 수 있다. 본 발명의 제조 방법은 필요에 따라, 상기 공정 1 내지 6 이외의 추가의 공정을 포함할 수 있다. 이하, 도 2를 참조하면서, 본 발명의 제조 방법을 상세하게 설명한다.
B-1. 공정 1
도 2의 (a)에 도시하는 바와 같이, 공정 1에 있어서는 기판(200)에, 상기 A항에서 설명한 본 발명의 점착 시트(100)를, 상기 열팽창성 점착제층(20)이 상기 기판(200)측이 되도록 접합한다.
상기 기판으로는 임의의 적절한 기판이 사용될 수 있다. 당해 기판을 형성하는 재료로는, 예를 들어 석영, 유리 등을 들 수 있다.
상기 점착 시트로는 상기 A항에 기재된 점착 시트가 바람직하게 사용될 수 있다.
접합 방법 및 수단으로는 특별히 제한은 없고, 임의의 적절한 방법 및 수단이 사용될 수 있다.
B-2. 공정 2
도 2의 (b)에 도시하는 바와 같이, 공정 2에 있어서는, 상기 점착 시트(100)의 접착제층(40)측 표면에, 복수의 칩 형상 전자 부품(300)을 그 전극면이 접착제층(40)측이 되도록 접합해서 고정한다.
상기 칩 형상 전자 부품은, 대표적으로는 반도체 칩이다. 상기 점착 시트 상에 접합되는 복수의 칩 형상 전자 부품은 동일해도 좋고, 상이해도 좋다.
상기 칩 형상 전자 부품은, 바람직하게는 특성 측정에 의해 양품으로 판정된 전자 부품이다. 예를 들어, 반도체 칩의 경우, 완성된 웨이퍼 상의 각 IC를 전기적으로 검사해서 양품인지 불량품인지를 판정하고, 다이싱에 의해 칩화한 후, 양품만을 픽업해서 사용할 수 있다. 양품의 전자 부품만을 사용함으로써, 수율이 상승되므로, 제조 비용을 저감할 수 있다.
상기 칩 형상 전자 부품은, 그 전극면이 상기 점착 시트의 접착제층 표면에 접합됨으로써 고정된다. 고정은 압착에 의해 행해져도 좋고, 가열 경화에 의한 접착에 의해 행해져도 좋다. 압착은 통상법에 의해 행해진다. 칩 형상 전자 부품의 배열 방법에 제한은 없지만, 다이싱 작업성의 관점에서, 소정의 간격을 두고 바둑판 형상으로 배열시키는 것이 바람직하다.
B-3. 공정 3
도 2의 (c)에 도시하는 바와 같이, 공정 3에 있어서는, 상기 복수의 칩 형상 전자 부품(300)의 고정면을 제외한 전체면을 보호 물질(400)로 피복한다. 즉, 보호 물질(400)에 의해 복수의 칩 형상 전자 부품(300)을 밀봉하고, 이에 의해, 상기 복수의 칩 형상 전자 부품(300)을 포함하는 밀봉 성형체(500)를 얻는다.
상기 보호 물질로는, 반도체의 밀봉 재료로 사용 가능한 임의의 재료가 사용될 수 있다. 바람직하게는, 열경화성 수지 또는 열가소성 수지이고, 보다 바람직하게는 열경화성 수지다. 열경화성 수지의 구체예로는 에폭시계 수지를 들 수 있다.
상기 밀봉 성형체는, 예를 들어 트랜스퍼 성형법, 디스펜서법 등에 의해 복수의 칩 형상 전자 부품의 고정면을 제외한 전체면을 보호 물질로 피복하고, 가열 경화시킴으로써 얻어질 수 있다.
B-4. 공정 4
도 2의 (d)에 도시하는 바와 같이, 공정 4에 있어서는, 상기 점착 시트(100)에 가열 처리를 실시해서 상기 열팽창성 점착제층(20) 중의 열팽창성 미소구(21)를 팽창시킴으로써 그의 점착력을 저하시켜서 상기 기판(200)으로부터 상기 열팽창성 점착제층(20)을 박리한다. 가열 처리에 의해 열팽창성 점착제층(20)의 점착력이 현저하게 저하되어 있으므로, 밀봉 성형체(500)를 파손하지 않고, 작은 힘으로 박리할 수 있다.
상기 가열 처리에 있어서의 가열 온도는, 열팽창성 미소구의 팽창 개시 온도 이상이면 된다. 상기 보호 물질이 열경화성 수지를 포함하는 경우, 가열 온도는, 바람직하게는 당해 수지의 경화 온도 이상이다. 또한, 상기 보호 물질이 열가소성 수지를 포함하는 경우, 가열 온도는, 바람직하게는 당해 수지의 연화 온도 이하다. 이러한 가열 온도이면, 충분한 경도를 갖는 밀봉 성형체를 얻을 수 있다. 가열 시간은 상기 가열 온도에 따라서 적절하게 설정될 수 있다.
B-5. 공정 5
도 2의 (e)에 도시하는 바와 같이, 공정 5에 있어서는, 상기 접착제층(40)으로부터 상기 미점착제층(30)을 박리해서 당해 접착제층(40)과 상기 밀봉 성형체(500)의 적층체를 얻는다. 상기와 같이, 미점착제층(30)은 접착제층(40) 표면에 대하여 양호한 박리성을 가지므로, 접착제층(40)으로부터 점착제 잔류 없이 박리될 수 있다. 그 결과, 두께가 고정밀도로 제어된 유전체 보호층(접착제층(40))이 칩 형상 전자 부품(300)의 전극면에 형성된다. 필요에 따라, 얻어진 적층체를 가열하여, 접착제층을 충분히 경화시켜도 좋다.
B-6. 공정 6
도 2의 (f)에 도시하는 바와 같이, 공정 6에 있어서는, 상기 적층체를 상기 복수의 칩 형상 전자 부품 사이에서 절단하여 개개의 칩 형상 전자 부품을 분리한다.
절단은, 예를 들어 다이싱 테이프 상에 접착제층(40)과 상기 밀봉 성형체(500)의 적층체를 압착하고, 복수의 칩 형상 전자 부품 사이의 보호 물질을 회전 날 등의 적절한 절단 수단에 의해 절단함으로써 행해질 수 있다. 보호 물질을 절단함으로써, 전자 부품에 균열이나 절결 등이 발생하는 것을 방지할 수 있다.
상기 추가 공정으로는, 예를 들어 재배선 형성 공정, 이면 연삭 공정, 단자 형성 공정 등을 들 수 있다. 이들 공정은, 바람직하게는 공정 5와 공정 6 사이에서 행해진다. 재배선, 단자 등의 패키징에 필요한 구조를 밀봉 성형체 상에서 일괄적으로 형성하고 나서 절단함으로써, 절단한 칩의 크기가 그대로 패키지의 크기인 반도체 패키지가 저비용으로 얻어질 수 있다.
본 발명의 제조 방법 및 점착 시트는, 반도체 칩 등의 칩 형상 전자 부품의 제조에 적절하게 사용될 수 있다.
10: 기재
20: 열팽창성 점착제층
21: 열팽창성 미소구
30: 미점착제층
40: 접착제층
50: 유전체층
100: 점착 시트
200: 기판
300: 칩 형상 전자 부품
400: 보호 물질
500: 밀봉 성형체

Claims (8)

  1. 기판에, 기재와 상기 기재의 한쪽 면에 형성된 열팽창성 미소구를 함유하는 열팽창성 점착제층과 상기 기재의 다른 쪽 면에 기재측으로부터 순서대로 미점착제층 및 접착제층을 포함하는 유전체층을 갖는 점착 시트를, 상기 열팽창성 점착제층이 상기 기판측이 되도록 접합하는 것;
    상기 점착 시트의 접착제층측 표면에, 복수의 칩 형상 전자 부품을 그의 전극면이 상기 접착제층측이 되도록 접합해서 고정하는 것;
    상기 복수의 칩 형상 전자 부품의 고정면을 제외한 전체면을 보호 물질로 피복하여, 상기 복수의 칩 형상 전자 부품을 포함하는 밀봉 성형체를 얻는 것;
    상기 점착 시트에 가열 처리를 실시해서 상기 열팽창성 점착제층 중의 열팽창성 미소구를 팽창시킴으로써 그의 점착력을 저하시켜서 상기 기판으로부터 상기 열팽창성 점착제층을 박리하는 것;
    상기 접착제층으로부터 상기 미점착제층을 박리해서 상기 접착제층과 상기 밀봉 성형체의 적층체를 얻는 것; 및
    상기 적층체를 상기 복수의 칩 형상 전자 부품 사이에서 절단하여 개개의 칩 형상 전자 부품을 분리하는 것
    을 포함하는, 전자 부품의 제조 방법.
  2. 제1항에 있어서, 상기 보호 물질이 열경화성 수지 또는 열가소성 수지를 포함하고, 상기 가열 처리에 있어서의 가열 온도가 상기 열경화성 수지의 경화 온도 이상 또는 열가소성 수지의 연화 온도 이하인, 제조 방법.
  3. 제1항 또는 제2항에 기재된 전자 부품의 제조 방법에 사용되는 점착 시트로서,
    기재와; 상기 기재의 한쪽 면에 형성된 열팽창성 미소구를 함유하는 열팽창성 점착제층과; 상기 기재의 다른 쪽 면에 기재측으로부터 순서대로 미점착제층 및 접착제층을 포함하는 유전체층을 갖는, 점착 시트.
  4. 제3항에 있어서, 상기 접착제층의 유전율이 5 이하인, 점착 시트.
  5. 제3항 또는 제4항에 있어서, 상기 접착제층의 흡수율이 2％ 이하인, 점착 시트.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 미점착제층의 상기 접착제층에 대한 23℃ 분위기 하에서의 점착력이 3N/20㎜ 이하인, 점착 시트.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서, 상기 미점착제층의 상기 접착제층에 대한 100℃ 분위기 하에서의 점착력이 2N/20㎜ 이하인, 점착 시트.
  8. 제3항 내지 제7항 중 어느 한 항에 있어서, 상기 보호 물질이 열경화성 수지를 포함하고, 상기 열팽창성 미소구의 팽창 개시 온도가 상기 열경화성 수지의 경화 온도 이상인, 점착 시트.
KR1020137029025A 2011-07-15 2012-07-06 전자 부품의 제조 방법 및 상기 제조 방법에 사용하는 점착 시트 KR20140035356A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-156803 2011-07-15
JP2011156803 2011-07-15
PCT/JP2012/067360 WO2013011850A1 (ja) 2011-07-15 2012-07-06 電子部品の製造方法および該製造方法に用いる粘着シート

Publications (1)

Publication Number Publication Date
KR20140035356A true KR20140035356A (ko) 2014-03-21

Family

ID=47558028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137029025A KR20140035356A (ko) 2011-07-15 2012-07-06 전자 부품의 제조 방법 및 상기 제조 방법에 사용하는 점착 시트

Country Status (7)

Country Link
US (1) US20140044957A1 (ko)
EP (1) EP2733728A1 (ko)
JP (1) JPWO2013011850A1 (ko)
KR (1) KR20140035356A (ko)
CN (1) CN103650123A (ko)
TW (1) TW201306113A (ko)
WO (1) WO2013011850A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190015117A (ko) * 2017-08-04 2019-02-13 린텍 가부시키가이샤 반도체 장치의 제조 방법, 및 접착 적층체
KR20200126418A (ko) * 2018-03-28 2020-11-06 미쓰이 가가쿠 토세로 가부시키가이샤 점착성 필름 및 전자 장치의 제조 방법
KR20200126419A (ko) * 2018-03-28 2020-11-06 미쓰이 가가쿠 토세로 가부시키가이샤 점착성 필름 및 전자 장치의 제조 방법
KR20200138151A (ko) * 2018-03-30 2020-12-09 린텍 가부시키가이샤 경화 봉지체의 휨 방지용 적층체, 및 경화 봉지체의 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102320021B1 (ko) * 2015-09-04 2021-11-02 삼성디스플레이 주식회사 플렉서블 표시장치
US10910594B2 (en) * 2016-04-01 2021-02-02 Lg Chem Ltd. Encapsulation film
JP6884141B2 (ja) * 2016-05-12 2021-06-09 ソマール株式会社 被着体積層物の製造方法
KR102619466B1 (ko) * 2016-06-13 2024-01-02 삼성전자주식회사 팬 아웃 패널 레벨 패키지의 제조 방법 및 그에 사용되는 캐리어 테이프 필름
KR102003390B1 (ko) * 2016-06-20 2019-07-24 삼성전자주식회사 팬-아웃 반도체 패키지
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US20180005916A1 (en) * 2016-06-30 2018-01-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6761116B2 (ja) * 2017-03-31 2020-09-23 リンテック株式会社 半導体装置の製造方法及び粘着シート
JP7236432B2 (ja) * 2017-07-18 2023-03-09 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェン 発泡性組成物の誘電加熱
EP3657923A4 (en) * 2017-07-20 2021-05-05 Mitsui Chemicals Tohcello, Inc. ELECTRONIC DEVICE MANUFACTURING PROCESS
KR20190013128A (ko) * 2017-07-31 2019-02-11 다우 실리콘즈 코포레이션 임시 결합 접착제용 실리콘 조성물, 이의 경화체를 포함하는 전자 제품 및 그 제조방법
KR102515684B1 (ko) * 2017-11-16 2023-03-30 린텍 가부시키가이샤 반도체 장치의 제조 방법
KR102609670B1 (ko) * 2017-12-07 2023-12-04 린텍 가부시키가이샤 점착성 적층체, 점착성 적층체의 사용 방법, 및 반도체 장치의 제조 방법
US11848215B2 (en) 2018-03-30 2023-12-19 Mitsui Chemicals Tohcello, Inc. Method for manufacturing electronic device
WO2019235217A1 (ja) * 2018-06-08 2019-12-12 リンテック株式会社 硬化封止体の製造方法
JP7428473B2 (ja) * 2019-01-30 2024-02-06 日東電工株式会社 電子部品の製造方法
KR20210141929A (ko) * 2019-03-15 2021-11-23 린텍 가부시키가이샤 점착 시트 및 반도체 장치의 제조 방법
CN113727844A (zh) * 2019-04-26 2021-11-30 三井化学东赛璐株式会社 粘着性膜和电子装置的制造方法
CN111394017A (zh) * 2020-04-24 2020-07-10 无锡睿穗电子材料科技有限公司 一种具有高导热率和导电性的热固型粘合材料
EP4320202A1 (en) * 2021-04-09 2024-02-14 Henkel AG & Co. KGaA Thermally debondable coating compositions and structures made therefrom

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595015B2 (ja) 1979-07-10 1984-02-02 株式会社荏原製作所 イオン交換樹脂の洗浄方法
JPS5661468A (en) 1979-10-23 1981-05-26 Matsumoto Yushi Seiyaku Kk Releasable adhesive
JPH0616524B2 (ja) 1984-03-12 1994-03-02 日東電工株式会社 半導体ウエハ固定用接着薄板
JPH0666749B2 (ja) 1985-01-30 1994-08-24 日本電気株式会社 分岐回路
JPS6317981A (ja) 1986-07-09 1988-01-25 F S K Kk 粘着シ−ト
JPH0940931A (ja) * 1995-08-02 1997-02-10 Hitachi Chem Co Ltd 耐熱性接着剤及び半導体装置
JP4403631B2 (ja) 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP2010039472A (ja) * 2008-07-08 2010-02-18 Nitto Denko Corp 電子ペーパーの製造方法、及び電子ペーパー形成工程用両面粘着テープ
JP5477144B2 (ja) * 2009-05-26 2014-04-23 日立化成株式会社 回路部材接続用接着剤シート及び半導体装置の製造方法
WO2011074520A1 (ja) * 2009-12-14 2011-06-23 住友ベークライト株式会社 電子装置の製造方法、電子装置、電子装置パッケージの製造方法および電子装置パッケージ
JP5137937B2 (ja) * 2009-12-16 2013-02-06 日東電工株式会社 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190015117A (ko) * 2017-08-04 2019-02-13 린텍 가부시키가이샤 반도체 장치의 제조 방법, 및 접착 적층체
KR20200126418A (ko) * 2018-03-28 2020-11-06 미쓰이 가가쿠 토세로 가부시키가이샤 점착성 필름 및 전자 장치의 제조 방법
KR20200126419A (ko) * 2018-03-28 2020-11-06 미쓰이 가가쿠 토세로 가부시키가이샤 점착성 필름 및 전자 장치의 제조 방법
KR20200138151A (ko) * 2018-03-30 2020-12-09 린텍 가부시키가이샤 경화 봉지체의 휨 방지용 적층체, 및 경화 봉지체의 제조 방법

Also Published As

Publication number Publication date
EP2733728A1 (en) 2014-05-21
TW201306113A (zh) 2013-02-01
US20140044957A1 (en) 2014-02-13
CN103650123A (zh) 2014-03-19
JPWO2013011850A1 (ja) 2015-02-23
WO2013011850A1 (ja) 2013-01-24

Similar Documents

Publication Publication Date Title
KR20140035356A (ko) 전자 부품의 제조 방법 및 상기 제조 방법에 사용하는 점착 시트
KR102493750B1 (ko) 다이싱·다이본드 필름 및 반도체 장치의 제조 방법
KR101172933B1 (ko) 반도체 웨이퍼 후면 가공 방법, 기판 후면 가공 방법 및방사선 경화성 감압 접착 시트
EP1464688B1 (en) Heat-peelable double-faced pressure-sensitive adhesive sheet, method for adhering processed material onto said sheet, and electronic part
JP4369584B2 (ja) 半導体ウエハ保持保護用粘着シート
KR101420903B1 (ko) 다이싱·다이본드 필름
KR102136424B1 (ko) 가열 박리형 점착 시트
KR101038626B1 (ko) 반도체 장치용 필름
KR102397666B1 (ko) 다이 본드 필름, 다이싱 시트 부착 다이 본드 필름, 반도체 장치 및 반도체 장치의 제조 방법
JP6295135B2 (ja) ダイシング・ダイボンドフィルム
JP4925173B2 (ja) ダイシング用粘着シート、及びそれを用いた被切断体の加工方法
JP6295132B2 (ja) ダイシング・ダイボンドフィルム
KR20100028133A (ko) 반도체 장치의 제조 방법
KR20100059735A (ko) 다이싱 다이본딩 필름 및 반도체 장치의 제조 방법
KR20160107210A (ko) 필름형 접착제, 필름형 접착제를 갖는 다이싱 테이프, 반도체 장치의 제조 방법, 및 반도체 장치
KR102467131B1 (ko) 다이싱 다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP2011018669A (ja) 半導体ウェハダイシング用粘着シート及び該粘着シートを用いる半導体ウェハのダイシング方法
KR102326099B1 (ko) 다이싱 시트가 부착된 다이 본드 필름, 반도체 장치, 및 반도체 장치의 제조 방법
KR20140005794A (ko) 반도체 장치용 접착제 조성물, 반도체 장치용 접착 필름, 다이싱 필름을 갖는 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP2003096412A (ja) 半導体部品ダイシング用粘着シートおよび半導体部品の製造方法
JP2015211080A (ja) 半導体装置の製造方法
JP2006294742A (ja) 被着体の加工方法、該方法により得られる電子素子、及び該方法に用いる両面粘着シート

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid