KR20140016292A

KR20140016292A - 투명 도전막, 히터, 터치 패널, 태양 전지, 유기 el 장치, 액정 장치 및 전자 페이퍼

Info

Publication number: KR20140016292A
Application number: KR1020137024446A
Authority: KR
Inventors: 게이스케 시미즈; 도시유키 고바야시; 노조미 기무라; 교코 이즈하
Original assignee: 소니 주식회사
Priority date: 2011-03-28
Filing date: 2012-03-21
Publication date: 2014-02-07
Also published as: KR101891850B1; CN103443947A; EP2693446A1; US9786410B2; JP5887947B2; US20140017444A1; WO2012133029A1; TW201303905A; JP2012216497A

Abstract

그래핀을 적층했을 때에 광투과율의 저하를 완화하거나, 1층의 그래핀의 광투과율의 상한보다도 높은 광투과율을 얻거나 하는 것이 가능한 투명 도전막, 및 그것을 구비한 히터, 터치 패널, 태양 전지, 유기 EL 장치, 액정 장치 및 전자 페이퍼를 제공한다. 투명 도전막은, 단층의 도전성 그래핀 시트를 구비하고 있다. 단층의 도전성 그래핀 시트는, 그래핀을 포함하는 제1 영역과, 제1 영역으로 둘러싸임과 함께 제1 영역보다도 광투과율이 높은 제2 영역을 포함하여 구성되어 있다.

Description

투명 도전막, 히터, 터치 패널, 태양 전지, 유기 EL 장치, 액정 장치 및 전자 페이퍼{TRANSPARENT ELECTROCONDUCTIVE FILM, HEATER, TOUCH PANEL, SOLAR CELL, ORGANIC EL DEVICE, LIQUID CRYSTAL DEVICE, AND ELECTRICAL PAPER}

본 기술은 1개 또는 복수의 그래핀을 적층하여 이루어지는 투명 도전막, 및 그것을 구비한 히터, 터치 패널, 태양 전지, 유기 EL 장치, 액정 장치 및 전자 페이퍼에 관한 것이다.

투명 도전막은 터치 패널이나, 태양 전지, 전자 페이퍼, 이미지 센서 등의 다양한 디바이스에 사용되고 있다. 투명 도전막으로서 일반적으로 사용되고 있는 재료로서는, 산화 인듐 주석(ITO;Indium Tin Oxide)을 들 수 있다. ITO막은 광투과율이 매우 높은 도전성 재료이다. 그러나, 최근, 용도에 따라서는, ITO막과 동등한 도전율로 ITO막보다도 높은 광투과율이 요구되거나, ITO막과 동등한 광투과율로 ITO막보다도 높은 도전성이 요구되게 되었다.

ITO를 대신하는 재료로서 최근에 주목받고 있는 재료로서, 그래핀을 들 수 있다. 탄소 원자는 sp2 혼성 궤도에 의해 공유 결합하면, 6원환(5원환 또는 7원환을 포함하는 경우도 있음)을 평면에 가득 채워 깐 망상 구조막을 형성한다. 이 탄소 원자의 망상 구조막을 그래핀이라고 부르며, 다수(전형적으로는 수백)의 그래핀을 적층한 것을 그래파이트라고 부른다.

그래핀은, 예를 들어 그래파이트에 스카치테이프(스카치는 쓰리엠 컴퍼니의 등록 상표)를 부착하여, 테이프의 점착력을 이용해서 그래핀을 박리한 다음, 표면에 SiO₂막이 형성된 실리콘 웨이퍼에 전사함으로써 얻어진다. 최근에는, 그래핀은 CVD(Chemical Vapor Deposition)를 사용해서 형성되도록 되어 있으며, 매우 특성이 좋은 그래핀을 얻을 수 있게 되었다(특허문헌 1 참조).

일본 특허 공개 제2009-107921호 공보

그런데, 단층의 그래핀의 시트 저항의 하한은, 통상 80Ω/□ 정도이다. 또한, 단층의 그래핀의 광투과율의 상한은, 통상 97.7% 정도이다. 여기서, 당업자가, 시트 저항을 80Ω/□보다도 작게 하고자, 예를 들어 그래핀을 적층하는 것을 생각했다고 하자. 그러나, 그래핀을 적층하면, 광투과율은 단층의 그래핀의 광투과율의 상한값보다도 대폭 저하되어 버린다. 예를 들어, 그래핀을 2층, 적층하면, 광투과율은, 95% 정도로까지 격감되어 버린다. 또한, 당업자가 광투과율을 높이고자, 그래핀의 적층수를 저감시키는 것을 생각했다고 하자. 그러나, 그래핀의 적층수를 하한인 1층으로 했다고 해도, 광투과율은, 97.7%을 초과할 수 없다.

따라서, 그래핀을 적층했을 때에 광투과율의 저하를 완화하거나, 1층의 그래핀의 광투과율의 상한보다도 높은 광투과율을 얻거나 하는 것이 가능한 투명 도전막, 및 그것을 구비한 히터, 터치 패널, 태양 전지, 유기 EL 장치, 액정 장치 및 전자 페이퍼를 제공하는 것이 바람직하다.

본 기술의 일 실시 형태의 투명 도전막은, 1층의 제1 도전성 그래핀 시트를 구비하고 있다. 제1 도전성 그래핀 시트는, 그래핀을 포함하는 제1 영역과, 제1 영역으로 둘러싸임과 함께 제1 영역보다도 광투과율이 높은 제2 영역을 포함하고 있다. 본 기술의 일 실시 형태에 따른 투명 도전막에서는, 제1 도전성 그래핀 시트에, 그래핀보다도 광투과율이 높은 영역이 설치되어 있다. 그래핀보다도 광투과율이 높은 영역은, 예를 들어 공극, 투명 중합체 재료 및 무기 재료 중 적어도 1종류를 포함한다.

본 기술의 일 실시 형태의 히터는, 열발생원으로서 상기 투명 도전막을 구비하고 있다.

본 기술의 일 실시 형태의 터치 패널, 태양 전지, 유기 EL 장치, 액정 장치 및 전자 페이퍼는, 전극으로서 상기 투명 도전막을 구비하고 있다.

본 기술의 일 실시 형태에 있어서, 제1 영역의 최협부의 폭이, 10㎚보다도 크게 되어 있는 것이 바람직하다. 또한, 본 기술의 일 실시 형태에 있어서, 제1 영역의 최협부의 폭이, 10㎚보다도 크게 되어 있는 경우에, 제2 영역의 레이아웃은, ㎛² 오더 단위의 영역에 있어서 규칙성을 갖고 있어도 된다.

또한, 본 기술의 일 실시 형태에 있어서, 투명 도전막이 복수의 제1 도전성 그래핀 시트를 구비하고 있어도 된다. 이 경우에, 각 제1 도전성 그래핀 시트의 제2 영역이, 적어도 일부에서 서로 정면으로 마주 대하지 않도록 레이아웃되어 있어도 되고, 서로 정면으로 마주 대하고 있어도 된다. 또한, 본 기술의 일 실시 형태에 있어서, 투명 도전막이, 제1 도전성 그래핀 시트 외에, 그래핀을 포함하는 1층의 제2 도전성 그래핀 시트를 더 구비하고 있어도 된다.

본 기술의 일 실시 형태의 투명 도전막, 히터, 터치 패널, 태양 전지, 유기 EL 장치, 액정 장치 및 전자 페이퍼에 따르면, 제1 도전성 그래핀 시트에, 그래핀보다도 광투과율이 높은 영역을 설치하도록 했으므로, 본 기술의 일 실시 형태에 따른 투명 도전막에 포함되는 제1 도전성 그래핀 시트의 광투과율을, 본 기술의 일 실시 형태와 같은 광투과율이 높은 영역을 갖지 않는 도전성 그래핀 시트의 광투과율보다도 높게 할 수 있다. 따라서, 예를 들어 본 기술의 일 실시 형태에 따른 투명 도전막을 단층의 제1 도전성 그래핀 시트로 구성한 경우에는, 광투과율을 97.7%보다도 높게 할 수 있다. 또한, 예를 들어 본 기술의 일 실시 형태에 따른 투명 도전막을 복수의 제1 도전성 그래핀 시트로 구성한 경우에는, 광투과율을, 본 기술의 일 실시 형태와 같은 광투과율이 높은 영역을 갖지 않는 도전성 그래핀 시트를 적층했을 때의 광투과율보다도 높게 할 수 있다. 따라서, 예를 들어 시트 저항을 80Ω/□보다도 작게 하면서, 광투과율의 저하를 완화할 수 있다. 이상으로부터, 본 기술의 일 실시 형태에서는, 단층의 그래핀 시트의 광투과율의 상한보다도 높은 광투과율을 얻거나, 그래핀 시트를 적층했을 때에 광투과율의 저하를 완화하거나 할 수 있다.

또한, 본 기술의 일 실시 형태에 있어서, 제1 영역의 최협부의 폭이 10㎚보다도 크게 되어 있는 경우에는, 제조 방법의 최적화에 의해, 그래핀이 반도체의 성질을 발현하지 않도록 할 수 있다. 이에 의해, 그래핀에 반도체의 성질이 발현하는 것에 의한 도전율의 저하를 없앨 수 있다.

또한, 본 기술의 일 실시 형태에 있어서, 복수의 제1 도전성 그래핀 시트가 설치되어 있는 경우에, 각 제1 도전성 그래핀 시트의 제2 영역이 서로 정면으로 마주 대하지 않도록 레이아웃되어 있을 때에는, 각 제1 도전성 그래핀 시트의 제2 영역이 서로 정면으로 마주 대하고 있을 때와 비교해서, 각 제1 도전성 그래핀 시트의 제1 영역이 서로 대향하고 있는 영역을 적게 할 수 있다. 그 결과, 광투과율이 대폭 저하하는 영역을 적게 할 수 있다. 또한, 각 제1 도전성 그래핀 시트의 제2 영역이 서로 중첩되지 않도록 레이아웃되어 있을 때에는, 각 제1 도전성 그래핀 시트의 제1 영역이 서로 대향하고 있는 영역을 더욱 적게 할 수 있다. 그 결과, 광투과율이 대폭 저하하는 영역을 더 적게 할 수 있다.

또한, 본 기술의 일 실시 형태에 있어서, 복수의 제1 도전성 그래핀 시트가 설치되어 있는 경우에, 각 제1 도전성 그래핀 시트의 제2 영역이 서로 정면으로 마주 대하고 있을 때에는, 광투과율이 매우 높은 영역을 보다 광범위하게 형성할 수 있다.

도 1은 일 실시 형태에 관한 투명 도전막의 일례를 나타내는 사시도 및 단면도.
도 2는 도 1의 제2 영역의 형상의 일례를 나타내는 모식도.
도 3은 도 1의 제2 영역의 레이아웃의 일례를 나타내는 모식도.
도 4는 도 1의 제2 영역의 레이아웃의 다른 예를 나타내는 모식도.
도 5는 도 1의 투명 도전막에 있어서 그래핀의 최협부의 폭과 개구 직경을 변화시켰을 때의 투과율의 일례를 도시하는 도면.
도 6은 도 1의 투명 도전막에 있어서 그래핀의 최협부의 폭과 개구 직경을 변화시켰을 때의 투과율의 다른 예를 도시하는 도면.
도 7은 도 1의 투명 도전막에 있어서 그래핀의 최협부의 폭과 개구 직경을 변화시켰을 때의 시트 저항의 일례를 도시하는 도면.
도 8은 도 1의 투명 도전막에 있어서 그래핀의 최협부의 폭과 개구 직경을 변화시켰을 때의 시트 저항의 다른 예를 도시하는 도면.
도 9는 도 1의 투명 도전막에 있어서 그래핀의 피복률을 변화시켰을 때의 투과율 및 시트 저항의 일례를 도시하는 도면.
도 10은 도 1의 투명 도전막의 제조 과정의 일례를 도시하는 단면도.
도 11은 도 1의 투명 도전막의 일 변형예를 나타내는 사시도.
도 12는 도 1의 투명 도전막의 다른 변형예를 나타내는 사시도.
도 13은 도 9의 투명 도전막의 일례를 도시하는 단면도.
도 14는 도 9의 투명 도전막의 다른 예를 도시하는 단면도.
도 15는 도 9의 투명 도전막의 그 밖의 예를 도시하는 단면도.
도 16은 그래핀에 도핑하는 과정을 나타내는 모식도.
도 17은 도 1의 (B), 도 12 내지 도 15에 기재된 투명 도전막의 일 변형예를 도시하는 단면도.
도 18은 도 1의 (B), 도 12 내지 도 15에 기재된 투명 도전막의 다른 변형예를 도시하는 단면도.
도 19는 도 17의 (A) 내지 (E)에 기재된 투명 도전막의 일 변형예를 도시하는 단면도.
도 20은 개구 형성 전의 투명 도전막에 있어서의 투과율의 파장 의존성을 도시하는 도면.
도 21은 실시예에 관한 투명 도전막의 외관 사진.
도 22는 도 21의 (A) 내지 (D)의 각 투명 도전막의 투과율의 실측값을 도시하는 도면.
도 23은 도 20 및 도 21의 (A) 내지 (D)의 각 투명 도전막의 투과율의 파장 의존성의 계측값을 도시하는 도면.
도 24는 도 20 및 도 21의 (A) 내지 (D)의 각 투명 도전막의 시트 저항의 계산값 및 실측값을 도시하는 도면.
도 25는 도 20 및 도 21의 (A) 내지 (D)의 각 투명 도전막의 시트 저항에 있어서의 도핑 전과 도핑 후의 계산값 및 실측값을 도시하는 도면.
도 26은 도 20 및 도 21의 (A) 내지 (D)의 각 투명 도전막의 시트 저항에 있어서의 도핑 전과 도핑 후의 계산값 및 실측값을 도시하는 도면.
도 27은 개구율을 일정(75%)하게 하고, 제1 영역(10A)의 최협부의 폭 W를 2㎛, 4㎛, 8㎛ 및 16㎛로 했을 때의 각 투명 도전막의 외관 사진.
도 28은 도 27의 (A) 내지 (D)의 각 투명 도전막의 시트 저항에 있어서의 도핑 전과 도핑 후의 계산값 및 실측값을 도시하는 도면.
도 29는 도 27의 (A) 내지 (D)의 각 투명 도전막의 캐리어 농도에 있어서의 도핑 전과 도핑 후의 실측값을 도시하는 도면.
도 30은 폭 W를 변화시켰을 때의, 시트 저항의 실측값을 소정의 값으로 규격화한 값(상대 시트 저항)을 도시하는 도면.
도 31은 제1 응용예에 관한 투명 히터의 전개 사시도.
도 32는 제2 응용예에 관한 터치 패널의 단면도.
도 33의 (A)는 제3 응용예에 관한 터치 패널의 단면도, (B)는 도 33의 (A)의 터치 패널에 있어서의 투명 도전막의 구성을 나타내는 사시도.
도 34의 (A)는 제4 응용예에 관한 터치 패널의 단면도, (B)는 도 34의 (A)의 터치 패널에 있어서의 투명 도전막의 구성을 나타내는 사시도.
도 35는 제5 응용예에 관한 태양 전지의 단면도.
도 36은 제6 응용예에 관한 유기 EL 장치의 단면도.
도 37은 제7 응용예에 관한 액정 장치의 단면도.
도 38은 제8 응용예에 관한 전자 페이퍼의 단면도.

이하, 본 기술의 실시 형태에 대해서, 도면을 참조하여 상세하게 설명한다. 또한, 설명은 이하의 순서로 행한다.

1. 실시 형태

투명 도전막이 단층의 도전성 그래핀 시트를 포함하는 예(도 1 내지 도 10)

2. 변형예

개구 대신에 절결이 설치되어 있는 예(도 11)

투명 도전막이 복수의 도전성 그래핀 시트를 포함하는 예(도 12 내지 도 15)

도전성 그래핀 시트에 도핑이 이루어져 있는 예(도 16)

개구에 어떠한 광투과성 재료가 충전되어 있는 예(도 17, 도 19)

개구를 갖지 않는 도전성 그래핀 시트가 설치되어 있는 예(도 18, 도 19)

3. 실시예(도 20 내지 도 30)

4. 응용예(도 31 내지 도 38)

<1. 실시 형태>

[구성]

도 1의 (A)는 일 실시 형태에 관한 투명 도전막(1)의 상면 구성의 일례를 나타내는 것이다. 도 1의 (B)는 도 1의 (A)의 A-A 화살표 방향의 단면 구성의 일례를 나타낸 것이다. 이 투명 도전막(1)은, 예를 들어 도 1의 (B)에 도시한 바와 같이, 단층의 도전성 그래핀 시트(10)를 구비한 것이다. 또한, 투명 도전막(1)은 도전성 그래핀 시트(10) 이외에, 투명성이 높은 층을 구비하고 있어도 되고, 예를 들어 도전성 그래핀 시트(10)를 지지하는 유리 기판이나 수지 기판을 구비하고 있어도 된다.

도전성 그래핀 시트(10)는, 예를 들어 도 1의 (A), (B)에 도시한 바와 같이, 제1 영역(10A)과, 제1 영역(10A)으로 둘러싸임과 함께 제1 영역(10A)보다도 광투과율이 높은 제2 영역(10B)을 포함하여 구성된 것이다.

제1 영역(10A)은 도전성을 갖는 단층의 그래핀을 포함한다. 여기서, 「그래핀」이란, 복수개의 탄소 원자가 sp2 혼성 궤도가 의해 공유 결합하여 이루어지는 6원환(5원환 또는 7원환을 포함하는 경우도 있음)이 평면에 가득 채워 깔린 망상 구조막을 가리킨다. 「도전성을 갖는다」란, 반도체와 같은 밴드 갭을 갖지 않는 것을 의미하고 있고, 밴드 갭을 갖지 않는 반금속과 같은 성질을 갖고 있는 것을 의미하고 있다.

그래핀이 도전성을 갖기 위해서는, 적어도, 그래핀의 최협부의 폭이, 10㎚보다도 크게 되어 있는 것이 필요하다. 그래핀의 최협부의 폭이 10㎚ 이하로 되어 있는 경우에는, 현재의 제조 방법으로는, 그래핀이 반도체의 성질을 발현하기 쉽다. 그러나, 그래핀의 최협부의 폭이 10㎚보다도 크게 되어 있는 경우에는, 제조 방법의 최적화에 의해, 그래핀이 반도체의 성질을 발현하지 않도록 할 수 있다. 따라서, 제1 영역(10A)이 도전성을 갖기 위해서는, 제1 영역(10A)의 최협부의 폭 W가, 10㎚보다도 크게 되어 있는 것이 필요하다.

단층의 그래핀의 광투과율은, 통상 97.7% 정도이다. 따라서, 제1 영역(10A)의 광투과율도, 97.7% 정도로 되어 있다. 또한, 단층의 그래핀의 시트 저항은, 통상 80Ω/□ 정도이다. 따라서, 제1 영역(10A)의 시트 저항도, 80Ω/□ 정도로 되어 있다.

제2 영역(10B)은 공극을 포함한다. 그 공극은, 예를 들어 도 1의 (A), (B)에 도시한 바와 같이, 개구를 포함한다. 개구의 형상은, 예를 들어 도 1의 (A), (B)에 도시한 바와 같이, 원 형상으로 되어 있다. 또한, 개구는, 원 형상에 한정되는 것은 아니고, 여러가지 형상을 채용할 수 있다. 개구는, 예를 들어 도 2의 (A)에 도시한 바와 같이 정사각형 형상으로 되어 있어도 되고, 도 2의 (B)에 도시한 바와 같이 직사각 형상으로 되어 있어도 되고, 도 2의 (C)에 도시한 바와 같이 다각형 형상으로 되어 있어도 된다. 개구의 형상은, 도 2의 (A) 내지 (C)에 도시한 바와 같이 기하학 형상으로 되어 있어도 되고, 도 2의 (D)에 도시한 바와 같이, 부정형의 형상 또는 랜덤 형상으로 되어 있어도 된다. 또한, 각 개구의 형상은, 도 1의 (A), (B)에 도시한 바와 같이 서로 동일 형상으로 되어 있어도 되고, 도시하지 않지만, 일부의 개구의 형상이 다른 개구의 형상과 달라도 된다.

또한, 제2 영역(10B)의 레이아웃은 규칙성을 갖고 있다. 제2 영역(10B)의 레이아웃은, 예를 들어 도 3의 (A)에 도시한 바와 같이, ㎛² 오더 단위(예를 들어1.5㎛² 단위)의 영역에 있어서 규칙성을 갖고 있다. 투명 도전막(1)을 디바이스에 적용할 때 제2 영역(10B)의 레이아웃에 대해서 ㎛² 오더 단위의 영역에 있어서의 규칙성을 요구하는 디바이스로서는, 예를 들어 이미지 센서 등을 들 수 있다.

또한, 제2 영역(10B)의 레이아웃은, 불규칙성을 갖고 있어도 된다. 제2 영역(10B)의 레이아웃은, 예를 들어 도 3의 (B)에 도시한 바와 같이, ㎛² 오더 단위(예를 들어 1.5㎛²단위)의 영역에 있어서 불규칙성을 갖고 있다. 제2 영역(10B)의 레이아웃은, 예를 들어 도 3의 (B)에 도시한 바와 같이, ㎛² 오더 단위(예를 들어1.5㎛² 단위)의 영역에 있어서 불규칙성을 가짐과 함께, 그 불규칙성이 있는 단위보다도 큰 단위(예를 들어 9㎛² 단위)의 영역에 있어서 규칙성을 갖고 있어도 된다. 또한, 개구부를 형성한 영역 전체(즉 도전성 그래핀 시트(10)의 표면 전체)가, 영역을 막론하고 불규칙으로 되어 있어도 된다.

또한, 제2 영역(10B)의 레이아웃이 규칙성을 갖고 있는 경우에, 복수의 제2 영역(10B)은, 예를 들어 도 3의 (A), (B)에 도시한 바와 같이, 사각 격자 형상으로 배치되어 있어도 되고, 예를 들어 도 4에 도시한 바와 같이, 삼각격자 형상으로 배치되어 있어도 된다.

개구의 직경 R은, 투명 도전막(1)의 시트 저항 및 광투과율 중 적어도 한쪽을 감안하여 규정되어 있다. 예를 들어, 투명 도전막(1)의 시트 저항을 감안한 경우에는, 개구의 직경 R은, 10㎚ 이상으로 되어 있는 것이 바람직하다. 또한, 예를 들어 투명 도전막(1)의 광투과율을 감안한 경우에는, 개구의 직경 R은, 수 100㎛ 이하로 되어 있는 것이 바람직하다. 또한, 예를 들어 투명 도전막(1)의 시트 저항 및 광투과율의 양쪽을 감안한 경우에는, 개구의 직경 R은, 10㎚ 이상, 수100㎛ 이하로 되어 있는 것이 바람직하다.

도 5, 도 6은 제1 영역(10A)의 최협부의 폭 W와, 제2 영역(10B)의 직경 R을 변화시켰을 때의 투명 도전막(1)의 투과율의 일례를 나타낸 것이다. 도 7, 도 8은 제1 영역(10A)의 최협부의 폭 W와, 제2 영역(10B)의 직경 R을 변화시켰을 때의 투명 도전막(1)의 시트 저항의 일례를 나타낸 것이다.

또한, 도 5, 도 7은 각 제2 영역(10B)이 원 형상으로 되어 있고, 또한 복수의 제2 영역(10B)이, 삼각격자 형상으로 배치되어 있을 때의 결과이다. 도 6, 도 8은 각 제2 영역(10B)이 정사각 형상으로 되어 있고, 또한 복수의 제2 영역(10B)이, 사각 격자 형상으로 배치되어 있을 때의 결과이다. 또한, 제1 영역(10A)의 최협부의 폭 W의 하한이, 도 5, 도 7에서는 20㎚로 되어 있고, 도 6, 도 8에서는 50㎚로 되어 있지만, 제1 영역(10A)의 최협부의 폭 W의 실제의 하한은, 전술한 바와 같이, 10㎚이다. 또한, 도 5 내지 도 8에서는, 제2 영역(10B)의 직경 R의 하한이 50㎚로 되어 있지만, 제2 영역(10B)의 직경 R의 실제의 하한은, 전술한 바와 같이, 10㎚이다.

도 5, 도 6으로부터, 제1 영역(10A)의 최협부의 폭 W가 좁아질수록, 투명 도전막(1)의 투과율이 커지고, 제2 영역(10B)의 직경 R이 커질수록, 투명 도전막(1)의 투과율이 커지는 것을 알 수 있다. 또한, 도 5, 도 6으로부터는, 제1 영역(10A)의 최협부의 폭 W 및 제2 영역(10B)의 직경 R의 양쪽이 크게 되어 있을 때의 투과율과, 제1 영역(10A)의 최협부의 폭 W 및 제2 영역(10B)의 직경 R의 양쪽이 작게 되어 있을 때의 투과율이 서로 같아지는(또는 거의 같아지는) 조건이 존재하고 있는 것도 알 수 있다.

한편, 도 7, 도 8로부터, 제1 영역(10A)의 최협부의 폭 W가 좁아질수록, 투명 도전막(1)의 시트 저항이 커지고, 제2 영역(10B)의 직경 R이 작아질수록, 투명 도전막(1)의 시트 저항이 작아지는 것을 알 수 있다. 또한, 도 7, 도 8로부터는, 제1 영역(10A)의 최협부의 폭 W 및 제2 영역(10B)의 직경 R의 양쪽이 크게 되어 있을 때의 시트 저항과, 제1 영역(10A)의 최협부의 폭 W 및 제2 영역(10B)의 직경 R의 양쪽이 작게 되어 있을 때의 시트 저항이 서로 같아지는(또는 거의 같아지는) 조건이 존재하고 있는 것도 알 수 있다.

도 9는 투명 도전막(1)이 기재를 덮고 있는 비율(피복률)과, 투명 도전막(1)의 투과율 및 시트 저항의 관계의 일례를 나타낸 것이다. 또한, 도 9에 있어서, 피복률이 100%인 결과는, 제1 영역(10A) 만을 포함해서 이루어지고, 제2 영역(10B)을 포함하지 않는 단층의 그래핀 시트의 것이다. 또한, 도 9에 있어서, 피복률이 0%인 결과는, 기재를 덮는 부재가 아무것도 존재하지 않을 때의 결과이다. 도 9로부터, 피복률이 작아짐에 따라, 투과율 및 시트 저항이 모두 높아져 있는 것을 알 수 있다. 또한, 본 실시 형태의 투명 도전막(1)은 제2 영역(10B)을 포함하고 있기 때문에, 피복률이 1% 내지 99%로 되는 구성으로 되어 있고, 피복률이 0 또는 100%로 되는 구성은 되지 않는다. 따라서, 투명 도전막(1)의 투과율은, 피복률이 100%일 때의 투과율(97.7%) 이상으로 되어 있고, 피복률이 0%일 때의 투과율(100.0%) 이하로 되어 있다. 또한, 투명 도전막(1)의 시트 저항은, 피복률이 100%일 때의 시트 저항(80Ω/□)보다도 크게 되어 있고, 피복률이 0%일 때의 시트 저항(무한대) 미만으로 되어 있다.

그런데, 고투과율의 ITO를 갖는 PET 필름의 투과율은 전형적으로는 91% 정도이고, 그 시트 저항은 전형적으로는 200Ω/□ 정도로 되어 있다. 실제로는, 투명 도전막(1)을 형성하는 기재 자체의 반사나 흡수를 고려할 필요가 있지만, 투명 도전막(1)의 피복률이 1% 이상 99% 이하로 되어 있는 경우에는, 투명 도전막(1)의 투과율은, ITO를 갖는 PET 필름의 투과율보다도 높게 되어 있다. 또한, 피복률이 60% 이상 99% 이하로 되어 있는 경우에는, 투명 도전막(1)의 투과율은 ITO의 투과율보다도 높게 되어 있을 뿐만 아니라, 투명 도전막(1)의 시트 저항이 ITO의 시트 저항보다도 낮게 되어 있다.

또한, 투명 도전막(1)을 적용하는 디바이스를 감안하면, 제1 영역(10A)의 최협부의 폭 W 및 제2 영역(10B)의 직경 R은, 예를 들어 이하와 같다. 투영형 정전 용량 터치 패널에 있어서는, 전극이 빗형의 패턴 구조로 되어 있으며, 전극의 가는 부분의 선 폭이 100㎛ 정도로 되어 있다. 그 때문에, 전극으로서 투명 도전막(1)을 사용하는 경우에는, 전극이 절연 분리해 버리지 않도록, 개구의 크기(제2 영역(10B)의 직경 R)는 수 10㎛ 정도로 되어 있는 것이 바람직하다. 또한, 전극의 저항은 수 100Ω 정도로 되어 있는 것이 바람직하므로, 투명 도전막(1)의 피복률은, 10% 이상으로 되어 있는 것이 바람직하다. 또한, 시판품에 있어서의 전극의 저항은 200Ω 정도로 되어 있으므로, 이 경우에는, 투명 도전막(1)의 피복률은, 60% 이상으로 되어 있는 것이 바람직하다.

또한, 표면형 정전 용량 터치 패널이나 저항막식 터치 패널에 있어서는, 전극이 패턴 구조로 되어 있지 않으므로, 개구의 크기(제2 영역(10B)의 직경 R)는 그다지 문제로 되지 않는다. 단, 그래핀의 투명성이 높다고는 해도, 제2 영역(10B)의 직경 R이 수100㎛보다도 커지면, 시인성에 영향을 미친다. 그 때문에, 제2 영역(10B)의 직경 R은 그것보다도 작게 되어 있는 것이 바람직하다. 또한, 전극의 저항값은 수 100Ω 정도가 필요해지므로, 전극의 피복률은 10% 이상으로 되어 있는 것이 바람직하다.

또한, 고체 촬상 소자나 유기 광전 변환 소자에 있어서는, 화소 크기가 수㎛로 되어 있으므로, 개구의 크기(제2 영역(10B)의 직경 R)는, 화소 크기의 1/10 정도인 수 100㎚ 정도로 되어 있는 것이 바람직하다. 또한, 개구(제2 영역(10B))가 규칙적으로 나열되어 있는 경우에는, 간섭 등에 의한 영향을 저감하기 위해서, 개구가 불규칙한 위치에 형성되어 있거나, 불규칙한 형상으로 되어 있는 것이 바람직하다. 또한, 고투과성이 중요해지고 있으므로, 전극의 피복률은 80% 이하로 되어 있는 것이 바람직하다.

도전성 그래핀 시트(10)의 두께는, 그래핀의 두께와 같으며, 예를 들어 0.3㎚ 정도로 되어 있다. 따라서, 도전성 그래핀 시트(10)의 두께는, 메탈 그리드의 두께(수10㎛)나, 금속 산화물의 두께(수100㎚)보다도 얇게 되어 있다. 또한, 도전성 그래핀 시트(10)는, 평탄성이 우수하고, 내용매성, 내산성을 갖고 있다. 또한, 도전성 그래핀 시트(10)는, 그 얇기로 인해, 가요성도 갖고 있다. 또한, 도전성 그래핀 시트(10)는 CVD나 전사를 사용해서 형성하는 것이 가능하고, 스퍼터로 형성하는 ITO와 같은 대미지를 갖지 않는다.

[제조 방법]

이어서, 투명 도전막(1)의 제조 방법의 일례에 대해서 설명한다.

우선, 동박(20)을 준비한다(도 10의 (A) 참조). 이어서, CVD를 사용해서, 메탄 등의 가스를 챔버 내에 흘림으로써, 동박(20) 위에 1층의 그래핀 시트(10D)를 형성한다. 예를 들어, 한변이 10㎝인 사각형, 두께 35㎛인 전해 동박을 포함하는 동박(20)을 관상로 내에 설치하고, 1000℃에서 30분간, 수소 가스를 흘린다. 계속해서, 15분간, 메탄과 수소의 혼합 가스를 흘림으로써, 동박(20) 위에 1층의 그래핀 시트(10D)를 형성한다. 그 후, 다시, 수소 가스를 흘리면서, 강온한다.

1층의 그래핀 시트(10D)가 형성된 동박(20)을 로로부터 꺼내, 그래핀 시트(10D)의 표면 위에, PMMA를 포함하는 수지 시트(30)를 성막한다(도 10의 (B)). 이어서, 1M의 질산철 용액 중에서 동박(20)을 제거한 다음, 그래핀 시트(10D) 위에 유리 기판(40)을 접합한다(도 10의 (C)). 그 후, 아세톤 등에 의해, 수지 시트(30)를 제거한다(도 10의 (D)).

이어서, 그래핀 시트(10D) 위에 스핀 코트 등에 의해, 포토레지스트층을 성막한다. 이어서, 포토레지스트층을 선택적으로 노광하여 현상한 다음, 예를 들어 애싱에 의해, 그래핀 시트(10D)를 선택적으로 제거한다. 그 후, 포토레지스트층을 제거한다. 이와 같이 해서, 유리 기판(40) 위에 도전성 그래핀 시트(10)를 구비한 투명 도전막(1)이 형성된다.

또한, 상기 이외의 방법에서도, 투명 도전막(1)을 형성하는 것이 가능하다.

(첫째)

예를 들어, 상기 제조 과정에 있어서, 그래핀 시트(10D) 위에 유리 기판(40)을 접합한 다음, 전자선 리소그래피를 사용해서 수지 시트(30)에 소정의 패턴을 형성하고, 현상한다. 이어서, 예를 들어 애싱에 의해, 그래핀 시트(10D)를 선택적으로 제거한다. 그 후, 수지 시트(30)를 제거한다. 이와 같이 해서, 유리 기판(40) 위에 도전성 그래핀 시트(10)를 구비한 투명 도전막(1)이 형성된다.

(둘째)

예를 들어, 상기 제조 과정에 있어서, 수지 시트(30)를 제거한 다음, 레이저 에칭을 사용해서, 그래핀 시트(10D) 중 레이저 조사 개소를 선택적으로 제거한다. 이와 같이 해서, 유리 기판(40) 위에 도전성 그래핀 시트(10)를 구비한 투명 도전막(1)이 형성된다. 또한, 이 방법은 레이저 에칭에 의한 조사 패턴이 비교적 큰 경우에 적합하다.

[효과]

이어서, 투명 도전막(1)의 효과에 대해서 설명한다.

본 실시 형태에서는, 도전성 그래핀 시트(10)가 있어서, 그래핀보다도 광투과율이 높은 제2 영역(10B)이, 그래핀을 포함하는 제1 영역(10A)에 둘러싸이는 형태로 설치되어 있다. 이에 의해, 도전성 그래핀 시트(10) 그 자체의 광투과율을, 제2 영역(10B)과 같은 광투과율이 높은 영역을 갖지 않는 도전성 그래핀 시트의 광투과율보다도 높게 할 수 있다. 그 결과, 광투과 영역 전역에 도전성 그래핀 시트(10)가 설치되어 있다고 해도, 광투과 영역 전체로서의 광투과율을 단층의 그래핀 시트의 광투과율의 상한(97.7%)보다도 높게 할 수 있다.

또한, 본 실시 형태에서는, 제1 영역(10A)의 최협부의 폭 W가 10㎚보다도 크게 되어 있으므로, 제조 방법의 최적화에 의해, 도전성 그래핀 시트(10)가 반도체의 성질을 발현하지 않도록 할 수 있다. 이에 의해, 도전성 그래핀 시트(10)에 반도체의 성질이 발현하는 것에 의한 도전율의 저하를 없앨 수 있다.

<2. 변형예>

(제1 변형예)

상기 실시 형태에서는, 제2 영역(10B)이 제1 영역(10A)으로 둘러싸여 있는 경우가 예시되어 있지만, 예를 들어 도 11에 도시한 바와 같이, 일부의 제2 영역(10B)이 제1 영역(10A)으로 둘러싸임과 함께, 나머지 제2 영역(10B)이 제1 영역(10A)의 단부(즉 도전성 그래핀 시트(10)의 단부)에 형성된 절결로 되어 있어도 된다.

(제2 변형예)

상기 실시 형태 및 제1 변형예에서는, 투명 도전막(1)은 단층의 도전성 그래핀 시트(10)에 의해 구성되어 있지만, 단층의 도전성 그래핀 시트(10)를 복수층, 적층하여 구성되어 있어도 된다. 예를 들어, 도 12에 도시한 바와 같이, 투명 도전막(1)은 단층의 도전성 그래핀 시트(10)를 2층, 적층하여 구성되어 있어도 된다.

각 도전성 그래핀 시트(10)의 제2 영역(10B)은, 예를 들어 도 13에 도시한 바와 같이, 서로 정면으로 마주 대하고 있어도 되고, 예를 들어 도 14에 도시한 바와 같이, 적어도 일부에서 서로 정면으로 마주 대하지 않도록 레이아웃되어 있어도 된다. 또한, 각 도전성 그래핀 시트(10)의 제2 영역(10B)은, 예를 들어 도 15에 도시한 바와 같이, 다른 도전성 그래핀 시트(10)의 제1 영역(10A)과 마주 향하도록 레이아웃되어 있어도 된다.

본 변형예에서는, 투명 도전막(1)이, 단층의 도전성 그래핀 시트(10)를 복수층, 적층하여 구성되어 있으므로, 광투과율을, 제2 영역(10B)을 갖지 않는 도전성 그래핀 시트를 적층했을 때의 광투과율보다도 높게 할 수 있다. 이에 의해, 단층의 도전성 그래핀 시트(10)를 복수층, 적층했을 때에, 예를 들어 시트 저항을 80Ω/□보다도 작게 하면서, 광투과율의 저하를 완화할 수 있다.

또한, 본 변형예에 있어서, 예를 들어 도 13에 도시한 바와 같이, 각 도전성 그래핀 시트(10)의 제2 영역(10B)이 서로 정면으로 마주 대하도록 레이아웃되어 있는 경우에는, 투명 도전막(1)의 광투과율이 매우 높은 영역을 보다 광범위하게 형성할 수 있다.

또한, 본 변형예에 있어서, 예를 들어 도 14에 도시한 바와 같이, 각 도전성 그래핀 시트(10)의 제2 영역(10B)이 서로 정면으로 마주 대하지 않도록 레이아웃되어 있는 경우에는, 각 도전성 그래핀 시트(10)의 제1 영역(10A)이 서로 대향하고 있는 영역을 적게 할 수 있다. 그 결과, 투명 도전막(1)의 광투과율이 대폭 저하하는 영역을 적게 할 수 있다. 또한, 도 13의 경우보다도, 면 내 휘도를 보다 균일하게 할 수 있다.

또한, 본 변형예에 있어서, 예를 들어 도 15에 도시한 바와 같이, 각 도전성 그래핀 시트(10)의 제2 영역(10B)이 서로 중첩되지 않도록 레이아웃되어 있는 경우에는, 각 도전성 그래핀 시트(10)의 제1 영역(10A)이 서로 대향하고 있는 영역을 더욱 적게 할 수 있다. 그 결과, 투명 도전막(1)의 광투과율이 대폭 저하하는 영역을 더욱 적게 할 수 있다. 또한, 도 14의 경우보다도, 면 내 휘도를 보다 균일하게 할 수 있다.

(제3 변형예)

상기 실시 형태, 제1 변형예 및 제2 변형예에 있어서, 제1 영역(10A)은 도전성의 그래핀을 포함해서 이루어져 있지만, 도전성의 그래핀에 도핑이 이루어진 수식 영역을 갖고 있어도 된다. 도전성의 그래핀에의 도핑은, 예를 들어 도전성의 그래핀의 표면에 도핑 용액을 접촉시킴으로써 행해진다. 도핑 용액은, 예를 들어 염화금을 니트로메탄에 용해시킨 것이며, 예를 들어 니트로메탄에 포함되는 염화금의 농도가 0.02M으로 되어 있는 것이다.

예를 들어, 투명 도전막(1)의 도전성 그래핀 시트(10) 위에 전술한 도핑 용액을 적하한 다음, 예를 들어 2000rpm, 40초의 조건에서, 스핀 코트를 행한다. 그 후, 도전성 그래핀 시트(10) 위의 도핑 용액을 자연 건조시킨다. 그 결과, 도전성 그래핀 시트(10)의 그래핀에 도펀트인 염화금이 붙어, 피복률 100%, 시트 저항 80Ω/□의 도전성 그래핀 시트(10)가 형성된다.

이 도전성 그래핀 시트(10)에 있어서, 예를 들어 피복률이 50%로 되도록 제2 영역(10B)이 형성되어 있는 경우에는, 도전성 그래핀 시트(10)의 시트 저항이, 274Ω/□로 된다. 상기한 바와 같이 피복률이 작아지는 것에 비례해서, 도전성 그래핀 시트(10)의 시트 저항은 커진다. 그러나, 제2 영역(10B)의 직경 R이 수 10um 이하로 되면, 제2 영역(10B)의 직경 R이 수 10um보다도 큰 경우에 비해, 그래핀 시트(10D)에 있어서의 그래핀의 에지가 많아져서 도핑 개소가 증가한다. 그 때문에, 제2 영역(10B)의 직경 R이 수 10um 이하로 되어 있는 경우에는, 피복률이 50%로 되어 있는 경우라도, 도전성 그래핀 시트(10)의 시트 저항이 274Ω/□보다도 낮아진다. 따라서, 시트 저항이 보다 작은 도전성 그래핀 시트(10)를 얻고자 하는 경우에는, 제2 영역(10B)의 직경 R이 작은 도전성 그래핀 시트(10)에 도핑을 실시하는 것이 특히 바람직하다.

그런데, 그래핀의 에지에 선택적으로 붙는 리간드로서는, 예를 들어 Nano Lett.2010,10,398-405 등에 기재된 것이 알려져 있다. 이 문헌에 기재된 방법을 사용함으로써도, 그래핀의 에지에 선택적으로 리간드를 붙일 수 있다. 예를 들어, 작성한 도전성 그래핀 시트(10)를, 25mM의 4-니트로벤젠디아조늄테트라플루오로보레이트 수용액 중에 SDS를 1wt%로 되도록 첨가한 용액 중에 침지하여, 35℃에서 7시간 반응시킨 후, 도전성 그래핀 시트(10)를 꺼내서 물로 세정한다. 이에 의해, 도 16에 도시한 바와 같이, 하기와 같은 리간드를 그래핀의 에지에 선택적 도입할 수 있다.

(제4 변형예)

상기 실시 형태 및 제1 변형예 내지 제3 변형예에서는, 제2 영역(10B)은 공극으로 구성되어 있었다. 그러나, 예를 들어 도 1의 (B), 도 12 내지 도 15에 예시한 바와 같은 투명 도전막(1)에 있어서, 제2 영역(10B)이 어떠한 광투과성 재료로 구성(예를 들어 충전)되어 있어도 된다(예를 들어, 도 17의 (A) 내지 (E)).

또한, 도 17의 (A)는 도 1의 (B)의 투명 도전막(1)에 있어서, 제2 영역(10B)이 어떠한 광투과성 재료로 구성된 것의 단면도이다. 도 17의 (B)는 도 11의 투명 도전막(1)에 있어서, 제2 영역(10B)이 어떠한 광투과성 재료로 구성된 것의 단면도이다. 도 17의 (C)는 도 13의 투명 도전막(1)에 있어서, 제2 영역(10B)이 어떠한 광투과성 재료로 구성된 것의 단면도이다. 도 17의 (D)는 도 14의 투명 도전막(1)에 있어서, 제2 영역(10B)이 어떠한 광투과성 재료로 구성된 것의 단면도이다. 도 17의 (E)는 도 15의 투명 도전막(1)에 있어서, 제2 영역(10B)이 어떠한 광투과성 재료로 구성된 것의 단면도이다.

여기서, 제2 영역(10B)은 단층의 그래핀의 광투과율보다도 높은 광투과율을 갖는 재료로 구성되어 있는 것이 바람직하며, 예를 들어 산화 그래핀이나, 투명 중합체 재료 및 무기 재료 중 적어도 1종류로 충전되어 있는 것이 바람직하다. 상기 투명 중합체 재료로서는, 예를 들어 폴리에틸렌, 폴리프로필렌, 폴리에틸렌테레프탈레이트, 폴리스티렌, ABS 수지, 아크릴, 폴리아미드, 폴리카르보네이트, 테플론(등록 상표), 페놀수지, 멜라민, 우레탄 또는 에폭시 등을 들 수 있다. 또한, 상기 무기 재료로서는, 예를 들어 SiO₂나 NbO₂ 등을 들 수 있다.

본 변형예에 있어서, 도전성 그래핀 시트(10)는, 예를 들어 그래핀 및 어떠한 광투과성 재료로 모두 가득 채워 깔린, 개구나 절결이 없는 평탄한 시트로 되어 있다.

또한, 제2 영역(10B)에 충전되어 있는 재료가, 제1 영역(10A)의 표면(그래핀면)보다도 위로 튀어 나와 있어도 된다. 또한, 제2 영역(10B)에 충전되어 있는 재료와 동일한 재료가 제1 영역(10A)의 표면 전체 또는 일부에 겹쳐 있어도 된다. 예를 들어, 그래핀에 개구를 설치한 다음, 그 개구에, 표면이 반구 형상으로 됨과 함께 제1 영역(10A)으로 조금 비어져 나온 상태로 되도록 수지를 충전하고, 그 상태에서 수지를 경화시킴으로써, 볼록 형상의 제2 영역(10B)이나, 제1 영역(10A)의 표면으로 비어져 나온 제2 영역(10B)으로 하는 것이 가능하다.

여기서, 제2 영역(10B)이, 전술한 바와 같이, 단층의 그래핀의 광투과율보다도 높은 광투과율을 갖는 재료로 구성되어 있는 경우에는, 제2 영역(10B)의 광투과율이, 제1 영역(10A)의 광투과율보다도 높아진다. 그 때문에, 도전성 그래핀 시트(10) 전체의 광투과율도, 단층의 그래핀의 광투과율보다도 높아진다. 따라서, 본 변형예에서는, 상기 실시 형태와 마찬가지로, 도전성 그래핀 시트(10)의 광투과율을 97.7%보다도 높게 할 수 있다.

(제5 변형예)

상기 실시 형태 및 제1 변형예 내지 제4 변형예에서는, 투명 도전막(1)은 1개 또는 복수의 도전성 그래핀 시트(10)에 의해 구성되어 있었다. 그러나, 그들 투명 도전막(1)이 그래핀을 포함해서 이루어지고, 또한 개구를 갖지 않는(즉 제2 영역(10B)을 갖지 않는) 단층의 도전성 그래핀 시트(50)를 더 구비하고 있어도 된다. 예를 들어, 도 1의 (B), 도 12 내지 도 15에 예시한 바와 같은 투명 도전막(1)이, 도전성 그래핀 시트(50)를 더 구비하고 있어도 된다(예를 들어, 도 18의 (A) 내지 (E)). 또한, 예를 들어 도 17의 (A) 내지 (E)에 예시한 바와 같은 투명 도전막(1)이, 도전성 그래핀 시트(50)를 더 구비하고 있어도 된다(예를 들어, 도 19의 (A) 내지 (E)).

또한, 도 18의 (A)는 도 1의 (B)의 투명 도전막(1)에, 도전성 그래핀 시트(50)를 더 설치했을 때의 단면도이다. 도 18의 (B)는 도 11의 투명 도전막(1)에, 도전성 그래핀 시트(50)를 더 설치했을 때의 단면도이다. 도 18의 (C)는 도 13의 투명 도전막(1)에, 도전성 그래핀 시트(50)를 더 설치했을 때의 단면도이다. 도 18의 (D)는 도 14의 투명 도전막(1)에, 도전성 그래핀 시트(50)를 더 설치했을 때의 단면도이다. 도 18의 (E)는 도 15의 투명 도전막(1)에, 도전성 그래핀 시트(50)를 더 설치했을 때의 단면도이다.

또한, 도 19의 (A)는, 도 17의 (A)의 투명 도전막(1)에, 도전성 그래핀 시트(50)를 더 설치했을 때의 단면도이다. 도 19의 (B)는, 도 17의 (B)의 투명 도전막(1)에, 도전성 그래핀 시트(50)를 더 설치했을 때의 단면도이다. 도 19의 (C)는 도 17의 (C)의 투명 도전막(1)에, 도전성 그래핀 시트(50)를 더 설치했을 때의 단면도이다. 도 19의 (D)는 도 17의 (D)의 투명 도전막(1)에, 도전성 그래핀 시트(50)를 더 설치했을 때의 단면도이다. 도 19의 (E)는 도 17의 (E)의 투명 도전막(1)에, 도전성 그래핀 시트(50)를 더 설치했을 때의 단면도이다.

또한, 본 변형예에 있어서, 투명 도전막(1)이, 복수의 도전성 그래핀 시트(50)를 구비하고 있어도 된다.

<3. 실시예>

이어서, 본 기술의 실시예에 대해서 설명한다. 실시예에 관한 투명 도전막의 기본적인 제조 방법은, 상기 실시 형태에서 기재의 방법(도 10의 (A) 내지 (D) 참조)과 동일하다. 또한, 본 실시예에서는, 유리 기판(40) 대신에 석영 기판을 사용하고, PMMA를 포함하는 수지 시트(30)의 제거에, 아세톤 등 대신에 400℃의 수소 어닐을 사용하고, 그래핀 시트(10D)의 선택적인 제거에, 애싱 대신에 산소RIE(Reactive Ion Etching)을 사용했다.

도 20은 실시예에 관한 투명 도전막의 제조 과정에 있어서 형성된 그래핀 시트(10D)의 투과율의 파장 의존성을 계측한 것이다. 도 20으로부터, 파장 550㎚에 있어서 96.3%의 투과율이 얻어졌다. 투과율이, 그래핀의 통상의 투과율(97.7%)보다도 약간 낮은 값으로 되었다.

도 21의 (A) 내지 (D)는, 실시예에 관한 투명 도전막의 외관 사진이다. 도 21의 (A)는 개구율 25%인 투명 도전막의 외관 사진이며, 도 21의 (B)는 개구율 50%인 투명 도전막의 외관 사진이다. 도 21의 (C)는 개구율 75%인 투명 도전막의 외관 사진이며, 도 21의 (D)는 개구율 87.5%인 투명 도전막의 외관 사진이다. 도 22는 도 21의 (A) 내지 (D)의 각 투명 도전막의 투과율의 실측값을 나타낸 것이다. 또한, 도 21의 (A) 내지 (D)의 투명 도전막에 있어서, 제1 영역(10A)의 최협부의 폭 W를 일정(8㎛)하게 했다. 도 22로부터, 개구율의 증대에 비례하여, 투과율이 증대되는 것을 알 수 있었다.

도 23은 도 20 및 도 21의 (A) 내지 (D)의 각 투명 도전막의 투과율의 파장 의존성의 계측값을 나타낸 것이다. 도 23으로부터, 파장 550㎚에 있어서, 도 21의 (A) 내지 (D)의 각 투명 도전막은, 96.3% 이상의 투과율로 되어 있고, 또한 개구율의 증대에 수반하여, 투과율이 증대한 것을 알 수 있었다. 도 24는 도 20 및 도 21의 (A) 내지 (D)의 각 투명 도전막의 시트 저항의 계산값 및 실측값을 나타낸 것이다. 시트 저항의 계산값은, (2R+W)×R0/((R+W)×(1-p))라고 하는 산정식을 사용하여 구했다. 또한, R0은 도 20의 투명 도전막의 시트 저항의 실측값이다. p는 개구율이다. 도 24로부터, 개구율의 증대에 수반하여, 시트 저항이 증대하고 있는 것을 알 수 있었다. 이것은 개구율의 증대에 수반하여, 투명 도전막의 단면적(전류 통로의 단면적)이 작아졌기 때문이다. 또한, 도 24로부터, 개구율의 증대에 수반하여, 실측값의, 계산값으로부터의 괴리가 크게 되어 있는 것을 알 수 있었다.

도 25는 도 20 및 도 21의 (A) 내지 (D)의 각 투명 도전막의 시트 저항에 있어서의 도핑 전과 도핑 후의 계산값 및 실측값을 나타낸 것이다. 상기 제3 변형예에 기재된 방법과 마찬가지의 방법으로 도핑을 행했지만, 염화금의 농도를 0.005M로 했다. 도 25로부터, 도핑 후의 쪽이, 도핑 전(도핑하지 않은 경우)보다도, 시트 저항이 작게 되어 있는 것을 알 수 있었다. 또한, 도 25로부터, 도핑 후의 쪽이, 도핑 전보다도, 실측값의 계산값으로부터의 괴리가 작게 되어 있는 것을 알 수 있었다. 도 26은 도 20 및 도 21의 (A) 내지 (D)의 각 투명 도전막의 시트 저항에 있어서의 도핑 전과 도핑 후의 계산값 및 실측값을 나타낸 것이다. 도 26으로부터, 도핑에 의해, 투과율이 약간 저하하는 것을 알 수 있었다.

도 27의 (A) 내지 (D)는, 개구율을 일정(75%)하게 하고, 제1 영역(10A)의 최협부의 폭 W를 2㎛, 4㎛, 8㎛ 및 16㎛로 했을 때의 각 투명 도전막의 외관 사진이다. 도 27의 (A)는, 폭 W가 2㎛인 투명 도전막의 외관 사진이며, 도 27의 (B)는, 폭 W가 4㎛인 투명 도전막의 외관 사진이다. 도 27의 (C)는, 폭 W가 8㎛인 투명 도전막의 외관 사진이며, 도 27의 (D)는 폭 W가 16㎛인 투명 도전막의 외관 사진이다. 도 28은 도 27의 (A) 내지 (D)의 각 투명 도전막의 시트 저항에 있어서의 도핑 전과 도핑 후의 계산값 및 실측값을 나타낸 것이다. 도 28로부터, 폭 W를 좁게 함에 따라, 시트 저항의, 계산값으로부터의 괴리(저하량)가 커지는 것을 알 수 있었다. 도 29는 도 27의 (A) 내지 (D)의 각 투명 도전막의 캐리어 농도에 있어서의 도핑 전과 도핑 후의 실측값을 나타낸 것이다. 도 29로부터, 폭 W를 좁게 함에 따라, 캐리어 농도가 커지는 것을 알 수 있었다. 도 29에서는, 개구율을 일정하게 하고 있기 때문에, 도 29는 그래핀의 에지에서는 도핑양이 많아지는 경향이 있는 것을 시사하고 있다.

그런데, 개구율이 일정하면, 투명 도전막의 단면적(전류 통로의 단면적)도 일정해지므로, 시트 저항은 폭 W에 의존하지 않는다고 생각하는 것이 통상이다. 이러한 상식으로부터 보면, 도 28의 실측값은 이상하게 보인다. 그러나, 개구율이 일정해도, 폭 W를 좁게 함에 따라, 단위 면적당 그래핀의 에지 길이가 길어진다. 여기서, 도 29에서 시사되어 있는 바와 같이, 그래핀의 에지에서는 도핑양이 많아지는 경향이 있기 때문에, 단위 면적당 그래핀의 에지 길이가 길어짐에 따라, 단위 면적당 도핑양도 많아진다고 추정된다. 따라서, 개구율을 일정하게 한 다음, 폭 W를 좁게 하면, 시트 저항도 작아지므로, 도 28의 실측값의 경향은 지극히 당연하다고 할 수 있다.

도 30은 폭 W를 변화시켰을 때의, 시트 저항의 실측값을 소정의 값으로 규격화한 값(상대 시트 저항)을 나타낸 것이다. 도 30으로부터, 폭 W를 30㎛ 이상으로 하면, 상대 시트 저항의 값은 포화하는 것을 알 수 있었다. 또한, 폭 W가 0.015㎛(15㎚)일 때, 상대 시트 저항의 값이, 전술한 포화값과 동등해지는 것을 알 수 있었다. 또한, 폭 W가 0.03㎛(30㎚)일 때, 상대 시트 저항의 값이 최소로 되는 것을 알 수 있었다. 이상으로부터, 폭 W는 그래핀의 도전성을 고려하면, 0.01㎛(10㎚)보다도 크게 되어 있는 것이 바람직하고, 상대 시트 저항의 값의 포화값 이하로 되는 점을 고려하면, 0.015㎛(15㎚) 이상으로 되어 있는 것이 보다 바람직하다. 단, 제조 오차에 의한 편차를 고려하면, 폭 W는 0.03㎛(30㎚) 이상으로 되어 있는 것이 바람직하다. 상대 시트 저항의 값의 최저값이라고 하는 점에서는, 폭 W는 0.03㎛(30㎚)로 되어 있는 것이 바람직하다. 폭 W는 10㎚보다도 크고, 30㎛ 이하로 되어 있는 것이 바람직하다. 상대 시트 저항의 값이 포화값 이하로 되는 점에서는, 폭 W는 0.015㎛(15㎚) 이상, 30㎛ 이하로 되어 있는 것이 바람직하다. 또한, 제조 오차에 의한 편차를 고려하면, 폭 W는 0.03㎛(30㎚) 이상, 30㎛ 이하로 되어 있는 것이 보다 바람직하다.

<4. 응용예>

이어서, 상기 실시 형태 및 그 변형예에 관한 투명 도전막(1)의 응용예에 대해서 설명한다. 이하에서는, 투명 도전막(1)의 응용예로서, 투명 도전막(1)을 전극으로서 구비한 각종 전자 기기에 대해서 설명하기로 한다.

(제1 응용예)

도 31은, 제1 응용예에 관한 투명 히터(100)의 전개 사시도이다. 투명 히터(100)는, 발열용 전극으로서 투명 도전막(1)을 구비한 것이다. 투명 히터(100)는, 투명 기재(110)와, 투명 기재(130) 사이에, 전극(120)과, 전극(120)에 전기적으로 접속된 투명 도전막(1)을 구비하고 있다. 투명 기재(110) 및 투명 기재(130)는, 예를 들어 유리 기판을 포함한다.

투명 히터(100)에서는, 전극(120)으로부터 투명 도전막(1)에 대해서 전류가 흐름으로써, 투명 도전막(1)이 발열하고, 투명 도전막(1)으로부터 열이 방산된다. 이에 의해, 투명 히터(100)가 히터로서 기능한다. 여기서, 투명 기재(110), 투명 도전막(1) 및 투명 기재(130)는 모두, 광투과성의 부재로 구성되어 있기 때문에, 예를 들어 액정 표시 장치의 영상 표시면에 투명 히터(100)를 설치하는 것도 가능해진다. 그렇게 한 경우에는, 영상 표시를 방해하지 않고, 액정 표시 장치를 보온할 수 있으므로, 예를 들어 한랭지에서 액정 표시 장치를 사용할 때의 동작 온도 범위를 확장할 수 있다.

(제2 응용예)

도 32는 제2 응용예에 관한 터치 패널(200)의 단면도이다. 터치 패널(200)은, 저항막 방식이며, 손가락이나 펜 등으로 누른 화면의 위치를 전압 변화의 측정에 의해 검지하도록 되어 있다. 터치 패널(200)은, 검지 전극으로서 복수의 투명 도전막(1)을 구비한 것이다. 터치 패널(200)은, 예를 들어 표면에, 복수의 투명 도전막(1)이 형성된 투명 기재(210)와, 표면에 복수의 투명 도전막(1)이 형성된 투명한 가요성 기재(230)를, 투명 도전막(1)끼리가 서로 마주 향하도록 배치한 것이다. 투명 기재(210)측의 각 투명 도전막(1) 및 가요성 기재(230)측의 각 투명 도전막(1)은, 띠 형상의 형상으로 되어 있고, 투명 기재(210)측의 투명 도전막(1)과, 가요성 기재(230)측의 투명 도전막(1)은, 서로 직교하는 방향으로 연장되어 있다. 터치 패널(200)은, 또한 투명 기재(210)측의 투명 도전막(1)과, 가요성 기재(230)측의 투명 도전막(1) 사이에, 소정의 간극을 형성함과 함께 투명 도전막(1)끼리를 서로 절연하는 환상의 절연 프레임(220)과, 가요성 기재(230)를 손가락이나 펜 등으로 누르지 않고 있을 때에 투명 도전막(1)끼리가 서로 접촉하는 것을 방지하는 복수의 도트 스페이서(240)를 구비하고 있다.

터치 패널(200)에서는, 손가락이나 펜 등으로 가요성 기재(230)가 눌림으로써, 가요성 기재(230)측의 투명 도전막(1)이 만곡되므로, 그 만곡된 부분과, 투명 기재(210)측의 투명 도전막(1)이 서로 접촉하고, 접촉한 투명 도전막(1)에 전류가 흐른다. 이에 의해, 터치 패널(200)의 출력 전압에, 접촉 위치에 대응한 변동이 발생하므로, 그 전압 변동으로부터, 손가락이나 펜 등이 접촉한 위치를 검출할 수 있다. 여기서, 투명 기재(210), 투명 도전막(1) 및 가요성 기재(230)는, 투명한 부재로 구성되어 있으므로, 예를 들어 터치 패널(200)을 표시 장치의 영상 표시면에 설치하고, 터치 패널(200)을 입력 장치로서 사용하는 것도 가능해진다. 예를 들어, 표시 장치가, 특정한 기능과 관련지어진 아이콘을 영상 표시면에 표시시키고 있는 경우에, 터치 패널(200)로부터 입력된 신호로부터, 손가락이나 펜 등이 아이콘에 대응하는 위치에 접촉한 것을 검지했을 때는, 그 아이콘에 관련지어진 기능을 실행하도록 되어 있어도 된다.

(제3 응용예)

도 33의 (A)는, 제3 응용예에 관한 터치 패널(300)의 단면도이다. 터치 패널(300)은, 표면형 정전 용량 방식이며, 손가락으로 만진 화면의 위치를 정전 용량의 변화에 의해 검지하도록 되어 있다. 터치 패널(300)은, 검지 전극으로서 투명 도전막(1)을 구비한 것이다. 터치 패널(300)은, 예를 들어 표면에 투명 도전막(1)이 형성된 투명 기재(310)와, 투명 도전막(1)을 보호하는 보호막(320)을, 투명 도전막(1)과 보호막(320)이 서로 마주 향하도록 배치한 것이다. 터치 패널(300)은, 또한 도 33의 (B)에 도시한 바와 같이, 투명 도전막(1)의 네 코너에, 투명 도전막(1)에 전기적으로 접속된 전극(330)을 1개씩 구비하고 있다.

터치 패널(300)에서는, 투명 도전막(1)의 네 코너에 있는 전극(330)에 전압이 인가되어 있고, 그에 의해 패널 전체에 균일한 전계가 발생하고 있다. 이에 의해, 손가락이 표면에 닿으면, 터치 패널(300)의 정전 용량이 변화하고, 터치 패널(300)의 4개의 전극(330)에, 정전 용량의 변화에 대응한 전압이 출력되므로, 그 전압 변동으로부터, 손가락이 접촉한 위치를 검출할 수 있다. 여기서, 투명 기재(310), 투명 도전막(1) 및 보호막(320)은, 투명한 부재로 구성되어 있으므로, 예를 들어 터치 패널(300)을 표시 장치의 영상 표시면에 설치하고, 터치 패널(300)을 입력 장치로서 사용하는 것도 가능해진다.

(제4 응용예)

도 34의 (A)는, 제4 응용예에 관한 터치 패널(400)의 단면도이다. 터치 패널(400)은, 투영형 정전 용량 방식이며, 표면에 손가락을 가까이 했을 때의 전계의 변화를 정전 용량의 변화에 의해 검지하도록 되어 있다. 터치 패널(400)은, 검지 전극으로서 복수의 투명 도전막(1)을 구비한 것이다. 터치 패널(400)은, 예를 들어 표면에 복수의 투명 도전막(1)이 형성된 투명 기재(410)와, 표면에 복수의 투명 도전막(1)이 형성된 보호막(430)을, 투명 도전막(1)끼리가 서로 마주 향하도록 배치한 것이다. 터치 패널(400)은, 또한 투명 기재(410)측의 투명 도전막(1)과, 보호막(430)측의 투명 도전막(1) 사이에, 투명 도전막(1)끼리를 서로 절연하는 투명한 절연층(420)을 구비하고 있다. 투명 기재(410)측의 각 투명 도전막(1)과, 보호막(430)측의 각 투명 도전막(1)은, 도 34의 (B)에 도시한 바와 같이, 띠 형상의 형상으로 되어 있고, 투명 기재(410)측의 투명 도전막(1)과, 보호막(430)측의 투명 도전막(1)은, 서로 교차하는 방향으로 연장되어 있다.

터치 패널(400)에서는, 투명 도전막(1)에 전압이 인가되어 있고, 그에 의해 패널 전체에 균일한 전계가 발생하고 있다. 이에 의해, 손가락이 표면에 가까이 했을 때의 전계의 변화가 정전 용량의 변화로서 나타나고, 투명 도전막(1)에, 정전 용량의 변화에 대응한 전압이 출력되므로, 그 전압 변동으로부터, 손가락이 접촉한 위치를 검출할 수 있다. 여기서, 투명 기재(410), 투명 도전막(1), 절연층(420) 및 보호막(430)은, 투명한 부재로 구성되어 있으므로, 예를 들어 터치 패널(400)을 표시 장치의 영상 표시면에 설치하고, 터치 패널(400)을 입력 장치로서 사용하는 것도 가능해진다.

(제5 응용예)

도 35는 제5 응용예에 관한 태양 전지(500)의 단면도이다. 태양 전지(500)는, 전극으로서 투명 도전막(1)을 구비한 것이다. 태양 전지(500)는, 예를 들어CIGS(동(Copper), 인듐(Indium), 갈륨(Gallium) 및 셀레늄(Selenium))를 원료로 하는 화합물 반도체 등을 광전 변환층(530)으로서 구비한 것이다. 또한, 광전 변환층(530)은, 상기 구성에 한정되는 것은 아니고, 요오드 산화 환원쌍을 포함하는 전해액 및 색소 흡착 산화 티타늄으로 구성되어 있어도 된다. 태양 전지(500)는, 예를 들어 광전 변환층(530)을, 표면에 전극(520)이 형성된 기재(510)와, 표면에 투명 도전막(1)이 형성된 보호막(540) 사이에 끼워 넣은 구조로 되어 있다. 태양 전지(500)는, 예를 들어 기재(510) 및 보호막(540)을, 전극(520) 및 투명 도전막(1)이 서로 마주 향하도록 배치한 것이다.

태양 전지(500)에서는, 광이 조사되고 있는 동안, 광전 변환층(530)에 있어서 전류가 발생한다. 이에 의해, 광을 전기로 변환할 수 있다.

(제6 응용예)

도 36은 제6 응용예에 관한 유기 EL 장치(600)의 단면도이다. 유기 EL 장치(600)는 전극으로서 투명 도전막(1)을 구비한 것이다. 유기 EL 장치(600)는, 예를 들어 유기층(620)에 전류가 주입됨으로써 유기층(620)을 발광시키는 것이며, 유기층(620)으로부터 발해진 광을 영상 표시나 조명광으로서 이용하도록 되어 있다. 유기 EL 장치(600)는 예를 들어 유기층(620)을, 표면에 투명 도전막(1)이 형성된 기재(610)와, Mg/Al 등으로 구성된 금속 전극(630)이 표면에 형성된 기재(640) 사이에 끼워 넣은 구조로 되어 있다. 유기 EL 장치(600)는, 예를 들어 기재(610)측의 투명 도전막(1)과, 기재(640)측의 금속 전극(630)이 서로 마주 향하도록 배치한 것이다. 유기층(620)은, 예를 들어 전자와 정공의 재결합에 의한 발광하는 발광층과, 발광층에의 정공 수송 효율을 높이는 정공 수송층과, 발광층에의 전자 수송 효율을 높이는 전자 수송층을 갖고 있다.

유기 EL 장치(600)에서는, 유기층(620)에 주입된 전류량에 따른 휘도로 발광층이 발광한다. 이에 의해, 발광층으로부터 발해진 광을 영상 표시나 조명광으로서 이용할 수 있다.

(제7 응용예)

도 37은 제7 응용예에 관한 액정 장치(700)의 단면도이다. 액정 장치(700)는 전극으로서 투명 도전막(1)을 구비한 것이다. 액정 장치(700)는 액정 패널(710)과, 액정 패널(710)을 배면으로부터 조명하는 백라이트(720)를 구비하고 있다. 액정 패널(710)은, 예를 들어 액정층(750)에 전압이 인가됨으로써 액정층(750)에 입사한 광을 변조하는 것이며, 액정층(750)에서 변조된 광을 영상 표시나 조명광으로서 이용하도록 되어 있다. 액정 패널(710)은, 예를 들어 액정층(750)을, 표면에 복수의 투명 도전막(1)이 형성된 기재(740)와, 표면 전체에 투명 도전막(1)이 형성된 기재(760) 사이에 끼워 넣은 구조로 되어 있다. 기재(740)측의 각 투명 도전막(1)이 화소 전극을 구성하고 있다. 액정 패널(710)은, 기재(740) 및 기재(760)를, 투명 도전막(1)끼리가 서로 마주 향하도록 배치한 것이다. 액정 패널(710)은 또한, 기재(740)의 외측에 편광판(730)을 갖고 있으며, 기재(760)의 외측에 편광판(770)을 갖고 있다.

액정 장치(700)에서는, 액정층(750)에 인가된 전압에 따라, 백라이트(720)로부터의 광이 변조된다. 이에 의해, 액정층(750)에서 변조된 광을 영상 표시나 조명광으로서 이용할 수 있다.

(제8 응용예)

도 38은 제8 응용예에 관한 전자 페이퍼(800)의 단면도이다. 전자 페이퍼(800)는, 전극으로서 투명 도전막(1)을 구비한 것이다. 전자 페이퍼(800)는, 화소 전극(도시하지 않음)에 접속된 복수의 TFT를 갖는 TFT 기판(810)과, TFT 기판(810)측의 표면 전체에 투명 도전막(1)을 갖는 기재(830)와, TFT 기판(810)와 투명 도전막(1) 사이에 배치된 전기 영동층(820)을 구비하고 있다. 전기 영동층(820)은, 예를 들어 백색과 흑색의 입자가 들어간 마이크로 캡슐이 면 내에 배치된 구성으로 되어 있다. 흰 입자는 플러스로, 검은 입자는 마이너스로 대전되어 있다. 그 때문에, 전기 영동층(820)은, 화소 전극에 플러스 또는 마이너스의 전압이 인가됨으로써, 표면으로 끌어 당기는 입자를 전환할 수 있도록 되어 있다. 전기 영동층(820)은, 상기 구성에 한정되는 것은 아니고, 예를 들어 면 내를 복수의 방으로 구획하는 구획벽을 갖고, 각 방에, 백색과 흑색의 입자가 들어간 구성으로 되어 있어도 된다.

전자 페이퍼(800)에서는, 전기 영동층(820)에 인가된 전압에 따라, 흰 입자와 검은 입자의 위치가 변화한다. 이에 의해, 전기 영동층(820)에 입사한 외광이 흰 입자에서 반사되거나, 검은 입자에 흡수되거나 함으로써, 영상 표시가 행해진다.

이상, 실시 형태 및 그 변형예, 실시예 및 응용예를 들어, 본 기술을 설명하였는데, 본 기술은, 예를 들어 이하와 같은 구성을 취할 수 있다.

(1)

그래핀을 포함하는 제1 영역과, 상기 제1 영역으로 둘러싸임과 함께 상기 제1 영역보다도 광투과율이 높은 제2 영역을 포함하는 1층의 제1 도전성 그래핀 시트를 구비한

투명 도전막.

(2)

상기 제2 영역은, 공극, 산화 그래핀, 투명 중합체 재료 및 무기 재료 중 적어도 1종류를 포함하는

(1)에 기재된 투명 도전막.

(3)

상기 제2 영역은, 공극을 포함해서 이루어지고,

상기 공극은, 개구 및 절결 중 적어도 한쪽을 포함하는

(1) 또는 (2)에 기재된 투명 도전막.

(4)

상기 제1 영역은, 도핑에 의한 수식 영역을 갖는 (1) 내지 (3) 중 어느 하나에 기재된 투명 도전막.

(5)

상기 제1 영역의 최협부의 폭이, 10㎚보다도 크게 되어 있는

(1) 내지 (4) 중 어느 하나에 기재된 투명 도전막.

(6)

상기 제1 영역의 최협부의 폭이, 15㎚ 이상으로 되어 있는

(1) 내지 (4) 중 어느 하나에 기재된 투명 도전막.

(7)

상기 제1 영역의 최협부의 폭이, 30㎚ 이상으로 되어 있는

(1) 내지 (4) 중 어느 하나에 기재된 투명 도전막.

(8)

상기 제2 영역의 레이아웃은, ㎛² 오더 단위의 영역에 있어서 규칙성을 갖는

(5) 내지 (7) 중 어느 하나에 기재된 투명 도전막.

(9)

상기 제1 도전성 그래핀 시트의 광투과율이 97.7% 이상으로 되어 있는

(1) 내지 (8) 중 어느 하나에 기재된 투명 도전막.

(10)

상기 투명 도전막은,복수의 제1 도전성 그래핀 시트를 구비한

(1) 내지 (9) 중 어느 하나에 기재된 투명 도전막.

(11)

각 제1 도전성 그래핀 시트의 제2 영역은, 서로 정면으로 마주 대하지 않도록 레이아웃되어 있는

(10)에 기재된 투명 도전막.

(12)

각 제1 도전성 그래핀 시트의 제2 영역은, 서로 정면으로 마주 대하고 있는

(10)에 기재된 투명 도전막.

(13)

그래핀을 포함해서 이루어지고, 또한 개구를 갖지 않는 1층의 제2 도전성 그래핀 시트를 더 구비한

(1) 내지 (12) 중 어느 하나에 기재된 투명 도전막.

(14)

발열용 전극으로서 투명 도전막을 구비하고,

상기 투명 도전막은,

그래핀을 포함하는 제1 영역과, 상기 제1 영역으로 둘러싸임과 함께 상기 제1 영역보다도 광투과율이 높은 제2 영역을 포함하는 1층의 제1 도전성 그래핀 시트를 갖는

히터.

(15)

전극으로서 투명 도전막을 구비하고,

상기 투명 도전막은,

터치 패널.

(16)

전극으로서 투명 도전막을 구비하고,

상기 투명 도전막은,

태양 전지.

(17)

전극으로서 투명 도전막을 구비하고,

상기 투명 도전막은,

유기 EL 장치.

(18)

전극으로서 투명 도전막을 구비하고,

상기 투명 도전막은,

액정 장치.

(19)

전극으로서 투명 도전막을 구비하고,

상기 투명 도전막은,

전자 페이퍼.

본 출원은, 일본 특허청에 있어서 2011년 3월 28일에 출원된 일본 특허 출원 번호 2011-070355호 및 2012년 1월 19일에 출원된 일본 특허 출원 번호 2012-009460을 기초로 해서 우선권을 주장하는 것이며, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.

Claims

그래핀을 포함하는 제1 영역과, 상기 제1 영역으로 둘러싸임과 함께 상기 제1 영역보다도 광투과율이 높은 제2 영역을 포함하는 1층의 제1 도전성 그래핀 시트를 구비한, 투명 도전막.
제1항에 있어서,
상기 제2 영역은, 공극, 산화 그래핀, 투명 중합체 재료 및 무기 재료 중 적어도 1종류를 포함하는, 투명 도전막.
제2항에 있어서,
상기 제2 영역은, 공극을 포함하고,
상기 공극은, 개구 및 절결 중 적어도 한쪽을 포함하는, 투명 도전막.
제1항에 있어서,
상기 제1 영역은, 도핑에 의한 수식 영역을 갖는, 투명 도전막.
제2항에 있어서,
상기 제1 영역의 최협부의 폭이 10㎚보다도 큰, 투명 도전막.
제2항에 있어서,
상기 제1 영역의 최협부의 폭이 15㎚ 이상인, 투명 도전막.
제2항에 있어서,
상기 제1 영역의 최협부의 폭이 30㎚ 이상인, 투명 도전막.
제5항에 있어서,
상기 제2 영역의 레이아웃은, ㎛² 오더 단위의 영역에 있어서 규칙성을 갖는, 투명 도전막.
제1항에 있어서,
상기 제1 도전성 그래핀 시트의 광투과율이 97.7% 이상인, 투명 도전막.
제1항에 있어서,
상기 투명 도전막은, 복수의 제1 도전성 그래핀 시트를 구비한, 투명 도전막.
제10항에 있어서,
각 제1 도전성 그래핀 시트의 제2 영역은, 서로 정면으로 마주 대하지 않도록 레이아웃되어 있는, 투명 도전막.
제10항에 있어서,
각 제1 도전성 그래핀 시트의 제2 영역은, 서로 정면으로 마주 대하고 있는, 투명 도전막.
제1항에 있어서,
그래핀을 포함하고, 또한 개구를 갖지 않는 1층의 제2 도전성 그래핀 시트를 더 구비한, 투명 도전막.
발열용 전극으로서 투명 도전막을 구비하고,
상기 투명 도전막은,
그래핀을 포함하는 제1 영역과, 상기 제1 영역으로 둘러싸임과 함께 상기 제1 영역보다도 광투과율이 높은 제2 영역을 포함하는 1층의 제1 도전성 그래핀 시트를 갖는, 히터.
전극으로서 투명 도전막을 구비하고,
상기 투명 도전막은,
그래핀을 포함하는 제1 영역과, 상기 제1 영역으로 둘러싸임과 함께 상기 제1 영역보다도 광투과율이 높은 제2 영역을 포함하는 1층의 제1 도전성 그래핀 시트를 갖는, 터치 패널.
전극으로서 투명 도전막을 구비하고,
상기 투명 도전막은,
그래핀을 포함하는 제1 영역과, 상기 제1 영역으로 둘러싸임과 함께 상기 제1 영역보다도 광투과율이 높은 제2 영역을 포함하는 1층의 제1 도전성 그래핀 시트를 갖는, 태양 전지.
전극으로서 투명 도전막을 구비하고,
상기 투명 도전막은,
그래핀을 포함하는 제1 영역과, 상기 제1 영역으로 둘러싸임과 함께 상기 제1 영역보다도 광투과율이 높은 제2 영역을 포함하는 1층의 제1 도전성 그래핀 시트를 갖는, 유기 EL 장치.
전극으로서 투명 도전막을 구비하고,
상기 투명 도전막은,
그래핀을 포함하는 제1 영역과, 상기 제1 영역으로 둘러싸임과 함께 상기 제1 영역보다도 광투과율이 높은 제2 영역을 포함하는 1층의 제1 도전성 그래핀 시트를 갖는, 액정 장치.
전극으로서 투명 도전막을 구비하고,
상기 투명 도전막은,
그래핀을 포함하는 제1 영역과, 상기 제1 영역으로 둘러싸임과 함께 상기 제1 영역보다도 광투과율이 높은 제2 영역을 포함하는 1층의 제1 도전성 그래핀 시트를 갖는, 전자 페이퍼.