JP2007298627A - 表示装置およびその製造方法 - Google Patents

Abstract

【課題】カラーフィルターと半導体回路を形成した基板の位置合わせを容易にする表示装置のおよび製造方法を提供する。
【解決手段】反射型ディスプレイ表示要素と、カラーフィルター層を形成した第一の基材との間に、透明な半導体回路を形成した第二の基材を配置する。
透明な半導体回路を用いることで視認性を失わず、カラーフィルターと反射型ディスプレイ表示要素の間に半導体回路を配置することができ、カラーフィルターと半導体回路の位置合わせが容易となる。
【選択図】図１

Description

本発明は、反射型表示装置の構造およびその製造方法に関するものである。

一般に電子デバイスの駆動用トランジスタとして、アモルファスシリコンや多結晶シリコン等を用いた薄膜トランジスタが用いられてきた。
しかしながら、アモルファスシリコンや多結晶シリコンは不透明であり、また可視光領域において光感度を持つため、遮光膜が必要となる。
そのため薄膜トランジスタやその配線等の半導体回路（以下、半導体回路とよぶ）は視認性の問題となるためディスプレイ観察側から見るとディスプレイ表示要素の裏側に設置されてきた。（特許文献１参照）

反射型液晶表示装置や電気泳動表示装置等の反射型の表示装置のカラー化においては一般的にはカラーフィルターが用いられるが、上記の理由により、カラーフィルターと半導体回路の間に液晶封入層や電気泳動粒子層が形成される。

特開２００６−１３４３３号公報

しかしながら、この位置にカラーフィルターおよび半導体回路基板が形成されると、例えば液晶の場合は、液晶を封入した後、半導体回路とカラーフィルターを位置合わせする必要があり、高い精度を得るためには困難が伴い、コスト上昇や歩留まり低下の原因となっている。

本発明の課題は、半導体回路とカラーフィルターの位置合わせが容易な表示装置を提供することにある。

請求項１の発明は、第一の基材と、該第一の基材上に形成されたカラーフィルター層と、該カラーフィルター層上に形成された第二の基材と、該第二の基材上に形成された半導体回路と、該半導体回路上に形成された反射型ディスプレイ表示要素とからなる表示装置であって、
前記半導体回路は、ソース電極、ドレイン電極、ゲート電極、半導体活性層、ゲート絶縁膜および半導体活性層に電気的に接続する導電性材料からなる配線を有し、
前記ソース電極、前記ドレイン電極、前記ゲート電極、前記半導体活性層、前記ゲート絶縁膜および前記導電性材料が透明であることを特徴とする表示装置である。

半導体回路に透明な材料を用いることで、該半導体回路を設けた第二の基材をカラーフィルター層を形成した第一の基材と反射型ディスプレイ表示要素の間に配置できるようになり、カラーフィルターと半導体回路の位置合わせが容易となる。

請求項２記載の発明は、前記半導体活性層が金属酸化物を主成分とする材料からなることを特徴とする請求項１に記載の表示装置である。

金属酸化物半導体を使用することで透明でかつ優れた特性を持つ薄膜トランジスタを実現できる。

請求項３記載の発明は、前記半導体活性層が有機物を主成分とする材料からなることを特徴とする請求項１に記載の表示装置である。

有機物を主成分とする材料を用いることで透明でかつ優れた特性を持つ薄膜トランジスタを実現できる。

請求項４記載の発明は、第一の基材上にカラーフィルター層を形成するカラーフィルター層形成工程と、
第二の基材上に半導体回路を形成する半導体回路形成工程と、
前記カラーフィルター層上に、前記半導体回路が形成された前記第二の基材を積層する第二の基材積層工程と、
前記半導体回路上に、反射型ディスプレイ表示要素を積層する工程を有する請求項１に記載の表示装置の製造方法であって、
前記第二の基材積層工程が、前記カラーフィルター層と前記半導体回路を位置合わせすることを特徴とする表示装置の製造方法である。

このような製造方法をとることで、カラーフィルターと薄膜トランジスタの位置合わせが容易になり、製造コストを下げることができる。

実質的に透明な薄膜トランジスタおよび該薄膜トランジスタと電気的接点を有する実質的に透明な導電性材料によって構成した配線からなる半導体回路を透明基材に形成し、反射型ディスプレイ表示要素とカラーフィルターを形成した基材の間に配置することで、カラーフィルターと半導体回路の位置合わせが容易で製造コストの安い反射型表示装置を実現できる。

本発明の実施形態を図示して説明するが、本発明はこれらに限定されるものではない。
図１に本発明の一実施形態を示す。
この図は本発明の反射型表示装置のほぼ１画素分の部分断面図である。

カラーフィルターを形成する第一の基材５および実質的に透明な半導体回路を形成する第二の基材３は双方ともに実質的に透明でなければならない。
ここで透明とは可視光である波長領域４００ｎｍ〜７００ｎｍの範囲内で透過率が７０％以上であることである。
また、半導体回路が形成される第二の基材３は絶縁性の基材でなければならない。
ここで、第一の基材と第二の基材は同じ材料であっても構わないし、異なる材料であっても構わない。
具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英等を使用することができる。
これらは単独の基材として使用してもよいが、二種以上を積層した複合基材を使用することもできる。また基材が有機物フィルムである場合は、素子の耐久性を上げるために透明なガスバリア層を形成することも好ましい。

ガスバリア層としてはＡｌ２Ｏ３、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＳｉＣ、ダイヤモンドライクカーボン（ＤＬＣ）などが上げられるがこれらに限定されるものではない。
またこれらのガスバリア層は二層以上積層して使用することもできる。
またガスバリア層は有機物フィルム基板の片面だけに付与してもよいし、両面に付与しても構わない。
ガスバリア層は蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法、ゾルゲル法などで形成されるが、これらに限定されるものではない。

本発明のゲート電極、ソース電極、ドレイン電極、補助コンデンサー電極、画素電極、走査線電極、信号線電極には、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）等の酸化物材料が好適に用いられる。
またこの酸化物材料に不純物をドープすることも導電率を上げるために好ましい。
例えば、酸化インジウムにスズ（Ｓｎ）やモリブデン（Ｍｏ）、チタン（Ｔｉ）をドープしたもの、酸化スズにアンチモン（Ｓｂ）やフッ素（Ｆ）をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウム（Ｇａ）をドープしたものなどである。
この中では特に酸化インジウムにスズ（Ｓｎ）をドープした酸化インジウムスズ（通称ＩＴＯ）が高い透明性と低い抵抗率のために特に好適に用いられる。
また、上記導電性酸化物材料とＡｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇ、Ｌｉなどの金属を複数積層したものも使用できる。
この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜／金属薄膜／導電性酸化物薄膜の順に積層した３層構造が特に好適に用いられる。
また、金属薄膜層での光反射や光吸収が表示装置の視認性を妨げないために金属薄膜層はできる限り薄くすることが好ましい。
具体的には１ｎｍ以上２０ｎｍ以下であることが望ましい。
また、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料も好適に用いることができる。

ゲート電極、ソース電極、ドレイン電極、補助コンデンサー電極、画素電極、走査線電極、信号線電極は全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにゲート電極と補助コンデンサー電極、ソース電極とドレイン電極は同一の材料であることがより望ましい。
これらの透明電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されるものではない。

本発明の表示装置に用いる実質的に透明な半導体活性層としては酸化物半導体材料、もしくは有機物半導体材料が好適に使用できる。
酸化物半導体材料は亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン（ＷＯ）、酸化亜鉛ガリウムインジウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等公知の材料が挙げられるがこれらに限定されるものではない。
これらの材料は透明であり、バンドギャップが２．８ｅＶ以上、好ましくはバンドギャップが３．２ｅＶ以上であることが望ましい。
これらの材料の構造は単結晶、多結晶、微結晶、結晶／アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。

半導体層の膜厚は少なくとも２０ｎｍ以上が望ましい。
酸化物半導体層はスパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタ法、パルスレーザー堆積法、真空蒸着法、ＣＶＤ法である。

スパッタ法ではＲＦマグネトロンスパッタ法、ＤＣスパッタ法、真空蒸着では加熱蒸着、電子ビーム蒸着、イオンプレーティング法、ＣＶＤ法ではホットワイヤーＣＶＤ法、プラズマＣＶＤ法などが挙げられるがこれらに限定されるものではない。

有機物半導体材料としては、ペンタセンやテトラセンなどのアセン類、ナフタレンテトラカルボン酸二無水物（ＮＴＣＤＡ）やナフタレンテトラカルボン酸ジイミド（ＮＴＣＤＩ）、あるいはポリチオフェンやポリアニリン、ポリ−ｐ−フェニレンビニレン、ポリアセチレン、ポリジアセチレン、ポリチエニレンビニレンといった共役高分子を挙げることができるが、これらに限定されるものではない。

これらの材料は実質的に透明であり、バンドギャップが２．８ｅＶ以上、好ましくはバンドギャップが３．２ｅＶ以上であることが望ましい。
これらの有機半導体材料は、スクリーン印刷、反転印刷、インクジェット法、スピンコート、ディプコート、蒸着法等で形成されるが、これらに限定されるものではない。

本発明で用いられる薄膜トランジスタのゲート絶縁膜８に用いる材料は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド（ＳｉＮｘＯｙ）、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。

ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は１０^１１Ωｃｍ以上、望ましくは１０^１４Ωｃｍ以上であることが好ましい。

絶縁層は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。

絶縁層の厚さは５０ｎｍ〜２ｎｍであることが望ましい。
これらのゲート絶縁膜は単層として用いても構わないし、複数の層を積層したものを用いても構わないし、また膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。

本発明で用いられる薄膜トランジスタの構成は特に限定されない。
ボトムコンタクト型、トップコンタクト型のどちらであっても構わない。
ただし有機半導体を用いる場合は、ゲート電極、ゲート絶縁膜、ソース電極およびドレイン電極、有機半導体の順に素子を作成するボトムコンタクト型が望ましい。
なぜなら、有機半導体を形成してから次工程のプラズマプロセスなどに有機半導体を曝すと半導体層がダメージを受けるからである。

また、本発明で用いられる薄膜トランジスタ上に層間絶縁膜１２を設けさらにその上にドレイン電極と電気的に接続されている画素電極１３を設けることで、開口率を高くすることは好適に行われる。

層間絶縁膜１２としては絶縁性で実質的に透明であれば特に限定されない。
例えば、酸化シリコン、窒化シリコン、シリコンオキシナイトライド（ＳｉＮｘＯｙ）、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。

層間絶縁膜はゲート絶縁膜と同じ材料であっても構わないし、異なる材料であっても構わない。
これらの層間絶縁膜は単層として用いても構わないし、複数の層を積層したものを用いても構わない。

またボトムゲート構造の素子の場合は半導体活性層の上を覆うような保護膜を設けることも好ましい。
保護膜を用いることで、半導体活性層が湿度などで経時変化を受けたり、層間絶縁膜から影響を受けたりすることを防ぐことができる。

保護膜として酸化シリコン、窒化シリコン、シリコンオキシナイトライド（ＳｉＮｘＯｙ）、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール、フッ素系樹脂等が挙げられるがこれらに限定されるものではない。
これらの保護膜は単層として用いても構わないし、複数の層を積層したものを用いても構わない。

本発明の画素電極は薄膜トランジスタのドレイン電極と電気的に接続していなければならい。
具体的には、層間絶縁膜をスクリーン印刷などの方法でパターン印刷してドレイン電極の部分に層間絶縁膜を設けない方法などや、層間絶縁膜を全面に塗布し、そのあとレーザービーム等相関絶縁膜に穴を空ける方法などが挙げられる。

本発明で用いられるカラーフィルター４は赤色フィルター（Ｒ）、緑色フィルター（Ｇ）、青色カラーフィルター（Ｂ）の３種類、もしくは赤色フィルター（Ｒ）、緑色フィルター（Ｇ）、青色カラーフィルター（Ｂ）、白色カラーフィルター（Ｗ）から形成されていることが好ましいがこれらに限定されるものではない。
前記カラーフィルター着色層はその各色フィルター（Ｒ、Ｇ、ＢまたはＲ、Ｇ、Ｂ、Ｗ）をそれぞれ所定幅の線条（ストライプ）マトリクス状、または所定サイズの矩形マトリクス状等、適宜パターン状にパターニングされている。また着色パターン形成後に、着色パターンを保護し、カラーフィルター層の凸凹を小さくするために、カラーフィルター層上に透明なオーバーコートが好適に設けられる。

本発明の反射型ディスプレイ表示要素としては、液晶を封入した反射型液晶表示装置、分散媒溶液と電荷を帯びた電気泳動粒子とを充填した電気泳動表示装置、分散媒溶液に分散された電荷を帯びた表面領域を有する回転粒子を充填した回転粒子表示装置、気体中に固体状物質が分散質として安定に浮遊するエアロゾル状態で高流動性を示す粉流体を封入した粉流体を移動させる電子粉流体方式表示装置等が挙げられるがこれらに限定されるものではない。

また、本発明の反射型ディスプレイ表示要素は視認する側からみて薄膜トランジスタの裏に設けられているため、本発明の反射型ディスプレイ表示要素に付与される共通電極は透明導電膜であっても構わないし、また不透明な電極であっても構わない。
具体的には酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）等の酸化物材料やＡｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇ、Ｌｉ、Ｎｉ、ＮｉＣｒなどの金属などがあげられるが、価格が安く導電性の高いＡｌが特に好適に用いられる。

また、これらを複数組み合わせたものも好適に用いられる。
また、同様の理由から反射型ディスプレイ表示要素を構成する基材は透明であっても透明でなくても構わない。
また、可撓性基材であっても可撓性基材でなくても構わない。
具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ＹＳＺ（イットリア安定化ジルコニア単結晶）、紙等を使用することができる。

これらは単独の基材として使用してもよいが、二種以上を積層した複合基材を使用することもできる。

また、反射型ディスプレイ表示要素の基材に導電性の材料を用いて共通電極として代用することも可能である。
具体的には薄ＳＵＳ板、アルミフォイル、薄銅板などがあげられる。
このように反射型ディスプレイ表示要素の基材として導電性材料を用いる場合は基材のディスプレイを設けない側に絶縁層もしくは絶縁材料を付与することが望ましい。

本発明の実施例を、図面を用いて説明する。
図１および図２に本実施例の断面図を示す。
図１は本実施例の反射型表示装置のほぼ１画素分の部分断面図、図２は本実施例の反射型表示装置の概略断面図である。

第一の基材５としてコーニング社製無アルカリガラス１７３７（厚さ０．５ｍｍ）を用いその上にＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルター層４を形成した。

続いて、第二の基材３として同様にコーニング社製無アルカリガラス１７３７（厚さ０．５ｍｍ）の上にＩＴＯ薄膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成した。

その後、該ＩＴＯ薄膜を所望の形状にパターニングし、ゲート電極６および補助コンデンサー電極７とした。

さらにその上に窒化シリコン（Ｓｉ３Ｎ４）のターゲットを用いてＲＦスパッタ法でＳｉＯＮ薄膜を１５０ｎｍ形成し、ゲート絶縁膜８とした。さらにその上に半導体活性層１１として、ＩｎＧａＺｎＯ４ターゲットを用いアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜をＲＦスパッタ法で４０ｎｍ形成し、所望の形状にパターニングした。

その上に、レジストを塗布し、乾燥、現像を行った後、ＩＴＯ膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成し、リフトオフを行いソース電極９およびドレイン電極１０とした。

さらに、印刷法を用いてアクリル系樹脂をパターン印刷し、層間絶縁膜１２を形成した。

最後に、ＩＴＯ膜をマグネトロンスパッタ法で５０ｎｍ成膜しパターニングを行い、画素電極１３とした。
各膜の作成条件を表１に示す。

こうして作成された透明な半導体回路とカラーフィルターを位置合わせを行いながら、図２のように配置した。

さらに、該薄膜トランジスタの画素電極の上に配向膜２２を塗布した。

共通電極としてＩＴＯ薄膜を７０ｎｍ成膜したコーニング社製無アルカリガラス１７３７（厚さ０．５ｍｍ）上に配向膜２４を塗布して半導体回路を形成した基材を、スペーサーを介して配置し、その後そのスペーサー間に液晶を封入した。

最後に、カラーフィルターの前面に位相差版２０と偏光板２１を配置して実施例１の表示装置を作製した。

図１および図３に本実施例の断面図を示す。
図１は本実施例の反射型表示装置のほぼ１画素分の部分断面図、図３は本実施例の反射型表示装置の概略断面図である。
第一の基材５としてコーニング社製無アルカリガラス１７３７（厚さ０．５ｍｍ）を用いその上にＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルター層４を形成した。

続いて、第二の基材３として同様にＰＥＮフィルム（帝人社製Ｑ６５、厚さ１００μｍ）の上にＩＴＯ薄膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成した。

その後、ＩＴＯを所望の形状にパターニングし、ゲート電極６および補助コンデンサー電極７とした。
さらにその上に窒化シリコン（Ｓｉ３Ｎ４）のターゲットを用いてＲＦスパッタ法でＳｉＯＮ薄膜を１５０ｎｍ形成し、ゲート絶縁膜８とした。その上に半導体活性層１１としてＩｎＧａＺｎＯ４ターゲットを用いアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜をＲＦスパッタ法で４０ｎｍ形成し、パターニングを行った。その上に、レジストを塗布し、乾燥、現像を行った後、ＩＴＯ膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成し、リフトオフを行いソース電極９およびドレイン電極１０とした。

さらに、印刷法を用いてエポキシ系樹脂をパターン印刷し、層間絶縁膜１２を形成した。

最後に、ＤＣマグネトロンＩＴＯを１００ｎｍ成膜しパターニングを行い、画素電極１３とした各膜の作成条件を表２に示す。

こうして作成された実質的に透明な半導体回路とカラーフィルターを、位置合わせを行いながら、図３のように配置した。

さらに、該薄膜トランジスタの画素電極の上に配向膜２２を塗布した。
導電性基材２７としてアルミフォイル（厚さ２５μｍ）を用い、アルミフォイル上に配向膜２４を塗布して半導体回路を形成した基材を、スペーサーを介して配置し、その後そのスペーサー間に液晶を封入した。

最後に、カラーフィルターの前面に位相差版２０と偏光板２１を配置して実施例２の表示装置を作製した。

図４および図５に本実施例の断面図を示す。
図４は本実施例の反射型表示装置のほぼ１画素分の部分断面図、図５は本実施例の反射型表示装置の概略断面図である。

第一の基材５としてコーニング社製無アルカリガラス１７３７（厚さ０．５ｍｍ）を用いその上にＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）のカラーフィルター層４を形成した。
続いて、第二の基材３として同様にＰＥＮフィルム（帝人社製Ｑ６５厚さ１００μｍ）の上にＩＴＯ薄膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成した。

その後、ＩＴＯを所望の形状にパターニングし、ゲート電極６および補助コンデンサー電極７とした。
さらにその上に窒化シリコン（Ｓｉ３Ｎ４）のターゲットを用いてＲＦスパッタ法でＳｉＯＮ薄膜を１５０ｎｍ形成し、ゲート絶縁膜８とした。

その上に、ＩＴＯ膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成し、パターニングを行いソース電極９およびドレイン電極１０とした。

その後、ペンタセンを厚さ５０ｎｍ蒸着法にて形成し半導体活性層１１とした。

さらに、印刷法を用いてエポキシ系樹脂をパターン印刷し、層間絶縁膜１２を形成した。

最後に、ＩＴＯをＤＣマグネトロンスパッタ法で１００ｎｍ成膜しパターニングを行い、画素電極１３とした。
各膜の作成条件を表３に示す。

こうして作成された実質的に透明な半導体回路とカラーフィルターを、位置合わせを行いながら、図５のように配置した。

次に、ＰＥＮフィルム（帝人社製Ｑ６５厚さ１００μｍ）の上に蒸着法でＡｌ電極３７を５０ｎｍ、引き続き蒸着法でＹ２Ｏ３からなる絶縁膜２（３６）を１５０ｎｍ形成し、その上にリブ３３を配置し、薄膜トランジスタ２と同じ大きさで仕切られたスペースを作製した。

そのスペース内へ負に摩擦帯電した白色着色粒子３４および正に摩擦帯電した黒色着色粒子３５を入れて、上記の半導体回路と位置合わせをして貼り合わせて、実施例３の表示装置を作製した。

実施例１、実施例２、実施例３で示したように、透明な半導体回路を透明基材に形成し、反射型ディスプレイ表示要素とカラーフィルターを形成した基材の間に配置することで、カラーフィルターと半導体回路の位置合わせが容易で製造コストの安い反射型表示装置を実現できる。
上記は一例であり、当業者であれば上記説明に基づいて種々の改良や変更が可能であることは明らかであろう。

本発明の表示装置のほぼ１画素分の部分断面図である。 本発明の実施例による反射型表示装置の概略断面図である。 本発明の実施例による反射型表示装置の概略断面図である。 本発明の実施例による反射型表示装置のほぼ１画素分の部分断面図である。 本発明の実施例による反射型表示装置の概略断面図である。

符号の説明

１． 反射型ディスプレイ表示要素
２． 実質的に透明な半導体回路
３． 第二の基材
４． カラーフィルター
５． 第一の基材
６． ゲート電極
７． 補助コンデンサー電極
８． ゲート絶縁膜
９． ソース電極
１０． ドレイン電極
１１． 半導体活性層
１２． 層間絶縁膜
１３． 画素電極
２０． 位相差板
２１． 偏光膜
２２． 配向膜１
２３． 液晶
２４． 配向膜２
２５． 共通電極
２６． 反射型ディスプレイ表示要素用基材
２７． 導電性基材
３１． 絶縁層１
３２． 空気層
３３． リブ
３４． 白色着色粒子
３５． 黒色着色粒子
３６． 絶縁層２
３７． 電極
３８． 反射型ディスプレイ表示要素用基材２

Claims (4)

1. カラーフィルター層を形成した第一の基材と、反射型ディスプレイ表示要素の間に、ソース、ドレイン、ゲートの各電極と半導体活性層とゲート絶縁膜を実質的に透明な材料により所望の構造に配置した薄膜トランジスタおよび該トランジスタと電気的接点を有する実質的に透明な導電性材料によって構成した配線からなる半導体回路を形成した第二の基材を配置したことを特徴とする表示装置。
2. 前記半導体活性層が金属酸化物を主成分とする材料からなることを特徴とする請求項１に記載の表示装置。
3. 前記半導体活性層が有機物を主成分とする材料からなることを特徴とする請求項１に記載の表示装置。
4. 第一の基材上にカラーフィルター層を形成するカラーフィルター層形成工程と、
   第二の基材上に半導体回路を形成する半導体回路形成工程と、
   前記カラーフィルター層上に、前記半導体回路が形成された前記第二の基材を積層する第二の基材積層工程と、
   前記半導体回路上に、反射型ディスプレイ表示要素を積層する工程を有する請求項１に記載の表示装置の製造方法であって、
   前記第二の基材積層工程が、前記カラーフィルター層と前記半導体回路を位置合わせすることを特徴とする表示装置の製造方法。